JP2004289744A - マルチポートスイッチ - Google Patents
マルチポートスイッチ Download PDFInfo
- Publication number
- JP2004289744A JP2004289744A JP2003082216A JP2003082216A JP2004289744A JP 2004289744 A JP2004289744 A JP 2004289744A JP 2003082216 A JP2003082216 A JP 2003082216A JP 2003082216 A JP2003082216 A JP 2003082216A JP 2004289744 A JP2004289744 A JP 2004289744A
- Authority
- JP
- Japan
- Prior art keywords
- port
- data frame
- station
- data
- link
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】全二重方式リンクによりステーション間が接続されるネットワークシステムにおけるマルチポートスイッチに関し、データリンク層のフレーム送出停止のフロー制御を行っている際に、マルチポートスイッチの共通バッファメモリが輻輳するのを防止する。
【解決手段】マルチポートスイッチ１−１０は、各ポートＰ１，Ｐ２，Ｐｎから入力されるデータフレームを共通バッファメモリ１−１４に蓄積した後、配送先の対向ステーションへのポートへ送出する。対向するステーション１−２２の受信キュー輻輳により、ステーション１−２２からＰＡＵＳＥフレームを受けたとき、ステーション１−２２のポートｐ２へのデータフレームの送出を停止する。このとき、他の各ポートから入力されたデータフレームに対して、ステーション１−２２のポート宛てのデータフレームをＭＡＣアドレステーブル１−１３を参照して識別し、該データフレームを破棄する。
【選択図】 図１
【解決手段】マルチポートスイッチ１−１０は、各ポートＰ１，Ｐ２，Ｐｎから入力されるデータフレームを共通バッファメモリ１−１４に蓄積した後、配送先の対向ステーションへのポートへ送出する。対向するステーション１−２２の受信キュー輻輳により、ステーション１−２２からＰＡＵＳＥフレームを受けたとき、ステーション１−２２のポートｐ２へのデータフレームの送出を停止する。このとき、他の各ポートから入力されたデータフレームに対して、ステーション１−２２のポート宛てのデータフレームをＭＡＣアドレステーブル１−１３を参照して識別し、該データフレームを破棄する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、全二重方式リンクによりステーション間が接続されるネットワークシステムにおけるマルチポートスイッチに関し、より詳しくは、全二重方式イーサネット（登録商標）におけるフロー制御の機能を有するマルチポートスイッチに関する。
【０００２】
ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）上のステーションを相互に接続するレイヤ２スイッチ（以下、「マルチポートスイッチ」又単に「スイッチ」と称する。）は、元来、コネクションレス型の通信サービスを供給するのに適した性質を有し、ベストエフォート型の配送方式により、エンドステーション間のスイッチ型カテネット（ＬＡＮ接続構成）を介してフレームを配送する。そのため、必ずしもどのフレームも、指定された送信先のステーションやその途中経路のスイッチへ確実に配送されるという保証はない。なお、ここで、ステーションは、エンドステーション及びスイッチを含むものとする。
【０００３】
ＯＳＩ（Ｏｐｅｎ Ｓｙｓｔｅｍｓ Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）参照モデルにおけるレイヤ２のデータリンク層のプロトコルには、フレームが壊れてしまって正常に受信されなかった場合に、再送信の要求を送出するようなエラー回復制御機構は存在しない。このようなエラー回復機構は、通常、上位のトランスポート層やアプリケーション自体に実装される。
【０００４】
データリンク層では、ビットエラーの発生や受信バッファ満杯状態の発生やその他の伝送異常の発生に対して、受信装置側では単に異常な受信フレームを破棄するだけで、伝送異常が発生したことを送信装置側に通知することはしない。
【０００５】
ＬＡＮ上でのフレーム配送におけるビットエラー発生の確率は非常に低率であり、イーサネット（登録商標）においては、最悪の場合のビットエラーレート（ＢＥＲ）が１０−８に規定されている（ｌＥＥＥ８０２．３）。このビットエラーレート（ＢＥＲ）は、１億個に１個の割合でフレームが失われる確率であり、転送速度が緩やかな使用環境では、更にそれ以下の値になる。
【０００６】
上記のビットエラーレート（ＢＥＲ）は、１０Ｍｂｐｓの伝送速度で配送する銅線伝送媒体を使用した場合の確率であり、１００Ｍｂｐｓ又は１０００Ｍｂｐｓ等の伝送速度の光ファイバ伝送媒体を使用した場合は、その確率は更に低い値となる。
【０００７】
ビットエラーレート（ＢＥＲ）は上述のように低い確率であるため、データリンク層ではビットエラーについては無視して伝送し、ビットエラーに対する対処は上位層のプロトコルやアプリケーションに任せることにより、実用上支障なく十分に通信サービスを供給することができる。
【０００８】
一方、バッファリソースの不足によって起こるフレーム廃棄は、エンドステーション及びスイッチで起こる可能性があるが、エンドステーションにおけるバッファリソース不足は、その主な原因として、受信側ステーションと送信側ステーションとの間のバッファ容量の不一致等によって引き起こされる。また、スイッチにおけるバッファリソース不足は、上記のようなバッファ容量の不一致によるもの以外に、出力ポートの輻輳によって生じる場合がある。
【０００９】
図７にスイッチ内における輻輳の発生によりバッファリソースが不足する例を示す。同図に示すように、多数のエンドステーション７−１１〜７−１５がスイッチ７−２に接続され、多数のエンドステーション７−１１〜７−１５から同一方路の宛先にフレームが送信された場合、スイッチ７−２では、各エンドステーション７−１１〜７−１５からのフレームを各入力キュー７−２１に格納し、該フレームをスイッチファブリックにより、同一方路への出力キュー７−２２に出力しようとするが、該出力キュー７−２２で輻輳が発生し、全てのフレームを出力キュー７−２２に格納することができず、フレームの廃棄が発生する。
【００１０】
バッファリソース不足によるフレーム損失は、上位層プロトコルやアプリケーションの側から見れば、ビットエラーによるフレーム損失と同等に解釈されるため、データリンク層では、バッファリソース不足によるフレーム損失が発生した場合でも、該廃棄フレームを送信宛先には配送せず、またフレーム損失の発生を対向の通信相手装置に通知することはしない。
【００１１】
バッファの輻輳によってフレーム損失が発生する確率は、ビットエラーが発生する確率よりもはるかに高く、高速にフレームを配送するスイッチでは更に高くなる。データリンク層においては、ビットエラーによるフレーム損失は回避しようがないが、スイッチやエンドステーションにおけるバッファリソース不足によるフレーム損失は、フロー制御を行うことによって回避可能である。
【００１２】
ここでフロー制御とは、送信装置側が受信装置側で受信可能なデータフレームのレートよりも高い速度でデータフレームを送信してしまうのを防ぐ制御機構を意味する。この制御機構では、受信装置側から送信装置側に向かって送信のフィードバック制御を行い、送信装置側の送信レートは、受信装置側のバッファの状況に応じて調整される。フロー制御を適正に機能させることにより、受信装置側のバッファリソースの不足によってフレーム損失が発生するのを回避することができる。
【００１３】
【従来の技術】
従来の全二重方式型イーサネット（登録商標）リンクにおいて、輻輳中のステーションのポートへのトラフィックを抑制するための明示的なフロー制御機構がＩＥＥＥ８０２．３ｘにより規定されている。このフロー制御機構は、図８に示すように、ＯＳＩ参照モデルにおけるレイヤ２のデータリンク層であるＭＡＣ（Ｍｅｄｉａ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌ：媒体アクセス制御）プロトコルとＭＡＣ制御クライアント部との間に挿入されるＭＡＣ制御副層部により、全二重方式リンクの他端にあるステーションに対して、これ以上のフレーム送信を停止するように要求し、受信バッファのオーバーフローの発生を防ぐ。このフロー制御機構はＰＡＵＳＥ機能として規定されている。その詳細については後述する。
【００１４】
図９にＭＡＣ制御副層部の動作の具体例を示す。ＭＡＣ制御プロトコルを認識するＭＡＣ制御クライアント部９−１からの制御要求（フレーム送信の停止要求）を受けると、ＭＡＣ制御副層部９−２は、ＭＡＣ制御フレームを生成し、該ＭＡＣ制御フレームを標準的な下位のＭＡＣ通信制御部９−３によってイーサネット（登録商標）上に送信する。
【００１５】
同様にイーサネット（登録商標）上の他のステーションのＭＡＣ制御副層部９−２によって生成されたＭＡＣ制御フレームを、下位のＭＡＣ通信制御部９−３により受信すると、該ＭＡＣ制御フレームをＭＡＣ制御副層部９−２の送信制御機能部へ渡す。ＭＡＣ制御副層部９−２の送信制御機能部は、受け取った該ＭＡＣ制御フレームの制御要求に従って送信を制御する。
【００１６】
図１０にＭＡＣ制御フレームのフォーマットを示す。ＭＡＣ制御フレームは、標準化された通常のイーサネット（登録商標）フレームにより、イーサネット（登録商標）プロトコルに従って送信され、一意のタイプフィールド識別子（例えば０ｘ８８０８）を除けば、通常のフレームと同様である。このタイプフィールド識別子（例えば０ｘ８８０８）は、ＭＡＣ制御プロトコルのために予約されており、これによってＭＡＣ制御フレームの識別を行う。
【００１７】
全てのＭＡＣ制御フレームは、６４バイトの長さを有し（但し、プリアンブル及びフレーム開始デリミタを除く）、これはイーサネット（登録商標）フレームの最小長と同じである。フレームのデータフィールド（図中、網目模様を施している部分）において、最初の２バイトはＭＡＣ制御命令のタイプ識別情報を示し、ＭＡＣ制御フレームが要求する制御内容を表している。
【００１８】
ＭＡＣ制御命令のタイプ識別情報フィールドの後には、要求されているＭＡＣ制御命令に必要な固有のパラメータが続く。なお、このパラメータとして利用可能な４４バイトを必ずしも全て使用しない場合、残りのバイトの部分には０が埋められる。
【００１９】
ＰＡＵＳＥ機能は、前述のように全二重方式型イーサネット（登録商標）リンクにおいてフロー制御を実現する機能で、エンドステーションペア間、スイッチとエンドステーション間及びスイッチ対スイッチ間のリンクのような全二重方式リンクを介してのみ機能する。前述した図８のＭＡＣ制御アーキテクチャに従い、図１０のフォーマットのＭＡＣ制御フレームの送信により実行される。
【００２０】
図１０におけるＭＡＣ制御命令フィールドの値に０ｘ０００１という値が書き込まれた場合、ＰＡＵＳＥ機能要求用のＭＡＣ制御フレームであることを表す。また、ＰＡＵＳＥ機能を要求するとき、受信装置はＭＡＣ制御パラメータとしてＰＡＵＳＥ時間を設定してＭＡＣ制御フレームを送信する。
【００２１】
ＭＡＣ制御パラメータとして設定されるＰＡＵＳＥ時間は、送信装置が受信装置に対してデータフレームの送信を停止するように受信装置から提示する停止要求時間で、送信装置は該提示されたＰＡＵＳＥ時間だけデータフレームの送信を停止する。
【００２２】
図１１を参照して、ＰＡＵＳＥ機能の動作シーケンスを順に説明する。
（１）エンドステーション１１−２の受信バッファ１１−２１が輻輳し、過負荷状態を示す“オールモストフル”の警告が発生する。
（２）エンドステーション１１−２の送信バッファ１１−２２からＰＡＵＳＥフレームを送信側のスイッチ１１−１宛に送信する。
（３）スイッチ１１−１は、その受信バッファ１１−１１によりＰＡＵＳＥフレームを検出する。
（４）スイッチ１１−１は、送信ＰＡＵＳＥフレームのＭＡＣ制御パラメータの指示に従い、エンドステーション１１−２宛のデータフレームを、送信バッファ１１−１２から送出するのを停止する。
【００２３】
イーサネット（登録商標）におけるフロー制御に関する先行技術文献として下記の特許文献１が挙げられる。この文献には、輻輳時に他の端末グループに与える影響を極力少なくし、通信を制限したい機器にのみ送信を制限することを目的とし、スイッチングハブの出力ポートにおいて、端末グループ別の輻輳判断を行い、輻輳と判断されたグループにのみ輻輳通知パケットを出力する技術が記載されている。
【００２４】
【特許文献１】
特開２００２−２２３２２３号公報
【００２５】
【発明が解決しようとする課題】
図１１に示すようなマルチポートスイッチ１１−１において、ＰＡＵＳＥ機能のフロー制御が行なわれたとき、対向するエンドステーション１１−２のポートの輻輳状態が解除されない状態が長く続くとその期間中、該送出停止したポート宛のフレームが他の有効なポートから入力され続け、送出停止中のポートから出力されず、他の有効ポートから入力されたフレームは、破棄されることなくマルチポートスイッチ１１−１の共通バッファメモリに漸次蓄積されていくため、最終的にはマルチポートスイッチ１１−１の共通バッファメモリが輻輳状態となってしまい、他の全てのポートからのフレームを受信することができなくなり、他の全てのポートに対してＰＡＵＳＥ機能のフロー制御を行わなくてはならなくなってしまうといった動作が展開される。つまりＰＡＵＳＥ機能が伝播してしまうという問題がある。
【００２６】
本発明は、全二重方式ネットワークリンクに接続されたマルチポートスイッチにおいて、データリンク層のフレーム送出停止のフロー制御を行っている際に、上記のような展開によってマルチポートスイッチの共通バッファメモリが輻輳するのを防止することを目的とする。
【００２７】
また、リンク断の障害発生時にも同様に、該リンク断ポート宛のフレームが他の有効ポートから入力され、そのフレームはマルチポートスイッチ１１−１の共通バッファメモリに漸次蓄積されていくため、最終的にはマルチポートスイッチ１１−１の共通バッファメモリが輻輳状態となってしまい、他の全てのポートからのフレームを受信することができなくなってしまうといった動作が展開される。
【００２８】
本発明は、全二重方式ネットワークリンクに接続されたマルチポートスイッチにおいて、リンク断の障害発生時に、上記のような展開によってマルチポートスイッチの共通バッファメモリが輻輳するのを防止することを目的とする。
【００２９】
【課題を解決するための手段】
本発明は、（１）全二重方式リンクによりに接続される複数のポートを有し、各ポートから入力されるデータフレームを共通バッファメモリに蓄積した後、配送先の対向ステーションへのポートへ送出するマルチポートスイッチであって、対向ステーションから送出停止要求を受けたとき、該ステーションのポートへのデータフレームの送出を停止するフロー制御機能を備えたマルチポートスイッチにおいて、各ポートから入力されたデータフレームに対して、データフレーム送出停止中のステーションへのポート宛のデータフレームを識別する手段と、該データフレーム送出停止中のステーションへのポート宛のデータフレームを破棄する手段とを備えたものである。
【００３０】
また、（２）全二重方式リンクによりに接続される複数のポートを有し、各ポートから入力されるデータフレームを共通バッファメモリに蓄積した後、配送先の対向ステーションへのポートへ送出するマルチポートスイッチであって、対向ステーションから送出停止要求を受けたとき、該ステーションのポートへのデータフレームの送出を停止するフロー制御機能を備えたマルチポートスイッチにおいて、各ポートから入力されたデータフレームに対して、データフレーム送出停止中のステーションへのポート宛のデータフレームを識別する手段と、該データフレーム送出停止中のステーションへのポート宛のデータフレームを、前記共通バッファメモリとは別の待避メモリに格納し、データフレーム送出停止の解除後に、該待避メモリに格納したデータフレームを該ステーションへのポートへ送出する手段とを備えたものである。
【００３１】
また、（３）全二重方式リンクによりに接続される複数のポートを有し、各ポートから入力されるデータフレームを共通バッファメモリに蓄積した後、配送先の対向ステーションへのポートへ送出するマルチポートスイッチであって、対向ステーションとのリンク断障害の発生を検出する機能を備えたマルチポートスイッチにおいて、各ポートから入力されたデータフレームに対して、リンク断障害の発生したステーションへのポート宛のデータフレームを識別する手段と、
該リンク断障害の発生したステーションへのポート宛のデータフレームを破棄する手段とを備えたものである。
【００３２】
また、（４）全二重方式リンクによりに接続される複数のポートを有し、各ポートから入力されるデータフレームを共通バッファメモリに蓄積した後、配送先の対向ステーションへのポートへ送出するマルチポートスイッチであって、対向ステーションとのリンク断障害の発生を検出する機能を備えたマルチポートスイッチにおいて、各ポートから入力されたデータフレームに対して、リンク断障害の発生したステーションへのポート宛のデータフレームを識別する手段と、該リンク断障害の発生したステーションのポート宛のデータフレームを、前記共通バッファメモリとは別の待避メモリに格納し、リンク断障害の回復後に、該待避メモリに格納したデータフレームを該ステーションへのポートへ送出する手段とを備えたものである。
【００３３】
また、（５）前記各ポートから入力されたデータフレームに対して、データフレーム送出停止中のステーションのポート宛のデータフレームを識別する手段として、媒体アクセス制御（ＭＡＣ）アドレスとポート番号との対応を格納した媒体アクセス制御（ＭＡＣ）アドレステーブルに、データフレーム送出停止中を示すビットを付加し、該媒体アクセス制御（ＭＡＣ）アドレステーブル参照して、データフレーム送出停止中のステーションのポート宛のデータフレームを識別する手段を備えたものである。
【００３４】
また、（６）前記各ポートから入力されたデータフレームに対して、リンク断障害の発生したステーションのポート宛のデータフレームを識別する手段として、媒体アクセス制御（ＭＡＣ）アドレスとポート番号との対応を格納した媒体アクセス制御（ＭＡＣ）アドレステーブルに、リンク断障害発生中を示すビットを付加し、該媒体アクセス制御（ＭＡＣ）アドレステーブル参照して、リンク断障害発生中のステーションのポート宛のデータフレームを識別する手段のＷ備えたものである。
【００３５】
また、（７）データフレーム送出停止要求信号の受信を契機に、データフレーム送出停止状態を各ポート毎に設定する選択回路を備え、選択回路はデータフレーム送出停止状態に設定されたポート毎にデータフレームを破棄する構成を有するものである。
【００３６】
また、（８）データフレーム送出停止要求信号の受信を契機に、データフレーム送出停止状態を各ポート毎に設定する選択回路を備え、選択回路はデータフレーム送出停止状態に設定されたポート毎に、データフレームを前記退避メモリに格納する構成を有するものである。
【００３７】
また、（９）リンク断障害発生の検出を契機に、リンク断障害状態を各ポート毎に設定する選択回路を備え、選択回路はリンク断障害状態に設定されたポート毎にデータフレームを破棄する構成を有するものである。
【００３８】
また、（１０）リンク断障害発生の検出を契機に、リンク断障害状態を各ポート毎に設定する選択回路を備え、選択回路はリンク断障害状態に設定されたポート毎に、データフレームを前記退避メモリに格納する構成を有するものである。
【００３９】
【発明の実施の形態】
図１は本発明によるＰＡＵＳＥ状態における共通バッファメモリの輻輳防止の第１の実施形態を示す。同図において、第１のエンドステーション１−２１、第２のエンドステーション１−２２及び第３のエンドステーション１−２３が、全二重方式リンクでマルチポートスイッチ１−１０を通して相互に接続されているネットワーク構成を示す。以下、マルチポートスイッチ１−１０における共通バッファメモリ輻輳防止のための動作シーケンスを順に説明する。
【００４０】
（１）第２のエンドステーション１−２２の受信バッファ（キュー）で輻輳が発生し、該受信バッファ（キュー）がもうすぐオーバーフローしてしまう状態にあることを示す“オールモストフル”の警告が発生すると、第２のエンドステーション１−２２の通信制御部は該警告発生を受けて受信バッファ（キュー）が過負荷状態であることを認識する。
【００４１】
（２）受信バッファ（キュー）が過負荷状態であることを認識した第２のエンドステーション１−２２は、送信キューにＰＡＵＳＥフレーム入力し、送信キューからＰＡＵＳＥフレームをマルチポートスイッチ１−１０へ送信する。
【００４２】
（３）マルチポートスイッチ１−１０は、第２のエンドステーション１−２２とデータ送受を行っている第２のポートＰ２から、上記ＰＡＵＳＥフレームが入力されたことを認識し、該第２のポートＰ２からのデータフレームの送出を停止する。
【００４３】
（４）マルチポートスイッチ１−１０において、スイッチファブリック１−１１を経由して制御部１−１２は、マルチポートスイッチ１−１０の第２のポートＰ２がＰＡＵＳＥ状態であることを認識し、ＭＡＣアドレステーブル１−１３に第２のポートＰ２がＰＡＵＳＥ状態であることを示す情報を設定する。
（５）第１のエンドステーション１−２１からマルチポートスイッチ１−１０の第１のポートＰ１を経由して第２のエンドステーション１−２２宛のデータフレームが入力される。
【００４４】
（６）マルチポートスイッチ１−１０の第１のポートＰ１から入力されたデータフレームがスイッチファブリック１−１１に入力され、制御部１−１２は宛先ＭＡＣアドレスを参照するために、ＭＡＣアドレステーブル１−１３を読み出す。ここで、入力されたデータフレームの宛先ＭＡＣアドレスの値がＸＸＸＸＸＸＸＸＸＸＸ２である送信先は、第２のポートＰ２であることを認識する。ＭＡＣアドレステーブル１−１３の具体的構成例を図２に示している。
【００４５】
（７）制御部１−１２は、第２のポートＰ２がＰＡＵＳＥ状態であることを認識し、第２のポートＰ２を宛先とするデータフレームを共通バッファメモリ１−１４に書き込むことなく、該データフレームを破棄する。以上の動作によって、マルチポートスイッチ１−１０の共通バッファメモリ１−１４が輻輳するのを防止する。
【００４６】
また、上述のシーケンス（７）において、第１のポートＰ１から入力されたデータフレームを共通バッファメモリ１−１４に書き込むことなく破棄する構成に代えて、第２のポートＰ２がＰＡＵＳＥ状態にあることを認識した制御部１−１２は、第２のポートＰ２宛のデータフレームを退避メモリ（ＰＡＵＳＥメモリ）１−１５に書き込んで退避させ、第２のポートＰ２のＰＡＵＳＥ状態が解除されたことを検知したとき、優先的に該データフレームの送信を行う構成とすることができる。
【００４７】
ＰＡＵＳＥ状態を反映させるＭＡＣアドレステーブル１−１３として、図２の（ａ）に示すように、媒体アクセス制御（ＭＡＣ）アドレスとポート番号との対応を格納した媒体アクセス制御（ＭＡＣ）アドレステーブルに、データフレーム送出停止中（ＰＡＵＳＥ状態）を示すビットを付加したテーブルを用いることができる。
【００４８】
また、マルチポートスイッチ１−１０がＶＬＡＮ（Ｖｉｒｔｕａｌ ＬＡＮ ）スイッチである場合には、図２（ｂ）に示すような、更にＶＬＡＮＩＤを付加したＶＬＡＮＩＤテーブルにＰＡＵＳＥ状態を反映させるビットを設けたテーブルを用いる構成としてもよい。また、マルチポートスイッチ１−１０がルータである場合は、図２（ｃ）に示すような、ＩＰアドレスを付加したＩＰアドレステーブルに各ポートのＰＡＵＳＥ状態を反映させるビットを設けたテーブルを用いる構成としてもよい。
【００４９】
なお、第１のポートＰ１から入力されたデータフレームがスイッチファブリック１−１１に入力され、制御部１−１２がその宛先ＭＡＣアドレスを参照しにＭＡＣアドレステーブルを読み出し、その宛先ＭＡＣアドレスの値ＸＸＸＸＸＸＸＸＸＸＸ３が第３のエンドステーション１−２３宛で、その送出ポートがＰｎであることを認識し、ポートＰｎはＰＡＵＳＥ状態となっていなければ、第１のポートＰ１から入力されたデータフレームが共通バッファメモリ１−１４に書き込まれ、バッファ１−１４からポートＰｎの送信キューにデータフレームが入力され、第３のエンドステーション１−２３にマルチポートスイッチ１−１０のポートＰｎからデータフレームが送出される。
【００５０】
図３は、本発明によるリンク断障害発生時における共通バッファメモリの輻輳防止の第１の実施形態を示す。同図において、第１のエンドステーション１−２１、第２のエンドステーション１−２２及び第３のエンドステーション１−２３が、全二重方式のリンクでマルチポートスイッチ１−１０を通して相互に接続されている構成は図１の実施形態と同様である。以下、共通バッファメモリの輻輳防止の動作シーケンスを順に説明する。
【００５１】
（１）マルチポートスイッチ１−１０は、第２のエンドステーション１−２２と第２のポートＰ２を通してデータ送受を行い、該第２のポートＰ２の回線にリンク断障害が発生したとする。マルチポートスイッチ１−１０は、第２のポートＰ２の通信異常から第２のポートＰ２にリンク断障害が発生したことを認識する。
【００５２】
（２）第１のエンドステーション１−２１からマルチポートスイッチ１−１０の第１のポートＰ１を経由して、第２のエンドステーション１−２２宛のデータフレームが入力される。
【００５３】
（３）第１のポートＰ１から入力されたデータフレームがスイッチファブリック１−１１に入力され、制御部１−１２は宛先ＭＡＣアドレスを参照しにＭＡＣアドレステーブル１−１３を読み出す。ここで、入力されたデータフレームの宛先ＭＡＣアドレスの値がＸＸＸＸＸＸＸＸＸＸＸ２である送信先は、第２のポートＰ２であることを認識する。この実施形態のＭＡＣアドレステーブル１−１３の具体的構成例を図４に示している。
【００５４】
（４）制御部１−１２は、第２のポートＰ２がリンク断障害発生状態であることを、ＭＡＣアドレステーブル１−１３を参照して認識する。
（５）第２のポートＰ２がリンク断障害発生状態であることを認識した制御部１−１２は、第２のポートＰ２を宛先とするデータフレームを共通バッファメモリ１−１４に書き込むことなく、該データフレームを破棄する。以上の動作によって、マルチポートスイッチ１−１０の共通バッファメモリ１−１４が輻輳するのを防止する。
【００５５】
また、上述のシーケンス（５）において、第１のポートＰ１から入力されたデータフレームを共通バッファメモリ１−１４に書き込むことなく破棄する構成に代えて、第２のポートＰ２がリンク断障害発生状態にあることを認識した制御部１−１２は、第２のポートＰ２宛のデータフレームを退避メモリ（ＰＡＵＳＥメモリ）１−１５に書き込んで退避させ、第２のポートＰ２のリンク断障害が回復したのを検知した後、優先的に該データフレームの送出を行う構成とすることができる。
【００５６】
リンク断障害状態の情報を反映させるＭＡＣアドレステーブル１−１３として、図４の（ａ）に示すように、媒体アクセス制御（ＭＡＣ）アドレスとポート番号との対応を格納した媒体アクセス制御（ＭＡＣ）アドレステーブルに、リンク断障害状態を示すビットを付加したテーブルを用いることができる。
【００５７】
また、マルチポートスイッチ１−１０がＶＬＡＮ（Ｖｉｒｔｕａｌ ＬＡＮ ）スイッチである場合には、図４（ｂ）に示すような、更にＶＬＡＮＩＤを付加したＶＬＡＮＩＤテーブルにリンク断障害状態を反映させるビットを設けたテーブルを用いる構成としてもよい。また、マルチポートスイッチ１−１０がルータである場合は、図４ （ｃ）に示すような、ＩＰアドレスを付加したＩＰアドレステーブルに各ポートのリンク断障害状態を反映させるビットを設けたテーブルを用いる構成としてもよい。
【００５８】
なお、第１のポートＰ１から入力されたデータフレームがスイッチファブリック１−１１に入力され、制御部１−１２がその宛先ＭＡＣアドレスを参照しにＭＡＣアドレステーブルを読み出し、その宛先ＭＡＣアドレスの値ＸＸＸＸＸＸＸＸＸＸＸ３が第３のエンドステーション１−２３宛で、その送出ポートがＰｎであることを認識し、ポートＰｎはＰＡＵＳＥ状態となっていなければ、第１のポートＰ１から入力されたデータフレームが共通バッファメモリ１−１４に書き込まれ、バッファ１−１４からポートＰｎの送信キューにデータフレームが入力され、第３のエンドステーション１−２３にマルチポートスイッチ１−１０のポートＰｎからデータフレームが送出される。
【００５９】
図５は本発明によるＰＡＵＳＥ状態における共通バッファメモリの輻輳防止の第２の実施形態を示す。同図において、第１のエンドステーション１−２１、第２のエンドステーション１−２２及び第３のエンドステーション１−２３が、全二重方式リンクでマルチポートスイッチ１−１０を通して相互に接続されているネットワーク構成は図１の実施形態と同様である。以下、マルチポートスイッチ１−１０における共通バッファメモリ輻輳防止のための動作シーケンスを順に説明する。
【００６０】
（１）第２のエンドステーション１−２２の受信バッファ（キュー）で輻輳が発生し、該受信バッファ（キュー）がもうすぐオーバーフローしてしまう状態にあることを示す“オールモストフル”の警告が発生すると、第２のエンドステーション１−２２の通信制御部は該警告発生を受けて受信バッファ（キュー）が過負荷状態であることを認識する。
【００６１】
（２）受信バッファ（キュー）が過負荷状態であることを認識した第２のエンドステーション１−２２は、送信キューにＰＡＵＳＥフレーム入力し、送信キューからＰＡＵＳＥフレームをマルチポートスイッチ１−１０へ送信する。
【００６２】
（３）マルチポートスイッチ１−１０は、第２のエンドステーション１−２２とデータ送受を行っている第２のポートＰ２から、上記ＰＡＵＳＥフレームが入力されたことを認識し、該第２のポートＰ２からのデータフレームの送出を停止する。
【００６３】
（４）マルチポートスイッチ１−１０は、フレームの出力を選択する選択回路部１−１６に、第２のポートＰ２がＰＡＵＳＥ状態であることを示す情報を設定する。これは、各ポート別にデータフレーム送出停止要求信号（ＰＡＵＳＥフレーム）の受信をトリガーとして、各ポート毎に設定する。
（５）第１のエンドステーション１−２１からマルチポートスイッチ１−１０の第１のポートＰ１を経由して第２のエンドステーション１−２２宛のデータフレームが入力される。
【００６４】
（６）マルチポートスイッチ１−１０の第１のポートＰ１から入力されたデータフレームがスイッチファブリック１−１１に入力され、制御部１−１２は宛先ＭＡＣアドレスを参照するために、ＭＡＣアドレステーブル１−１３を読み出す。ここで、入力されたデータフレームの宛先ＭＡＣアドレスの値がＸＸＸＸＸＸＸＸＸＸＸ２である送信先は、第２のポートＰ２であることを認識する。
【００６５】
（７）第１のポートＰ１から入力されたデータフレームを共通バッファメモリ１−１４に書き込む。
（８）選択回路部１−１６は、上記（４）の設定情報に基づいて、第２のポートＰ２がＰＡＵＳＥ状態である場合、第２のポートＰ２宛のデータフレームを破棄する。ＰＡＵＳＥ状態でないポート宛へのデータフレームはそのまま出力先のポートへ出力する。以上の動作によって、マルチポートスイッチの共通バッファメモリの輻輳を防止する。
【００６６】
上記（８）のシーケンスにおいて、ＰＡＵＳＥ状態である第２のポートＰ２宛のデータフレームを破棄する構成に代えて、選択回路部１−１６は、上記（４）の設定情報に基づいて、第２のポートＰ２がＰＡＵＳＥ状態である場合、退避メモリにデータフレームを書き込み、選択回路部１−１６は、第２のポートＰ２のＰＡＵＳＥ状態が解除されたことを検知したとき、第２のエンドステーション１−２２に、優先的に退避メモリに格納されているデータフレームを送出する構成とすることができる。
【００６７】
図６は、本発明によるリンク断障害発生時における共通バッファメモリの輻輳防止の第２の実施形態を示す。同図において、第１のエンドステーション１−２１、第２のエンドステーション１−２２及び第３のエンドステーション１−２３が、全二重方式のリンクでマルチポートスイッチ１−１０を通して相互に接続されている構成は図１の実施形態と同様である。以下、共通バッファメモリの輻輳防止の動作シーケンスを順に説明する。
【００６８】
（１）マルチポートスイッチ１−１０は、第２のエンドステーション１−２２と第２のポートＰ２を通してデータ送受を行い、該第２のポートＰ２の回線にリンク断障害が発生したとする。マルチポートスイッチ１−１０の選択回路部１−１６は、第２のポートＰ２の通信異常から第２のポートＰ２にリンク断障害が発生したことを認識する。
【００６９】
（２）第１のエンドステーション１−２１からマルチポートスイッチ１−１０の第１のポートＰ１を経由して、第２のエンドステーション１−２２宛のデータフレームが入力される。
【００７０】
（３）第１のポートＰ１から入力されたデータフレームがスイッチファブリック１−１１に入力され、制御部１−１２は宛先ＭＡＣアドレスを参照しにＭＡＣアドレステーブル１−１３を読み出す。ここで、入力されたデータフレームの宛先ＭＡＣアドレスの値がＸＸＸＸＸＸＸＸＸＸＸ２である送信先は、第２のポートＰ２であることを認識する。
【００７１】
（４）第１のポートＰ１から入力されたデータフレームを共通バッファメモリ１−１４に書き込む。
（５）選択回路部１−１６は、前述の（１）のシーケンスで認識した情報に基づいて、第２のポートＰ２がリンク断障害発生状態である場合、第２のポートＰ２宛のデータフレームを出力することなく破棄する。以上の動作によって、マルチポートスイッチの共通バッファメモリの輻輳を防止する。
【００７２】
なお、第１のポートＰ１から入力されたデータフレームが、リンク断障害発生状態でないポート（例えば、第３のエンドステーション１−２３と接続されたポートＰｎ）宛のデータフレームである場合は、そのポートの送信キューへそのままデータフレームを送出する。
【００７３】
また、上記の（５）のシーケンスにおいて、第２のポートＰ２がリンク断障害発生状態である場合、第２のポートＰ２宛のデータフレームを出力することなく破棄する構成に代えて、選択回路部１−１６は、リンク断障害発生状態のポート宛のデータフレームを退避メモリ（ＰＡＵＳＥメモリ）１−１５に書き込見、そのポートのリンク断状態が解消されたことを検出したときに、退避メモリ１−１５に格納されているデータフレームを優先的に送出する構成とすることができる。
【００７４】
【発明の効果】
以上説明したように、本発明によれば、全二重方式型イーサネット（登録商標）リンク上で動作するマルチポートスイッチにおいて、データリンク層でのＰＡＵＳＥ機能のフロー制御が行われ、又はリンク断障害が発生したため、データフレームの送出不能状態が継続するポートが存在するとき、該ポートを宛先とする入力データフレームを、マルチポートスイッチ内の共通バッファメモリに蓄えることなく、廃棄又は退避メモリに格納することにより、送出不能のポート宛のデータフレームが共通バッファメモリに蓄積されて共通バッファメモリが輻輳状態に陥るのを防ぐことができ、全ポートへのＰＡＵＳＥ機能のフロー制御が伝播するのを防止し、通信サービスの品質劣化が全体に波及するのを防ぐことができる。また、送出不能ポートの送信キューにデータフレームを書き込む手順を省くことができるため、マルチポートスイッチ内の内部バスの効率を向上させることができる。
【００７５】
また、送出不能のポート宛のデータフレームを退避メモリに退避格納することにより、該データフレームを破棄することなく、該ポートの送出不能状態の解消後に優先的に送出することができ、上位レイヤによる再送処理手順が減少し、ネットワークの使用効率を向上させることができる。
【図面の簡単な説明】
【図１】本発明によるＰＡＵＳＥ状態における共通バッファメモリの輻輳防止の第１の実施形態を示す図である。
【図２】本発明によるＰＡＵＳＥ状態を格納するテーブルの構成例を示す図である。
【図３】本発明によるリンク断障害発生時における共通バッファメモリの輻輳防止の第１の実施形態を示す図である。
【図４】本発明によるリンク断状態を格納するテーブルの構成例を示す図である。
【図５】本発明によるＰＡＵＳＥ状態における共通バッファメモリの輻輳防止の第２の実施形態を示す図である。
【図６】本発明によるリンク断障害発生時における共通バッファメモリの輻輳防止の第２の実施形態を示す図である。
【図７】スイッチ内における輻輳の発生によりバッファリソースが不足する具体例を示す図である。
【図８】ＯＳＩ参照モデルのアーキテクチャにおけるＭＡＣ制御プロトコルの配置を示す図である。
【図９】ＭＡＣ制御副層プロトコルの動作の具体例を示す図である。
【図１０】ＭＡＣ制御フレームのフォーマットを示す図である。
【図１１】ＰＡＵＳＥ機能の動作シーケンスの説明図である。
【符号の説明】
１−１０ マルチポートスイッチ
１−１１ スイッチファブリック
１−１２ 制御部
１−１３ ＭＡＣアドレステーブル
１−１４ 共通バッファメモリ
１−１５ 退避メモリ（ＰＡＵＳＥメモリ）
１−１６ 選択回路部
１−２１ 第１のエンドステーション
１−２２ 第２のエンドステーション
１−２３ 第３のエンドステーション
【発明の属する技術分野】
本発明は、全二重方式リンクによりステーション間が接続されるネットワークシステムにおけるマルチポートスイッチに関し、より詳しくは、全二重方式イーサネット（登録商標）におけるフロー制御の機能を有するマルチポートスイッチに関する。
【０００２】
ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）上のステーションを相互に接続するレイヤ２スイッチ（以下、「マルチポートスイッチ」又単に「スイッチ」と称する。）は、元来、コネクションレス型の通信サービスを供給するのに適した性質を有し、ベストエフォート型の配送方式により、エンドステーション間のスイッチ型カテネット（ＬＡＮ接続構成）を介してフレームを配送する。そのため、必ずしもどのフレームも、指定された送信先のステーションやその途中経路のスイッチへ確実に配送されるという保証はない。なお、ここで、ステーションは、エンドステーション及びスイッチを含むものとする。
【０００３】
ＯＳＩ（Ｏｐｅｎ Ｓｙｓｔｅｍｓ Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）参照モデルにおけるレイヤ２のデータリンク層のプロトコルには、フレームが壊れてしまって正常に受信されなかった場合に、再送信の要求を送出するようなエラー回復制御機構は存在しない。このようなエラー回復機構は、通常、上位のトランスポート層やアプリケーション自体に実装される。
【０００４】
データリンク層では、ビットエラーの発生や受信バッファ満杯状態の発生やその他の伝送異常の発生に対して、受信装置側では単に異常な受信フレームを破棄するだけで、伝送異常が発生したことを送信装置側に通知することはしない。
【０００５】
ＬＡＮ上でのフレーム配送におけるビットエラー発生の確率は非常に低率であり、イーサネット（登録商標）においては、最悪の場合のビットエラーレート（ＢＥＲ）が１０−８に規定されている（ｌＥＥＥ８０２．３）。このビットエラーレート（ＢＥＲ）は、１億個に１個の割合でフレームが失われる確率であり、転送速度が緩やかな使用環境では、更にそれ以下の値になる。
【０００６】
上記のビットエラーレート（ＢＥＲ）は、１０Ｍｂｐｓの伝送速度で配送する銅線伝送媒体を使用した場合の確率であり、１００Ｍｂｐｓ又は１０００Ｍｂｐｓ等の伝送速度の光ファイバ伝送媒体を使用した場合は、その確率は更に低い値となる。
【０００７】
ビットエラーレート（ＢＥＲ）は上述のように低い確率であるため、データリンク層ではビットエラーについては無視して伝送し、ビットエラーに対する対処は上位層のプロトコルやアプリケーションに任せることにより、実用上支障なく十分に通信サービスを供給することができる。
【０００８】
一方、バッファリソースの不足によって起こるフレーム廃棄は、エンドステーション及びスイッチで起こる可能性があるが、エンドステーションにおけるバッファリソース不足は、その主な原因として、受信側ステーションと送信側ステーションとの間のバッファ容量の不一致等によって引き起こされる。また、スイッチにおけるバッファリソース不足は、上記のようなバッファ容量の不一致によるもの以外に、出力ポートの輻輳によって生じる場合がある。
【０００９】
図７にスイッチ内における輻輳の発生によりバッファリソースが不足する例を示す。同図に示すように、多数のエンドステーション７−１１〜７−１５がスイッチ７−２に接続され、多数のエンドステーション７−１１〜７−１５から同一方路の宛先にフレームが送信された場合、スイッチ７−２では、各エンドステーション７−１１〜７−１５からのフレームを各入力キュー７−２１に格納し、該フレームをスイッチファブリックにより、同一方路への出力キュー７−２２に出力しようとするが、該出力キュー７−２２で輻輳が発生し、全てのフレームを出力キュー７−２２に格納することができず、フレームの廃棄が発生する。
【００１０】
バッファリソース不足によるフレーム損失は、上位層プロトコルやアプリケーションの側から見れば、ビットエラーによるフレーム損失と同等に解釈されるため、データリンク層では、バッファリソース不足によるフレーム損失が発生した場合でも、該廃棄フレームを送信宛先には配送せず、またフレーム損失の発生を対向の通信相手装置に通知することはしない。
【００１１】
バッファの輻輳によってフレーム損失が発生する確率は、ビットエラーが発生する確率よりもはるかに高く、高速にフレームを配送するスイッチでは更に高くなる。データリンク層においては、ビットエラーによるフレーム損失は回避しようがないが、スイッチやエンドステーションにおけるバッファリソース不足によるフレーム損失は、フロー制御を行うことによって回避可能である。
【００１２】
ここでフロー制御とは、送信装置側が受信装置側で受信可能なデータフレームのレートよりも高い速度でデータフレームを送信してしまうのを防ぐ制御機構を意味する。この制御機構では、受信装置側から送信装置側に向かって送信のフィードバック制御を行い、送信装置側の送信レートは、受信装置側のバッファの状況に応じて調整される。フロー制御を適正に機能させることにより、受信装置側のバッファリソースの不足によってフレーム損失が発生するのを回避することができる。
【００１３】
【従来の技術】
従来の全二重方式型イーサネット（登録商標）リンクにおいて、輻輳中のステーションのポートへのトラフィックを抑制するための明示的なフロー制御機構がＩＥＥＥ８０２．３ｘにより規定されている。このフロー制御機構は、図８に示すように、ＯＳＩ参照モデルにおけるレイヤ２のデータリンク層であるＭＡＣ（Ｍｅｄｉａ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌ：媒体アクセス制御）プロトコルとＭＡＣ制御クライアント部との間に挿入されるＭＡＣ制御副層部により、全二重方式リンクの他端にあるステーションに対して、これ以上のフレーム送信を停止するように要求し、受信バッファのオーバーフローの発生を防ぐ。このフロー制御機構はＰＡＵＳＥ機能として規定されている。その詳細については後述する。
【００１４】
図９にＭＡＣ制御副層部の動作の具体例を示す。ＭＡＣ制御プロトコルを認識するＭＡＣ制御クライアント部９−１からの制御要求（フレーム送信の停止要求）を受けると、ＭＡＣ制御副層部９−２は、ＭＡＣ制御フレームを生成し、該ＭＡＣ制御フレームを標準的な下位のＭＡＣ通信制御部９−３によってイーサネット（登録商標）上に送信する。
【００１５】
同様にイーサネット（登録商標）上の他のステーションのＭＡＣ制御副層部９−２によって生成されたＭＡＣ制御フレームを、下位のＭＡＣ通信制御部９−３により受信すると、該ＭＡＣ制御フレームをＭＡＣ制御副層部９−２の送信制御機能部へ渡す。ＭＡＣ制御副層部９−２の送信制御機能部は、受け取った該ＭＡＣ制御フレームの制御要求に従って送信を制御する。
【００１６】
図１０にＭＡＣ制御フレームのフォーマットを示す。ＭＡＣ制御フレームは、標準化された通常のイーサネット（登録商標）フレームにより、イーサネット（登録商標）プロトコルに従って送信され、一意のタイプフィールド識別子（例えば０ｘ８８０８）を除けば、通常のフレームと同様である。このタイプフィールド識別子（例えば０ｘ８８０８）は、ＭＡＣ制御プロトコルのために予約されており、これによってＭＡＣ制御フレームの識別を行う。
【００１７】
全てのＭＡＣ制御フレームは、６４バイトの長さを有し（但し、プリアンブル及びフレーム開始デリミタを除く）、これはイーサネット（登録商標）フレームの最小長と同じである。フレームのデータフィールド（図中、網目模様を施している部分）において、最初の２バイトはＭＡＣ制御命令のタイプ識別情報を示し、ＭＡＣ制御フレームが要求する制御内容を表している。
【００１８】
ＭＡＣ制御命令のタイプ識別情報フィールドの後には、要求されているＭＡＣ制御命令に必要な固有のパラメータが続く。なお、このパラメータとして利用可能な４４バイトを必ずしも全て使用しない場合、残りのバイトの部分には０が埋められる。
【００１９】
ＰＡＵＳＥ機能は、前述のように全二重方式型イーサネット（登録商標）リンクにおいてフロー制御を実現する機能で、エンドステーションペア間、スイッチとエンドステーション間及びスイッチ対スイッチ間のリンクのような全二重方式リンクを介してのみ機能する。前述した図８のＭＡＣ制御アーキテクチャに従い、図１０のフォーマットのＭＡＣ制御フレームの送信により実行される。
【００２０】
図１０におけるＭＡＣ制御命令フィールドの値に０ｘ０００１という値が書き込まれた場合、ＰＡＵＳＥ機能要求用のＭＡＣ制御フレームであることを表す。また、ＰＡＵＳＥ機能を要求するとき、受信装置はＭＡＣ制御パラメータとしてＰＡＵＳＥ時間を設定してＭＡＣ制御フレームを送信する。
【００２１】
ＭＡＣ制御パラメータとして設定されるＰＡＵＳＥ時間は、送信装置が受信装置に対してデータフレームの送信を停止するように受信装置から提示する停止要求時間で、送信装置は該提示されたＰＡＵＳＥ時間だけデータフレームの送信を停止する。
【００２２】
図１１を参照して、ＰＡＵＳＥ機能の動作シーケンスを順に説明する。
（１）エンドステーション１１−２の受信バッファ１１−２１が輻輳し、過負荷状態を示す“オールモストフル”の警告が発生する。
（２）エンドステーション１１−２の送信バッファ１１−２２からＰＡＵＳＥフレームを送信側のスイッチ１１−１宛に送信する。
（３）スイッチ１１−１は、その受信バッファ１１−１１によりＰＡＵＳＥフレームを検出する。
（４）スイッチ１１−１は、送信ＰＡＵＳＥフレームのＭＡＣ制御パラメータの指示に従い、エンドステーション１１−２宛のデータフレームを、送信バッファ１１−１２から送出するのを停止する。
【００２３】
イーサネット（登録商標）におけるフロー制御に関する先行技術文献として下記の特許文献１が挙げられる。この文献には、輻輳時に他の端末グループに与える影響を極力少なくし、通信を制限したい機器にのみ送信を制限することを目的とし、スイッチングハブの出力ポートにおいて、端末グループ別の輻輳判断を行い、輻輳と判断されたグループにのみ輻輳通知パケットを出力する技術が記載されている。
【００２４】
【特許文献１】
特開２００２−２２３２２３号公報
【００２５】
【発明が解決しようとする課題】
図１１に示すようなマルチポートスイッチ１１−１において、ＰＡＵＳＥ機能のフロー制御が行なわれたとき、対向するエンドステーション１１−２のポートの輻輳状態が解除されない状態が長く続くとその期間中、該送出停止したポート宛のフレームが他の有効なポートから入力され続け、送出停止中のポートから出力されず、他の有効ポートから入力されたフレームは、破棄されることなくマルチポートスイッチ１１−１の共通バッファメモリに漸次蓄積されていくため、最終的にはマルチポートスイッチ１１−１の共通バッファメモリが輻輳状態となってしまい、他の全てのポートからのフレームを受信することができなくなり、他の全てのポートに対してＰＡＵＳＥ機能のフロー制御を行わなくてはならなくなってしまうといった動作が展開される。つまりＰＡＵＳＥ機能が伝播してしまうという問題がある。
【００２６】
本発明は、全二重方式ネットワークリンクに接続されたマルチポートスイッチにおいて、データリンク層のフレーム送出停止のフロー制御を行っている際に、上記のような展開によってマルチポートスイッチの共通バッファメモリが輻輳するのを防止することを目的とする。
【００２７】
また、リンク断の障害発生時にも同様に、該リンク断ポート宛のフレームが他の有効ポートから入力され、そのフレームはマルチポートスイッチ１１−１の共通バッファメモリに漸次蓄積されていくため、最終的にはマルチポートスイッチ１１−１の共通バッファメモリが輻輳状態となってしまい、他の全てのポートからのフレームを受信することができなくなってしまうといった動作が展開される。
【００２８】
本発明は、全二重方式ネットワークリンクに接続されたマルチポートスイッチにおいて、リンク断の障害発生時に、上記のような展開によってマルチポートスイッチの共通バッファメモリが輻輳するのを防止することを目的とする。
【００２９】
【課題を解決するための手段】
本発明は、（１）全二重方式リンクによりに接続される複数のポートを有し、各ポートから入力されるデータフレームを共通バッファメモリに蓄積した後、配送先の対向ステーションへのポートへ送出するマルチポートスイッチであって、対向ステーションから送出停止要求を受けたとき、該ステーションのポートへのデータフレームの送出を停止するフロー制御機能を備えたマルチポートスイッチにおいて、各ポートから入力されたデータフレームに対して、データフレーム送出停止中のステーションへのポート宛のデータフレームを識別する手段と、該データフレーム送出停止中のステーションへのポート宛のデータフレームを破棄する手段とを備えたものである。
【００３０】
また、（２）全二重方式リンクによりに接続される複数のポートを有し、各ポートから入力されるデータフレームを共通バッファメモリに蓄積した後、配送先の対向ステーションへのポートへ送出するマルチポートスイッチであって、対向ステーションから送出停止要求を受けたとき、該ステーションのポートへのデータフレームの送出を停止するフロー制御機能を備えたマルチポートスイッチにおいて、各ポートから入力されたデータフレームに対して、データフレーム送出停止中のステーションへのポート宛のデータフレームを識別する手段と、該データフレーム送出停止中のステーションへのポート宛のデータフレームを、前記共通バッファメモリとは別の待避メモリに格納し、データフレーム送出停止の解除後に、該待避メモリに格納したデータフレームを該ステーションへのポートへ送出する手段とを備えたものである。
【００３１】
また、（３）全二重方式リンクによりに接続される複数のポートを有し、各ポートから入力されるデータフレームを共通バッファメモリに蓄積した後、配送先の対向ステーションへのポートへ送出するマルチポートスイッチであって、対向ステーションとのリンク断障害の発生を検出する機能を備えたマルチポートスイッチにおいて、各ポートから入力されたデータフレームに対して、リンク断障害の発生したステーションへのポート宛のデータフレームを識別する手段と、
該リンク断障害の発生したステーションへのポート宛のデータフレームを破棄する手段とを備えたものである。
【００３２】
また、（４）全二重方式リンクによりに接続される複数のポートを有し、各ポートから入力されるデータフレームを共通バッファメモリに蓄積した後、配送先の対向ステーションへのポートへ送出するマルチポートスイッチであって、対向ステーションとのリンク断障害の発生を検出する機能を備えたマルチポートスイッチにおいて、各ポートから入力されたデータフレームに対して、リンク断障害の発生したステーションへのポート宛のデータフレームを識別する手段と、該リンク断障害の発生したステーションのポート宛のデータフレームを、前記共通バッファメモリとは別の待避メモリに格納し、リンク断障害の回復後に、該待避メモリに格納したデータフレームを該ステーションへのポートへ送出する手段とを備えたものである。
【００３３】
また、（５）前記各ポートから入力されたデータフレームに対して、データフレーム送出停止中のステーションのポート宛のデータフレームを識別する手段として、媒体アクセス制御（ＭＡＣ）アドレスとポート番号との対応を格納した媒体アクセス制御（ＭＡＣ）アドレステーブルに、データフレーム送出停止中を示すビットを付加し、該媒体アクセス制御（ＭＡＣ）アドレステーブル参照して、データフレーム送出停止中のステーションのポート宛のデータフレームを識別する手段を備えたものである。
【００３４】
また、（６）前記各ポートから入力されたデータフレームに対して、リンク断障害の発生したステーションのポート宛のデータフレームを識別する手段として、媒体アクセス制御（ＭＡＣ）アドレスとポート番号との対応を格納した媒体アクセス制御（ＭＡＣ）アドレステーブルに、リンク断障害発生中を示すビットを付加し、該媒体アクセス制御（ＭＡＣ）アドレステーブル参照して、リンク断障害発生中のステーションのポート宛のデータフレームを識別する手段のＷ備えたものである。
【００３５】
また、（７）データフレーム送出停止要求信号の受信を契機に、データフレーム送出停止状態を各ポート毎に設定する選択回路を備え、選択回路はデータフレーム送出停止状態に設定されたポート毎にデータフレームを破棄する構成を有するものである。
【００３６】
また、（８）データフレーム送出停止要求信号の受信を契機に、データフレーム送出停止状態を各ポート毎に設定する選択回路を備え、選択回路はデータフレーム送出停止状態に設定されたポート毎に、データフレームを前記退避メモリに格納する構成を有するものである。
【００３７】
また、（９）リンク断障害発生の検出を契機に、リンク断障害状態を各ポート毎に設定する選択回路を備え、選択回路はリンク断障害状態に設定されたポート毎にデータフレームを破棄する構成を有するものである。
【００３８】
また、（１０）リンク断障害発生の検出を契機に、リンク断障害状態を各ポート毎に設定する選択回路を備え、選択回路はリンク断障害状態に設定されたポート毎に、データフレームを前記退避メモリに格納する構成を有するものである。
【００３９】
【発明の実施の形態】
図１は本発明によるＰＡＵＳＥ状態における共通バッファメモリの輻輳防止の第１の実施形態を示す。同図において、第１のエンドステーション１−２１、第２のエンドステーション１−２２及び第３のエンドステーション１−２３が、全二重方式リンクでマルチポートスイッチ１−１０を通して相互に接続されているネットワーク構成を示す。以下、マルチポートスイッチ１−１０における共通バッファメモリ輻輳防止のための動作シーケンスを順に説明する。
【００４０】
（１）第２のエンドステーション１−２２の受信バッファ（キュー）で輻輳が発生し、該受信バッファ（キュー）がもうすぐオーバーフローしてしまう状態にあることを示す“オールモストフル”の警告が発生すると、第２のエンドステーション１−２２の通信制御部は該警告発生を受けて受信バッファ（キュー）が過負荷状態であることを認識する。
【００４１】
（２）受信バッファ（キュー）が過負荷状態であることを認識した第２のエンドステーション１−２２は、送信キューにＰＡＵＳＥフレーム入力し、送信キューからＰＡＵＳＥフレームをマルチポートスイッチ１−１０へ送信する。
【００４２】
（３）マルチポートスイッチ１−１０は、第２のエンドステーション１−２２とデータ送受を行っている第２のポートＰ２から、上記ＰＡＵＳＥフレームが入力されたことを認識し、該第２のポートＰ２からのデータフレームの送出を停止する。
【００４３】
（４）マルチポートスイッチ１−１０において、スイッチファブリック１−１１を経由して制御部１−１２は、マルチポートスイッチ１−１０の第２のポートＰ２がＰＡＵＳＥ状態であることを認識し、ＭＡＣアドレステーブル１−１３に第２のポートＰ２がＰＡＵＳＥ状態であることを示す情報を設定する。
（５）第１のエンドステーション１−２１からマルチポートスイッチ１−１０の第１のポートＰ１を経由して第２のエンドステーション１−２２宛のデータフレームが入力される。
【００４４】
（６）マルチポートスイッチ１−１０の第１のポートＰ１から入力されたデータフレームがスイッチファブリック１−１１に入力され、制御部１−１２は宛先ＭＡＣアドレスを参照するために、ＭＡＣアドレステーブル１−１３を読み出す。ここで、入力されたデータフレームの宛先ＭＡＣアドレスの値がＸＸＸＸＸＸＸＸＸＸＸ２である送信先は、第２のポートＰ２であることを認識する。ＭＡＣアドレステーブル１−１３の具体的構成例を図２に示している。
【００４５】
（７）制御部１−１２は、第２のポートＰ２がＰＡＵＳＥ状態であることを認識し、第２のポートＰ２を宛先とするデータフレームを共通バッファメモリ１−１４に書き込むことなく、該データフレームを破棄する。以上の動作によって、マルチポートスイッチ１−１０の共通バッファメモリ１−１４が輻輳するのを防止する。
【００４６】
また、上述のシーケンス（７）において、第１のポートＰ１から入力されたデータフレームを共通バッファメモリ１−１４に書き込むことなく破棄する構成に代えて、第２のポートＰ２がＰＡＵＳＥ状態にあることを認識した制御部１−１２は、第２のポートＰ２宛のデータフレームを退避メモリ（ＰＡＵＳＥメモリ）１−１５に書き込んで退避させ、第２のポートＰ２のＰＡＵＳＥ状態が解除されたことを検知したとき、優先的に該データフレームの送信を行う構成とすることができる。
【００４７】
ＰＡＵＳＥ状態を反映させるＭＡＣアドレステーブル１−１３として、図２の（ａ）に示すように、媒体アクセス制御（ＭＡＣ）アドレスとポート番号との対応を格納した媒体アクセス制御（ＭＡＣ）アドレステーブルに、データフレーム送出停止中（ＰＡＵＳＥ状態）を示すビットを付加したテーブルを用いることができる。
【００４８】
また、マルチポートスイッチ１−１０がＶＬＡＮ（Ｖｉｒｔｕａｌ ＬＡＮ ）スイッチである場合には、図２（ｂ）に示すような、更にＶＬＡＮＩＤを付加したＶＬＡＮＩＤテーブルにＰＡＵＳＥ状態を反映させるビットを設けたテーブルを用いる構成としてもよい。また、マルチポートスイッチ１−１０がルータである場合は、図２（ｃ）に示すような、ＩＰアドレスを付加したＩＰアドレステーブルに各ポートのＰＡＵＳＥ状態を反映させるビットを設けたテーブルを用いる構成としてもよい。
【００４９】
なお、第１のポートＰ１から入力されたデータフレームがスイッチファブリック１−１１に入力され、制御部１−１２がその宛先ＭＡＣアドレスを参照しにＭＡＣアドレステーブルを読み出し、その宛先ＭＡＣアドレスの値ＸＸＸＸＸＸＸＸＸＸＸ３が第３のエンドステーション１−２３宛で、その送出ポートがＰｎであることを認識し、ポートＰｎはＰＡＵＳＥ状態となっていなければ、第１のポートＰ１から入力されたデータフレームが共通バッファメモリ１−１４に書き込まれ、バッファ１−１４からポートＰｎの送信キューにデータフレームが入力され、第３のエンドステーション１−２３にマルチポートスイッチ１−１０のポートＰｎからデータフレームが送出される。
【００５０】
図３は、本発明によるリンク断障害発生時における共通バッファメモリの輻輳防止の第１の実施形態を示す。同図において、第１のエンドステーション１−２１、第２のエンドステーション１−２２及び第３のエンドステーション１−２３が、全二重方式のリンクでマルチポートスイッチ１−１０を通して相互に接続されている構成は図１の実施形態と同様である。以下、共通バッファメモリの輻輳防止の動作シーケンスを順に説明する。
【００５１】
（１）マルチポートスイッチ１−１０は、第２のエンドステーション１−２２と第２のポートＰ２を通してデータ送受を行い、該第２のポートＰ２の回線にリンク断障害が発生したとする。マルチポートスイッチ１−１０は、第２のポートＰ２の通信異常から第２のポートＰ２にリンク断障害が発生したことを認識する。
【００５２】
（２）第１のエンドステーション１−２１からマルチポートスイッチ１−１０の第１のポートＰ１を経由して、第２のエンドステーション１−２２宛のデータフレームが入力される。
【００５３】
（３）第１のポートＰ１から入力されたデータフレームがスイッチファブリック１−１１に入力され、制御部１−１２は宛先ＭＡＣアドレスを参照しにＭＡＣアドレステーブル１−１３を読み出す。ここで、入力されたデータフレームの宛先ＭＡＣアドレスの値がＸＸＸＸＸＸＸＸＸＸＸ２である送信先は、第２のポートＰ２であることを認識する。この実施形態のＭＡＣアドレステーブル１−１３の具体的構成例を図４に示している。
【００５４】
（４）制御部１−１２は、第２のポートＰ２がリンク断障害発生状態であることを、ＭＡＣアドレステーブル１−１３を参照して認識する。
（５）第２のポートＰ２がリンク断障害発生状態であることを認識した制御部１−１２は、第２のポートＰ２を宛先とするデータフレームを共通バッファメモリ１−１４に書き込むことなく、該データフレームを破棄する。以上の動作によって、マルチポートスイッチ１−１０の共通バッファメモリ１−１４が輻輳するのを防止する。
【００５５】
また、上述のシーケンス（５）において、第１のポートＰ１から入力されたデータフレームを共通バッファメモリ１−１４に書き込むことなく破棄する構成に代えて、第２のポートＰ２がリンク断障害発生状態にあることを認識した制御部１−１２は、第２のポートＰ２宛のデータフレームを退避メモリ（ＰＡＵＳＥメモリ）１−１５に書き込んで退避させ、第２のポートＰ２のリンク断障害が回復したのを検知した後、優先的に該データフレームの送出を行う構成とすることができる。
【００５６】
リンク断障害状態の情報を反映させるＭＡＣアドレステーブル１−１３として、図４の（ａ）に示すように、媒体アクセス制御（ＭＡＣ）アドレスとポート番号との対応を格納した媒体アクセス制御（ＭＡＣ）アドレステーブルに、リンク断障害状態を示すビットを付加したテーブルを用いることができる。
【００５７】
また、マルチポートスイッチ１−１０がＶＬＡＮ（Ｖｉｒｔｕａｌ ＬＡＮ ）スイッチである場合には、図４（ｂ）に示すような、更にＶＬＡＮＩＤを付加したＶＬＡＮＩＤテーブルにリンク断障害状態を反映させるビットを設けたテーブルを用いる構成としてもよい。また、マルチポートスイッチ１−１０がルータである場合は、図４ （ｃ）に示すような、ＩＰアドレスを付加したＩＰアドレステーブルに各ポートのリンク断障害状態を反映させるビットを設けたテーブルを用いる構成としてもよい。
【００５８】
なお、第１のポートＰ１から入力されたデータフレームがスイッチファブリック１−１１に入力され、制御部１−１２がその宛先ＭＡＣアドレスを参照しにＭＡＣアドレステーブルを読み出し、その宛先ＭＡＣアドレスの値ＸＸＸＸＸＸＸＸＸＸＸ３が第３のエンドステーション１−２３宛で、その送出ポートがＰｎであることを認識し、ポートＰｎはＰＡＵＳＥ状態となっていなければ、第１のポートＰ１から入力されたデータフレームが共通バッファメモリ１−１４に書き込まれ、バッファ１−１４からポートＰｎの送信キューにデータフレームが入力され、第３のエンドステーション１−２３にマルチポートスイッチ１−１０のポートＰｎからデータフレームが送出される。
【００５９】
図５は本発明によるＰＡＵＳＥ状態における共通バッファメモリの輻輳防止の第２の実施形態を示す。同図において、第１のエンドステーション１−２１、第２のエンドステーション１−２２及び第３のエンドステーション１−２３が、全二重方式リンクでマルチポートスイッチ１−１０を通して相互に接続されているネットワーク構成は図１の実施形態と同様である。以下、マルチポートスイッチ１−１０における共通バッファメモリ輻輳防止のための動作シーケンスを順に説明する。
【００６０】
（１）第２のエンドステーション１−２２の受信バッファ（キュー）で輻輳が発生し、該受信バッファ（キュー）がもうすぐオーバーフローしてしまう状態にあることを示す“オールモストフル”の警告が発生すると、第２のエンドステーション１−２２の通信制御部は該警告発生を受けて受信バッファ（キュー）が過負荷状態であることを認識する。
【００６１】
（２）受信バッファ（キュー）が過負荷状態であることを認識した第２のエンドステーション１−２２は、送信キューにＰＡＵＳＥフレーム入力し、送信キューからＰＡＵＳＥフレームをマルチポートスイッチ１−１０へ送信する。
【００６２】
（３）マルチポートスイッチ１−１０は、第２のエンドステーション１−２２とデータ送受を行っている第２のポートＰ２から、上記ＰＡＵＳＥフレームが入力されたことを認識し、該第２のポートＰ２からのデータフレームの送出を停止する。
【００６３】
（４）マルチポートスイッチ１−１０は、フレームの出力を選択する選択回路部１−１６に、第２のポートＰ２がＰＡＵＳＥ状態であることを示す情報を設定する。これは、各ポート別にデータフレーム送出停止要求信号（ＰＡＵＳＥフレーム）の受信をトリガーとして、各ポート毎に設定する。
（５）第１のエンドステーション１−２１からマルチポートスイッチ１−１０の第１のポートＰ１を経由して第２のエンドステーション１−２２宛のデータフレームが入力される。
【００６４】
（６）マルチポートスイッチ１−１０の第１のポートＰ１から入力されたデータフレームがスイッチファブリック１−１１に入力され、制御部１−１２は宛先ＭＡＣアドレスを参照するために、ＭＡＣアドレステーブル１−１３を読み出す。ここで、入力されたデータフレームの宛先ＭＡＣアドレスの値がＸＸＸＸＸＸＸＸＸＸＸ２である送信先は、第２のポートＰ２であることを認識する。
【００６５】
（７）第１のポートＰ１から入力されたデータフレームを共通バッファメモリ１−１４に書き込む。
（８）選択回路部１−１６は、上記（４）の設定情報に基づいて、第２のポートＰ２がＰＡＵＳＥ状態である場合、第２のポートＰ２宛のデータフレームを破棄する。ＰＡＵＳＥ状態でないポート宛へのデータフレームはそのまま出力先のポートへ出力する。以上の動作によって、マルチポートスイッチの共通バッファメモリの輻輳を防止する。
【００６６】
上記（８）のシーケンスにおいて、ＰＡＵＳＥ状態である第２のポートＰ２宛のデータフレームを破棄する構成に代えて、選択回路部１−１６は、上記（４）の設定情報に基づいて、第２のポートＰ２がＰＡＵＳＥ状態である場合、退避メモリにデータフレームを書き込み、選択回路部１−１６は、第２のポートＰ２のＰＡＵＳＥ状態が解除されたことを検知したとき、第２のエンドステーション１−２２に、優先的に退避メモリに格納されているデータフレームを送出する構成とすることができる。
【００６７】
図６は、本発明によるリンク断障害発生時における共通バッファメモリの輻輳防止の第２の実施形態を示す。同図において、第１のエンドステーション１−２１、第２のエンドステーション１−２２及び第３のエンドステーション１−２３が、全二重方式のリンクでマルチポートスイッチ１−１０を通して相互に接続されている構成は図１の実施形態と同様である。以下、共通バッファメモリの輻輳防止の動作シーケンスを順に説明する。
【００６８】
（１）マルチポートスイッチ１−１０は、第２のエンドステーション１−２２と第２のポートＰ２を通してデータ送受を行い、該第２のポートＰ２の回線にリンク断障害が発生したとする。マルチポートスイッチ１−１０の選択回路部１−１６は、第２のポートＰ２の通信異常から第２のポートＰ２にリンク断障害が発生したことを認識する。
【００６９】
（２）第１のエンドステーション１−２１からマルチポートスイッチ１−１０の第１のポートＰ１を経由して、第２のエンドステーション１−２２宛のデータフレームが入力される。
【００７０】
（３）第１のポートＰ１から入力されたデータフレームがスイッチファブリック１−１１に入力され、制御部１−１２は宛先ＭＡＣアドレスを参照しにＭＡＣアドレステーブル１−１３を読み出す。ここで、入力されたデータフレームの宛先ＭＡＣアドレスの値がＸＸＸＸＸＸＸＸＸＸＸ２である送信先は、第２のポートＰ２であることを認識する。
【００７１】
（４）第１のポートＰ１から入力されたデータフレームを共通バッファメモリ１−１４に書き込む。
（５）選択回路部１−１６は、前述の（１）のシーケンスで認識した情報に基づいて、第２のポートＰ２がリンク断障害発生状態である場合、第２のポートＰ２宛のデータフレームを出力することなく破棄する。以上の動作によって、マルチポートスイッチの共通バッファメモリの輻輳を防止する。
【００７２】
なお、第１のポートＰ１から入力されたデータフレームが、リンク断障害発生状態でないポート（例えば、第３のエンドステーション１−２３と接続されたポートＰｎ）宛のデータフレームである場合は、そのポートの送信キューへそのままデータフレームを送出する。
【００７３】
また、上記の（５）のシーケンスにおいて、第２のポートＰ２がリンク断障害発生状態である場合、第２のポートＰ２宛のデータフレームを出力することなく破棄する構成に代えて、選択回路部１−１６は、リンク断障害発生状態のポート宛のデータフレームを退避メモリ（ＰＡＵＳＥメモリ）１−１５に書き込見、そのポートのリンク断状態が解消されたことを検出したときに、退避メモリ１−１５に格納されているデータフレームを優先的に送出する構成とすることができる。
【００７４】
【発明の効果】
以上説明したように、本発明によれば、全二重方式型イーサネット（登録商標）リンク上で動作するマルチポートスイッチにおいて、データリンク層でのＰＡＵＳＥ機能のフロー制御が行われ、又はリンク断障害が発生したため、データフレームの送出不能状態が継続するポートが存在するとき、該ポートを宛先とする入力データフレームを、マルチポートスイッチ内の共通バッファメモリに蓄えることなく、廃棄又は退避メモリに格納することにより、送出不能のポート宛のデータフレームが共通バッファメモリに蓄積されて共通バッファメモリが輻輳状態に陥るのを防ぐことができ、全ポートへのＰＡＵＳＥ機能のフロー制御が伝播するのを防止し、通信サービスの品質劣化が全体に波及するのを防ぐことができる。また、送出不能ポートの送信キューにデータフレームを書き込む手順を省くことができるため、マルチポートスイッチ内の内部バスの効率を向上させることができる。
【００７５】
また、送出不能のポート宛のデータフレームを退避メモリに退避格納することにより、該データフレームを破棄することなく、該ポートの送出不能状態の解消後に優先的に送出することができ、上位レイヤによる再送処理手順が減少し、ネットワークの使用効率を向上させることができる。
【図面の簡単な説明】
【図１】本発明によるＰＡＵＳＥ状態における共通バッファメモリの輻輳防止の第１の実施形態を示す図である。
【図２】本発明によるＰＡＵＳＥ状態を格納するテーブルの構成例を示す図である。
【図３】本発明によるリンク断障害発生時における共通バッファメモリの輻輳防止の第１の実施形態を示す図である。
【図４】本発明によるリンク断状態を格納するテーブルの構成例を示す図である。
【図５】本発明によるＰＡＵＳＥ状態における共通バッファメモリの輻輳防止の第２の実施形態を示す図である。
【図６】本発明によるリンク断障害発生時における共通バッファメモリの輻輳防止の第２の実施形態を示す図である。
【図７】スイッチ内における輻輳の発生によりバッファリソースが不足する具体例を示す図である。
【図８】ＯＳＩ参照モデルのアーキテクチャにおけるＭＡＣ制御プロトコルの配置を示す図である。
【図９】ＭＡＣ制御副層プロトコルの動作の具体例を示す図である。
【図１０】ＭＡＣ制御フレームのフォーマットを示す図である。
【図１１】ＰＡＵＳＥ機能の動作シーケンスの説明図である。
【符号の説明】
１−１０ マルチポートスイッチ
１−１１ スイッチファブリック
１−１２ 制御部
１−１３ ＭＡＣアドレステーブル
１−１４ 共通バッファメモリ
１−１５ 退避メモリ（ＰＡＵＳＥメモリ）
１−１６ 選択回路部
１−２１ 第１のエンドステーション
１−２２ 第２のエンドステーション
１−２３ 第３のエンドステーション
Claims (10)
- 全二重方式リンクによりに接続される複数のポートを有し、各ポートから入力されるデータフレームを共通バッファメモリに蓄積した後、配送先の対向ステーションへのポートへ送出するマルチポートスイッチであって、対向ステーションから送出停止要求を受けたとき、該ステーションのポートへのデータフレームの送出を停止するフロー制御機能を備えたマルチポートスイッチにおいて、
各ポートから入力されたデータフレームに対して、データフレーム送出停止中のステーションへのポート宛のデータフレームを識別する手段と、
該データフレーム送出停止中のステーションへのポート宛のデータフレームを破棄する手段と、
を備えたことを特徴とするマルチポートスイッチ。 - 全二重方式リンクによりに接続される複数のポートを有し、各ポートから入力されるデータフレームを共通バッファメモリに蓄積した後、配送先の対向ステーションへのポートへ送出するマルチポートスイッチであって、対向ステーションから送出停止要求を受けたとき、該ステーションのポートへのデータフレームの送出を停止するフロー制御機能を備えたマルチポートスイッチにおいて、
各ポートから入力されたデータフレームに対して、データフレーム送出停止中のステーションへのポート宛のデータフレームを識別する手段と、
該データフレーム送出停止中のステーションへのポート宛のデータフレームを、前記共通バッファメモリとは別の待避メモリに格納し、データフレーム送出停止の解除後に、該待避メモリに格納したデータフレームを該ステーションへのポートへ送出する手段と、
を備えたことを特徴とするマルチポートスイッチ。 - 全二重方式リンクによりに接続される複数のポートを有し、各ポートから入力されるデータフレームを共通バッファメモリに蓄積した後、配送先の対向ステーションへのポートへ送出するマルチポートスイッチであって、対向ステーションとのリンク断障害の発生を検出する機能を備えたマルチポートスイッチにおいて、
各ポートから入力されたデータフレームに対して、リンク断障害の発生したステーションへのポート宛のデータフレームを識別する手段と、
該リンク断障害の発生したステーションへのポート宛のデータフレームを破棄する手段と、
を備えたことを特徴とするマルチポートスイッチ。 - 全二重方式リンクによりに接続される複数のポートを有し、各ポートから入力されるデータフレームを共通バッファメモリに蓄積した後、配送先の対向ステーションへのポートへ送出するマルチポートスイッチであって、対向ステーションとのリンク断障害の発生を検出する機能を備えたマルチポートスイッチにおいて、
各ポートから入力されたデータフレームに対して、リンク断障害の発生したステーションへのポート宛のデータフレームを識別する手段と、
該リンク断障害の発生したステーションのポート宛のデータフレームを、前記共通バッファメモリとは別の待避メモリに格納し、リンク断障害の回復後に、該待避メモリに格納したデータフレームを該ステーションへのポートへ送出する手段と、
を備えたことを特徴とするマルチポートスイッチ。 - 前記各ポートから入力されたデータフレームに対して、データフレーム送出停止中のステーションのポート宛のデータフレームを識別する手段として、媒体アクセス制御（ＭＡＣ）アドレスとポート番号との対応を格納した媒体アクセス制御（ＭＡＣ）アドレステーブルに、データフレーム送出停止中を示すビットを付加し、該媒体アクセス制御（ＭＡＣ）アドレステーブル参照して、データフレーム送出停止中のステーションのポート宛のデータフレームを識別する手段を備えたことを特徴とする請求項１又は２記載のマルチポートスイッチ。
- 前記各ポートから入力されたデータフレームに対して、リンク断障害の発生したステーションのポート宛のデータフレームを識別する手段として、媒体アクセス制御（ＭＡＣ）アドレスとポート番号との対応を格納した媒体アクセス制御（ＭＡＣ）アドレステーブルに、リンク断障害発生中を示すビットを付加し、該媒体アクセス制御（ＭＡＣ）アドレステーブル参照して、リンク断障害発生中のステーションのポート宛のデータフレームを識別する手段を備えたことを特徴とする請求項３又は４記載のマルチポートスイッチ。
- データフレーム送出停止要求信号の受信を契機に、データフレーム送出停止状態を各ポート毎に設定する選択回路を備え、選択回路はデータフレーム送出停止状態に設定されたポート毎にデータフレームを破棄する構成を有することを特徴とする請求項１記載のマルチポートスイッチ。
- データフレーム送出停止要求信号の受信を契機に、データフレーム送出停止状態を各ポート毎に設定する選択回路を備え、選択回路はデータフレーム送出停止状態に設定されたポート毎に、データフレームを前記退避メモリに格納する構成を有することを特徴とする請求項２記載のマルチポートスイッチ。
- リンク断障害発生の検出を契機に、リンク断障害状態を各ポート毎に設定する選択回路を備え、選択回路はリンク断障害状態に設定されたポート毎にデータフレームを破棄する構成を有することを特徴とする請求項３記載のマルチポートスイッチ。
- リンク断障害発生の検出を契機に、リンク断障害状態を各ポート毎に設定する選択回路を備え、選択回路はリンク断障害状態に設定されたポート毎に、データフレームを前記退避メモリに格納する構成を有することを特徴とする請求項４記載のマルチポートスイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003082216A JP2004289744A (ja) | 2003-03-25 | 2003-03-25 | マルチポートスイッチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003082216A JP2004289744A (ja) | 2003-03-25 | 2003-03-25 | マルチポートスイッチ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004289744A true JP2004289744A (ja) | 2004-10-14 |
Family
ID=33295565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003082216A Pending JP2004289744A (ja) | 2003-03-25 | 2003-03-25 | マルチポートスイッチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004289744A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016521501A (ja) * | 2013-04-18 | 2016-07-21 | サムスン エレクトロニクス カンパニー リミテッド | ブロードキャスティングシステムにおける動的キュー管理方法及び装置 |
| CN110401558A (zh) * | 2019-04-28 | 2019-11-01 | 北京广利核系统工程有限公司 | 安全级多点通信网络设备、系统及安全级网络通信方法 |
| US10715445B2 (en) | 2015-09-14 | 2020-07-14 | JVC Kenwood Corporation | Communication device and control method for frame transfer |
| US11201822B2 (en) | 2017-02-21 | 2021-12-14 | Nec Corporation | Switch, switch controlling method, and program |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10247933A (ja) * | 1997-03-05 | 1998-09-14 | Hitachi Cable Ltd | スイッチングハブ |
| JPH1155304A (ja) * | 1997-08-06 | 1999-02-26 | Hitachi Cable Ltd | スイッチングハブ |
-
2003
- 2003-03-25 JP JP2003082216A patent/JP2004289744A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10247933A (ja) * | 1997-03-05 | 1998-09-14 | Hitachi Cable Ltd | スイッチングハブ |
| JPH1155304A (ja) * | 1997-08-06 | 1999-02-26 | Hitachi Cable Ltd | スイッチングハブ |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016521501A (ja) * | 2013-04-18 | 2016-07-21 | サムスン エレクトロニクス カンパニー リミテッド | ブロードキャスティングシステムにおける動的キュー管理方法及び装置 |
| US10715445B2 (en) | 2015-09-14 | 2020-07-14 | JVC Kenwood Corporation | Communication device and control method for frame transfer |
| US11201822B2 (en) | 2017-02-21 | 2021-12-14 | Nec Corporation | Switch, switch controlling method, and program |
| CN110401558A (zh) * | 2019-04-28 | 2019-11-01 | 北京广利核系统工程有限公司 | 安全级多点通信网络设备、系统及安全级网络通信方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8625427B1 (en) | Multi-path switching with edge-to-edge flow control | |
| US7239636B2 (en) | Multiple virtual channels for use in network devices | |
| US7417953B2 (en) | Port re-enabling by monitoring link status | |
| US6690668B1 (en) | Modular interconnection of network switches | |
| US6981054B1 (en) | Flow control arrangement in a network switch based on priority traffic | |
| US7233991B2 (en) | Self-healing tree network | |
| EP1468528B1 (en) | Method and apparatus for priority-based load balancing for use in an extended local area network | |
| CN101325497B (zh) | 在不存在自动协商标准的接口上的自动协商 | |
| US6621818B1 (en) | Ring configuration for network switches | |
| US20070014234A1 (en) | Loop prevention system and method in a stackable ethernet switch system | |
| US20080259786A1 (en) | System and method for supporting sdh/sonet aps on ethernet | |
| JP4573470B2 (ja) | 伝送装置及びそのフロー制御方法 | |
| JP2007507990A (ja) | 分散スイッチング構造を備えるスイッチングシステム | |
| JPH09511626A (ja) | パケットモードデータ接続の再ルーチング方法 | |
| JP2011004298A (ja) | パケット転送システム、網管理装置、及び、エッジノード | |
| US7577136B1 (en) | Ethernet switch fabric interface | |
| JP2000269997A (ja) | Ｌａｎ中継交換装置 | |
| US6728246B1 (en) | Arrangement for reducing layer 3 header data supplied to switching logic on a network switch | |
| WO2016082436A1 (zh) | 一种业务混合集中处理方法和装置、存储介质 | |
| EP1106003A1 (en) | Method and system for prioritised congestion control in a switching hub | |
| JP2004289744A (ja) | マルチポートスイッチ | |
| JP2015012455A (ja) | 伝送装置および伝送方法 | |
| US20080298231A1 (en) | Ring node and redundancy method | |
| CN113794656B (zh) | 一种报文转发方法及设备 | |
| Cisco | Overview of Token Ring Switching |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050915 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070806 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070814 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071211 |