JP2004289528A

JP2004289528A - Communication level detecting device

Info

Publication number: JP2004289528A
Application number: JP2003079612A
Authority: JP
Inventors: Takeshi Toyoyama; 武豊山; Shingo Kuroda; 真悟黒田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2003-03-24
Filing date: 2003-03-24
Publication date: 2004-10-14
Anticipated expiration: 2023-03-24
Also published as: JP4199031B2

Abstract

<P>PROBLEM TO BE SOLVED: To efficiently detect the correct communication level without fail. <P>SOLUTION: A communication level detecting device is equipped with: a synchronous detecting means 1 of performing synchronous detection corresponding to a plurality of kinds of communication levels 0 to n differing in error tolerance by detecting specified synchronous patterns included in received data; and a control means 2 of performing synchronous detection starting from the communication level n having the highest error tolerance and then performing synchronous detection of sequentially lower communication levels because synchronous detection of the communication level n cannot be obtained for a specified period. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は通信レベル検出装置に関し、更に詳しくはエラー耐性の異なる複数種の通信レベルに対して自動的に受信同期を確立可能な通信レベル検出装置に関する。
【０００２】
例えば、ＩＴＵ−Ｔ勧告Ｈ．２２３で規定されるマルチメディア多重方式では通信時のエラー耐性に柔軟に対応するために複数種の通信レベルが用意されており、伝送路特性に応じて異なるエラー耐性の通信レベルを選択可能な仕組みとなっている。受信端末では通信相手端末から送られてくるデータストリームから相手の通信レベル（エラー耐性種別）を認識し、該通信レベルに応じた受信処理を行う必要がある。
【０００３】
【従来の技術】
図８はＩＴＵ−Ｔ勧告Ｈ．２２３で規定されるＭＵＸ−ＰＤＵ（ｍｕｌｔｉｐｌｅｘｌａｙｅｒｐｒｏｔｏｃｏｌＤａｔａｕｎｉｔ）のフレームフォーマットを示す図であり、図８（Ａ）にレベル０で規定されるパケットのフレームフォーマットを示す。１フレームは先頭１オクテットのヘッダ情報と、０又は１オクテット以上の情報フィールド（Ｐａｙｌｏａｄ）とからなり、前記ヘッダ情報には、１ビットのＰＭ（ＰａｃｋｅｔＭａｒｋｅｒ）と、４ビットのＭＣ（ＭｕｌｔｉｐｌｅｘＣｏｄｅ）と、３ビットのＨＥＣ（ＨｅａｄｅｒＥｒｒｏｒＣｏｎｔｒｏｌ）とが含まれる。ここで、ＨＥＣはＭＣに対する誤り検査・保護のＣＲＣ情報である。なお、このフレームフォーマットはＡｎｎｅｘ．Ａ（レベル１）についても同様である。
【０００４】
図８（Ｂ）にＡｎｎｅｘ．Ｂ（レベル２）で規定されるパケットのフレームフォーマットを示す。１フレームは先頭３オクテットのヘッダ情報と、０又は１オクテット以上の情報フィールドとからなり、前記ヘッダ情報には、４ビットの多重化情報ＭＣ（ＭｕｌｔｉｐｌｅｘＣｏｄｅ）と、８ビットのペイロード長情報ＭＰＬ（ＭｕｌｔｉｐｌｅｘＰａｙｌｏａｄＬｅｎｇｔｈ）と、１２ビットのパリティービットＰ１〜Ｐ１２とが含まれる。パリティービットはＥＧＯＬＡＹ（ＥｘｔｅｎｄｅｄＧＯＬＡＹ）符号により生成され、ペイロード長情報ＭＰＬについての誤り監査及び訂正を行うことが可能となっている。
【０００５】
図９はＩＴＵ−Ｔ勧告Ｈ．２２３によるＭＵＸ−ＰＤＵの通信フォーマットを示す図であり、図９（ａ）にレベル０の通信フォーマットを示す。レベル０の通信では、ＭＵＸ−ＰＤＵに対してＨＤＬＣ（Ｈｉｇｈ−ＬｅｖｅｌＤａｔａＬｉｎｋＣｏｎｔｒｏｌ）化処理（即ち、ビット「１」が５回連続した場合はビット「０」を挿入）を行うと共に、ＭＵＸ−ＰＤＵの前後に最小１個のＦｌａｇ「７Ｅ」ｈ（ｈはヘキサデシマル表示）を挿入して、データ通信を行う。
【０００６】
図９（ｂ）にレベル１の通信フォーマットを示す。レベル１の通信は、上記レベル０の通信よりもエラー耐性が高く、ＭＵＸ−ＰＤＵのフォーマットはレベル０の通信と同じであるが、ＭＵＸ−ＰＤＵ前後に最小１個挿入されるＦｌａｇは「Ｅ１４Ｄ」ｈと１６ビットに拡張されている。但し、ＭＵＸ−ＰＤＵ内の情報に対してＨＤＬＣ化処理は行わない。
【０００７】
図９（ｃ）にレベル２の通信フォーマットを示す。レベル２の通信は、レベル１の通信よりも更にエラー耐性が高く、その同期パターン（Ｓｔｕｆｆ）は「Ｅ１４Ｄ００００００」ｈと４０ビットに拡張されている。更に、ＭＵＸ−ＰＤＵ内のヘッダ情報にはペイロード長情報ＭＰＬが含まれており、且つ、該ヘッダ情報はＥＧＯＬＡＹ符号によって誤り検査及び誤り訂正可能となっている。なお、ＭＵＸ−ＰＤＵ内の情報に対してＨＤＬＣ化処理は行わない。
【０００８】
係る規格の下、勧告Ｈ．２２３に準拠した通信装置（端末）では通信相手の端末から送られてくるデータストリーム中からレベル０／１／２等の対向装置の通信レベルを自動的に認識する必要がある。
【０００９】
図１０は従来技術を説明する図であり、図１０（Ａ）に従来の通信レベル検出装置のブロック図を示す。図において、５１はレベル０の同期パターン「７Ｅ」ｈを検出するレベル０同期検出部、５２はレベル１の同期パターン「Ｅ１４Ｄ」ｈを検出するレベル１同期検出部、５３はレベル２の同期パターン「Ｅ１４Ｄ００００００」ｈを検出するレベル２同期検出部、５４は各レベル検出部５１〜５３の検出出力に基き、受信装置（端末）の通信レベルを判定する通信レベル判定部である。
【００１０】
このような構成により、従来は、入力の受信データに対して各通信レベルの同期パターン検出を同時に行い、先に同期パターンを検出した通信レベルを受信データ（対向装置）の通信レベルとして認識していた。
【００１１】
上記以外にも、従来は、例えばＩＴＵ−Ｔ勧告Ｈ．２２３規格を満たす受信回路であって、受信したネゴシエーションフラグ（「７Ｅ」ｈ／「Ｅ１４Ｂ」ｈ／「Ｅ１４Ｂ００００００」ｈの種別（レベル０／１／２）を認識し、該認識した種別に応じて自局のデータ受信方式及びデータ処理方式を切替えると共に、前記種別毎に関わらず処理の共通点回路を共通化したもの、が知られている（特許文献１）。
【００１２】
また従来は、ＩＴＵ−Ｔ勧告Ｈ．２２２．０，Ｈ．２２１及びＨ．２２３の３種類のマルチメディア多重方式をサポートする通信端末であって、該文献の図１に示す如く、複数系統の検索部１３ａ，１３ｂを設けて同期パターンの検索を同時に行い、先に検出されたものを優先的に採用するもの、又は、検索部を１つにして、複数種別の検索を一定時間毎に切替えて行うもの、が知られている（特許文献２）。
【００１３】
【特許文献１】
特開２０００−２２４２２４号公報（段落「００１４」）。
【００１４】
【特許文献２】
特開２００１−３４５８７５号公報（段落「００２６」，「００３３」，「００３６」、図１）。
【００１５】
【発明が解決しようとする課題】
しかし、上記いずれの場合も、通信レベルの誤認識、又は一旦検出した通信レベルが他の通信レベルに検出し直されてしまうという検出不安定の問題については、何ら検討されていない。以下、この問題を図１０（Ｂ）に従って具体的に説明する。
【００１６】
図（ａ）は、実際はレベル２のデータストリームを受信しているが、ＭＵＸ−ＰＤＵ内にデータ「７Ｅ」ｈ（又は「Ｅ１４Ｄ」ｈ）が存在するため、これを検出してレベル０の通信と誤認識してしまい、対向側とのレベル不一致により正常通信できない場合を示している。また図（ｂ）は、実際はレベル１のデータストリームを受信しているが、ＭＵＸ−ＰＤＵ内にデータ「７Ｅ」が存在するため、これを検出してレベル０の通信と誤認識してしまい、正常通信できない場合を示している。また図（ｃ）は、上記の逆であり、実際はレベル０のデータストリームを受信しているがＭＵＸ−ＰＤＵ内に「Ｅ１４Ｄ」ｈが存在するため、これを検出してレベル１の通信と誤認識してしまい、正常通信できない場合を示している。
【００１７】
本発明は上記従来技術の問題点に鑑みなされたもので、その目的とする所は、正しい通信レベルを効率よく確実に検出可能な通信レベル検出装置を提供することにある。
【００１８】
【課題を解決するための手段】
上記の課題は例えば図１の構成により解決される。即ち、本発明（１）の通信レベル検出装置は、受信データに含まれる所定の同期パターンを検出することによりエラー耐性の異なる複数種の通信レベル０〜ｎにに対応した同期検出を行う同期検出手段１と、前記同期検出手段１により、エラー耐性の一番高い通信レベルｎから同期検出を行うと共に、所定時間の間該通信レベルｎの同期検出が得られないことにより順次低い通信レベルの同期検出を行う制御手段２とを備えるものである。
【００１９】
本発明（１）によれば、エラー耐性の一番高い通信レベル（即ち、例えば一番複雑な同期パターン）から順に比較検出処理を行うため、受信レベルの誤検出や不安定な検出を有効に防止できる。また、ある通信レベルの同期検出を行う過程では、データストリーム中に他の通信レベルの同期パターンに相当するデータが存在していても、これらを積極的に検出する機能が動作していないため、受信レベルの誤検出や不安定な検出を有効に防止できる。
【００２０】
本発明（２）では、上記本発明（１）において、同期検出手段は通信レベル毎に独立に設けられた複数の検出ブロックを備え、各時点において同期検出処理を行っている検出ブロックに対してのみ動作用のクロック信号を供給するものである。従って、特に携帯端末等では低消費電力化に寄与する。
【００２１】
本発明（３）では、上記本発明（１）において、所定の同期パターンに続くマルチメディア多重フレーム内のヘッダ情報に対して誤り検査を行う拡張ＧＯＬＡＹ演算手段を備え、制御手段は、前記同期パターン検出後の前記ヘッダ情報と想定されるデータストリームに対して前記誤り検査を行うと共に、誤りが検出されないか又は誤り訂正可能であることを更に条件として、当該通信レベルの同期検出と判定するものである。
【００２２】
従って、当該通信レベルの同期パターンの比較・検出のみならず、該同期パターンと一定の関係にあるマルチメディア多重フレーム内ヘッダのフォーマット検査も併用することで、確実な通信レベルの認識を効率よく行える。
【００２３】
本発明（４）では、上記本発明（３）において、制御手段は、誤りが検出されないか又は誤り訂正後のヘッダ情報内におけるペイロード長情報を参照してぺイロードの長さを認識すると共に、該ペイロード直後のデータストリームが前記同期パターンであることを更に条件として、当該通信レベルの同期検出と判定するものである。従って、更に正しいペイロード長情報を活用することで、当該通信レベルの一層信頼性高い同期検出が行える。
【００２４】
本発明（５）では、上記本発明（１）において、所定の同期パターンに続くマルチメディア多重フレーム内のヘッダ情報に対して誤り検査を行うＣＲＣ演算手段を備え、制御手段は、前記同期パターン検出後の前記ヘッダ情報と想定されるデータストリームに対して前記誤り検査を行うと共に、誤りが検出されないか又は誤り訂正可能であることを更に条件として、当該通信レベルの同期検出と判定するものである。
【００２５】
従って、当該通信レベルの同期パターンの比較・検出のみならず、該同期パターンと一定の関係にあるマルチメディア多重フレーム内ヘッダのフォーマット検査も併用することで、確実な通信レベルの認識を効率よく行える。
【００２６】
【発明の実施の形態】
以下、添付図面に従って本発明に好適なる複数の実施の形態を詳細に説明する。なお、全図を通して同一符号は同一又は相当部分を示すものとする。
【００２７】
図２は第１の実施の形態による通信レベル検出装置を説明する図で、本発明のＩＴＵ−Ｔ勧告Ｈ．２２３への適用例をＣＰＵを利用したソフトウェア構成により実現する場合を示している。図において、１０Ａは第１の実施の形態による通信レベル検出装置、１１は受信データを一時的に記憶するためのＦＩＦＯ等によるバッファ（ＢＵＦ）、１２は本装置の主制御・処理を行う組込ＣＰＵ、１３はＣＰＵ１２によりタイムアウト時間を設定可能なタイマ、１４はＣＰＵ１２が実行するプログラムやデータを記憶するためのＲＡＭ，ＲＯＭ等からなる主メモリ（ＭＭ）、１５は通信レベルの検出制御処理（プログラム）、１６はレベル２同期検出処理、１７はレベル１同期検出処理、１８はレベル０同期検出処理である。
【００２８】
本第１の実施の形態では、各処理部の機能をソフトウェアで実現する構成により、より厳密で複雑なレベル検出処理を容易に実現できると共に、将来的にサポートされる通信レベルの増加に対してもソフトウェアの変更／増加だけで柔軟に対処できる。以下、各処理部の動作を詳細に説明する。
【００２９】
図３は実施の形態による検出制御処理１５のフローチャートであり、通信レベル検出の主制御を行うブロックである。上位の通信制御装置からの通信レベル検出指令によりこの処理が起動される。ステップＳ１１では今回の通信レベルの検出に先立って各通信レベルを表す全ての検出フラグをリセットしておく。ステップＳ１２ではレベル２の検出時間リミットを設定したタイマ２を起動し、ステップＳ１３では後述のレベル２同期検出処理１６を実行（Ｃａｌｌ）する。ステップＳ１４ではその処理結果であるレベル２検出フラグ＝１（検出）か否かを判別し、検出の場合は、最終的に通信レベル＝２と判定してこの処理を抜ける。また、検出でない場合は、更にステップＳ１５でタイマ２のタイムアウトか否かを判別し、タイムアウトでもない場合はステップＳ１３に戻り、引き続きレベル２同期検出処理を実行する。
【００３０】
また、上記ステップＳ１５の判別でタイマ２がタイムアウトになると、処理はステップＳ１６に進み、今度はレベル１の検出時間リミットを設定したタイマ１を起動し、ステップＳ１７では後述のレベル１同期検出処理１７を実行する。ステップＳ１８ではその処理結果であるレベル１検出フラグ＝１（検出）か否かを判別し、検出の場合は、最終的に通信レベル＝１と判定してこの処理を抜ける。また、検出でない場合は、更にステップＳ１９でタイマ１のタイムアウトか否かを判別し、タイムアウトでもない場合はステップＳ１７に戻り、引き続きレベル１同期検出処理を実行する。
【００３１】
また、上記ステップＳ１９の判別でタイマ１がタイムアウトになると、処理はステップＳ２０に進み、今度はレベル０の検出時間リミットを設定したタイマ０を起動し、ステップＳ２１では後述のレベル０同期検出処理１８を実行する。ステップＳ２２ではその処理結果であるレベル０検出フラグ＝１（検出）か否かを判別し、検出の場合は、最終的に通信レベル＝０と判定してこの処理を抜ける。また、検出でない場合は、更にステップＳ２３でタイマ０のタイムアウトか否かを判別し、タイムアウトでもない場合はステップＳ２１に戻り、引き続きレベル０同期検出処理を実行する。こうして、やがて、ステップＳ２３の判別でもタイムアウトになると、この処理を抜ける。この場合は、上位の通信制御装置からの検出指令により再度この処理に入力する。
【００３２】
図４は実施の形態によるレベル２同期検出処理１６を説明する図で、図４（Ａ）に該処理のフローチャート、図４（Ｂ）に該処理のタイミングチャートを示す。ステップＳ３１では受信データとレベル２の同期パターン「Ｅ１４Ｄ００００００」ｈとを受信ビット（又は受信ディジット）毎に比較すると共に、該受信データ中にＳｔｕｆｆ「Ｅ１４Ｄ００００００」ｈが検出されるのを待ち、やがて検出されると、ステップＳ３２では、今度はＳｔｕｆｆ「Ｅ１４Ｄ００００００」ｈが検出されなくなるのを待つ。
【００３３】
そして、やがて、Ｓｔｕｆｆ「Ｅ１４Ｄ００００００」ｈが検出されなくなると、ステップＳ３３では最後のＳｔｕｆｆ「Ｅ１４Ｄ００００００」ｈに続く受信データストリームについて、ＭＵＸ−ＰＤＵレベル２のヘッダ位置を推定すると共に、続くステップＳ３４ではヘッダ情報についてＥＧＯＬＡＹ復号及び必要なら誤り訂正を行う。ステップＳ３５では訂正後のペイロード長ＭＰＬ（即ち、正しいＭＰＬ）の情報に基きＭＵＸ−ＰＤＵのペイロード長を認識する。ステップＳ３６では該ペイロード長分のデータを経過した時点の次の情報がＦｌａｇ「Ｅ１４Ｄ」ｈか又はＳｔｕｆｆ「Ｅ１４Ｄ００００００」ｈか否かを判別すると共に、ＹＥＳの場合は、上記Ｓｔｕｆｆ「Ｅ１４Ｄ００００００」ｈに続く一連のデータストリームがＭＵＸ−ＰＤＵレベル２のフォーマットである条件を満足するため、更にステップＳ３７でレベル２検出フラグ＝１（検出）にしてこの処理を抜ける。また、ＮＯの場合は、何もせずにこの処理を抜ける。また、図示しないが、上記ステップＳ３４の処理で誤り訂正不可の場合も、Ｈ．２２３レベル２フォーマットの確認が得られないため，何もせずにこの処理を抜ける。
【００３４】
なお、上記ステップＳ３１の処理でＳｔｕｆｆ「Ｅ１４Ｄ００００００」ｈが検出されたことにより、いきなりステップＳ３７に進んでレベル２検出フラグ＝１（検出）とするように、レベル２の判別プロトコルを簡略化しても良いが、好ましくは、上記の如くレベル２フォーマットに従うより厳密な検査を行うことで、レベル２検出の信頼性が大幅に向上する。
【００３５】
また、このように、レベル２の同期検出を行う過程では、ＭＵＸ−ＰＤＵのデータストリーム中にＳｔｕｆｆ「Ｅ１４Ｄ」ｈやＦｌａｇ「７Ｅ」ｈのパターンが存在していても、これらを積極的に検出する機能が存在しない（動作しない）ため、受信レベルの誤検出や不安定な検出を有効に防止できる。
【００３６】
図５は実施の形態によるレベル１同期検出処理１７を説明する図で、図５（Ａ）に該処理のフローチャート、図５（Ｂ）に該処理のタイミングチャートを示す。ステップＳ４１では受信データとレベル１の同期パターン「Ｅ１４Ｄ」ｈとを受信ビット（又はディジット）毎に比較すると共に、該受信データ中にＳｔｕｆｆ「Ｅ１４Ｄ」ｈが検出されるのを待ち、やがて検出されると、ステップＳ４２では、今度はＳｔｕｆｆ「Ｅ１４Ｄ」ｈが検出されなくなるのを待つ。
【００３７】
そして、やがて、Ｓｔｕｆｆ「Ｅ１４Ｄ」ｈが検出されなくなると、ステップＳ４３では最後のＳｔｕｆｆ「Ｅ１４Ｄ」ｈに続く受信データストリームについて、ＭＵＸ−ＰＤＵレベル１のヘッダ位置を推定すると共に、続くステップＳ４４ではヘッダ情報についてＣＲＣ演算（検査）及び必要なら誤り訂正を行う。ステップＳ４５では上記処理がＣＲＣエラー無しであったか又はエラー有りでも訂正可能であったか否かを判別すると共に、ＹＥＳの場合は、Ｓｔｕｆｆ「Ｅ１４Ｄ」ｈに続く一連のデータストリームがＭＵＸ−ＰＤＵレベル１のフォーマットである条件を満足するため、更にステップＳ４６ではレベル１検出フラグ＝１（検出）にしてこの処理を抜ける。また、ＮＯの場合は、何もせずにこの処理を抜ける。
【００３８】
なお、上記ステップＳ４１の処理でＳｔｕｆｆ「Ｅ１４Ｄ」ｈが検出されたことにより、いきなりステップＳ４６に進んでレベル１検出フラグ＝１（検出）とするように、レベル１の判別プロトコルを簡略化しても良いが、好ましくは、上記の如くレベル１フォーマットに従うより厳密な検査を行うことで、レベル１検出の信頼性が大幅に向上する。
【００３９】
また、このように、レベル１の同期検出を行う過程では、ＭＵＸ−ＰＤＵのデータストリーム中にＳｔｕｆｆ「Ｅ１４Ｄ００００００」ｈやＦｌａｇ「７Ｅ」ｈのパターンが存在していても、これらを積極的に検出する機能が存在しない（動作しない）ため、受信レベルの誤検出や不安定な検出を有効に防止できる。
【００４０】
図６は実施の形態によるレベル０同期検出処理１８を説明する図で、図６（Ａ）に該処理のフローチャート、図６（Ｂ）に該処理のタイミングチャートを示す。ステップＳ５１では受信データとレベル０の同期パターン「７Ｅ」ｈとを受信ビット（又はディジット）毎に比較すると共に、該受信データ中にＦｌａｇ「７Ｅ」ｈが検出されるのを待ち、やがて検出されると、ステップＳ５２では、今度はＦｌａｇ「７Ｅ」ｈが検出されなくなるのを待つ。
【００４１】
そして、やがて、Ｆｌａｇ「７Ｅ」ｈが検出されなくなると、ステップＳ５３では最後のＦｌａｇに続く受信データストリームについて、ＭＵＸ−ＰＤＵレベル０のヘッダ位置を推定すると共に、続くステップＳ５４ではヘッダ情報についてＣＲＣ演算（検査）及び必要なら誤り訂正を行う。ステップＳ５５では上記処理がＣＲＣエラー無しであったか又はエラー有りでも訂正可能であったか否かを判別すると共に、ＹＥＳの場合は、Ｆｌａｇ「７Ｅ」ｈに続く一連のデータストリームがＭＵＸ−ＰＤＵレベル０のフォーマットである条件を満足するため、更にステップＳ５６ではレベル０検出フラグ＝１（検出）にしてこの処理を抜ける。また、ＮＯの場合は、何もせずにこの処理を抜ける。
【００４２】
なお、上記ステップＳ５１の処理でＦｌａｇ「７Ｅ」ｈが検出されたことにより、いきなりステップＳ５６に進んでレベル０検出フラグ＝１（検出）とするように、レベル０の判別プロトコルを簡略化しても良いが、好ましくは、上記の如くレベル０フォーマットに従うより厳密な検査を行うことで、レベル０検出の信頼性が大幅に向上する。
【００４３】
このように、ベル０の同期検出を行う過程では、ＭＵＸ−ＰＤＵのデータストリーム中にＳｔｕｆｆ「Ｅ１４Ｄ００００００」ｈやＳｔｕｆｆ「Ｅ１４Ｄ」ｈのパターンが存在していても、これらを積極的に検出する機能が存在しない（動作しない）ため、受信レベルの誤検出や不安定な検出を有効に防止できる。また、本第１の実施の形態によれば、検出制御処理１５は、エラー耐性の一番高い通信レベル（即ち、一番複雑な同期パターン）から順に比較検出処理を行うため、受信レベルの誤検出や不安定な検出を有効に防止できる。
【００４４】
図７は第２の実施の形態による通信レベル検出装置を説明する図で、本発明の通信レベル検出機能をハードウェア構成により実現する場合を示している。図において、１０Ｂは第２の実施の形態による通信レベル検出装置、２１はＭＵＸ−ＰＤＵレベル２通信の同期検出を行うレベル２同期検出部、２２はＭＵＸ−ＰＤＵレベル１通信の同期検出を行うレベル１同期検出部、２３はＭＵＸ−ＰＤＵレベル０通信の同期検出を行うレベル０同期検出部、２４は各レベル検出部２１〜２３の検出出力Ｌ２Ｄ〜Ｌ０Ｄに基き本装置の通信レベル情報を判定し、対応する通信レベルのコード情報を出力する通信レベル判定部、２５は通信レベルの検出制御を行う検出制御部である。
【００４５】
レベル２同期検出部２１は、図示しないが、基本的には、入力の受信データをシリアルパラレル変換するシフトレジスタと、レベル２の同期パターン「Ｅ１４Ｄ００００００」ｈを保持するレジスタと、両者の内容をタイミングをずらしながら比較する比較器とを備え、該比較器が受信データ中のＳｔｕｆｆ「Ｅ１４Ｄ００００００」ｈを検出したことにより、出力のレベル２検出信号Ｌ２Ｄ＝１（検出）とする。更には、上記図４の場合と同様にして、レベル２についてのより厳密なフォーマットチェックを行うために、ＥＧＯＬＡＹ演算部及び誤り訂正部と、各時点の検出条件が満足されることにより処理を次の段階に進めるようなシーケンス処理部とを備えても良い。他のレベル１同期検出部２２、レベル０同期検出部２３についても同様である。ここでは、検出制御部２５の動作を以下に詳細に説明する。
【００４６】
最初はカウンタＣＴＲの出力Ｑ＝０によりデコーダＤＥＣの出力「０」＝１（ＨＩＧＨレベル）であり、この状態では受信レベルの検出動作を行わない。やがて、上位の通信制御装置から検出スタートパルスＳＴＰが入力すると、カウンタＣＴＲの出力Ｑ＝１となり、これに伴いデコーダＤＥＣの出力「１」＝１となる。これにより、その後はレベル２同期検出部２１のみが付勢されて、エラー耐性の一番高いレベル２の同期検出を行う。好ましくは、ＡＮＤゲート回路Ａ１によりレベル２同期検出部２１に対してのみクロック信号ｃｋを供給することで、消費電力の節約を図る。
【００４７】
また、この状態では、ＯＲゲート回路Ｏ３の出力＝０（ＬＯＷレベル）により、タイマＴＭが起動され、所定時間を計数する。そして、この時間内に、もしレベル２の同期検出が得られると、レベル２検出信号Ｌ２Ｄ＝１レベルとなり、これによってタイマＴＭのカウント動作が停止（消勢）される。即ち、別段の指令が入力されない限りは、それ以降のレベル検出処理は行われなくなり、よって、この場合の通信レベル＝２となる。
【００４８】
このように、レベル２の同期検出を行う過程では、ＭＵＸ−ＰＤＵのデータストリーム中にＳｔｕｆｆ「Ｅ１４Ｄ」ｈやＦｌａｇ「７Ｅ」ｈのパターンが存在していても、これらを積極的に検出する機能が存在しないため、受信レベルの誤検出や不安定な検出を有効に防止できる。
【００４９】
また、上記時間内にレベル２の同期検出が得られない場合は、やがて、タイマＴＭがタイムアウトし、その出力パルスＴＯＰによってカウンタＣＴＲの出力Ｑ＝２となり、これに伴いデコーダＤＥＣの出力「２」＝１レベルとなる。これにより、レベル１同期検出部２２のみが付勢されて、今度はエラー耐性の次に高いレベル１の同期検出を行う。好ましくは、ＡＮＤゲート回路Ａ２によりレベル１同期検出部２２に対してのみクロック信号ｃｋを供給することで、消費電力の節約を図る。
【００５０】
また、この状態では、ＯＲゲート回路Ｏ３の出力＝０レベルにより、タイマＴＭが付勢され、新たに所定時間を計数する。そして、この時間内に、もしレベル１の同期検出が得られると、レベル１検出信号Ｌ１Ｄ＝１レベルとなり、これによってタイマＴＭのカウント動作が停止される。即ち、別段の指令が入力されない限り、それ以降の検出処理は行われなくなり、よって、この場合の通信レベル＝１となる。
【００５１】
このように、レベル１の同期検出を行う過程では、ＭＵＸ−ＰＤＵのデータストリーム中にＳｔｕｆｆ「Ｅ１４Ｄ００００００」ｈやＦｌａｇ「７Ｅ」ｈのパターンが存在していても、これらを積極的に検出する機能が存在しないため、受信レベルの誤検出や不安定な検出を有効に防止できる。
【００５２】
また、上記時間内にレベル１の同期検出が得られない場合は、やがて、タイマＴＭがタイムアウトし、その出力パルスＴＯＰによってカウンタＣＴＲの出力Ｑ＝３となり、これに伴いデコーダＤＥＣの出力「３」＝１レベルとなる。これにより、今度はレベル０同期検出部２３のみが付勢されて、今度はエラー耐性の一番低いレベル０の同期検出を行う。好ましくは、ＡＮＤゲート回路Ａ３によりレベル０同期検出部２３に対してのみクロック信号ｃｋを供給することで、消費電力の節約を図る。
【００５３】
また、この状態では、ＯＲゲート回路Ｏ３の出力＝０レベルにより、タイマＴＭが付勢され、新たに所定時間を計数する。そして、この時間内に、もしレベル０の同期検出が得られると、レベル０検出信号Ｌ０Ｄ＝１レベルとなり、これによってタイマＴＭのカウント動作が停止される。即ち、別段の指令が入力されない限り、それ以降の検出処理は行われなくなり、よって、この場合の通信レベル＝０となる。
【００５４】
このように、レベル０の同期検出を行う過程では、ＭＵＸ−ＰＤＵのデータストリーム中にＳｔｕｆｆ「Ｅ１４Ｄ００００００」ｈやＳｔｕｆｆ「Ｅ１４Ｄ」ｈのパターンが存在していても、これらを積極的に検出する機能が存在しないため、受信レベルの誤検出や不安定な検出を有効に防止できる。
【００５５】
また、上記時間内にレベル０の同期検出が得られない場合は、やがて、タイマＴＭがタイムアウトし、その出力パルスＴＯＰによってカウンタＣＴＲの出力Ｑ＝０となり、これに伴いデコーダＤＥＣの出力「０」＝１レベルとなる。これにより、上記一連のレベル検出動作は終了し、上位システムからの新たな起動指令を待つ。
【００５６】
なお、上記実施の形態では、本発明のＩＴＵ−Ｔ勧告Ｈ．２２３レベル０〜２への適用例を述べたが、これに限らない。同様の考え方でレベル３以上の通信規格にも対処可能である。また、ＩＴＵ−Ｔ勧告Ｈ．２２３以外の通信レベル認識についても適用可能である。
【００５７】
また、上記本発明に好適なる複数の実施の形態を述べたが、本発明思想を逸脱しない範囲内で各部の構成、制御、処理及びこれらの組み合わせの様々な変更が行えることは言うまでも無い。
【００５８】
（付記１）受信データに含まれる所定の同期パターンを検出することによりエラー耐性の異なる複数種の通信レベルに対応した同期検出を行う同期検出手段と、前記同期検出手段により、エラー耐性の一番高い通信レベルから同期検出を行うと共に、所定時間の間該通信レベルの同期検出が得られないことにより順次低い通信レベルの同期検出を行う制御手段とを備えることを特徴とする通信レベル検出装置。
【００５９】
（付記２）同期検出手段は通信レベル毎に独立に設けられた複数の検出ブロックを備え、各時点において同期検出処理を行っている検出ブロックに対してのみ動作用のクロック信号を供給することを特徴とする付記１記載の通信レベル検出装置。
【００６０】
（付記３）前記所定の同期パターンに続くＭＵＸ−ＰＤＵ内のヘッダ情報に対して誤り検査を行う誤り検査手段を備え、制御手段は、前記同期パターン検出後の所定のデータストリームに対して誤り検査を行うと共に、誤りが検出されないか又は誤りが訂正可能であることを更に条件にして、当該受信レベルの同期検出と判定することを特徴とする付記１記載の通信レベル検出装置。従って、同期パターンの比較・検出のみならず、該同期パターンと一定の関係にあるＭＵＸ−ＰＤＵ内ヘッダのフォーマット検査も併用することで、確実な通信レベルの認識を効率よく行える。
【００６１】
（付記４）所定の同期パターンに続くマルチメディア多重フレーム内のヘッダ情報に対して誤り検査を行う拡張ＧＯＬＡＹ演算手段を備え、制御手段は、前記同期パターン検出後の前記ヘッダ情報と想定されるデータストリームに対して前記誤り検査を行うと共に、誤りが検出されないか又は誤り訂正可能であることを更に条件として、当該通信レベルの同期検出と判定することを特徴とする付記１記載の通信レベル検出装置。
【００６２】
（付記５）制御手段は、誤りが検出されないか又は誤り訂正後のヘッダ情報内におけるペイロード長情報を参照してぺイロードの長さを認識すると共に、該ペイロード直後のデータストリームが前記同期パターンであることを更に条件として、当該通信レベルの同期検出と判定することを特徴とする付記４
記載の通信レベル検出装置。
【００６３】
（付記６）所定の同期パターンに続くマルチメディア多重フレーム内のヘッダ情報に対して誤り検査を行うＣＲＣ演算手段を備え、制御手段は、前記同期パターン検出後の前記ヘッダ情報と想定されるデータストリームに対して前記誤り検査を行うと共に、誤りが検出されないか又は誤り訂正可能であることを更に条件として、当該通信レベルの同期検出と判定することを特徴とする付記１記載の通信レベル検出装置。
【００６４】
【発明の効果】
以上述べた如く本発明によれば、常に正しい通信レベルを効率よく確実に検出できるため、通信の信頼性向上に寄与するところが極めて大きい。
【図面の簡単な説明】
【図１】本発明の原理を説明する図である。
【図２】第１の実施の形態による通信レベル検出装置を説明する図である。
【図３】実施の形態による検出制御処理のフローチャートである。
【図４】実施の形態によるレベル２同期検出処理を説明する図である。
【図５】実施の形態によるレベル１同期検出処理を説明する図である。
【図６】実施の形態によるレベル０同期検出処理を説明する図である。
【図７】第２の実施の形態による通信レベル検出装置を説明する図である。
【図８】ＩＴＵ−Ｔ勧告Ｈ．２２３によるＭＵＸ−ＰＤＵのフレームフォーマットを示す図である。
【図９】ＩＴＵ−Ｔ勧告Ｈ．２２３によるＭＵＸ−ＰＤＵの通信フォーマットを示す図である。
【図１０】従来技術を説明する図である。
【符号の説明】
１０Ａ，１０Ｂ通信レベル検出装置
１１バッファ（ＢＵＦ）
１２ＣＰＵ
１３タイマ
１４主メモリ（ＭＭ）
１５検出制御処理（プログラム）
１６レベル２同期検出処理
１７レベル１同期検出処理
１８レベル０同期検出処理
２１レベル２同期検出部
２２レベル１同期検出部
２３レベル０同期検出部
２４通信レベル判定部
２５検出制御部[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a communication level detection device, and more particularly to a communication level detection device capable of automatically establishing reception synchronization for a plurality of types of communication levels having different error tolerances.
[0002]
For example, ITU-T Recommendation H. In the multimedia multiplexing method defined by H.223, a plurality of communication levels are prepared in order to flexibly cope with error tolerance during communication, and a mechanism capable of selecting communication levels with different error tolerances according to transmission path characteristics. It has become. The receiving terminal needs to recognize the communication level (error tolerance type) of the other party from the data stream sent from the communication partner terminal, and perform reception processing according to the communication level.
[0003]
[Prior art]
FIG. 8 shows ITU-T Recommendation H.264. FIG. 8A is a diagram showing a frame format of a MUX-PDU (multiplex layer protocol Data unit) specified by H.223, and FIG. 8A shows a frame format of a packet specified by level 0. One frame is made up of header information of the first octet and information fields (Payload) of 0 or 1 octet or more. The header information includes a 1-bit Packet Marker (PM) and a 4-bit Multiplex Code (MC). And a 3-bit HEC (Header Error Control). Here, HEC is CRC information of error check and protection for MC. Note that this frame format is Annex. The same applies to A (level 1).
[0004]
FIG. 8B shows an Annex. 4 shows a frame format of a packet defined by B (level 2). One frame is composed of header information of the first 3 octets and information fields of 0 or 1 octet or more. The header information includes 4-bit multiplex information MC (Multiplex Code) and 8-bit payload length information MPL ( Multiplex Payload Length) and 12-bit parity bits P1 to P12. The parity bit is generated by an EGOLAY (Extended GOLAY) code, so that error inspection and correction of the payload length information MPL can be performed.
[0005]
FIG. 9 shows ITU-T Recommendation H.264. FIG. 9A shows a communication format of MUX-PDU according to H.223, and FIG. 9A shows a communication format of level 0. In the communication of level 0, the MUX-PDU is subjected to HDLC (High-Level Data Link Control) processing (that is, if bit “1” is repeated five times, bit “0” is inserted), and MUX-PDU is performed. Data communication is performed by inserting at least one Flag "7E" h (h is hexadecimal display) before and after the PDU.
[0006]
FIG. 9B shows a level 1 communication format. The level 1 communication has higher error tolerance than the level 0 communication, and the format of the MUX-PDU is the same as that of the level 0 communication. However, at least one flag inserted before and after the MUX-PDU is “E14D”. h and 16 bits. However, the HDLC processing is not performed on the information in the MUX-PDU.
[0007]
FIG. 9C shows a communication format of level 2. The level 2 communication has higher error tolerance than the level 1 communication, and its synchronization pattern (Stuff) is extended to "E14D000000" h and 40 bits. Furthermore, the header information in the MUX-PDU includes payload length information MPL, and the header information can be subjected to error inspection and error correction by an EGOLAY code. Note that the HDLC processing is not performed on the information in the MUX-PDU.
[0008]
Under such standards, Recommendation H. In a communication device (terminal) conforming to H.223, it is necessary to automatically recognize a communication level of an opposite device such as level 0/1/2 from a data stream sent from a terminal of a communication partner.
[0009]
FIG. 10 is a diagram for explaining a conventional technique. FIG. 10A is a block diagram of a conventional communication level detecting device. In the figure, reference numeral 51 denotes a level 0 synchronization detection unit for detecting a level 0 synchronization pattern "7E" h, 52 denotes a level 1 synchronization detection unit for detecting a level 1 synchronization pattern "E14D" h, and 53 denotes a level 2 synchronization pattern. A level 2 synchronization detecting section 54 for detecting "E14D000000" h is a communication level determining section for determining the communication level of the receiving device (terminal) based on the detection output of each of the level detecting sections 51 to 53.
[0010]
With such a configuration, conventionally, the synchronization pattern of each communication level is simultaneously detected with respect to the input reception data, and the communication level in which the synchronization pattern is detected first is recognized as the communication level of the reception data (opposite device). Was.
[0011]
In addition to the above, conventionally, for example, ITU-T Recommendation H.264 A receiving circuit that satisfies the H.223 standard, recognizes the received negotiation flag ("7E" h / "E14B" h / "E14B000000" h type (level 0/1/2), and responds to the recognized type. It is known that the data reception system and the data processing system of the own station are switched and a common point circuit for processing is shared irrespective of the type (Patent Document 1).
[0012]
Conventionally, ITU-T Recommendation H. 222.0, H.E. 221 and H.221. A communication terminal that supports three types of multimedia multiplexing systems, such as H.223 and 223. As shown in FIG. 1 of this document, a plurality of systems of search units 13a and 13b are provided to simultaneously search for synchronization patterns, and There is known a system that preferentially employs a search or a system in which a single search unit is used and a plurality of types of searches are switched at regular time intervals (Patent Document 2).
[0013]
[Patent Document 1]
JP-A-2000-224224 (paragraph "0014").
[0014]
[Patent Document 2]
JP 2001-345875 A (paragraphs “0026”, “0033”, “0036”, FIG. 1).
[0015]
[Problems to be solved by the invention]
However, in any of the above cases, no consideration has been given to the problem of erroneous recognition of the communication level or the problem of detection instability that the once detected communication level is detected again by another communication level. Hereinafter, this problem will be specifically described with reference to FIG.
[0016]
In FIG. 7A, although the data stream of level 2 is actually received, since data “7E” h (or “E14D” h) exists in the MUX-PDU, the data stream is detected and the communication of level 0 is detected. Erroneously recognizes that normal communication cannot be performed due to level mismatch with the opposite side. In FIG. 2B, although the data stream of level 1 is actually received, since data “7E” exists in the MUX-PDU, this is detected and erroneously recognized as communication of level 0. This indicates a case where normal communication cannot be performed. FIG. 7C is the reverse of the above. In fact, although a level 0 data stream is actually received, since “E14D” h exists in the MUX-PDU, this is detected and mistaken for level 1 communication. This indicates a case where the communication has been recognized and normal communication cannot be performed.
[0017]
SUMMARY OF THE INVENTION The present invention has been made in consideration of the above-described problems of the related art, and has as its object to provide a communication level detection device capable of efficiently and reliably detecting a correct communication level.
[0018]
[Means for Solving the Problems]
The above problem is solved by, for example, the configuration of FIG. That is, the communication level detection device of the present invention (1) performs synchronization detection by detecting a predetermined synchronization pattern included in received data to perform synchronization detection corresponding to a plurality of types of communication levels 0 to n having different error tolerances. Means 1 and the synchronization detecting means 1 perform synchronization detection from the communication level n having the highest error tolerance, and the synchronization of the communication level n is sequentially reduced because the synchronization detection of the communication level n is not obtained for a predetermined time. And control means 2 for performing detection.
[0019]
According to the present invention (1), since the comparison and detection processing is performed in order from the communication level having the highest error resistance (that is, for example, the most complicated synchronization pattern), erroneous reception level detection and unstable detection can be effectively performed. Can be prevented. Also, in the process of detecting synchronization at a certain communication level, even if data corresponding to the synchronization pattern at another communication level exists in the data stream, the function of positively detecting these does not operate. Erroneous detection or unstable detection of the reception level can be effectively prevented.
[0020]
According to the present invention (2), in the above-mentioned present invention (1), the synchronization detecting means includes a plurality of detection blocks independently provided for each communication level. Only the operation clock signal is supplied. Therefore, particularly in a portable terminal or the like, it contributes to lower power consumption.
[0021]
According to the present invention (3), in the present invention (1), there is provided an extended GOLAY operation means for performing an error check on header information in a multimedia multiplex frame following a predetermined synchronization pattern, and the control means comprises: The error check is performed on the data stream assumed to be the header information after the detection, and the synchronization detection of the communication level is determined on the further condition that no error is detected or the error can be corrected. is there.
[0022]
Therefore, by not only comparing and detecting the synchronization pattern of the communication level, but also using the format check of the header in the multimedia multiplex frame having a fixed relationship with the synchronization pattern, reliable communication level recognition can be efficiently performed. .
[0023]
In the present invention (4), in the above present invention (3), the control means recognizes the length of the payload by referring to the payload length information in the header information after no error is detected or after error correction, On the further condition that the data stream immediately after the payload has the synchronization pattern, the synchronization detection of the communication level is determined. Therefore, by utilizing more correct payload length information, more reliable synchronization detection of the communication level can be performed.
[0024]
According to a fifth aspect of the present invention, in the first aspect of the present invention, there is provided a CRC operation unit for performing an error check on header information in a multimedia multiplex frame following a predetermined synchronization pattern. The error check is performed on the data stream assumed to be the header information later, and the synchronization detection of the communication level is determined on the further condition that no error is detected or the error can be corrected. .
[0025]
Therefore, by not only comparing and detecting the synchronization pattern of the communication level, but also using the format check of the header in the multimedia multiplex frame having a fixed relationship with the synchronization pattern, reliable communication level recognition can be efficiently performed. .
[0026]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a plurality of embodiments suitable for the present invention will be described in detail with reference to the accompanying drawings. Note that the same reference numerals indicate the same or corresponding parts throughout the drawings.
[0027]
FIG. 2 is a diagram for explaining a communication level detecting device according to the first embodiment. An example in which the application example to the H.223 is realized by a software configuration using a CPU is shown. In the figure, 10A is a communication level detecting device according to the first embodiment, 11 is a buffer (BUF) such as a FIFO for temporarily storing received data, and 12 is a built-in device for performing main control and processing of the present device. The CPU 13 is a timer capable of setting a time-out period by the CPU 12, the main memory (MM) including a RAM and a ROM for storing programs and data executed by the CPU 12, and the communication level detection control processing (program). ) And 16 are level 2 synchronization detection processing, 17 is level 1 synchronization detection processing, and 18 is level 0 synchronization detection processing.
[0028]
In the first embodiment, a configuration in which the function of each processing unit is realized by software enables more strict and complicated level detection processing to be easily realized, and prevents an increase in a communication level supported in the future. Can be dealt with flexibly only by changing / increase of software. Hereinafter, the operation of each processing unit will be described in detail.
[0029]
FIG. 3 is a flowchart of the detection control processing 15 according to the embodiment, and is a block for performing main control of communication level detection. This process is started by a communication level detection command from a higher-level communication control device. In step S11, all detection flags representing each communication level are reset prior to the detection of the current communication level. In step S12, the timer 2 in which the detection time limit of level 2 is set is started, and in step S13, the below-described level 2 synchronization detection processing 16 is executed (Call). In step S14, it is determined whether or not the level 2 detection flag = 1 (detection), which is the processing result. In the case of detection, the communication level is finally determined to be 2, and the process exits. If not, it is determined in step S15 whether or not the timer 2 has timed out. If not, the process returns to step S13 to continue the level 2 synchronization detection process.
[0030]
If the timer 2 has timed out in the determination in step S15, the process proceeds to step S16, in which the timer 1 having the level 1 detection time limit set is started, and in step S17, a level 1 synchronization detection process 17 described later is performed. Execute In step S18, it is determined whether or not the level 1 detection flag = 1 (detection), which is the processing result, and in the case of detection, the communication level is finally determined to be 1, and the process exits. If not, it is determined in step S19 whether or not the timer 1 has timed out. If not, the process returns to step S17, and the level 1 synchronization detection processing is continuously executed.
[0031]
If the timer 1 has timed out in the determination in step S19, the process proceeds to step S20, in which the timer 0 with the level 0 detection time limit set is started, and in step S21, a level 0 synchronization detection process 18 described later is performed. Execute In step S22, it is determined whether or not the level 0 detection flag = 1 (detection), which is the processing result. In the case of detection, the communication level is finally determined to be 0, and the process exits. If not, it is determined in step S23 whether or not the timer 0 has timed out. If not, the process returns to step S21, and the level 0 synchronization detection processing is continuously performed. In this way, when the timeout occurs in the determination of step S23, the process exits. In this case, the process is input again in response to a detection command from a higher-level communication control device.
[0032]
FIG. 4 is a view for explaining the level 2 synchronization detection processing 16 according to the embodiment. FIG. 4A is a flowchart of the processing, and FIG. 4B is a timing chart of the processing. In step S31, the received data is compared with the level 2 synchronization pattern "E14D000000" h for each received bit (or received digit), and the process waits until Stuff "E14D000000" h is detected in the received data, and then the detection is performed. Then, in step S32, the process waits until Stuff “E14D000000” h is no longer detected.
[0033]
When the Stuff “E14D000000” h is no longer detected, the MUX-PDU level 2 header position of the received data stream following the last Stuff “E14D000000” h is estimated in step S33, and the header is set in the subsequent step S34. EGOLAY decoding and, if necessary, error correction are performed on the information. In step S35, the payload length of the MUX-PDU is recognized based on the corrected payload length MPL (that is, the correct MPL) information. In step S36, it is determined whether the next information at the point of time when the data corresponding to the payload length has elapsed is Flag “E14D” h or Stuff “E14D000000” h, and in the case of YES, the above Stuff “E14D000000” h Since the subsequent series of data streams satisfies the condition of the MUX-PDU level 2 format, the level 2 detection flag is set to 1 (detection) in step S37, and the process exits. In the case of NO, the process exits without doing anything. Although not shown in the figure, if the error correction is not possible in the process of step S34, the H.264 is also used. Since the confirmation of the 223 level 2 format cannot be obtained, this processing is exited without doing anything.
[0034]
Note that even if the Stuff “E14D000000” h is detected in the process of step S31, the process immediately proceeds to step S37 and the level 2 detection flag is set to 1 (detection). Good, but preferably, a more rigorous inspection according to the Level 2 format as described above greatly improves the reliability of Level 2 detection.
[0035]
Also, in the process of performing level 2 synchronization detection, even if a pattern of Stuff “E14D” h or Flag “7E” h exists in the data stream of the MUX-PDU, these are positively detected. Since there is no function to operate (does not operate), erroneous detection of the reception level and unstable detection can be effectively prevented.
[0036]
FIG. 5 is a diagram for explaining the level 1 synchronization detection processing 17 according to the embodiment. FIG. 5A is a flowchart of the processing, and FIG. 5B is a timing chart of the processing. In step S41, the received data is compared with the level 1 synchronization pattern "E14D" h for each received bit (or digit), and the process waits until the Stuff "E14D" h is detected in the received data. Then, in step S42, the process waits until Stuff “E14D” h is no longer detected.
[0037]
When the Stuff “E14D” h is no longer detected, in step S43, the MUX-PDU level 1 header position is estimated for the received data stream following the last Stuff “E14D” h, and in the subsequent step S44, the header is determined. The information is subjected to CRC calculation (check) and, if necessary, error correction. In step S45, it is determined whether or not the above-mentioned processing has no CRC error or the error can be corrected. If YES, a series of data streams following the Stuff "E14D" h is converted to a MUX-PDU level 1 format. In step S46, the level 1 detection flag is set to 1 (detection), and the process exits. In the case of NO, the process exits without doing anything.
[0038]
Note that even when the Stuff “E14D” h is detected in the process of step S41, the process immediately proceeds to step S46 and the level 1 detection flag is set to 1 (detection). Good, but preferably, performing a more rigorous inspection according to the Level 1 format as described above greatly improves the reliability of Level 1 detection.
[0039]
Also, in the process of performing level 1 synchronization detection, even if a pattern of Stuff “E14D000000” h or Flag “7E” h exists in the data stream of the MUX-PDU, these are positively detected. Since there is no function to operate (does not operate), erroneous detection of the reception level and unstable detection can be effectively prevented.
[0040]
FIG. 6 is a diagram for explaining the level 0 synchronization detection processing 18 according to the embodiment. FIG. 6A is a flowchart of the processing, and FIG. 6B is a timing chart of the processing. In step S51, the received data is compared with the level 0 synchronization pattern "7E" h for each received bit (or digit), and the process waits until the flag "7E" h is detected in the received data. Then, in step S52, the process waits until Flag “7E” h is no longer detected.
[0041]
Then, when Flag “7E” h is no longer detected, in step S53, the header position of the MUX-PDU level 0 is estimated for the received data stream following the last Flag, and in step S54, the CRC calculation is performed on the header information. (Inspection) and, if necessary, error correction. In step S55, it is determined whether or not the above-mentioned processing has no CRC error or the error can be corrected even if there is an error. In the case of YES, a series of data streams following Flag "7E" h has a format of MUX-PDU level 0. In step S56, the level 0 detection flag is set to 1 (detection), and the process exits. In the case of NO, the process exits without doing anything.
[0042]
Note that even if the flag “7E” h is detected in the process of step S51, the process immediately proceeds to step S56 and the level 0 detection flag is set to 1 (detection). Good, but preferably, by performing a more rigorous inspection according to the level 0 format as described above, the reliability of level 0 detection is greatly improved.
[0043]
As described above, in the process of detecting the synchronization of Bell 0, even if there is a pattern of Stuff “E14D000000” h or Stuff “E14D” h in the data stream of the MUX-PDU, a function of positively detecting these is provided. Does not exist (does not operate), erroneous reception level detection and unstable detection can be effectively prevented. According to the first embodiment, the detection control processing 15 performs the comparison detection processing in order from the communication level having the highest error resilience (that is, the most complicated synchronization pattern). Detection and unstable detection can be effectively prevented.
[0044]
FIG. 7 is a diagram for explaining a communication level detection device according to the second embodiment, and shows a case where the communication level detection function of the present invention is realized by a hardware configuration. In the figure, 10B is a communication level detecting device according to the second embodiment, 21 is a level 2 synchronization detecting section for detecting synchronization of MUX-PDU level 2 communication, and 22 is a level for detecting synchronization of MUX-PDU level 1 communication. 1 synchronization detection unit, 23 is a level 0 synchronization detection unit that performs synchronization detection of MUX-PDU level 0 communication, and 24 determines communication level information of the present apparatus based on detection outputs L2D to L0D of the level detection units 21 to 23. , A communication level determination unit that outputs code information of the corresponding communication level, and 25 is a detection control unit that performs detection control of the communication level.
[0045]
Although not shown, the level 2 synchronization detecting section 21 basically includes a shift register for serially / parallel conversion of input received data, a register for holding a level 2 synchronization pattern “E14D000000” h, And a comparator that compares the signals while shifting them. When the comparator detects Stuff “E14D000000” h in the received data, the output level 2 detection signal L2D = 1 (detection). Further, as in the case of FIG. 4 described above, in order to perform a more strict format check for level 2, the EGOLAY operation unit and the error correction unit and the processing are performed by satisfying the detection conditions at each point in time. And a sequence processing unit for proceeding to the stage. The same applies to the other level 1 synchronization detecting section 22 and level 0 synchronization detecting section 23. Here, the operation of the detection control unit 25 will be described in detail below.
[0046]
At first, the output “0” of the decoder DEC is “1” (HIGH level) due to the output Q = 0 of the counter CTR. In this state, the operation of detecting the reception level is not performed. Eventually, when the detection start pulse STP is input from the higher-level communication control device, the output Q of the counter CTR becomes 1, and the output “1” of the decoder DEC becomes 1 accordingly. As a result, thereafter, only the level 2 synchronization detection section 21 is activated, and performs level 2 synchronization detection with the highest error tolerance. Preferably, the clock signal ck is supplied only to the level 2 synchronization detection unit 21 by the AND gate circuit A1, thereby saving power consumption.
[0047]
Further, in this state, the timer TM is started by the output = 0 (LOW level) of the OR gate circuit O3, and counts a predetermined time. If the level 2 synchronization detection is obtained within this time, the level 2 detection signal L2D becomes 1 level, whereby the counting operation of the timer TM is stopped (deactivated). That is, unless another command is input, the subsequent level detection processing is not performed, and the communication level in this case is 2.
[0048]
As described above, in the process of performing the level 2 synchronization detection, even if a pattern of Stuff “E14D” h or Flag “7E” h exists in the data stream of the MUX-PDU, a function of positively detecting these is provided. Does not exist, erroneous reception level detection and unstable detection can be effectively prevented.
[0049]
If the level 2 synchronization cannot be detected within the above time, the timer TM eventually times out, and the output pulse TOP causes the output Q of the counter CTR to become 2 and the output “2” of the decoder DEC is accordingly output. = 1 level. As a result, only the level 1 synchronization detecting section 22 is activated, and this time, level 1 synchronization detection having the next highest error tolerance is performed. Preferably, the clock signal ck is supplied only to the level-1 synchronization detection unit 22 by the AND gate circuit A2, thereby saving power consumption.
[0050]
In this state, the timer TM is activated by the output = 0 level of the OR gate circuit O3, and a predetermined time is newly counted. Then, if the synchronization detection of level 1 is obtained within this time, the level 1 detection signal L1D becomes 1 level, whereby the counting operation of the timer TM is stopped. That is, unless another command is input, the subsequent detection processing is not performed, and the communication level in this case becomes 1.
[0051]
As described above, in the process of performing level 1 synchronization detection, even if there is a pattern of Stuff “E14D000000” h or Flag “7E” h in the data stream of the MUX-PDU, a function of positively detecting them. Does not exist, erroneous reception level detection and unstable detection can be effectively prevented.
[0052]
If the level 1 synchronization cannot be detected within the above-mentioned time, the timer TM eventually times out, and the output pulse TOP causes the output Q of the counter CTR to be 3 and the output “3” of the decoder DEC accordingly. = 1 level. As a result, only the level 0 synchronization detecting section 23 is activated this time, and the level 0 synchronization with the lowest error tolerance is detected this time. Preferably, the clock signal ck is supplied only to the level 0 synchronization detection unit 23 by the AND gate circuit A3, thereby saving power consumption.
[0053]
In this state, the timer TM is activated by the output = 0 level of the OR gate circuit O3, and a predetermined time is newly counted. Then, if the synchronization detection of level 0 is obtained within this time, the level 0 detection signal L0D = 1 level, whereby the counting operation of the timer TM is stopped. That is, unless another command is input, the subsequent detection processing is not performed, and the communication level in this case becomes zero.
[0054]
As described above, in the process of performing the synchronization detection of level 0, even if the pattern of Stuff “E14D000000” h or Stuff “E14D” h exists in the data stream of the MUX-PDU, the function of positively detecting these is provided. Does not exist, erroneous reception level detection and unstable detection can be effectively prevented.
[0055]
If the level 0 synchronization cannot be detected within the above time, the timer TM eventually times out, and the output pulse TOP causes the output Q of the counter CTR to become 0, thereby causing the output “0” of the decoder DEC to become “0”. = 1 level. As a result, the above-described series of level detection operations ends, and a new start command from the host system is waited.
[0056]
Note that, in the above embodiment, the ITU-T Recommendation H.264 of the present invention is used. Although an example of application to 223 levels 0 to 2 has been described, the present invention is not limited to this. It is possible to deal with a communication standard of level 3 or higher in the same way. Also, according to ITU-T Recommendation H.264. Communication level recognition other than 223 is also applicable.
[0057]
In addition, although a plurality of embodiments suitable for the present invention have been described, it goes without saying that various changes in the configuration, control, processing, and combinations thereof can be made without departing from the spirit of the present invention. .
[0058]
(Supplementary Note 1) Synchronization detecting means for detecting a predetermined synchronization pattern included in the received data to perform synchronization detection corresponding to a plurality of types of communication levels having different error resiliences. A communication level detection device comprising: a control unit that performs synchronization detection from a high communication level, and sequentially performs synchronization detection of a low communication level when synchronization detection of the communication level is not obtained for a predetermined time.
[0059]
(Supplementary Note 2) The synchronization detection means includes a plurality of detection blocks independently provided for each communication level, and supplies an operation clock signal only to the detection blocks that are performing the synchronization detection processing at each time. The communication level detection device according to claim 1, characterized in that:
[0060]
(Supplementary Note 3) An error check unit that performs an error check on header information in the MUX-PDU following the predetermined synchronization pattern, wherein the control unit performs an error check on the predetermined data stream after the detection of the synchronization pattern. 3. The communication level detecting device according to claim 1, further comprising: determining that the reception level is synchronously detected on the condition that no error is detected or the error can be corrected. Therefore, by not only comparing and detecting the synchronization pattern but also using the format check of the header in the MUX-PDU having a certain relationship with the synchronization pattern, the communication level can be surely recognized efficiently.
[0061]
(Supplementary Note 4) An extended GOLAY operation means for performing error check on header information in a multimedia multiplex frame following a predetermined synchronization pattern, the control means comprising: data assumed to be the header information after the detection of the synchronization pattern 2. The communication level detecting apparatus according to claim 1, wherein the error check is performed on the stream, and the synchronization is detected as a synchronization detection of the communication level on the condition that no error is detected or the error can be corrected. .
[0062]
(Supplementary Note 5) The control means recognizes the length of the payload by referring to the payload length information in the header information after the error is not detected or after the error correction, and determines that the data stream immediately after the payload has the synchronization pattern. Additional condition 4 is that, under the further condition, it is determined that the communication level is synchronously detected.
The communication level detection device according to the above.
[0063]
(Supplementary Note 6) CRC control means for performing error checking on header information in a multimedia multiplex frame following a predetermined synchronization pattern, wherein the control means includes a data stream assumed to be the header information after the detection of the synchronization pattern. 2. The communication level detecting device according to claim 1, wherein the error check is performed on the communication level, and on the condition that no error is detected or the error can be corrected, it is determined that the communication level is synchronously detected.
[0064]
【The invention's effect】
As described above, according to the present invention, a correct communication level can always be detected efficiently and reliably, which greatly contributes to improvement of communication reliability.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating the principle of the present invention.
FIG. 2 is a diagram illustrating a communication level detection device according to a first embodiment.
FIG. 3 is a flowchart of a detection control process according to the embodiment.
FIG. 4 is a diagram illustrating level 2 synchronization detection processing according to the embodiment.
FIG. 5 is a diagram illustrating level 1 synchronization detection processing according to the embodiment.
FIG. 6 is a diagram illustrating level 0 synchronization detection processing according to the embodiment.
FIG. 7 is a diagram illustrating a communication level detection device according to a second embodiment.
[Fig. 8] ITU-T Recommendation H. 223 is a diagram illustrating a frame format of a MUX-PDU according to H.223.
FIG. 9 shows ITU-T Recommendation H. 223 is a diagram illustrating a communication format of MUX-PDU according to H.223.
FIG. 10 is a diagram illustrating a conventional technique.
[Explanation of symbols]
10A, 10B communication level detection device
11 Buffer (BUF)
12 CPU
13 Timer
14 Main memory (MM)
15 Detection control processing (program)
16 Level 2 synchronization detection processing
17 Level 1 synchronization detection processing
18 Level 0 synchronization detection processing
21 Level 2 synchronization detector
22 Level 1 synchronization detector
23 Level 0 synchronization detector
24 Communication level judgment unit
25 Detection control unit

Claims

Synchronization detection means for performing synchronization detection corresponding to a plurality of types of communication levels having different error tolerance by detecting a predetermined synchronization pattern included in the received data;
A control unit for performing synchronization detection from the communication level having the highest error tolerance by the synchronization detection unit and sequentially performing synchronization detection of a communication level that is low because no synchronization detection of the communication level is obtained for a predetermined time. A communication level detection device, comprising:

The synchronization detecting means includes a plurality of detection blocks provided independently for each communication level, and supplies an operation clock signal only to the detection blocks which are performing the synchronization detection processing at each time. Item 2. The communication level detecting device according to Item 1.

Extended GOLAY calculation means for performing an error check on header information in a multimedia multiplex frame following a predetermined synchronization pattern; and control means for controlling a data stream assumed to be the header information after the detection of the synchronization pattern. 2. The communication level detecting apparatus according to claim 1, wherein the error check is performed, and the synchronization detection of the communication level is determined on the condition that no error is detected or the error can be corrected.

The control unit recognizes the payload length by referring to the payload length information in the header information after the error is not detected or after the error correction, and further confirms that the data stream immediately after the payload is the synchronization pattern. 4. The communication level detection device according to claim 3, wherein the condition is determined to be synchronization detection of the communication level.

CRC control means for performing an error check on header information in a multimedia multiplex frame following a predetermined synchronization pattern, wherein the control means performs control on the data stream assumed to be the header information after the detection of the synchronization pattern. 2. The communication level detection device according to claim 1, wherein the error detection is performed, and the synchronization detection of the communication level is determined on the condition that no error is detected or the error can be corrected.