JP2004282037A - Method and apparatus for manufacturing semiconductor device - Google Patents

Method and apparatus for manufacturing semiconductor device Download PDF

Info

Publication number
JP2004282037A
JP2004282037A JP2004029555A JP2004029555A JP2004282037A JP 2004282037 A JP2004282037 A JP 2004282037A JP 2004029555 A JP2004029555 A JP 2004029555A JP 2004029555 A JP2004029555 A JP 2004029555A JP 2004282037 A JP2004282037 A JP 2004282037A
Authority
JP
Japan
Prior art keywords
dicing
semiconductor
semiconductor wafer
chip
laser beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004029555A
Other languages
Japanese (ja)
Inventor
Shinya Taku
真也 田久
Jisho Sato
二尚 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004029555A priority Critical patent/JP2004282037A/en
Publication of JP2004282037A publication Critical patent/JP2004282037A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor device capable of suppressing a reduction in the deflecting strength of a chip and preventing cracking of a semiconductor chip in an assembling process, a reliability test, etc. <P>SOLUTION: The processes of forming semiconductor devices in a semiconductor wafer 21 and making dicing cuts in the semiconductor wafer along dicing lines 24 are implemented. Then, a laser beam 28 is irradiated on the dicing-processed regions 26 of the semiconductor wafer to fuse or evaporate the cut streaks formed by the dicing. Because the irradiation of a laser beam onto the upper edges and side surfaces of the semiconductor chips 25-1, 25-2, 25-3, etc.after the dicing process for dividing the semiconductor wafer causes fusion or evaporation of the cut sections entailing elimination of the strain and chipping originated from the cut streaks, it is enabled to enhance the deflecting strength of a semiconductor chip. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

この発明は、半導体装置の製造方法及び半導体装置の製造装置に関するもので、特に半導体ウェーハを分割して半導体チップを形成するためのダイシング工程及びダイシング装置に係るものである。   The present invention relates to a semiconductor device manufacturing method and a semiconductor device manufacturing apparatus, and more particularly to a dicing step and a dicing apparatus for dividing a semiconductor wafer to form semiconductor chips.

従来、半導体装置の製造工程におけるダイシング工程は、例えば図10(a),(b),(c)に示すように行っている。すなわち、図10(a),(b)に示すように、素子形成の終了した半導体ウェーハ11をダイシングライン12−1,12−2,…の一方向に沿って、ダイヤモンドブレード(砥石)13を用いて切削する。次に、ウェーハ11を90°回転させ、図10(c)に示すように、ダイシングした方向と直交する方向に更にダイシングすることにより、個々の半導体チップ14−1,14−2,14−3,…に分割する。   Conventionally, a dicing process in a manufacturing process of a semiconductor device is performed, for example, as shown in FIGS. 10 (a), 10 (b) and 10 (c). That is, as shown in FIGS. 10A and 10B, the diamond wafer (grinding stone) 13 is moved along the dicing lines 12-1, 12-2,... Use to cut. Next, the wafer 11 is rotated by 90 °, and further diced in a direction orthogonal to the dicing direction as shown in FIG. 10C, whereby the individual semiconductor chips 14-1, 14-2, and 14-3 are formed. , ...

上記ダイシング工程には、ウェーハ11を完全に切断するフルカット法と、ウェーハ11の厚さの1/2程度までダイシングまたはウェーハ11が30μm程度残る深さまでダイシングを行うハーフカット法とがある。   The dicing process includes a full-cut method for completely cutting the wafer 11 and a half-cut method for dicing to about half the thickness of the wafer 11 or dicing to a depth where the wafer 11 remains about 30 μm.

上記ハーフカット法では、ダイシングの後に分割作業が必要とされ、ウェーハ11を柔軟性のあるフィルムなどに挟み、ローラーで外力を加えて分割する。ダイシング前に粘着シートに貼り付けた場合には、このシート越しにやはりローラーその他で外力を加えて分割する。   In the half-cut method, a dividing operation is required after dicing, and the wafer 11 is sandwiched between flexible films or the like, and divided by applying an external force with a roller. When the sheet is attached to the pressure-sensitive adhesive sheet before dicing, the sheet is divided by applying an external force with a roller or the like through the sheet.

分割されたウェーハ11は、ダイボンディング工程によりチップ14−1,14−2,14−3,…毎にリードフレームにマウントされる。この際、ピックアップニードルによってチップ14−1,14−2,14−3,…毎に粘着シートの裏面を突き上げ、この粘着シートを貫通してチップの裏面にニードル(針)を直接接触させ、更に持ち上げて各々のチップを粘着シートから引き離す。引き離したチップは、コレットと呼ばれるツールでチップ表面を吸着して搬送し、リードフレームのアイランドにマウントする。   The divided wafer 11 is mounted on a lead frame for each chip 14-1, 14-2, 14-3,... By a die bonding process. At this time, the back surface of the adhesive sheet is pushed up by the pickup needle for each of the chips 14-1, 14-2, 14-3,..., And the needle is directly brought into contact with the back surface of the chip through the adhesive sheet. Lift and separate each chip from the adhesive sheet. The separated chip is conveyed by sucking the chip surface with a tool called a collet, and mounted on an island of a lead frame.

続いて、ワイヤボンディング工程を行ってチップ14−1,14−2,14−3,…の各パッドとリードフレームのインナーリード部とを電気的に接続する。チップをTABテープに実装する場合には、加熱したボンディングツールを用いてチップの各パッドとTABテープのリード部とを電気的に接合する。   Then, a wire bonding step is performed to electrically connect the pads of the chips 14-1, 14-2, 14-3,... To the inner lead portions of the lead frame. When mounting the chip on a TAB tape, each pad of the chip is electrically connected to a lead of the TAB tape using a heated bonding tool.

その後、パッケージング工程を行い、樹脂製やセラミック製のパッケージに封止して半導体装置を完成する。   Thereafter, a packaging process is performed, and the semiconductor device is sealed in a resin or ceramic package to complete the semiconductor device.

しかしながら、上記のような製造方法では、ダイシング工程において、半導体チップの側面に、切削条痕により歪みやチッピングと呼ばれる欠けが発生し、チップの抗折強度が低下する。このため、リードフレームやTABテープへのマウント工程に先立って行われるピックアップ工程で加わる圧力、あるいはパッケージ材料とチップとの熱膨張特性の相違により発生する応力が加わると、歪みやチッピングへの応力集中によって、この歪みやチッピングを起点としてチップが割れてしまう。   However, in the above-described manufacturing method, in a dicing process, a chip called distortion or chipping occurs on a side surface of a semiconductor chip due to a cutting streak, and the die strength of the chip decreases. For this reason, when a pressure applied in a pickup process performed prior to a mounting process to a lead frame or a TAB tape or a stress generated due to a difference in thermal expansion characteristics between a package material and a chip is applied, stress concentration to distortion and chipping occurs. As a result, the chip is broken starting from the distortion and chipping.

近年では、半導体チップを例えばカード状の薄いパッケージに内蔵するために、半導体ウェーハを切断する際に、ウェーハのパターン形成面(半導体素子の形成面)の裏面を砥石による研削及び遊離砥粒による研磨などにより薄くし、その後ダイシングして切断する製造方法が採用されている。また、より薄いチップを形成するために、先ダイシング(DBGとも呼ぶ、Dicing Before Grindingの略)法と呼ばれる技術も提案されている(例えば特許文献1参照)。先ダイシング法では、ウェーハの素子形成面側から所定の深さに切り込み(ハーフカット)を入れた後、ウェーハの裏面を研削することにより個片化と薄厚化を同時に行う。   In recent years, in order to incorporate a semiconductor chip into a thin package such as a card, for example, when cutting a semiconductor wafer, the back surface of the wafer's pattern formation surface (semiconductor element formation surface) is ground with a grindstone and polished with free abrasive grains. For example, a manufacturing method is adopted in which the thickness is reduced by dicing and then dicing and cutting. Further, in order to form a thinner chip, a technique called a pre-dicing (also called DBG, abbreviation of Dicing Before Grinding) method has been proposed (for example, see Patent Document 1). In the pre-dicing method, after a cut (half cut) is made to a predetermined depth from the element formation surface side of the wafer, the wafer is ground and the individual surface and the thickness are simultaneously reduced by grinding the back surface.

このような技術では、半導体ウェーハの裏面を研磨することによって、チップの裏面、あるいは側面と裏面とのエッジ部に発生するチッピングを除去できるが、半導体チップの側面に形成される切削条痕による歪みやチッピングを除去することはできない。このため、チップの薄厚化による抗折強度の低下は避けられず、半導体チップをパッケージングするまでの組み立て工程や信頼性試験などで半導体チップが割れてしまい不良品が発生するという問題を完全に解決することはできない。   In such a technique, chipping that occurs on the back surface of the chip or on the edge portion between the side surface and the back surface can be removed by polishing the back surface of the semiconductor wafer. And chipping cannot be removed. For this reason, the reduction of the bending strength due to the thinning of the chip is inevitable, and the problem of the semiconductor chip being broken in the assembly process and the reliability test before packaging the semiconductor chip and causing defective products is completely eliminated. It cannot be solved.

そこで、最近では、上述したような機械的な切削によるダイシングに代えて、レーザー光線の照射により半導体ウェーハを切断する技術が注目されている(例えば特許文献2参照)。レーザー光線の照射による切断では、機械的切削による条痕やチッピングをなくすことができる。しかし、レーザー光線には大きな出力が必要であり、チップの側面に溶融後の再結晶化によるダメージが入ったり、凹凸面が形成されたりして抗折強度の低下は避けられない。また、レーザー光線の照射によって溶融した物質が飛散し、チップの表面を汚染する。更に、粘着シート越しに半導体ウェーハを切断する場合には、レーザー光線の焦点位置(ウェーハの深さ方法)を変えて2回照射する必要があり、ダイシング工程が複雑化するという問題がある。
特開昭61−112345号公報 特開2001−144037
Thus, recently, a technique of cutting a semiconductor wafer by irradiating a laser beam instead of dicing by mechanical cutting as described above has attracted attention (for example, see Patent Document 2). Cutting by laser beam irradiation can eliminate streaks and chipping due to mechanical cutting. However, a large output is required for the laser beam, and damage to the side surface of the chip due to recrystallization after melting or an uneven surface is formed, and a reduction in bending strength is inevitable. In addition, the material melted by the irradiation of the laser beam is scattered and contaminates the surface of the chip. Furthermore, when cutting a semiconductor wafer through an adhesive sheet, it is necessary to irradiate the laser beam twice while changing the focal position (wafer depth method) of the laser beam, which causes a problem that the dicing process is complicated.
JP-A-61-112345 JP-A-2001-144037

上記のように従来の半導体装置の製造方法及び半導体装置の製造装置では、半導体チップの裏面や側面に、切削条痕による歪みやチッピングが発生し、チップの抗折強度が低下する、という問題があった。   As described above, in the conventional semiconductor device manufacturing method and semiconductor device manufacturing apparatus, there is a problem that distortion or chipping occurs due to cutting streaks on the back surface or side surface of the semiconductor chip, and the die strength of the chip is reduced. there were.

また、半導体ウェーハにおける裏面研削や研磨を行うことにより、裏面側の切削条痕を除去できるが、チップの側面に発生する切削条痕は除去できないためチップの抗折強度の向上には限界がある、という問題があった。   Also, by performing backside grinding or polishing on the semiconductor wafer, cutting streaks on the backside can be removed, but cutting streaks generated on the side surface of the chip cannot be removed, so there is a limit in improving the die strength of the chip. There was a problem.

更に、レーザー光線を照射して半導体ウェーハを切断することにより、切削条痕の問題を解決できるが、大出力のレーザー光線を照射する必要があり、蒸発物の付着によるチップ表面の汚染、ダメージや凹凸面の形成による抗折強度の低下は避けられない、という問題があった。   Furthermore, by cutting the semiconductor wafer by irradiating a laser beam, the problem of cutting streaks can be solved.However, it is necessary to irradiate a high-power laser beam. However, there is a problem that the bending strength is inevitably reduced due to the formation of ridges.

この発明は上記のような事情に鑑みてなされたもので、その目的とするところは、チップの抗折強度の低下を抑制でき、組み立て工程や信頼性試験などで半導体チップが割れるのを防止できる半導体装置の製造方法を提供することにある。   The present invention has been made in view of the above circumstances, and its object is to suppress a decrease in die strength of a chip and prevent a semiconductor chip from being cracked in an assembling process or a reliability test. An object of the present invention is to provide a method for manufacturing a semiconductor device.

また、ダイシングによるチップの抗折強度の低下を抑制できる半導体装置の製造装置を提供することにある。   It is another object of the present invention to provide an apparatus for manufacturing a semiconductor device, which can suppress a reduction in die strength of a chip due to dicing.

この発明の一態様によれば、半導体ウェーハ中に半導体素子を形成する工程と、前記半導体ウェーハをダイシングラインに沿ってハーフカット・ダイシングして溝を形成する工程と、前記半導体ウェーハのダイシング領域にレーザー光線を照射し、ダイシングによって形成された切削条痕を溶融または気化する工程と、前記半導体ウェーハにおける前記半導体素子の形成面に粘着テープを貼り付ける工程と、前記半導体素子の形成面の裏面を、少なくとも前記溝に達する深さまで研削する工程とを具備する半導体装置の製造方法が提供される。   According to one aspect of the present invention, a step of forming a semiconductor element in a semiconductor wafer, a step of forming a groove by half-cut dicing the semiconductor wafer along a dicing line, and a step of forming a groove in a dicing region of the semiconductor wafer Irradiating a laser beam, the step of melting or vaporizing the cutting streak formed by dicing, the step of applying an adhesive tape to the surface of the semiconductor wafer on which the semiconductor element is formed, and the back surface of the semiconductor element formation surface, Grinding the semiconductor device to at least a depth reaching the groove.

また、この発明の一態様によれば、半導体ウェーハ中に半導体素子を形成する工程と、前記半導体ウェーハをダイシングラインに沿ってハーフカット・ダイシングして溝を形成する工程と、前記半導体ウェーハにおける前記半導体素子の形成面に粘着テープを貼り付ける工程と、前記半導体素子の形成面の裏面を、少なくとも前記溝に達する深さまで研削する工程と、前記研削工程で前記半導体ウェーハが分割されて形成された半導体チップの前記ダイシング領域にレーザー光線を照射し、ダイシングによって形成された切削条痕を溶融または気化する工程とを具備する半導体装置の製造方法が提供される。   According to one aspect of the present invention, a step of forming a semiconductor element in a semiconductor wafer, a step of forming a groove by half-cut dicing the semiconductor wafer along a dicing line, A step of attaching an adhesive tape to a formation surface of the semiconductor element, a step of grinding the back surface of the formation surface of the semiconductor element to at least a depth reaching the groove, and the semiconductor wafer is divided and formed in the grinding step. Irradiating a laser beam to the dicing region of the semiconductor chip to melt or vaporize a cutting streak formed by dicing.

上記のような製造方法によれば、ダイシングの後で、ダイシング領域にレーザー光線を照射して溶融または気化して側面を処理するので、半導体チップの側面に形成された切削条痕による歪みやチッピングを除去でき、抗折強度の低下を抑制できる。よって、組み立て工程や信頼性試験などで半導体チップが割れるのを防止できる。   According to the above manufacturing method, after dicing, the dicing area is irradiated with a laser beam to be melted or vaporized and the side surface is processed, so that the distortion and chipping due to the cutting streak formed on the side surface of the semiconductor chip are reduced. It can be removed, and a decrease in bending strength can be suppressed. Therefore, it is possible to prevent the semiconductor chip from being cracked in an assembling process, a reliability test, or the like.

更に、この発明の一態様によれば、半導体ウェーハをダイシングラインに沿ってハーフカット・ダイシングして溝を形成するダイサーと、前記半導体ウェーハにおける前記半導体素子の形成面に粘着テープを貼り付けるテープ貼り付け装置と、前記半導体ウェーハにおける半導体素子の形成面の裏面を、少なくとも前記ハーフカットによって形成された溝に達する深さまで研削する研削装置と、前記ダイサーによるダイシング位置に対応してレーザー光線の照射位置を移動し、前記半導体ウェーハのダイシング領域に形成された切削条痕を溶融または気化するレーザー照射装置とを具備する半導体装置の製造装置が提供される。   Further, according to one aspect of the present invention, a dicer for forming a groove by half-cut dicing a semiconductor wafer along a dicing line, and a tape bonding method for bonding an adhesive tape to a surface of the semiconductor wafer on which the semiconductor element is formed Attaching device, a grinding device that grinds the back surface of the semiconductor element formation surface of the semiconductor wafer to at least the depth reaching the groove formed by the half cut, and the irradiation position of the laser beam corresponding to the dicing position by the dicer. A laser irradiation device that moves and melts or vaporizes the cutting streak formed in the dicing region of the semiconductor wafer.

上記のような製造装置によれば、ダイサーによるダイシング領域とレーザー光線の照射位置のアライメント調整することなく、ダイシングに続いてレーザー光線の照射によるチップ側面の処理を連続的に行うことができる。この結果、ダイシング工程を複雑化することなく、チップの抗折強度の低下を抑制できる。   According to the manufacturing apparatus as described above, it is possible to continuously perform the processing on the side surface of the chip by the irradiation of the laser beam after the dicing without adjusting the alignment of the dicing area and the irradiation position of the laser beam by the dicer. As a result, a decrease in the die strength of the chip can be suppressed without complicating the dicing process.

この発明によれば、チップの抗折強度の低下を抑制でき、組み立て工程や信頼性試験などで半導体チップが割れるのを防止できる半導体装置の製造方法が得られる。   According to the present invention, it is possible to obtain a method of manufacturing a semiconductor device capable of suppressing a decrease in bending strength of a chip and preventing a semiconductor chip from being broken in an assembling process, a reliability test, or the like.

また、ダイシングによるチップの抗折強度の低下を抑制できる半導体装置の製造装置が得られる。   Further, a semiconductor device manufacturing apparatus capable of suppressing a decrease in die strength of a chip due to dicing can be obtained.

以下、この発明の実施の形態について図面を参照して説明する。
[第1の実施の形態]
図1及び図2はそれぞれ、この発明の第1の実施の形態に係る半導体装置の製造方法及び半導体装置の製造装置について説明するためのもので、図1はダイシング工程、図2はダイシング領域へのレーザー光線の照射によるダイシング領域の処理工程を示している。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[First Embodiment]
1 and 2 are for explaining a method of manufacturing a semiconductor device and an apparatus for manufacturing a semiconductor device according to a first embodiment of the present invention. FIG. 1 shows a dicing step, and FIG. 2 shows a dicing region. 2 shows a process of processing a dicing area by irradiation with a laser beam.

まず、周知の製造工程により、半導体ウェーハ中に種々の半導体素子を形成する。   First, various semiconductor elements are formed in a semiconductor wafer by a well-known manufacturing process.

次に、シート貼り付け装置により、上記素子形成が終了した半導体ウェーハ21の素子形成面の裏面に、粘着シート22を貼り付け、この粘着シート22をダイシングテーブルに吸着して固定する。そして、半導体ウェーハ21の主表面側から、ダイサー(例えばダイヤモンドブレード23)を用いてダイシングライン24に沿ってダイシングして個々の半導体チップ25−1,25−2,25−3,…に切断する。   Next, an adhesive sheet 22 is attached to the back surface of the element forming surface of the semiconductor wafer 21 on which the element formation has been completed by a sheet attaching device, and the adhesive sheet 22 is fixed to the dicing table by suction. Then, from the main surface side of the semiconductor wafer 21, dicing is performed along a dicing line 24 using a dicer (for example, a diamond blade 23) to cut into individual semiconductor chips 25-1, 25-2, 25-3,. .

その後、図2に示すように、上記ダイヤモンドブレード22によるダイシング領域26にレーザー照射装置27からレーザー光線28を照射し、ダイシング領域26におけるチップ側面の表面部を溶融または気化する処理を行う。上記レーザー照射装置27は図示矢印方向に移動し、上記ダイシング領域26に沿ってレーザー光線28を照射して行く。   Thereafter, as shown in FIG. 2, a laser beam 28 is applied from a laser irradiation device 27 to the dicing area 26 by the diamond blade 22 to melt or vaporize the surface of the dicing area 26 on the side surface of the chip. The laser irradiation device 27 moves in the direction of the arrow shown in the figure, and irradiates a laser beam 28 along the dicing area 26.

上記レーザー照射装置27には、YAG−THGレーザー、YVO4レーザー及びCOレーザーなどが使用できる。YAG−THGレーザー(波長355nm)を用い、Qsw周波数を50kHz、平均出力を約1.5W、溶融径を約15μm、走査速度(移動速度)5mm/secに設定して行った実験によると、切断面を溶融または気化して切削条痕による歪みやチッピングを十分に除去できることが確認できた。条件を変えて行った実験では、レーザー光線28の波長が266nm〜1064nm、平均出力が0.8〜4.5W、走査速度1〜400mm/secの範囲で効果が得られた。レーザー光線の出力が小さく、走査速度が速い場合には、切断面が溶融して再結晶化する。一方、レーザー光線の出力が大きく、走査速度が遅い場合には、切断面が気化する。また、レーザー光線の波長が短いと切れ味がシャープになり、ダメージを与え難い。レーザー光線28の波長、平均出力及び走査速度などの条件を、半導体ウェーハやチップのサイズ、厚さなどに応じて設定することにより、表面の状態を最適化できる。 In the laser irradiation apparatus 27, YAG-THG laser, such as YVO4 laser and CO 2 laser can be used. According to an experiment performed using a YAG-THG laser (wavelength: 355 nm), the Qsw frequency was set to 50 kHz, the average power was set to about 1.5 W, the melting diameter was set to about 15 μm, and the scanning speed (moving speed) was 5 mm / sec. It was confirmed that the surface could be melted or vaporized to sufficiently remove distortion and chipping due to cutting streaks. In an experiment performed under different conditions, the effect was obtained when the wavelength of the laser beam 28 was 266 nm to 1064 nm, the average output was 0.8 to 4.5 W, and the scanning speed was 1 to 400 mm / sec. When the output of the laser beam is small and the scanning speed is high, the cut surface is melted and recrystallized. On the other hand, when the output of the laser beam is large and the scanning speed is low, the cut surface is vaporized. Also, if the wavelength of the laser beam is short, the sharpness becomes sharp and it is hard to damage. By setting conditions such as the wavelength, average output, and scanning speed of the laser beam 28 in accordance with the size and thickness of the semiconductor wafer or chip, the surface condition can be optimized.

以降は、周知の半導体装置の製造方法と同様であり、ダイボンディング工程を行って、チップ25−1,25−2,25−3,…をリードフレームにマウントする。この際、ピックアップニードルによってチップ25−1,25−2,25−3,…毎に粘着シート22の裏面を突き上げ、この粘着シート22を貫通して(必ずしも貫通しなくても良い)チップ裏面にニードルを直接接触させ、更に持ち上げて各々のチップを粘着シート22から引き離す。引き離したチップは、コレットでチップ表面を吸着して搬送し、リードフレームのアイランドにマウントする。   After that, it is the same as the known method of manufacturing a semiconductor device. A die bonding process is performed to mount the chips 25-1, 25-2, 25-3,... On a lead frame. At this time, the back surface of the adhesive sheet 22 is pushed up by the pickup needle for each of the chips 25-1, 25-2, 25-3,... And penetrated through the adhesive sheet 22 (not necessarily penetrated). The needle is brought into direct contact, and further lifted to separate each chip from the adhesive sheet 22. The separated chip is conveyed by sucking the chip surface with a collet and mounted on an island of a lead frame.

引き続き、ワイヤボンディング工程を行ってチップの各パッドとリードフレームのインナーリード部とを電気的に接続する。チップ25−1,25−2,25−3,…をTABテープに実装する場合には、加熱したボンディングツールを用いてチップの各パッドとTABテープのリード部とを電気的に接合すれば良い。   Subsequently, a wire bonding step is performed to electrically connect each pad of the chip and the inner lead portion of the lead frame. When the chips 25-1, 25-2, 25-3,... Are mounted on the TAB tape, the pads of the chip and the leads of the TAB tape may be electrically connected using a heated bonding tool. .

その後、パッケージング工程を行い、樹脂製やセラミック製のパッケージに封止して半導体装置を完成する。   Thereafter, a packaging process is performed, and the semiconductor device is sealed in a resin or ceramic package to complete the semiconductor device.

このような製造方法によれば、半導体チップ25−1,25−2,25−3…のダイシング領域26にレーザー光線28を照射して溶融処理または気化処理するので、半導体チップの側面に形成された切削時の条痕による歪みやチッピングを除去でき、チップの抗折強度を向上できる。よって、半導体チップをパッケージングするまでの組み立て工程(ピックアップ工程や樹脂封止工程)や信頼性試験などで半導体チップが割れて不良品が発生するのを防止できる。更に、レーザー光線の照射によるダイシングに比べて、蒸発物の付着によるチップ表面の汚染も少なくできる。   According to such a manufacturing method, the dicing region 26 of the semiconductor chips 25-1, 25-2, 25-3,... Is irradiated with the laser beam 28 to perform a melting process or a vaporizing process. Distortion and chipping due to streaks during cutting can be removed, and the die strength of the chip can be improved. Therefore, it is possible to prevent a semiconductor chip from being broken and a defective product from being generated in an assembling process (pickup process or resin sealing process) until a semiconductor chip is packaged or in a reliability test. Further, compared to dicing by laser beam irradiation, contamination of the chip surface due to adhesion of evaporants can be reduced.

図3(a)は従来の製造方法及び製造装置で形成した半導体チップの側面の顕微鏡写真であり、図3(b)は本実施の形態の製造方法及び製造装置で形成した半導体チップの側面の顕微鏡写真である。図3(a),(b)を比較すれば明らかなように、従来の製造方法及び製造装置で形成された半導体チップの側面にはダイシングの際の多数の切削条痕が存在しているのに対し、レーザー光線で表面処理した半導体チップの側面は滑らかである。よって、応力の集中が起こり難く、チップの抗折強度を向上できる。この結果、ピックアップ工程や樹脂封止工程、信頼性試験などにおける半導体チップのクラックなどの不良の発生を抑制できる。また、ダイシングによるチップの抗折強度の低下を抑制できる。   FIG. 3A is a photomicrograph of a side surface of a semiconductor chip formed by the conventional manufacturing method and manufacturing apparatus, and FIG. 3B is a side view of a semiconductor chip formed by the manufacturing method and manufacturing apparatus of the present embodiment. It is a micrograph. As is clear from comparison of FIGS. 3A and 3B, a large number of cutting streaks during dicing are present on the side surface of the semiconductor chip formed by the conventional manufacturing method and manufacturing apparatus. On the other hand, the side surface of the semiconductor chip surface-treated with the laser beam is smooth. Therefore, concentration of stress is unlikely to occur, and the die strength of the chip can be improved. As a result, occurrence of defects such as cracks in the semiconductor chip in the pickup step, the resin sealing step, the reliability test, and the like can be suppressed. In addition, it is possible to suppress a decrease in bending strength of the chip due to dicing.

[第2の実施の形態]
上記第1の実施の形態では、ダイシング時に半導体ウェーハ21をフルカットする場合を例に取って説明した。しかし、半導体ウェーハ21をハーフカットして溝を形成し、裏面研削して分割する製造工程(先ダイシング法)にも同様に適用できる。
[Second embodiment]
In the first embodiment, the case where the semiconductor wafer 21 is fully cut at the time of dicing has been described as an example. However, the present invention can be similarly applied to a manufacturing process (first dicing method) in which a groove is formed by half-cutting the semiconductor wafer 21 and the back surface is ground and divided.

すなわち、周知の製造工程により、半導体ウェーハ中に種々の半導体素子を形成した後、半導体ウェーハ21の主表面側からダイシングラインやチップ分割ラインに沿ってダイシングし、ハーフカット溝を形成する。このハーフカット溝の形成には、例えば図1に示したようなダイヤモンドブレード23を用いる。切り込みの深さは、チップの最終仕上げ厚さよりも、およそ10〜30μm(少なくとも5μm)だけ深くする。どれだけ多めにするかは、ダイサーとグラインダーの精度により決まる。   That is, after various semiconductor elements are formed in a semiconductor wafer by a well-known manufacturing process, dicing is performed along a dicing line or a chip dividing line from the main surface side of the semiconductor wafer 21 to form a half-cut groove. For forming the half cut groove, for example, a diamond blade 23 as shown in FIG. 1 is used. The depth of the cut is approximately 10-30 μm (at least 5 μm) deeper than the final finished thickness of the chip. How much more depends on the accuracy of the dicer and grinder.

その後、図2に示したように、上記ダイヤモンドブレード22によるダイシング領域26にレーザー照射装置27からレーザー光線28を照射し、ダイシング領域26におけるチップ側面の表面部を溶融または気化する処理を行う。レーザー照射装置27は図示矢印方向に移動し、上記ダイシング領域26に沿ってレーザー光線28を照射する。   Thereafter, as shown in FIG. 2, a laser beam 28 is irradiated from a laser irradiation device 27 to the dicing area 26 by the diamond blade 22 to perform a process of melting or vaporizing the surface of the chip side surface in the dicing area 26. The laser irradiation device 27 moves in the direction of the arrow shown in the figure, and irradiates a laser beam 28 along the dicing area 26.

引き続き、上記ハーフカット・ダイシングとレーザー光線による表面処理済みの半導体ウェーハ21の素子形成面に、シート貼り付け装置により、粘着シート(表面保護テープ)を貼り付け、ウェーハリングに装着する。この表面保護テープは、ウェーハの裏面を削り取り、薄くする過程で素子にダメージを与えないようにするものである。   Subsequently, an adhesive sheet (surface protection tape) is attached to the element formation surface of the semiconductor wafer 21 that has been subjected to the half-cut dicing and the surface treatment by the laser beam, and is attached to a wafer ring. This surface protection tape is intended to prevent the device from being damaged in the process of shaving the back surface of the wafer to make it thinner.

次に、上記ウェーハ21の裏面研削を行う。裏面研削工程では、砥石のついたホイールを4000〜7000rpmの高速で回転させながらウェーハの裏面を所定の厚さに研削する。上記砥石は、人工ダイヤモンドをフェノール樹脂で固めて成形したものである。この裏面研削工程は、2軸で行うことが多い。また、予め1軸で320〜600番の砥石で荒削りした後、2軸で1500〜2000番の砥石で仕上げる方法もある。さらには、3軸で研削する方法でも良い。そして、研削が溝に達すると、半導体ウェーハ21は個々の半導体チップ25−1,25−2,25−3,…に個片化される。半導体ウェーハ21が個片化されてからも裏面研削を続けて所定の厚さにすることにより、半導体チップ21の側面と裏面とが交わる位置に形成されたチッピングを除去することができる。   Next, the back surface of the wafer 21 is ground. In the back surface grinding step, the back surface of the wafer is ground to a predetermined thickness while rotating the wheel with the grindstone at a high speed of 4000 to 7000 rpm. The whetstone is formed by hardening artificial diamond with a phenol resin. This back grinding step is often performed on two axes. Further, there is a method of performing rough cutting with a grindstone of No. 320 to 600 in one axis in advance, and then finishing with a grindstone of No. 1500 to 2000 in two axes. Further, a method of grinding with three axes may be used. When the grinding reaches the groove, the semiconductor wafer 21 is separated into individual semiconductor chips 25-1, 25-2, 25-3,. Even after the semiconductor wafer 21 is singulated, the back surface is continuously ground to a predetermined thickness, whereby chipping formed at a position where the side surface and the back surface of the semiconductor chip 21 intersect can be removed.

引き続き、ウェットエッチング装置を用いたウェットエッチング、プラズマエッチング装置を用いたプラズマエッチング、ポリッシング装置を用いたポリッシング、バフ研磨装置を用いたバフ研磨、あるいはCMP(Chemical Mechanical Polishing)装置を用いたCMPなどにより、半導体チップの裏面に鏡面加工を施して平坦化する。これによって、裏面研削の研削条痕を除去できるので、より抗折強度を高めることができる。   Subsequently, wet etching using a wet etching device, plasma etching using a plasma etching device, polishing using a polishing device, buff polishing using a buff polishing device, CMP using a CMP (Chemical Mechanical Polishing) device, or the like is performed. Then, the rear surface of the semiconductor chip is mirror-finished and flattened. This makes it possible to remove the grinding streak of the back surface grinding, so that the bending strength can be further increased.

以降は、周知の半導体装置の製造方法と同様であり、半導体チップのピックアップ工程、リードフレームやTABテープへのマウント工程、パッケージへの封止工程等の実装工程を経て半導体装置を完成する。   Subsequent steps are the same as those of the known method of manufacturing a semiconductor device, and the semiconductor device is completed through a mounting process such as a semiconductor chip pickup process, a mounting process to a lead frame or a TAB tape, and a sealing process to a package.

このような製造方法によれば、半導体チップ25−1,25−2,25−3…のダイシング領域26にレーザー光線28を照射して溶融処理または気化処理するので、半導体チップの側面に形成された切削時の条痕による歪みやチッピングを除去でき、チップの抗折強度を向上できる。よって、半導体チップをパッケージングするまでの組み立て工程(ピックアップ工程や樹脂封止工程)や信頼性試験などで半導体チップが割れて不良品が発生するのを防止できる。また、ダイシングによるチップの抗折強度の低下を抑制できる。更に、レーザー光線の照射によるダイシングに比べて、蒸発物の付着によるチップ表面の汚染も少なくできる。   According to such a manufacturing method, the dicing region 26 of the semiconductor chips 25-1, 25-2, 25-3,... Is irradiated with the laser beam 28 to perform a melting process or a vaporizing process. Distortion and chipping due to streaks during cutting can be removed, and the die strength of the chip can be improved. Therefore, it is possible to prevent a semiconductor chip from being broken and a defective product from being generated in an assembling process (pickup process or resin sealing process) until a semiconductor chip is packaged or in a reliability test. In addition, it is possible to suppress a decrease in bending strength of the chip due to dicing. Further, compared to dicing by laser beam irradiation, contamination of the chip surface due to adhesion of evaporants can be reduced.

なお、上記第2の実施の形態では、裏面研削工程の前にレーザー光線を照射してダイシング領域の処理を行ったが、裏面研削工程の後で半導体ウェーハが分割されて形成された半導体チップの側面(ダイシング領域)にレーザー光線を照射しても良い。   In the second embodiment, the dicing area is processed by irradiating a laser beam before the back surface grinding step. However, after the back surface grinding step, the side of the semiconductor chip formed by dividing the semiconductor wafer is formed. (Dicing area) may be irradiated with a laser beam.

図4は、従来の製造方法及び製造装置とこの発明の第1,第2の実施の形態に係る半導体装置の製造方法を比較して示すもので、チップの抗折強度[MPa]と不良発生率[%]との関係を示している。○印は従来の製造方法、□印はこの発明の第2の実施の形態に係る製造方法、△印はこの発明の第1の実施の形態に係る製造方法におけるチップの抗折強度[MPa]と不良発生率[%]をそれぞれプロットしたものである。   FIG. 4 shows a comparison between the conventional manufacturing method and manufacturing apparatus and the semiconductor device manufacturing methods according to the first and second embodiments of the present invention. The relationship with the rate [%] is shown. ○ indicates the conventional manufacturing method, □ indicates the manufacturing method according to the second embodiment of the present invention, and Δ indicates the bending strength [MPa] of the chip in the manufacturing method according to the first embodiment of the present invention. And the defect occurrence rate [%] are plotted.

この発明の第1の実施の形態に係る半導体装置の製造方法では、抗折強度は大幅に上昇し、これに伴って不良発生率が低下している。また、第2の実施の形態に係る半導体装置の製造方法では、チップが薄いため抗折強度が低下するにも拘わらず、従来の製造方法に比べて抗折強度を高くでき、不良発生率も低くなる。従って、半導体チップをパッケージングするまでの組み立て工程(ピックアップ工程や樹脂封止工程)や信頼性試験などで半導体チップが割れて不良品が発生するのを防止できる。   In the method of manufacturing the semiconductor device according to the first embodiment of the present invention, the transverse rupture strength is significantly increased, and the defect occurrence rate is accordingly reduced. Further, in the method of manufacturing a semiconductor device according to the second embodiment, the die strength can be increased as compared with the conventional manufacturing method, and the defect occurrence rate can be increased, although the die strength is reduced because the chip is thin. Lower. Therefore, it is possible to prevent the semiconductor chip from being broken and defective products from being generated in an assembly process (pickup process or resin sealing process) until a semiconductor chip is packaged or in a reliability test.

上記第1,第2の実施の形態に係る半導体装置の製造方法及び半導体装置の製造装置は、層間絶縁膜にLow−K膜と呼ばれる低誘電率膜を用いた場合の剥離防止にも効果がある。すなわち、層間絶縁膜にLow−K膜を用いると、ブレードダイシング時にフルカット法、ハーフカット法にかかわらずクラックが発生し、温度サイクル試験(TCT:Temperature Cycling Test)時に剥離が発生する。図5(a)はブレードダイシングした半導体チップの側面の顕微鏡写真であり、図5(b)はTCTを500回繰り返したときの半導体チップの側面の顕微鏡写真である。図5(a)に示すようにダイシング時には比較的良好な切断面であっても、Low−K膜を用いると熱ストレスによって基板やLow−K膜間に微小なクラックが形成されていることがわかる。このクラックは、Low−K膜の剥離の要因となる。   The method for manufacturing a semiconductor device and the device for manufacturing a semiconductor device according to the first and second embodiments are also effective in preventing separation when a low dielectric constant film called a Low-K film is used as an interlayer insulating film. is there. That is, when a Low-K film is used as the interlayer insulating film, cracks occur during blade dicing irrespective of the full-cut method or the half-cut method, and peeling occurs during a temperature cycle test (TCT: Temperature Cycling Test). FIG. 5A is a photomicrograph of a side surface of a semiconductor chip subjected to blade dicing, and FIG. 5B is a photomicrograph of a side surface of the semiconductor chip when TCT is repeated 500 times. As shown in FIG. 5A, even when the cut surface is relatively good at the time of dicing, when a Low-K film is used, minute cracks are formed between the substrate and the Low-K film due to thermal stress. Understand. This crack causes the separation of the Low-K film.

一方、レーザーダイシングでは、図6(a)に示すように切断面は良好であり、TCTを500回繰り返した後でも図6(b)に示すように大きな異常は見られなかった。また、SAT(Scanning Acoustic Topography)による測定でも特に異常は検出されなかった。しかし、FIB(Focused Ion Beam)法を用いた測定では、図7に示すようなLow−K膜の破壊による剥離が確認された。図7において、左下のコーナー部から中央部付近にいたる白色の部分に剥離が発生している。   On the other hand, in laser dicing, the cut surface was good as shown in FIG. 6 (a), and no significant abnormality was seen as shown in FIG. 6 (b) even after the TCT was repeated 500 times. No abnormalities were detected in the measurement by SAT (Scanning Acoustic Topography). However, in the measurement using the focused ion beam (FIB) method, peeling due to the destruction of the Low-K film as shown in FIG. 7 was confirmed. In FIG. 7, peeling has occurred in the white portion from the lower left corner to the vicinity of the center.

すなわち、Low−K膜を層間絶縁膜に用いると、ブレードダイシングとレーザーダイシングのいずれでもTCT時に剥離の問題を回避できないが、上述した第1,第2の実施の形態のようにブレードダイシング後に切断面にレーザー照射を行うことにより、Low−K膜の露出面を溶融または気化して固着させ、図8に示すように剥離を防止できる。図8は、ブレードダイシング後に切断面にレーザー照射を行った時のFIB(Focused Ion Beam)法による測定結果を示している。図8と図7を対比すれば明らかなように、図8には剥離を示す白色の部分は存在せず、チップ表面のパターンが表れている。   That is, when the Low-K film is used for the interlayer insulating film, the problem of peeling at the time of TCT cannot be avoided by either blade dicing or laser dicing, but cutting after blade dicing as in the first and second embodiments described above. By performing laser irradiation on the surface, the exposed surface of the Low-K film is melted or vaporized to be fixed, and peeling can be prevented as shown in FIG. FIG. 8 shows a measurement result by the FIB (Focused Ion Beam) method when the cut surface is irradiated with the laser after the blade dicing. As is clear from a comparison between FIG. 8 and FIG. 7, there is no white portion indicating peeling in FIG. 8, and the pattern on the chip surface is shown.

なお、本発明は上記第1,第2の実施の形態に限定されるものではなく、種々の変形が可能である。   The present invention is not limited to the first and second embodiments, and various modifications are possible.

[変形例1]
半導体ウェーハを水中に収容する処理槽を設け、レーザー光線を水中で照射することにより、温度制御が容易になり、レーザー光線の照射によるチップ温度の上昇を抑制できる。
[Modification 1]
By providing a treatment tank for storing semiconductor wafers in water and irradiating a laser beam in water, temperature control becomes easy, and a rise in chip temperature due to laser beam irradiation can be suppressed.

[変形例2]
また、半導体ウェーハを収容する真空チャンバーを設け、レーザー光線を真空中で照射することにより、レーザー光線の照射によって気化した物質を付着し難くでき、半導体チップの汚染を低減できる。
[Modification 2]
Further, by providing a vacuum chamber for accommodating a semiconductor wafer and irradiating a laser beam in a vacuum, it is possible to make it difficult to adhere a substance vaporized by the irradiation of the laser beam and to reduce contamination of the semiconductor chip.

[変形例3]
上記第1,第2の実施の形態では、ダイシング工程とレーザー光線の照射工程を別の工程で行う場合を例に取って説明した。しかし、図9に示すように、ダイヤモンドブレード23のダイシング方向と、レーザー照射装置27から照射されるレーザー光線28の照射位置を予めセンター合わせして治具29に固定しておけば、ダイシング領域26とレーザー光線28の照射位置とのアライメント調整することなく、ダイシングに続いてレーザー光線の照射によるダイシング領域の処理を連続的に行うことができる。
[Modification 3]
In the first and second embodiments, the case where the dicing step and the laser beam irradiation step are performed in different steps has been described as an example. However, as shown in FIG. 9, if the dicing direction of the diamond blade 23 and the irradiation position of the laser beam 28 irradiated from the laser irradiation device 27 are previously centered and fixed to the jig 29, the dicing area 26 and the Subsequent to the dicing, the processing of the dicing area by the irradiation of the laser beam can be performed continuously without adjusting the alignment with the irradiation position of the laser beam 28.

この図9に示す変形例は、半導体ウェーハをフルカットする第1の実施の形態とハーフカットする第2の実施の形態の両方に適用できる。   The modification shown in FIG. 9 can be applied to both the first embodiment in which the semiconductor wafer is fully cut and the second embodiment in which the semiconductor wafer is half-cut.

以上第1,第2の実施の形態と変形例1乃至3を用いてこの発明の説明を行ったが、この発明は上記各実施の形態やその変形例に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば各実施の形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも1つが解決でき、発明の効果の欄で述べられている効果の少なくとも1つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。   Although the present invention has been described with reference to the first and second embodiments and Modifications 1 to 3, the present invention is not limited to each of the above-described embodiments and modifications thereof, and Various modifications can be made without departing from the spirit of the invention. Also, the above embodiments include inventions at various stages, and various inventions can be extracted by appropriately combining a plurality of disclosed constituent features. For example, even if some components are deleted from all the components shown in each embodiment, at least one of the problems described in the column of the problem to be solved by the invention can be solved and the effects described in the column of the effect of the invention can be solved. In a case where at least one of the effects described above is obtained, a configuration in which this component is deleted can be extracted as an invention.

この発明の第1の実施の形態に係る半導体装置の製造方法及び半導体装置の製造装置について説明するためのもので、ダイシング工程を示す斜視図。FIG. 2 is a perspective view showing a dicing step for explaining the method for manufacturing a semiconductor device and the apparatus for manufacturing a semiconductor device according to the first embodiment of the present invention. この発明の第1の実施の形態に係る半導体装置の製造方法及び半導体装置の製造装置について説明するためのもので、レーザー光線の照射によるチップの側面の処理工程を示す斜視図。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a perspective view for explaining a method for manufacturing a semiconductor device and a device for manufacturing a semiconductor device according to a first embodiment of the present invention, showing a process of processing a side surface of a chip by laser beam irradiation. 従来及びこの発明の第1の実施の形態に係る半導体装置の製造方法及び半導体装置の製造装置で形成した半導体チップの側面を比較して示す顕微鏡写真。2 is a micrograph showing a comparison between a conventional method and a side surface of a semiconductor chip formed by a semiconductor device manufacturing method and a semiconductor device manufacturing apparatus according to the first embodiment of the present invention. 従来及びこの発明の第1,第2の実施の形態に係る半導体装置の製造方法及び半導体装置の製造装置で形成した半導体チップを比較して示すもので、チップの抗折強度と不良発生率との関係を示す図。FIG. 6 shows a comparison between a conventional semiconductor chip and a semiconductor chip formed by a semiconductor device manufacturing method and a semiconductor device manufacturing apparatus according to the first and second embodiments of the present invention. FIG. ブレードダイシングした半導体チップの側面、及びTCTを500回繰り返したときの半導体チップの側面の顕微鏡写真。5 is a micrograph of a side surface of a semiconductor chip subjected to blade dicing and a side surface of the semiconductor chip when TCT is repeated 500 times. レーザーダイシングした半導体チップの側面の顕微鏡写真、及びTCTを500回繰り返したときの半導体チップの側面の顕微鏡写真。7A and 7B are a micrograph of a side surface of a laser-diced semiconductor chip and a micrograph of a side surface of a semiconductor chip when TCT is repeated 500 times. レーザーダイシングした半導体チップのFIB法による測定結果を示す写真。9 is a photograph showing a measurement result of a laser diced semiconductor chip by an FIB method. 本発明の実施の形態に係る半導体装置の製造方法で形成した半導体チップのFIB法による測定結果を示す写真。4 is a photograph showing a measurement result by a FIB method of a semiconductor chip formed by a method of manufacturing a semiconductor device according to an embodiment of the present invention. この発明の第1,第2の実施の形態に係る半導体装置の製造方法及び半導体装置の製造装置の変形例について説明するための斜視図。FIG. 7 is a perspective view for explaining a modification of the semiconductor device manufacturing method and the semiconductor device manufacturing apparatus according to the first and second embodiments of the present invention. 従来の半導体装置の製造方法及び半導体装置の製造装置について説明するためのもので、半導体ウェーハを分割して個々の半導体チップを形成するためのダイシング工程及びダイシング装置を示す斜視図。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a perspective view showing a dicing process and a dicing apparatus for forming a semiconductor chip by dividing a semiconductor wafer by explaining a conventional method for manufacturing a semiconductor device and a device for manufacturing a semiconductor device.

符号の説明Explanation of reference numerals

21…半導体ウェーハ、22…粘着シート、23…ダイヤモンドブレード、24…ダイシングライン、25−1,25−2,25−3…半導体チップ、26…ダイシング領域、27…レーザー照射装置、28…レーザー光線、29…治具。   Reference Signs List 21: semiconductor wafer, 22: adhesive sheet, 23: diamond blade, 24: dicing line, 25-1, 25-2, 25-3: semiconductor chip, 26: dicing area, 27: laser irradiation device, 28: laser beam, 29 ... Jig.

Claims (5)

半導体ウェーハ中に半導体素子を形成する工程と、
前記半導体ウェーハをダイシングラインに沿ってハーフカット・ダイシングして溝を形成する工程と、
前記半導体ウェーハのダイシング領域にレーザー光線を照射し、ダイシングによって形成された切削条痕を溶融または気化する工程と、
前記半導体ウェーハにおける前記半導体素子の形成面に粘着テープを貼り付ける工程と、
前記半導体素子の形成面の裏面を、少なくとも前記溝に達する深さまで研削する工程と
を具備することを特徴とする半導体装置の製造方法。
Forming a semiconductor element in a semiconductor wafer;
Forming a groove by half-cut dicing the semiconductor wafer along a dicing line,
Irradiating a laser beam to the dicing area of the semiconductor wafer, a step of melting or vaporizing the cutting streak formed by dicing,
A step of attaching an adhesive tape to the semiconductor element forming surface of the semiconductor wafer,
Grinding the back surface of the formation surface of the semiconductor element to at least a depth reaching the groove.
半導体ウェーハ中に半導体素子を形成する工程と、
前記半導体ウェーハをダイシングラインに沿ってハーフカット・ダイシングして溝を形成する工程と、
前記半導体ウェーハにおける前記半導体素子の形成面に粘着テープを貼り付ける工程と、
前記半導体素子の形成面の裏面を、少なくとも前記溝に達する深さまで研削する工程と、
前記研削工程で前記半導体ウェーハが分割されて形成された半導体チップの前記ダイシング領域にレーザー光線を照射し、ダイシングによって形成された切削条痕を溶融または気化する工程と
を具備することを特徴とする半導体装置の製造方法。
Forming a semiconductor element in a semiconductor wafer;
Forming a groove by half-cut dicing the semiconductor wafer along a dicing line,
A step of attaching an adhesive tape to the semiconductor element forming surface of the semiconductor wafer,
Grinding the back surface of the formation surface of the semiconductor element to at least the depth reaching the groove,
Irradiating a laser beam to the dicing area of the semiconductor chip formed by dividing the semiconductor wafer in the grinding step, and melting or vaporizing a cutting streak formed by dicing. Device manufacturing method.
前記レーザー光線の波長は266nm〜1064nmであり、出力は0.8W〜4.5Wであり、照射位置の移動速度は1mm/sec〜400mm/secであることを特徴とする請求項1または2に記載の半導体装置の製造方法。   The wavelength of the laser beam is 266 nm to 1064 nm, the output is 0.8 W to 4.5 W, and the moving speed of the irradiation position is 1 mm / sec to 400 mm / sec. Manufacturing method of a semiconductor device. 前記レーザー光線の照射で、前記ダイシング領域に露出された低誘電率膜を溶融または気化して固着することを特徴とする請求項1乃至3いずれか1つの項に記載の半導体装置の製造方法。   4. The method according to claim 1, wherein the low-dielectric-constant film exposed in the dicing region is fixed by melting or vaporizing by the irradiation of the laser beam. 5. 半導体ウェーハをダイシングラインに沿ってハーフカット・ダイシングして溝を形成するダイサーと、
前記半導体ウェーハにおける前記半導体素子の形成面に粘着テープを貼り付けるテープ貼り付け装置と、
前記半導体ウェーハにおける半導体素子の形成面の裏面を、少なくとも前記ハーフカットによって形成された溝に達する深さまで研削する研削装置と、
前記ダイサーによるダイシング位置に対応してレーザー光線の照射位置を移動し、前記半導体ウェーハのダイシング領域に形成された切削条痕を溶融または気化するレーザー照射装置と
を具備することを特徴とする半導体装置の製造装置。
A dicer that forms a groove by half-cut dicing a semiconductor wafer along a dicing line,
A tape attaching device that attaches an adhesive tape to a surface of the semiconductor wafer on which the semiconductor elements are formed,
A grinding device that grinds the back surface of the semiconductor element formation surface in the semiconductor wafer to a depth that reaches at least the groove formed by the half cut,
A laser irradiation device that moves a laser beam irradiation position in accordance with the dicing position by the dicer, and that melts or vaporizes a cutting streak formed in a dicing region of the semiconductor wafer. manufacturing device.
JP2004029555A 2003-02-28 2004-02-05 Method and apparatus for manufacturing semiconductor device Pending JP2004282037A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004029555A JP2004282037A (en) 2003-02-28 2004-02-05 Method and apparatus for manufacturing semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003054688 2003-02-28
JP2004029555A JP2004282037A (en) 2003-02-28 2004-02-05 Method and apparatus for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2004282037A true JP2004282037A (en) 2004-10-07

Family

ID=33301949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004029555A Pending JP2004282037A (en) 2003-02-28 2004-02-05 Method and apparatus for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2004282037A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311980A (en) * 2003-03-26 2004-11-04 Toshiba Corp Semiconductor manufacturing apparatus and method of manufacturing semiconductor device
US7737001B2 (en) 2005-06-01 2010-06-15 Renesas Technology Corp. Semiconductor manufacturing method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311980A (en) * 2003-03-26 2004-11-04 Toshiba Corp Semiconductor manufacturing apparatus and method of manufacturing semiconductor device
JP4599075B2 (en) * 2003-03-26 2010-12-15 株式会社東芝 Semiconductor manufacturing apparatus and semiconductor device manufacturing method
US7737001B2 (en) 2005-06-01 2010-06-15 Renesas Technology Corp. Semiconductor manufacturing method

Similar Documents

Publication Publication Date Title
KR100565392B1 (en) Manufacturing method of semiconductor device and menufacturing device of the same
TWI463556B (en) Semiconductor device manufacturing method and manufacturing device
TWI732949B (en) Wafer processing method
KR101938426B1 (en) Forming method of chip with die attach film
JP4198966B2 (en) Manufacturing method of semiconductor device
JP2005032903A (en) Semiconductor device and its manufacturing method
US20100048000A1 (en) Method of manufacturing semiconductor chips
JP2007096115A (en) Manufacturing method of semiconductor device
TWI248110B (en) Semiconductor device and manufacturing method thereof
KR20100023737A (en) Method for processing optical device wafer
CN110828296A (en) Method for edge trimming of semiconductor wafers and related apparatus
JP5981154B2 (en) Manufacturing method of semiconductor device
JP2018074082A (en) Processing method of wafer
KR100736347B1 (en) Method of making semiconductor device that has improved structural strength
CN108015650B (en) Method for processing wafer
US20100051190A1 (en) Method for applying an adhesive layer on thin cut semiconductor chips of semiconductor wafers
JP3539934B2 (en) Wafer dividing method and wafer dividing apparatus
JP2004282037A (en) Method and apparatus for manufacturing semiconductor device
CN115440580A (en) Method for processing wafer
JP4553878B2 (en) Manufacturing method of semiconductor device
JP2008034875A (en) Semiconductor device and manufacturing method therefor
JP2020092191A (en) Method for manufacturing device chip
US20240128087A1 (en) Wafer processing method
US20220238377A1 (en) Chip manufacturing method
KR20220076308A (en) Method for processing wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070202

A131 Notification of reasons for refusal

Effective date: 20070220

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070329

A02 Decision of refusal

Effective date: 20070703

Free format text: JAPANESE INTERMEDIATE CODE: A02