JP2004281923A - Method of manufacturing multilayer circuit board - Google Patents

Method of manufacturing multilayer circuit board Download PDF

Info

Publication number
JP2004281923A
JP2004281923A JP2003074242A JP2003074242A JP2004281923A JP 2004281923 A JP2004281923 A JP 2004281923A JP 2003074242 A JP2003074242 A JP 2003074242A JP 2003074242 A JP2003074242 A JP 2003074242A JP 2004281923 A JP2004281923 A JP 2004281923A
Authority
JP
Japan
Prior art keywords
green sheet
sheet layer
temperature
connection pad
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003074242A
Other languages
Japanese (ja)
Other versions
JP4069772B2 (en
Inventor
Akihiro Sakanoue
聡浩 坂ノ上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003074242A priority Critical patent/JP4069772B2/en
Publication of JP2004281923A publication Critical patent/JP2004281923A/en
Application granted granted Critical
Publication of JP4069772B2 publication Critical patent/JP4069772B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of a multilayer circuit board with high connection reliability in which recesses are formed on a connection pad and a flip chip type electronic component element is automatically positioned and corrected. <P>SOLUTION: This manufacturing method of a multilayer circuit board comprises a process A for forming a laminate 1 by positioning a first green sheet layer 1a-g on the uppermost layer and laminating, and burying a conductive paste 2-g for forming a connection pad for initiating the shrinkage accompanying the sintering at a temperature higher than the first green sheet layers 1a-g to 1c-g in the first green sheet layer 1a-g of the uppermost layer on the laminate 1; a process B for forming first insulating layers 1a to 1c by heating in a first temperature region whose temperature is lower than the shrinkage initiation temperature of the second green sheet layer 1e-g, 1f-g, and the conductive paste 2-g and higher than the shrinkage initiation temperature of the first green sheet layer 1a-g to 1c-g; and a process C for forming second insulating layers 1e, 1f and a connection pad 2 having recessed on the surface by heating the laminate in a second temperature region located in a higher temperature side than the first temperature region. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、フリップチップ型の電子部品素子が搭載される多層回路基板の製造方法に関する。
【０００２】
【従来の技術】
フリップチップ型の電子部品素子が搭載される多層回路基板は、小型の半導体部品や複合電子部品等に幅広く用いられている。
【０００３】
かかる従来の多層回路基板は、例えば図３に示すように、無機組成物から成る絶縁層３１ａ、３２ｂを複数個積層して成る積層体３１の最上層に接続パッド３２を形成した構造をしている。そして、積層体３１上には、接続パッド３２に接合される導電性接合材３４を介してフリップチップ型の電子部品素子３３が搭載される。接続パッド３２については、最上層の絶縁層の表面に埋設されるとともに、接続パッド３２の表面に窪みを有した構造のものが知られている（例えば、特許文献１参照。）。
【０００４】
上述した多層回路基板３０によれば、接続パッド３２と、電子部品素子３３に接着されている導電性接合材３４とがずれて搭載されても、導電性接合材３４が略球面体となっていることから、窪みの表面に沿って誘導されるので、自動的に位置決め補正される。従って、比較的実装精度の低いマウンタを用いても、高い接続信頼性が得られるものとなっている。
【０００５】
このような多層回路基板３０は以下の方法で製造される。
【０００６】
まず、無機組成物から成る複数のグリーンシート層を用意し、次に、導体ペーストにより接続パッドを形成して、グリーンシート層を接続パッドとともに平板な金型で圧着積層する。そして、得られた積層体を加熱して焼結することにより、表面に窪みを有した接続パッドが形成された多層回路基板３０が製作されることとなる。このとき、接続パッド形成用の導体ペーストに、グリーンシート層よりも収縮率の大きな材料を用いることにより、接続パッドの厚み方向の収縮量を大きくすることが可能となり、表面に窪みが形成されるようにしている。
【０００７】
【特許文献１】
特開２００２−１４１６４６号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、上述した従来の製造方法によれば、接続パッドは、平板な金型によりグリーンシート層に押し込まれて埋設されるものの、加熱する前の状態において表面が完全な平面にはならず、若干の盛り上がった状態であるため、接続パッドの厚み方向の収縮量を大きなものとしていても、加熱して焼結したときに形成される窪みは形成されにくい。従って、フリップチップ型の電子部品素子が搭載されたとき、自動的な位置決め補正が不十分なものとなり、高い接続信頼性は得られなかった。
【０００９】
また、グリーンシート層の弾性により、埋設された接続パッド形成用の導体ペーストが押し戻され、導体ペーストの盛り上がりが大きくなることがあり、このような状態から焼結に伴って収縮するのであれば、接続パッドの窪みは一層形成されにくいものとなる。
【００１０】
本発明は上記欠点に鑑み案出されたもので、その目的は、接続パッドに窪みを形成し、フリップチップ型の電子部品素子が自動的に位置決め補正され、接続信頼性の高い多層回路基板の製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の多層回路基板の製造方法によれば、第１の無機組成物を含む第１グリーンシート層と、該第１グリーンシート層よりも厚みが厚く、熱の印加に伴い前記第１グリーンシート層よりも高温で焼結に伴う収縮を開始する第２の無機組成物からなる第２グリーンシート層とを、前記第１グリーンシート層を最上層に位置させて積層することにより積層体を形成するとともに、前記積層体上に、前記第１グリーンシート層よりも高温で焼結に伴う収縮を開始する接続パッド形成用の導体ペーストを最上層の第１グリーンシート層中に埋設する工程Ａと、前記第２グリーンシート層、前記導体ペーストのいずれの収縮開始温度よりも低く、且つ第１グリーンシート層の収縮開始温度より高い第１の温度領域で加熱することにより、前記第１グリーンシート層をその面方向に比し厚み方向に大きく収縮させて焼結させることにより第１絶縁層を形成する工程Ｂと、前記積層体を前記第１の温度領域よりも高温側に位置する第２の温度領域で加熱することにより、前記第２グリーンシート層及び導体ペーストをその面方向に比して厚み方向に大きく収縮させて焼結させることにより、第２絶縁層及び表面に窪みを有した接続パッドを形成する工程Ｃと、を含む多層回路基板の製造方法。
【００１２】
また、本発明の多層回路基板の製造方法によれば、前記工程Ｃの後、前記積層体上にフリップチップ型の電子部品素子を前記接続パッドの窪みの内面に接合される導電性接合材を介して搭載することを特徴とする請求項１に記載の多層回路基板の製造方法。
【００１３】
更に、本発明の多層回路基板の製造方法によれば、前記工程Ａにおける第１グリーンシート層の厚みが第２グリーンシート層の厚みの５０％以下に設定されていることを特徴とする請求項１または請求項２に記載の多層回路基板の製造方法。
【００１４】
本発明の多層回路基板の製造方法によれば、積層体を、第２グリーンシート層、導体ペーストのいずれの収縮開始温度よりも低く、且つ第１グリーンシート層の収縮開始温度より高い第１の温度領域で加熱することにより、第１グリーンシート層は、面方向への収縮が未焼結状態の第２グリーンシート層の剛性により抑制され、厚み方向へ大きく収縮させて焼結し、第１絶縁層が形成される。次に、積層体を、第１の温度領域よりも高温側に位置する第２の温度領域で加熱することにより、第２グリーンシート層及び導体ペーストは、面方向への収縮が第１絶縁層の剛性により抑制され、厚み方向へ大きく収縮させて焼結し、第２絶縁層と接続パッドが形成される。このとき、接続パッドは、導体ペーストで形成されるため、表面張力により、周辺部に比べて中央部の厚みが厚く形成されている。従って、周辺部に比べて、中央部が大きく収縮することとなり、接続パッドに窪みを形成することができる。
【００１５】
一方、高温で収縮を開始する第２グリーンシート層の厚みが低温で収縮を開始する第１グリーンシート層の厚みよりも厚くなるようにしている。これにより、収縮開始温度の低い第１グリーンシート層は、その収縮による応力が小さくなり、収縮開始温度の高い第２グリーンシート層によって面方向への収縮が充分に抑制されるので、一層、厚み方向へ大きく収縮して焼結し、接続パッドに形成される窪みが大きなものとなる。同時に、第１グリーンシート層は第２グリーンシート層よりも厚みが薄いので、埋設された接続パッド形成用の導体ペーストを押し戻す弾性は弱く、加熱する前の導体ペーストの盛り上がりは小さくなり、接続パッドの窪みがより大きく形成される。
【００１６】
また、本発明の多層回路基板の製造方法によれば、第１絶縁層、第２絶縁層及び接続パッドが形成された後に、積層体上にフリップチップ型の電子部品素子を窪みの内面に接合される導電性接合材を介して搭載することにより、大きく形成された窪みの表面に沿って誘導されて自発的に位置決め補正されるので、接続信頼性の高い多層回路基板を得ることができる。
【００１７】
更に、本発明の多層回路基板の製造方法によれば、第１グリーンシート層の厚みが第２グリーンシート層の厚みの５０％以下に設定されていることにより、収縮開始温度の低い第１グリーンシート層の面方向への収縮をより一層抑制することができる。
【００１８】
【発明の実施の形態】
以下、本発明を添付図面に基づいて詳細に説明する。
【００１９】
図１は本発明の製造方法によって製作した多層回路基板の断面図であり、図中の１は積層体、２は接続パッドである。
【００２０】
同図に示す積層体１は、第１絶縁層１ａ〜１ｃ、第２絶縁層１ｅ〜１ｆを積層した構造を有している。そして、積層体１の表層には、接続パッド２が形成されており、半導体素子や圧電素子等の電子部品素子３の搭載部として機能する。尚、図には示さないが、内部にも、内部導体及びビアホール導体が適宜形成されており、主に各回路素子を電気的に接続する配線や、インダクタやキャパシタ等の回路素子として機能する。
【００２１】
第１絶縁層１ａ〜１ｃは第１の無機組成物から、また第２絶縁層１ｅ〜１ｆは第２の無機組成物から成り、これら無機組成物の材料としては、例えば８００℃〜１２００℃の比較的低い温度で焼成が可能なガラス−セラミック材料が好適に用いられる。ガラス−セラミック材料にはガラス粉末及びセラミック粉末が含まれ、ガラス粉末は３０〜１００重量部含まれており、ガラス粉末を除く材料がセラミック粉末となる。
【００２２】
本実施形態においては、例えば、第１絶縁層をガラス粉末が８５重量部、第２絶縁層はガラス粉末を５５重量部の組成から成る材料により製作した。
【００２３】
ガラス粉末の具体的な組成としては、例えば、必須成分として、ＳｉＯ２を２０〜７０重量部、Ａｌ２Ｏ３を０．５〜３０重量部、ＭｇＯを３〜６０重量部、また任意成分として、ＣａＯを０〜３５重量部、ＢａＯを０〜３５重量部、ＳｒＯを０〜３５重量部、Ｂ２Ｏ３を０〜２０重量部、ＺｎＯを０〜３０重量部、ＴｉＯ２を０〜１０重量部、Ｎａ２Ｏを０〜３重量部、Ｌｉ２Ｏを０〜５重量部含むものが挙げられる。
【００２４】
セラミック粉末としては、Ａｌ２Ｏ３、ＳｉＯ２、ＭｇＴｉＯ３、ＣａＺｒＯ３、ＣａＴｉＯ３、Ｍｇ２ＳｉＯ４、ＢａＴｉ４Ｏ９、ＺｒＴｉＯ４、ＳｒＴｉＯ３、ＢａＴｉＯ３、ＴｉＯ２から選ばれる１種以上が挙げられる。
【００２５】
上記組成のガラス粉末とセラミック粉末との組み合わせによれば、１０００℃以下での低温焼結が可能となるとともに、導体層として、銀（融点９６０℃）、銅（融点１０８３℃）、金（融点１０６３℃）などの低抵抗導体を用いて形成することが可能となり、低損失な回路を作成できる。また、誘電率の制御も可能であり、高誘電率化による回路の小型化、低損失化、あるいは、低誘電率化による高速伝送化に適している。しかも、上記の範囲で種々組成を制御することによって、焼成収縮挙動を容易に制御、変更することができる。
【００２６】
尚、接続パッド２は銀、銅、金のいずれか一種を含む導電材料からから成り、その厚みは例えば５〜２５μｍに設定される。
【００２７】
次に上述した多層回路基板の製造方法について、図２を用いて説明する。
【００２８】
（工程Ａ）
図２（ａ）に示す１ａ−ｇは、第１の無機組成物を含む第１グリーンシート層であり、１ｅ−ｇは、第２の無機組成物から成る第２グリーンシート層である。これらのグリーンシート層は、例えば上述したガラス粉末とセラミック粉末とを組み合わせた粉末に、有機バインダと有機溶剤及び必要に応じて可塑剤とを混合してスラリー化し、このスラリーを用いてドクターブレード法などによりテープ成形を行い、所定寸法に切断することによって得られるセラミックグリーンシートである。このとき、第１グリーンシート層１ａ−ｇは、第２グリーンシート層１ｅ−ｇに比して厚みが薄く形成されており、第１グリーンシート層１ａ−ｇの厚みは、例えば２〜１５０μｍに設定され、第２グリーンシート層１ａ−ｇの厚みは、例えば１０〜３００μｍに設定される。
【００２９】
次に、第１グリーンシート層１ａ−ｇと第２グリーンシート層１ｅ−ｇとを貼り合わせ、得られたシートの第１グリーンシート層上には接続パッド形成用の導体ペースト２−ｇをスクリーン印刷法などによって被着させて形成する。
【００３０】
本実施形態においては、例えば、第１の無機組成物はガラス粉末が、ＳｉＯ２を４０重量部、Ａｌ２Ｏ３を２重量部、ＭｇＯを１５重量部、ＣａＯを１重量部、ＢａＯを１５重量部、ＢＯ３を２０重量部、ＺｎＯを１重量部、ＴｉＯ２を０．５重量部、Ｎａ２Ｏを０．５重量部、Ｌｉ２Ｏを５重量部と、セラミック粉末が、ＭｇＴｉＯ３を１５重量部の組成から成り、また第２の無機組成物はガラス粉末が、ＳｉＯ２を４０重量部、Ａｌ２Ｏ３を２重量部、ＭｇＯを１５重量部、ＣａＯを１重量部、ＢａＯを１５重量部、ＢＯ３を２０重量部、ＺｎＯを１重量部、ＴｉＯ２を０．５重量部、Ｎａ２Ｏを０．５重量部、Ｌｉ２Ｏを５重量部、セラミック粉末が、Ａｌ２Ｏ３を４５重量部含む材料から成っている。これらの無機組成物に、有機バインダとしてアクリルバインダ、有機溶剤としてトルエンを添加してなるスラリーを調整し、それぞれ第１グリーンシート層、第２グリーンシート層を形成した。そして、接続パッド形成用の導体ペーストの材料は、例えば、銀粉末に、有機バインダとしてエチルセルロース、有機溶剤として２−２−４−トリメチル−３−３−ペンタジオールモノイソブチレートを添加して成るペーストを用いた。
【００３１】
このようにして得られたシートと、第１グリーンシート層１ｂ−ｇ、１ｃ−ｇ及び第２グリーンシート層１ｆ−ｇから成るシートとを、平板な金型で圧着積層して図２（ｂ）に示す積層体１−ｇを形成する。このとき、第１グリーンシート層１ａ−ｇを最上層に位置させるとともに、接続パッド形成用の導体ペースト２−ｇは、第１グリーンシート層１ａ−ｇ中に押し込み埋設した状態とする。
【００３２】
（工程Ｂ）
次に、得られた積層体１−ｇを、第２グリーンシート層１ｅ−ｇ、１ｆ−ｇ、導体ペースト２−ｇのいずれの収縮開始温度よりも低く、且つ第１グリーンシート層１ａ−ｇ〜１ｃ−ｇの収縮開始温度より高い第１の温度領域で加熱することにより、第１絶縁層を形成する。
【００３３】
（工程Ｃ）
続いて、第１の温度領域よりも高温側に位置する第２の温度領域で加熱することにより、第２絶縁層１ｅ、１ｆ及び表面に窪みを有した接続パッド２を形成し、図２（ｃ）に示すような多層回路基板１０を製作する。
【００３４】
このように、積層体を、第２グリーンシート層１ｅ−ｇ、１ｆ−ｇ、導体ペースト２−ｇのいずれの収縮開始温度よりも低く、且つ第１グリーンシート層１ａ−ｇ〜１ｃ−ｇの収縮開始温度より高い第１の温度領域で加熱することにより、第１グリーンシート層１ａ−ｇ〜１ｃ−ｇは、面方向への収縮が未焼結状態の第２グリーンシート層１ｅ−ｇ、１ｆ−ｇの剛性により抑制され、厚み方向へ大きく収縮させて焼結し、第１絶縁層１ａ〜１ｃが形成される。次に、積層体を、第１の温度領域よりも高温側に位置する第２の温度領域で加熱することにより、第２グリーンシート層１ｅ−ｇ、１ｆ−ｇ及び導体ペースト２−ｇは、面方向への収縮が第１絶縁層１ａ〜１ｃの剛性により抑制され、厚み方向へ大きく収縮させて焼結し、第２絶縁層１ｅ、１ｆと接続パッド２が形成される。このとき、接続パッド２は、導体ペースト２−ｇで形成されるため、表面張力により、周辺部に比べて中央部の厚みが厚く形成されている。従って、周辺部に比べて、中央部が大きく収縮することとなり、接続パッド２に窪みを形成することができる。
【００３５】
一方、高温で収縮を開始する第２グリーンシート層１ｅ−ｇ、１ｆ−ｇの厚みが低温で収縮を開始する第１グリーンシート層１ａ−ｇ〜１ｃ−ｇの厚みよりも厚くなるようにしている。これにより、収縮開始温度の低い第１グリーンシート層１ａ−ｇ〜１ｃ−ｇは、その収縮による応力が小さくなり、収縮開始温度の高い第２グリーンシート層によって面方向への収縮が充分に抑制されるので、一層、厚み方向へ大きく収縮して焼結し、接続パッドに形成される窪みが大きなものとなる。同時に、第１グリーンシート層１ａ−ｇ〜１ｃ−ｇは第２グリーンシート層１ｅ−ｇ、１ｆ−ｇよりも厚みが薄いので、埋設された接続パッド形成用の導体ペースト２−ｇを押し戻す弾性は弱く、加熱する前の導体ペースト２−ｇの盛り上がりは小さくなり、接続パッド２の窪みがより大きく形成される。
【００３６】
本実施形態においては、第１グリーンシート層は収縮開始温度が６９０℃、第２グリーンシート層は収縮開始温度が７８３℃となる無機組成物により形成しており、この結果、積層体１−ｇの焼成収縮が終了した時の面方向の線収縮率が３％と小さく、対して、厚み方向の線収縮率は４０％と大きなものとなり、接続パッド２の窪みを５〜１５μｍと安定して形成することができた。
【００３７】
焼成における体積収縮については、上記工程Ｃにおいて第２グリーンシート層１ｅ−ｇ、１ｆ−ｇが収縮を開始するまでの間に、第１グリーンシート層１ａ−ｇ〜１ｃ−ｇは、その全収縮量に対し９０％に相当する体積収縮が完了していることが望ましく、更に望ましくは９５％以上完了していることである。
【００３８】
ここで収縮の開始とは、無機組成物の焼結に伴う収縮が開始されることを意味している。グリーンシート層に含まれる有機バインダは加熱により分解、除去され、この際、０〜１％程度の収縮が発生することがあるが、これはバインダの除去に伴うものであり、無機組成物の焼結による実質的な収縮とは別のものである。脱バインダ温度は使用するバインダにより異なるが、アクリルあるいはメタクリルバインダでは５００℃、ブチラールバインダでは６００℃程度までに終了する。焼成における収縮開始温度については、その温度の差が１０℃以上であることが望ましく、更に望ましくは２０℃以上である。このような工程Ｂ及びＣを経て積層体は焼成収縮が終了するが、本発明において、この焼成収縮の終了とは、全体積収縮が９９％以上進行した時点を意味する。
【００３９】
また、第１絶縁層１ａ〜１ｃ、第２絶縁層１ｅ、１ｆ及び接続パッド２が形成された後に、積層体１上にフリップチップ型の電子部品素子３を窪みの内面に接合される導電性接合材４を介して搭載することにより、大きく形成された窪みの表面に沿って誘導されて自発的に位置決め補正されるので、接続信頼性の高い多層回路基板１０とすることができる。導電性接合材４は、略球面体となっており、材料としては半田バンプが主に用いられているが、これに限らず、金ワイヤから形成される金バンプを用いても構わない。
【００４０】
更に、本実施形態において、第１グリーンシート層の厚みが第２グリーンシート層の厚みの５０％以下に設定することにより、収縮開始温度の低い第１グリーンシート層の面方向への収縮をより一層抑制することができる。
【００４１】
かくして上述した多層回路基板は、積層体上に形成された接続パッドにフリップチップ型の電子部品素子を搭載することにより、小型の半導体部品や複合電子部品として機能することとなる。
【００４２】
尚、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更、改良等が可能である。
【００４３】
例えば上述の実施形態では、第１グリーンシート層１ａ〜１ｃの形成にセラミックグリーンシートを用い、これを第２グリーンシート層の形成に用いられるセラミックグリーンシートと貼り合わせて使用するようにしたが、これに代えて、第１グリーンシート層１ａ〜１ｃの形成にペースト状になした第１の無機組成物を用い、これを第２グリーンシート層の主面に、印刷等で塗布して直接形成するようにしても良い。この場合、厚みの薄い第１グリーンシート層がペーストの塗布等によって比較的簡単に形成されるようになり、厚みの薄い第１グリーンシート層をセラミックグリーンシート等で構成する場合に比し第１グリーンシート層を形成する際の作業性が良好となり、多層回路基板の生産性を向上させることができる利点もある。
【００４４】
また、上述の実施形態においては、第１グリーンシート層と第２グリーンシート層とを交互に積層して積層体を形成するようにしたが、これに代えて、複数の第１グリーンシート層や複数の第２グリーンシート層を厚み方向に連続して積層することにより積層体を形成するようにしても構わない。
【００４５】
更に、本発明における最上層の第１グリーンシート層とは、上述の実施形態では示していないが、積層体の主面側に露出する層のことを意味するものであり、例えば、一主面に形成したキャビティの底面部に露出する層をも含むものである。
【００４６】
そして、焼成収縮が終了した後、接続パッドの表面にメッキ膜を形成しても良く、このとき、メッキ膜を形成することによって窪みが消失するという問題が発生することはない。
【００４７】
【発明の効果】
本発明の多層回路基板の製造方法によれば、積層体を、第２グリーンシート層、導体ペーストのいずれの収縮開始温度よりも低く、且つ第１グリーンシート層の収縮開始温度より高い第１の温度領域で加熱することにより、第１グリーンシート層は、面方向への収縮が未焼結状態の第２グリーンシート層の剛性により抑制され、厚み方向へ大きく収縮させて焼結し、第１絶縁層が形成される。次に、積層体を、第１の温度領域よりも高温側に位置する第２の温度領域で加熱することにより、第２グリーンシート層及び導体ペーストは、面方向への収縮が第１絶縁層の剛性により抑制され、厚み方向へ大きく収縮させて焼結し、第２絶縁層と接続パッドが形成される。このとき、接続パッドは、導体ペーストで形成されるため、表面張力により、周辺部に比べて中央部の厚みが厚く形成されている。従って、周辺部に比べて、中央部が大きく収縮することとなり、接続パッドに窪みを形成することができる。
【００４８】
一方、高温で収縮を開始する第２グリーンシート層の厚みが低温で収縮を開始する第１グリーンシート層の厚みよりも厚くなるようにしている。これにより、収縮開始温度の低い第１グリーンシート層は、その収縮による応力が小さくなり、収縮開始温度の高い第２グリーンシート層によって面方向への収縮が充分に抑制されるので、一層、厚み方向へ大きく収縮して焼結し、接続パッドに形成される窪みが大きなものとなる。同時に、第１グリーンシート層は第２グリーンシート層よりも厚みが薄いので、埋設された接続パッド形成用の導体ペーストを押し戻す弾性は弱く、加熱する前の導体ペーストの盛り上がりは小さくなり、接続パッドの窪みがより大きく形成される。
【００４９】
また、本発明の多層回路基板の製造方法によれば、第１絶縁層、第２絶縁層及び接続パッドが形成された後に、積層体上にフリップチップ型の電子部品素子を窪みの内面に接合される導電性接合材を介して搭載することにより、大きく形成された窪みの表面に沿って誘導されて自発的に位置決め補正されるので、接続信頼性の高い多層回路基板を得ることができる。
【００５０】
更に、本発明の多層回路基板の製造方法によれば、第１グリーンシート層の厚みが第２グリーンシート層の厚みの５０％以下に設定されていることにより、収縮開始温度の低い第１グリーンシート層の面方向への収縮をより一層抑制することができる。
【図面の簡単な説明】
【図１】本発明の製造方法によって製作した多層回路基板の断面図である。
【図２】本発明の一実施形態に係る多層回路基板の製造工程を説明するための断面図である。
【図３】従来の多層回路基板の断面図である。
【符号の説明】
１・・・積層体
１ａ−ｇ〜１ｃ−ｇ・・・第１グリーンシート層
１ｅ−ｇ、１ｆ−ｇ・・・第２グリーンシート層
１ａ〜１ｃ・・・第１絶縁層
１ｅ、１ｆ・・・第２絶縁層
２−ｇ・・・導体ペースト
２・・・接続パッド
３・・・電子部品素子
４・・・導電性接合材
１０・・・多層回路基板[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a multilayer circuit board on which flip-chip type electronic component elements are mounted.
[0002]
[Prior art]
Multilayer circuit boards on which flip-chip type electronic component elements are mounted are widely used for small semiconductor components, composite electronic components, and the like.
[0003]
Such a conventional multilayer circuit board has a structure in which connection pads 32 are formed on the uppermost layer of a laminated body 31 formed by laminating a plurality of insulating layers 31a and 32b made of an inorganic composition, as shown in FIG. 3, for example. I have. Then, a flip-chip type electronic component element 33 is mounted on the laminate 31 via a conductive bonding material 34 bonded to the connection pad 32. The connection pad 32 is known to have a structure in which the connection pad 32 is embedded in the surface of the uppermost insulating layer and has a depression in the surface of the connection pad 32 (for example, see Patent Document 1).
[0004]
According to the multilayer circuit board 30 described above, even if the connection pad 32 and the conductive bonding material 34 adhered to the electronic component element 33 are mounted in a shifted manner, the conductive bonding material 34 becomes a substantially spherical body. Since it is guided along the surface of the depression, the positioning is automatically corrected. Therefore, high connection reliability can be obtained even when a mounter having relatively low mounting accuracy is used.
[0005]
Such a multilayer circuit board 30 is manufactured by the following method.
[0006]
First, a plurality of green sheet layers made of an inorganic composition are prepared. Next, connection pads are formed with a conductive paste, and the green sheet layers are laminated together with the connection pads by a flat mold. Then, by heating and sintering the obtained laminate, the multilayer circuit board 30 having the connection pads having depressions on the surface is manufactured. At this time, by using a material having a larger shrinkage ratio than the green sheet layer for the conductive paste for forming the connection pad, it becomes possible to increase the amount of shrinkage in the thickness direction of the connection pad, thereby forming a depression on the surface. Like that.
[0007]
[Patent Document 1]
Japanese Patent Application Laid-Open No. 2002-141646
[Problems to be solved by the invention]
However, according to the above-described conventional manufacturing method, although the connection pad is pushed into the green sheet layer by a flat mold and buried, the surface is not completely flat in a state before heating, and is slightly Therefore, even when the amount of contraction in the thickness direction of the connection pad is increased, the depression formed when the connection pad is heated and sintered is not easily formed. Therefore, when a flip-chip type electronic component element is mounted, automatic positioning correction becomes insufficient, and high connection reliability cannot be obtained.
[0009]
In addition, due to the elasticity of the green sheet layer, the buried conductor paste for forming the connection pad is pushed back, and the swelling of the conductor paste may increase. The depression of the connection pad is more difficult to be formed.
[0010]
SUMMARY OF THE INVENTION The present invention has been made in view of the above-described drawbacks, and its object is to form a depression in a connection pad so that a flip-chip type electronic component element is automatically position-corrected, and a multi-layer circuit board with high connection reliability is provided. It is to provide a manufacturing method.
[0011]
[Means for Solving the Problems]
According to the method for manufacturing a multilayer circuit board of the present invention, the first green sheet layer containing the first inorganic composition, the first green sheet layer being thicker than the first green sheet layer and being applied with heat Forming a laminate by laminating a second green sheet layer made of a second inorganic composition, which starts shrinkage due to sintering at a higher temperature than the layer, with the first green sheet layer positioned at the uppermost layer; A step A of embedding a conductive paste for forming a connection pad, which starts shrinkage due to sintering at a temperature higher than that of the first green sheet layer, in the uppermost first green sheet layer on the laminate. By heating the first green sheet layer in a first temperature range lower than the contraction start temperature of any of the second green sheet layer and the conductor paste and higher than the contraction start temperature of the first green sheet layer, Forming a first insulating layer by shrinking and sintering the first sheet layer in the thickness direction as compared with the plane direction thereof, and sintering the laminate to a higher temperature side than the first temperature region. By heating the second green sheet layer and the conductive paste in the thickness direction as compared with the plane direction by heating in the temperature region of No. 2 and sintering, the second green sheet layer and the conductive paste have depressions in the second insulating layer and the surface. A method for manufacturing a multi-layer circuit board, comprising: a step C of forming a connection pad.
[0012]
According to the method for manufacturing a multilayer circuit board of the present invention, after the step C, a conductive bonding material for bonding a flip-chip type electronic component element to the inner surface of the recess of the connection pad is provided on the laminate. The method for manufacturing a multilayer circuit board according to claim 1, wherein the circuit board is mounted via an interface.
[0013]
Further, according to the method for manufacturing a multilayer circuit board of the present invention, the thickness of the first green sheet layer in the step A is set to 50% or less of the thickness of the second green sheet layer. The method for manufacturing a multilayer circuit board according to claim 1.
[0014]
According to the method for manufacturing a multilayer circuit board of the present invention, the laminated body is formed by the first green sheet layer and the first paste lower than the shrinkage start temperature of the conductor paste and higher than the shrinkage start temperature of the first green sheet layer. By heating in the temperature range, the first green sheet layer is suppressed from shrinking in the plane direction by the rigidity of the unsintered second green sheet layer, is largely shrunk in the thickness direction, and is sintered. An insulating layer is formed. Next, the laminate is heated in a second temperature region located on a higher temperature side than the first temperature region, so that the second green sheet layer and the conductive paste are shrunk in the plane direction by the first insulating layer. Is suppressed by the stiffness of the second insulating layer, and is greatly shrunk in the thickness direction and sintered to form the second insulating layer and the connection pad. At this time, since the connection pad is formed of the conductive paste, the thickness of the central portion is larger than that of the peripheral portion due to surface tension. Therefore, the central portion is greatly shrunk as compared with the peripheral portion, and a depression can be formed in the connection pad.
[0015]
On the other hand, the thickness of the second green sheet layer that starts shrinking at a high temperature is made larger than the thickness of the first green sheet layer that starts shrinking at a low temperature. As a result, the first green sheet layer having a low shrinkage start temperature has a small stress due to the shrinkage, and the second green sheet layer having a high shrinkage start temperature sufficiently suppresses shrinkage in the plane direction. It shrinks greatly in the direction and sinters, and the depression formed in the connection pad becomes large. At the same time, since the first green sheet layer is thinner than the second green sheet layer, the elasticity of pushing back the buried conductive paste for forming the connection pad is weak, the swelling of the conductive paste before heating is reduced, and the connection pad is reduced. Are formed larger.
[0016]
Further, according to the method for manufacturing a multilayer circuit board of the present invention, after the first insulating layer, the second insulating layer, and the connection pad are formed, the flip-chip type electronic component element is joined to the inner surface of the recess on the laminate. By mounting via the conductive bonding material to be formed, the positioning is guided spontaneously along the surface of the large recess and the position is corrected spontaneously, so that a multilayer circuit board with high connection reliability can be obtained.
[0017]
Further, according to the method for manufacturing a multilayer circuit board of the present invention, the first green sheet layer is set to have a thickness of 50% or less of the thickness of the second green sheet layer. Shrinkage of the sheet layer in the plane direction can be further suppressed.
[0018]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
[0019]
FIG. 1 is a cross-sectional view of a multilayer circuit board manufactured by the manufacturing method of the present invention, in which 1 is a laminated body, and 2 is a connection pad.
[0020]
The laminate 1 shown in FIG. 1 has a structure in which first insulating layers 1a to 1c and second insulating layers 1e to 1f are stacked. A connection pad 2 is formed on a surface layer of the laminate 1 and functions as a mounting portion for an electronic component element 3 such as a semiconductor element or a piezoelectric element. Although not shown in the figure, an internal conductor and a via-hole conductor are appropriately formed inside, and mainly function as wiring for electrically connecting each circuit element and circuit elements such as inductors and capacitors.
[0021]
The first insulating layers 1a to 1c are made of a first inorganic composition, and the second insulating layers 1e to 1f are made of a second inorganic composition. The materials of these inorganic compositions are, for example, 800 ° C to 1200 ° C. A glass-ceramic material that can be fired at a relatively low temperature is preferably used. The glass-ceramic material includes glass powder and ceramic powder. The glass powder includes 30 to 100 parts by weight, and the material excluding glass powder is ceramic powder.
[0022]
In the present embodiment, for example, the first insulating layer is made of a material having a composition of 85 parts by weight of glass powder, and the second insulating layer is made of a material having a composition of 55 parts by weight of glass powder.
[0023]
As a specific composition of the glass powder, for example, as essential components, 20 to 70 parts by weight of SiO 2 , 0.5 to 30 parts by weight of Al 2 O 3 , 3 to 60 parts by weight of MgO, and as an optional component , 0 to 35 parts by weight of CaO, 0 to 35 parts by weight 0 to 35 parts by weight, the SrO and BaO, B 2 O 3 0 to 20 parts by weight, 0 to 30 parts by weight of ZnO, the TiO 2 0 parts, 0-3 parts by weight of Na 2 O, include those containing 0-5 parts by weight of Li 2 O.
[0024]
As the ceramic powder, Al 2 O 3, SiO 2 , MgTiO 3, CaZrO 3, CaTiO 3, Mg 2 SiO 4, BaTi 4 O 9, ZrTiO 4, SrTiO 3, BaTiO 3, 1 or more selected from TiO 2 is No.
[0025]
According to the combination of the glass powder and the ceramic powder having the above composition, sintering at a low temperature of 1000 ° C. or less is possible, and silver (melting point: 960 ° C.), copper (melting point: 1083 ° C.), gold (melting point: 1063 ° C.), and a low-loss circuit can be formed. Further, the dielectric constant can be controlled, which is suitable for miniaturization and low loss of the circuit by increasing the dielectric constant, or high-speed transmission by decreasing the dielectric constant. In addition, by controlling various compositions within the above range, the firing shrinkage behavior can be easily controlled and changed.
[0026]
The connection pad 2 is made of a conductive material containing any one of silver, copper, and gold, and has a thickness of, for example, 5 to 25 μm.
[0027]
Next, a method for manufacturing the above-described multilayer circuit board will be described with reference to FIG.
[0028]
(Step A)
1a-g shown in FIG. 2 (a) is a first green sheet layer containing the first inorganic composition, and 1e-g is a second green sheet layer made of the second inorganic composition. These green sheet layers are, for example, mixed with an organic binder, an organic solvent and, if necessary, a plasticizer to a powder obtained by combining the above-mentioned glass powder and ceramic powder, and slurried. This is a ceramic green sheet obtained by forming a tape by using such a method and cutting it into a predetermined size. At this time, the first green sheet layers 1a-g are formed to be thinner than the second green sheet layers 1e-g, and the thickness of the first green sheet layers 1a-g is, for example, 2 to 150 μm. The thickness of the second green sheet layers 1a-g is set to, for example, 10 to 300 μm.
[0029]
Next, the first green sheet layers 1a-g and the second green sheet layers 1e-g are bonded to each other, and a conductive paste 2-g for forming connection pads is screened on the first green sheet layer of the obtained sheet. It is formed by being applied by a printing method or the like.
[0030]
In the present embodiment, for example, as the first inorganic composition, the glass powder is composed of 40 parts by weight of SiO 2 , 2 parts by weight of Al 2 O 3 , 15 parts by weight of MgO, 1 part by weight of CaO, and 15 parts by weight of BaO. Parts by weight, 20 parts by weight of BO 3 , 1 part by weight of ZnO, 0.5 parts by weight of TiO 2 , 0.5 parts by weight of Na 2 O, 5 parts by weight of Li 2 O, and the ceramic powder was MgTiO 3 The second inorganic composition is composed of 40 parts by weight of SiO 2 , 2 parts by weight of Al 2 O 3 , 15 parts by weight of MgO, 1 part by weight of CaO, and BaO 15 parts by weight, 20 parts by weight of BO 3 , 1 part by weight of ZnO, 0.5 parts by weight of TiO 2 , 0.5 parts by weight of Na 2 O, 5 parts by weight of Li 2 O, and the ceramic powder is Al It is made of a material containing 45 parts by weight of 2 O 3 . A slurry was prepared by adding an acrylic binder as an organic binder and toluene as an organic solvent to these inorganic compositions, thereby forming a first green sheet layer and a second green sheet layer, respectively. The material of the conductor paste for forming the connection pad is, for example, a silver powder obtained by adding ethyl cellulose as an organic binder and 2-2-4-trimethyl-3--3-pentadiol monoisobutyrate as an organic solvent. A paste was used.
[0031]
The sheet obtained in this way and the sheet composed of the first green sheet layers 1b-g, 1c-g and the second green sheet layer 1f-g are pressure-bonded and laminated by a flat mold, as shown in FIG. ) Is formed. At this time, the first green sheet layers 1a-g are positioned at the uppermost layer, and the conductor paste 2-g for forming connection pads is pressed and embedded in the first green sheet layers 1a-g.
[0032]
(Step B)
Next, the obtained laminate 1-g is lower than the shrinkage starting temperature of any of the second green sheet layers 1e-g, 1f-g and the conductive paste 2-g, and the first green sheet layers 1a-g. The first insulating layer is formed by heating in a first temperature range higher than the contraction start temperature of about 1 c-g.
[0033]
(Step C)
Subsequently, by heating in a second temperature region located on the higher temperature side than the first temperature region, the second insulating layers 1e and 1f and the connection pad 2 having a depression on the surface are formed, and FIG. A multilayer circuit board 10 as shown in c) is manufactured.
[0034]
In this manner, the laminate is formed by lowering the shrinkage starting temperature of any of the second green sheet layers 1e-g, 1f-g and the conductive paste 2-g, and the first green sheet layers 1a-g to 1c-g. By heating in the first temperature region higher than the shrinkage start temperature, the first green sheet layers 1a-g to 1c-g are shrunk in the plane direction in the unsintered second green sheet layers 1e-g, The first insulating layers 1a to 1c are formed by being suppressed by the rigidity of 1f-g and greatly shrinking in the thickness direction and sintering. Next, the second green sheet layers 1e-g, 1f-g and the conductive paste 2-g are heated by heating the laminate in a second temperature region located on a higher temperature side than the first temperature region. Shrinkage in the plane direction is suppressed by the rigidity of the first insulating layers 1a to 1c, greatly shrinking in the thickness direction and sintering, and the second insulating layers 1e and 1f and the connection pads 2 are formed. At this time, since the connection pad 2 is formed of the conductive paste 2-g, the thickness of the central portion is larger than that of the peripheral portion due to surface tension. Therefore, the central portion is largely contracted as compared with the peripheral portion, so that a depression can be formed in the connection pad 2.
[0035]
On the other hand, the thickness of the second green sheet layers 1e-g and 1f-g that start shrinking at a high temperature is made larger than the thickness of the first green sheet layers 1a-g to 1c-g that start shrinking at a low temperature. I have. Thus, the first green sheet layers 1a-g to 1c-g having a low shrinkage start temperature have a reduced stress due to the shrinkage, and the second green sheet layer having a high shrinkage start temperature sufficiently suppresses the shrinkage in the plane direction. Therefore, the layer is further shrunk in the thickness direction and sintered, and the depression formed in the connection pad becomes large. At the same time, since the first green sheet layers 1a-g to 1c-g are thinner than the second green sheet layers 1e-g and 1f-g, the elasticity of pushing back the embedded conductive paste 2-g for forming connection pads is obtained. Is weak, the swelling of the conductor paste 2-g before heating is small, and the depression of the connection pad 2 is formed larger.
[0036]
In the present embodiment, the first green sheet layer is formed of an inorganic composition having a shrinkage start temperature of 690 ° C., and the second green sheet layer is formed of an inorganic composition having a shrinkage start temperature of 783 ° C. As a result, the laminate 1-g When the firing shrinkage is completed, the linear shrinkage in the plane direction is as small as 3%, whereas the linear shrinkage in the thickness direction is as large as 40%, and the depression of the connection pad 2 is stably as 5 to 15 μm. Could be formed.
[0037]
Regarding the volume shrinkage during firing, the first green sheet layers 1a-g to 1c-g undergo their total shrinkage before the second green sheet layers 1e-g and 1f-g start shrinking in the step C. It is desirable that the volume shrinkage corresponding to 90% of the amount has been completed, more preferably 95% or more.
[0038]
Here, the start of shrinkage means that shrinkage accompanying sintering of the inorganic composition is started. The organic binder contained in the green sheet layer is decomposed and removed by heating, and at this time, shrinkage of about 0 to 1% may occur. This is due to the removal of the binder and the burning of the inorganic composition. It is different from substantial shrinkage due to knots. Although the binder removal temperature varies depending on the binder used, it ends up to about 500 ° C. for an acrylic or methacrylic binder and about 600 ° C. for a butyral binder. As for the shrinkage initiation temperature in firing, the difference between the temperatures is preferably 10 ° C. or more, more preferably 20 ° C. or more. The firing shrinkage of the laminate is completed through the steps B and C. In the present invention, the end of the firing shrinkage means a point in time when the total volume shrinkage has progressed by 99% or more.
[0039]
Further, after the first insulating layers 1a to 1c, the second insulating layers 1e and 1f, and the connection pads 2 are formed, the flip-chip type electronic component element 3 is bonded to the inner surface of the recess on the laminated body 1. By mounting via the bonding material 4, the multi-layer circuit board 10 having high connection reliability can be obtained since the positioning is guided spontaneously along the surface of the large recess and spontaneously corrected. The conductive bonding material 4 has a substantially spherical shape, and a solder bump is mainly used as a material. However, the material is not limited thereto, and a gold bump formed from a gold wire may be used.
[0040]
Further, in the present embodiment, by setting the thickness of the first green sheet layer to be 50% or less of the thickness of the second green sheet layer, the shrinkage in the surface direction of the first green sheet layer having a low shrinkage initiation temperature can be further reduced. It can be further suppressed.
[0041]
Thus, the multilayer circuit board described above functions as a small semiconductor component or a composite electronic component by mounting flip-chip type electronic component elements on the connection pads formed on the laminate.
[0042]
Note that the present invention is not limited to the above-described embodiment, and various changes, improvements, and the like can be made without departing from the gist of the present invention.
[0043]
For example, in the above-described embodiment, ceramic green sheets are used for forming the first green sheet layers 1a to 1c, and the ceramic green sheets used for forming the second green sheet layers are bonded and used. Instead of this, the first green sheet layers 1a to 1c are formed directly by applying a paste of the first inorganic composition to the main surface of the second green sheet layer by printing or the like. You may do it. In this case, the first green sheet layer having a small thickness can be formed relatively easily by applying a paste or the like, and the first green sheet layer having a small thickness can be formed as compared with the case where the first green sheet layer having a small thickness is formed of a ceramic green sheet or the like. There is also an advantage that the workability when forming the green sheet layer is improved and the productivity of the multilayer circuit board can be improved.
[0044]
In the above-described embodiment, the first green sheet layer and the second green sheet layer are alternately laminated to form a laminate, but instead of this, a plurality of first green sheet layers and A laminate may be formed by continuously laminating a plurality of second green sheet layers in the thickness direction.
[0045]
Further, the uppermost first green sheet layer in the present invention, which is not shown in the above embodiment, means a layer exposed on the main surface side of the laminate, and for example, one main surface. And a layer exposed on the bottom surface of the cavity formed in the above.
[0046]
Then, after the firing shrinkage is completed, a plating film may be formed on the surface of the connection pad. At this time, the problem that the dent disappears due to the formation of the plating film does not occur.
[0047]
【The invention's effect】
According to the method for manufacturing a multilayer circuit board of the present invention, the laminated body is formed by the first green sheet layer and the first paste lower than the shrinkage start temperature of the conductor paste and higher than the shrinkage start temperature of the first green sheet layer. By heating in the temperature range, the first green sheet layer is suppressed from shrinking in the plane direction by the rigidity of the unsintered second green sheet layer, is largely shrunk in the thickness direction, and is sintered. An insulating layer is formed. Next, the laminate is heated in a second temperature region located on a higher temperature side than the first temperature region, so that the second green sheet layer and the conductive paste are shrunk in the plane direction by the first insulating layer. Is suppressed by the stiffness of the second insulating layer, and is greatly shrunk in the thickness direction and sintered to form the second insulating layer and the connection pad. At this time, since the connection pad is formed of the conductive paste, the thickness of the central portion is larger than that of the peripheral portion due to surface tension. Therefore, the central portion is greatly shrunk as compared with the peripheral portion, and a depression can be formed in the connection pad.
[0048]
On the other hand, the thickness of the second green sheet layer that starts shrinking at a high temperature is made larger than the thickness of the first green sheet layer that starts shrinking at a low temperature. As a result, the first green sheet layer having a low shrinkage start temperature has a small stress due to the shrinkage, and the second green sheet layer having a high shrinkage start temperature sufficiently suppresses shrinkage in the plane direction. It shrinks greatly in the direction and sinters, and the depression formed in the connection pad becomes large. At the same time, since the first green sheet layer is thinner than the second green sheet layer, the elasticity of pushing back the buried conductive paste for forming the connection pad is weak, the swelling of the conductive paste before heating is reduced, and the connection pad is reduced. Are formed larger.
[0049]
Further, according to the method for manufacturing a multilayer circuit board of the present invention, after the first insulating layer, the second insulating layer, and the connection pad are formed, the flip-chip type electronic component element is joined to the inner surface of the recess on the laminate. By mounting via a conductive bonding material to be formed, the positioning is guided spontaneously along the surface of the large recess and the position is corrected spontaneously, so that a multilayer circuit board with high connection reliability can be obtained.
[0050]
Further, according to the method for manufacturing a multilayer circuit board of the present invention, the first green sheet layer is set to have a thickness of 50% or less of the thickness of the second green sheet layer. Shrinkage of the sheet layer in the plane direction can be further suppressed.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a multilayer circuit board manufactured by a manufacturing method of the present invention.
FIG. 2 is a cross-sectional view for explaining a manufacturing process of the multilayer circuit board according to one embodiment of the present invention.
FIG. 3 is a cross-sectional view of a conventional multilayer circuit board.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Laminated body 1a-g-1c-g ... 1st green sheet layer 1e-g, 1f-g ... 2nd green sheet layer 1a-1c ... 1st insulating layer 1e, 1f. ··· Second insulating layer 2-g ··· Conductor paste 2 ··· Connection pad 3 ··· Electronic component element 4 ··· Conductive bonding material 10 ··· Multilayer circuit board

Claims (3)

第１の無機組成物を含む第１グリーンシート層と、該第１グリーンシート層よりも厚みが厚く、熱の印加に伴い前記第１グリーンシート層よりも高温で焼結に伴う収縮を開始する第２の無機組成物からなる第２グリーンシート層とを、前記第１グリーンシート層を最上層に位置させて積層することにより積層体を形成するとともに、前記積層体上に、前記第１グリーンシート層よりも高温で焼結に伴う収縮を開始する接続パッド形成用の導体ペーストを最上層の第１グリーンシート層中に埋設する工程Ａと、
前記第２グリーンシート層、前記導体ペーストのいずれの収縮開始温度よりも低く、且つ第１グリーンシート層の収縮開始温度より高い第１の温度領域で加熱することにより、前記第１グリーンシート層をその面方向に比し厚み方向に大きく収縮させて焼結させることにより第１絶縁層を形成する工程Ｂと、
前記積層体を前記第１の温度領域よりも高温側に位置する第２の温度領域で加熱することにより、前記第２グリーンシート層及び導体ペーストをその面方向に比して厚み方向に大きく収縮させて焼結させることにより、第２絶縁層及び表面に窪みを有した接続パッドを形成する工程Ｃと、を含む多層回路基板の製造方法。A first green sheet layer containing the first inorganic composition, and having a thickness greater than the first green sheet layer, which starts shrinkage due to sintering at a higher temperature than the first green sheet layer with the application of heat; A second green sheet layer made of a second inorganic composition is laminated with the first green sheet layer positioned on the uppermost layer to form a laminate, and the first green sheet layer is formed on the laminate. A step A of embedding a conductive paste for forming a connection pad, which starts shrinkage due to sintering at a higher temperature than the sheet layer, in the uppermost first green sheet layer;
The first green sheet layer is heated in a first temperature region lower than the shrinkage start temperature of any of the second green sheet layer and the conductor paste and higher than the shrinkage start temperature of the first green sheet layer. A step B of forming a first insulating layer by shrinking and sintering in the thickness direction as compared with the plane direction;
By heating the laminate in a second temperature region located on a higher temperature side than the first temperature region, the second green sheet layer and the conductive paste are largely shrunk in the thickness direction as compared with the surface direction. Forming a connection pad having a depression on the surface of the second insulating layer by performing sintering. 前記工程Ｃの後、前記積層体上にフリップチップ型の電子部品素子を前記接続パッドの窪みの内面に接合される導電性接合材を介して搭載することを特徴とする請求項１に記載の多層回路基板の製造方法。2. The method according to claim 1, wherein after the step C, a flip-chip type electronic component element is mounted on the stacked body via a conductive bonding material bonded to an inner surface of a recess of the connection pad. 3. A method for manufacturing a multilayer circuit board. 前記工程Ａにおける第１グリーンシート層の厚みが第２グリーンシート層の厚みの５０％以下に設定されていることを特徴とする請求項１または請求項２に記載の多層回路基板の製造方法。3. The method according to claim 1, wherein the thickness of the first green sheet layer in the step A is set to 50% or less of the thickness of the second green sheet layer.
JP2003074242A 2003-03-18 2003-03-18 Multilayer circuit board manufacturing method Expired - Fee Related JP4069772B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003074242A JP4069772B2 (en) 2003-03-18 2003-03-18 Multilayer circuit board manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003074242A JP4069772B2 (en) 2003-03-18 2003-03-18 Multilayer circuit board manufacturing method

Publications (2)

Publication Number Publication Date
JP2004281923A true JP2004281923A (en) 2004-10-07
JP4069772B2 JP4069772B2 (en) 2008-04-02

Family

ID=33289943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003074242A Expired - Fee Related JP4069772B2 (en) 2003-03-18 2003-03-18 Multilayer circuit board manufacturing method

Country Status (1)

Country Link
JP (1) JP4069772B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006185989A (en) * 2004-12-27 2006-07-13 Murata Mfg Co Ltd Circuit board and its manufacturing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006185989A (en) * 2004-12-27 2006-07-13 Murata Mfg Co Ltd Circuit board and its manufacturing method
JP4649983B2 (en) * 2004-12-27 2011-03-16 株式会社村田製作所 Circuit board manufacturing method

Also Published As

Publication number Publication date
JP4069772B2 (en) 2008-04-02

Similar Documents

Publication Publication Date Title
JP2002094244A (en) Method for manufacturing ceramic multi-layer board and unburned ceramic laminated body
US7998560B2 (en) Multilayer ceramic substrate, method for producing same, and electronic component
JP4788544B2 (en) Multilayer ceramic substrate and manufacturing method thereof
WO2018042846A1 (en) Electronic device and multilayer ceramic substrate
JP4107437B2 (en) Multilayer ceramic substrate and manufacturing method thereof
JP3591437B2 (en) Multilayer ceramic substrate, method of manufacturing the same, and electronic device
JP2006237493A (en) Wiring board
JP4765330B2 (en) MULTILAYER WIRING BOARD HAVING MULTILAYER ELECTRONIC COMPONENT AND METHOD FOR PRODUCING MULTILAYER WIRING BOARD
JP2008109063A (en) Ceramic multilayer substrate
JP2005501795A (en) Method for manufacturing ceramic substrate and ceramic substrate
JP4069772B2 (en) Multilayer circuit board manufacturing method
JP4261949B2 (en) Ceramic multilayer substrate
JP2004200679A (en) Manufacturing method for multilayer circuit substrate
JP6121782B2 (en) Multilayer ceramic substrate and manufacturing method thereof
JP2004235374A (en) Capacitor-incorporated substrate and chip type capacitor
JP4077752B2 (en) Large substrate for multiple acquisition
JP2008135523A (en) Multilayered board and its manufacturing method
JP4089356B2 (en) Manufacturing method of multilayer ceramic substrate
JP4167517B2 (en) Multilayer circuit board manufacturing method
JP4018898B2 (en) Multilayer ceramic electronic components
JP2011029534A (en) Multilayer wiring board
JP2001144438A (en) Multilayer ceramic board and method of production
JP2006013354A (en) Manufacturing method of multilayer circuit board
JP2002368421A (en) Multilayer ceramic board and method for manufacturing the same
JP2009231542A (en) Glass ceramic multilayer wiring board and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080107

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110125

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110125

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120125

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120125

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130125

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140125

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees