JP2004281044A - 半導体装置および内部電源線の電圧のモニタ方法 - Google Patents
半導体装置および内部電源線の電圧のモニタ方法 Download PDFInfo
- Publication number
- JP2004281044A JP2004281044A JP2004114557A JP2004114557A JP2004281044A JP 2004281044 A JP2004281044 A JP 2004281044A JP 2004114557 A JP2004114557 A JP 2004114557A JP 2004114557 A JP2004114557 A JP 2004114557A JP 2004281044 A JP2004281044 A JP 2004281044A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- internal power
- supply line
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Semiconductor Integrated Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【解決手段】 信号または所定の電位を受ける外部ピンEPと内部電源線L2との間にモニタ回路110が接続される。モニタ回路110は、NチャネルMOSトランジスタQN1〜QN3を含む。トランジスタQN1〜QN3は外部ピンEPと内部電源線L2との間に直列に接続される。トランジスタQN1〜QN3のしきい値電圧をVthとする。まず、外部電源電圧を受ける電源ピンと接地電位を受ける接地ピンとの間に流れるスタンドバイ電流を測定する。そして、電源ピンと接地ピンとの間を流れる電流をモニタしながら、外部ピンEPの電位を徐々に上昇させる。電源ピンと接地ピンとの間に流れる電流が上昇し始めたときの外部ピンEPの電位をVEXTとすると、内部電源線L2の電位VINTは、式:VINT=VEXT−3・Vthから算出される。
【選択図】 図29
Description
図35は、内部降圧回路を内蔵した従来のMOS・DRAM(Dynamic Random Access Memory)を示すブロック図である。このDRAMは、SSDM86講演番号B−6−4,“On−Chip Supply Voltage Conversion System and Its Application to a 4Mb DRAM”に開示されている。
図40は、レベルシフト回路を用いた従来の内部降圧回路を示すブロック図である。レベルシフト回路90は、差動増幅回路20の感度を上げるために、ドライバ回路30から出力される内部電源電圧IVccを4Vから2.4Vにレベルシフトして差動増幅回路20に与える。この場合、基準電圧発生回路10から発生される基準電圧VR1も2.4Vに設定される。
図43は、従来の内部降圧回路の他の例を示す回路図である。この内部降圧回路を搭載したMOS・DRAMは、IEEE JSSCC,Vol.23,No.5,pp.1128−1132,Oct.1988に開示されている。
SSDM86講演番号B−6−4,"On−Chip Supply Voltage Conversion System and Its Application to a 4Mb DRAM" IEEE JSSCC,Vol.23,No.5,pp.1128−1132,Oct.1988
(a) 全体構成および概略動作(図1)
図1は、この発明の第1の実施例による半導体装置の構成を示すブロック図である。半導体装置CHは、内部降圧回路1、DRAM3、周辺回路4および出力バッファ5を含む。内部降圧回路1は、外部電源電圧Vccを内部電源電圧IVccに降圧し、それをDRAM3および周辺回路4の両方に供給する。出力バッファ5は外部電源電圧Vccにより駆動される。
図2に、内部降圧回路1の一部分の構成を詳細に示す。nチャネルドライバ回路40はNチャネルMOSトランジスタQ40を含む。トランジスタQ40はソースフォロワトランジスタであり、ドライバ回路30のトランジスタQ35と並列に接続されている。トランジスタQ40のゲートには、基準電圧VR2が与えらる。基準電圧VR2は、次式のように設定される。
ここで、VthはトランジスタQ40のしきい値電圧である。一方、VR1=IVccが成立するので、基準電圧VR1を4Vとすると、基準電圧VR2は、(4+Vth)Vに設定される。
図5に示すように、リフレッシュ制御回路61は、外部から与えられるロウアドレスストローブ信号/RASおよび外部から与えられるコラムアドレスストローブ信号/CASに応答してセンスアンプ制御回路62に制御信号を与える。センスアンプ制御回路62はその制御信号に応答してセンスアンプ活性化信号SEを発生する。制御信号発生回路60は、ロウアドレスストローブ信号/RAS、コラムアドレスストローブ信号/CASおよびセンスアンプ活性化信号SEに応答して制御信号φXを発生する。
まず、図9および図10を参照しながらオートリフレッシュサイクルにおける制御信号発生回路60の動作を説明する。この場合、制御信号発生回路60は、リフレッシュ制御回路61、タイマ回路64および遅延回路66により制御される。
図13に、バーンインモード設定回路50の詳細な構成を示す。バーンインモード設定回路50はPチャネルMOSトランジスタQ50を含む。トランジスタQ50はドライバ回路30のトランジスタQ35と並列に接続されている。トランジスタQ50のゲートにはバーンインモード設定信号BVDが与えられる。
図16に、バーンインモード設定信号発生回路70の一例を示し、図17および図18にバーンインモードセットサイクルおよびバーンインモードリセットサイクルの信号波形図をそれぞれ示す。
(a) 全体構成および概略動作(図22)
図22は、第2の実施例による半導体装置の構成を示すブロック図である。この半導体装置CHは、2つの内部降圧回路1A,1Bを含む。内部降圧回路1Aは外部電源電圧Vccを内部電源電圧IVcc1に降圧し、それを周辺回路4に供給する。内部降圧回路1Bは、外部電源電圧Vccを内部電源電圧IVcc2に降圧し、それをDRAM3に供給する。活性化信号発生回路60aは、2つの活性化信号ACT1,ACT2を発生する。内部降圧回路1Aの差動増幅回路20は活性化信号ACT1により制御され、内部降圧回路1Bの差動増幅回路20は活性化信号ACT2により制御される。
図26は、内部降圧回路1の他の例を示すブロック図である。この内部降圧回路1においては、レベルシフト回路90の出力振幅を増幅するための増幅回路100がさらに設けられている。増幅回路100の出力は差動増幅回路20に与えられる。この増幅回路100は、基準電圧VR1により制御される。
図28は、外部電源電圧Vccを受ける外部電源線L1および内部電源電圧IVccを受ける内部電源線L2を備えた半導体装置のチップch上の構成を示す模式図である。図28に示すように、外部電源線L1は、電源パッドpVccに接続される。信号または所定の電位を受ける任意のパッドpaと内部電源線L2との間にモニタ回路110が接続される。パッドpaは外部ピンに接続される。
モニタ回路110は、NチャネルMOSトランジスタQN1〜QN3を含む。トランジスタQN1〜QN3は外部ピンEPと内部電源線L2との間に直列に接続される。トランジスタQN1〜QN3のしきい値電圧をVthとする。
したがって、内部電源線L2を直接プロービングすることなく、その電位をモニタすることができる。
モニタ回路110は、NチャネルMOSトランジスタQN4,QN5を含む。トランジスタQN4,QN5は定電圧源Vと任意の外部ピンEPとの間に直列に接続される。定電圧源Vは、たとえば外部電源電圧Vccを受ける電源ピンである。トランジスタQN4のゲートは内部電源線L2に接続される。トランジスタQN5のゲートには特殊モード信号発生回路111から特殊モード信号φが与えられる。
したがって、内部電源線L2を直接プロービングすることなく、その電位をモニタすることができる。
モニタ回路110は、PチャネルMOSトランジスタQP1を含む。トランジスタQP1は内部電源線L2と任意の外部ピンEPとの間に接続される。トランジスタQP1のゲートには特殊モード信号φが与えられる。NチャネルMOSトランジスタQN6は内部回路内の1つのトランジスタである。
したがって、内部電源線L2を直接プロービングすることなく、その電位をモニタすることができる。
モニタ回路110は、NチャネルMOSトランジスタQN7およびPチャネルMOSトランジスタQP2を含む。トランジスタQN7は任意の外部ピンEP1と任意の外部ピンEP2との間に接続される。トランジスタQP2は内部電源線L2とトランジスタQN7のゲートとの間に接続される。トランジスタQP2のゲートには特殊モード信号φが与えられる。
したがって、内部電源線L2を直接プロービングすることなく、その電位をモニタすることができる。
モニタ回路110は、NチャネルMOSトランジスタQN8を含む。トランジスタQN8は、内部電源線L2と任意の外部ピンEPとの間に接続される。トランジスタQN8のゲートには特殊モード信号φが与えられる。NチャネルMOSトランジスタQN9は内部回路内の1つのトランジスタである。
したがって、内部電源線L2を直接プロービングすることなく、その電位をモニタすることができる。
モニタ回路110は、NチャネルMOSトランジスタQN10およびPチャネルMOSトランジスタQP3を含む。トランジスタQN10およびトランジスタQP3は内部電源線L2と任意の外部ピンEPとの間に直列に接続される。トランジスタQN10はダイオード接続される。トランジスタQP3のゲートには特殊モード信号φが与えられる。NチャネルMOSトランジスタQN11は内部回路内の1つのトランジスタである。トランジスタQN10のしきい値電圧をVthとする。
したがって、内部電源線L2を直接プロービングすることなく、その電位をモニタすることができる。
Claims (15)
- 内部電源電圧が与えられる内部電源線と、外部ピンと、前記外部ピンと前記内部電源線との間で電気的経路を形成する電圧伝達手段とを備えた半導体装置において前記内部電源線の電圧をモニタする方法であって、
前記外部ピンに与える電圧を変化させ、
前記外部電源電圧と固定電圧との間に流れるスタンドバイ電流を検知し、
前記スタンドバイ電流が上昇しはじめる際の前記外部ピンの電圧に基づいて前記内部電源電圧を測定する、内部電源線の電圧のモニタ方法。 - 前記外部ピンに与える電圧を上昇させる、請求項1記載の内部電源線の電圧のモニタ方法。
- 前記電圧伝達手段は、既知のしきい値電圧を有するダイオード接続されたトランジスタを少なくとも1つ含み、
前記スタンドバイ電流が上昇しはじめる際の前記外部ピンの電圧および前記トランジスタの既知のしきい値電圧に基づいて前記内部電源線の電圧を算出する、請求項1記載の内部電源線の電圧のモニタ方法。 - 前記電圧伝達手段は、n個の前記トランジスタを含み、
前記内部電源線の電圧をVINTとし、前記検知した外部ピンの電圧をVEXTとし、前記トランジスタのしきい値電圧をVthとした場合に、前記内部電源線の電圧は、VINT=VEXT−n・Vthの数式に基づいて算出される、請求項3記載の内部電源線の電圧のモニタ方法。 - 第1および第2の外部ピンと、内部電源電圧が与えられる内部電源線と、前記第2の外部ピンの電圧が前記内部電源電圧よりも所定のしきい値電圧だけ低い電圧になった場合に導通状態となるスイッチ素子とを含む半導体装置において前記内部電源線の電圧をモニタする方法であって、
前記第1および第2の外部ピンに予め定められた所定の電圧を与え、
前記第2の外部ピンに与えられた電圧を降下させ、
前記第1の外部ピンと前記第2の外部ピンとの間に電流が流れ始めるのを検出する、内部電源線の電圧のモニタ方法。 - 内部電源線と、
外部電源電圧を受けて前記内部電源線に供給する内部電源電圧を生成する内部降圧回路と、
外部ピンと、
前記外部ピンと前記内部電源線との間で電気的経路を形成する電圧伝達手段とを備え、
試験モードにおいて、前記外部電源電圧と固定電圧との間に流れるスタンドバイ電流を検知し、前記外部ピンに電圧を与えて前記スタンドバイ電流が上昇しはじめる際の前記外部ピンの電圧に基づいて前記内部電源電圧を測定することを可能とする、半導体装置。 - 前記電圧伝達手段は、前記外部ピンと前記内部電源線との間に設けられ、かつダイオード接続された複数のトランジスタを含む、請求項6記載の半導体装置。
- 前記電圧伝達手段は、指示信号に応答して前記内部電源線と前記外部ピンとを結合させるためのスイッチ素子を含む、請求項6記載の半導体装置。
- 前記電圧伝達手段は、前記外部ピンと前記内部電源線との間に設けられかつダイオード接続されたトランジスタと、
指示信号に応答して前記トランジスタを介して前記外部ピンと前記内部電源線とを電気的に結合させるためのスイッチ素子とを含む、請求項6記載の半導体装置。 - 前記半導体装置は、
所定の機能を有する周辺回路と、
前記周辺回路で用いられる外部から入力される複数の制御信号に基づいて前記指示信号を生成する信号生成回路とをさらに備える、請求項8および請求項9のいずれか一項に記載の半導体装置。 - 外部ピンと、
外部電源電圧を受けて前記外部電源電圧よりも低い内部電源電圧を生成する内部降圧回路と、
前記内部電源電圧が供給される内部電源線と、
前記内部電源線の電圧の電圧伝達手段とを備え、
前記電圧伝達手段は、
前記外部ピンと前記内部電源線との間に設けられ、ゲート電極とドレイン電極とが結合されるダイオード接続されたトランジスタを少なくとも1つ含み、
各前記トランジスタは、前記内部降圧回路を構成するトランジスタと同じ既知のしきい値電圧を有し、
前記外部ピンと前記トランジスタのドレイン電極とが結合され、前記内部電源線と前記トランジスタのソース電極とが結合される、半導体装置。 - 外部電源電圧を受けて前記外部電源電圧よりも低い内部電源電圧を生成する内部降圧回路と、
前記内部電源電圧が供給される内部電源線と、
前記内部電源線の電圧の電圧伝達手段と、
前記内部電源線の電圧の測定専用に用いられる単一の外部ピンとを備え、
前記電圧伝達手段は、
指示信号に応答して導通するスイッチ素子と、
前記スイッチ素子を介して前記外部電源電圧と前記外部ピンとの間に設けられ、前記内部電源線とゲート電極とが電気的に結合され、前記外部ピンの電圧が前記内部電源電圧よりも所定のしきい値電圧だけ低い電圧になった場合に導通状態となるように接続されたトランジスタとを含み、
所定の機能を有する周辺回路と、
前記周辺回路で用いられる外部から入力される複数の制御信号に基づいて前記指示信号を生成する信号生成回路とをさらに備える、半導体装置。 - 外部電源電圧を受けて前記外部電源電圧よりも低い内部電源電圧を生成する内部降圧回路と、
前記内部電源電圧が供給される内部電源線と、
前記内部電源線の電圧の電圧伝達手段と、
前記内部電源線の電圧の測定専用に用いられる単一の外部ピンとを備え、
前記電圧伝達手段は、
指示信号に応答して前記内部電源線と前記外部ピンとの間を電気的に結合するスイッチ素子を含み、
所定の機能を有する周辺回路と、
前記周辺回路で用いられる外部から入力される複数の制御信号に基づいて前記指示信号を生成する信号生成回路とをさらに備える、半導体装置。 - 第1および第2の外部ピンと、
外部電源電圧を受けて前記外部電源電圧よりも低い内部電源電圧を生成する内部降圧回路と、
前記内部電源電圧が供給される内部電源線と、
前記内部電源線の電圧の電圧伝達手段とを備え、
前記電圧伝達手段は、
指示信号に応答して導通するスイッチ素子と、
前記スイッチ素子を介して前記内部電源線とゲート電極との間が結合され、ソース電極およびドレイン電極は、前記第1および第2の外部ピンとそれぞれ結合され、前記第1の外部ピンに所定電圧が与えられた場合に前記第2の外部ピンが前記内部電源電圧よりも所定のしきい値電圧だけ低い電圧になった場合に導通状態となるように接続されたトランジスタとを含み、
所定の機能を有する周辺回路と、
前記周辺回路で用いられる外部から入力される複数の制御信号に基づいて前記指示信号を生成する信号生成回路とをさらに備える、半導体装置。 - 外部電源電圧を受けて前記外部電源電圧よりも低い内部電源電圧を生成する内部降圧回路と、
前記内部電源電圧が供給される内部電源線と、
前記内部電源線の電圧の電圧伝達手段と、
前記内部電源線の電圧の測定専用に用いられる単一の外部ピンとを備え、
前記電圧伝達手段は、
指示信号に応答して導通するスイッチ素子と、
前記スイッチ素子を介して前記内部電源線と前記外部ピンとの間に配置され、ダイオード接続されたトランジスタとを含み、
前記トランジスタは、内部降圧回路を構成するトランジスタと同じ既知のしきい値電圧を有し、
所定の機能を有する周辺回路と、
前記周辺回路で用いられる外部から入力される複数の制御信号に基づいて前記指示信号を生成する信号生成回路とをさらに備える、半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004114557A JP3860179B2 (ja) | 2004-04-08 | 2004-04-08 | 半導体装置および内部電源線の電圧のモニタ方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004114557A JP3860179B2 (ja) | 2004-04-08 | 2004-04-08 | 半導体装置および内部電源線の電圧のモニタ方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001103360A Division JP3610020B2 (ja) | 2001-04-02 | 2001-04-02 | 内部電源線の電圧のモニタ方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004281044A true JP2004281044A (ja) | 2004-10-07 |
JP3860179B2 JP3860179B2 (ja) | 2006-12-20 |
Family
ID=33296969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004114557A Expired - Lifetime JP3860179B2 (ja) | 2004-04-08 | 2004-04-08 | 半導体装置および内部電源線の電圧のモニタ方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3860179B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009047473A (ja) * | 2007-08-15 | 2009-03-05 | Fujitsu Ltd | 半導体装置 |
JP2012194183A (ja) * | 2012-05-25 | 2012-10-11 | Fujitsu Ltd | 半導体装置 |
-
2004
- 2004-04-08 JP JP2004114557A patent/JP3860179B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009047473A (ja) * | 2007-08-15 | 2009-03-05 | Fujitsu Ltd | 半導体装置 |
JP2012194183A (ja) * | 2012-05-25 | 2012-10-11 | Fujitsu Ltd | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3860179B2 (ja) | 2006-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2945508B2 (ja) | 半導体装置 | |
JP4046382B2 (ja) | 半導体集積回路装置 | |
US7859322B2 (en) | Internal power-supply circuit | |
WO2010073523A1 (ja) | 半導体集積回路 | |
JP3745877B2 (ja) | 半導体メモリ装置のメモリセルテスト用の高電圧感知回路 | |
KR0136898B1 (ko) | 정확한 특성시험을 행하는 반도체 장치 | |
US6449208B1 (en) | Semiconductor memory device capable of switching reference voltage for generating intermediate voltage | |
KR100798804B1 (ko) | 반도체 메모리 장치 | |
US6327198B1 (en) | Semiconductor memory device having a test mode setting circuit | |
US7782684B2 (en) | Semiconductor memory device operating in a test mode and method for driving the same | |
US20120218019A1 (en) | Internal voltage generating circuit and testing method of integrated circuit using the same | |
US9136844B2 (en) | Semiconductor device having level shifter | |
KR100438237B1 (ko) | 테스트 회로를 갖는 반도체 집적 회로 | |
US20080042730A1 (en) | Internal voltage generating circuit and method for generating internal voltage using the same | |
US7791945B2 (en) | Semiconductor memory device including apparatus for detecting threshold voltage | |
JP3860179B2 (ja) | 半導体装置および内部電源線の電圧のモニタ方法 | |
JP3313081B2 (ja) | 半導体装置 | |
US6628559B2 (en) | Semiconductor memory device having refreshing function | |
KR100457160B1 (ko) | 반도체 메모리 테스트 장치 | |
JP3610020B2 (ja) | 内部電源線の電圧のモニタ方法 | |
US20120155207A1 (en) | Semiconductor device generating internal voltage | |
JP2000030455A (ja) | 半導体記憶装置 | |
KR100303994B1 (ko) | 이디오 디램의 스페셜 테스트 모드 진입 회로 | |
KR100939169B1 (ko) | 전압 발생 장치 | |
KR20050118808A (ko) | 기준전압의 레벨을 선택하기 위한 테스트모드를 갖는반도체메모리소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060811 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060912 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060920 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |