JP2004274376A

JP2004274376A - 情報処理装置及び再送制御方法

Info

Publication number: JP2004274376A
Application number: JP2003062145A
Authority: JP
Inventors: Noboru Tanabe; 昇田邊
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2003-03-07
Filing date: 2003-03-07
Publication date: 2004-09-30
Anticipated expiration: 2023-03-07
Also published as: JP3727928B2

Abstract

【課題】再送による信頼性のある通信を遅延時間の増加やハードウェア使用量の増加を抑制しつつ実現することを可能にする情報処理装置を提供すること。
【解決手段】ホスト１から与えられた送信データをＰＩＯデータ保持部３に保持する。パケット生成部４は送信データをもとに該送信データの記憶場所の情報を含む送信パケットを生成し、これを通信リンク制御部５がネットワークへ送出する。このとき、送信データの記憶領域は解放しない。該送信パケットに対して該送信データの記憶場所の情報を含むＮＡＣＫパケットが受信された場合には、その記憶場所に送信データが未だ記憶されているので、これをもとに送信パケット生成して再送する。ＡＣＫパケットが受信された場合には、送信データの記憶領域を開放する。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、パーソナルコンピュータやワークステーション等の主たる情報処理装置（主装置）に装着されるネットワークインタフェース等の情報処理装置及び再送制御方法に関する。
【０００２】
【従来の技術】
情報処理装置間の通信においては、ＤＭＡ（ＤｉｒｅｃｔＭｅｍｏｒｙＡｃｃｅｓｓ）転送方式が代表的である。ＤＭＡ転送方式では、送信前に送信するパケットのイメージを主記憶上に作成した後に、ＤＭＡコントローラが起動されるために、受信側におけるＣＲＣエラーの検出等に伴う再送要求応答が返ってきた場合、主記憶上のパケットイメージを用いて再度ＤＭＡ転送を実行することで再送を実現することができる。しかし、そのような主記憶上へのパケットイメージの準備やＤＭＡコントローラの設定が終了しないと送信が開始されないために、通信オーバーヘッドが高く、短いパケットの送信ではバンド幅が低下してしまうという問題がある。
【０００３】
一方、近年、ＣＰＵの性能向上を背景に通信遅延の削減を目的として、ＰＩＯ（ＰｒｏｇｒａｍｍｅｄＩ／Ｏ）方式の通信が見直されるようになってきた。ＭｅｍｏｒｙＣｈａｎｎｅｌ（例えば、非特許文献１参照）、ＤＩＭＭｎｅｔ−１（例えば、非特許文献２、３参照）などがその方式を採用し、ＰＣクラスタ構築用ネットワークインタフェースのように遅延時間の低減が重要な用途に用いられている。ところが、これらのネットワークインタフェースの場合は、ＰＩＯ方式の通信の本質的な問題として、送信前に必ずしも送信パケットのイメージが主記憶上にあるとは限らないという問題があり、送信パケットのイメージが主記憶上にない場合は受信側からの再送要求が来たとしてもハードウェア的に再送を行おうにも、送るべきパケットイメージが主記憶に存在しないために再送を実現することができない。そこで、これらのシステムでは、使い方を制限して主記憶上にパケットイメージを作ってからその場所を指定するようなＤＭＡ転送方式と同様なＡＰＩを介して、ソフトウェア的に再送を実現するしかなく、折角の本来のハードウェアが有する低遅延性が、信頼性のある通信を行おうとすると、あまり生かされなくなってしまうという問題があった。
【０００４】
そこで、組み込み用途での基板内または筐体内インターコネクトとして開発されたＲａｐｉｄＩＯ（例えば、非特許文献４参照）では、その規格書によると、ハードウェアによる再送機構が組み込まれていることが明らかになっている。ただし、ここで行われている再送は通信リンクの出力側と入力側で行われている再送であって、これはＤＭＡ通信のみならずＰＩＯ通信においても出来上がったパケットを通信リンクの出力側で全て記憶しておくことにより実現される。ところが、この方式では、中継するスイッチで大量のパケットを記憶しなければならないことになるので、パケットの最大長を短くしなければならず、そのことはＤＭＡ通信を併用する場合の通信バンド幅を低下させる原因ともなる。また、通信リンクに必要なハードウェア量が多くなってしまい、実現する上でのコストが上昇してしまう。さらに、通信エラーの頻度が少ない場合や、中継スイッチが多いシステム環境では、中継スイッチでの遅延時間が余分に増加してしまい、ノード間の通信遅延時間が増加してしまうという問題があった。
【０００５】
【非特許文献１】
ＦｉｌｌｏａｎｄＧｉｌｌｅｔｔ ”ＡｒｃｈｉｔｅｃｔｕｒｅａｎｄＩｍｐｌｅｍｅｎｔａｔｉｏｎｏｆＭＥＭＯＲＹＣＨＡＮＮＥＬ２ ”，ＤｉｇｉｔａｌＴｅｃｈｎｉｃａｌＪｏｕｒｎａｌ，Ｖｏｌ．９（１）（１９９７）
【０００６】
【非特許文献２】
田邊，濱田，山本，今城，中條，工藤，天野：ＤＩＭＭスロット搭載型ネットワークインタフェースＤＩＭＭｎｅｔ−１とその低遅延通信機構ＡＯＴＦ，情報処理学会論文誌ハイパフォーマンスコンピューティングシステム，Ｖｏｌ．４３，Ｎｏ．ＳＩＧ（ＨＰＳ７）（２００３）
【０００７】
【非特許文献３】
田邊，山本，濱田，中條，工藤，天野：ＤＩＭＭスロット搭載型ネットワークインタフェースＤＩＭＭｎｅｔ−１とその高バンド幅通信機構ＢＯＴＦ，情報処理学会論文誌，Ｖｏｌ．４３，Ｎｏ．４，ｐｐ．８６６−８７８（２００２）
【０００８】
【非特許文献４】
ＲａｐｉｄＩＯＴｒａｄｅＡｓｓｏｃｉａｔｉｏｎ “ＲａｐｉｄＩＯＩｎｔｅｒｃｏｎｎｅｃｔＳｐｅｃｉｆｉｃａｔｉｏｎ，Ｒｅｖｉｓｉｏｎ１．２”（２００２）
【０００９】
【発明が解決しようとする課題】
以上説明したように、再送によって信頼性のある通信を行うためには、ＤＭＡ通信方式でもＰＩＯ通信方式でも、遅延時間の増大や短いパケット送信におけるバンド幅低下が発生するという問題があった。そのハードウェアによる解決法においても、ハードウェア量が多く必要になってしまうという問題があった。
【００１０】
本発明は、上記事情を考慮してなされたもので、再送による信頼性のある通信を遅延時間の増加やハードウェア使用量の増加を抑制しつつ実現することを可能にする情報処理装置及び再送制御方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明は、主装置に接続される情報処理装置において、
前記主装置から与えられた送信データを記憶する記憶手段と、
前記送信データをもとに、前記記憶手段上の前記送信データの記憶場所を示す標識情報を含む送信パケットを生成する生成手段と、
前記生成手段が生成した前記送信パケットを送信する送信手段と、
前記送信手段が送信した前記送信パケットに対する応答パケットを受信する受信手段と、
前記受信手段が前記応答パケットとしてＮＡＣＫパケットを受信した場合には、前記生成手段に、前記記憶手段上の該ＮＡＣＫパケットに含まれる前記標識情報により示される記憶場所に記憶している前記送信データをもとに送信パケットを再度生成させ、該再度生成した送信パケットを送信する再送信手段とを備えたことを特徴とする。
【００１２】
また、本発明は、主装置に接続される情報処理装置において、
前記主装置から与えられた送信データを記憶する記憶手段と、
前記記憶手段に記憶した送信データをもとに送信パケットを生成する生成手段と、
前記生成手段が生成した前記送信パケットのコピーを保存するためのキャッシュメモリと、
前記コピーを保存するための外部メモリと、
前記コピーを前記キャッシュメモリに保存し、該コピーを保存したことにより前記キャッシュメモリの記憶容量が不足した場合には、前記コピーを前記外部メモリに保存する保存手段と、
前記保存手段に保存した前記送信パケットを送信する送信手段と、
前記送信手段が送信した送信パケットに対する応答パケットを受信する受信手段と、
前記受信手段が前記応答パケットとしてＮＡＣＫパケットを受信した場合には、前記送信手段に、該応答パケットの応答対象である、前記キャッシュメモリ又は前記外部メモリに保存している前記送信パケットのコピーを用いて、該送信パケットを送信する再送信手段とを備えたことを特徴とする。
【００１３】
また、本発明は、主装置に接続される情報処理装置において、
前記主装置から与えられた送信データを記憶する記憶手段と、
前記記憶手段に記憶した送信データをもとに送信パケットを生成する生成手段と、
前記主装置から与えられた前記送信データのコピーを保存するためのキャッシュメモリと、
前記コピーを保存するための外部メモリと、
前記コピーを前記キャッシュメモリに保存し、該コピーを保存したことにより前記キャッシュメモリの記憶容量が不足した場合には、前記コピーを前記外部メモリに保存する保存手段と、
前記生成手段が生成した前記送信パケットを送信する送信手段と、
前記送信手段が送信した送信パケットに対する応答パケットを受信する受信手段と、
前記受信手段が前記応答パケットとしてＮＡＣＫパケットを受信した場合には、前記生成手段に、前記キャッシュメモリ又は前記外部メモリに保存している該応答パケットの応答対象である前記送信パケットを生成するときのもととなった送信データのコピーを用いて、前記送信パケットを再度生成させ、この再度生成した送信パケットを送信する再送信手段とを備えたことを特徴とする。
【００１４】
また、本発明は、主装置に接続される情報処理装置における再送制御方法であって、
前記主装置から与えられた送信データを記憶するステップと、
記憶した前記送信データをもとに、前記送信データの記憶場所を示す標識情報を含む送信パケットを生成するステップと、
生成した前記送信パケットを送信するステップと、
送信した前記送信パケットに対する応答パケットを受信するステップと、
前記応答パケットとしてＮＡＣＫパケットを受信した場合には、該ＮＡＣＫパケットに含まれる前記標識情報により示される記憶場所に記憶している前記送信データをもとに、前記送信パケットを再度生成し、この生成した送信パケットを送信するステップとを有することを特徴とする。
【００１５】
また、本発明は、主装置に接続される情報処理装置における再送制御方法であって、
前記主装置から与えられた送信データを記憶するステップと、
記憶した前記送信データをもとに送信パケットを生成するステップと、
生成した前記送信パケットのコピーをキャッシュメモリに保存し、該コピーを保存したことによりキャッシュメモリの記憶容量が不足した場合には、該コピーを外部メモリに保存するステップと、
保存した前記送信パケットを送信するステップと、
送信した前記送信パケットに対する応答パケットを受信するステップと、
前記応答パケットとしてＮＡＣＫパケットを受信した場合には、該応答パケットの応答対象である、前記キャッシュメモリ又は前記外部メモリに保存している前記送信パケットのコピーを用いて、該送信パケットの再送を行うステップとを有することを特徴とする。
【００１６】
また、本発明は、主装置に接続される情報処理装置における再送制御方法であって、
前記主装置から与えられた送信データを記憶するステップと、
記憶した前記送信データをもとに送信パケットを生成するステップと、
前記主装置から与えられた前記送信データのコピーをキャッシュメモリに保存し、該コピーを保存したことにより前記キャッシュメモリの記憶容量が不足した場合には、該コピーを外部メモリに保存するステップと、
生成した前記送信パケットを送信するステップと、
送信した前記送信パケットに対する応答パケットを受信するステップと、
前記応答パケットとしてＮＡＣＫパケットを受信した場合には、前記キャッシュメモリ又は前記外部メモリに保存している該応答パケットの応答対象である前記送信パケットを生成するときのもととなった送信データのコピーを用いて、前記パケットを再度生成し、この再度生成した送信パケットを送信するステップとを有することを特徴とする。
【００１７】
本発明によれば、再送による信頼性のある通信を遅延時間の増加やハードウェア使用量の増加を抑制しつつ実現することができる。
【００１８】
【発明の実施の形態】
以下、図面を参照しながら発明の実施の形態を説明する。
【００１９】
（第１の実施形態）
以下では、情報処理装置の一例としてネットワークインタフェース装置に本発明を適用した場合を例にとって説明する。
【００２０】
図１に、本実施形態に係るネットワークインタフェース装置（情報処理装置）の構成例を示す。
【００２１】
図１に示されるように、ホストコンピュータ（以下、ホストと呼ぶ）１とのインタフェースをとるホストバスインタフェース部２を介して、ホスト１からの書き込みデータを保持するＰＩＯデータ保持部３と、パケット生成部４と、通信リンク制御部５と、受信制御部６と、ＡＣＫ主導型資源管理制御部７を備えている。
【００２２】
なお、図４に示した従来のネットワークインタフェースと比較すると、従来例ではＡＣＫ主導型ではない資源管理制御部を用いているのに対し、本実施形態ではＡＣＫ主導型の資源管理制御部７を用いている点が相違している。
【００２３】
このＡＣＫ主導型資源管理制御部７は、状態フラグ８を有している。状態フラグ８は、ＰＩＯデータ保持部３の所定の資源（例えば、一定のメモリ領域ごと）に対応して設けられ、各状態フラグは、対応するＰＩＯデータ保持部３の資源が使用中かあるいは開放されているかを示す。
【００２４】
ホスト１は、状態フラグ８をポーリングして、それが解放状態にある場合は、その状態フラグ８に対応するＰＩＯデータ保持部３の資源を使った新たな送信を開始することができる。
【００２５】
まず、ホスト１は、ホストバスインタフェース部２を介して、資源管理制御部７の状態フラグ８を読み出してＰＩＯデータ保持部３の所定の資源が書き込み可能な状態にあることを確認し、ＰＩＯデータ保持部３に送信するパケットを生成するのに必要な情報をプログラムにより書き込む。ＰＩＯデータ保持部３は、例えば、ＤＩＭＭｎｅｔ−１を用いる場合、前掲の非特許文献２に記載のＡＯＴＦ送信機構におけるトランザクションＦＩＦＯや、非特許文献３に記載のＢＯＴＦ送信機構におけるＷｉｎｄｏｗメモリが、これに相当する。パケット生成部４は、ＰＩＯデータ保持部３にホスト１から書き込まれたデータをもとにパケットを生成し、通信リンク制御部５に伝送し、通信リンク制御部５がこのパケットをネットワークへ送出する。なお、これまでの基本的な動作は、従来例と同様で構わない。
【００２６】
しかし、その際に、従来例とは異なり、本実施形態では生成したパケットのもととなったデータのＰＩＯデータ保持部３における場所を特定可能な「資源管理情報」を当該パケット内に組み込む。この情報としては、例えば、ＡＯＴＦ送信機構に適用する場合は、トランザクションＦＩＦＯを構成するメモリのアドレス、ＢＯＴＦ送信機構に適用する場合は、ＷｉｎｄｏｗメモリのＷｉｎｄｏｗ−ＩＤや、それらと同等の情報を有する情報であればよい。
【００２７】
さらに、好ましくは、ヘッダー情報に対する誤り検出訂正符合や、ＣＲＣ等のパケット本体に対する誤り検出符号や、送信元や送信先を記したルーティング情報や、生成したパケットの時間的順序関係を示すパケットシーケンス番号などがパケットに付加された上で、ネットワークへ送出される。
【００２８】
また、ホスト１からＰＩＯデータ保持部３に送信するパケットを生成するのに必要な情報が書き込まれると、資源管理制御部７は、対応する状態フラグ８を、使用中を示す状態に更新する。
【００２９】
受信側のネットワークインタフェース１１は、ネットワークを介して通信リンク制御部５から入ってきたパケットが、ヘッダーとボディ部の双方にエラーが無く、無事にパケットヘッダで指定された受信が行われた場合は、ヘッダーに記載された送信元に資源管理情報を付けてＡＣＫパケットを、パケット生成部４で生成し、通信リンク制御部５から返送する。一方、例えばヘッダーにはエラーが無く、パケットボディ部にＣＲＣエラーが検出された等の何らかの理由で再送が必要な場合は、再送を送信元に要求するために、ヘッダーに記載された送信元に資源管理情報を付けてＮＡＣＫパケットを、パケット生成部４で生成し、通信リンク制御部５から返送する。そして、ＡＣＫパケットまたはＮＡＣＫパケットが送信側のネットワークインタフェース１１に届く。
【００３０】
図４の従来例ではパケット生成部１０４がパケット生成を完了した段階で、ＰＩＯデータ保持部１０３上のパケット生成に用いた資源を解放してしまう。よって、再送に用いるべきパケット生成用データはネットワークインタフェース側には残っていないので、ホスト側に割り込みをかけるなどして、事前にソフトウェア的にコピーされたパケット生成用データを用いて、再送を行うしかない。従って、従来はＰｒｏｇｒａｍｍｅｄＩ／Ｏ方式を用いて送信元と送信先の二点間で再送を行う場合は、ＤＭＡ方式と同様に、パケットを送信する前に、パケットを生成するのに必要なデータを主記憶上にソフトウェア的にコピーしておく必要があり、送信遅延時間を大きなものにしていた。
【００３１】
これに対して本実施形態では、パケット生成部４がパケット生成を完了した段階でＰＩＯデータ保持部３上の当該パケット生成に用いた資源を解放するのではなく、ＡＣＫパケットを送信側の通信リンク制御部５を介して受信制御部６が受信した場合に、はじめて、受信制御部６の制御よって、ＡＣＫ主導型資源管理部７が該ＡＣＫパケットのヘッダー内の資源管理情報をもとに、保持されていた資源を解放し、それに対応する状態フラグ８を、解放中を示す状態に更新する。
【００３２】
ＮＡＣＫパケットを送信側の通信リンク制御部５を介して受信制御部６が受信した場合には、未だＰＩＯデータ保持部３上の当該パケット生成に用いた資源が解放されていないので、受信制御部６の制御よって、パケット生成部４は、該ＮＡＣＫパケットのヘッダー内の資源管理情報をもとに対応するＰＩＯデータ保持部３上のデータを用いて再びパケットを生成し、通信リンク制御部５を介してネットワークにパケットを再送する。
【００３３】
ここで、好ましくは、再送した回数を計数するカウンタを更新し、過去数回分の再送が生じた送信先やパケットシーケンス番号等を記録するとよい。上記カウンタが一定回数になるとホスト１への割り込みが発生し、ホスト１は過去数回分の再送が生じた送信先やパケットシーケンス番号をもとに、どの部分がどの程度不安定かということを解析して適切な対処を行うことができる。それ以外の再送に関わる処理（例えば送信起動前のパケットイメージの作成やそれを用いた再送起動など）はホスト１では行われず、上記のようにハード的に再送が行われているので、少ない頻度でしか再送が発生しない状況では遅延時間の短縮化がなされる。
【００３４】
また、ＲａｐｉｄＩＯにおける経路上の全ての通信リンク間で行われる再送とは異なり、本実施形態では通信の送信元と送信先の二点間で行われる再送であるので、通過点におけるハードウェアや処理が簡略化され、コストの低下と遅延時間の短縮が達成される。
【００３５】
なお、上記の例では再送自体を完全にハード的に実現した例を示したが、再送の発生頻度は少ないということを前提に、再送要求が来たことをホストに割り込みで通知し、ヘッダー内の資源管理情報をもとにホストからソフト的に再度送信を起動するように構成してもよい。
【００３６】
（第２の実施形態）
図２に、本実施形態に係るネットワークインタフェース装置（情報処理装置）の構成例を示す。
【００３７】
第１の実施形態（図１）との相違は、キャッシュメモリ１２、メモリ制御部１３、外部メモリ１４が追加されている点と、資源管理制御部７２が、ＡＣＫ主導型ではなく、図４と同様にパケット生成完了時に資源解放が行われるタイプである点である。
【００３８】
以下では、第１の実施形態と相違する点を中心に説明する。
【００３９】
図１の構成例は、ＡＣＫパケットが戻ってくるまで資源管理制御部７のそのＡＣＫパケットに対応する資源が解放されないために、ホスト１側は送信用のデータ書き込みを行える状態であっても、資源管理制御部７上の資源が全てＡＣＫパケット待ち状態になってしまっていて書き込みが遅延される状況もあり得る。
【００４０】
一方、本実施形態では、資源管理制御部７２が従来例と同様にパケット生成完了時に資源解放が行われるタイプであるので、第１の実施形態に比べて早期に資源解放が行われるので上記の遅延が発生する確率が低下する。
【００４１】
パケット生成時の動作としては、「ホスト１からの書き込みデータに基づいて生成したパケットのコピーをキャッシュメモリ１２に保存することを試みること」をメモリ制御部１３が行う。キャッシュメモリ１２は比較的小容量のメモリであり、キャッシュメモリ１２が溢れていない場合は外部メモリ１４へのアクセスを発生させることなく、キャッシュメモリ１２に生成したパケットのコピーが蓄積されていく。
【００４２】
パケットのコピーは、たとえば送信パケットやそれに対応する応答パケットに付加されているパケットシーケンシャル番号等の、送信パケットを識別することが可能な情報とともに管理される。
【００４３】
一方、キャッシュメモリ１２が溢れた場合は外部メモリ１４に生成したパケットのコピーを保存する。このため、キャッシュメモリというＬＳＩ上の少ないハードウェアを使用するにも関わらず、キャッシュメモリ容量を越える多数のパケットに対してＡＣＫパケットが届かない状況にも対応することが可能となる。なお、キャッシュメモリ１２が溢れて外部メモリ１４にアクセスが発生した場合は、外部メモリ１４を受信パケット退避などの何らかの用途で用いている場合はアクセス競合のために性能低下が起きる可能性が発生する。
【００４４】
上記のような生成したパケットをキャッシュメモリ１２または外部メモリ１４に蓄積している状態にある送信側にＡＣＫパケットが返送されてきた場合は、パケットの送信が成功したことによって再送の必要が無くなったため、そのＡＣＫパケットに対応するパケットのコピーをキャッシュメモリ１２または外部メモリ１４から削除する。
【００４５】
一方、ＮＡＣＫパケットが返送されてきた場合は再送が必要なので、そのＡＣＫパケットに対応するパケットのコピーをキャッシュメモリ１２または外部メモリ１４から読み出して再送を行うことができる。
【００４６】
以上のようにして、キャッシュメモリが溢れないうちにＡＣＫパケットまたはＮＡＣＫパケットが帰ってくるようなネットワークがあまり混雑していない状況では外部メモリへのアクセスもなく、ＰＩＯ方式の送信であるにもかかわらず送信前にソフト的にパケット生成用データをメモリ上にコピーすることなく、再送を実現できる。
【００４７】
（第３の実施形態）
図３に、本実施形態に係るネットワークインタフェース装置（情報処理装置）の構成例を示す。
【００４８】
第２の実施形態（図２）との相違は、キャッシュメモリ１２、メモリ制御部１３、外部メモリ１４がパケット生成部４から出力されるパケットを格納していく構成ではなく、ホストバスインタフェース２からの書き込みデータをＰＩＯデータ保持部３への格納と並行して行えるように構成されている点である。
【００４９】
以下では、第２の実施形態と相違する点を中心に説明する。
【００５０】
ＰＩＯデータ保持部３へ格納されるＰＩＯデータのコピーは、たとえば送信パケットやそれに対応する応答パケットに付加されるＰＩＯデータシーケンシャル番号等の、ＰＩＯデータを識別することが可能な情報とともに管理される。
【００５１】
ＡＣＫパケットが帰ってきた場合の動作は、第２の実施形態と同様である。
【００５２】
一方、ＮＡＣＫパケットが返送されてきた場合は再送が必要なので、そのＡＣＫパケットに対応するパケットのもととなった書き込みデータのコピーを、キャッシュメモリ１２または外部メモリ１４から読み出して再送を行う。
【００５３】
ＮＡＣＫパケットが帰ってきて再送が発生する場合は、パケット生成部４での処理が繰り返されるので、本実施形態の方が若干性能が低くなるが、再送自体はそれほど多くの頻度では発生しない状況では両者の性能差はわずかである。
【００５４】
第２の実施形態でも本実施形態でも、送信前にソフト的にパケット生成用データをメモリ上にコピーすることなく、ハード的に再送用のデータがコピーされていくために、従来例と比べて遅延時間を短くすることができ、キャッシュメモリ１２による少ないハードウェア量で多くのＡＣＫパケットが届かないパケットに対して対応することが可能である点も、同様の効果がある。
【００５５】
なお、第２の実施形態と本実施形態は、パケットとパケット生成用にホストから書き込まれるデータの大小関係や、再送時のパケット生成にかかる時間と再送頻度に伴うその重要性に応じて、いずれの構成の方が優れるかが変動する。例えば、再送時のパケット生成にかかる時間の短さが、キャッシュメモリがミスヒットした場合のペナルティに比べて重要であったり、パケットの方がホストから書き込まれるデータよりもデータ量が少なくて済む場合などは、第２の実施形態の構成が適する。その逆の場合は、第３の実施形態の構成が適する。概ね、ＣＲＣ等の付加によってパケットの方がホストから書き込まれる元データよりも大きくなるので、少ない記憶データ量で済む第３の実施形態の構成がキャッシュメモリのヒット率が向上するために適する場合が多いと考えられる。その差は、パケット長が短くてＣＲＣの比率が高くなる場合ほど大きくなる。
【００５６】
なお、各実施形態で例示した構成は一例であって、それ以外の構成を排除する趣旨のものではなく、例示した構成の一部を他のもので置き換えたり、例示した構成の一部を省いたり、例示した構成に別の機能を付加したり、それらを組み合わせたりすることなどによって得られる別の構成も可能である。また、例示した構成と論理的に等価な別の構成、例示した構成と論理的に等価な部分を含む別の構成、例示した構成の要部と論理的に等価な別の構成なども可能である。また、例示した構成と同一もしくは類似の目的を達成する別の構成、例示した構成と同一もしくは類似の効果を奏する別の構成なども可能である。
【００５７】
また、各種構成部分についての各種バリエーションは、適宜組み合わせて実施することが可能である。
【００５８】
本発明は、上述した実施の形態に限定されるものではなく、その技術的範囲において種々変形して実施することができる。
【００５９】
【発明の効果】
本発明によれば、再送による信頼性のある通信を遅延時間の増加やハードウェア使用量の増加を抑制しつつ実現することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る情報処理装置の構成例を示す図
【図２】同実施形態に係る情報処理装置の他の構成例を示す図
【図３】同実施形態に係る情報処理装置のさらに他の構成例を示す図
【図４】従来の情報処理装置について説明するための図
【符号の説明】
１…ホストコンピュータ、２…ホストバスインタフェース、３…ＰＩＯデータ保持部、４…パケット生成部、５…通信リンク制御部、６…受信制御部、７…ＡＣＫ主導型資源管理制御部、１０…ＬＳＩ、１１…ネットワークインタフェース、１２…キャッシュメモリ、１３…メモリ制御部、１４…外部メモリ、７２…資源管理制御部

Claims

主装置に接続される情報処理装置において、
前記主装置から与えられた送信データを記憶する記憶手段と、
前記送信データをもとに、前記記憶手段上の前記送信データの記憶場所を示す標識情報を含む送信パケットを生成する生成手段と、
前記生成手段が生成した前記送信パケットを送信する送信手段と、
前記送信手段が送信した前記送信パケットに対する応答パケットを受信する受信手段と、
前記受信手段が前記応答パケットとしてＮＡＣＫパケットを受信した場合には、前記生成手段に、前記記憶手段上の該ＮＡＣＫパケットに含まれる前記標識情報により示される記憶場所に記憶している前記送信データをもとに送信パケットを再度生成させ、該再度生成した送信パケットを送信する再送信手段とを備えたことを特徴とする情報処理装置。
前記記憶手段上のある記憶場所が使用中か又は未使用かを示すフラグ情報を、前記主装置から読み取り可能に保持する保持手段と、
前記主装置から与えられた前記送信データを前記記憶手段に記憶している場合に、前記保持手段に保持する、前記記憶手段上の該送信データの記憶場所に対応するフラグ情報を、使用中を示す状態に更新し、前記受信手段が前記応答パケットとしてＡＣＫパケットを受信した場合には、前記保持手段に保持する前記フラグ情報のうち、該ＡＣＫパケットに含まれる前記標識情報により示される前記記憶手段上の記憶場所に対応するフラグ情報を、未使用を示す状態に更新する手段とを更に備えたことを特徴とする請求項１に記載の情報処理装置。
主装置に接続される情報処理装置において、
前記主装置から与えられた送信データを記憶する記憶手段と、
前記記憶手段に記憶した送信データをもとに送信パケットを生成する生成手段と、
前記生成手段が生成した前記送信パケットのコピーを保存するためのキャッシュメモリと、
前記コピーを保存するための外部メモリと、
前記コピーを前記キャッシュメモリに保存し、該コピーを保存したことにより前記キャッシュメモリの記憶容量が不足した場合には、前記コピーを前記外部メモリに保存する保存手段と、
前記保存手段に保存した前記送信パケットを送信する送信手段と、
前記送信手段が送信した送信パケットに対する応答パケットを受信する受信手段と、
前記受信手段が前記応答パケットとしてＮＡＣＫパケットを受信した場合には、前記送信手段に、該応答パケットの応答対象である、前記キャッシュメモリ又は前記外部メモリに保存している前記送信パケットのコピーを用いて、該送信パケットを送信する再送信手段とを備えたことを特徴とする情報処理装置。
前記保存手段は、前記受信手段が前記応答パケットとしてＡＣＫパケットを受信した場合に、前記キャッシュメモリ又は前記外部メモリに保存している、該応答パケットの応答対象である送信パケットの前記コピーを破棄することを特徴とする請求項３に記載の情報処理装置。
主装置に接続される情報処理装置において、
前記主装置から与えられた送信データを記憶する記憶手段と、
前記記憶手段に記憶した送信データをもとに送信パケットを生成する生成手段と、
前記主装置から与えられた前記送信データのコピーを保存するためのキャッシュメモリと、
前記コピーを保存するための外部メモリと、
前記コピーを前記キャッシュメモリに保存し、該コピーを保存したことにより前記キャッシュメモリの記憶容量が不足した場合には、前記コピーを前記外部メモリに保存する保存手段と、
前記生成手段が生成した前記送信パケットを送信する送信手段と、
前記送信手段が送信した送信パケットに対する応答パケットを受信する受信手段と、
前記受信手段が前記応答パケットとしてＮＡＣＫパケットを受信した場合には、前記生成手段に、前記キャッシュメモリ又は前記外部メモリに保存している該応答パケットの応答対象である前記送信パケットを生成するときのもととなった送信データのコピーを用いて、前記送信パケットを再度生成させ、この再度生成した送信パケットを送信する再送信手段とを備えたことを特徴とする情報処理装置。
前記保存手段は、前記受信手段が前記応答パケットとしてＡＣＫパケットを受信した場合に、前記キャッシュメモリ又は前記外部メモリに保存している、該応答パケットの応答対象である送信パケットのもととなった送信データの前記コピーを破棄することを特徴とする請求項５に記載の情報処理装置。
主装置に接続される情報処理装置における再送制御方法であって、
前記主装置から与えられた送信データを記憶するステップと、
記憶した前記送信データをもとに、前記送信データの記憶場所を示す標識情報を含む送信パケットを生成するステップと、
生成した前記送信パケットを送信するステップと、
送信した前記送信パケットに対する応答パケットを受信するステップと、
前記応答パケットとしてＮＡＣＫパケットを受信した場合には、該ＮＡＣＫパケットに含まれる前記標識情報により示される記憶場所に記憶している前記送信データをもとに、前記送信パケットを再度生成し、この生成した送信パケットを送信するステップとを有することを特徴とする再送制御方法。
主装置に接続される情報処理装置における再送制御方法であって、
前記主装置から与えられた送信データを記憶するステップと、
記憶した前記送信データをもとに送信パケットを生成するステップと、
生成した前記送信パケットのコピーをキャッシュメモリに保存し、該コピーを保存したことによりキャッシュメモリの記憶容量が不足した場合には、該コピーを外部メモリに保存するステップと、
保存した前記送信パケットを送信するステップと、
送信した前記送信パケットに対する応答パケットを受信するステップと、
前記応答パケットとしてＮＡＣＫパケットを受信した場合には、該応答パケットの応答対象である、前記キャッシュメモリ又は前記外部メモリに保存している前記送信パケットのコピーを用いて、該送信パケットの再送を行うステップとを有することを特徴とする再送制御方法。
主装置に接続される情報処理装置における再送制御方法であって、
前記主装置から与えられた送信データを記憶するステップと、
記憶した前記送信データをもとに送信パケットを生成するステップと、
前記主装置から与えられた前記送信データのコピーをキャッシュメモリに保存し、該コピーを保存したことにより前記キャッシュメモリの記憶容量が不足した場合には、該コピーを外部メモリに保存するステップと、
生成した前記送信パケットを送信するステップと、
送信した前記送信パケットに対する応答パケットを受信するステップと、
前記応答パケットとしてＮＡＣＫパケットを受信した場合には、前記キャッシュメモリ又は前記外部メモリに保存している該応答パケットの応答対象である前記送信パケットを生成するときのもととなった送信データのコピーを用いて、前記パケットを再度生成し、この再度生成した送信パケットを送信するステップとを有することを特徴とする再送制御方法。