JP2004274360A - Amplifier circuit, receiving circuit and optical receiving circuit - Google Patents
Amplifier circuit, receiving circuit and optical receiving circuit Download PDFInfo
- Publication number
- JP2004274360A JP2004274360A JP2003061900A JP2003061900A JP2004274360A JP 2004274360 A JP2004274360 A JP 2004274360A JP 2003061900 A JP2003061900 A JP 2003061900A JP 2003061900 A JP2003061900 A JP 2003061900A JP 2004274360 A JP2004274360 A JP 2004274360A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- amplifier
- voltage signal
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は増幅回路、受信回路及び光受信回路に関するものである。
近年、PDA(Personal Digital Assistants) 等の携帯端末、携帯電話等の電子機器には、光信号を利用し、空間を介してデータの送受信を行う光通信装置が搭載されている。例えば、赤外線を利用した赤外線データ通信機能等がそれである。また、コンピュータ等には、光ファイバ等の通信媒体を介してデータの送受信を行う光通信装置が搭載されている。これらの光通信装置では、低価格化と高性能化が求められている。
【0002】
【従来の技術】
図17は、従来の光受信アンプ70を示すブロック回路図である。
光受信アンプ70にはフォトダイオードPDが接続され、このフォトダイオードPDは受光量に対応した受信電流IPDを生成する。光受信アンプ70は、その受信電流IPDに基づく受信信号RXを出力する。
【0003】
この光受信アンプ70は差動型アンプであり、プリアンプ71、バンドパスフィルタ72、メインアンプ73及びコンパレータ74を備えている。プリアンプ71は、受信電流IPDを電流−電圧変換して電圧信号VAPを生成する。バンドパスフィルタ72は、そのプリアンプ71の差動出力を取り込んでフィルタリング処理を施した信号VB を出力する。メインアンプ73は、バンドパスフィルタ72から出力される信号VB を差動増幅して信号VAMを生成し、コンパレータ74は、メインアンプ73の差動出力を二値化して受信信号RXを出力する。
【0004】
【特許文献1】
特開2001−211040号公報(第7図)
【特許文献2】
特公平7−50862号公報
【0005】
【発明が解決しようとする課題】
ところで、上記のような光受信アンプ70では、入力光に、目的の信号以外の成分がある場合、光受信アンプ70の周波数特性やゲイン特性を調整して、S/N比を向上する必要がある。例えば、入力信号レベルが大きい(入力光量が多い)場合には、光受信アンプ70の総合ゲインを下げるとともに周波数特性を上げる(カットオフ周波数を高域側にする)等の調整を行う。
【0006】
従来より、ゲインを調整する方法として自動ゲイン調整(AGC)回路を用いた構成がある(例えば特許文献1参照)。一方、周波数特性を調整する方法として、プリアンプに設けた可変フィルタをメインアンプのピーク検出信号で外部の制御回路を介してフィードバックすることで、受信光の強度に応じた周波数特性の帯域補償を自動で行うようにした構成がある(例えば特許文献2参照)。
【0007】
これらの構成を用いることで、周波数特性とゲイン特性の双方の調整を行うことは可能である。しかしながら、従来において、周波数特性の調整は外部からの制御が必要であるため、それによる端子数の増加等に伴い、回路規模が大きくなるという問題があった。また、周波数特性の調整を上記のようにメインアンプのピーク検出信号に基づいて行う場合、入力信号レベルの小さな信号を検出することは困難であり、小入力でのロス量が大きくなるという問題があった。因みに、周波数特性をフィルタによって調整することも可能だが、3次以上の高精度フィルタ等が必要になり、回路規模の増大及びコストアップの問題がある。
【0008】
本発明は、上記問題点を解決するためになされたものであって、その目的は、受信光に応じたゲイン特性及び周波数特性に自動調整してS/N比の向上を容易に図ることのできる増幅回路、受信回路及び光受信回路を提供することにある。
【0009】
【課題を解決するための手段】
上記目的を達成するため、請求項1に記載の発明によれば、入力電流を第1の電圧信号に変換する第1の増幅器と、前記第1の電圧信号を第1のフィルタを介して帯域制限した信号を増幅して第2の電圧信号を生成する第2の増幅器と、を含む増幅回路であって、前記第1の電圧信号のレベルを検出し、その検出結果に応じて前記第1のフィルタの周波数特性を可変する自動周波数調整回路と、前記第1及び前記第2の電圧信号の何れか一方のレベルを検出し、その検出結果に応じて前記第1及び前記第2の増幅器の少なくとも一方のゲイン特性を可変する自動ゲイン調整回路とを備えた。この構成によれば、光入力信号の大きさを精度よく検出可能であり、光入力信号の小さい時は高ゲイン設定かつ周波数特性を低域側に設定し、光入力信号の大きい時は低ゲイン設定かつ周波数特性を高域側に設定することができる。その結果、受光量に応じた最適なゲイン特性及び周波数特性に自動調整してS/N比の向上を容易に図ることができる。
【0010】
請求項2に記載の発明によれば、入力電流を第1の電圧信号に変換する第1の増幅器と、前記第1の電圧信号を第1のフィルタを通して帯域制限した信号を増幅して第2の電圧信号を生成する第2の増幅器と、を含む増幅回路であって、前記第1の電圧信号のレベルを検出し、その検出結果に応じて、前記第1のフィルタの周波数特性と前記第1及び前記第2の増幅器の少なくとも一方のゲイン特性とを可変する自動ゲイン&周波数調整回路を備えた。この構成によれば、光入力信号の大きさを精度よく検出可能であり、光入力信号の小さい時は高ゲイン設定かつ周波数特性を低域側に設定し、光入力信号の大きい時は低ゲイン設定かつ周波数特性を高域側に設定することができる。その結果、受光量に応じた最適なゲイン特性及び周波数特性に自動調整してS/N比の向上を容易に図ることができる。また、回路規模を削減して、低コスト化を図ることができる。
【0011】
請求項3に記載の発明によれば、前記第1の電圧信号の信号帯域内に含まれる高周波数信号を抽出する第2のフィルタを備え、前記第1の電圧信号を前記第2のフィルタに取り込んでフィルタリング処理を施し、前記第2のフィルタの出力信号に基づいて前記第1の電圧信号のレベルを検出する。この構成によれば、高速ビットレートのパルス幅の細い信号のレベル検出をより高い精度で行うことができる。
【0012】
請求項4に記載の発明によれば、前記自動周波数調整回路は、前記第1の電圧信号のレベルを検出して保持するピークホールド回路と、前記ピークホールド回路の出力信号と第1基準信号との電位差を増幅して周波数調整信号を生成する増幅器とを含む。
【0013】
請求項5に記載の発明によれば、前記自動ゲイン&周波数調整回路は、前記第1の電圧信号のレベルを検出して保持するピークホールド回路と、前記ピークホールド回路の出力信号と第1基準信号との電位差を増幅して周波数調整信号を生成する増幅器と、前記ピークホールド回路の出力信号と第2基準信号との電位差を増幅してゲイン調整信号を生成する増幅器とを含む。この構成によれば、周波数調整とゲイン調整を簡易な回路構成で実現することができる。
【0014】
請求項6に記載の発明によれば、前記第2の電圧信号を二値化した二値信号を生成する比較器と、前記二値信号の遷移に応答して、前記第1の電圧信号のレベル検出結果に応じた一定のパルス幅を持つ信号を出力するワンショット・パルス回路とを備えた。この構成によれば、光入力信号の大きさに依らずに、安定したパルス幅を持つデジタル信号(二値信号)を出力することができる。
【0015】
請求項7に記載の発明によれば、前記第1及び前記第2の増幅器に供給される電源の電源変動を検出する電源検出回路を備え、前記電源検出結果による検出結果を取り込んで前記第1の電圧信号のレベルを検出する。この構成によれば、電源ノイズを検出することで、ノイズ耐性を向上することができる。
【0016】
請求項8に記載の発明によれば、光入力信号を受ける受光素子と、請求項1乃至7の何れか一項記載の増幅回路とを備えた光受信回路が実現される。
請求項9に記載の発明によれば、入力電流を電流電圧変換した電圧信号を所定の周波数に帯域制限するフィルタを有し、第1のビットレートを有する第1の信号と、前記第1のビットレートよりも低い第2のビットレートを有する第2の信号とを受信する受信回路において、自動周波数調整回路は、前記電圧信号のレベルが前記第1の信号を受信可能とするレベルよりも小さい場合に、前記フィルタの通過特性を前記第2の信号の周波数帯域に自動で設定することが可能である。
【0017】
請求項10に記載の発明によれば、前記自動周波数調整回路は、前記電圧信号のレベルが前記第1の信号を受信可能とするレベルを有している場合に、前記フィルタの通過特性を前記第1の信号の周波数帯域に自動で設定することが可能である。
【0018】
【発明の実施の形態】
(第一実施形態)
以下、本発明を具体化した第一実施形態を図1〜図8に従って説明する。
【0019】
図1は、第一実施形態の光受信アンプ10を示すブロック回路図である。
この光受信アンプ10の入力端子にはフォトダイオードPDが接続され、フォトダイオードPDは受光量に対応した受信電流IPDを生成する。光受信アンプ10は、その受信電流IPDに基づく受信信号RXを出力する。
【0020】
光受信アンプ10は差動型アンプであり、プリアンプ11、バンドパスフィルタ(帯域通過フィルタ)12、メインアンプ13、ディレイ回路14、コンパレータ15及び自動ゲイン&周波数調整(以下、AGF)回路16を備えている。
【0021】
プリアンプ11は差動出力を持ち、フォトダイオードPDが生成する受信電流IPDを電流−電圧(I−V)変換して電圧信号VAPを生成する。プリアンプ11のゲインは本実施形態では一定値に設定され、同プリアンプ11のトランスインピーダンスをZtとした場合、入力光量の変化に応じた受信電流IPDの変化量ΔIPDに対する電圧信号VAPの変化量ΔVAPは、ΔVAP=ΔIPD×Ztとなる。
【0022】
バンドパスフィルタ12は、プリアンプ11の差動出力を取り込んでフィルタリング処理を施し、受光量に応じて自動調整される周波数特性に従って電圧信号VAPを帯域制限した信号VB を出力する。メインアンプ13は、そのバンドパスフィルタ12の出力を取り込み、受光量に応じて自動調整されるゲインに従って信号VB を差動増幅した信号VAMをコンパレータ15に出力する。
【0023】
このメインアンプ13は差動出力を持ち、その差動出力の何れか一方はディレイ回路14を介してコンパレータ15に入力される。例えば、本実施形態においては、メインアンプ13の差動出力の一方がコンパレータ15の反転入力端子に入力され、他方がディレイ回路14を介して非反転入力端子に入力されるようになっている。コンパレータ15は、このようにして取り込んだメインアンプ13の出力信号VAMを二値化して受信信号RXを出力する。
【0024】
AGF回路16は、プリアンプ11から出力される電圧信号VAPを取り込んでフォトダイオードPDが受信する入力光の大きさ、即ち受信電流IPDの信号レベルを検出する。そして、AGF回路16は、その入力信号レベルに応じて、バンドパスフィルタ12の周波数特性を変更する周波数調整信号VAFC とメインアンプ13のゲインを変更するゲイン調整信号VAGC を生成する。
【0025】
図2は、AGF回路16の回路図である。
AGF回路16は、ハイパスフィルタ(高域通過フィルタ)21、ピークホールド回路22、第1アンプ23、第2アンプ24、第3アンプ25及び抵抗RG1,RG2を備えている。
【0026】
ハイパスフィルタ21は、プリアンプ11から出力される電圧信号VAPをフィルタリング処理した信号VH をピークホールド回路22に出力する。このピークホールド回路22は、アンプ26、ダイオードDPH及びコンデンサCPHを備えている。
【0027】
アンプ26の出力端子はダイオードDPHのアノードに接続され、ダイオードDPHのカソードはアンプ26の反転入力端子とコンデンサCPHの第1端子に接続され、コンデンサCPHの第2端子は低電位電源に接続されている。アンプ26の非反転入力端子にはハイパスフィルタ21の出力信号VH が入力される。このように構成されたピークホールド回路22は、ハイパスフィルタ21から入力する信号VH のピークレベルを保持した信号VPHを出力する。
【0028】
第1アンプ23は、非反転入力端子にピークホールド回路22の出力が接続され、反転入力端子に第1基準信号VREF1が入力される。この第1基準信号VREF1の電位は、図1のバンドパスフィルタ12の負荷抵抗を決定する。第1アンプ23は、ピークホールド回路22の出力信号VPHと第1基準信号VREF1の電位差に応じた電流IG1を抵抗RG1に流し、それによる電圧を持つ周波数調整信号VAFC を出力する。
【0029】
第2アンプ24は、非反転入力端子にピークホールド回路22の出力が接続され、反転入力端子に第2基準信号VREF2が入力される。この第2基準信号VREF2の電位は、図1のメインアンプ13のバイアス電圧を決定する。第2アンプ24は、ピークホールド回路22の出力信号VPHと第2基準信号VREF2の電位差に応じた電流IG2を抵抗RG2に流し、それによる電圧を持つゲイン調整信号VAGC を出力する。
【0030】
第3アンプ25は、非反転入力端子にピークホールド回路22の出力が接続され、反転入力端子に第3基準信号VREF3が入力される。第3アンプ25は、その出力が非反転入力端子に帰還入力される。この第3アンプ25は、ピークホールド回路22の出力信号VPHと第3基準信号VREF3の電位差を増幅した電流IDSを出力する。その電流IDSは第3アンプ25の非反転入力端子に帰還され、アンプ内部のカレントミラーなどで、例えば、1/10^6(10の6乗)にして出力される。この電流IDSは、ピークホールド回路22を構成するコンデンサCPHの保持電荷を放電する放電電流となる。
【0031】
図3は、バンドパスフィルタ12の回路図である。
バンドパスフィルタ12は、第1及び第2コンデンサC1,C2、第1及び第2抵抗R1,R2及び可変抵抗VRを含む。第1コンデンサC1と第1抵抗R1とから構成されるハイパスフィルタと、第2コンデンサC2と第2抵抗R2とから構成されるローパスフィルタとを直列に接続してバンドパスフィルタを構成している。第2抵抗R2には並列に可変抵抗VRが接続され、その可変抵抗VRには周波数調整信号VAFC が供給される。
【0032】
この周波数調整信号VAFC により可変抵抗VRの抵抗値が調整されてローパスフィルタのカットオフ周波数(遮断周波数)が変更され、それによってバンドパスフィルタ12の中心周波数が変更されるようになっている。より具体的には、図4に示すように、プリアンプ11の入力信号レベル(正確には信号VPHのレベル)が上記第1基準信号VREF1のレベルよりも大きい場合は、バンドパスフィルタ12の周波数特性を上げる(ローパスフィルタのカットオフ周波数を高域側にシフトする)べく自動調整を行うようになっている。
【0033】
図5は、メインアンプ13のゲイン特性を示す説明図である。
メインアンプ13のゲインは、上記AGF回路16から出力されるゲイン調整信号VAGC により変更される。より具体的には、プリアンプ11の入力信号レベル(正確には信号VPHのレベル)が上記第2基準信号VREF2のレベルよりも大きい場合は、メインアンプ13のゲイン特性を下げる(低ゲインにする)べく自動調整を行うようになっている。このように、メインアンプ13のゲイン特性は、上述したバンドパスフィルタ12の周波数特性と反比例して自動調整されるようになっている。
【0034】
以下、具体例として、本実施形態の光受信アンプ10を、光空間通信の1方式であるIrDA通信(赤外線通信)に適用した場合について図6を参照しながら説明する。
【0035】
IrDA通信(赤外線通信)においては、ベースバンド周波数と受信距離について明確な規定があり、低速115Kbps(パルス幅が1.63us)の方式と、高速1.152Mbps(パルス幅が217ns)の方式がある。規定によると、高速1.152Mbps(第1のビットレートを有する第1の信号を受信するモード;高速モード)に比べて、低速115Kbps(第2のビットレートを有する第2の信号を受信するモード;低速モード)の場合は受信感度が2.5倍必要である。
【0036】
このような通信方式に対応する場合において、AGF回路16によりメインアンプ13のゲインを調整すると同時にバンドパスフィルタ12の周波数特性をも可変する方法を用いる。例えば、あらかじめ、前述の低速115Kbpsに合わせてバンドパスフィルタ12の周波数特性を調整しておく。尚、この場合、AGF回路16内のハイパスフィルタ21(図2)の周波数特性は高速1.152Mbpsに合わせて設定される。
【0037】
今、光入力信号が小さい場合、即ちプリアンプ11に入力される信号レベルが小さい場合、メインアンプ13が高ゲインに設定されるとともにローパスフィルタのカットオフ周波数が低域側に設定される。この場合、光受信アンプ10は、高い感度が要求される低速モードに適した特性となる。
【0038】
一方、光入力信号が大きい場合、即ちプリアンプ11に入力される信号レベルが大きい場合、メインアンプ13が低ゲインに設定されるとともにローパスフィルタのカット周波数が高域側に設定される。よって、バンドパスフィルタ12及びメインアンプ13を介してコンパレータ15に入力される波形は、図6に(A1),(A2)で示すように破線から実線に示す波形に補正される。この場合、光受信アンプ10は高速モードに適した特性となる。
【0039】
以上のように、低速モードに比べて高速モードの方がゲインが小さくても良い場合において、光入力が小さい場合に適した低速モードではカットオフ周波数が低域側に設定されることで、帯域制限によってノイズマージンを大きくすることができる。一方、光入力が大きい場合には、カットオフ周波数が高域側にシフトされることで、より高速モードに適した特性となる。この高速モードでは、AGF回路16によってゲインが下がるので、ノイズマージンを大きくすることができる。
【0040】
次に、入出力回り込みによるノイズ対策について述べる。
デジタル出力とアナログ入力との間で、直接、あるいは電源ライン経由によって、回り込みが生じる場合、受信信号RXに発生するノイズが従来より問題となっていた。詳しくは、図7に示すように、入出力の回り込みが発生すると、受信信号RXのレベル変化時にスパイク電流が流れる。このスパイク電流はスイッチングノイズとなって、入力端子あるいはフォトダイオードPDに影響を与える。その結果、コンパレータの入力にノイズを発生させ、受信信号RXに不要なパルス(破線で囲むパルス)を発生させる。こうしたノイズはデジタル出力を利用する内部回路において誤動作の要因となり、場合によっては、この回り込みによって発振する虞もあった。
【0041】
本実施形態の光受信アンプ10では、メインアンプ13の差動出力の何れか一方にディレイ回路14が設けられている。この構成では、図8に示すように、ディレイ回路14を介してコンパレータ15の非反転入力端子(+)に入力される信号(メインアンプ13の出力)の位相が、コンパレータ15の反転入力端子(−)に入力されるそれに対して遅れる。その結果、スイッチングノイズによってコンパレータ15の(+)入力に発生するノイズを遅らせることができ、受信信号RXに不要なパルスが発生するのを抑止することができる。
【0042】
以上記述したように、本実施形態によれば、以下の効果を奏する。
(1)AGF回路16は、プリアンプ11の出力を取り込んでフォトダイオードPDが受信する光入力信号の大きさを検出し、その検出結果に基づいてバンドパスフィルタ12の周波数特性とメインアンプ13のゲイン特性を自動調整する。この構成によれば、光入力信号の大きさを精度よく検出することができ、光入力信号の小さい時は高ゲイン設定かつ周波数特性を低域側に設定し、光入力信号の大きい時は低ゲイン設定かつ周波数特性を高域側に設定することができる。これにより、受光量に応じた最適なゲイン特性及び周波数特性に自動調整してS/N比の向上を容易に図ることができる。
【0043】
(2)AGF回路16は、プリアンプ11の出力をハイパスフィルタ21を介してピークホールド回路22に取り込むことで、同プリアンプ11に入力される信号のピークレベルを検出する。この構成によれば、高速ビットレートのパルス幅に合わせて信号レベルの検出を行う。従って、高速ビットレートに対応したパルス幅の細い信号のレベル検出をより高い精度で行うことができる。
【0044】
(3)本実施形態の光受信アンプ10は、光入力信号の小さな時に主として低速モードを利用し、光入力信号の大きな時に主として高速モードを利用するIrDA通信(赤外線通信)においては特に有用な構成とすることができる。
【0045】
(4)本実施形態では、周波数特性の調整において、高精度フィルタ等は何ら必要とせず、プリアンプ11の出力を基にピークホールド検出した結果に基づいて、簡易な回路設定でゲイン特性の調整と同時に周波数特性をも調整することができる。従って、回路規模を削減して、コストダウンを図ることができる。
【0046】
(5)本実施形態では、メインアンプ13の差動出力の一方にディレイ回路14を設けたことで、入出力回り込みの影響を小さくできる。このため、光部品との実装において自由度が増え、実装を小型化することが可能である。
【0047】
(第二実施形態)
以下、本発明を具体化した第二実施形態を図9〜図12に従って説明する。
尚、本実施形態において、上記第一実施形態と同様な構成部分については同一符号を付してその説明を一部省略する。
【0048】
図9は、第二実施形態の光受信アンプ30を示すブロック回路図である。
この光受信アンプ30は、第一実施形態の光受信アンプ10(図1参照)に、一部構成を変更したAGF回路31、ワンショット・パルス回路(以下、ワンショット回路)32、ヒステリシスコンパレータ33、スイッチ回路34及びORゲート35を追加した構成であり、その他の構成は図1と同様である。
【0049】
ワンショット回路32はコンパレータ15に接続され、該コンパレータ15の出力信号の遷移に応答して、AGF回路31から出力されるパルス調整信号ITSに応じたパルス幅twを持つ信号TSを出力する。このワンショット回路32の出力信号TSは、ORゲート35の一方の入力端子に入力される。
【0050】
ヒステリシスコンパレータ33は、反転入力端子にAGF回路31から出力される周波数調整信号VAFC が入力され、非反転入力端子に閾値電圧VTHが入力される。ヒステリシスコンパレータ33は、周波数調整信号VAFC を閾値電圧VTHに基づいて二値化して制御信号SWを生成する。
【0051】
スイッチ回路34は、一端がコンパレータ15の出力に接続され、他端がORゲート35の他方の入力端子に接続されている。スイッチ回路34は、ヒステリシスコンパレータ33からの制御信号SWに応じてオン・オフされる。そして、このスイッチ回路34がオンされるとき、コンパレータ15の出力がORゲート35に入力されるようになっている。
【0052】
図10は、本実施形態のAGF回路31を示す回路図である。
このAGF回路31は、上記第一実施形態のAGF回路16(図2参照)に、第4アンプ36を追加した構成であり、その他の構成は図2と同様である。
【0053】
第4アンプ36は、非反転入力端子にピークホールド回路22の出力が接続され、反転入力端子に第4基準信号VREF4が入力される。この第4基準信号VREF4の電位は、図9のワンショット回路32の出力信号TSのパルス幅twを決定する。この第4アンプ36は、ピークホールド回路22の出力信号VPHと第4基準信号VREF4の電位差に応じた電流IG4を持つパルス調整信号ITSを出力する。そして、このパルス調整信号ITSに応じて、ワンショット回路32の出力信号TSのパルス幅twが変更されるようになっている。ここで、第4アンプ36における容量Cとした場合、パルス幅twは、tw=C×VREF4/IG4(ITS)で決定される。
【0054】
図11は、ワンショット回路32の動作波形図である。
ワンショット回路32は、パルス調整信号ITSに応答して、プリアンプ11の入力信号レベル(正確には信号VPHのレベル)が上記第4基準信号VREF4のレベルよりも大きい場合は、パルス幅twを細くするようになっている。即ち、ワンショット回路32は、光入力信号が小さい場合は低速モードに対応した幅広のパルス幅twを持つ信号TSを出力し、光入力信号が大きい場合は高速モードに対応した幅挟のパルス幅を持つ信号TSを出力するようになっている。
【0055】
図12は、スイッチ回路34の動作説明図である。
スイッチ回路34は、ヒステリシスコンパレータ33から出力される制御信号SWによって、光入力信号の小さい場合に適した低速モードではオフされ、光入力信号の大きい場合に適した高速モードではオンされるようになっている。そして、入力信号レベルに応じたオン・オフの切り替わり付近ではヒステリシスを持つように切り替えられる。このヒステリシスは必ずしも必要ではないが、このような切り替え制御とすることで、スイッチが頻繁に切り替わる際にパルス幅twがジッタのように変動するのを防止する効果がある。
【0056】
上記のように構成された光受信アンプ30では、IrDA通信に適用する場合において上記第一実施形態よりもさらに有用な構成とすることができる。即ち、本実施形態では、ワンショット回路32を追加したことで、ORゲート35から出力される受信信号RXのパルス幅を低速モード時と高速モード時とでそれぞれ安定させることができる。
【0057】
例えば、図6において(B)に示すように、光受信アンプ30が低速ビットレート(第2のビットレート)に対応した信号(第2の信号)を受信する場合であって、光入力信号が小さい時、同信号はパルス幅の細い状態となっている。このとき、ワンショット回路32は、低速ビットレートに対応した(幅広の)一定のパルス幅twを持つ信号TSを出力する。また、スイッチ回路34はオフされる。よって、ORゲート35は、ワンショット回路32から出力される低速ビットレート用の安定したパルス幅を持つ信号TSを受信信号RXとして出力する。従って、光受信アンプ30は低速ビットレート(低速モード)に対応するべく動作を行い、安定した出力を行う。
【0058】
一方、図6において(C)に示すように、光受信アンプ30が高速ビットレート(第1のビットレート)に対応した信号(第1の信号)を受信する場合であって、光入力信号が小さい時(具体的には第1の信号の受信感度付近(受信可能な付近)のレベル)、同信号はパルス幅の細い状態となっている。このとき、ワンショット回路32は、高速ビットレートに対応した(幅挟の)一定のパルス幅twを持つ信号TSを出力する。よって、ORゲート35は、ワンショット回路32から出力される高速ビットレート用の安定したパルス幅を持つ信号TSを受信信号RXとして出力する。従って、光受信アンプ30は高速ビットレート(高速モード)に対応するべく動作を行い、安定した出力を行う。
【0059】
因みに、このとき、スイッチ回路34はオンされる。よって、ORゲート35は、ワンショット回路32の出力信号TSとコンパレータ15の出力信号の論理和を取った信号を受信信号RXとして出力する。従って、この場合、光受信アンプ30は、低速ビットレートに対応した信号あるいは高速ビットレートに対応した信号の何れも受信可能となっている。
【0060】
詳述すると、高速ビットレートに対応した信号を受信する場合、上記したように、高速ビットレート用のパルス幅を持つワンショット回路32の出力信号TSをORゲート35を通して受信信号RXとして出力する。一方、低速ビットレートに対応した信号を受信する場合、コンパレータ15の出力信号をORゲート35を通して受信信号RXとして出力する。
【0061】
尚、上記第一実施形態で説明したように、光入力信号が大きい場合には、図6に(A1),(A2)で示すようにコンパレータ15の入力信号(パルス幅)が破線から実線に示す波形に補正される。従って、光受信アンプ30は、低速ビットレートあるいは高速ビットレートの何れの場合でも安定した出力を行うことができる。このため、光入力信号レベルが高速ビットレートの信号の受信感度付近よりも十分に大きい場合においては、ワンショット回路32によるパルス幅制御は特に必要ないが、本実施形態の構成によれば、高速ビットレートの信号の受信時に受信信号RXのパルス幅が細ることを確実に防止することができる。
【0062】
以上記述したように、本実施形態によれば、以下の効果を奏する。
(1)コンパレータ15の出力に基づいて、受光量に応じたパルス幅twを持つ信号TSを出力するワンショット回路32を設けた。これにより、低速ビットレートに対応した信号を小信号入力にて受信する場合に、安定したパルス幅を持つ受信信号RXを出力することができる。また、高速ビットレートに対応した信号を受信感度付近レベルで受信する場合において、同信号のパルス幅が細りすぎるのを防止することができる。
【0063】
(2)ワンショット回路32は、光入力信号が小さい時には幅広のパルス幅twを持つ信号TSを出力し、光入力信号が大きい時には幅挟のパルス幅twを持つ信号TSを出力する。このため、受信信号RXのパルス幅が細りすぎることを防止できる。従って、IrDA通信(赤外線通信)に適用する場合において、本実施形態の光受信アンプ30は、第一実施形態の光受信アンプ10よりもさらに有用な構成とすることができる。
【0064】
(第三実施形態)
以下、本発明を具体化した第三実施形態を図13に従って説明する。
尚、本実施形態において、上記第一実施形態と同様な構成部分については同一符号を付してその説明を一部省略する。
【0065】
図13は、第三実施形態の光受信アンプ40を示すブロック回路図である。
この光受信アンプ40は、第一実施形態の光受信アンプ10(図1参照)に、電源検出回路41を追加した構成であり、その他の構成は図1と同様である。
【0066】
電源検出回路41は、コンデンサC3とバッファ42とから構成され、コンデンサC3の第1端子は電源VCCに接続され、第2端子はバッファ42の入力に接続されている。電源VCCは、プリアンプ11,メインアンプ13等の各回路の電源である。バッファ42の出力はAGF回路16に接続されている。詳しくは、バッファ42の出力は、図2に示すAGF回路16内において、ハイパスフィルタ21の出力と論理和が取られ、この論理和出力がピークホールド回路22の非反転入力端子に入力されるようになっている。
【0067】
この電源検出回路41は、コンデンサC3での容量カップリングによって電源VCCの変動を検出し、該検出結果に基づいて電源変動に応じたバッファ42の出力を行う。そして、このバッファ42の出力とハイパスフィルタ21の出力(信号VH )との論理和を取った信号のピークレベルがピークホールド回路22により保持されるようになっている。
【0068】
このように構成された本実施形態の光受信アンプ40によれば、上記第一実施形態で奏する効果に加えて、以下の効果を奏する。
(1)電源VCCの変動を検出する電源検出回路41により電源ノイズの量を検出することができる。これにより、電源ノイズが大きい場合において、AGF回路16は、電源検出回路41の出力に基づいて、メインアンプ13のゲインを下げるべくゲイン調整信号VAGC を生成する。従って、電源ノイズに対する耐性を向上して、光受信アンプ40の誤動作を防止することができる。
【0069】
(第四実施形態)
以下、本発明を具体化した第四実施形態を図14,図15に従って説明する。尚、本実施形態において、上記第一実施形態と同様な構成部分については同一符号を付してその説明を一部省略する。
【0070】
図14は、第四実施形態の光受信アンプ50を示すブロック回路図である。
この光受信アンプ50は、第一実施形態の光受信アンプ10(図1参照)に、ヒステリシス発生回路51を追加した構成であり、その他の構成は図1と同様である。
【0071】
ヒステリシス発生回路51は、コンパレータ15の出力を取り込んでメインアンプ13の差動入力の一方にヒステリシスを発生させる。このヒステリシス発生回路51は、バッファ52、コンデンサCy及び抵抗Ryを備えている。バッファ52によって取り込んだ受信信号RXをコンデンサCy及び抵抗Ryを通してAC的なヒステリシスを含む信号Vyとし、この信号Vyをバンドパスフィルタ12の出力信号VB に重畳させた信号をメインアンプ13の一方の入力に与えるようになっている。
【0072】
このように構成されるヒステリシス発生回路51は、図15に示すように、受信信号RXのレベル変化時に入出力の回り込みが発生して、コンパレータ15の差動入力にノイズが発生する場合に、その一方の入力にヒステリシスをかけるように作用する。その結果、ディレイ回路14によるコンパレータ15入力の位相ずらしの量を第一実施形態のそれより小さくしても、受信信号RXに不要なパルスが発生するのを抑止して、十分なノイズマージンを得ることができる。
【0073】
以上記述した本実施形態の光受信アンプ50によれば、上記第一実施形態で奏する効果に加えて、以下の効果を奏する。
(1)コンパレータ15の差動入力の一方にAC的なヒステリシスを与えるヒステリシス発生回路51を追加した。これにより、ディレイ回路14による位相ずらしの量を第一実施形態に比べて小さくできる。その結果、入出力回り込みによるノイズの影響を軽減しながら、精度の高い受信信号RXを出力する光受信アンプ50を実現することができる。
【0074】
尚、上記各実施形態は、以下の態様で実施してもよい。
・第二実施形態の光受信アンプ30に第三実施形態の電源検出回路41を備えた構成としてもよい。
【0075】
・第二実施形態の光受信アンプ30に第四実施形態のヒステリシス発生回路51を備えた構成としてもよい。
・第二実施形態の光受信アンプ30に第三実施形態の電源検出回路41と第四実施形態のヒステリシス発生回路51を備えた構成としてもよい。
【0076】
・第三実施形態の光受信アンプ40に第四実施形態のヒステリシス発生回路51を備えた構成としてもよい。
・各実施形態では、プリアンプ11の出力に基づいて、メインアンプ13のゲイン特性を調整する方法としたが、プリアンプ11のゲイン特性を調整する方法としてもよい。また、プリアンプ11とメインアンプ13のゲイン特性をともに調整する方法としてもよい。
【0077】
・各実施形態では、バンドパスフィルタ12の周波数特性とメインアンプ13のゲイン特性の自動調整をそれぞれプリアンプ11の出力に基づいて行うようにとしたが、周波数調整のみをプリアンプ11の出力に基づいて行うようにしてもよい。即ち、メインアンプ13(又はプリアンプ11、又はメインアンプ13とプリアンプ11の双方)のゲイン調整に関しては、同メインアンプ13の出力に基づいて行うようにしてもよい。図16は、その一構成例を示す光受信アンプ60のブロック回路図である。尚、各実施形態と同様な構成部分については同一符号を付してその説明を一部省略する。この光受信アンプ60は、プリアンプ11の出力に基づいてバンドパスフィルタ12の周波数特性を自動調整する自動周波数調整(以下、AFC)回路61と、メインアンプ13の出力に基づいて同メインアンプ13のゲイン特性を自動調整する自動ゲイン調整(以下、AGC)回路62とを備えている。AFC回路61は、プリアンプ11の出力(電圧信号VAP)をハイパスフィルタ21を通してフィルタリング処理した信号VH のピークホールドを検出して周波数調整信号VAFC を生成する。AGC回路62は、メインアンプ13の出力信号VAMのピークホールドを検出してゲイン調整信号VAGC を生成する。尚、AGC回路62は、プリアンプ11、或いはプリアンプ11及びメインアンプ13の双方のゲインを調整するようにしてもよい。このように構成された光受信アンプ60では、第一実施形態の構成に比べて回路面積が若干大きくなるが、同様な効果を得ることができる。
【0078】
上記各実施形態の特徴をまとめると以下のようになる。
(付記1) 入力電流を第1の電圧信号に変換する第1の増幅器と、前記第1の電圧信号を第1のフィルタを介して帯域制限した信号を増幅して第2の電圧信号を生成する第2の増幅器と、を含む増幅回路であって、
前記第1の電圧信号のレベルを検出し、その検出結果に応じて前記第1のフィルタの周波数特性を可変する自動周波数調整回路と、
前記第1及び前記第2の電圧信号の何れか一方のレベルを検出し、その検出結果に応じて前記第1及び前記第2の増幅器の少なくとも一方のゲイン特性を可変する自動ゲイン調整回路と
を備えることを特徴とする増幅回路。
(付記2) 入力電流を第1の電圧信号に変換する第1の増幅器と、前記第1の電圧信号を第1のフィルタを通して帯域制限した信号を増幅して第2の電圧信号を生成する第2の増幅器と、を含む増幅回路であって、
前記第1の電圧信号のレベルを検出し、その検出結果に応じて、前記第1のフィルタの周波数特性と前記第1及び前記第2の増幅器の少なくとも一方のゲイン特性とを可変する自動ゲイン&周波数調整回路を備えることを特徴とする増幅回路。
(付記3) 前記第1の電圧信号の信号帯域内に含まれる高周波数信号を抽出する第2のフィルタを備え、
前記第1の電圧信号を前記第2のフィルタに取り込んでフィルタリング処理を施し、前記第2のフィルタの出力信号に基づいて前記第1の電圧信号のレベルを検出することを特徴とする付記1又は2記載の増幅回路。
(付記4) 前記自動周波数調整回路は、
前記第1の電圧信号のレベルを検出して保持するピークホールド回路と、
前記ピークホールド回路の出力信号と第1基準信号との電位差を増幅して周波数調整信号を生成する増幅器と
を含むことを特徴とする付記1又は3記載の増幅回路。
(付記5) 前記自動ゲイン&周波数調整回路は、
前記第1の電圧信号のレベルを検出して保持するピークホールド回路と、
前記ピークホールド回路の出力信号と第1基準信号との電位差を増幅して周波数調整信号を生成する増幅器と、
前記ピークホールド回路の出力信号と第2基準信号との電位差を増幅してゲイン調整信号を生成する増幅器と
を含むことを特徴とする付記2又は3記載の増幅回路。
(付記6) 前記第2の電圧信号を二値化した二値信号を生成する比較器と、
前記二値信号の遷移に応答して、前記第1の電圧信号のレベル検出結果に応じた一定のパルス幅を持つ信号を出力するワンショット・パルス回路と
を備えることを特徴とする付記1乃至5の何れか一記載の増幅回路。
(付記7) 前記二値信号と前記ワンショット・パルス回路の出力信号の論理和を出力するORゲートと、
前記第1の電圧信号のレベル検出結果に基づいて、前記ORゲートに前記二値信号を出力するスイッチ回路と、
を備えることを特徴とする付記6記載の増幅回路。
(付記8) 前記第1及び前記第2の増幅器に供給される電源の電源変動を検出する電源検出回路を備え、
前記電源検出結果による検出結果を取り込んで前記第1の電圧信号のレベルを検出することを特徴とする付記1乃至7の何れか一記載の増幅回路。
(付記9) 前記第2の増幅器は差動型アンプであり、
前記第2の増幅器の差動出力の何れか一方にディレイ回路を備えることを特徴とする付記1乃至8の何れか一記載の増幅回路。
(付記10) 前記二値信号を取り込んで前記第2の増幅器の差動入力の一方にヒステリシスを発生させるヒステリシス発生回路をさらに備えることを特徴とする付記9記載の増幅回路。
(付記11) 光信号を受ける受光素子と、
前記受光素子に流れる受信電流が前記入力電流として供給される付記1乃至10の何れか一記載の増幅回路と
を備えることを特徴とする光受信回路。
(付記12) 入力電流を電流電圧変換した電圧信号を所定の周波数に帯域制限するフィルタを有し、第1のビットレートを有する第1の信号と、前記第1のビットレートよりも低い第2のビットレートを有する第2の信号とを受信する受信回路において、
前記電圧信号のレベルが前記第1の信号を受信可能とするレベルよりも小さい場合に、前記フィルタの通過特性を前記第2の信号の周波数帯域に設定する自動周波数調整回路を備えることを特徴とする受信回路。
(付記13) 前記自動周波数調整回路は、
前記電圧信号のレベルが前記第1の信号を受信可能とするレベルを有している場合に、前記フィルタの通過特性を前記第1の信号の周波数帯域に設定することを特徴とする付記12記載の受信回路。
【0079】
【発明の効果】
以上詳述したように、本発明によれば、受信光に応じたゲイン特性及び周波数特性に自動調整してS/N比の向上を容易に図ることのできる増幅回路、受信回路及び光受信回路を提供することができる。
【図面の簡単な説明】
【図1】第一実施形態の光受信アンプを示すブロック回路図である。
【図2】第一実施形態のAGF回路を示す回路図である。
【図3】バンドパスフィルタを示す回路図である。
【図4】バンドパスフィルタの周波数特性を示す説明図である。
【図5】メインアンプのゲイン特性を示す説明図である。
【図6】第一実施形態を赤外線通信に適用した例を示す説明図である。
【図7】入出力回り込みを説明するための波形図である。
【図8】第一実施形態の動作波形図である。
【図9】第二実施形態の光受信アンプを示すブロック回路図である。
【図10】第二実施形態のAGF回路を示す回路図である。
【図11】ワンショット・パルス回路の動作波形図である。
【図12】スイッチ回路の動作説明図である。
【図13】第三実施形態の光受信アンプを示すブロック回路図である。
【図14】第四実施形態の光受信アンプを示すブロック回路図である。
【図15】第四実施形態の動作波形図である。
【図16】光受信アンプの別の構成例を示すブロック回路図である。
【図17】従来の光受信アンプを示すブロック回路図である。
【符号の説明】
10,30,40,50,60 増幅回路としての光受信アンプ
11 第1の増幅器としてのプリアンプ
12 第1のフィルタとしてのバンドパスフィルタ
13 第2の増幅器としてのメインアンプ
15 比較器としてのコンパレータ
16,31 自動ゲイン&周波数調整回路(AGF回路)
21 第2のフィルタとしてのハイパスフィルタ
22 ピークホールド回路
23 増幅器としての第1アンプ
24 増幅器としての第2アンプ
32 ワンショット・パルス回路
41 電源検出回路
61 自動周波数調整回路(AFC回路)
62 自動ゲイン調整回路(AGC回路)
PD 受光素子としてのフォトダイオード
IPD 受信電流(入力電流)
VAP 第1の電圧信号
VAM 第2の電圧信号
RX 二値信号としての受信信号
VAGC ゲイン調整信号
VAFC 周波数調整信号
VREF1 第1基準信号
VREF2 第2基準信号
VCC 電源
tw パルス幅[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an amplifier circuit, a receiving circuit, and an optical receiving circuit.
2. Description of the Related Art In recent years, electronic devices such as mobile terminals such as PDAs (Personal Digital Assistants) and mobile phones are equipped with optical communication devices that transmit and receive data through space using optical signals. For example, there is an infrared data communication function using infrared rays. In addition, an optical communication device that transmits and receives data via a communication medium such as an optical fiber is mounted on a computer or the like. In these optical communication devices, low cost and high performance are required.
[0002]
[Prior art]
FIG. 17 is a block circuit diagram showing a conventional
A photodiode PD is connected to the
[0003]
The
[0004]
[Patent Document 1]
JP 2001-21040 A (FIG. 7)
[Patent Document 2]
Japanese Patent Publication No. 7-50862
[0005]
[Problems to be solved by the invention]
By the way, in the
[0006]
2. Description of the Related Art Conventionally, as a method for adjusting a gain, there is a configuration using an automatic gain adjustment (AGC) circuit (for example, see Patent Document 1). On the other hand, as a method of adjusting the frequency characteristics, a variable filter provided in the preamplifier is fed back via an external control circuit with a peak detection signal of the main amplifier, so that band compensation of the frequency characteristics according to the intensity of the received light is automatically performed. (For example, see Patent Document 2).
[0007]
By using these configurations, it is possible to adjust both the frequency characteristics and the gain characteristics. However, conventionally, the adjustment of the frequency characteristic requires external control, and there has been a problem that the circuit scale is increased due to an increase in the number of terminals and the like. Further, when the frequency characteristics are adjusted based on the peak detection signal of the main amplifier as described above, it is difficult to detect a signal having a small input signal level, and the problem that the loss amount at a small input increases. there were. Incidentally, the frequency characteristic can be adjusted by a filter, but a third-order or higher-precision filter or the like is required, which causes a problem of an increase in circuit scale and cost.
[0008]
The present invention has been made to solve the above problems, and an object of the present invention is to easily adjust a gain characteristic and a frequency characteristic according to received light to easily improve an S / N ratio. An object of the present invention is to provide an amplifying circuit, a receiving circuit, and an optical receiving circuit that can be used.
[0009]
[Means for Solving the Problems]
In order to achieve the above object, according to the first aspect of the present invention, a first amplifier for converting an input current into a first voltage signal, and a first filter for converting the first voltage signal through a first filter. A second amplifier for amplifying the limited signal to generate a second voltage signal, wherein the level of the first voltage signal is detected, and the first voltage signal is detected in accordance with the detection result. An automatic frequency adjustment circuit for varying the frequency characteristic of the filter, and detecting one of the levels of the first and second voltage signals, and detecting the level of the first and second amplifiers according to the detection result. An automatic gain adjustment circuit for varying at least one gain characteristic. According to this configuration, the magnitude of the optical input signal can be accurately detected. When the optical input signal is small, the high gain setting and the frequency characteristic are set to the low frequency side. When the optical input signal is large, the low gain is set. The setting and the frequency characteristic can be set on the high frequency side. As a result, the S / N ratio can be easily improved by automatically adjusting the gain characteristics and the frequency characteristics to the optimum according to the amount of received light.
[0010]
According to the second aspect of the present invention, the first amplifier for converting the input current into the first voltage signal, and the second voltage signal obtained by amplifying the band-limited signal of the first voltage signal through the first filter. A second amplifier that generates a voltage signal of the first voltage signal, detects a level of the first voltage signal, and according to a result of the detection, determines a frequency characteristic of the first filter and the second An automatic gain & frequency adjustment circuit for varying a gain characteristic of at least one of the first and second amplifiers. According to this configuration, the magnitude of the optical input signal can be accurately detected. When the optical input signal is small, the high gain setting and the frequency characteristic are set to the low frequency side. When the optical input signal is large, the low gain is set. The setting and the frequency characteristic can be set on the high frequency side. As a result, the S / N ratio can be easily improved by automatically adjusting the gain characteristics and the frequency characteristics to the optimum according to the amount of received light. In addition, the circuit scale can be reduced, and the cost can be reduced.
[0011]
According to the third aspect of the present invention, there is provided a second filter for extracting a high frequency signal included in a signal band of the first voltage signal, and the first voltage signal is supplied to the second filter. The filtering is performed, and the level of the first voltage signal is detected based on the output signal of the second filter. According to this configuration, it is possible to detect the level of a signal with a narrow pulse width at a high bit rate with higher accuracy.
[0012]
According to the invention described in claim 4, the automatic frequency adjustment circuit detects a level of the first voltage signal and holds the level, and an output signal of the peak hold circuit and a first reference signal. And an amplifier that amplifies the potential difference between the signals to generate a frequency adjustment signal.
[0013]
According to the invention described in claim 5, the automatic gain & frequency adjustment circuit detects a level of the first voltage signal and holds the level, and an output signal of the peak hold circuit and a first reference signal. An amplifier for amplifying a potential difference between the signal and a frequency adjustment signal to generate a frequency adjustment signal; and an amplifier for amplifying a potential difference between an output signal of the peak hold circuit and a second reference signal to generate a gain adjustment signal. According to this configuration, frequency adjustment and gain adjustment can be realized with a simple circuit configuration.
[0014]
According to the invention as set forth in claim 6, a comparator for generating a binary signal obtained by binarizing the second voltage signal, and a comparator for generating a binary signal in response to a transition of the binary signal. A one-shot pulse circuit for outputting a signal having a constant pulse width according to the level detection result. According to this configuration, a digital signal (binary signal) having a stable pulse width can be output regardless of the magnitude of the optical input signal.
[0015]
According to the invention described in claim 7, there is provided a power supply detection circuit for detecting a power supply variation of the power supply supplied to the first and second amplifiers, and the detection result based on the power supply detection result is taken in to the first amplifier. The level of the voltage signal is detected. According to this configuration, it is possible to improve noise resistance by detecting power supply noise.
[0016]
According to an eighth aspect of the present invention, an optical receiving circuit including a light receiving element for receiving an optical input signal and the amplifier circuit according to any one of the first to seventh aspects is realized.
According to the ninth aspect of the present invention, there is provided a filter for band-limiting a voltage signal obtained by current-to-voltage conversion of an input current to a predetermined frequency, wherein the first signal having a first bit rate, In a receiving circuit for receiving a second signal having a second bit rate lower than the bit rate, the automatic frequency adjustment circuit may be configured such that the level of the voltage signal is smaller than a level at which the first signal can be received. In this case, it is possible to automatically set the pass characteristic of the filter to the frequency band of the second signal.
[0017]
According to the tenth aspect of the present invention, when the level of the voltage signal has a level at which the first signal can be received, the automatic frequency adjustment circuit changes the pass characteristic of the filter. It is possible to automatically set the frequency band of the first signal.
[0018]
BEST MODE FOR CARRYING OUT THE INVENTION
(First embodiment)
Hereinafter, a first embodiment of the present invention will be described with reference to FIGS.
[0019]
FIG. 1 is a block circuit diagram showing an optical receiving
A photodiode PD is connected to an input terminal of the
[0020]
The optical receiving
[0021]
The
[0022]
The
[0023]
The
[0024]
The
[0025]
FIG. 2 is a circuit diagram of the
The
[0026]
The high-
[0027]
The output terminal of the
[0028]
The output of the
[0029]
The output of the
[0030]
In the
[0031]
FIG. 3 is a circuit diagram of the
The
[0032]
The resistance value of the variable resistor VR is adjusted by the frequency adjustment signal VAFC to change the cut-off frequency (cutoff frequency) of the low-pass filter, thereby changing the center frequency of the band-
[0033]
FIG. 5 is an explanatory diagram illustrating gain characteristics of the
The gain of the
[0034]
Hereinafter, as a specific example, a case where the optical receiving
[0035]
In IrDA communication (infrared communication), there are clear rules for baseband frequency and reception distance, and there are a low-speed system of 115 Kbps (pulse width of 1.63 us) and a high-speed system of 1.152 Mbps (pulse width of 217 ns). . According to the regulations, a low-speed 115 Kbps (mode for receiving the second signal having the second bit rate) is faster than a high-speed 1.152 Mbps (mode for receiving the first signal having the first bit rate; high-speed mode). ; Low-speed mode), the receiving sensitivity needs to be 2.5 times.
[0036]
In a case where such a communication system is supported, a method is used in which the gain of the
[0037]
Now, when the optical input signal is small, that is, when the signal level input to the
[0038]
On the other hand, when the optical input signal is large, that is, when the signal level input to the
[0039]
As described above, when the gain in the high-speed mode may be smaller than that in the low-speed mode, the cut-off frequency is set to the low band side in the low-speed mode suitable for the case where the light input is small. The noise margin can be increased by the restriction. On the other hand, when the light input is large, the cutoff frequency is shifted to the higher frequency side, so that the characteristics are more suitable for the high-speed mode. In the high-speed mode, since the gain is reduced by the
[0040]
Next, a countermeasure against noise due to input / output wraparound will be described.
When a sneak path occurs between a digital output and an analog input directly or via a power supply line, noise generated in the reception signal RX has been a problem. More specifically, as shown in FIG. 7, when an input / output wraparound occurs, a spike current flows when the level of the reception signal RX changes. This spike current becomes switching noise and affects the input terminal or the photodiode PD. As a result, noise is generated at the input of the comparator, and an unnecessary pulse (a pulse surrounded by a broken line) is generated in the reception signal RX. Such noise may cause a malfunction in an internal circuit using a digital output, and in some cases, there is a possibility that oscillation may occur due to this sneak.
[0041]
In the optical receiving
[0042]
As described above, the present embodiment has the following advantages.
(1) The
[0043]
(2) The
[0044]
(3) The optical receiving
[0045]
(4) In the present embodiment, in the adjustment of the frequency characteristic, no high-accuracy filter or the like is required, and the adjustment of the gain characteristic can be performed by a simple circuit setting based on the result of peak hold detection based on the output of the
[0046]
(5) In the present embodiment, by providing the
[0047]
(Second embodiment)
Hereinafter, a second embodiment of the present invention will be described with reference to FIGS.
In the present embodiment, the same components as those in the first embodiment are denoted by the same reference numerals, and the description thereof is partially omitted.
[0048]
FIG. 9 is a block circuit diagram showing the optical receiving
This optical receiving
[0049]
The one-
[0050]
In the
[0051]
The
[0052]
FIG. 10 is a circuit diagram illustrating the
The
[0053]
The output of the
[0054]
FIG. 11 is an operation waveform diagram of the one-
In response to the pulse adjustment signal ITS, the one-
[0055]
FIG. 12 is an explanatory diagram of the operation of the
The
[0056]
The optical receiving
[0057]
For example, as shown in FIG. 6B, the optical receiving
[0058]
On the other hand, as shown in FIG. 6C, the optical receiving
[0059]
Incidentally, at this time, the
[0060]
More specifically, when a signal corresponding to a high bit rate is received, the output signal TS of the one-
[0061]
As described in the first embodiment, when the optical input signal is large, the input signal (pulse width) of the
[0062]
As described above, the present embodiment has the following advantages.
(1) A one-
[0063]
(2) The one-
[0064]
(Third embodiment)
Hereinafter, a third embodiment of the present invention will be described with reference to FIG.
In the present embodiment, the same components as those in the first embodiment are denoted by the same reference numerals, and the description thereof is partially omitted.
[0065]
FIG. 13 is a block circuit diagram showing an optical receiving
The optical receiving
[0066]
The
[0067]
The power
[0068]
According to the optical receiving
(1) The amount of power supply noise can be detected by the power
[0069]
(Fourth embodiment)
Hereinafter, a fourth embodiment of the present invention will be described with reference to FIGS. In the present embodiment, the same components as those in the first embodiment are denoted by the same reference numerals, and the description thereof is partially omitted.
[0070]
FIG. 14 is a block circuit diagram illustrating an optical receiving
This optical receiving
[0071]
The
[0072]
As shown in FIG. 15, the
[0073]
According to the optical receiving
(1) A
[0074]
Each of the above embodiments may be implemented in the following manner.
-The
[0075]
The optical receiving
The
[0076]
-The optical receiving
In each embodiment, the method of adjusting the gain characteristic of the
[0077]
In each embodiment, the frequency characteristic of the band-
[0078]
The features of each of the above embodiments are summarized as follows.
(Supplementary Note 1) A first amplifier that converts an input current into a first voltage signal, and a second voltage signal is generated by amplifying a band-limited signal of the first voltage signal via a first filter. And a second amplifier that performs
An automatic frequency adjustment circuit that detects a level of the first voltage signal and varies a frequency characteristic of the first filter according to a result of the detection;
An automatic gain adjustment circuit that detects one of the levels of the first and second voltage signals and varies a gain characteristic of at least one of the first and second amplifiers according to the detection result;
An amplifier circuit comprising:
(Supplementary Note 2) A first amplifier that converts an input current into a first voltage signal, and a second amplifier that generates a second voltage signal by amplifying a signal obtained by band-limiting the first voltage signal through a first filter. An amplifier circuit comprising:
Detecting an level of the first voltage signal, and changing the frequency characteristic of the first filter and the gain characteristic of at least one of the first and second amplifiers according to the detection result; An amplifier circuit comprising a frequency adjustment circuit.
(Supplementary Note 3) a second filter that extracts a high-frequency signal included in a signal band of the first voltage signal;
The supplementary note 1 or 2, wherein the first voltage signal is taken into the second filter, a filtering process is performed, and a level of the first voltage signal is detected based on an output signal of the second filter. 2. The amplifier circuit according to 2.
(Supplementary Note 4) The automatic frequency adjustment circuit includes:
A peak hold circuit for detecting and holding the level of the first voltage signal;
An amplifier for amplifying a potential difference between an output signal of the peak hold circuit and a first reference signal to generate a frequency adjustment signal;
4. The amplifier circuit according to claim 1, further comprising:
(Supplementary Note 5) The automatic gain & frequency adjustment circuit includes:
A peak hold circuit for detecting and holding the level of the first voltage signal;
An amplifier for amplifying a potential difference between an output signal of the peak hold circuit and a first reference signal to generate a frequency adjustment signal;
An amplifier for amplifying a potential difference between an output signal of the peak hold circuit and a second reference signal to generate a gain adjustment signal;
4. The amplifier circuit according to claim 2 or 3, further comprising:
(Supplementary Note 6) a comparator that generates a binary signal obtained by binarizing the second voltage signal;
A one-shot pulse circuit for outputting a signal having a constant pulse width corresponding to a level detection result of the first voltage signal in response to a transition of the binary signal;
6. The amplifier circuit according to any one of supplementary notes 1 to 5, further comprising:
(Supplementary Note 7) An OR gate that outputs a logical sum of the binary signal and an output signal of the one-shot pulse circuit,
A switch circuit that outputs the binary signal to the OR gate based on a level detection result of the first voltage signal;
7. The amplifier circuit according to claim 6, further comprising:
(Supplementary Note 8) A power supply detection circuit that detects a power supply fluctuation of power supplied to the first and second amplifiers,
8. The amplifier circuit according to claim 1, wherein a level of the first voltage signal is detected by capturing a detection result based on the power supply detection result.
(Supplementary Note 9) The second amplifier is a differential amplifier,
9. The amplifier circuit according to claim 1, further comprising a delay circuit for any one of the differential outputs of the second amplifier.
(Supplementary note 10) The amplifier circuit according to supplementary note 9, further comprising a hysteresis generation circuit that takes in the binary signal and generates hysteresis at one of the differential inputs of the second amplifier.
(Supplementary Note 11) A light receiving element that receives an optical signal,
The amplifier circuit according to any one of supplementary notes 1 to 10, wherein a reception current flowing through the light receiving element is supplied as the input current.
An optical receiving circuit comprising:
(Supplementary Note 12) A first signal having a first bit rate and a second signal having a first bit rate lower than the first signal having a filter for band-limiting a voltage signal obtained by current-to-voltage conversion of an input current to a predetermined frequency. And a second signal having a bit rate of
When the level of the voltage signal is lower than the level at which the first signal can be received, the automatic signal processing apparatus includes an automatic frequency adjustment circuit that sets a pass characteristic of the filter to a frequency band of the second signal. Receiver circuit.
(Supplementary Note 13) The automatic frequency adjustment circuit includes:
13. The apparatus according to
[0079]
【The invention's effect】
As described above in detail, according to the present invention, an amplification circuit, a reception circuit, and an optical reception circuit that can easily adjust a gain characteristic and a frequency characteristic according to received light to easily improve an S / N ratio. Can be provided.
[Brief description of the drawings]
FIG. 1 is a block circuit diagram illustrating an optical receiving amplifier according to a first embodiment.
FIG. 2 is a circuit diagram illustrating an AGF circuit according to the first embodiment.
FIG. 3 is a circuit diagram illustrating a bandpass filter.
FIG. 4 is an explanatory diagram illustrating frequency characteristics of a band-pass filter.
FIG. 5 is an explanatory diagram illustrating gain characteristics of a main amplifier.
FIG. 6 is an explanatory diagram showing an example in which the first embodiment is applied to infrared communication.
FIG. 7 is a waveform diagram for explaining input / output wraparound.
FIG. 8 is an operation waveform diagram of the first embodiment.
FIG. 9 is a block circuit diagram illustrating an optical receiving amplifier according to a second embodiment.
FIG. 10 is a circuit diagram illustrating an AGF circuit according to a second embodiment.
FIG. 11 is an operation waveform diagram of the one-shot pulse circuit.
FIG. 12 is an explanatory diagram of the operation of the switch circuit.
FIG. 13 is a block circuit diagram illustrating an optical receiving amplifier according to a third embodiment.
FIG. 14 is a block circuit diagram illustrating an optical receiving amplifier according to a fourth embodiment.
FIG. 15 is an operation waveform diagram of the fourth embodiment.
FIG. 16 is a block circuit diagram showing another configuration example of the optical receiving amplifier.
FIG. 17 is a block circuit diagram showing a conventional optical receiving amplifier.
[Explanation of symbols]
10, 30, 40, 50, 60 Optical receiving amplifier as amplifying circuit
11 Preamplifier as first amplifier
12. Bandpass filter as first filter
13 Main amplifier as second amplifier
15 Comparators as comparators
16, 31 Automatic gain & frequency adjustment circuit (AGF circuit)
21 High-pass filter as second filter
22 Peak hold circuit
23 First amplifier as amplifier
24 Second amplifier as amplifier
32 One-shot pulse circuit
41 Power supply detection circuit
61 Automatic frequency adjustment circuit (AFC circuit)
62 Automatic gain adjustment circuit (AGC circuit)
PD Photodiode as light receiving element
IPD reception current (input current)
VAP first voltage signal
VAM second voltage signal
RX Received signal as binary signal
VAGC gain adjustment signal
VAFC frequency adjustment signal
VREF1 First reference signal
VREF2 Second reference signal
VCC power supply
tw pulse width
Claims (10)
前記第1の電圧信号のレベルを検出し、その検出結果に応じて前記第1のフィルタの周波数特性を可変する自動周波数調整回路と、
前記第1及び前記第2の電圧信号の何れか一方のレベルを検出し、その検出結果に応じて前記第1及び前記第2の増幅器の少なくとも一方のゲイン特性を可変する自動ゲイン調整回路と
を備えることを特徴とする増幅回路。A first amplifier for converting an input current into a first voltage signal, and a second amplifier for generating a second voltage signal by amplifying a signal obtained by band-limiting the first voltage signal via a first filter. An amplifier circuit comprising:
An automatic frequency adjustment circuit that detects a level of the first voltage signal and varies a frequency characteristic of the first filter according to a result of the detection;
An automatic gain adjustment circuit that detects one of the levels of the first and second voltage signals and varies the gain characteristic of at least one of the first and second amplifiers according to the detection result. An amplifier circuit, comprising:
前記第1の電圧信号のレベルを検出し、その検出結果に応じて、前記第1のフィルタの周波数特性と前記第1及び前記第2の増幅器の少なくとも一方のゲイン特性とを可変する自動ゲイン&周波数調整回路を備えることを特徴とする増幅回路。A first amplifier for converting an input current into a first voltage signal, and a second amplifier for amplifying a signal obtained by band-limiting the first voltage signal through a first filter to generate a second voltage signal; And an amplifier circuit comprising:
Detecting an level of the first voltage signal, and changing the frequency characteristic of the first filter and the gain characteristic of at least one of the first and second amplifiers according to the detection result; An amplifier circuit comprising a frequency adjustment circuit.
前記第1の電圧信号を前記第2のフィルタに取り込んでフィルタリング処理を施し、前記第2のフィルタの出力信号に基づいて前記第1の電圧信号のレベルを検出することを特徴とする請求項1又は2記載の増幅回路。A second filter that extracts a high-frequency signal included in a signal band of the first voltage signal;
2. The signal processing method according to claim 1, wherein said first voltage signal is taken into said second filter and subjected to a filtering process, and a level of said first voltage signal is detected based on an output signal of said second filter. Or the amplifier circuit according to 2.
前記第1の電圧信号のレベルを検出して保持するピークホールド回路と、
前記ピークホールド回路の出力信号と第1基準信号との電位差を増幅して周波数調整信号を生成する増幅器と
を含むことを特徴とする請求項1又は3記載の増幅回路。The automatic frequency adjustment circuit,
A peak hold circuit for detecting and holding the level of the first voltage signal;
4. The amplifier circuit according to claim 1, further comprising an amplifier configured to amplify a potential difference between an output signal of the peak hold circuit and a first reference signal to generate a frequency adjustment signal.
前記第1の電圧信号のレベルを検出して保持するピークホールド回路と、
前記ピークホールド回路の出力信号と第1基準信号との電位差を増幅して周波数調整信号を生成する増幅器と、
前記ピークホールド回路の出力信号と第2基準信号との電位差を増幅してゲイン調整信号を生成する増幅器と
を含むことを特徴とする請求項2又は3記載の増幅回路。The automatic gain & frequency adjustment circuit,
A peak hold circuit for detecting and holding the level of the first voltage signal;
An amplifier for amplifying a potential difference between an output signal of the peak hold circuit and a first reference signal to generate a frequency adjustment signal;
4. The amplifier circuit according to claim 2, further comprising an amplifier configured to amplify a potential difference between an output signal of the peak hold circuit and a second reference signal to generate a gain adjustment signal.
前記二値信号の遷移に応答して、前記第1の電圧信号のレベル検出結果に応じた一定のパルス幅を持つ信号を出力するワンショット・パルス回路と
を備えることを特徴とする請求項1乃至5の何れか一項記載の増幅回路。A comparator that generates a binary signal obtained by binarizing the second voltage signal;
2. A one-shot pulse circuit for outputting a signal having a constant pulse width according to a level detection result of the first voltage signal in response to a transition of the binary signal. An amplifier circuit according to any one of claims 1 to 5.
前記電源検出結果による検出結果を取り込んで前記第1の電圧信号のレベルを検出することを特徴とする請求項1乃至6の何れか一項記載の増幅回路。A power supply detection circuit that detects a power supply fluctuation of power supplied to the first and second amplifiers;
7. The amplifier circuit according to claim 1, wherein a detection result based on the power supply detection result is taken in and a level of the first voltage signal is detected.
前記受光素子に流れる受信電流が前記入力電流として供給される請求項1乃至7の何れか一項記載の増幅回路と
を備えることを特徴とする光受信回路。A light receiving element for receiving an optical input signal;
An optical receiving circuit, comprising: the amplifier circuit according to claim 1, wherein a receiving current flowing through the light receiving element is supplied as the input current.
前記電圧信号のレベルが前記第1の信号を受信可能とするレベルよりも小さい場合に、前記フィルタの通過特性を前記第2の信号の周波数帯域に設定する自動周波数調整回路を備えることを特徴とする受信回路。A filter for band-limiting a voltage signal obtained by current-to-voltage conversion of the input current to a predetermined frequency, wherein a first signal having a first bit rate and a second bit rate lower than the first bit rate A receiving circuit for receiving the second signal having
When the level of the voltage signal is lower than the level at which the first signal can be received, the automatic signal processing apparatus includes an automatic frequency adjustment circuit that sets a pass characteristic of the filter to a frequency band of the second signal. Receiver circuit.
前記電圧信号のレベルが前記第1の信号を受信可能とするレベルを有している場合に、前記フィルタの通過特性を前記第1の信号の周波数帯域に設定することを特徴とする請求項9記載の受信回路。The automatic frequency adjustment circuit,
10. The pass characteristic of the filter is set to a frequency band of the first signal when the level of the voltage signal has a level that enables reception of the first signal. The receiving circuit as described.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003061900A JP3980502B2 (en) | 2003-03-07 | 2003-03-07 | Amplifier circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003061900A JP3980502B2 (en) | 2003-03-07 | 2003-03-07 | Amplifier circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004274360A true JP2004274360A (en) | 2004-09-30 |
JP3980502B2 JP3980502B2 (en) | 2007-09-26 |
Family
ID=33123984
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003061900A Expired - Fee Related JP3980502B2 (en) | 2003-03-07 | 2003-03-07 | Amplifier circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3980502B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011244350A (en) * | 2010-05-20 | 2011-12-01 | Nec Corp | Optical transceiver and method of controlling the same |
WO2020218472A1 (en) * | 2019-04-24 | 2020-10-29 | 学校法人慶應義塾 | Hysteresis comparator and communication circuit |
JP2021034792A (en) * | 2019-08-20 | 2021-03-01 | 矢崎総業株式会社 | Receiver module for optical fiber radio communication and optical fiber radio communication system |
-
2003
- 2003-03-07 JP JP2003061900A patent/JP3980502B2/en not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011244350A (en) * | 2010-05-20 | 2011-12-01 | Nec Corp | Optical transceiver and method of controlling the same |
WO2020218472A1 (en) * | 2019-04-24 | 2020-10-29 | 学校法人慶應義塾 | Hysteresis comparator and communication circuit |
JPWO2020218472A1 (en) * | 2019-04-24 | 2020-10-29 | ||
JP7324529B2 (en) | 2019-04-24 | 2023-08-10 | 慶應義塾 | Hysteresis comparator and communication circuit |
JP2021034792A (en) * | 2019-08-20 | 2021-03-01 | 矢崎総業株式会社 | Receiver module for optical fiber radio communication and optical fiber radio communication system |
JP7351673B2 (en) | 2019-08-20 | 2023-09-27 | 矢崎総業株式会社 | Optical fiber wireless communication receiving module and optical fiber wireless communication system |
Also Published As
Publication number | Publication date |
---|---|
JP3980502B2 (en) | 2007-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4005401B2 (en) | Amplifier circuit and optical communication device | |
JP2991911B2 (en) | Digital data receiver | |
US8050573B2 (en) | Optical burst receiver and method | |
US7787781B2 (en) | Optical receiver reliably detectable loss-of-signal state | |
JP2009049488A (en) | Preamplifier circuit | |
JPWO2007036993A1 (en) | Optical receiver and identification threshold value generation method thereof | |
JP2008211702A (en) | Pre-amplifier and optical receiving device using the same | |
US8144813B2 (en) | Receiving method and receiving circuit | |
US6597245B2 (en) | Preamplifier | |
US8416886B2 (en) | Receiver | |
TWI279096B (en) | Optical receiver | |
JP5480010B2 (en) | Optical receiver circuit | |
US8301038B2 (en) | Electronic circuit and communication system | |
JP3980502B2 (en) | Amplifier circuit | |
JPH08288757A (en) | Digital receiving circuit | |
US20050100350A1 (en) | Optical receiving device | |
US7389056B2 (en) | Preamplifier circuit, clock switching circuit, and optical receiver | |
KR100802518B1 (en) | Transimpedance pre-amplifier with function of gain control | |
JP2004260230A (en) | Photoelectric current / voltage conversion circuit | |
JP5780282B2 (en) | Limiter amplifier circuit and driver circuit | |
JP2000201113A (en) | Method and device for receiving burst optical signal | |
JP4060597B2 (en) | Pulse width detection circuit and reception circuit | |
JP2002135214A (en) | Optical receiver | |
JP4791435B2 (en) | DC component cancellation circuit | |
KR20110017514A (en) | High-speed single-chip cmos optical receiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040726 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061006 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070626 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070627 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |