JP2004273824A

JP2004273824A - Semiconductor device

Info

Publication number: JP2004273824A
Application number: JP2003063510A
Authority: JP
Inventors: Yushi Imai; 今井　　祐志; Sumiji Futamura; 澄治二村
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2003-03-10
Filing date: 2003-03-10
Publication date: 2004-09-30

Abstract

<P>PROBLEM TO BE SOLVED: To make each output circuit and diode as a temperature detecting element receive a heat effect of only adjacent LDMOS, and miniaturize a semiconductor device. <P>SOLUTION: The semiconductor device comprises output circuits which control voltage supply to a load via switching operation by LDMOSs 6, and a plurality of diodes 9 arranged in correspondent to respective output circuits and detect the temperature of LDMOSs 6. In the device, each diode 9 is arranged to be close to both corresponding LDMOS 6 and the other adjacent LDMOS 6, and a first partitioning part T1 is arranged between each diode 9 and the other LDMOS 6 to partition the diode 9 from the other DIMOD 6, respectively. Hence, the heat effect other than that of the corresponding LDMOSs adjacent to the diodes is reduced, and, since heat insulating trenches T1, i.e., first partitioning parts T1, are not arranged on parts where the heat effect is small, output element formation areas can be miniaturized. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、複数の出力素子に対応して複数の温度検出素子を設けた半導体装置に関する。
【０００２】
【従来技術】
例えば特許文献１に示すように、従来より、複数の出力素子に対応して複数の温度検出素子を設けた半導体装置がある。図７は特許文献１に記載されている半導体装置の構成を示す平面図である。この従来技術の半導体装置では、ソース電極２４及びドレイン電極２５を有する複数の出力素子それぞれに温度検出素子２１が設けられている。この各出力素子及び温度検出素子２１が隣接する出力素子の熱的影響を受けないように、この各出力素子と各温度検出素子２１の組それぞれが互いに素子分離されるようにトレンチ２２及び絶縁部材２３が形成される。
【０００３】
【特許文献１】
特開２００２−４３５２１号公報
【０００４】
【発明が解決しようとする課題】
近年、複数の出力素子を有する半導体装置においては、小型化、低コスト化が進められるに従い、半導体装置の大きさを小さくすることが求められている。しかしながら、上記従来技術では、出力素子と温度検出素子２１を有する各組の全周をトレンチ２２及び絶縁部材２３にて素子分離しているため、隣接する出力素子の熱的影響が少ない部分にまでトレンチ２２及び絶縁部材２３が存在し出力素子形成領域が大きくなってしまうという問題があった。
【０００５】
本発明は上記点に鑑みて、各出力素子に対応する温度検出素子が隣接する他の出力素子の熱的影響を受けないようにすると共に、出力素子形成領域を小さくすることができる半導体装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明は、負荷への電圧供給を制御する複数の出力素子と、出力素子毎に備えられ、出力素子の温度を検出する複数の温度検出素子と、複数の温度検出素子が対応する出力素子と隣接する他の出力素子に近接配置される場合に、温度検出素子と他の出力素子との間のみを隔てるように形成された第１分離部とを備えることを特徴とするものである。
【０００７】
このように、温度検出素子と他の出力素子との間のみを隔てるように第１分離部を備えることにより、隣接する出力素子での熱的影響を低減でき、更に、熱的影響の少ない部分の熱的影響を低減するための絶縁分離手段が無いため、出力素子形成領域を小さくすることができる。
【０００８】
例えば、請求項２に示すように、複数の出力素子及び複数の温度検出素子はＳＯＩ基板上に形成されており、第１分離部は、ＳＯＩ基板に形成されたトレンチ及びこのトレンチ内に配置された絶縁部材によって互いに絶縁分離されるようにすればよい。
【０００９】
請求項３に記載の発明においては、出力素子は、第１の電極と第２の電極とを有し、温度検出素子は、第１の電極若しくは第２の電極のパッドに隣接するように配置されていることを特徴とするものである。
【００１０】
このように、第１、第２の電極のパッドに隣接するように温度検出素子を配置することにより、最も発熱する部分の温度に基づいて温度保護回路が作動するようにできる。
【００１１】
請求項４に記載の発明においては、温度検出素子が対応する出力素子に面する側を除いて略三方から第１分離部と共に温度検出素子を囲うように形成された第２分離部を備えることを特徴とするものである。
【００１２】
このように、第１分離部と出力素子との間に温度検出素子を囲うように第２分離部を配置することにより、温度検出素子が配置された出力素子の発熱状態のみを正確に検出することができる。更に、検出素子と第１分離部との間の使用されていないスペースを第２分離部として利用できるため出力素子形成領域を小さくすることができると共に、隣接する出力素子での熱的影響を低減できる。
【００１３】
【発明の実施の形態】
（第１実施形態）
以下に本発明の第１実施形態を図に基づいて説明する。図１に本発明の一実施形態を適用した半導体装置の回路構成を示す。また、図２に、図１に示した半導体装置におけるＬＤＭＯＳ６とダイオード９のレイアウトを示す。
【００１４】
図１に示すように、半導体装置には負荷Ａを駆動する出力回路１が複数備えられている。図１では省略してあるが、各出力回路１は図中最も紙面上側に示した出力回路１と同様の回路構成を成している。
【００１５】
出力回路１には、直列接続された出力駆動トランジスタ２、抵抗３及びＭＯＳＦＥＴ４と、ＣＭＯＳロジック等で構成された選択ロジック部５とが備えられている。直列接続された出力駆動トランジスタ２、抵抗３及びＭＯＳＦＥＴ４には外部電源からの電圧が印加されるようになっており、選択ロジック部５によってＭＯＳＦＥＴ４のゲート電圧が調整されて、トランジスタ２と抵抗３との間の電位が調整されるようになっている。
【００１６】
また、出力回路１には、出力素子としての横型パワーＭＯＳＦＥＴ（以下、ＬＤＭＯＳという）６が備えられている。このＬＤＭＯＳ６のドレインにつがる端子６ａに負荷Ａが接続される。このＬＤＭＯＳ６のゲートにトランジスタ２と抵抗３の間の電位が印加され、選択ロジック部５によるＭＯＳＦＥＴ４のオン、オフ制御によって、ＬＤＭＯＳ６がオン、オフ制御され、負荷Ａへの電圧供給が制御されるようになっている。なお、負荷Ａとしては、例えば電磁弁駆動用のソレノイドやヘッドランプ、ワイパーモータ等が適用できる。
【００１７】
さらに、複数の出力回路１には、出力回路１毎に、ＬＤＭＯＳ６が高温になったことを検出し、出力回路１による負荷Ａへの電圧供給を停止させる温度保護回路７が備えられている。すなわち、これらＬＤＭＯＳ６の１つと温度保護回路７の１つを１組とすると、複数のＬＤＭＯＳ６と複数の温度保護回路７とがすべて組となった構成となっている。
【００１８】
この温度保護回路７は、定電流源８からの定電流が流されると共に温度特性を有する温度検出素子としてのダイオード９を備えている。このダイオード９での電圧降下の変動をコンパレータ１０による参照電圧との比較によって検出することで、ＬＤＭＯＳ６が高温になったことを検出するようになっている。すなわち、ＬＤＭＯＳ６が高温になって、ダイオード９での電圧降下量が小さくなると、コンパレータ１０の反転入力端子の電圧が非反転入力端子の電圧（参照電圧）よりも低くなり、選択ロジック部５に高温が検出されたことを意味するハイレベル信号が出力されるようになっている。
【００１９】
このようにＬＤＭＯＳ６が高温になったことが検出されると、選択ロジック部５によってＭＯＳＦＥＴ４が強制的にオフさせられ、ＬＤＭＯＳ６がオフされて、出力回路１のさらなる高温化が防止される。
【００２０】
図２は、本発明の第１実施形態におけるＬＤＭＯＳ６とダイオード９のレイアウトを示すものである。ＬＤＭＯＳ６のドレイン電極１３やソース電極１４は半導体基板中に形成されたドレイン領域Ｄやソース領域Ｓに電気的に接続される。これらドレイン電極１３及びソース電極１４は、例えば櫛歯状に構成され、互いの櫛歯が噛み合わさるようなレイアウトとされる。そして、櫛歯がまとめられた領域、すなわち櫛歯に対して垂直方向に延設された領域にドレイン電極１３のパッド１３ａ及びソース電極１４のパッド１４ａが備えられたレイアウトとされている。
【００２１】
また、ドレイン電極１３のパッド１３ａ又はソース電極１４のパッド１４ａ間に温度検出素子としてのダイオード９が配置されている。更に、本実施形態では、ＬＤＭＯＳ６とこのＬＤＭＯＳ６に隣接されたＬＤＭＯＳ６’の発熱状態を検出するダイオード９’との間にトレンチ１１及びトレンチ１１内の絶縁部材１２からなる絶縁トレンチＴ１が配置されている。なお、絶縁トレンチＴ１は、本発明における第１分離部に該当するものである。
【００２２】
ここで、上記のようにレイアウトされた半導体装置の内部構造について説明する。図４は本発明の第１実施形態の模式的断面図を示している。図４に示すように、ＬＤＭＯＳ６及びダイオード９は、支持基板１５上に絶縁層１６を介してＮ型の活性層１７が配置されたＳＯＩ基板１８上に形成されている。ＬＤＭＯＳ６は、活性層１７の表層部に拡散形成されたＰ型領域内に２重拡散によりに互いに離間するように形成されたＮ型ソース領域Ｓ及びＮ型ドレイン領域Ｄを有する。更に、これらＮ型ソース領域ＳとＮ型ドレイン領域Ｄとの間をチャネル領域として、このチャネル領域上にゲート酸化膜Ｏを介して形成されたゲート電極Ｇとを有した構成となっている。ダイオード９は、活性層１７の表層部において拡散形成されたＰ型層Ｄ１内に２重拡散により形成されたＮ型層Ｄ２を有した構成となっている。
【００２３】
これらＬＤＭＯＳ６及びダイオード９がＳＯＩ基板１８上に複数組形成されて配置されている。各ＬＤＭＯＳ６及び各ダイオード９はトレンチ１９及びトレンチ１９内の絶縁部材２０によって電気的に分離されている。
【００２４】
ここで、例えば、ＬＤＭＯＳ６とこのＬＤＭＯＳ６に隣接するＬＤＭＯＳ６’に対応するダイオード９’が近接配置される場合、ＬＤＭＯＳ６で発熱した熱がダイオード９’にまで影響する場合がある。この影響を低減するために、本実施形態では、ＬＤＭＯＳ６とダイオード９’との間のみに、トレンチ１１及びトレンチ１１内の絶縁部材１２から絶縁トレンチＴ１を配置する。この際に、ダイオード９と隣接するＬＤＭＯＳ６とが近接配置しない箇所Ｌ及び紙面におけるＬＤＭＯＳ６の上下面側には絶縁トレンチＴ１を配置する必要はない。
【００２５】
このように、出力回路１毎にダイオード９を備えると共に、隣接する出力回路１のＬＤＭＯＳ６に近接配置されたダイオード９の近傍のみを分離する構成とするので隣接するＬＤＭＯＳ６での熱的影響を低減できる。また、あるＬＤＭＯＳ６が発熱して温度保護動作により停止した場合でも、その他の各出力回路１が独立して正確に動作して各負荷が駆動されるようにできる。更に、熱的影響の少ない部分に絶縁トレンチＴ１を設ける必要がないので出力素子形成領域を小さくすることができる。
【００２６】
また、変形例として、ダイオード９をドレイン電極１３のパッド１３ａ又はソース電極１４のパッド１４ａの近傍に配置するようにしてもよい。ＬＤＭＯＳ６の電流経路となる近傍が最も高温となるため、電流経路となるドレイン電極１３のパッド１３ａ又はソース電極１４のパッド１４ａの近傍にダイオード９を配置することによって、最も発熱する部分の温度に基づいて温度保護回路が作動するようにできる。
【００２７】
（第２実施形態）
次に、本発明の第２実施形態について、図３及び図５を参照して説明する。図３は本発明の第２実施形態におけるＬＤＭＯＳ６とダイオード９のレイアウトを示すものである。図５は出力回路１を９個配置したＬＤＭＯＳ６とダイオード９のレイアウトを示すものである。なお、第１実施形態との共通部分についての詳しい説明は省略する。第１実施形態と本実施形態との相違点は、絶縁トレンチＴ２を配置したことにある。
【００２８】
図３に示すように、絶縁トレンチＴ１とＬＤＭＯＳ６との間であって、ドレイン電極１３のパッド１３ａとソース電極１４のパッド１４ａとの間に、トレンチ１１ａ及びトレンチ１１ａ内の絶縁部材１２ａからなる絶縁トレンチＴ２を複数設ける。また、この複数の絶縁トレンチＴ２の間にダイオード９を設ける。こうすることによって、対象とするＬＤＭＯＳ６の温度変化だけを、正確に検出することができる。なお、絶縁トレンチＴ２は、本発明における第２分離部に該当するものである。
【００２９】
また、本実施形態では、図５に示すような、出力回路１をマトリクス状に配置した場合に適用すると好適である。図５の場合では、ＬＤＭＯＳ６の紙面下側に位置するＬＤＭＯＳ６’’で発熱した熱を絶縁トレンチＴ２によって低減できると共に、ドレイン電極１３のパッド１３ａとダイオード９及びとソース電極１４のパッド１４ａとダイオード９との間の使用されていないスペースを絶縁トレンチＴ２として利用できるため出力素子形成領域を小さくすることができると共に、隣接する出力素子での熱的影響を低減できる。
【００３０】
なお、上記第１実施形態及び第２実施形態では、ドレイン電極１３とソース電極１４は、櫛歯状に構成され、互いの櫛歯が噛み合わさるようなレイアウトとされているが、これに限定されるものではなく他のレイアウトでもよい。また、上記第１実施形態及び第２実施形態では、櫛歯がまとめられた領域にドレイン電極１３やソース電極１４のパッド１３ａ、１４ａが配置されるようなレイアウトしているが、他のレイアウトであっても良い。例えば、図６に示すように、ドレイン電極１３やソース電極１４のパッド１３ａ、１４ａを櫛歯に対して直接接続させたレイアウトとしてもよい。
【００３１】
なお、上記実施形態では、発熱素子としてＬＤＭＯＳ６を例に挙げたが、その他の半導体スイッチング素子、例えば横型ＩＧＢＴやバイポーラトランジスタを発熱素子とする半導体装置においても本発明を適用可能である。また、温度検出素子として、ダイオード９を例に挙げたが、その他の温度特性を有する素子、例えば抵抗、Ｐｏｌｙ−ダイオード９やＰｏｌｙ抵抗を温度検出素子とする半導体装置においても本発明を適用可能である。
【図面の簡単な説明】
【図１】本発明の一実施形態を適用した半導体装置の回路構成を示す図である。
【図２】本発明の第１実施形態の半導体装置におけるＬＤＭＯＳ６とダイオード９のレイアウトを示す図である。
【図３】本発明の第２実施形態の半導体装置におけるＬＤＭＯＳ６とダイオード９のレイアウトを示す図である。
【図４】本発明の第１実施形態の半導体装置におけるＬＤＭＯＳ６とダイオード９の模式的な断面を示す断面図である。
【図５】本発明の第２実施形態の半導体装置における出力回路１を９段にした場合のＬＤＭＯＳ６とダイオード９のレイアウトを示す図である。
【図６】本発明の半導体装置における変形例のＬＤＭＯＳ６とダイオード９のレイアウトを示す図である。
【図７】従来技術の半導体装置におけるＬＤＭＯＳ６とダイオード９のレイアウトを示す図である。
【符号の説明】
１出力回路、２出力駆動トランジスタ、３抵抗、４ＭＯＳＦＥＴ、５選択ロジック、６ＬＤＭＯＳ、７温度保護回路、８低電流源、９ダイオード、１０コンパレータ、１１トレンチ、１２絶縁部材、１３ドレイン電極、１４ソース電極、１５支持基板、１６絶縁層、１７活性層、１８ＳＯＩ基板、１９トレンチ、２０絶縁部材、Ａ負荷、Ｔ１絶縁トレンチ（第１分離部）、Ｔ２絶縁トレンチ（第２分離部）[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device provided with a plurality of temperature detecting elements corresponding to a plurality of output elements.
[0002]
[Prior art]
For example, as shown in Patent Literature 1, there is a conventional semiconductor device provided with a plurality of temperature detecting elements corresponding to a plurality of output elements. FIG. 7 is a plan view showing the configuration of the semiconductor device described in Patent Document 1. In this conventional semiconductor device, a temperature detecting element 21 is provided for each of a plurality of output elements having a source electrode 24 and a drain electrode 25. In order that each output element and each temperature detection element 21 are not thermally affected by adjacent output elements, the trench 22 and the insulating member are so arranged that each set of each output element and each temperature detection element 21 is separated from each other. 23 are formed.
[0003]
[Patent Document 1]
Japanese Patent Application Laid-Open No. 2002-43521
[Problems to be solved by the invention]
In recent years, in a semiconductor device having a plurality of output elements, as the size and cost have been reduced, the size of the semiconductor device has been required to be reduced. However, in the above-described conventional technology, the entire circumference of each set including the output element and the temperature detection element 21 is separated by the trench 22 and the insulating member 23, so that even the portion where the adjacent output element is less thermally affected is provided. There is a problem that the trench 22 and the insulating member 23 are present, and the output element formation region becomes large.
[0005]
In view of the above, the present invention provides a semiconductor device capable of preventing a temperature detection element corresponding to each output element from being thermally affected by another adjacent output element and reducing an output element formation region. The purpose is to provide.
[0006]
[Means for Solving the Problems]
In order to achieve the above object, the invention according to claim 1 includes a plurality of output elements for controlling voltage supply to a load, and a plurality of temperature detection elements provided for each output element and detecting a temperature of the output element. A first separating unit formed so as to separate only the temperature detecting element and the other output element when the plurality of temperature detecting elements are arranged in proximity to another output element adjacent to the corresponding output element; It is characterized by having.
[0007]
As described above, by providing the first separation unit so as to separate only the temperature detection element from the other output elements, it is possible to reduce a thermal influence on an adjacent output element, and furthermore, a part having a small thermal influence. Since there is no insulation separating means for reducing the thermal effect of the device, the output element formation region can be reduced.
[0008]
For example, as set forth in claim 2, the plurality of output elements and the plurality of temperature detection elements are formed on an SOI substrate, and the first isolation portion is disposed in a trench formed in the SOI substrate and in the trench. What is necessary is just to make it isolate | separate and insulate from each other by the insulating member.
[0009]
In the invention described in claim 3, the output element has a first electrode and a second electrode, and the temperature detection element is arranged so as to be adjacent to a pad of the first electrode or the second electrode. It is characterized by having been done.
[0010]
By arranging the temperature detecting element adjacent to the pads of the first and second electrodes as described above, the temperature protection circuit can be operated based on the temperature of the portion that generates the most heat.
[0011]
In the invention according to claim 4, the temperature detecting element includes a second separating portion formed so as to surround the temperature detecting element together with the first separating portion from substantially three sides except for the side facing the corresponding output element. It is characterized by the following.
[0012]
As described above, by disposing the second separating unit so as to surround the temperature detecting element between the first separating unit and the output element, only the heat generation state of the output element in which the temperature detecting element is disposed is accurately detected. be able to. Furthermore, since an unused space between the detection element and the first separation unit can be used as the second separation unit, the output element formation area can be reduced, and the thermal effect on the adjacent output element is reduced. it can.
[0013]
BEST MODE FOR CARRYING OUT THE INVENTION
(1st Embodiment)
Hereinafter, a first embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows a circuit configuration of a semiconductor device to which one embodiment of the present invention is applied. FIG. 2 shows a layout of the LDMOS 6 and the diode 9 in the semiconductor device shown in FIG.
[0014]
As shown in FIG. 1, the semiconductor device is provided with a plurality of output circuits 1 for driving a load A. Although not shown in FIG. 1, each output circuit 1 has the same circuit configuration as the output circuit 1 shown at the top of the drawing.
[0015]
The output circuit 1 includes an output drive transistor 2, a resistor 3, and a MOSFET 4, which are connected in series, and a selection logic unit 5 composed of a CMOS logic or the like. A voltage from an external power supply is applied to the output driving transistor 2, the resistor 3, and the MOSFET 4 connected in series, and the gate voltage of the MOSFET 4 is adjusted by the selection logic unit 5, so that the transistor 2, the resistor 3, Is adjusted.
[0016]
Further, the output circuit 1 includes a lateral power MOSFET (hereinafter, referred to as LDMOS) 6 as an output element. The load A is connected to a terminal 6a connected to the drain of the LDMOS 6. The potential between the transistor 2 and the resistor 3 is applied to the gate of the LDMOS 6, and the on / off control of the MOSFET 4 by the selection logic unit 5 controls the on / off of the LDMOS 6 so that the voltage supply to the load A is controlled. It has become. As the load A, for example, a solenoid for driving an electromagnetic valve, a headlamp, a wiper motor, or the like can be applied.
[0017]
Further, each of the plurality of output circuits 1 is provided with a temperature protection circuit 7 for detecting that the LDMOS 6 has become high temperature and stopping the supply of the voltage to the load A by the output circuit 1 for each output circuit 1. That is, when one of the LDMOSs 6 and one of the temperature protection circuits 7 are set as one set, the configuration is such that the plurality of LDMOSs 6 and the plurality of temperature protection circuits 7 are all set.
[0018]
The temperature protection circuit 7 includes a diode 9 as a temperature detecting element having a temperature characteristic while allowing a constant current from a constant current source 8 to flow. By detecting the fluctuation of the voltage drop in the diode 9 by comparison with a reference voltage by the comparator 10, it is detected that the LDMOS 6 has become high temperature. That is, when the temperature of the LDMOS 6 becomes high and the voltage drop amount in the diode 9 becomes small, the voltage of the inverting input terminal of the comparator 10 becomes lower than the voltage (reference voltage) of the non-inverting input terminal, and the high voltage Is output as a high level signal indicating that is detected.
[0019]
When it is detected that the temperature of the LDMOS 6 has become high, the MOSFET 4 is forcibly turned off by the selection logic unit 5, and the LDMOS 6 is turned off, thereby preventing the output circuit 1 from being heated further.
[0020]
FIG. 2 shows a layout of the LDMOS 6 and the diode 9 in the first embodiment of the present invention. The drain electrode 13 and the source electrode 14 of the LDMOS 6 are electrically connected to a drain region D and a source region S formed in a semiconductor substrate. The drain electrode 13 and the source electrode 14 are formed, for example, in a comb shape, and have a layout in which the comb teeth are engaged with each other. The layout is such that a pad 13a of the drain electrode 13 and a pad 14a of the source electrode 14 are provided in a region where the comb teeth are gathered, that is, a region extending in a direction perpendicular to the comb teeth.
[0021]
The diode 9 as a temperature detecting element is arranged between the pad 13a of the drain electrode 13 or the pad 14a of the source electrode 14. Further, in the present embodiment, the insulating trench T1 including the trench 11 and the insulating member 12 in the trench 11 is arranged between the LDMOS 6 and the diode 9 'that detects the heat generation state of the LDMOS 6' adjacent to the LDMOS 6. . In addition, the insulating trench T1 corresponds to the first isolation portion in the present invention.
[0022]
Here, the internal structure of the semiconductor device laid out as described above will be described. FIG. 4 is a schematic sectional view of the first embodiment of the present invention. As shown in FIG. 4, the LDMOS 6 and the diode 9 are formed on an SOI substrate 18 in which an N-type active layer 17 is disposed on a supporting substrate 15 via an insulating layer 16. The LDMOS 6 has an N-type source region S and an N-type drain region D formed so as to be separated from each other by double diffusion in a P-type region diffused and formed in a surface layer portion of the active layer 17. Further, a structure is provided in which a region between the N-type source region S and the N-type drain region D is a channel region, and a gate electrode G is formed on the channel region via a gate oxide film O. The diode 9 has a configuration in which an N-type layer D2 formed by double diffusion is formed in a P-type layer D1 formed by diffusion in a surface portion of the active layer 17.
[0023]
A plurality of sets of the LDMOS 6 and the diode 9 are formed and arranged on the SOI substrate 18. Each LDMOS 6 and each diode 9 are electrically separated by a trench 19 and an insulating member 20 in the trench 19.
[0024]
Here, for example, when the LDMOS 6 and the diode 9 'corresponding to the LDMOS 6' adjacent to the LDMOS 6 are arranged close to each other, the heat generated by the LDMOS 6 may affect the diode 9 '. In order to reduce this effect, in the present embodiment, the insulating trench T1 is arranged only between the LDMOS 6 and the diode 9 ′ from the trench 11 and the insulating member 12 in the trench 11. At this time, it is not necessary to dispose the insulating trench T1 on the portion L where the diode 9 and the adjacent LDMOS 6 are not arranged close to each other and on the upper and lower surfaces of the LDMOS 6 on the paper.
[0025]
As described above, since the diode 9 is provided for each output circuit 1 and only the vicinity of the diode 9 disposed adjacent to the LDMOS 6 of the adjacent output circuit 1 is separated, the thermal effect on the adjacent LDMOS 6 can be reduced. . Further, even when a certain LDMOS 6 generates heat and stops due to the temperature protection operation, the other output circuits 1 can operate independently and accurately to drive each load. Further, since it is not necessary to provide the insulating trench T1 in a portion where the thermal influence is small, the output element formation region can be reduced.
[0026]
As a modification, the diode 9 may be arranged near the pad 13a of the drain electrode 13 or the pad 14a of the source electrode 14. Since the vicinity of the current path of the LDMOS 6 has the highest temperature, the diode 9 is arranged near the pad 13a of the drain electrode 13 or the pad 14a of the source electrode 14 as the current path, so that the temperature based on the temperature of the portion that generates the most heat is obtained. To activate the temperature protection circuit.
[0027]
(2nd Embodiment)
Next, a second embodiment of the present invention will be described with reference to FIGS. FIG. 3 shows a layout of the LDMOS 6 and the diode 9 in the second embodiment of the present invention. FIG. 5 shows a layout of the LDMOS 6 and the diode 9 in which nine output circuits 1 are arranged. Note that a detailed description of common parts with the first embodiment will be omitted. The difference between the first embodiment and the present embodiment lies in that an insulating trench T2 is arranged.
[0028]
As shown in FIG. 3, between the insulating trench T1 and the LDMOS 6, and between the pad 13a of the drain electrode 13 and the pad 14a of the source electrode 14, an insulating member formed of the trench 11a and the insulating member 12a in the trench 11a is provided. A plurality of trenches T2 are provided. A diode 9 is provided between the plurality of insulating trenches T2. By doing so, only the temperature change of the target LDMOS 6 can be accurately detected. Note that the insulating trench T2 corresponds to the second isolation portion in the present invention.
[0029]
In the present embodiment, it is preferable to apply the present invention to a case where the output circuits 1 are arranged in a matrix as shown in FIG. In the case of FIG. 5, the heat generated by the LDMOS 6 ″ located below the LDMOS 6 in the drawing can be reduced by the insulating trench T2, and the pad 13a and the diode 9 of the drain electrode 13 and the pad 14a and the diode 9 of the source electrode 14 can be reduced. Since the unused space between the first and second elements can be used as the insulating trench T2, the output element formation region can be reduced, and the thermal effect on the adjacent output element can be reduced.
[0030]
In the first and second embodiments, the drain electrode 13 and the source electrode 14 are formed in a comb shape, and the layout is such that the comb teeth are engaged with each other. However, the present invention is not limited to this. Other layouts may be used instead. In the first embodiment and the second embodiment, the layout is such that the pads 13a and 14a of the drain electrode 13 and the source electrode 14 are arranged in the region where the comb teeth are arranged. There may be. For example, as shown in FIG. 6, the layout may be such that the pads 13a and 14a of the drain electrode 13 and the source electrode 14 are directly connected to the comb teeth.
[0031]
In the above embodiment, the LDMOS 6 is taken as an example of the heating element. However, the present invention can be applied to other semiconductor switching elements, for example, a semiconductor device using a lateral IGBT or a bipolar transistor as a heating element. Although the diode 9 is taken as an example of the temperature detecting element, the present invention can be applied to an element having other temperature characteristics, for example, a resistor, a semiconductor device using a Poly-diode 9 or a Poly resistor as a temperature detecting element. is there.
[Brief description of the drawings]
FIG. 1 is a diagram showing a circuit configuration of a semiconductor device to which an embodiment of the present invention is applied.
FIG. 2 is a diagram showing a layout of an LDMOS 6 and a diode 9 in the semiconductor device according to the first embodiment of the present invention.
FIG. 3 is a diagram showing a layout of an LDMOS 6 and a diode 9 in a semiconductor device according to a second embodiment of the present invention.
FIG. 4 is a cross-sectional view showing a schematic cross section of the LDMOS 6 and the diode 9 in the semiconductor device according to the first embodiment of the present invention.
FIG. 5 is a diagram showing a layout of an LDMOS 6 and a diode 9 when the output circuit 1 in the semiconductor device according to the second embodiment of the present invention has nine stages.
FIG. 6 is a diagram showing a layout of an LDMOS 6 and a diode 9 according to a modification of the semiconductor device of the present invention.
FIG. 7 is a diagram showing a layout of an LDMOS 6 and a diode 9 in a conventional semiconductor device.
[Explanation of symbols]
Reference Signs List 1 output circuit, 2 output drive transistor, 3 resistor, 4 MOSFET, 5 selection logic, 6 LDMOS, 7 temperature protection circuit, 8 low current source, 9 diode, 10 comparator, 11 trench, 12 insulating member, 13 drain electrode, 14 Source electrode, 15 support substrate, 16 insulating layer, 17 active layer, 18 SOI substrate, 19 trench, 20 insulating member, A load, T1 insulating trench (first separating portion), T2 insulating trench (second separating portion)

Claims

A plurality of output elements for controlling the voltage supply to the load;
A plurality of temperature detection elements provided for each of the output elements, for detecting the temperature of the output element,
When each of the plurality of temperature detection elements is arranged in proximity to another output element adjacent to the corresponding output element, a first formed to separate only the temperature detection element from the other output element. A semiconductor device comprising: a separation unit.

The plurality of output elements and the plurality of temperature detection elements are formed on an SOI substrate, and the first isolation unit is configured by a trench formed in the SOI substrate and an insulating member disposed in the trench. The semiconductor device according to claim 1, wherein:

The output element has a first electrode and a second electrode, and the temperature detection element is arranged so as to be adjacent to a pad of the first electrode or the pad of the second electrode. The semiconductor device according to claim 1 or 2, wherein

2. The apparatus according to claim 1, further comprising a second separating portion formed so as to surround the temperature detecting element together with the first separating portion from substantially three sides except for a side of the temperature detecting element facing a corresponding output element. Alternatively, the semiconductor device according to claim 2.