JP2004272392A - 半導体集積回路における遅延シミュレーション用ネットリスト生成システムおよび遅延シミュレーション用ネットリスト生成方法 - Google Patents
半導体集積回路における遅延シミュレーション用ネットリスト生成システムおよび遅延シミュレーション用ネットリスト生成方法 Download PDFInfo
- Publication number
- JP2004272392A JP2004272392A JP2003059133A JP2003059133A JP2004272392A JP 2004272392 A JP2004272392 A JP 2004272392A JP 2003059133 A JP2003059133 A JP 2003059133A JP 2003059133 A JP2003059133 A JP 2003059133A JP 2004272392 A JP2004272392 A JP 2004272392A
- Authority
- JP
- Japan
- Prior art keywords
- lpe
- netlist
- delay
- information
- file
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】大規模なブロックに対してもブロックレベルでの高精度な遅延シミュレーションを可能とする遅延シミュレーション用ネットリストの生成システムおよび生成方法を提供する。
【解決手段】LPEネットリスト2から遅延モデルファイル6を生成する遅延モデル生成手段5と、プリレイアウトネットリスト1から遅延シミュレーション用ネットリストを生成する遅延シミュレーション用ネットリスト生成手段7と、制御ファイル3の内容に応じた制御を行う処理制御手段4とを備え、遅延モデル生成手段5がLPEネットリスト2から生成した遅延モデルファイル6をプリレイアウトネットリスト1に反映させることにより、遅延シミュレーション用ネットリスト8を生成する。
【選択図】 図1
【解決手段】LPEネットリスト2から遅延モデルファイル6を生成する遅延モデル生成手段5と、プリレイアウトネットリスト1から遅延シミュレーション用ネットリストを生成する遅延シミュレーション用ネットリスト生成手段7と、制御ファイル3の内容に応じた制御を行う処理制御手段4とを備え、遅延モデル生成手段5がLPEネットリスト2から生成した遅延モデルファイル6をプリレイアウトネットリスト1に反映させることにより、遅延シミュレーション用ネットリスト8を生成する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、半導体集積回路におけるレイアウト設計後のデザインが有する寄生容量および寄生抵抗を考慮したシミュレーション(ポストレイアウトシミュレーション)技術に関する。
【0002】
【従来の技術】
昨今、プロセスの微細化に伴って設計段階で考慮しなければならないデバイス要因は増加している。また、メモリブロック等では、そのブロック自体の規模も大容量化の傾向にあるため、ブロック全体規模での高精度な遅延シミュレーションが困難になってきた。従って、半導体集積回路の特性評価を行う上で、レイアウト設計データが有する寄生抵抗および寄生容量成分等の寄生素子情報を、いかに精度良く反映した検証環境および検証方法を選択するかが、重要になってきている。そこで、ポストレイアウトシミュレーションによる遅延シミュレーションが重要となるが、その際いかに寄生素子情報の精度を保ちつつ、そのシミュレーション用ネットリストのデータ量を抑えられるかが重要に成ってきている。
【0003】
例えば、メモリブロックにおいて、従来より一般的に、遅延伝搬パス若しくはそのパスと特性的に影響のあるパスを残したネットリスト(クリティカルパスネットリスト)を別途起こすことによって、まずデータ量の少ないシミュレーション用ネットリストを生成する方法等が採られていた。その際、例えばワード線若しくはビット線を共有する遅延シミュレーション対象にないセルに関する情報の扱い方が、精度とシミュレーション効率を支配することになる。例えば、第1の手法としては、ダミーセルの部分にも、遅延シミュレーション対象にあるセルと同じレイアウト寄生素子情報を持たせるものである。また、第2の手法としては、ダミーセル部分については、配線形状より概略算出した寄生情報(抵抗、容量)を反映させる方法がある。さらに第3の方法として、レイアウト寄生素子情報を含むレイアウト結果のネットリストの全配線ノードについてモジュール化を行った上で、論理ネットリストに戻してシミュレーション用ネットリストを生成する手法がある(例えば、特許文献1)。
【0004】
【特許文献1】
特開平11−39377号公報(第7−9頁、第2−7図)
【0005】
【発明が解決しようとする課題】
上記した従来の3つの方法では、以下に述べる問題点が生じる。第1の方法では、回路規模の大きくなってくると、データ量が、シミュレータが対応可能な量を超えてしまう。若しくは、対応できたとしてもシミュレーション時間を多く要してしまうという問題が発生する。また、第2の方法では、十分な精度が得られないという課題があった。さらに、第3の方法は、レイアウト寄生素子情報をモジュール化する際、データ量を削減することが必要となるが、前記特許文献1には、データ量の削減に関する開示はない。また、第3の方法では、ノード単位で論理ネットリストとレイアウト情報とを対応づけるため、ノード対応表が必要であり、処理工程が複雑になる。
【0006】
本発明は、従来技術の有するこれらの問題点を鑑みて成されたものであり、遅延シミュレーションにおいて精度を損なうことのない、データ量の少ないシミュレーション用ネットリストの生成システムを提供することを目的とする。これによって、従来よりも遅延シミュレーション効率の高い環境を提供し、そして大規模なブロックに対してもブロックレベルでの高精度な遅延シミュレーションを可能とするものである。
【0007】
【課題を解決するための手段】
上記課題を解決するために、本発明にかかる遅延シミュレーション用ネットリスト生成システムは、レイアウト寄生素子抽出結果のLPEネットリストを入力して遅延モデルファイルを生成する遅延モデル生成手段と、プリレイアウトネットリストから遅延シミュレーション用ネットリストを生成する遅延シミュレーション用ネットリスト生成手段と、制御ファイルの内容に応じて前記遅延モデル生成手段および遅延シミュレーション用ネットリスト生成手段を制御する処理制御手段とを備え、前記処理制御手段が、前記遅延モデル生成手段に前記LPEネットリストから遅延モデルファイルを生成させ、生成された遅延モデルファイルを前記遅延シミュレーション用ネットリスト生成手段に入力して前記プリレイアウトネットリストに反映させることにより、前記遅延シミュレーション用ネットリストを生成することを特徴とする。
【0008】
また、本発明にかかる遅延シミュレーション用ネットリスト生成方法は、レイアウト寄生素子抽出結果のLPEネットリストを入力し、制御ファイルの内容に応じて前記LPEネットリストから遅延モデルファイルを生成し、生成された遅延モデルファイルを、前記制御ファイルの内容に応じて、プリレイアウトネットリストに反映させることにより、遅延シミュレーション用ネットリストを生成することを特徴とする。
【0009】
【発明の実施の形態】
本発明にかかる遅延シミュレーション用ネットリスト生成システムにおいて、制御ファイルの内容に、前記プリレイアウトネットリストを構成する回路セルに関する情報、前記LPEネットリストが有するLPEセルに関する情報、および前記LPEセルをモデル化する際の処理に関する情報が少なくとも含まれることが好ましい。
【0010】
さらに、前記プリレイアウトネットリストを構成する回路セルと該回路セルに対応する前記LPEセルが各々有する端子において、対応関係にある該端子の識別名が一致していることが好ましい。
【0011】
上記の構成において、前記遅延モデル生成手段が、アクティブノードの情報を元にモデル化を行うアクティブノード指定処理手段と、予め定められたモデル化仕様に基づいたモデル化を行うモデルタイプ指定処理手段との少なくともいずれかを備え、前記制御ファイルの内容に、アクティブノードを指定する情報がさらに含まれ、前記処理制御手段が、前記制御ファイルの内容に応じて、前記遅延モデル生成手段における前記アクティブノード指定処理手段および前記モデルタイプ指定処理手段のいずれにモデル化を行わせるか、あるいは前記LPEネットリストをモデル化せずにそのまま遅延モデルファイルとして出力させるかを決定することがさらに好ましい。
【0012】
また、前記アクティブノード指定処理手段が、アクティブノード抽出手段、LPE情報マージ手段、およびモデルフォーマット手段を備え、前記アクティブノード抽出手段は、前記LPEネットリストよりモデル化対象となるアクティブノード情報を抽出し、前記LPE情報マージ手段が、抽出されたアクティブノード情報に基づき、各寄生成分をモデル化することにより、LPE寄生素子マージ結果ファイルを生成し、前記モデルフォーマット手段が、前記LPE寄生素子マージ結果ファイルを用いて遅延モデルファイルを生成することが好ましい。
【0013】
また、前記制御ファイルの内容に、前記アクティブノードに対応するアクティブ関連ノードに関する情報をさらに含み、前記遅延モデル生成手段が、前記アクティブ関連ノード情報に基づいてカップリング容量成分を反映したモデル化を行うことが好ましい。
【0014】
また、前記モデルタイプ指定処理手段が、モデル化タイプ情報を少なくとも格納したモデル化情報格納手段と、LPE寄生素子マージ処理手段と、モデルフォーマット手段とを備え、前記LPE寄生素子マージ処理手段が、前記制御ファイル、前記LPEネットリストおよび前記モデル化情報格納手段が有する情報を用いてLPE寄生素子マージ結果ファイルを生成し、前記モデルフォーマット手段が、前記LPE寄生素子マージ結果ファイルと前記モデル化情報格納手段が有する情報を用いて、前記セル毎の遅延モデルファイルを生成することが好ましい。
【0015】
さらに、上記の各構成において、前記制御ファイルの内容に、前記LPEネットリストのモデル化セルの配置向き情報および該モデル化セルの配置個数情報をさらに含み、前記遅延モデル生成手段が、特性が等しい同一セルが複数個並んで配置されている場合は、いずれかのLPEネットリストのみにモデル化処理を行い、前記制御ファイルの内容に従い、複数個のモデル化セルを並べて遅延モデルファイルを生成することが好ましい。
【0016】
また、本発明の遅延シミュレーション用ネットリスト生成方法において、前記制御ファイルの内容に、前記プリレイアウトネットリストを構成する回路セルに関する情報、前記LPEネットリストが有するLPEセルに関する情報、および前記LPEセルをモデル化する際の処理に関する情報が少なくとも含まれることが好ましい。
【0017】
さらに、前記プリレイアウトネットリストを構成する回路セルと該回路セルに対応する前記LPEセルが各々有する端子において、対応関係にある該端子の識別名が一致していることが好ましい。
【0018】
また、前記制御ファイルの内容に、アクティブノードを指定する情報がさらに含まれ、前記遅延モデルファイルを生成する際に、前記制御ファイルの内容に応じて、アクティブノードの情報を元にモデル化を行うアクティブノード指定処理と、予め定められたモデル化仕様に基づいたモデル化を行うモデルタイプ指定処理と、前記LPEネットリストをモデル化せずにそのまま遅延モデルファイルとして出力する処理とのいずれかを行うことが好ましい。
【0019】
さらに、前記アクティブノード指定処理において、前記LPEネットリストよりモデル化対象となるアクティブノード情報を抽出し、抽出されたアクティブノード情報に基づき、各寄生成分をモデル化することにより、LPE寄生素子マージ結果ファイルを生成し、前記LPE寄生素子マージ結果ファイルを用いて遅延モデルファイルを生成することが好ましい。
【0020】
また、前記制御ファイルの内容に、前記アクティブノードに対応するアクティブ関連ノードに関する情報をさらに含み、前記遅延モデルファイルを生成する際に、前記アクティブ関連ノード情報に基づいてカップリング容量成分を反映したモデル化を行うことが好ましい。
【0021】
また、前記モデルタイプ指定処理において、前記制御ファイル、前記LPEネットリストおよびモデル化情報を用いてLPE寄生素子マージ結果ファイルを生成し、前記LPE寄生素子マージ結果ファイルおよびモデル化情報を用いて、前記セル毎の遅延モデルファイルを生成することが好ましい。
【0022】
また、前記制御ファイルの内容に、前記LPEネットリストのモデル化セルの配置向き情報および該モデル化セルの配置個数情報をさらに含み、前記遅延モデルファイルを生成する際に、特性が等しい同一セルが複数個並んで配置されている場合は、いずれかのLPEネットリストのみにモデル化処理を行い、前記制御ファイルの内容に従い、複数個のモデル化セルを並べて遅延モデルファイルを生成することが好ましい。
【0023】
以下、図面を用いて、本発明の具体的な実施形態について説明する。
【0024】
(実施の形態1)
図1は、本発明の第1の実施形態に係る遅延シミュレーション用ネットリスト生成システムを示すブロック図である。同図において、1はレイアウト設計前のネットリスト(以下、プリレイアウトネットリストと称する)、2はレイアウト寄生素子抽出結果として得られるネットリスト(以下、LPEネットリストと称する)、3は制御ファイル、4は処理制御手段、5は遅延モデル生成手段、6は遅延モデルファイル、7は遅延シミュレーション用ネットリスト生成手段、8は遅延シミュレーション用ネットリストである。
【0025】
また、図2(a)は、制御ファイル3が有する情報の内容を示している。制御ファイル3は、少なくとも、回路セル名情報、LPEセル名情報、およびモデル化処理情報を備えるものである。また、図2(b)は、その制御ファイル3の内容をセル毎に制御できるように記述した例を示している。尚、プリレイアウトネットリストを構成する回路セルとそれに対応したLPEセルが各々有する端子情報において、対応関係にある端子同志は名前が一致しているものとする。また、この時、LPEセルが回路セルにない端子情報を有する場合があってもかまわない。さらに、LPEセル名と対応するLPEネットリスト2とは、サフィックス(suffix)情報の有無の違いがあるが、名前は一致しているものとする。
【0026】
以下に、本発明の第1の実施形態における処理フローについて説明する。まず、図2(b)に示されるような制御ファイル3の内容は、処理制御手段4で解読される。解読処理の結果は、遅延モデル生成手段5および遅延シミュレーション用ネットリスト生成手段7に送られる。まず、遅延モデル生成手段5においては、LPEセル(LPE_CELL1)を、MODEL_OP1で示される仕様に応じてモデル化処理を行い、遅延モデルファイル6を生成する。尚、この時、遅延モデル生成手段5は、LPEネットリスト2をモデル化しないでそのまま遅延モデルファイル6として出力する場合があってもかまわない。
【0027】
次に、セル毎の遅延モデルファイル6をプリレイアウトネットリスト1に戻して、遅延シミュレーション用ネットリスト8を生成する。すなわち、本実施形態では、遅延シミュレーション用ネットリスト生成手段7が、プリレイアウトネットリスト1を構成する回路セル(SCH_CELLA)を、遅延モデルファイル6に含まれるモデル化処理後のLPEセル(LPE_CELL1)に置き換えることにより、遅延シミュレーション用ネットリスト8を形成する。尚、遅延モデル生成手段5でLPEネットリスト2をモデル化しないでそのまま遅延モデルファイル6として出力する代わりに、遅延モデル生成手段5を介さず、LPEネットリストを直接ネットリスト生成手段7に与えても、同様の効果がある。
【0028】
以上の通り、本発明の第1の実施形態によれば、プリレイアウトネットリスト1を構成する回路セル単位毎に、必要な精度を考慮しながら遅延モデル化を行った後に、プリレイアウトネットリスト1に戻すため、必要な精度を保ちつつ、データ量の少ない遅延シミュレーション用ネットリスト8が生成できる。また、その際、セル単位で遅延モデル化した結果をプリレイアウトネットリスト1に戻すため、複雑な対応表は特に必要としない。これにより、大規模な回路においてもブロック全体での遅延シミュレーションが可能であるという効果がある。
【0029】
(実施の形態2)
図3は、本発明の第2の実施形態に係る遅延シミュレーション用ネットリスト生成システムを示すブロック図である。同図は、先に説明した第1の実施形態における遅延モデル生成手段5の具体的な構成の一例を示すものである。
【0030】
同図に示すように、本実施形態の遅延モデル生成手段5は、アクティブノード指定処理手段50、モデルタイプ指定処理手段51、およびセル差換え処理手段52を備えている。アクティブノード指定処理手段50は、アクティブノード情報あるいはアクティブ関連ノード情報を元にモデル化を行う。アクティブノードとは、遅延シミュレーションにおいて動作確認を行いたいノードをいい、アクティブ関連ノードとは、前記アクティブノードとの間に寄生素子が存在するノードをいう。モデルタイプ指定処理手段51は、予め定められたモデル化仕様に基づいたモデル化を行う。セル差換え処理手段52は、モデル化を行わないでLPEネットリスト2をそのまま出力する。尚、本実施形態でも、プリレイアウトネットリストを構成する回路セルとそれに対応したLPEセルが各々有する端子情報において、対応関係にある端子同志は名前が一致しているものとする。また、この時LPEセルが回路セルにない端子情報を有する場合があってもかまわない。さらに、LPEセル名と対応するLPEネットリスト2は、サフィックス情報の有無の違いがあるが名前は一致しているものとする。
【0031】
次に、本発明の第2の実施形態における処理フローについて、本発明の第1の実施形態との相違点についてのみ説明する。
【0032】
まず、処理制御手段4が出力する処理内容はセル毎に区別される。まず、処理内容がアクティブノード指定処理手段50を示す場合、アクティブノード指定処理手段50は、LPEネットリスト2をモデル化し、遅延モデルファイル6を出力する。同様に、処理内容がモデルタイプ指定処理手段51を示す場合、モデルタイプ指定処理手段51は、LPEネットリスト2をモデル化し、遅延モデルファイル6を出力する。さらに、処理内容がセル差換え処理手段52を示す場合、セル差換え処理手段52は、LPEネットリスト2をモデル化することなく、そのまま出力する。
【0033】
尚、セル差換え処理手段52でLPEネットリスト2をモデル化しないでそのまま遅延モデルファイル6として出力する代わりに、セル差換え処理手段52を介さず、LPEネットリスト2を、遅延シミュレーション用ネットリスト生成手段7に直接与えても、同様の効果がある。
【0034】
以上の通り、本発明の第2の実施形態で示すように遅延モデル生成手段5を構成することによって、まず、LPEネットリスト2の規模が比較的大きい場合であり、また、その中で遅延シミュレーションで必要となるノード(アクティブノードやアクティブ関連ノード)が一部に限定されている場合は、指定された必要なノードのみを抽出してモデル化を行うことができる。また、流用頻度の高い回路構成であり、またモデル化仕様が明確である場合は、予めモデル化仕様を反映したモデル化タイプを用意しておき、そのモデル化タイプを指定することによりモデル化を行うことができる。さらに、モデル化が精度面や回路構成面上の理由により極めて困難な場合は、モデル化しないでLPEネットリスト2をそのまま出力することができる。よって、セル毎のLPEネットリスト2のモデル化において、そのLPEネットリスト2の特徴に応じたモデル化処理を行うことができて効果的である。
【0035】
(実施の形態3)
図4は、本発明の第3の実施形態に係る遅延シミュレーション用ネットリスト生成システムを示すブロック図である。同図は、実施の形態2で説明したアクティブノード指定処理手段50の具体的な構成の一例を示すものである。同図に示すように、アクティブノード指定処理手段50は、アクティブノード抽出手段500、LPE情報マージ手段501、LPE寄生素子マージ結果ファイル502、および、モデルフォーマット手段503を備えている。
【0036】
また、図5(a)は、本実施形態において制御ファイル3が有する情報の内容を示しており、実施の形態1で図2(a)に示した内容に加えて、アクティブノード名情報をさらに備えるものである。また、図5(b)は、その制御ファイル3の内容をセル毎に制御できるように記述した例であり、ここでは、回路セル名がSCH_CELLA、LPEセル名がLPE_CELL1、アクティブノード名がW2、そして、モデル化処理情報としてアクティブノード指定によるモデル化処理を意味する処理内容識別記号(ACTIVE)が設定されているものとする。
【0037】
以下に、本発明の第3の実施形態における処理フローについて説明する。尚、ここでは、処理制御手段4が出力する処理内容がアクティブノード指定処理を示す場合を例としてとりあげて説明する。
【0038】
上述の制御ファイル3に示す内容が処理制御手段4を介して、遅延モデル生成手段5のアクティブノード指定処理手段50に伝わると、まずアクティブノード抽出手段500は、図6(a)に示すLPEネットリスト(LPE_CELL1)に対して、図6(b)に示すように、アクティブノード(W2)上の抵抗値や容量値といった寄生素子や、同アクティブノードと接続関係にあるトランジスタを抽出する。次に、LPE情報マージ手段501は、図6(c)あるいは図6(d)に示すように寄生素子をマージ処理することでデータ量を縮小化して、LPE寄生素子マージ結果ファイル502を生成する。さらに、モデルフォーマット手段503は、LPE寄生素子マージ結果ファイル502を元に、図6(e)に示すような任意のシミュレータにてシミュレーション実行が可能な遅延モデルフォーマットを生成するものである。
【0039】
以上の通り、本発明の第3の実施形態で示すようにアクティブノード指定処理手段50を構成することによって、LPEネットリスト2よりモデル化に必要なノードのみを対象とした遅延モデルを生成することができるため、モデル生成時間を短縮でき、また生成される遅延モデルファイル6のデータ量を小さく抑えることができる。
【0040】
(実施の形態4)
図7は、本発明の第4の実施形態に係る遅延シミュレーション用ネットリスト生成システムを示すブロック図である。同図は実施の形態2で説明したモデルタイプ指定処理手段51の具体的な構成の一例を示すものである。同図に示すように、本実施形態のモデルタイプ指定処理手段51は、LPE寄生素子マージ処理手段510、モデルフォーマット手段512、およびモデル化情報格納手段513を備える。LPE寄生素子マージ処理手段510は、LPE寄生素子マージ結果ファイル511をモデルフォーマット手段512へ出力する。モデル化情報格納手段513は、モデル化タイプ情報514およびモデル化係数算出式515を格納している。
【0041】
また、図8(a)は制御ファイル3が有する情報の内容を示す。本実施形態の制御ファイル3の内容は、前述した実施の形態1で図2(a)に示したものと同じ内容である。また、図8(b)は、制御ファイル3の内容をセル毎に制御できるように記述した例であり、ここでは回路セル名がSCH_CELLA、LPEセル名がLPE_CELL1、そしてモデル化処理情報としてモデルタイプ指定によるモデル化処理であって、かつモデルタイプがTYPAであることを示す処理内容識別記号(MODEL_TYPA)が設定されているものとする。
【0042】
以下に、本発明の第4の実施形態における処理フローについて説明する。尚、ここでは、処理制御手段4が出力する処理内容がモデルタイプ指定処理を示す場合を例としてとりあげて説明する。
【0043】
上述の制御ファイル3に示す内容が処理制御手段4を介して、遅延モデル生成手段5のモデルタイプ指定処理手段51に伝わると、まず、LPE寄生素子マージ処理手段510は、例えば図9(a)に示す内容を有するLPEネットリスト2(LPE_CELL1)をモデル化するために、まずモデル化情報格納手段513に格納されているモデル化タイプ情報514の中から、例えば図9(b)に示すモデル化タイプ(TYPEA)に対応するモデル化仕様が定義された、例えば図9(c)に示すようなモデル化係数算出式515を検出し、図9(d)に示すようなLPE寄生素子マージ結果ファイル511を生成する。さらに、モデルフォーマット手段512は、LPE寄生素子マージ結果ファイル511を元に、図8(e)に示したものと同様のフォーマットで、任意のシミュレータにてシミュレーション実行が可能な遅延モデルファイル6を生成するものである。
【0044】
以上の通り、本発明の第4の実施形態で示すようにモデルタイプ指定処理手段51を構成することによって、予め定義しておいたモデル化仕様を反映したモデル化タイプを指定するだけで簡単にモデル化処理を行うことができるので、効率的なモデル生成が可能である。
【0045】
(実施の形態5)
図10、図11(a)および(b)、図12(a)および(b)、並びに図13(a)および(b)は、本発明の第5の実施形態に係る遅延シミュレーション用ネットリスト生成システムを説明するための図である。また、本実施形態において制御ファイル3が備える情報は、本発明の第3の実施形態で図5(a)に示した制御ファイル3と同様に、回路セル名情報、LPEセル名情報、モデル化処理情報、およびアクティブノード名情報であるが、アクティブノード名情報のそれぞれにアクティブ関連ノード情報が対応付けられている点で第3に実施形態と異なる。例えば、図13(a)に示した記述例で説明すると、アクティブノードB2のアクティブ関連ノードがNB1であり、アクティブノードNB2のアクティブ関連ノードがB3およびWである。
【0046】
以下に、本発明の第5の実施形態における処理フローについて説明する。図10は、LPEネットリスト(LPE_CELL1)の構成を示すものである。まず、制御ファイル3が、図12(a)に示すように、アクティブノードのみを指定してアクティブ関連ノードを指定しなかった場合は、LPEネットリスト(LPE_CELL1)より、アクティブノードとして設定されたB2、NB2およびWを対象にモデル化処理を行い、第12図(b)に示すように、他のノードは削除されることになる。しかし、実際には、図11に示すように、これらのアクティブノードとの間にカップリング容量を保有しているノードが存在する。同図では、アクティブノードB2に関連するNB1およびW、アクティブノードNB2に関連するB3およびWがそれである。この場合、LPE情報マージ手段501が、アクティブノードとの間に存在するカップリング容量を、アクティブノードの対接地容量成分としてマージするか、あるいは削除することになる。
【0047】
一方、制御ファイル3が、図13(a)に示すように、アクティブノードB2のアクティブ関連ノードとしてNB1、またアクティブノードNB2のアクティブ関連ノードとしてB3およびWを設定した場合は、LPEネットリスト(LPE_CELL1)より、図13(b)に示すように、アクティブノードと指定されたアクティブ関連ノード間のカップリング容量成分がモデルに反映される。
【0048】
以上の通り、本発明の第5の実施形態では、制御ファイル3にアクティブノードとアクティブ関連ノードとの組み合わせを設定することで、カップリング容量成分を反映した遅延モデルを容易に生成することができる。通常、カップリング容量成分は、データ量を大幅に増大させる要因となる場合が多く、遅延シミュレーションに影響しない場合は削除することが望ましい。一方で、隣接するノード間の影響を無視できない場合は、カップリング容量成分をモデルに反映しなければならない。本実施形態によれば、カップリング容量成分をモデルに反映するかしないかを、セル単位もしくは、ノード単位で制御することが可能であるため、精度とデータ量を考慮した最適な遅延モデルを生成することが可能である。
【0049】
(実施の形態6)
図14(a)および(b)、図15(a)〜(c)、並びに図16は、本発明の第6の実施形態に係る遅延シミュレーション用ネットリスト生成システムを説明するための図である。また、本実施形態における制御ファイル3は、図14(a)に示すように、本発明の第2の実施形態で示した制御ファイル3が備えた内容に加えて、モデル化セルの配置向き情報およびモデル化セルの配置個数情報を備えるものである。モデル化セルとは、LPEセルをモデル化したセルをいう。
【0050】
以下、本実施形態の説明を行う上で、制御ファイル3において、図14(b)に示すように、回路セル名がSCH_CELL、LPEセル名がLPE_CELL、モデル化処理情報としてアクティブノード指定によるモデル化処理を意味する処理内容識別記号(ACTIVE)、およびアクティブノードがAに設定されているものとする。さらに、同制御ファイル3において、LPEセルをモデル化後にx方向にm1個並べて遅延モデルファイルを生成するように設定されているものとする。
【0051】
以下に、本発明の第6の実施形態における処理フローについて説明する。
【0052】
まず、図15(b)に示すLPEネットリストに対して、遅延モデル生成手段5のアクティブノード指定処理手段50が、アクティブノード指定によるモデル化処理を行い(アクティブノード:A)、図15(c)に示すようなモデル結果MR1を生成する。次いで、このモデル結果MR1をx方向にm1個配置することにより、図16にモデル結果MR2として示すような遅延モデルファイル6を生成する。そして、遅延シミュレーション用ネットリスト生成手段7が、図15(a)に示すような、プリレイアウトネットリスト1を構成する回路セル(SCH_CELL)をこれに置き換えることによって、遅延シミュレーション用ネットリスト8を生成する。
【0053】
以上の通り、本発明の第6の実施形態では、制御ファイル3にセルの配置方向と配置数を設定することで、特性が等しい同一セルが複数個並んで配置されているような場合では、代表のLPEネットリストのみから、複数個分の遅延モデルを生成することができ、効率的である。
【0054】
【発明の効果】
上述のように、本発明によれば、プリレイアウトネットリストを構成する回路セル単位毎に必要な精度を考慮しながら、遅延モデル化を行うことが出来るため、必要な精度を保ちつつ、データ量の少ない遅延シミュレーション用ネットリストが生成できる。これにより、大規模な回路においてもブロック全体での遅延シミュレーションが可能であるという効果がある。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る遅延シミュレーション用ネットリスト生成システムを示すブロック図である。
【図2】(a)および(b)は、本発明の第1の実施形態に係る遅延シミュレーション用ネットリスト生成システムが用いる制御ファイルの内容を示す図である。
【図3】本発明の第2の実施形態に係る遅延シミュレーション用ネットリスト生成システムを示すブロック図である。
【図4】本発明の第3の実施形態に係る遅延シミュレーション用ネットリスト生成システムを示すブロック図である。
【図5】(a)および(b)は、本発明の第3の実施形態に係る遅延シミュレーション用ネットリスト生成システムが用いる制御ファイルの内容を示す図である。
【図6】(a)〜(e)は、本発明の第3の実施形態に係る遅延シミュレーション用ネットリスト生成システムの処理過程を説明する図である。
【図7】本発明の第4の実施形態に係る遅延シミュレーション用ネットリスト生成システムを示すブロック図である。
【図8】(a)および(b)は、本発明の第4の実施形態に係る遅延シミュレーション用ネットリスト生成システムが用いる制御ファイルの内容を示す図である。
【図9】(a)〜(d)は、本発明の第4の実施形態に係る遅延シミュレーション用ネットリスト生成システムの処理過程を説明する図である。
【図10】本発明の第5の実施形態に係るLPEセルの一例を示す回路図である。
【図11】アクティブノードとの間にカップリング容量を有するノードを示す説明図。
【図12】(a)は、本発明の第5の実施形態に係る遅延シミュレーション用ネットリスト生成システムが用いる制御ファイルの内容を示す図、(b)は、生成された遅延モデルの一例を示す図である。
【図13】(a)は、本発明の第5の実施形態に係る遅延シミュレーション用ネットリスト生成システムが用いる制御ファイルの内容を示す図、(b)は、生成された遅延モデルの一例を示す図である。
【図14】(a)および(b)は、本発明の第6の実施形態に係る遅延シミュレーション用ネットリスト生成システムが用いる制御ファイルの内容を示す図である。
【図15】(a)〜(c)は、回路セル、モデル化前のLPEセル、モデル化後のLPEセルの例をそれぞれ示す図である。
【図16】本発明の第6の実施形態に係る遅延シミュレーション用ネットリスト生成システムで生成される遅延モデルの一例を示す図である。
【符号の説明】
1 プリレイアウトネットリスト
2 LPEネットリスト
3 制御ファイル
4 処理制御手段
5 遅延モデル生成手段
6 遅延モデルファイル
7 遅延シミュレーション用ネットリスト生成手段
8 遅延シミュレーション用ネットリスト
50 アクティブノード指定処理手段
51 モデルタイプ指定処理手段
52 セル差換え処理手段
500 アクティブノード抽出手段
501 LPE情報マージ手段
502 LPE寄生素子マージ結果ファイル
503 モデルフォーマット手段
510 LPE寄生素子マージ処理手段
511 LPE寄生素子マージ結果ファイル
512 モデルフォーマット手段
513 モデル化情報格納手段
514 モデル化タイプ情報
515 モデル化係数算出式
【発明の属する技術分野】
本発明は、半導体集積回路におけるレイアウト設計後のデザインが有する寄生容量および寄生抵抗を考慮したシミュレーション(ポストレイアウトシミュレーション)技術に関する。
【0002】
【従来の技術】
昨今、プロセスの微細化に伴って設計段階で考慮しなければならないデバイス要因は増加している。また、メモリブロック等では、そのブロック自体の規模も大容量化の傾向にあるため、ブロック全体規模での高精度な遅延シミュレーションが困難になってきた。従って、半導体集積回路の特性評価を行う上で、レイアウト設計データが有する寄生抵抗および寄生容量成分等の寄生素子情報を、いかに精度良く反映した検証環境および検証方法を選択するかが、重要になってきている。そこで、ポストレイアウトシミュレーションによる遅延シミュレーションが重要となるが、その際いかに寄生素子情報の精度を保ちつつ、そのシミュレーション用ネットリストのデータ量を抑えられるかが重要に成ってきている。
【0003】
例えば、メモリブロックにおいて、従来より一般的に、遅延伝搬パス若しくはそのパスと特性的に影響のあるパスを残したネットリスト(クリティカルパスネットリスト)を別途起こすことによって、まずデータ量の少ないシミュレーション用ネットリストを生成する方法等が採られていた。その際、例えばワード線若しくはビット線を共有する遅延シミュレーション対象にないセルに関する情報の扱い方が、精度とシミュレーション効率を支配することになる。例えば、第1の手法としては、ダミーセルの部分にも、遅延シミュレーション対象にあるセルと同じレイアウト寄生素子情報を持たせるものである。また、第2の手法としては、ダミーセル部分については、配線形状より概略算出した寄生情報(抵抗、容量)を反映させる方法がある。さらに第3の方法として、レイアウト寄生素子情報を含むレイアウト結果のネットリストの全配線ノードについてモジュール化を行った上で、論理ネットリストに戻してシミュレーション用ネットリストを生成する手法がある(例えば、特許文献1)。
【0004】
【特許文献1】
特開平11−39377号公報(第7−9頁、第2−7図)
【0005】
【発明が解決しようとする課題】
上記した従来の3つの方法では、以下に述べる問題点が生じる。第1の方法では、回路規模の大きくなってくると、データ量が、シミュレータが対応可能な量を超えてしまう。若しくは、対応できたとしてもシミュレーション時間を多く要してしまうという問題が発生する。また、第2の方法では、十分な精度が得られないという課題があった。さらに、第3の方法は、レイアウト寄生素子情報をモジュール化する際、データ量を削減することが必要となるが、前記特許文献1には、データ量の削減に関する開示はない。また、第3の方法では、ノード単位で論理ネットリストとレイアウト情報とを対応づけるため、ノード対応表が必要であり、処理工程が複雑になる。
【0006】
本発明は、従来技術の有するこれらの問題点を鑑みて成されたものであり、遅延シミュレーションにおいて精度を損なうことのない、データ量の少ないシミュレーション用ネットリストの生成システムを提供することを目的とする。これによって、従来よりも遅延シミュレーション効率の高い環境を提供し、そして大規模なブロックに対してもブロックレベルでの高精度な遅延シミュレーションを可能とするものである。
【0007】
【課題を解決するための手段】
上記課題を解決するために、本発明にかかる遅延シミュレーション用ネットリスト生成システムは、レイアウト寄生素子抽出結果のLPEネットリストを入力して遅延モデルファイルを生成する遅延モデル生成手段と、プリレイアウトネットリストから遅延シミュレーション用ネットリストを生成する遅延シミュレーション用ネットリスト生成手段と、制御ファイルの内容に応じて前記遅延モデル生成手段および遅延シミュレーション用ネットリスト生成手段を制御する処理制御手段とを備え、前記処理制御手段が、前記遅延モデル生成手段に前記LPEネットリストから遅延モデルファイルを生成させ、生成された遅延モデルファイルを前記遅延シミュレーション用ネットリスト生成手段に入力して前記プリレイアウトネットリストに反映させることにより、前記遅延シミュレーション用ネットリストを生成することを特徴とする。
【0008】
また、本発明にかかる遅延シミュレーション用ネットリスト生成方法は、レイアウト寄生素子抽出結果のLPEネットリストを入力し、制御ファイルの内容に応じて前記LPEネットリストから遅延モデルファイルを生成し、生成された遅延モデルファイルを、前記制御ファイルの内容に応じて、プリレイアウトネットリストに反映させることにより、遅延シミュレーション用ネットリストを生成することを特徴とする。
【0009】
【発明の実施の形態】
本発明にかかる遅延シミュレーション用ネットリスト生成システムにおいて、制御ファイルの内容に、前記プリレイアウトネットリストを構成する回路セルに関する情報、前記LPEネットリストが有するLPEセルに関する情報、および前記LPEセルをモデル化する際の処理に関する情報が少なくとも含まれることが好ましい。
【0010】
さらに、前記プリレイアウトネットリストを構成する回路セルと該回路セルに対応する前記LPEセルが各々有する端子において、対応関係にある該端子の識別名が一致していることが好ましい。
【0011】
上記の構成において、前記遅延モデル生成手段が、アクティブノードの情報を元にモデル化を行うアクティブノード指定処理手段と、予め定められたモデル化仕様に基づいたモデル化を行うモデルタイプ指定処理手段との少なくともいずれかを備え、前記制御ファイルの内容に、アクティブノードを指定する情報がさらに含まれ、前記処理制御手段が、前記制御ファイルの内容に応じて、前記遅延モデル生成手段における前記アクティブノード指定処理手段および前記モデルタイプ指定処理手段のいずれにモデル化を行わせるか、あるいは前記LPEネットリストをモデル化せずにそのまま遅延モデルファイルとして出力させるかを決定することがさらに好ましい。
【0012】
また、前記アクティブノード指定処理手段が、アクティブノード抽出手段、LPE情報マージ手段、およびモデルフォーマット手段を備え、前記アクティブノード抽出手段は、前記LPEネットリストよりモデル化対象となるアクティブノード情報を抽出し、前記LPE情報マージ手段が、抽出されたアクティブノード情報に基づき、各寄生成分をモデル化することにより、LPE寄生素子マージ結果ファイルを生成し、前記モデルフォーマット手段が、前記LPE寄生素子マージ結果ファイルを用いて遅延モデルファイルを生成することが好ましい。
【0013】
また、前記制御ファイルの内容に、前記アクティブノードに対応するアクティブ関連ノードに関する情報をさらに含み、前記遅延モデル生成手段が、前記アクティブ関連ノード情報に基づいてカップリング容量成分を反映したモデル化を行うことが好ましい。
【0014】
また、前記モデルタイプ指定処理手段が、モデル化タイプ情報を少なくとも格納したモデル化情報格納手段と、LPE寄生素子マージ処理手段と、モデルフォーマット手段とを備え、前記LPE寄生素子マージ処理手段が、前記制御ファイル、前記LPEネットリストおよび前記モデル化情報格納手段が有する情報を用いてLPE寄生素子マージ結果ファイルを生成し、前記モデルフォーマット手段が、前記LPE寄生素子マージ結果ファイルと前記モデル化情報格納手段が有する情報を用いて、前記セル毎の遅延モデルファイルを生成することが好ましい。
【0015】
さらに、上記の各構成において、前記制御ファイルの内容に、前記LPEネットリストのモデル化セルの配置向き情報および該モデル化セルの配置個数情報をさらに含み、前記遅延モデル生成手段が、特性が等しい同一セルが複数個並んで配置されている場合は、いずれかのLPEネットリストのみにモデル化処理を行い、前記制御ファイルの内容に従い、複数個のモデル化セルを並べて遅延モデルファイルを生成することが好ましい。
【0016】
また、本発明の遅延シミュレーション用ネットリスト生成方法において、前記制御ファイルの内容に、前記プリレイアウトネットリストを構成する回路セルに関する情報、前記LPEネットリストが有するLPEセルに関する情報、および前記LPEセルをモデル化する際の処理に関する情報が少なくとも含まれることが好ましい。
【0017】
さらに、前記プリレイアウトネットリストを構成する回路セルと該回路セルに対応する前記LPEセルが各々有する端子において、対応関係にある該端子の識別名が一致していることが好ましい。
【0018】
また、前記制御ファイルの内容に、アクティブノードを指定する情報がさらに含まれ、前記遅延モデルファイルを生成する際に、前記制御ファイルの内容に応じて、アクティブノードの情報を元にモデル化を行うアクティブノード指定処理と、予め定められたモデル化仕様に基づいたモデル化を行うモデルタイプ指定処理と、前記LPEネットリストをモデル化せずにそのまま遅延モデルファイルとして出力する処理とのいずれかを行うことが好ましい。
【0019】
さらに、前記アクティブノード指定処理において、前記LPEネットリストよりモデル化対象となるアクティブノード情報を抽出し、抽出されたアクティブノード情報に基づき、各寄生成分をモデル化することにより、LPE寄生素子マージ結果ファイルを生成し、前記LPE寄生素子マージ結果ファイルを用いて遅延モデルファイルを生成することが好ましい。
【0020】
また、前記制御ファイルの内容に、前記アクティブノードに対応するアクティブ関連ノードに関する情報をさらに含み、前記遅延モデルファイルを生成する際に、前記アクティブ関連ノード情報に基づいてカップリング容量成分を反映したモデル化を行うことが好ましい。
【0021】
また、前記モデルタイプ指定処理において、前記制御ファイル、前記LPEネットリストおよびモデル化情報を用いてLPE寄生素子マージ結果ファイルを生成し、前記LPE寄生素子マージ結果ファイルおよびモデル化情報を用いて、前記セル毎の遅延モデルファイルを生成することが好ましい。
【0022】
また、前記制御ファイルの内容に、前記LPEネットリストのモデル化セルの配置向き情報および該モデル化セルの配置個数情報をさらに含み、前記遅延モデルファイルを生成する際に、特性が等しい同一セルが複数個並んで配置されている場合は、いずれかのLPEネットリストのみにモデル化処理を行い、前記制御ファイルの内容に従い、複数個のモデル化セルを並べて遅延モデルファイルを生成することが好ましい。
【0023】
以下、図面を用いて、本発明の具体的な実施形態について説明する。
【0024】
(実施の形態1)
図1は、本発明の第1の実施形態に係る遅延シミュレーション用ネットリスト生成システムを示すブロック図である。同図において、1はレイアウト設計前のネットリスト(以下、プリレイアウトネットリストと称する)、2はレイアウト寄生素子抽出結果として得られるネットリスト(以下、LPEネットリストと称する)、3は制御ファイル、4は処理制御手段、5は遅延モデル生成手段、6は遅延モデルファイル、7は遅延シミュレーション用ネットリスト生成手段、8は遅延シミュレーション用ネットリストである。
【0025】
また、図2(a)は、制御ファイル3が有する情報の内容を示している。制御ファイル3は、少なくとも、回路セル名情報、LPEセル名情報、およびモデル化処理情報を備えるものである。また、図2(b)は、その制御ファイル3の内容をセル毎に制御できるように記述した例を示している。尚、プリレイアウトネットリストを構成する回路セルとそれに対応したLPEセルが各々有する端子情報において、対応関係にある端子同志は名前が一致しているものとする。また、この時、LPEセルが回路セルにない端子情報を有する場合があってもかまわない。さらに、LPEセル名と対応するLPEネットリスト2とは、サフィックス(suffix)情報の有無の違いがあるが、名前は一致しているものとする。
【0026】
以下に、本発明の第1の実施形態における処理フローについて説明する。まず、図2(b)に示されるような制御ファイル3の内容は、処理制御手段4で解読される。解読処理の結果は、遅延モデル生成手段5および遅延シミュレーション用ネットリスト生成手段7に送られる。まず、遅延モデル生成手段5においては、LPEセル(LPE_CELL1)を、MODEL_OP1で示される仕様に応じてモデル化処理を行い、遅延モデルファイル6を生成する。尚、この時、遅延モデル生成手段5は、LPEネットリスト2をモデル化しないでそのまま遅延モデルファイル6として出力する場合があってもかまわない。
【0027】
次に、セル毎の遅延モデルファイル6をプリレイアウトネットリスト1に戻して、遅延シミュレーション用ネットリスト8を生成する。すなわち、本実施形態では、遅延シミュレーション用ネットリスト生成手段7が、プリレイアウトネットリスト1を構成する回路セル(SCH_CELLA)を、遅延モデルファイル6に含まれるモデル化処理後のLPEセル(LPE_CELL1)に置き換えることにより、遅延シミュレーション用ネットリスト8を形成する。尚、遅延モデル生成手段5でLPEネットリスト2をモデル化しないでそのまま遅延モデルファイル6として出力する代わりに、遅延モデル生成手段5を介さず、LPEネットリストを直接ネットリスト生成手段7に与えても、同様の効果がある。
【0028】
以上の通り、本発明の第1の実施形態によれば、プリレイアウトネットリスト1を構成する回路セル単位毎に、必要な精度を考慮しながら遅延モデル化を行った後に、プリレイアウトネットリスト1に戻すため、必要な精度を保ちつつ、データ量の少ない遅延シミュレーション用ネットリスト8が生成できる。また、その際、セル単位で遅延モデル化した結果をプリレイアウトネットリスト1に戻すため、複雑な対応表は特に必要としない。これにより、大規模な回路においてもブロック全体での遅延シミュレーションが可能であるという効果がある。
【0029】
(実施の形態2)
図3は、本発明の第2の実施形態に係る遅延シミュレーション用ネットリスト生成システムを示すブロック図である。同図は、先に説明した第1の実施形態における遅延モデル生成手段5の具体的な構成の一例を示すものである。
【0030】
同図に示すように、本実施形態の遅延モデル生成手段5は、アクティブノード指定処理手段50、モデルタイプ指定処理手段51、およびセル差換え処理手段52を備えている。アクティブノード指定処理手段50は、アクティブノード情報あるいはアクティブ関連ノード情報を元にモデル化を行う。アクティブノードとは、遅延シミュレーションにおいて動作確認を行いたいノードをいい、アクティブ関連ノードとは、前記アクティブノードとの間に寄生素子が存在するノードをいう。モデルタイプ指定処理手段51は、予め定められたモデル化仕様に基づいたモデル化を行う。セル差換え処理手段52は、モデル化を行わないでLPEネットリスト2をそのまま出力する。尚、本実施形態でも、プリレイアウトネットリストを構成する回路セルとそれに対応したLPEセルが各々有する端子情報において、対応関係にある端子同志は名前が一致しているものとする。また、この時LPEセルが回路セルにない端子情報を有する場合があってもかまわない。さらに、LPEセル名と対応するLPEネットリスト2は、サフィックス情報の有無の違いがあるが名前は一致しているものとする。
【0031】
次に、本発明の第2の実施形態における処理フローについて、本発明の第1の実施形態との相違点についてのみ説明する。
【0032】
まず、処理制御手段4が出力する処理内容はセル毎に区別される。まず、処理内容がアクティブノード指定処理手段50を示す場合、アクティブノード指定処理手段50は、LPEネットリスト2をモデル化し、遅延モデルファイル6を出力する。同様に、処理内容がモデルタイプ指定処理手段51を示す場合、モデルタイプ指定処理手段51は、LPEネットリスト2をモデル化し、遅延モデルファイル6を出力する。さらに、処理内容がセル差換え処理手段52を示す場合、セル差換え処理手段52は、LPEネットリスト2をモデル化することなく、そのまま出力する。
【0033】
尚、セル差換え処理手段52でLPEネットリスト2をモデル化しないでそのまま遅延モデルファイル6として出力する代わりに、セル差換え処理手段52を介さず、LPEネットリスト2を、遅延シミュレーション用ネットリスト生成手段7に直接与えても、同様の効果がある。
【0034】
以上の通り、本発明の第2の実施形態で示すように遅延モデル生成手段5を構成することによって、まず、LPEネットリスト2の規模が比較的大きい場合であり、また、その中で遅延シミュレーションで必要となるノード(アクティブノードやアクティブ関連ノード)が一部に限定されている場合は、指定された必要なノードのみを抽出してモデル化を行うことができる。また、流用頻度の高い回路構成であり、またモデル化仕様が明確である場合は、予めモデル化仕様を反映したモデル化タイプを用意しておき、そのモデル化タイプを指定することによりモデル化を行うことができる。さらに、モデル化が精度面や回路構成面上の理由により極めて困難な場合は、モデル化しないでLPEネットリスト2をそのまま出力することができる。よって、セル毎のLPEネットリスト2のモデル化において、そのLPEネットリスト2の特徴に応じたモデル化処理を行うことができて効果的である。
【0035】
(実施の形態3)
図4は、本発明の第3の実施形態に係る遅延シミュレーション用ネットリスト生成システムを示すブロック図である。同図は、実施の形態2で説明したアクティブノード指定処理手段50の具体的な構成の一例を示すものである。同図に示すように、アクティブノード指定処理手段50は、アクティブノード抽出手段500、LPE情報マージ手段501、LPE寄生素子マージ結果ファイル502、および、モデルフォーマット手段503を備えている。
【0036】
また、図5(a)は、本実施形態において制御ファイル3が有する情報の内容を示しており、実施の形態1で図2(a)に示した内容に加えて、アクティブノード名情報をさらに備えるものである。また、図5(b)は、その制御ファイル3の内容をセル毎に制御できるように記述した例であり、ここでは、回路セル名がSCH_CELLA、LPEセル名がLPE_CELL1、アクティブノード名がW2、そして、モデル化処理情報としてアクティブノード指定によるモデル化処理を意味する処理内容識別記号(ACTIVE)が設定されているものとする。
【0037】
以下に、本発明の第3の実施形態における処理フローについて説明する。尚、ここでは、処理制御手段4が出力する処理内容がアクティブノード指定処理を示す場合を例としてとりあげて説明する。
【0038】
上述の制御ファイル3に示す内容が処理制御手段4を介して、遅延モデル生成手段5のアクティブノード指定処理手段50に伝わると、まずアクティブノード抽出手段500は、図6(a)に示すLPEネットリスト(LPE_CELL1)に対して、図6(b)に示すように、アクティブノード(W2)上の抵抗値や容量値といった寄生素子や、同アクティブノードと接続関係にあるトランジスタを抽出する。次に、LPE情報マージ手段501は、図6(c)あるいは図6(d)に示すように寄生素子をマージ処理することでデータ量を縮小化して、LPE寄生素子マージ結果ファイル502を生成する。さらに、モデルフォーマット手段503は、LPE寄生素子マージ結果ファイル502を元に、図6(e)に示すような任意のシミュレータにてシミュレーション実行が可能な遅延モデルフォーマットを生成するものである。
【0039】
以上の通り、本発明の第3の実施形態で示すようにアクティブノード指定処理手段50を構成することによって、LPEネットリスト2よりモデル化に必要なノードのみを対象とした遅延モデルを生成することができるため、モデル生成時間を短縮でき、また生成される遅延モデルファイル6のデータ量を小さく抑えることができる。
【0040】
(実施の形態4)
図7は、本発明の第4の実施形態に係る遅延シミュレーション用ネットリスト生成システムを示すブロック図である。同図は実施の形態2で説明したモデルタイプ指定処理手段51の具体的な構成の一例を示すものである。同図に示すように、本実施形態のモデルタイプ指定処理手段51は、LPE寄生素子マージ処理手段510、モデルフォーマット手段512、およびモデル化情報格納手段513を備える。LPE寄生素子マージ処理手段510は、LPE寄生素子マージ結果ファイル511をモデルフォーマット手段512へ出力する。モデル化情報格納手段513は、モデル化タイプ情報514およびモデル化係数算出式515を格納している。
【0041】
また、図8(a)は制御ファイル3が有する情報の内容を示す。本実施形態の制御ファイル3の内容は、前述した実施の形態1で図2(a)に示したものと同じ内容である。また、図8(b)は、制御ファイル3の内容をセル毎に制御できるように記述した例であり、ここでは回路セル名がSCH_CELLA、LPEセル名がLPE_CELL1、そしてモデル化処理情報としてモデルタイプ指定によるモデル化処理であって、かつモデルタイプがTYPAであることを示す処理内容識別記号(MODEL_TYPA)が設定されているものとする。
【0042】
以下に、本発明の第4の実施形態における処理フローについて説明する。尚、ここでは、処理制御手段4が出力する処理内容がモデルタイプ指定処理を示す場合を例としてとりあげて説明する。
【0043】
上述の制御ファイル3に示す内容が処理制御手段4を介して、遅延モデル生成手段5のモデルタイプ指定処理手段51に伝わると、まず、LPE寄生素子マージ処理手段510は、例えば図9(a)に示す内容を有するLPEネットリスト2(LPE_CELL1)をモデル化するために、まずモデル化情報格納手段513に格納されているモデル化タイプ情報514の中から、例えば図9(b)に示すモデル化タイプ(TYPEA)に対応するモデル化仕様が定義された、例えば図9(c)に示すようなモデル化係数算出式515を検出し、図9(d)に示すようなLPE寄生素子マージ結果ファイル511を生成する。さらに、モデルフォーマット手段512は、LPE寄生素子マージ結果ファイル511を元に、図8(e)に示したものと同様のフォーマットで、任意のシミュレータにてシミュレーション実行が可能な遅延モデルファイル6を生成するものである。
【0044】
以上の通り、本発明の第4の実施形態で示すようにモデルタイプ指定処理手段51を構成することによって、予め定義しておいたモデル化仕様を反映したモデル化タイプを指定するだけで簡単にモデル化処理を行うことができるので、効率的なモデル生成が可能である。
【0045】
(実施の形態5)
図10、図11(a)および(b)、図12(a)および(b)、並びに図13(a)および(b)は、本発明の第5の実施形態に係る遅延シミュレーション用ネットリスト生成システムを説明するための図である。また、本実施形態において制御ファイル3が備える情報は、本発明の第3の実施形態で図5(a)に示した制御ファイル3と同様に、回路セル名情報、LPEセル名情報、モデル化処理情報、およびアクティブノード名情報であるが、アクティブノード名情報のそれぞれにアクティブ関連ノード情報が対応付けられている点で第3に実施形態と異なる。例えば、図13(a)に示した記述例で説明すると、アクティブノードB2のアクティブ関連ノードがNB1であり、アクティブノードNB2のアクティブ関連ノードがB3およびWである。
【0046】
以下に、本発明の第5の実施形態における処理フローについて説明する。図10は、LPEネットリスト(LPE_CELL1)の構成を示すものである。まず、制御ファイル3が、図12(a)に示すように、アクティブノードのみを指定してアクティブ関連ノードを指定しなかった場合は、LPEネットリスト(LPE_CELL1)より、アクティブノードとして設定されたB2、NB2およびWを対象にモデル化処理を行い、第12図(b)に示すように、他のノードは削除されることになる。しかし、実際には、図11に示すように、これらのアクティブノードとの間にカップリング容量を保有しているノードが存在する。同図では、アクティブノードB2に関連するNB1およびW、アクティブノードNB2に関連するB3およびWがそれである。この場合、LPE情報マージ手段501が、アクティブノードとの間に存在するカップリング容量を、アクティブノードの対接地容量成分としてマージするか、あるいは削除することになる。
【0047】
一方、制御ファイル3が、図13(a)に示すように、アクティブノードB2のアクティブ関連ノードとしてNB1、またアクティブノードNB2のアクティブ関連ノードとしてB3およびWを設定した場合は、LPEネットリスト(LPE_CELL1)より、図13(b)に示すように、アクティブノードと指定されたアクティブ関連ノード間のカップリング容量成分がモデルに反映される。
【0048】
以上の通り、本発明の第5の実施形態では、制御ファイル3にアクティブノードとアクティブ関連ノードとの組み合わせを設定することで、カップリング容量成分を反映した遅延モデルを容易に生成することができる。通常、カップリング容量成分は、データ量を大幅に増大させる要因となる場合が多く、遅延シミュレーションに影響しない場合は削除することが望ましい。一方で、隣接するノード間の影響を無視できない場合は、カップリング容量成分をモデルに反映しなければならない。本実施形態によれば、カップリング容量成分をモデルに反映するかしないかを、セル単位もしくは、ノード単位で制御することが可能であるため、精度とデータ量を考慮した最適な遅延モデルを生成することが可能である。
【0049】
(実施の形態6)
図14(a)および(b)、図15(a)〜(c)、並びに図16は、本発明の第6の実施形態に係る遅延シミュレーション用ネットリスト生成システムを説明するための図である。また、本実施形態における制御ファイル3は、図14(a)に示すように、本発明の第2の実施形態で示した制御ファイル3が備えた内容に加えて、モデル化セルの配置向き情報およびモデル化セルの配置個数情報を備えるものである。モデル化セルとは、LPEセルをモデル化したセルをいう。
【0050】
以下、本実施形態の説明を行う上で、制御ファイル3において、図14(b)に示すように、回路セル名がSCH_CELL、LPEセル名がLPE_CELL、モデル化処理情報としてアクティブノード指定によるモデル化処理を意味する処理内容識別記号(ACTIVE)、およびアクティブノードがAに設定されているものとする。さらに、同制御ファイル3において、LPEセルをモデル化後にx方向にm1個並べて遅延モデルファイルを生成するように設定されているものとする。
【0051】
以下に、本発明の第6の実施形態における処理フローについて説明する。
【0052】
まず、図15(b)に示すLPEネットリストに対して、遅延モデル生成手段5のアクティブノード指定処理手段50が、アクティブノード指定によるモデル化処理を行い(アクティブノード:A)、図15(c)に示すようなモデル結果MR1を生成する。次いで、このモデル結果MR1をx方向にm1個配置することにより、図16にモデル結果MR2として示すような遅延モデルファイル6を生成する。そして、遅延シミュレーション用ネットリスト生成手段7が、図15(a)に示すような、プリレイアウトネットリスト1を構成する回路セル(SCH_CELL)をこれに置き換えることによって、遅延シミュレーション用ネットリスト8を生成する。
【0053】
以上の通り、本発明の第6の実施形態では、制御ファイル3にセルの配置方向と配置数を設定することで、特性が等しい同一セルが複数個並んで配置されているような場合では、代表のLPEネットリストのみから、複数個分の遅延モデルを生成することができ、効率的である。
【0054】
【発明の効果】
上述のように、本発明によれば、プリレイアウトネットリストを構成する回路セル単位毎に必要な精度を考慮しながら、遅延モデル化を行うことが出来るため、必要な精度を保ちつつ、データ量の少ない遅延シミュレーション用ネットリストが生成できる。これにより、大規模な回路においてもブロック全体での遅延シミュレーションが可能であるという効果がある。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る遅延シミュレーション用ネットリスト生成システムを示すブロック図である。
【図2】(a)および(b)は、本発明の第1の実施形態に係る遅延シミュレーション用ネットリスト生成システムが用いる制御ファイルの内容を示す図である。
【図3】本発明の第2の実施形態に係る遅延シミュレーション用ネットリスト生成システムを示すブロック図である。
【図4】本発明の第3の実施形態に係る遅延シミュレーション用ネットリスト生成システムを示すブロック図である。
【図5】(a)および(b)は、本発明の第3の実施形態に係る遅延シミュレーション用ネットリスト生成システムが用いる制御ファイルの内容を示す図である。
【図6】(a)〜(e)は、本発明の第3の実施形態に係る遅延シミュレーション用ネットリスト生成システムの処理過程を説明する図である。
【図7】本発明の第4の実施形態に係る遅延シミュレーション用ネットリスト生成システムを示すブロック図である。
【図8】(a)および(b)は、本発明の第4の実施形態に係る遅延シミュレーション用ネットリスト生成システムが用いる制御ファイルの内容を示す図である。
【図9】(a)〜(d)は、本発明の第4の実施形態に係る遅延シミュレーション用ネットリスト生成システムの処理過程を説明する図である。
【図10】本発明の第5の実施形態に係るLPEセルの一例を示す回路図である。
【図11】アクティブノードとの間にカップリング容量を有するノードを示す説明図。
【図12】(a)は、本発明の第5の実施形態に係る遅延シミュレーション用ネットリスト生成システムが用いる制御ファイルの内容を示す図、(b)は、生成された遅延モデルの一例を示す図である。
【図13】(a)は、本発明の第5の実施形態に係る遅延シミュレーション用ネットリスト生成システムが用いる制御ファイルの内容を示す図、(b)は、生成された遅延モデルの一例を示す図である。
【図14】(a)および(b)は、本発明の第6の実施形態に係る遅延シミュレーション用ネットリスト生成システムが用いる制御ファイルの内容を示す図である。
【図15】(a)〜(c)は、回路セル、モデル化前のLPEセル、モデル化後のLPEセルの例をそれぞれ示す図である。
【図16】本発明の第6の実施形態に係る遅延シミュレーション用ネットリスト生成システムで生成される遅延モデルの一例を示す図である。
【符号の説明】
1 プリレイアウトネットリスト
2 LPEネットリスト
3 制御ファイル
4 処理制御手段
5 遅延モデル生成手段
6 遅延モデルファイル
7 遅延シミュレーション用ネットリスト生成手段
8 遅延シミュレーション用ネットリスト
50 アクティブノード指定処理手段
51 モデルタイプ指定処理手段
52 セル差換え処理手段
500 アクティブノード抽出手段
501 LPE情報マージ手段
502 LPE寄生素子マージ結果ファイル
503 モデルフォーマット手段
510 LPE寄生素子マージ処理手段
511 LPE寄生素子マージ結果ファイル
512 モデルフォーマット手段
513 モデル化情報格納手段
514 モデル化タイプ情報
515 モデル化係数算出式
Claims (16)
- レイアウト寄生素子抽出結果のLPEネットリストを入力して遅延モデルファイルを生成する遅延モデル生成手段と、
プリレイアウトネットリストから遅延シミュレーション用ネットリストを生成する遅延シミュレーション用ネットリスト生成手段と、
制御ファイルの内容に応じて前記遅延モデル生成手段および遅延シミュレーション用ネットリスト生成手段を制御する処理制御手段とを備え、
前記処理制御手段が、前記遅延モデル生成手段に前記LPEネットリストから遅延モデルファイルを生成させ、生成された遅延モデルファイルを前記遅延シミュレーション用ネットリスト生成手段に入力して前記プリレイアウトネットリストに反映させることにより、前記遅延シミュレーション用ネットリストを生成することを特徴とする、半導体集積回路における遅延シミュレーション用ネットリスト生成システム。 - 前記制御ファイルの内容に、前記プリレイアウトネットリストを構成する回路セルに関する情報、前記LPEネットリストが有するLPEセルに関する情報、および前記LPEセルをモデル化する際の処理に関する情報が少なくとも含まれる、請求項1記載の遅延シミュレーション用ネットリスト生成システム。
- 前記プリレイアウトネットリストを構成する回路セルと該回路セルに対応する前記LPEセルが各々有する端子において、対応関係にある該端子の識別名が一致している、請求項2記載の遅延シミュレーション用ネットリスト生成システム。
- 前記遅延モデル生成手段が、アクティブノードの情報を元にモデル化を行うアクティブノード指定処理手段と、予め定められたモデル化仕様に基づいたモデル化を行うモデルタイプ指定処理手段との少なくともいずれかを備え、
前記制御ファイルの内容に、アクティブノードを指定する情報がさらに含まれ、
前記処理制御手段が、前記制御ファイルの内容に応じて、前記遅延モデル生成手段における前記アクティブノード指定処理手段および前記モデルタイプ指定処理手段のいずれにモデル化を行わせるか、あるいは前記LPEネットリストをモデル化せずにそのまま遅延モデルファイルとして出力させるかを決定する、請求項2または3記載の遅延シミュレーション用ネットリスト生成システム。 - 前記アクティブノード指定処理手段が、アクティブノード抽出手段、LPE情報マージ手段、およびモデルフォーマット手段を備え、
前記アクティブノード抽出手段は、前記LPEネットリストよりモデル化対象となるアクティブノード情報を抽出し、
前記LPE情報マージ手段が、抽出されたアクティブノード情報に基づき、各寄生成分をモデル化することにより、LPE寄生素子マージ結果ファイルを生成し、
前記モデルフォーマット手段が、前記LPE寄生素子マージ結果ファイルを用いて遅延モデルファイルを生成する、請求項4記載の遅延シミュレーション用ネットリスト生成システム。 - 前記制御ファイルの内容に、前記アクティブノードに対応するアクティブ関連ノードに関する情報をさらに含み、
前記遅延モデル生成手段が、前記アクティブ関連ノード情報に基づいてカップリング容量成分を反映したモデル化を行う、請求項4記載の遅延シミュレーション用ネットリスト生成システム。 - 前記モデルタイプ指定処理手段が、モデル化タイプ情報を少なくとも格納したモデル化情報格納手段と、LPE寄生素子マージ処理手段と、モデルフォーマット手段とを備え、
前記LPE寄生素子マージ処理手段が、前記制御ファイル、前記LPEネットリストおよび前記モデル化情報格納手段が有する情報を用いてLPE寄生素子マージ結果ファイルを生成し、
前記モデルフォーマット手段が、前記LPE寄生素子マージ結果ファイルと前記モデル化情報格納手段が有する情報を用いて、前記セル毎の遅延モデルファイルを生成する、請求項4記載の遅延シミュレーション用ネットリスト生成システム。 - 前記制御ファイルの内容に、前記LPEネットリストのモデル化セルの配置向き情報および該モデル化セルの配置個数情報をさらに含み、
前記遅延モデル生成手段が、特性が等しい同一セルが複数個並んで配置されている場合は、いずれかのLPEネットリストのみにモデル化処理を行い、前記制御ファイルの内容に従い、複数個のモデル化セルを並べて遅延モデルファイルを生成する、請求項2〜7のいずれか一項に記載の遅延シミュレーション用ネットリスト生成システム。 - レイアウト寄生素子抽出結果のLPEネットリストを入力し、制御ファイルの内容に応じて前記LPEネットリストから遅延モデルファイルを生成し、
生成された遅延モデルファイルを、前記制御ファイルの内容に応じて、プリレイアウトネットリストに反映させることにより、遅延シミュレーション用ネットリストを生成することを特徴とする、半導体集積回路における遅延シミュレーション用ネットリスト生成方法。 - 前記制御ファイルの内容に、前記プリレイアウトネットリストを構成する回路セルに関する情報、前記LPEネットリストが有するLPEセルに関する情報、および前記LPEセルをモデル化する際の処理に関する情報が少なくとも含まれる、請求項9記載の遅延シミュレーション用ネットリスト生成方法。
- 前記プリレイアウトネットリストを構成する回路セルと該回路セルに対応する前記LPEセルが各々有する端子において、対応関係にある該端子の識別名が一致している、請求項10記載の遅延シミュレーション用ネットリスト生成方法。
- 前記制御ファイルの内容に、アクティブノードを指定する情報がさらに含まれ、
前記遅延モデルファイルを生成する際に、前記制御ファイルの内容に応じて、アクティブノードの情報を元にモデル化を行うアクティブノード指定処理と、予め定められたモデル化仕様に基づいたモデル化を行うモデルタイプ指定処理と、前記LPEネットリストをモデル化せずにそのまま遅延モデルファイルとして出力する処理とのいずれかを行う、請求項10または11記載の遅延シミュレーション用ネットリスト生成方法。 - 前記アクティブノード指定処理において、
前記LPEネットリストよりモデル化対象となるアクティブノード情報を抽出し、
抽出されたアクティブノード情報に基づき、各寄生成分をモデル化することにより、LPE寄生素子マージ結果ファイルを生成し、
前記LPE寄生素子マージ結果ファイルを用いて遅延モデルファイルを生成する、請求項12記載の遅延シミュレーション用ネットリスト生成方法。 - 前記制御ファイルの内容に、前記アクティブノードに対応するアクティブ関連ノードに関する情報をさらに含み、
前記遅延モデルファイルを生成する際に、前記アクティブ関連ノード情報に基づいてカップリング容量成分を反映したモデル化を行う、請求項12記載の遅延シミュレーション用ネットリスト生成方法。 - 前記モデルタイプ指定処理において、
前記制御ファイル、前記LPEネットリストおよびモデル化情報を用いてLPE寄生素子マージ結果ファイルを生成し、
前記LPE寄生素子マージ結果ファイルおよびモデル化情報を用いて、前記セル毎の遅延モデルファイルを生成する、請求項12記載の遅延シミュレーション用ネットリスト生成方法。 - 前記制御ファイルの内容に、前記LPEネットリストのモデル化セルの配置向き情報および該モデル化セルの配置個数情報をさらに含み、
前記遅延モデルファイルを生成する際に、特性が等しい同一セルが複数個並んで配置されている場合は、いずれかのLPEネットリストのみにモデル化処理を行い、前記制御ファイルの内容に従い、複数個のモデル化セルを並べて遅延モデルファイルを生成する、請求項10〜15のいずれか一項に記載の遅延シミュレーション用ネットリスト生成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003059133A JP2004272392A (ja) | 2003-03-05 | 2003-03-05 | 半導体集積回路における遅延シミュレーション用ネットリスト生成システムおよび遅延シミュレーション用ネットリスト生成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003059133A JP2004272392A (ja) | 2003-03-05 | 2003-03-05 | 半導体集積回路における遅延シミュレーション用ネットリスト生成システムおよび遅延シミュレーション用ネットリスト生成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004272392A true JP2004272392A (ja) | 2004-09-30 |
Family
ID=33122054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003059133A Withdrawn JP2004272392A (ja) | 2003-03-05 | 2003-03-05 | 半導体集積回路における遅延シミュレーション用ネットリスト生成システムおよび遅延シミュレーション用ネットリスト生成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004272392A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013084356A1 (ja) * | 2011-12-09 | 2013-06-13 | 富士通株式会社 | 設計支援装置、方法及びプログラム |
-
2003
- 2003-03-05 JP JP2003059133A patent/JP2004272392A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013084356A1 (ja) * | 2011-12-09 | 2013-06-13 | 富士通株式会社 | 設計支援装置、方法及びプログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6530073B2 (en) | RTL annotation tool for layout induced netlist changes | |
US8365125B1 (en) | Method and system for power distribution analysis | |
US8490036B2 (en) | System and technique of pattern matching and pattern replacement | |
US9703921B1 (en) | Naturally connecting mixed-signal power networks in mixed-signal simulations | |
US8239795B2 (en) | Timing analyzing system for clock delay | |
US8196075B1 (en) | Generation of input/output models | |
US10586003B1 (en) | Circuit design using high level synthesis and linked hardware description language libraries | |
JP2007183932A (ja) | タイミング解析方法及びタイミング解析装置 | |
US6113647A (en) | Computer aided design system and method using hierarchical and flat netlist circuit representations | |
CN109902318B (zh) | 生成标准延时格式文件的方法和装置 | |
US8671374B2 (en) | Information processing apparatus | |
US20040088662A1 (en) | Timing path detailer | |
Hemani | Charting the EDA roadmap | |
US7418675B2 (en) | System and method for reducing the power consumption of clock systems | |
US6766499B1 (en) | Buffer cell insertion and electronic design automation | |
JP2004272392A (ja) | 半導体集積回路における遅延シミュレーション用ネットリスト生成システムおよび遅延シミュレーション用ネットリスト生成方法 | |
CN115204104A (zh) | 计算装置、其操作方法和计算机程序产品 | |
US10997333B1 (en) | Methods, systems, and computer program product for characterizing an electronic design with a schematic driven extracted view | |
US6453448B1 (en) | Functional level configuration of input-output test circuitry | |
JPH07287051A (ja) | 論理シミュレータ用入力データ作成装置 | |
JP4855283B2 (ja) | 半導体集積回路の設計装置 | |
JP4080464B2 (ja) | 検証ベクタ生成方法およびこれを用いた電子回路の検証方法 | |
US6877140B1 (en) | Method and system for generating a schematic representing bus structures | |
US11023646B2 (en) | Hierarchical clock tree construction based on constraints | |
US20200334408A1 (en) | Enforcing simulation-based physical design rules to optimize circuit layout |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060509 |