JP2004260928A - Switching power supply device - Google Patents
Switching power supply device Download PDFInfo
- Publication number
- JP2004260928A JP2004260928A JP2003049009A JP2003049009A JP2004260928A JP 2004260928 A JP2004260928 A JP 2004260928A JP 2003049009 A JP2003049009 A JP 2003049009A JP 2003049009 A JP2003049009 A JP 2003049009A JP 2004260928 A JP2004260928 A JP 2004260928A
- Authority
- JP
- Japan
- Prior art keywords
- load
- inductance
- power supply
- switching
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、フルブリッジ型のスイッチング回路を備え、このスイッチング回路内のスイッチを位相シフト制御方式により制御するスイッチング電源装置に関する。
【0002】
【従来の技術】
従来からスイッチング電源装置としてDC−DCコンバータが知られる。代表的にはDC−DCコンバータは、スイッチング回路を用いて直流入力を一旦交流に変換した後、トランスを用いてこれを変圧(昇圧または降圧)し、さらに、出力回路を用いてこれを直流に変換する装置である。これによって、入力電圧とは異なる電圧を持った直流出力を得る。ここで、大容量が要求されるスイッチング電源装置のスイッチング回路としては、フルブリッジ回路が用いられる。この種のスイッチング回路において発生するスイッチング損失を低減可能な駆動方式として位相シフト制御方式が知られる(例えば特許文献1参照)。
【0003】
図9は従来のスイッチング電源装置を示す回路図であり、従来のスイッチング電源装置としては、入力電源1の両端間に接続された入力コンデンサ2と、第1〜第4のスイッチQ1〜Q4からなるスイッチング回路3と、トランス4と、ダイオード51,52からなる整流回路5と、インダクタ61およびコンデンサ62からなる平滑回路6と、スイッチング回路3の動作をコントロールするコントロール回路7とを含む。また、スイッチング回路3とトランス4との間に漏洩インダクタンス8が存在している。各スイッチQ1〜Q4それぞれのソース・ドレイン間には並列に、寄生要素として、ダイオードd1ないしd4と容量c1ないしc4が存在する。9は整流回路5と平滑回路6とを含む出力回路に接続される負荷を示す。
【0004】
コントロール回路7は、位相シフト制御方式によってそのゲートパルスVG1ないしVG4を生成している。スイッチング回路3はコントロール回路7からのそのゲートパルスVG1ないしVG4に応答して動作する。
【0005】
図10は、従来のスイッチング電源装置の動作を示すタイミング図である。図10に示されるように、位相シフト制御においてはゲートパルスVG1とVG2は所定のデッドタイムを挟んで交互にハイレベルとなる。ゲートパルスVG3は、ゲートパルスVG2に対して、位相シフトされ、ゲートパルスVG4は、ゲートパルスVG1に対して、位相シフトされる。トランス4の一次側の電圧VTの波形は、ゲートパルスVG1に対するゲートパルスVG4の位相シフト量、ゲートパルスVG2に対するゲートパルスVG3の位相シフト量によって決まる。具体的には期間t1のようにゲートパルスVG1とVG4がいずれもハイレベルとなっている期間においては第1のスイッチQ1と第4のスイッチQ4とが共にオン状態となっているため、トランスの一次側電圧VTは入力電源の電圧−Vinとなる一方、期間t4のようにゲートパルスVG2とVG3とがいずれもハイレベルとなっている期間においては第2のスイッチQ2と第3のスイッチQ3とが共にオン状態となっているため、トランス4の一次側電圧VTは入力電源の電圧Vinとなる。その他の期間ではトランス4の一次側電圧VTはゼロである。
【0006】
したがって、トランス4の二次側へ伝達される電力は、ゲートパルスVG1に対するゲートパルスVG4の位相シフト量およびゲートパルスVG2に対するゲートパルスVG3の位相シフト量によって決まるから、コントロール回路7はその位相シフトを制御して、入力電源の電圧が大きくなるとき、もしくは負荷が軽くなるときは位相シフト量を増大させ、ゲートパルスVG1,VG4がいずれもハイレベルとなる期間とゲートパルスVG2,VG3がいずれもハイレベルとなる期間を短くする。入力電源の電圧が小さくなるとき、もしくは負荷が重くなるときは位相シフト量を減少させ、ゲートパルスVG1,VG4がいずれもハイレベルとなる期間とゲートパルスVG2,VG3がいずれもハイレベルとなる期間を長くする。
【0007】
上記スイッチング電源装置では、例えば期間t1で示すようにゲートパルスVG1とVG4がいずれもハイレベルとなって第1のスイッチQ1と第4のスイッチQ4とが共にオンになってトランス4の二次側にエネルギを伝達したあとで期間t2で示すようにゲートパルスVG1をローレベルにして第1のスイッチQ1をオフにするときには、漏洩インダクタンス8の励磁エネルギを利用して、第2のスイッチQ2の寄生容量c2に蓄積されている電荷を引き抜くとともに、寄生ダイオードd2を通して電流を流し、次いで、第2のスイッチQ2をオンにすることでゼロボルトスイッチング(以下、ZVSという)を行わせるようになっている。このようなゼロボルトスイッチング動作は、前記漏洩インダクタンス8の励磁エネルギを利用しており、これによって、スイッチング損失の低減が図られ、スイッチング電源装置の効率を向上させている。しかしながら、漏洩インダクタンス8の励磁エネルギはその漏洩インダクタンスの値をLs、そこを流れる電流をIとすると(1/2)Ls・I2であらわされるから、軽負荷時のように電流Iが小さい場合では、ZVSを行うためには、漏洩インダクタンスLsの値を大きくする必要がある。インダクタンスの値を大きくすると、当然、そこで銅損、鉄損などが増えてしまい、スイッチング電源装置の効率が低下する。
【0008】
なお、軽負荷時に、漏洩インダクタンス8が小さいとZVSができなくなる理由を、スイッチQ2、Q3を用いて簡単に説明する。スイッチQ1、Q4でも同様である。漏洩インダクタンス8が小さく負荷9が軽いときは、漏洩インダクタンス8に蓄積されるエネルギーが小さくなるため、スイッチQ2の寄生容量の電荷を引き抜くだけで漏洩インダクタンス8により流れる電流ITは大きく減少し、スイッチQ3の寄生容量の電荷を完全に引き抜く前にゼロとなり、逆に入力電圧Vinによって再チャージされ、一旦下がったスイッチQ3のソース・ドレイン間電圧Vdsは上昇する。これにより、スイッチQ3のZVSができない。更に負荷9が軽くなったり、漏洩インダクタンス8が小さい場合はスイッチQ2の寄生容量も引き抜けず、スイッチQ2,Q3ともZVSができなくなるからである。
【0009】
【特許文献1】
特開2003−18857
【0010】
【発明が解決しようとする課題】
したがって、本発明は、スイッチング電源装置において、軽負荷時にZVSを可能とする一方で漏洩インダクタンスでの銅損や鉄損を抑制してスイッチング電源装置における効率を向上させることを解決すべき課題としている。
【0011】
【課題を解決するための手段】
本発明は、トランスと、入力電源に対して並列に接続される第1および第2のアームを含み、かつ、前記各アームは高電位側と低電位側それぞれの各スイッチの直列構成と各スイッチそれぞれに並列構成とされたダイオードと容量それぞれとを含むフルブリッジ型スイッチング回路と、前記スイッチング回路の一方のアームにおける高電位側と低電位側の両スイッチの接続部と前記トランスの一次側巻線との間の電流通路に存在するインダクタンスと、前記トランスの二次側に設けられる出力回路と、前記スイッチング回路の各スイッチそれぞれの動作タイミングを位相シフト制御するコントロール回路とを備えるスイッチング電源装置において、負荷が軽いときは前記インダクタンスを大きく、負荷が重いときは前記インダクタンスを小さく制御することを特徴とする。
【0012】
前記位相シフトコントロール回路とコントロール回路は別々の回路で構成しても同じ回路で構成してもよい。前記スイッチング回路における各スイッチはMOSFETのようにソース・ドレイン間に寄生要素としてのダイオードと容量とを含む素子で構成することができる。
【0013】
本発明によるときは、負荷が軽いときは前記インダクタンスを大きく、負荷が重いときは前記インダクタンスを小さく制御するから、軽負荷時でそのインダクタンスに流れる電流が小さい場合では、そのインダクタンスの値が大きくなるので、そのインダクタンスにおける励磁エネルギを大きく発生させて、ゼロボルトスイッチングを高い信頼性を確保して行わせられる一方、負荷が重い場合では、インダクタンスの値を小さく制御できるようになる。これによって、本発明では、従来とは異なって負荷の増大に伴ない漏洩インダクタンスでの銅損や鉄損などの損失が増えるようなことをなくすことができ、スイッチング電源装置全体の効率が大きく向上する。
【0014】
本発明の好ましい実施態様は、前記コントロール回路は、前記出力回路に接続される負荷の状態を検出するとともに、その検出の結果、負荷が軽いときは前記インダクタンスを大きく、負荷が重いときは前記インダクタンスを小さく制御する。
【0015】
本発明のさらに好ましい実施態様は、前記スイッチング回路と前記トランスの一次側巻線との間の電流通路にインダクタを接続するとともに、このインダクタに並列に開閉スイッチを接続し、前記コントロール回路は、前記負荷が軽いときは前記開閉スイッチをオフにして前記インダクタを前記電流通路に接続し、前記負荷が重くなるときは前記開閉スイッチをオンにして当該インダクタを電気的に短絡する。
【0016】
本発明のさらに好ましい実施態様は、前記スイッチング回路を少なくとも2つ有するとともに、各スイッチング回路は、それぞれの第1のアームと前記トランスの一次側巻線との間に互いにインダクタンス値が大小に相違するインダクタンスが存在している一方、それぞれの第2のアームを互いに共用しており、前記コントロール回路は、前記負荷が軽いときはインダクタンスが大きい側のスイッチング回路を選択し、前記負荷が重いときはインダクタンスが小さい側のスイッチング回路を選択するよう制御する。
【0017】
【発明の実施の形態】
以下、本発明の詳細を図面に示す実施の形態に基づいて説明する。
【0018】
図1ないし図6を参照して本発明の実施形態に係るスイッチング電源装置を説明する。図1はスイッチング電源装置の回路図を示し、図2は、図1の動作説明に供するタイミングチャート、図3は、図1の各部に流れる電流経路を示す図、図4は負荷とスイッチング電源装置の効率との特性を示す図、図5は、軽負荷時に漏洩インダクタンス小から大へ切り替えたときの各部の電圧波形の変化を示す図、図6は、負荷とスイッチング電源装置の効率との特性を示す図である。なお、図9および図10と対応する部分には同一の符号を付し、その同一の符号に係る部分の説明は省略する。
【0019】
これらの図を参照して、1は入力電源、2は入力コンデンサ、3はスイッチング回路、4はトランス、5は整流回路、6は平滑回路、7はコントロール回路、8は漏洩インダクタンス、9は負荷をそれぞれ示す。スイッチング回路3において、各スイッチQ1ないしQ4はいずれもMOSFETで構成されているとともに、第1と第2のスイッチQ1,Q2とで第1のアームを構成し、第3と第4のスイッチQ3,Q4で第2のアームを構成する。第1と第3のスイッチQ1,Q3は共に高電位側のスイッチを構成し、第2と第4のスイッチQ2,Q4は共に低電位側のスイッチを構成する。各スイッチQ1ないしQ4それぞれのソース・ドレイン間にはそれぞれ並列に寄生のダイオードd1ないしd4と容量c1ないしc4とが接続されている。
【0020】
コントロール回路7は、位相シフト量発生部72、ゲートパルス発生部71、切り替え負荷のデータ保存部73、検出部74および切り替え信号発生部75を備える。コントロール回路7においては、従来のそれと同等の機能を達成するものとして、位相シフト量発生部72が出力コントロール信号に応答して位相シフト量に関する信号を発生し、ゲートパルス発生部71が、前記信号に応答して、各スイッチQ1ないしQ4それぞれのゲートに対するゲートパルスVG1ないしVG4を出力する。
【0021】
本実施形態では、このコントロール回路7に対して、さらに、切り替え負荷のデータ保存部73、検出部74および切り替え信号発生部75を備えるとともに、外付けインダクタンス10と、外付けスイッチ11とを備えたことに特徴を有する。
【0022】
外付けインダクタンス10は、スイッチング回路3の一方のアームにおけるスイッチQ3,Q4の相互接続部とトランス4の一次側巻線との間に直列に接続されている。外付けスイッチ11は、好ましくはMOSFETで構成されており、外付けインダクタンス10に並列に接続されている。
【0023】
コントロール回路7において、データ保存部73は、外付けスイッチ11を、負荷9が軽いときはオフ側に、負荷9が重いときはオン側にそれぞれ切り替えるためのデータを記憶している。
【0024】
検出部74は、トランスの一次側巻線に流れる電流ITなどから負荷9の状態を検出する。
【0025】
切り替え信号発生部75は、データ保存部73の保存データと検出部74の検出データとを比較し、負荷9が軽いときは外付けスイッチ11をオフにする切り替え信号を発生して漏洩インダクタンス8に対して外付けインダクタンス10を直列に接続して全体のインダクタンスの値を大きくし、負荷9が重いときは外付けスイッチ11をオンにする切り替え信号を発生して外付けインダクタンス10を短絡して全体のインダクタンスの値を小さく制御するようになっている。
【0026】
ここでコントロール回路7が負荷9の状態を検出する機能を備えることは必ずしも必須ではなく、負荷9の状態を検出する他の回路の出力を利用してもよい。
【0027】
コントロール回路7の各部の構成はマイクロコンピュータ等を含むソフトウエアにより構成してもよい。
【0028】
動作を図2および図3を参照して説明する。
【0029】
図2において、VG1,VG2,VG3,VG4は、それぞれゲートパルス、VTはトランス一次側電圧、ITは電流、Q2VdsはスイッチQ2のソース・ドレイン間電圧,Q3VdsはスイッチQ3のドレイン・ソース間電圧、Q2IdはスイッチQ2のドレイン電流、Q3IdはスイッチQ3のドレイン電流の波形を示す。
【0030】
図3において、各タイミングt1ないしt7での電流ITの流れを示す。図3で漏洩インダクタンス8はトランス4の一次側巻線に含まれるものとする。なお、ゲートパルスVG1ないしVG4の位相シフトに関する動作は図10を参照して説明したから、省略する。
【0031】
期間t1では、スイッチQ1、Q4が共にオンとなっていて、トランスの一次側巻線に図3の(t1)で示すような経路で電流ITが流れ、トランスの二次側にエネルギが伝達される。このとき、スイッチQ2、Q3の寄生容量はほぼ入力電源電圧Vinに充電されている。スイッチQ1がオフすると、漏洩インダクタンス8の逆起電力によって図3の(t2)で示すような経路でスイッチQ2、Q4それぞれの寄生容量を通る電流が流れ、スイッチQ2の寄生容量の電荷を引き抜いていく。このスイッチQ2の寄生容量の電荷が引き抜かれて電荷がほぼ無くなり、スイッチQ2のソース・ドレイン間電圧VdsがゼロV近くになると、電流ITは図3の(t3)で示す経路によりスイッチQ2のダイオードを流れるようになる。これによってスイッチQ2のソース・ドレイン間電圧VdsはVinからほぼ0Vに減少する。このタイミングでスイッチQ2をオンすれZVSができる。
【0032】
次に、スイッチQ4をオフにすると、図3の(t4)で示す経路に従い電流ITはスイッチQ3の寄生容量の電荷を引き抜き、入力電圧Vinに回生する。このとき、図2の期間t4で示すようにスイッチQ3のソース・ドレイン間電圧Vdsが減少し、ほぼ0Vになると、今度は図3の(t5)で示す経路で電流ITはダイオードを流れる。このタイミングでスイッチQ3をオンにすることでZVSができる。スイッチQ3がオンになると、入力電源から電流が漏れインダクタンスの逆起電力を打ち消す方向で流れ、図3の期間t6で示すように徐々に大きくなっていき、漏洩インダクタンス8が入力電圧によって完全に逆方向に励磁されると、図3の期間t7で示すようにトランス二次側にエネルギを伝えるための通常の電流が流れはじめる。スイッチQ1、Q4についてもスイッチQ2,Q3と同じ動作をする。
【0033】
図4を参照して、負荷9が軽い時にスイッチング回路3とトランス4の一次側巻線との間に介在するインダクタンスを小のインダクタンスLs2(漏洩インダクタンス8のみ)から大のインダクタンスLs1(漏洩インダクタンス8と外付けインダクタンス10との合計インダクタンス)に切り替えたときの動作を説明する。図4の横軸は負荷の大きさであり、縦軸はスイッチング電源装置の効率を示す。領域13は負荷9が軽い領域、領域14は負荷9が重い領域であり、15は外付けスイッチ11のオンオフの切り替えに対応する負荷点を示す。Ls1は、インダクタンスが大きい場合、Ls2はインダクタンスが小さい場合を示す。負荷9が軽い領域13ではインダクタンスの大小を問わず負荷9の増大に伴ないスイッチング電源装置の効率が大きくなる。この場合、インダクタンスが大きい方Ls1でスイッチング電源装置の効率が高い。したがって、負荷9が軽い場合は、漏洩インダクタンスを大きく制御するとスイッチング電源装置の効率を高くすることができる。一方、負荷9が重い領域14では大きいインダクタンスLs1の場合では負荷9の増大に伴ない効率が低下していき、小さいインダクタンスLs2の場合では負荷9の増大に伴ない効率が上昇していく。したがって、負荷9が重い場合は、スイッチング回路3とトランス4の一次側巻線との間に介在するインダクタンスを小さく制御すると、そのインダクタンスが大きい場合よりもスイッチング電源装置の効率の低下をより抑制できるようになる。
【0034】
なお、説明のため、小さいインダクタンスLs2の点A2から大きいインダクタンスLs1の点A1に切り替える場合の動作を説明すると、この場合、負荷9が軽い領域13にあるから、インダクタンスを小さいLs2から大きいLs1に切り替えたとき、スイッチQ2、Q3の波形の変化は図5に示すようになる。切り替えのタイミングはゲートパルスVG4がハイレベルになるタイミングで行う。図5で期間t6’のように漏洩インダクタンス8が小さい場合、スイッチQ3のソース・ドレイン間電圧VdsがゼロVに下がらないためZVSができない。しかし、ゲートパルスVG4の立ち上がりと同時にインダクタンスを小から大に切り替えると、期間t1の期間に漏洩インダクタンスに大きなエネルギーが蓄えられ、期間t2でスイッチQ2の電荷を引き抜くことによる電流ITの減少は少なくなり、スイッチQ3の電荷を引き抜くことができる。これにより、図5の漏洩インダクタンス切り替え後に示すようにゲートパルスVG2の立ち上がり以前にスイッチQ2のソース・ドレイン間電圧Vdsは0Vとなり、更にスイッチQ3のソース・ドレイン間電圧VdsもゲートパルスVG3の立ち上がり以前に0VとなりZVSができる。
これらの動作は、スイッチQ1,Q4についても同様である。また、インダクタンスの切り替えタイミングは、ゲートパルスVG3がハイレベルになる瞬間でもよい。この場合、切り替え直後の半周期で、スイッチQ1,Q3のZVSができ、更に半周期遅れてスイッチQ2,Q3のZVSが実現する。
【0035】
次に、負荷が重い時に図6で示すように大きい漏洩インダクタンスLs1の点B1から小さい漏洩インダクタンスLs2の点B2に切り替える。この場合、インダクタンスが小でも大でもZVSが出来ているためその波形は図2に示すものとほとんど変わりない。切り替えのタイミングは、ゲートパルスVG3またはVG4の立ち上がりと同時に行う。
【0036】
図7は本発明の他の実施形態に係るスイッチング電源装置の回路図であり、図1と対応する部分には同一の符号を付している。この実施形態では、複数のこの例では2つのスイッチング回路31,32を有するとともに、各スイッチング回路31,32は、それぞれの第1のアーム(スイッチQ1,Q2:スイッチQ5,Q6)と前記トランス4の一次側巻線との間に互いにインダクタンス値が大小に相違するインダクタンスLs1,Ls2が存在している一方、それぞれの第2のアーム(スイッチQ3,Q4)を互いに共用している。そして、コントロール回路7は、負荷9が軽いときはインダクタンスが大きい側のスイッチング回路31を選択し、負荷が重いときはインダクタンスが小さい側のスイッチング回路32を選択するよう制御するようになっている。
【0037】
なお、上述した実施形態では、漏洩インダクタンスとして大小2つであったが、それ以上の数の漏洩インダクタンスを切り替えるようにしてもよく、例えば図8で示すように、インダクタンス値の大中小と異なる3つの漏洩インダクタンスLs3(大),Ls4(中),Ls5(小)を用いるとともに、第1の切り替え点として漏洩インダクタンスLs3(大)とLs4(中)との交点とし、第2の切り替え点として漏洩インダクタンスLs4(中)とLs5(小)との交点とする。そして、この交点を適宜設定することによりスイッチング電源装置全体の効率を向上させるようにしてもよい。
【0038】
【発明の効果】
以上説明したように、本発明によれば、漏洩インダクタンスの励磁エネルギを利用してゼロボルトスイッチング動作を行う場合、負荷が軽くても、その漏洩インダクタンスを大きくする必要がなくなる結果、負荷の全領域にわたり、スイッチング損失の低減とそれに伴ないスイッチング電源装置の効率を向上させることができる。
【図面の簡単な説明】
【図1】本発明の実施形態に係るスイッチング電源装置の回路図
【図2】図1のスイッチング電源装置の動作説明に供するタイミングチャート
【図3】負荷とスイッチング電源装置の効率との特性を示す図
【図4】図1の動作説明に供するタイミングチャート
【図5】軽負荷時に漏洩インダクタンス小から大へ切り替えたときの各部の電圧波形の変化を示す図
【図6】負荷とスイッチング電源装置の効率との特性を示す図
【図7】本発明の他の実施形態に係るスイッチング電源装置の回路図
【図8】本発明のさらに他の実施形態に係るスイッチング電源装置の説明に供するもので負荷とスイッチング電源装置の効率との特性を示す図
【図9】従来のスイッチング電源装置の回路図
【図10】図9のスイッチング電源装置の各部の動作に係るタイミングチャート
【符号の説明】
1は入力電源、2は入力コンデンサ、3はスイッチング回路、4はトランス、5は整流回路、6は平滑回路、7はコントロール回路、8は漏洩インダクタンス、9は負荷、10は外付けインダクタンス、11は外付けスイッチ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a switching power supply device that includes a full-bridge type switching circuit and controls a switch in the switching circuit by a phase shift control method.
[0002]
[Prior art]
Conventionally, a DC-DC converter has been known as a switching power supply device. Typically, a DC-DC converter temporarily converts a DC input into an AC using a switching circuit, transforms the DC input (step-up or step-down) using a transformer, and converts the DC into a DC using an output circuit. It is a device to convert. As a result, a DC output having a voltage different from the input voltage is obtained. Here, a full bridge circuit is used as a switching circuit of a switching power supply that requires a large capacity. A phase shift control method is known as a drive method capable of reducing switching loss generated in this type of switching circuit (for example, see Patent Document 1).
[0003]
FIG. 9 is a circuit diagram showing a conventional switching power supply device. The conventional switching power supply device includes an input capacitor 2 connected between both ends of an
[0004]
The control circuit 7 generates the gate pulses VG1 to VG4 by a phase shift control method. The
[0005]
FIG. 10 is a timing chart showing the operation of the conventional switching power supply device. As shown in FIG. 10, in the phase shift control, the gate pulses VG1 and VG2 alternately go to a high level with a predetermined dead time interposed therebetween. The gate pulse VG3 is phase shifted with respect to the gate pulse VG2, and the gate pulse VG4 is phase shifted with respect to the gate pulse VG1. The waveform of the voltage VT on the primary side of the transformer 4 is determined by the phase shift amount of the gate pulse VG4 with respect to the gate pulse VG1, and the phase shift amount of the gate pulse VG3 with respect to the gate pulse VG2. Specifically, in a period in which the gate pulses VG1 and VG4 are both at the high level as in the period t1, both the first switch Q1 and the fourth switch Q4 are in the ON state, so that The primary side voltage VT becomes the voltage -Vin of the input power supply, while the second switch Q2 and the third switch Q3 are in the period in which the gate pulses VG2 and VG3 are both at the high level as in the period t4. Are both in the ON state, the primary voltage VT of the transformer 4 becomes the voltage Vin of the input power supply. In other periods, the primary voltage VT of the transformer 4 is zero.
[0006]
Therefore, the power transmitted to the secondary side of the transformer 4 is determined by the phase shift amount of the gate pulse VG4 with respect to the gate pulse VG1 and the phase shift amount of the gate pulse VG3 with respect to the gate pulse VG2. When the voltage of the input power supply is increased or the load is lightened, the amount of phase shift is increased, and the period during which both the gate pulses VG1 and VG4 are at the high level and the gate pulses VG2 and VG3 are both at the high level Shorten the level period. When the voltage of the input power supply becomes small or the load becomes heavy, the phase shift amount is reduced, and a period in which both the gate pulses VG1 and VG4 are at a high level and a period in which both the gate pulses VG2 and VG3 are at a high level Lengthen.
[0007]
In the switching power supply device, for example, as shown by the period t1, both the gate pulses VG1 and VG4 become high level, and both the first switch Q1 and the fourth switch Q4 are turned on, so that the secondary side of the transformer 4 When the first switch Q1 is turned off by setting the gate pulse VG1 to the low level as shown by a period t2 after the energy is transmitted to the second switch Q2, the parasitic energy of the second switch Q2 is utilized. The electric charge stored in the capacitor c2 is extracted, a current flows through the parasitic diode d2, and then the second switch Q2 is turned on to perform zero volt switching (hereinafter, referred to as ZVS). Such a zero volt switching operation utilizes the excitation energy of the
[0008]
The reason why ZVS cannot be achieved when the
[0009]
[Patent Document 1]
JP-A-2003-18857
[0010]
[Problems to be solved by the invention]
Therefore, an object of the present invention is to solve the problem of improving the efficiency in the switching power supply by suppressing the copper loss and the iron loss in the leakage inductance while enabling the ZVS at a light load in the switching power supply. .
[0011]
[Means for Solving the Problems]
The present invention includes a transformer, first and second arms connected in parallel to an input power supply, and each arm includes a series configuration of switches on a high potential side and a switch on a low potential side, and each switch A full-bridge type switching circuit including a diode and a capacitor each configured in parallel with each other; a connection portion between both high-potential side and low-potential side switches in one arm of the switching circuit; and a primary winding of the transformer. A switching power supply device including an inductance present in a current path between the output circuit and an output circuit provided on the secondary side of the transformer, and a control circuit that performs phase shift control on the operation timing of each switch of the switching circuit. When the load is light, the inductance is large, and when the load is heavy, the inductance is small. And controlling.
[0012]
The phase shift control circuit and the control circuit may be constituted by separate circuits or may be constituted by the same circuit. Each switch in the switching circuit can be configured by an element including a diode and a capacitor as a parasitic element between a source and a drain, such as a MOSFET.
[0013]
According to the present invention, the inductance is controlled to be large when the load is light, and the inductance is controlled to be small when the load is heavy. Therefore, when the current flowing through the inductance is small at the time of light load, the value of the inductance is increased. Therefore, a large excitation energy is generated in the inductance, and zero-volt switching can be performed with high reliability. On the other hand, when the load is heavy, the inductance value can be controlled to be small. As a result, in the present invention, unlike the conventional case, it is possible to prevent the loss such as copper loss and iron loss due to the leakage inductance from increasing due to the increase in the load, thereby greatly improving the efficiency of the entire switching power supply device. I do.
[0014]
In a preferred embodiment of the present invention, the control circuit detects a state of a load connected to the output circuit, and as a result of the detection, increases the inductance when the load is light, and increases the inductance when the load is heavy. Is controlled to be small.
[0015]
In a further preferred aspect of the present invention, an inductor is connected to a current path between the switching circuit and a primary winding of the transformer, and an open / close switch is connected in parallel to the inductor. When the load is light, the on / off switch is turned off and the inductor is connected to the current path. When the load becomes heavy, the on / off switch is turned on and the inductor is electrically short-circuited.
[0016]
In a further preferred aspect of the present invention, the switching circuit has at least two switching circuits, and each switching circuit has a different inductance value between each first arm and a primary winding of the transformer. While the inductance is present, the respective second arms are shared with each other, and the control circuit selects a switching circuit having a large inductance when the load is light, and selects an inductance circuit when the load is heavy. Is controlled so as to select the switching circuit on the smaller side.
[0017]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, details of the present invention will be described based on embodiments shown in the drawings.
[0018]
A switching power supply according to an embodiment of the present invention will be described with reference to FIGS. 1 is a circuit diagram of a switching power supply device, FIG. 2 is a timing chart for explaining the operation of FIG. 1, FIG. 3 is a diagram showing a current path flowing to each part in FIG. 1, and FIG. FIG. 5 is a graph showing a change in the voltage waveform of each part when the leakage inductance is switched from small to large at a light load, and FIG. 6 is a graph showing a characteristic between the load and the efficiency of the switching power supply. FIG. Parts corresponding to those in FIGS. 9 and 10 are denoted by the same reference numerals, and description of the parts corresponding to the same reference numerals is omitted.
[0019]
Referring to these figures, 1 is an input power supply, 2 is an input capacitor, 3 is a switching circuit, 4 is a transformer, 5 is a rectifier circuit, 6 is a smoothing circuit, 7 is a control circuit, 8 is a leakage inductance, and 9 is a load. Are respectively shown. In the
[0020]
The control circuit 7 includes a phase
[0021]
In the present embodiment, the control circuit 7 further includes a switching load
[0022]
The
[0023]
In the control circuit 7, the
[0024]
The
[0025]
The
[0026]
Here, it is not essential that the control circuit 7 has a function of detecting the state of the load 9, and the output of another circuit that detects the state of the load 9 may be used.
[0027]
The configuration of each part of the control circuit 7 may be configured by software including a microcomputer or the like.
[0028]
The operation will be described with reference to FIGS.
[0029]
2, VG1, VG2, VG3, and VG4 are gate pulses, VT is a transformer primary side voltage, IT is a current, Q2Vds is a source-drain voltage of the switch Q2, Q3Vds is a drain-source voltage of the switch Q3, Q2Id indicates the drain current of the switch Q2, and Q3Id indicates the waveform of the drain current of the switch Q3.
[0030]
FIG. 3 shows the flow of the current IT at each of the timings t1 to t7. In FIG. 3, it is assumed that the
[0031]
In the period t1, the switches Q1 and Q4 are both turned on, the current IT flows through the primary winding of the transformer through a path shown by (t1) in FIG. 3, and energy is transmitted to the secondary side of the transformer. You. At this time, the parasitic capacitance of the switches Q2 and Q3 is almost charged to the input power supply voltage Vin. When the switch Q1 is turned off, a current flows through the parasitic capacitance of each of the switches Q2 and Q4 through a path shown by (t2) in FIG. 3 due to the back electromotive force of the
[0032]
Next, when the switch Q4 is turned off, the current IT extracts the charge of the parasitic capacitance of the switch Q3 and regenerates to the input voltage Vin according to the path shown by (t4) in FIG. At this time, as shown by a period t4 in FIG. 2, when the source-drain voltage Vds of the switch Q3 decreases and becomes almost 0 V, the current IT flows through the diode through a path shown by (t5) in FIG. Turning on the switch Q3 at this timing enables ZVS. When the switch Q3 is turned on, a current flows from the input power supply in a direction to cancel the back electromotive force of the leakage inductance, gradually increases as shown by a period t6 in FIG. 3, and the
[0033]
Referring to FIG. 4, when the load 9 is light, the inductance interposed between the switching
[0034]
For the sake of explanation, the operation when switching from the point A2 of the small inductance Ls2 to the point A1 of the large inductance Ls1 will be described. In this case, since the load 9 is in the
These operations are the same for the switches Q1 and Q4. Further, the switching timing of the inductance may be the moment when the gate pulse VG3 becomes a high level. In this case, the ZVS of the switches Q1 and Q3 is generated in the half cycle immediately after the switching, and the ZVS of the switches Q2 and Q3 is realized with a further delay of a half cycle.
[0035]
Next, when the load is heavy, the point is switched from the point B1 of the large leakage inductance Ls1 to the point B2 of the small leakage inductance Ls2 as shown in FIG. In this case, even if the inductance is small or large, the waveform is almost the same as that shown in FIG. The switching is performed at the same time as the rise of the gate pulse VG3 or VG4.
[0036]
FIG. 7 is a circuit diagram of a switching power supply according to another embodiment of the present invention, and portions corresponding to FIG. 1 are denoted by the same reference numerals. In this embodiment, a plurality of switching
[0037]
In the above-described embodiment, two large and small leakage inductances are used. However, a larger number of leakage inductances may be switched. For example, as shown in FIG. The two switching inductances Ls3 (large), Ls4 (medium), and Ls5 (small) are used, the first switching point is the intersection of the leakage inductances Ls3 (large) and Ls4 (middle), and the leakage point is the second switching point. This is the intersection of the inductances Ls4 (middle) and Ls5 (small). The efficiency of the entire switching power supply device may be improved by appropriately setting the intersection.
[0038]
【The invention's effect】
As described above, according to the present invention, when performing the zero volt switching operation using the excitation energy of the leakage inductance, even if the load is light, it is not necessary to increase the leakage inductance, and as a result, over the entire load area, In addition, the switching loss can be reduced, and the efficiency of the switching power supply can be improved accordingly.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of a switching power supply device according to an embodiment of the present invention. FIG. 2 is a timing chart for explaining the operation of the switching power supply device of FIG. 1. FIG. 3 shows characteristics of a load and efficiency of the switching power supply device. FIG. 4 is a timing chart for explaining the operation of FIG. 1. FIG. 5 is a diagram showing a change in the voltage waveform of each part when the leakage inductance is switched from small to large under a light load. FIG. FIG. 7 is a diagram showing characteristics of efficiency and characteristics. FIG. 7 is a circuit diagram of a switching power supply according to another embodiment of the present invention. FIG. 8 is a load used for describing a switching power supply according to still another embodiment of the present invention. FIG. 9 is a diagram showing characteristics of the switching power supply and the efficiency of the switching power supply. FIG. 9 is a circuit diagram of a conventional switching power supply. FIG. Timing chart DESCRIPTION OF SYMBOLS
1 is an input power supply, 2 is an input capacitor, 3 is a switching circuit, 4 is a transformer, 5 is a rectifier circuit, 6 is a smoothing circuit, 7 is a control circuit, 8 is a leakage inductance, 9 is a load, 10 is an external inductance, 11 Is an external switch
Claims (4)
入力電源に対して並列に接続される第1および第2のアームを含むとともに前記各アームは高電位側と低電位側それぞれの各スイッチの直列構成と各スイッチそれぞれに並列構成とされたダイオードと容量それぞれとを含むフルブリッジ型スイッチング回路と、
前記スイッチング回路の一方のアームにおける高電位側と低電位側の両スイッチの相互接続部と前記トランスの一次側巻線との間の電流通路に存在するインダクタンスと、
前記トランスの二次側に設けられる出力回路と、
前記スイッチング回路の各スイッチそれぞれの動作タイミングを位相シフト制御方式により制御するコントロール回路と、
を備えるスイッチング電源装置において、
負荷が軽いときは前記インダクタンスを大きく、負荷が重いときは前記インダクタンスを小さく制御することを特徴とするスイッチング電源装置。With a transformer,
A first and a second arm connected in parallel to an input power source, wherein each of the arms has a series configuration of switches on a high potential side and a low potential side, and a diode configured in parallel with each switch; A full-bridge type switching circuit including capacitances,
An inductance present in a current path between an interconnect of the high potential side and low potential side switches in one arm of the switching circuit and a primary winding of the transformer;
An output circuit provided on the secondary side of the transformer;
A control circuit that controls the operation timing of each switch of the switching circuit by a phase shift control method,
In a switching power supply device comprising:
A switching power supply device wherein the inductance is controlled to be large when the load is light, and the inductance is controlled to be small when the load is heavy.
前記コントロール回路は、前記負荷が軽いときはインダクタンスが大きい側のスイッチング回路を選択し、前記負荷が重いときはインダクタンスが小さい側のスイッチング回路を選択するよう制御することを特徴とするスイッチング電源装置。3. The switching power supply device according to claim 1, further comprising at least two switching circuits, wherein each switching circuit has an inductance value between each first arm and a primary winding of the transformer. 4. While the inductances differing in magnitude are present, the respective second arms are shared with each other,
The switching power supply device, wherein the control circuit controls to select a switching circuit having a large inductance when the load is light, and to select a switching circuit having a small inductance when the load is heavy.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003049009A JP4400065B2 (en) | 2003-02-26 | 2003-02-26 | Switching power supply |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003049009A JP4400065B2 (en) | 2003-02-26 | 2003-02-26 | Switching power supply |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004260928A true JP2004260928A (en) | 2004-09-16 |
JP4400065B2 JP4400065B2 (en) | 2010-01-20 |
Family
ID=33114819
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003049009A Expired - Lifetime JP4400065B2 (en) | 2003-02-26 | 2003-02-26 | Switching power supply |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4400065B2 (en) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007124869A (en) * | 2005-10-31 | 2007-05-17 | Tdk Corp | Switching power supply unit |
JP2010207014A (en) * | 2009-03-05 | 2010-09-16 | Fujitsu Telecom Networks Ltd | Switching power supply apparatus |
JP2011166949A (en) * | 2010-02-10 | 2011-08-25 | Hitachi Ltd | Power-supply device, hard disk drive, and switching method of power-supply device |
US8199530B2 (en) | 2009-03-10 | 2012-06-12 | Hitachi, Ltd. | Power supply unit, hard disk drive and method of switching the power supply unit |
DE102006000260B4 (en) * | 2005-05-31 | 2012-07-19 | Denso Corporation | Control device for an internal combustion engine with a component |
JP2013132112A (en) * | 2011-12-21 | 2013-07-04 | Hitachi Computer Peripherals Co Ltd | Switching power supply unit and control method therefor |
WO2013186991A1 (en) * | 2012-06-15 | 2013-12-19 | パナソニック株式会社 | Electric power conversion device |
JP2014176226A (en) * | 2013-03-11 | 2014-09-22 | Sumitomo Electric Ind Ltd | Dc/dc converter and distributed power supply system |
JP2016067187A (en) * | 2014-09-17 | 2016-04-28 | アルプス・グリーンデバイス株式会社 | DC-DC converter |
US9831790B2 (en) | 2014-09-17 | 2017-11-28 | Alps Electric Co., Ltd. | DC-to-DC converter |
CN114070106A (en) * | 2021-11-16 | 2022-02-18 | 深圳英飞源技术有限公司 | Phase-shifted full-bridge circuit and control method thereof |
WO2022190162A1 (en) * | 2021-03-08 | 2022-09-15 | Tdk株式会社 | Switching power source device and power supply system |
-
2003
- 2003-02-26 JP JP2003049009A patent/JP4400065B2/en not_active Expired - Lifetime
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006000260B4 (en) * | 2005-05-31 | 2012-07-19 | Denso Corporation | Control device for an internal combustion engine with a component |
JP2007124869A (en) * | 2005-10-31 | 2007-05-17 | Tdk Corp | Switching power supply unit |
JP4529869B2 (en) * | 2005-10-31 | 2010-08-25 | Tdk株式会社 | Switching power supply |
JP2010207014A (en) * | 2009-03-05 | 2010-09-16 | Fujitsu Telecom Networks Ltd | Switching power supply apparatus |
US8199530B2 (en) | 2009-03-10 | 2012-06-12 | Hitachi, Ltd. | Power supply unit, hard disk drive and method of switching the power supply unit |
JP2011166949A (en) * | 2010-02-10 | 2011-08-25 | Hitachi Ltd | Power-supply device, hard disk drive, and switching method of power-supply device |
US8724348B2 (en) | 2010-02-10 | 2014-05-13 | Hitachi, Ltd. | Power-supply unit, hard-disk drive, and switching method of the power-supply unit |
JP2013132112A (en) * | 2011-12-21 | 2013-07-04 | Hitachi Computer Peripherals Co Ltd | Switching power supply unit and control method therefor |
JP2014003764A (en) * | 2012-06-15 | 2014-01-09 | Panasonic Corp | Power conversion device |
WO2013186991A1 (en) * | 2012-06-15 | 2013-12-19 | パナソニック株式会社 | Electric power conversion device |
US9160242B2 (en) | 2012-06-15 | 2015-10-13 | Panasonic Intellectual Property Management Co., Ltd. | Electric power conversion device |
EP2863531A4 (en) * | 2012-06-15 | 2015-12-02 | Panasonic Ip Man Co Ltd | Electric power conversion device |
JP2014176226A (en) * | 2013-03-11 | 2014-09-22 | Sumitomo Electric Ind Ltd | Dc/dc converter and distributed power supply system |
JP2016067187A (en) * | 2014-09-17 | 2016-04-28 | アルプス・グリーンデバイス株式会社 | DC-DC converter |
US9831790B2 (en) | 2014-09-17 | 2017-11-28 | Alps Electric Co., Ltd. | DC-to-DC converter |
WO2022190162A1 (en) * | 2021-03-08 | 2022-09-15 | Tdk株式会社 | Switching power source device and power supply system |
CN114070106A (en) * | 2021-11-16 | 2022-02-18 | 深圳英飞源技术有限公司 | Phase-shifted full-bridge circuit and control method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP4400065B2 (en) | 2010-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11025172B2 (en) | Three-level modulation for wide output voltage range isolated DC/DC converters | |
US9487098B2 (en) | Power conversion apparatus | |
US20080252145A1 (en) | Dc/dc power conversion device | |
JP5617227B2 (en) | DC-DC converter | |
CN103201939A (en) | Virtual parametric high side mosfet driver | |
JP4400065B2 (en) | Switching power supply | |
JP4075884B2 (en) | Power control circuit for charge storage element | |
JP6033649B2 (en) | DC-DC converter | |
JP2018121473A (en) | Power conversion device | |
JP2002238257A (en) | Control method for resonance dc-dc converter | |
JP6902962B2 (en) | converter | |
JP5688629B2 (en) | Gate drive circuit | |
US20070211498A1 (en) | Boost converter | |
JP2001224172A (en) | Power converter | |
JP2003070249A (en) | Switching power supply device | |
JP4166219B2 (en) | Double resonance DC-DC converter | |
JP4110477B2 (en) | DC-DC converter | |
JP2001333576A (en) | Method of controlling dc-dc converter | |
JP5105819B2 (en) | DC-DC converter | |
JP2005176540A (en) | Voltage converter | |
JP2001054279A (en) | Snubber circuit | |
JP4488130B2 (en) | Power converter | |
JP2002044946A (en) | Switching power unit | |
JP3235711B2 (en) | Switching power supply | |
JP6994580B2 (en) | Power converter and control method of power converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050921 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081030 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091006 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4400065 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091019 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131106 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |