JP2004260509A - Radio communication device and integrated circuit used for it - Google Patents
Radio communication device and integrated circuit used for it Download PDFInfo
- Publication number
- JP2004260509A JP2004260509A JP2003048484A JP2003048484A JP2004260509A JP 2004260509 A JP2004260509 A JP 2004260509A JP 2003048484 A JP2003048484 A JP 2003048484A JP 2003048484 A JP2003048484 A JP 2003048484A JP 2004260509 A JP2004260509 A JP 2004260509A
- Authority
- JP
- Japan
- Prior art keywords
- control
- integrated circuit
- potential difference
- transmission
- amplitude modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y02B60/50—
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は携帯電話や無線LAN等の無線通信システムにおいて送信を行う装置と、その装置で部品として使用される集積回路の構成に関する。特に位相と振幅両方の変化によって情報を伝える変調方式を採用している無線通信システムの無線通信装置に適する。
【0002】
【従来の技術】
近年携帯電話等の無線通信システムでは、位相と振幅両方の変化によって情報を伝える変調方式(例えば16QAM:Quadrature Amplitude Modulation)が多く使用されている。この変調方式では、送信信号の波形が歪むと受信側でデータを正しく判別できないため、信号を増幅する送信パワーアンプに高い線形性が要求される。従来の無線通信端末は線形アンプを用いることでこの要求を満たしてきたが、線形アンプは電力効率が悪い。そこで発明者らは同出願人より出願済の特願平2002‐259526により、EER(Envelope Elimination and Restoration)方式と従来の線形アンプ方式を組合せ、出力ダイナミックレンジの広い携帯電話でも効率の良い飽和アンプを使用できる構成を提案した。
【0003】
更に出力ダイナミックレンジを広げる方法として、例えば非特許文献1に記載されている、EER方式の電源電圧制御回路にアップコンバータを使用し、電源電圧を一時的に昇圧して、より高い電圧をパワーアンプに与える方法が知られている。EER方式で用いられる飽和アンプは、電源電圧Vddと出力電圧Voutが比例し、Vddを制御することによりVoutを変化させるが、Vddがある程度以下に下がるとアンプ内部のトランジスタが動作しなくなってしまい、入力電圧VinでVoutを制御する線形アンプに比べて制御レンジが狭い点が問題だった。Vddを昇圧することで制御レンジが拡大し、出力ダイナミックレンジも拡大可能となる。
【0004】
一般的なアップコンバータとして知られるBOOST型DC−DCコンバータの回路構成を図3に示す。BOOST型DC−DCコンバータは電源301に接続したインダクタンスL302のもう一端を、FET等のスイッチ303を用いてGNDに対してON/OFFし、インダクタンスL302に蓄積したエネルギーを整流ダイオードD304で取り出すことにより、もとの電源電圧よりも高い出力電圧を得る。インダクタンスの代わりにキャパシタンスにエネルギーを蓄積するスイッチドキャパシタ式のアップコンバータもある。
【0005】
【特許文献1】米国特許第6377784号明細書
【非特許文献1】M.Ranjan Et. Al、“Microwave Power Amplifiers with Digitally−controlled Power Supply Voltage for High Efficiency and High Linearity”、2000 IEEE MTT−S Digest
【非特許文献2】T.Yamawaki et.al、“A 2.7‐V GSM RF transciever IC”IEEE Journal of Solid‐State Circuits vol.32, Issue12, pp2089‐2096, Dec.1997
【0006】
【発明が解決しようとする課題】
アップコンバータはインダクタンス又はキャパシタンスにエネルギーを蓄積し、その出力を整流して昇圧するため、出力電圧が所望の電圧に上がるまで若干の遅延を生ずる。応答性を速くするとその分エネルギーを蓄える量が減ってしまい、高い電圧や電流を発生させられなくなってしまう。また制御レンジを拡大するには、電源電圧を昇圧するだけでなく、降圧する方の制御も必要となる。
【0007】
【課題を解決するための手段】
本発明では、アップコンバータを応答性の速い降圧素子(レギュレータ等)と組合せて構成することにより、制御レンジが広くかつ応答性の速いEER方式向け電源電圧制御回路を提供する。また、送信信号波形情報をパワーアンプでの出力に先立って解析し、昇圧の要否を判断すると共に、各素子への制御信号を生成する手法を示す。
【0008】
【発明の実施の形態】
まず図1により、無線通信システムに使用される一般的な端末の構成について説明する。アンテナ107より受信された受信信号は、フロントエンド部101内のアンテナスイッチ(又はデュプレクサ)で送受分離され、フィルタリングを受けた後、無線部102において周波数変換を受けてベースバンド帯域に落とされる。更に信号はインタフェース部103においてデジタル信号に変換され、ベースバンド部104で復調され、ユーザインタフェース部105を介して出力され、その後の処理に供される。また、基地局へ送信する送信信号はユーザインタフェース部105を介してベースバンド部104に入力され、誤り訂正符号化等の変調処理を受ける。その後送信信号はインタフェース部103においてアナログ信号に変換され、無線部102で所望周波数帯域の周波数の信号となり、フロントエンド部101でフィルタリングされた後、アンテナ107から送信される。制御部106ではCPU又はDSPを用いて各部へのパラメータ値の設定やタイミング管理等を行う。本発明はこの中で特に無線部102の主要部品の1つである高周波集積回路(RF−IC)108、パワーアンプ(109)、EER制御部(110)と、インタフェース部103の回路構成手法に関するものである。インタフェース部103は、物理的にはベースバンド部104の一部として構成することも、RF−IC108の一部として構成することも、EER制御部110の一部として構成することも可能である。またEER制御部110は、RF−IC108の一部として構成することも、パワーアンプ109と合わせてEER方式のパワーアンプモジュールとすることも可能である。
【0009】
次に図2を用いて、本発明による送信系無線部及びインタフェース部構成の第1の実施例を説明する。本実施例では、インタフェース部201のIQ→EER変換部202をDAC204〜206の手前におき、デジタル信号処理により機能を実現する。機能が等価であれば、アナログ信号処理で実現しても同じ効果が得られる。IQ→EER変換部202では振幅情報と位相情報を分離抽出する。位相情報は従来のEER方式においては位相角θのみで表すが、本実施例では位相情報を単位円上に投影したIQ直交成分で表し、RF−IC207に出力する。単位円上のIQ直交成分は合成すると常に一定の振幅値となるため振幅情報は持たないが、従来の線形方式の場合のIQ直交成分と同じように周波数変換可能なため、従来のRF−ICの回路構成技術(直交変調器やフィルタ等)を活かしやすい点が利点である(詳細は同出願人から出願済の特願2002‐259526に記載)。また送信信号とは別に、送信電力レベル情報Lもベースバンド部104からインタフェース部のDAC203を介してEER制御部210へと送られる。RF−IC207は単位円上のIQで表された入力信号を直交変調器208で周波数変換する。周波数変換され、IQ合成された結果は飽和型パワーアンプ209の信号入力ピンに入力される。なお、ここでは単位円上のIQ表記及び直交変調器による周波数変換を用いているが、処理内容が等価であれば回路構成は異なっても同じ効果が得られる。一方振幅情報RはEER制御部210に入力され、送信電力レベル情報Lと合わせてアップコンバータ及び降圧素子の制御信号に分離・変換された後、アップコンバータ211及び降圧素子212に供給される。アップコンバータ211と降圧素子212は、直流電源Vdd213に直列に接続され、パワーアンプ209の電源電圧ピンをドライブする電源電圧を制御する。飽和型パワーアンプ209の出力電圧は、基本的に電源電圧に比例して変化するので、電源電圧を制御することで出力信号の包絡線変調が出来る。なお、パワーアンプの電源電圧側の端子だけでなくグラウンド側の端子にも電圧制御を加えても、パワーアンプにかかる電圧が同じであれば、同じ効果が得られる。但しこの場合にはパワーアンプの入力を差動入力にする必要がある。
【0010】
次に図8を用いて、本発明による送信系無線部及びインタフェース部の構成の第2の実施例を説明する。本実施例では、RF−IC802にオフセットPLL方式(非特許文献2参照)を用いている。インタフェース部801からの入力信号は直交変調器803でIF周波数帯に周波数変換され、IQ合成された結果は位相比較器804を通ってRF−VCO805の周波数制御端子に入力される。RF−VCO805の出力はパワーアンプ806で増幅される一方、カップラーで分割され、IF周波数のローカル信号807とミキサ808で掛け合され、位相比較器804へとフィードバックされる。本実施例では、アップコンバータへの制御信号L810と降圧素子への制御信号R811をインタフェース部内のIQ→EER変換部でデジタル信号処理により分離・変換している。これにより、EER制御部807による処理負担を軽減することができる。分離変換処理はベースバンド部で行うことも可能である。パワーアンプ806の出力信号をカップラーで分割してEER制御部809へとフィードバックしている。フィードバック信号をインタフェース部またはベースバンド部へ戻す構成も考えられる。図8に示した構成例の各構成要素は、それぞれ単独で第1の実施例の相当部分と置換することも可能である。
【0011】
次に図5を用いて、本発明による送信出力制御の第1の実施例を説明する。IEEE802.11a等、OFDM(Orthogonal FrequencyDivision Multiplexing)方式を用いた無線通信システムでは、PAPR501(Peak to Average Power Ratio:出力電力のピーク値対平均値)が12−17dBと大きくなる点が特徴である。送信出力の瞬時変化幅が広いシステムにEER方式を適用するには、パワーアンプの電源電圧制御幅を可能な限り広くする必要があるが、通常パワーアンプの電源電圧変化幅は2〜3V程度であり、この幅内で送信出力が12dB(約15倍)も変化するように制御するには、電源電圧―送信出力特性の傾きを急峻にする必要があり、実現困難である。本実施例ではアップコンバータを用いて、送信電力が平均値に比べて大幅に大きくなる区間502の間だけ、パワーアンプの電源電圧を直流電源の電源電圧に比べて高い値に昇圧し、降圧素子で所要値まで制御電圧を下げることで高速な包絡線変調を行う。アップコンバータの出力電圧波形を503に、降圧素子の出力電圧波形を504に示す。
【0012】
昇圧区間502の範囲を決定するのに必要な回路の構成例を図7に示す。ベースバンド部で変調されたIQ送信信号701を合成し、ピークホールド回路702でベースバンド信号の最大値を検出する。703で昇圧切替しきい値と出力最大値を比較し、しきい値以上なら昇圧On、以下なら昇圧Offを選択し、インタフェース部708内のIQ−EER変換部705、またはEER制御部へ設定する。ブロック702と703の処理遅延及び後段のEER制御部110の処理回路遅延Tdcを補正するため、IQ−EER変換部705への入力送信信号を遅延させる必要がある。遅延素子704にはメモリまたはシフトレジスタ等が用いられる。上記昇圧判断回路706は、構成上ベースバンド部707、インタフェース部708、EER制御部110のいずれに含めることも可能である。
【0013】
次に図6を用いて、本発明による送信出力制御の第2の実施例を説明する。本実施例も第1の実施例と同じくアップコンバータを使用するが、昇圧区間の決定手法に違いがある。第1の実施例では送信出力波形を逐次比較して、必要な区間のみ昇圧するのに対し、本実施例では昇圧の有無を送信電力制御周期に1回だけ判断し、昇圧が必要な場合にはその制御周期区間601全体を昇圧する。昇圧区間の判断回数を少なくすることにより、電力効率は若干低下するものの、処理負荷が減るので制御回路の消費電力が低減される。またベースバンド部104で昇圧区間を判断させ、インタフェース部103では制御信号に従うのみという構成にすることも制御周期の面から実現可能となる。ある制御周期区間601において昇圧するかしないかの判断は、送信中のチャネル設定(使用する変調方式、同時に多重して送信するチャネル数、チャネル間の電力比、各チャネル出力及び合成後出力に対するビット調整方法等)から求めた最大PAPR値602と、平均制御レベル値603を基に行う。最大PAPR値602+平均制御レベル値603<昇圧切替しきい値604の時には昇圧OFF、最大PAPR値602+平均送信電力制御レベル値603≧昇圧切替しきい値604の時、昇圧ONとする。チャネル設定の条件によって昇圧OFFの区間が連続する場合には、上記判定式に関係するパラメータに変更が加えられない限り、判断回路そのものの動作を停止、あるいは休止する。アップコンバータは制御を開始してから実際に出力電圧が上がるまでに回路遅延Tdcだけ時間がかかるため、実際に送信電力制御を行いたいタイミングからTdc605の分だけ手前に制御を開始する。元に戻す場合は逆に、その制御区間が完全に終了した後に制御電圧を変更する。アップコンバータの出力電圧波形を606に、降圧素子の出力電圧波形を607に示す。
【0014】
次に図4を用いて、本発明による送信出力制御の第3の実施例を説明する。W−CDMA等の無線通信規格では、基地局と端末間でお互いの無線通信状況を監視し、適正な電力で通信できるよう閉ループ送信電力制御を行う。W−CDMA(3GPP規格のDS−FDD方式)の例では、無線端末の送信電力は制御周期401(1スロット=667μs)毎に、スロット先頭のタイミングに合わせて±1電力制御ステップ402(通常送信の場合=1dBm)だけ変化する。本発明による送信系構成でこの送信電力制御に対応する方法を説明する。
【0015】
(1)送信電力を1電力制御ステップ上げる場合(2回以上連続で上げる場合)
本実施例では、アップコンバータで、制御の結果必要とされる送信電力を得るための所要電源電圧制御値よりも高めの値で一定になるよう制御し、降圧素子で所要値まで制御電圧を下げることで高速な包絡線変調を行う。アップコンバータ制御マージン403は、送信信号の変調方式によって決まるPAPRと同程度にするのが望ましい。送信電力制御の過程で、電力制御が2回連続でプラス(上げる)方向の場合(図中404)には、実際に送信電力を上げるタイミングに合わせ、Tdc(405)時間分前にアップコンバータの制御を開始する。アップコンバータの出力電圧波形を406に、降圧素子の平均的な出力電圧レベルを407に示す。
【0016】
(2)送信電力を1電力制御ステップ下げる場合(プラスからマイナスに転じる場合)
送信電力制御の過程で、電力制御がプラス(上げる)からマイナス(下げる)に転じる場合(図中408)には、上げる場合のように実際に送信電力を下げるタイミングに先だって下げることはできないので、アップコンバータの制御電圧は次の送信電力制御周期期間も前回と同じ出力レベルを保ち、降圧素子で下げる分を増やすことで対応する。
【0017】
(3)送信電力を1電力制御ステップ下げる場合(2回以上連続で下げる場合)
送信電力制御の過程で、2回以上連続でマイナス(下げる)場合(図中409)には、実際に送信電力を下げるタイミングにあわせて、アップコンバータの制御電圧を制御ステップ分だけ下げる。上記(2)の段階でアップコンバータの制御マージンに1制御ステップ分の余裕が生じているため、実際の変化点に先だって操作可能である。
【0018】
(4)送信電力を1電力制御ステップ上げる場合(マイナスからプラスに転じる場合)
送信電力制御の過程で、電力制御がマイナス(下げる)からプラス(上げる)に転じる場合(図中410)には、アップコンバータの制御電圧は次の送信電力制御周期期間も前回と同じ出力レベルを保ち、降圧素子で下げる分を減らすことで対応する。(2)(3)の段階でアップコンバータの制御マージンに1制御ステップ分の余裕が生じているため、新たに電力を上げる必要はない。
【0019】
なお、本発明ではいずれの実施例においてもアップコンバータを例に説明しているが、昇圧も降圧も可能なアップダウンコンバータを用いるとより効率の良い回路が実現できる。また第3の実施例における制御方法は、降圧のみを行うダウンコンバータを用いた回路にも同様に適用可能であり、同様な効果を得られる。
【0020】
【発明の効果】
本発明では、アップコンバータを応答性の速い降圧素子と組合せて構成することにより、制御レンジが広くかつ応答性の速いEER方式向け電源電圧制御回路を提供する。
【図面の簡単な説明】
【図1】無線通信システムに使用される一般的な端末の構成例を示す図。
【図2】本発明による送信系無線部・インタフェース部構成の第1の実施例を示す図。
【図3】一般的なアップコンバータの回路構成を示す図。
【図4】本発明による送信電力制御の第3の実施例を示す図。
【図5】本発明による送信電力制御の第1の実施例を示す図。
【図6】本発明による送信電力制御の第2の実施例を示す図。
【図7】本発明による送信電力制御の昇圧判定処理を示す図。
【図8】本発明による送信系無線部・インタフェース部構成の第2の実施例を示す図。
【符号の説明】
101・・・フロントエンド部、102…無線部、103、202、708、801…インタフェース部、104、707…ベースバンド部、105…ユーザーインタフェース部、106…制御部、107…アンテナ、108、207、802…RF−IC、109、209、806…パワーアンプ、110、210、809…EER制御部、202、705…IQ→EER変換部、203、204、205,206…DAC、208、803…直交変調器、810…アップコンバータ制御回路、811…降圧素子制御回路、211…アップコンバータ、212…降圧素子、213、301…直流電源、302…インダクタンスL、303…FETスイッチ、304…整流ダイオードD、405、605…アップコンバータの制御遅延、406、503、606…アップコンバータの出力電圧波形、407、504、607…降圧素子の出力電圧波形、401、601…送信電力制御周期、402…送信電力制御ステップ、403…アップコンバータ制御出力マージン、404…電力制御が2回以上連続でプラスとなる箇所、408…電力制御がプラスからマイナスに転じる箇所、409…電力制御が2回以上連続でマイナスとなる箇所、408…電力制御がマイナスからプラスに転じる箇所、501、602…PAPR(出力電力のピーク値対平均値))、502…昇圧区間 、603…平均電力制御レベル、604…昇圧切替しきい値、701…IQベースバンド信号、702…ピークホールド回路、703…昇圧切替判定回路、704…遅延素子、804…位相比較器、805…RF−VCO、807…IFローカル発振器、808…ミキサ。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a device that performs transmission in a wireless communication system such as a mobile phone or a wireless LAN, and a configuration of an integrated circuit used as a component in the device. In particular, the present invention is suitable for a wireless communication device of a wireless communication system that employs a modulation method of transmitting information by changes in both phase and amplitude.
[0002]
[Prior art]
2. Description of the Related Art In recent years, in a wireless communication system such as a mobile phone, a modulation method (for example, 16QAM: Quadrature Amplitude Modulation) that transmits information by changes in both phase and amplitude is often used. In this modulation method, if the waveform of the transmission signal is distorted, the data cannot be correctly determined on the receiving side, so that a transmission power amplifier that amplifies the signal requires high linearity. Conventional wireless communication terminals have met this requirement by using linear amplifiers, but linear amplifiers have poor power efficiency. Therefore, the inventors of the present invention combined Japanese Patent Application No. 2002-259526 filed by the present applicant and combined an EER (Envelope Elimination and Restoration) system with a conventional linear amplifier system, thereby achieving an efficient saturation amplifier even for a mobile phone having a wide output dynamic range. A configuration that can be used was proposed.
[0003]
As a method of further expanding the output dynamic range, for example, an up converter is used in an EER type power supply voltage control circuit described in Non-Patent
[0004]
FIG. 3 shows a circuit configuration of a BOOST type DC-DC converter known as a general up-converter. In the BOOST type DC-DC converter, the other end of the inductance L302 connected to the
[0005]
[Patent Document 1] US Pat. No. 6,377,784 [Non-Patent Document 1] Ranjan Et. Al, “Microwave Power Amplifiers with Digitally-controlled Power Supplied Voltage for High Efficiency and High Energy Linearity”, 2000 IE SIE Dies
[Non-Patent Document 2] Yamawaki et. al, "A 2.7-V GSM RF transfer sever IC", IEEE Journal of Solid-State Circuits vol. 32, Issue 12, pp. 2089-2096, Dec. 1997
[0006]
[Problems to be solved by the invention]
Upconverters store energy in inductance or capacitance and rectify and boost their output, causing a slight delay until the output voltage rises to the desired voltage. If the responsiveness is increased, the amount of stored energy is correspondingly reduced, and a high voltage or current cannot be generated. In order to expand the control range, it is necessary to control not only the power supply voltage but also the power supply voltage.
[0007]
[Means for Solving the Problems]
The present invention provides a power supply voltage control circuit for an EER system having a wide control range and a high response by configuring an up converter in combination with a step-down element (a regulator or the like) having a high response. Also, a method of analyzing transmission signal waveform information prior to output from a power amplifier, determining whether boosting is necessary, and generating a control signal to each element will be described.
[0008]
BEST MODE FOR CARRYING OUT THE INVENTION
First, the configuration of a general terminal used in a wireless communication system will be described with reference to FIG. The reception signal received from the antenna 107 is transmitted / received and separated by an antenna switch (or duplexer) in the
[0009]
Next, a first embodiment of the configuration of the transmission radio section and the interface section according to the present invention will be described with reference to FIG. In the present embodiment, the IQ →
[0010]
Next, with reference to FIG. 8, a description will be given of a second embodiment of the configuration of the transmission system radio unit and the interface unit according to the present invention. In this embodiment, the offset PLL method (see Non-Patent Document 2) is used for the RF-
[0011]
Next, a first embodiment of transmission output control according to the present invention will be described with reference to FIG. In a wireless communication system using OFDM (Orthogonal Frequency Division Multiplexing) such as IEEE802.11a, PAPR501 (Peak to Average Power Ratio: the peak value to the average value of output power) is 12 to 17 dB. To apply the EER method to a system in which the instantaneous change width of the transmission output is wide, it is necessary to make the power supply voltage control width of the power amplifier as wide as possible. However, the power supply voltage change width of the power amplifier is usually about 2 to 3 V. In order to control the transmission output to change by 12 dB (about 15 times) within this width, it is necessary to make the slope of the power supply voltage-transmission output characteristic steep, which is difficult to realize. In this embodiment, the upconverter is used to boost the power supply voltage of the power amplifier to a value higher than the power supply voltage of the DC power supply only during the interval 502 where the transmission power is significantly larger than the average value, and , A high-speed envelope modulation is performed by lowering the control voltage to a required value. The output voltage waveform of the up-converter is shown at 503, and the output voltage waveform of the step-down element is shown at 504.
[0012]
FIG. 7 shows a configuration example of a circuit necessary for determining the range of the boosting section 502. The
[0013]
Next, a second embodiment of the transmission output control according to the present invention will be described with reference to FIG. This embodiment also uses an up-converter as in the first embodiment, but differs in the method of determining the boosting section. In the first embodiment, transmission output waveforms are successively compared and boosted only in a necessary section. On the other hand, in the present embodiment, whether or not boosting is performed is determined only once in a transmission power control cycle. Boosts the entire control cycle section 601. By reducing the number of times the boosting section is determined, the power efficiency is slightly reduced, but the processing load is reduced, so that the power consumption of the control circuit is reduced. Further, it is also possible to realize a configuration in which the
[0014]
Next, a third embodiment of the transmission output control according to the present invention will be described with reference to FIG. In a wireless communication standard such as W-CDMA, a base station and a terminal monitor each other's wireless communication status and perform closed-loop transmission power control so that communication can be performed with appropriate power. In the example of W-CDMA (DS-FDD system of the 3GPP standard), the transmission power of the wireless terminal is set to ± 1 power control step 402 (normal transmission) in accordance with the timing at the beginning of the slot every control cycle 401 (1 slot = 667 μs). In the case of = 1 dBm). A method corresponding to the transmission power control in the transmission system configuration according to the present invention will be described.
[0015]
(1) When the transmission power is increased by one power control step (when the transmission power is increased continuously twice or more)
In the present embodiment, the up converter controls the power supply voltage to be constant at a value higher than the required power supply voltage control value for obtaining the required transmission power as a result of the control, and reduces the control voltage to the required value by the step-down element. Thus, high-speed envelope modulation is performed. It is desirable that the up-
[0016]
(2) When the transmission power is reduced by one power control step (when the power changes from plus to minus)
In the process of transmission power control, when the power control changes from plus (increase) to minus (decrease) (408 in the figure), it is not possible to decrease the transmission power prior to the actual timing of decreasing the transmission power as in the case of increasing the power. The control voltage of the up-converter keeps the same output level as the previous one in the next transmission power control cycle period, and responds by increasing the amount reduced by the step-down element.
[0017]
(3) When the transmission power is reduced by one power control step (when the power is continuously reduced two or more times)
In the process of transmission power control, when the value is negatively (lowered) twice or more consecutively (409 in the figure), the control voltage of the up-converter is reduced by the control step in accordance with the timing of actually reducing the transmission power. Since the control margin of the up-converter has a margin for one control step in the step (2), the operation can be performed before the actual change point.
[0018]
(4) When raising the transmission power by one power control step (when turning from minus to plus)
In the process of the transmission power control, when the power control changes from minus (lower) to plus (up) (410 in the figure), the control voltage of the up converter keeps the same output level in the next transmission power control cycle period as in the previous time. This is addressed by reducing the amount that is reduced by the step-down element. (2) Since the control margin of the upconverter has a margin of one control step at the stage of (3), it is not necessary to newly increase the power.
[0019]
In each of the embodiments of the present invention, an up converter is described as an example. However, a more efficient circuit can be realized by using an up / down converter capable of boosting and stepping down. The control method according to the third embodiment can be similarly applied to a circuit using a down converter that performs only step-down, and the same effect can be obtained.
[0020]
【The invention's effect】
The present invention provides a power supply voltage control circuit for an EER system having a wide control range and a high response by configuring an up converter in combination with a step-down element having a high response.
[Brief description of the drawings]
FIG. 1 is a diagram showing a configuration example of a general terminal used in a wireless communication system.
FIG. 2 is a diagram showing a first embodiment of the configuration of a transmission system radio unit / interface unit according to the present invention;
FIG. 3 is a diagram showing a circuit configuration of a general upconverter.
FIG. 4 is a diagram showing a third embodiment of the transmission power control according to the present invention.
FIG. 5 is a diagram showing a first embodiment of transmission power control according to the present invention.
FIG. 6 is a diagram showing a second embodiment of the transmission power control according to the present invention.
FIG. 7 is a diagram showing a boost determination process of transmission power control according to the present invention.
FIG. 8 is a diagram showing a second embodiment of the configuration of a transmission system radio unit / interface unit according to the present invention.
[Explanation of symbols]
101: Front end unit, 102: Wireless unit, 103, 202, 708, 801: Interface unit, 104, 707: Baseband unit, 105: User interface unit, 106: Control unit, 107: Antenna, 108, 207 , 802 RF-IC, 109, 209, 806 power amplifier, 110, 210, 809 EER control unit, 202, 705 IQ → EER conversion unit, 203, 204, 205, 206 DAC, 208, 803 Quadrature modulator, 810: Up converter control circuit, 811: Step-down element control circuit, 211: Up converter, 212: Step-down element, 213, 301: DC power supply, 302: Inductance L, 303: FET switch, 304: Rectifying diode D , 405, 605 ... control delay of up-converter, 40 , 503, 606 ... up converter output voltage waveforms, 407, 504, 607 ... step-down element output voltage waveforms, 401, 601 ... transmission power control cycle, 402 ... transmission power control step, 403 ... up converter control output margin, 404 ... A place where the power control becomes positive twice or more consecutively, 408... A place where the power control changes from plus to minus, 409... A place where the power control becomes minus two or more times continuously, and 408. Turning point, 501, 602... PAPR (peak value vs. average value of output power)), 502... Boost section, 603... Average power control level, 604... Boost switching threshold, 701... IQ baseband signal, 702. Hold circuit, 703 boost switching determination circuit, 704 delay element, 804 phase comparator, 805 RF-VCO, 807 ... IF local oscillator, 808 ... mixer.
Claims (11)
上記ベースバンド部から入力された送信信号を複数の成分に分離して出力する変換部と、
上記ベースバンド部から入力された送信信号を周波数変換する直交変調器と、
上記周波数変換された信号を増幅して上記フロントエンド部へ出力するパワーアンプと、
上記変換部からの出力に基づいて上記パワーアンプの電源電圧を変調する振幅変調回路とを有し、
上記振幅変調回路を、上記変換部からの出力に基づいて、必要に応じて上記パワーアンプの電源電圧を昇圧する第1の電位差発生装置と、該第1の電位差発生装置の出力電圧を降圧する第2の電位差発生装置の組合せにより構成し、
上記変換部で送信信号の振幅変調信号、送信電力レベル情報及び送信チャネルパラメータ設定情報をもとに上記第1及び第2の電位差発生装置に対し、それぞれ第1及び第2の振幅変調制御信号を生成することを特徴とする集積回路。An integrated circuit that amplifies a transmission signal input from a baseband unit in a wireless communication device in accordance with a transmission output and outputs the amplified signal to a front end unit,
A conversion unit that separates the transmission signal input from the baseband unit into a plurality of components and outputs the plurality of components,
A quadrature modulator for frequency-converting the transmission signal input from the baseband unit,
A power amplifier that amplifies the frequency-converted signal and outputs the amplified signal to the front end unit;
An amplitude modulation circuit that modulates a power supply voltage of the power amplifier based on an output from the conversion unit,
A first potential difference generator that boosts a power supply voltage of the power amplifier, if necessary, based on an output from the conversion unit; and an output voltage of the first potential difference generator that drops the amplitude modulation circuit. A combination of a second potential difference generator,
The converter converts the first and second amplitude modulation control signals to the first and second potential difference generators based on the amplitude modulation signal of the transmission signal, transmission power level information and transmission channel parameter setting information, respectively. An integrated circuit characterized by generating.
上記第1の電位差発生装置は、上記第2の電位差発生装置と比較して電力変換効率が良く、
第2の電位差発生装置は、上記第1の電位差発生装置と比較して出力電圧可変速度の速いものを使用することを特徴とする集積回路。The integrated circuit according to claim 1, wherein
The first potential difference generator has better power conversion efficiency than the second potential difference generator,
An integrated circuit characterized in that a second potential difference generator having a higher output voltage variable speed than the first potential difference generator is used.
上記第1及び第2の振幅変調制御信号を生成する際、
送信チャネルパラメータとして、使用する変調方式、同時に多重して送信するチャネル数、チャネル間の送信電力比、各チャネル出力及び合成後出力に対するビット調整方法を参照することを特徴とする集積回路。The integrated circuit according to claim 1, wherein
When generating the first and second amplitude modulation control signals,
An integrated circuit characterized by referring to a modulation scheme to be used, the number of channels to be multiplexed and transmitted at the same time, a transmission power ratio between channels, a bit output method for each channel output and a combined output as transmission channel parameters.
閉ループ送信電力制御を行う無線通信システムに使用されるものであり、
上記第1の電位差発生装置を用いた振幅変調制御で閉ループの送信電力制御に追従し、
上記第2の電位差発生装置を用いた振幅変調制御で包絡線の瞬時変動を制御し、
第1の振幅変調制御信号に基づき、(所望平均送信電力レベル+包絡線の瞬時変動幅の最大値)を目標値として常に所望平均送信電力レベル以上の値に保ち、
第2の振幅変調制御信号に基づいて所定の値まで下げることを特徴とする集積回路。The integrated circuit according to claim 1, wherein
It is used in a wireless communication system that performs closed loop transmission power control,
Following the closed loop transmission power control by the amplitude modulation control using the first potential difference generator,
Controlling the instantaneous fluctuation of the envelope by the amplitude modulation control using the second potential difference generator,
On the basis of the first amplitude modulation control signal, (desired average transmission power level + maximum value of instantaneous fluctuation width of the envelope) is always set as a target value and always kept at a value equal to or higher than the desired average transmission power level
An integrated circuit for lowering to a predetermined value based on a second amplitude modulation control signal.
送信電力制御により2制御周期続けて電力を上げる、または2制御周期続けて電力を下げる場合には、
上記第1の電位差発生装置の振幅変調制御を上記第2の電位差発生装置の出力電圧可変速度に応じて、上記無線通信システムの規格において定められた送信電力制御タイミングよりも早く制御し、
送信電力制御の制御方向がプラスからマイナスへ、またはマイナスからプラスへ転じる場合には、上記第1の電位差発生装置の振幅変調制御の目標値として、1制御周期前の値をそのまま保持することを特徴とする集積回路。The integrated circuit according to claim 4, wherein
When increasing the power for two consecutive control cycles or decreasing the power for two consecutive control cycles by the transmission power control,
Controlling the amplitude modulation control of the first potential difference generator according to the output voltage variable speed of the second potential difference generator earlier than the transmission power control timing defined in the standard of the wireless communication system;
When the control direction of the transmission power control changes from plus to minus or from minus to plus, it is necessary to keep the value one control cycle before as the target value of the amplitude modulation control of the first potential difference generator. An integrated circuit characterized by:
第1の電位差発生装置において、制御値を電源電圧以上に昇圧することにより制御レンジを拡大することを特徴とする集積回路。The integrated circuit according to claim 1, wherein
An integrated circuit according to the first potential difference generator, wherein a control range is expanded by increasing a control value to a power supply voltage or more.
昇圧を行うか否かを、上記ベースバンド部から入力される送信信号のレベルを所定のしきい値と比較することによって判定し、その判定処理による遅延を、送信信号も同量だけ遅らせることにより補正することを特徴とする集積回路。The integrated circuit according to claim 6, wherein
Whether or not to perform boosting is determined by comparing the level of the transmission signal input from the baseband unit with a predetermined threshold, and the delay in the determination process is delayed by the same amount for the transmission signal. An integrated circuit characterized by correcting.
昇圧を行うか否かの判定を、逐次ではなく一定の制御周期に1回のみ行うことによって制御負荷を軽減することを特徴とする集積回路。An integrated circuit according to claim 6 or claim 7, wherein
An integrated circuit characterized in that a control load is reduced by determining whether or not to perform boosting only once in a fixed control cycle, not sequentially.
昇圧の判定に関連するパラメータの条件により、昇圧を行わない期間が連続する場合には、昇圧判定そのものを停止、あるいは休止することを特徴とする集積回路。An integrated circuit according to claim 6 or claim 7, wherein
An integrated circuit characterized in that when a period during which boosting is not performed is continuous according to a condition of a parameter related to boosting determination, the boosting determination itself is stopped or stopped.
上記変換部を上記ベースバンド部、上記直交変調器、上記振幅変調回路のいずれかと同一の回路またはモジュール上に集積することを特徴とする集積回路。The integrated circuit according to claim 1, wherein:
An integrated circuit, wherein the conversion unit is integrated on the same circuit or module as any one of the baseband unit, the quadrature modulator, and the amplitude modulation circuit.
上記振幅変調回路を上記直交変調器、上記パワーアンプのいずれかと同一の回路またはモジュール上に集積することを特徴とする集積回路。The integrated circuit according to claim 1, wherein:
An integrated circuit, wherein the amplitude modulation circuit is integrated on the same circuit or module as any one of the quadrature modulator and the power amplifier.
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003048484A JP3988656B2 (en) | 2003-02-26 | 2003-02-26 | Wireless communication apparatus and integrated circuit used therefor |
DE60336273T DE60336273D1 (en) | 2002-09-05 | 2003-09-05 | RF power amplifier for wireless communication device |
US10/655,045 US7184491B2 (en) | 2002-09-05 | 2003-09-05 | Wireless communication apparatus |
DE60309989T DE60309989T2 (en) | 2002-09-05 | 2003-09-05 | Device for wireless communication |
CN031554229A CN1496018B (en) | 2002-09-05 | 2003-09-05 | Radio communication device |
CN2007101102074A CN101102120B (en) | 2002-09-05 | 2003-09-05 | Wireless communication apparatus |
EP03019645A EP1396932B1 (en) | 2002-09-05 | 2003-09-05 | Wireless communication apparatus |
EP06017550A EP1755214B1 (en) | 2002-09-05 | 2003-09-05 | RF power amplifier for wireless communication apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003048484A JP3988656B2 (en) | 2003-02-26 | 2003-02-26 | Wireless communication apparatus and integrated circuit used therefor |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004260509A true JP2004260509A (en) | 2004-09-16 |
JP2004260509A5 JP2004260509A5 (en) | 2005-09-29 |
JP3988656B2 JP3988656B2 (en) | 2007-10-10 |
Family
ID=33114432
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003048484A Expired - Fee Related JP3988656B2 (en) | 2002-09-05 | 2003-02-26 | Wireless communication apparatus and integrated circuit used therefor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3988656B2 (en) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007067729A (en) * | 2005-08-30 | 2007-03-15 | Kyocera Corp | Transmission apparatus and transmission method |
JP2007318830A (en) * | 2006-05-23 | 2007-12-06 | Ricoh Co Ltd | Step-up/down switching regulator and control method thereof |
US7348765B2 (en) | 2006-02-01 | 2008-03-25 | Ricoh Company, Ltd. | DC-DC converter capable of performing for wide and dynamic voltage range |
JP2008124715A (en) * | 2006-11-10 | 2008-05-29 | Nec Corp | High frequency power amplifier |
JP2009513053A (en) * | 2005-10-21 | 2009-03-26 | エヌエックスピー ビー ヴィ | Polar modulation apparatus and method using FM modulation |
JP2011101441A (en) * | 2011-02-22 | 2011-05-19 | Kyocera Corp | Transmission apparatus and transmission method |
JP4874106B2 (en) * | 2005-01-06 | 2012-02-15 | パナソニック株式会社 | Polar modulation device and wireless communication device using the same |
US8451054B2 (en) | 2008-12-25 | 2013-05-28 | Nec Corporation | Power amplifying devices |
JP2015534411A (en) * | 2012-10-24 | 2015-11-26 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | Boost converter control for envelope tracking |
-
2003
- 2003-02-26 JP JP2003048484A patent/JP3988656B2/en not_active Expired - Fee Related
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4874106B2 (en) * | 2005-01-06 | 2012-02-15 | パナソニック株式会社 | Polar modulation device and wireless communication device using the same |
JP2007067729A (en) * | 2005-08-30 | 2007-03-15 | Kyocera Corp | Transmission apparatus and transmission method |
JP2009513053A (en) * | 2005-10-21 | 2009-03-26 | エヌエックスピー ビー ヴィ | Polar modulation apparatus and method using FM modulation |
US7348765B2 (en) | 2006-02-01 | 2008-03-25 | Ricoh Company, Ltd. | DC-DC converter capable of performing for wide and dynamic voltage range |
US7514910B2 (en) | 2006-02-01 | 2009-04-07 | Ricoh Company, Ltd. | DC-DC converter capable of performing for wide and dynamic voltage range |
JP2007318830A (en) * | 2006-05-23 | 2007-12-06 | Ricoh Co Ltd | Step-up/down switching regulator and control method thereof |
US8217633B2 (en) | 2006-05-23 | 2012-07-10 | Ricoh Company, Ltd. | Voltage step-up/step-down switching regulator and control method thereof |
JP2008124715A (en) * | 2006-11-10 | 2008-05-29 | Nec Corp | High frequency power amplifier |
US8451054B2 (en) | 2008-12-25 | 2013-05-28 | Nec Corporation | Power amplifying devices |
JP2011101441A (en) * | 2011-02-22 | 2011-05-19 | Kyocera Corp | Transmission apparatus and transmission method |
JP2015534411A (en) * | 2012-10-24 | 2015-11-26 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | Boost converter control for envelope tracking |
Also Published As
Publication number | Publication date |
---|---|
JP3988656B2 (en) | 2007-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1396932B1 (en) | Wireless communication apparatus | |
US7072626B2 (en) | Polar modulation transmitter | |
US7058373B2 (en) | Hybrid switched mode/linear power amplifier power supply for use in polar transmitter | |
JP4012165B2 (en) | Transmitter | |
US20060068697A1 (en) | Transmitter | |
US20110018640A1 (en) | Transmitter utilizing a duty cycle envelope reduction and restoration modulator | |
JP3079095B2 (en) | Power supply method and device for mobile communication terminal | |
US20050136854A1 (en) | Transmitter | |
CN101102120B (en) | Wireless communication apparatus | |
US20050135502A1 (en) | Method and architecture for dual-mode linear and saturated power amplifier operation | |
JP2001068940A (en) | Power amplifier circuit adjusting load of power control for adjacent channel and next to the adjacent channel | |
JP2003179508A (en) | Device and method for controlling transmission output power | |
TW201112621A (en) | PA gain state switching based on waveform linearity | |
US20130121444A1 (en) | Driver circuit for driving a power amplifier | |
US20120157016A1 (en) | Transmitter, rf transmitter signal processor and method for operation of transmitter | |
KR101664732B1 (en) | Dynamic bias modulator with multiple output voltage converter and power amplifier using the same | |
JP2004173249A (en) | Transmitter | |
JP3988656B2 (en) | Wireless communication apparatus and integrated circuit used therefor | |
JP2004289812A (en) | Transmitting circuit | |
JP2005333674A (en) | Control device of amplifier and control method therefor | |
US20150003566A1 (en) | Method and apparatus for power supply modulation of a radio frequency signal | |
Popp et al. | Fully-integrated highly-efficient RF Class E SiGe power amplifier with an envelope-tracking technique for EDGE applications | |
JP2000252914A (en) | Method and device for control of amplifier | |
Mimis et al. | A load-modulated low-power amplifier with average power tracking | |
Turkson et al. | Envelope tracking technique with bang-bang slew-rate enhancer for linear wideband RF PAs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050428 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050428 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070109 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070406 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070626 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070709 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |