JP2004260253A - Wireless transmitter - Google Patents

Wireless transmitter Download PDF

Info

Publication number
JP2004260253A
JP2004260253A JP2003045514A JP2003045514A JP2004260253A JP 2004260253 A JP2004260253 A JP 2004260253A JP 2003045514 A JP2003045514 A JP 2003045514A JP 2003045514 A JP2003045514 A JP 2003045514A JP 2004260253 A JP2004260253 A JP 2004260253A
Authority
JP
Japan
Prior art keywords
digital
analog
signal
offset value
compensator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003045514A
Other languages
Japanese (ja)
Inventor
Izumi Hayashibara
泉 林原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kawasaki Microelectronics Inc
Original Assignee
Kawasaki Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Microelectronics Inc filed Critical Kawasaki Microelectronics Inc
Priority to JP2003045514A priority Critical patent/JP2004260253A/en
Publication of JP2004260253A publication Critical patent/JP2004260253A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a wireless transmitter whereby an offset inputted to an orthogonal transform unit is adjusted with high accuracy. <P>SOLUTION: The wireless transmitter including the orthogonal transform unit includes: a digital / analog converter for converting I, Q components of a digital baseband signal respectively into an analog baseband signal; a digital compensation unit for inputting a digital offset value to the digital / analog converter; and an analog compensation unit for inputting an analog offset value to each of low-pass filters for I, Q components for receiving output signals of the I, Q components from each digital / analog converter, and uses them in parallel to adjust the offset value. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は、無線送信機に係り、特に、直交変換器を用いた無線送信機において、ベースバンド信号のI、Q成分のオフセット値を調整する際の調整精度を向上させた無線送信機に関する。
【0002】
【従来の技術】
図4に、従来の4相位相変調(QPSK、Quadrature Phase Shift Keying)等の復調方式に基づく、FDD(周波数多重分割、Frequency Division Duplex)方式の場合の無線送信機の概略を模式図で示す。
I、Q2成分を有するデジタル信号に変換されたベースバンド信号(以下、デジタルベースバンド信号と呼ぶ)は、それぞれデジタル/アナログ変換器(DACI202、DACQ204)によって2組のアナログ信号、I、I ̄及びQ、Q ̄に変換(以下、アナログ信号に変換された信号をアナログベースバンド信号と呼ぶ)された後、それぞれローパスフィルタ206およびローパスフィルタ208に入力される。なお、ここでI ̄およびQ ̄は、それぞれIおよびQの逆相信号を表す。
【0003】
ローパスフィルタ206、208を経たアナログベースバンド信号は、直交変換器210に入力され、希望する搬送波に掛け合わされたのちに、電圧利得制御器(VGA)212により増幅され、バンドパスフィルタ214、パワー増幅器216およびパワーディテクタ218を経て、同時に受信信号を受信部222に伝えるデュプレクサ(DUP)220を介してアンテナから出力される。
【0004】
このとき、直交変換器210の入力信号にオフセットがあった場合、すなわち、いくつかのDC電圧が信号成分として印加されている場合には、無送信信号の場合でも、アンテナ端に丁度搬送周波数にオフセット分、すなわち余分な信号が検出されてしまう。そのため、直交変換器210にオフセット信号分を削除する工夫が必要となるが、従来は例えば、ローパスフィルタ部206、208ないしはDACの出力部にある電圧を与えて信号電圧との差をとる事によりオフセット信号を削除するようにしていた。
【0005】
例えば、直交変換器210では、DACI202でアナログ信号に変換されたIとI ̄との差を電圧信号として処理する。無送信時には、通常、IとI ̄の電圧が同じであるため、IとI ̄の差は0になる。しかし、前述したように、DC電圧が印加されていると、無送信時の場合であっても、この差が0にならない。
そこで、補償器224及び226から、それぞれローパスフィルタ206及び208へ所定の電圧を加えて、無送信時には上記IとI ̄およびQとQ ̄の差が0になるように調整を行うようにしている。
【0006】
【発明が解決しようとする課題】
しかしながら、第3世代に代表される高速データ通信規格では、高速なデータ通信を念頭においているため、使用される部品も第2世代に比較して精度の高いものが要求される。
特に、送信系においてデジタル/アナログ変換器(DAC)として、新規に10bit 精度のDACが使われる。その場合のオフセット調整精度も1LSB分(1から2mV相当)が要求される。オフセット調整を前記従来例のようにアナログ値を用いて行う場合は、同様の精度のDACがもうひとつ必要になり、高価になる。
また、このようなアナログオフセットの調整は、例えば通電中の温度特性に応じて、細かく補償する必要があり、しかも通話中においても補償する必要がある。
また、アナログ回路によるオフセットの個別回路ごとのばらつきや動作環境(電池電圧、温度)等による変化も大きい問題となる。
【0007】
また、送信電力をパワーディテクタ218により測定し、補償器224、226からローパスフィルタ206、208に入力するアナログオフセット値を個別に調整することも可能であるが、その場合でも、要求される調整精度を満足することは困難であるという問題がある。
【0008】
また、パワーディテクタ218の精度は、ダイナミックレンジで20dB〜30dB程度であることから、パワーディテクタ218で測定された送信電力は、オフセット量の検出に用いるのには鈍感な指標であるため、従来から、オフセットに敏感なベースバンド信号を用いてオフセットそのものを検出することが望まれていた。
【0009】
本発明は、前記従来の問題に鑑みてなされたものであり、直交変換器に入力されるオフセット値を高精度に調整することのできる無線送信機を提供することを課題とする。
【0010】
【課題を解決するための手段】
前記課題を解決するために、本発明の第1の態様は、直交変換器を有する無線送信機であって、ベースバンド信号のI、Q成分を、それぞれデジタル信号からアナログ信号に変換するデジタル/アナログ変換器に、デジタルオフセット値を入力するデジタル補償器と、前記各デジタル/アナログ変換器からのI、Q成分の出力信号がそれぞれ入力される、I、Q成分用の各ローパスフィルタにアナログオフセット値を入力するアナログ補償器とを有し、これらを併用することによりオフセット値を調整することを特徴とする無線送信機を提供する。
【0011】
また、前記デジタル補償器は、デジタルオフセット値を保持するレジスタと、CPUにより制御されるレジスタとを有し、所定のタイミングでこれらのレジスタを切り替えて用いることが好ましい。
【0012】
また、前記アナログ補償器は、アナログオフセット値を保持するレジスタを有し、同じアナログオフセット値を、前記I、Q成分用の各ローパスフィルタに入力することが好ましい。
【0013】
また同様に前記課題を解決するために、本発明の第2の態様は、直交変換器を有する無線送信機であって、ベースバンド信号のI、Q成分を、それぞれデジタル信号からアナログ信号に変換するデジタル/アナログ変換器に、デジタルオフセット値を入力するデジタル補償器と、自らの送信信号を復調手段により復調する手段と、前記復調された信号からその電力及び復調精度を検出し、前記デジタル補償器のオフセット値を調整制御する制御手段とを有することを特徴とする無線送信機を提供する。
【0014】
また、前記送信信号を、前記無線送信機の送信動作中における送信データの存在しない無送信区間において、復調するようにしたことが好ましい。
【0015】
【発明の実施の形態】
以下、本発明の無線送信機について、添付の図面に示される好適実施形態を基に詳細に説明する。
【0016】
図1は、本発明の第1実施形態に係る無線送信機の概略構成を示すブロック図である。
図1に示すように、本実施形態に係る無線送信機は、デジタル/アナログ変換器(Digital Analog Converter)DACI2、DACQ4、ローパスフィルタ6、8、直交変換器10、可変利得増幅器(VGA)12、バンドパスフィルタ14、パワー増幅器16、パワーディテクタ18およびデュプレクサ20により構成され、またデュプレクサ20は受信部22に接続されている。
【0017】
また、本実施形態の無線送信機は、上記構成に対して、さらに、デジタルベースバンド信号をアナログベースバンド信号に変換するDACI2およびDACQ4に、それぞれデジタルのオフセット値を入力するデジタル補償器30および32が設けられるとともに、ローパスフィルタ6、8に、それぞれアナログのオフセット値を入力するアナログ補償器34が設けられている。また、本無線送信機は、これら各構成要素の制御を行うCPU36を有している。
【0018】
DACI2は、デジタルベースバンド信号のI成分をアナログ信号に変換するものであり、DACQ4は、デジタルベースバンド信号のQ成分をアナログ信号に変換するものである。
ローパスフィルタ6にはアナログベースバンド信号のI成分およびI ̄成分が入力され、ローパスフィルタ8にはアナログベースバンド信号のQ成分およびQ ̄成分が入力される。
【0019】
直交変換器10は、所定周波数の搬送波を、それぞれローパスフィルタ6、8を通過してきたアナログベースバンド信号のI成分およびQ成分で直交変換する。変換された信号は、可変利得増幅器(VGA)12、バンドパスフィルタ14を経てパワー増幅器(PA)16で増幅された後、デュプレクサ20を介してアンテナより出力される。
【0020】
デジタル補償器30は、デジタルベースバンド信号のI成分に対するオフセット調整用であり、デジタル補償器32は、デジタルベースバンド信号のQ成分に対するオフセット調整用である。
デジタル補償器30は、デジタルオフセット値(利得調整値GI(1)およびオフセット調整値OFI(1))を保持するレジスタ30aと、CPU36により制御されるレジスタ30bとを有している。
また同様に、デジタル補償器32は、デジタルオフセット値(利得調整値GQ(1)およびオフセット調整値OFQ(1))を保持するレジスタ32aと、CPU36により制御されるレジスタ32bとを有している。
【0021】
また、アナログ補償器34は、アナログベースバンド信号のI、Q成分用の各ローパスフィルタ6、8に同一のアナログオフセット値を入力するものであり、アナログオフセット値を保持するレジスタ34aを有している。
また、アナログ補償器34は、その他に、TXAGC用DAC(送信用AGC)34b、通信出力モニタ用AGC34cおよび時刻検出器34dを有している。通信出力モニタ用AGC34cには、パワーディテクタ18によって検出された送信電力の検出データが入力される。時刻検出器34dの出力はデジタル補償器30、32のレジスタ30a、30b、32a、32bに入力される。CPU36は、この検出信号によってそれぞれ2つのレジスタ30aと30bおよび32aと32bを所定のタイミングで切り替える。
【0022】
以下、本実施形態の作用を説明する。
デジタルベースバンド信号のI成分はデジタル補償器30に入力され、同じくデジタルベースバンド信号のQ成分はデジタル補償器32に入力される。デジタル補償器30においては、デジタルベースバンド信号I成分に、レジスタ30a(あるいはレジスタ30b)に保持されている利得調整値GI(1)が乗算されるとともに、オフセット調整値OFI(1)が加算される。その後、デジタル補償器30から出力されたデジタルベースバンド信号のI成分は、DACI2に入力され、アナログベースバンド信号のIおよびI ̄成分に変換され、ローパスフィルタ6に入力される。
【0023】
同様に、デジタル補償器32においては、デジタルベースバンド信号Q成分に、レジスタ32a(あるいはレジスタ32b)に保持されている利得調整値GQ(1)が乗算されるとともに、オフセット調整値OFQ(1)が加算される。その後、デジタル補償器32から出力されたデジタルベースバンド信号Q成分は、DACQ4に入力され、アナログベースバンド信号QおよびQ ̄成分に変換され、ローパスフィルタ8に入力される。
【0024】
例えば、DACが10bit のデジタル信号を処理する場合、信号の全域として0〜1023の値をとる。その最大値と最小値に相当する出力電圧の差は1V程度であるため、約1 mVごとにオフセット値を制御する必要がある。この場合、オフセット値の取り得る範囲は、例えば±64の値となり、このオフセット値がレジスタ30a、32aに保持される。また、レジスタ30b、32bはCPU36によって制御され、CPU36は、所定のタイミング、例えば無線フレームの始まりにおいてレジスタ30a、30bおよびレジスタ32a、32bとを切り替えたり、あるいは、レジスタ30b、32bに格納された、オフセット量をそれぞれレジスタ30a、32aに転写することで、そのときに応じたオフセット量を補償するようにする。
【0025】
ローパスフィルタ6には、アナログベースバンド信号のI、I ̄成分が入力され、ローパスフィルタ8には、アナログベースバンド信号のQ、Q ̄成分がそれぞれ入力される。このとき、同時に、ローパスフィルタ6および8には、アナログ補償器34から同一のアナログオフセット値(アナログオフセット電圧)がそれぞれ入力される。
このように、本実施形態は、デジタル補償器30、32とアナログ補償器34を併用するようにしたものである。また、従来はI、Q成分を別々にアナログオフセット値を入力する必要があったが、本実施形態では、アナログオフセットの調整は1つで済む。
【0026】
ローパスフィルタ6、8を通過した信号は直交変換器10に入力され、直交変換された後、VGA12、バンドパスフィルタ14、パワー増幅器16およびデュプレクサ20を経てアンテナより送信信号として出力される。また、パワー増幅器16で増幅された信号は、パワーディテクタ18によって送信電力が検出され、検出データはアナログ補償器34の通信出力モニタ用AGC34cに入力され、オフセット調整に用いられる。
【0027】
このように、本実施形態では、デジタルベースバンド信号をオフセット補償器(デジタル補償器30、32)を介して、DAC(DACI2、DACQ4)に入力するとともに、アナログ補償器34の出力をローパスフィルタ6、8に入力する。このように、デジタル補償器30、32とアナログ補償器34とを併用することにより、従来のアナログ回路による補償器と比較して、アナログ補償器の要求精度を下げることができる。
すなわち、アナログ補償器の粗い調整と、デジタル補償器による細かい調整(微調整)を行うことにより、高精度に調整をすることができる。
【0028】
また、デジタル補償器を用いることにより、DACの精度限界である1LSB単位でのオフセット調整を、1システムクロックの時間単位で高速に補償することが可能となる。例えば、要求仕様が±2mVの場合に、従来のアナログ補償器による制御の場合は±30mV程度であったが、本実施形態のようにデジタル補償器による制御を行うことにより、1LSB(±1mV)の制御が可能となる。
また、デジタル補償器30、32により、I成分、Q成分をそれぞれ個別に精度良く調整できるので、上に述べたように、ローパスフィルタ6および8にはI、Q成分ともに同じアナログ補償電圧を与えることが可能となる。
【0029】
次に、本発明の第2実施形態について説明する。
図2に、本第2実施形態に係る無線送信機の概略構成を示す。第2実施形態の無線送信機は、送信信号を受信部122で実際に復調することにより、送信電力、復調精度を検出し、それらの情報をデジタル補償器にフィードバックすることによりオフセット調整制御を行うものである。
【0030】
図2に示すように、第2実施形態の無線送信機は、第1実施形態と同様に、I成分、Q成分を有するデジタルベースバンド信号を処理するために、デジタル/アナログ変換器DACI102、DACQ104、ローパスフィルタ106、108、直交変換器110、可変利得増幅器(VGA)112、バンドパスフィルタ114、パワー増幅器116およびデュプレクサ120を有し、さらに、デジタルベースバンド信号からアナログベースバンド信号に変換するDACI102およびDACQ104に、それぞれデジタルのオフセット値を入力するデジタル補償器130および132が設けられている。
【0031】
また、デジタル補償器130および132は、それぞれデジタルオフセット値(利得調整値、オフセット調整値)を保持するレジスタ130aおよび132aを有している。デジタルベースバンド信号は利得調整値と乗算された後、オフセット調整値が加算される。
【0032】
第1実施形態では、パワーディテクタ18により、送信信号の送信電力を検出していたが、本実施形態では、パワーディテクタを設けず、送信信号を受信部で実際に復調することにより、デジタル補償器にフィードバックする。
すなわち、デュプレクサ120を介さずに直接送信信号を取り出すスイッチ121を設け、送信信号を通常の受信信号と同様に復調するための回路を設ける。
【0033】
このような回路は特に限定されるものではないが、本実施形態では、図2に示すように、スイッチ121を介して取り込まれた送信信号は、低雑音増幅器(LNA、Low Noise Amplifier)140(あるいはアテネータATT)に入力された後、バンドパスフィルタ142を経て、直交変換器144でI、Q成分に変換され、各成分はそれぞれローパスフィルタ146および148を通過した後、それぞれアナログ/デジタル変換器(ADCI150、ADCQ152)によりデジタル信号に変換されて、復調器154で復調される。
【0034】
復調された信号は、その電力、復調精度が検出され、その検出データは送信利得/オフセット制御手段156に入力される。送信利得/オフセット制御手段156は、これらの情報をデジタル補償器130、132にフィードバックしてオフセット値(利得調整値、オフセット調整値)に反映することによりオフセット調整制御を行う。
【0035】
また、この場合の復調器やアナログ/デジタル変換器やローパスフィルタ、その他のRF回路は、従来の受信系の回路をそのまま転用するようにしてもよい。
例えば、3GPPによる第3世代移動体通信規格では、ダウンリンク(DL)およびアップリンク(UL)に対して、ハンドオーバー等のために通話中、使用中に入るGAPと呼ばれる、送信データの存在しない無送信区間が存在する。
【0036】
例えば、図3に示すように、ダウンリンクおよびアップリンク両方に同時にGAPがあり、アップリンクが無送信中の場合には、移動器の受信回路を送信周波数で動作させ、ベースバンドのDC成分を測定する。これにより直接オフセット電圧を得ることができ、その値を最小にするように、デジタル補償器にフィードバックを行うことでオフセット調整制御を行うことができる。
【0037】
このように、本実施形態では、自らの送信信号を受信して復調することで、調整精度を上げるとともに、温度補正等を行う。すなわち、GAP時に、本実施形態の受信回路(送信信号の復調回路)を動作させることにより、使用中の温度や電圧変化に対応した調整を行うことができる。
【0038】
以上説明したように本実施形態によれば、送信信号を自ら受信するようにしているため、パワーディテクタ等で検出するよりも高精度にパワーを検出することができる。
また、パワーディテクタを使用する従来例でも無送信時にかぎり同様な調整をすることは可能ではあるが、GAPなどを対象にした場合には、パワーディテクタの動作が間に合わないことが予想される。これに対し、本実施形態の方法によれば、通話中においてGAPを利用することが可能となる。
なお、図2に、破線で示したように、VGA12の出力信号を直交変換器144に入力し、復調するようにしてもよい。
【0039】
以上、本発明の無線送信機について、詳細に説明したが、本発明は、以上の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において、各種の改良や変更を行ってもよいのはもちろんである。
【0040】
【発明の効果】
以上、説明した通り、本発明によれば、直交変換器に入力されるオフセット値を高精度に調整することが可能となる。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係る無線送信機の概略構成を示すブロック図である。
【図2】本発明の第2実施形態に係る無線送信機の概略構成を示すブロック図である。
【図3】無線フレームの状態を示す説明図である。
【図4】従来の無線送信機の一例の概略構成を示すブロック図である。
【符号の説明】
2、102 デジタル/アナログ変換器(DACI)
4、104 デジタル/アナログ変換器(DACQ)
6、8、106、108、146、148 ローパスフィルタ
10、110、144 直交変換器
12、112 可変利得増幅器(VGA)
14、114、142 バンドパスフィルタ
16、116 パワー増幅器
18 パワーディテクタ
20、120 デュプレクサ
22、122 受信部
30、32、130、132 デジタル補償器
30a、30b、32a、32b、34a、130a、132a レジスタ
34 アナログ補償器
34b TXAGC用DAC
34c 通信出力モニタ用AGC
34d 時刻検出器
36 CPU
140 低雑音増幅器(LNA)
150 アナログ/デジタル変換器(ADCI)
152 アナログ/デジタル変換器(ADCQ)
154 復調器
156 送信利得/オフセット制御手段
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a radio transmitter, and more particularly, to a radio transmitter using an orthogonal transformer, which has improved adjustment accuracy when adjusting offset values of I and Q components of a baseband signal.
[0002]
[Prior art]
FIG. 4 is a schematic diagram schematically showing a radio transmitter in the case of a conventional FDD (Frequency Division Duplex) system based on a demodulation system such as a four-phase phase modulation (QPSK, Quadrature Phase Shift Keying) or the like.
A baseband signal converted into a digital signal having I and Q2 components (hereinafter, referred to as a digital baseband signal) is converted into two sets of analog signals, I, I} and D / A converters (DACI 202, DACQ 204), respectively. After being converted into Q, Q ̄ (hereinafter, a signal converted into an analog signal is referred to as an analog baseband signal), it is input to the low-pass filter 206 and the low-pass filter 208, respectively. Here, I ̄ and Q ̄ represent the opposite phase signals of I and Q, respectively.
[0003]
The analog baseband signals that have passed through the low-pass filters 206 and 208 are input to a quadrature transformer 210, multiplied by a desired carrier, and then amplified by a voltage gain controller (VGA) 212 to form a band-pass filter 214 and a power amplifier. The signal is output from the antenna via a duplexer (DUP) 220 that transmits a received signal to the receiving unit 222 at the same time via the power detector 216 and the power detector 218.
[0004]
At this time, if there is an offset in the input signal of the orthogonal transformer 210, that is, if some DC voltage is applied as a signal component, even in the case of a non-transmitted signal, the carrier frequency is just set at the antenna end. The offset, that is, an extra signal is detected. Therefore, it is necessary to devise the orthogonal transformer 210 to remove the offset signal, but conventionally, for example, by applying a voltage to the low-pass filter units 206 and 208 or the output unit of the DAC to obtain a difference from the signal voltage. The offset signal was deleted.
[0005]
For example, the orthogonal transformer 210 processes a difference between I and I ̄ converted into an analog signal by the DACI 202 as a voltage signal. At the time of non-transmission, since the voltage of I and I 通常 is usually the same, the difference between I and I ̄ is 0. However, as described above, when a DC voltage is applied, this difference does not become zero even in the case of no transmission.
Therefore, a predetermined voltage is applied from the compensators 224 and 226 to the low-pass filters 206 and 208, respectively, so that the difference between I and I ̄ and between Q and Q ̄ is adjusted to 0 when no transmission is performed. I have.
[0006]
[Problems to be solved by the invention]
However, in the high-speed data communication standard represented by the third generation, high-speed data communication is considered in mind, and therefore, parts used are required to have higher accuracy than the second generation.
In particular, a 10-bit precision DAC is newly used as a digital / analog converter (DAC) in the transmission system. In this case, the offset adjustment accuracy is also required to be 1 LSB (equivalent to 1 to 2 mV). In the case where the offset adjustment is performed using an analog value as in the above-described conventional example, another DAC having the same accuracy is required, which is expensive.
In addition, such adjustment of the analog offset needs to be finely compensated according to, for example, temperature characteristics during energization, and also needs to be compensated during a call.
In addition, variations in the offset due to the analog circuit for each individual circuit and changes due to the operating environment (battery voltage, temperature), etc., are also significant.
[0007]
It is also possible to measure the transmission power with the power detector 218 and individually adjust the analog offset values input to the low-pass filters 206 and 208 from the compensators 224 and 226. Is difficult to satisfy.
[0008]
Further, since the accuracy of the power detector 218 is about 20 dB to 30 dB in the dynamic range, the transmission power measured by the power detector 218 is an insensitive index to be used for detecting the offset amount. It has been desired to detect the offset itself using a baseband signal that is sensitive to the offset.
[0009]
The present invention has been made in view of the above-mentioned conventional problems, and has as its object to provide a wireless transmitter capable of adjusting an offset value input to an orthogonal transformer with high accuracy.
[0010]
[Means for Solving the Problems]
In order to solve the above-described problem, a first aspect of the present invention is a wireless transmitter having an orthogonal transformer, wherein the digital / digital converter converts I and Q components of a baseband signal from a digital signal to an analog signal. A digital compensator for inputting a digital offset value to the analog converter, and an analog offset for each of the I and Q component low-pass filters to which the I and Q component output signals from the respective digital / analog converters are input. A wireless transmitter having an analog compensator for inputting a value and adjusting an offset value by using them in combination.
[0011]
Preferably, the digital compensator has a register for holding a digital offset value and a register controlled by a CPU, and switches between these registers at a predetermined timing.
[0012]
Preferably, the analog compensator has a register for holding an analog offset value, and inputs the same analog offset value to each of the I and Q component low-pass filters.
[0013]
Similarly, in order to solve the above-described problem, a second aspect of the present invention is a wireless transmitter having an orthogonal transformer, which converts I and Q components of a baseband signal from a digital signal to an analog signal, respectively. A digital compensator for inputting a digital offset value to a digital / analog converter, a means for demodulating its own transmission signal by a demodulation means, and detecting the power and demodulation accuracy from the demodulated signal and performing the digital compensation. Control means for adjusting and controlling the offset value of the transmitter.
[0014]
Further, it is preferable that the transmission signal is demodulated in a non-transmission section where no transmission data exists during a transmission operation of the wireless transmitter.
[0015]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a wireless transmitter of the present invention will be described in detail based on preferred embodiments shown in the accompanying drawings.
[0016]
FIG. 1 is a block diagram illustrating a schematic configuration of the wireless transmitter according to the first embodiment of the present invention.
As shown in FIG. 1, the radio transmitter according to the present embodiment includes a digital / analog converter (Digital Analog Converter) DACI2, DACQ4, low-pass filters 6, 8, a quadrature converter 10, a variable gain amplifier (VGA) 12, It comprises a bandpass filter 14, a power amplifier 16, a power detector 18 and a duplexer 20, and the duplexer 20 is connected to a receiving unit 22.
[0017]
In addition, the radio transmitter according to the present embodiment is different from the above-described configuration in that digital compensators 30 and 32 that input digital offset values to DACI2 and DACQ4 that convert digital baseband signals into analog baseband signals, respectively. And an analog compensator 34 for inputting an analog offset value to each of the low-pass filters 6 and 8. Further, the wireless transmitter has a CPU 36 for controlling these components.
[0018]
DACI2 converts the I component of the digital baseband signal into an analog signal, and DACQ4 converts the Q component of the digital baseband signal into an analog signal.
The low-pass filter 6 receives the I and I components of the analog baseband signal, and the low-pass filter 8 receives the Q and Q components of the analog baseband signal.
[0019]
The orthogonal transformer 10 orthogonally transforms a carrier having a predetermined frequency with the I component and the Q component of the analog baseband signal that has passed through the low-pass filters 6 and 8, respectively. The converted signal is amplified by a power amplifier (PA) 16 through a variable gain amplifier (VGA) 12 and a band-pass filter 14, and then output from an antenna via a duplexer 20.
[0020]
The digital compensator 30 is for adjusting the offset for the I component of the digital baseband signal, and the digital compensator 32 is for adjusting the offset for the Q component of the digital baseband signal.
The digital compensator 30 has a register 30a for holding a digital offset value (gain adjustment value GI (1) and offset adjustment value OFI (1)), and a register 30b controlled by the CPU.
Similarly, the digital compensator 32 has a register 32a for holding a digital offset value (gain adjustment value GQ (1) and offset adjustment value OFQ (1)), and a register 32b controlled by the CPU 36. .
[0021]
The analog compensator 34 inputs the same analog offset value to each of the low-pass filters 6 and 8 for the I and Q components of the analog baseband signal, and has a register 34a for holding the analog offset value. I have.
The analog compensator 34 further includes a TXAGC DAC (transmission AGC) 34b, a communication output monitoring AGC 34c, and a time detector 34d. The detection data of the transmission power detected by the power detector 18 is input to the communication output monitoring AGC 34c. The output of the time detector 34d is input to the registers 30a, 30b, 32a, 32b of the digital compensators 30, 32. The CPU 36 switches between the two registers 30a and 30b and 32a and 32b at a predetermined timing according to the detection signal.
[0022]
Hereinafter, the operation of the present embodiment will be described.
The I component of the digital baseband signal is input to the digital compensator 30, and the Q component of the digital baseband signal is input to the digital compensator 32. In the digital compensator 30, the digital baseband signal I component is multiplied by the gain adjustment value GI (1) held in the register 30a (or the register 30b), and the offset adjustment value OFI (1) is added. You. Thereafter, the I component of the digital baseband signal output from the digital compensator 30 is input to the DACI 2, converted into the I and I ̄ components of the analog baseband signal, and input to the low-pass filter 6.
[0023]
Similarly, in the digital compensator 32, the digital baseband signal Q component is multiplied by the gain adjustment value GQ (1) held in the register 32a (or the register 32b), and the offset adjustment value OFQ (1) Is added. Thereafter, the digital baseband signal Q component output from the digital compensator 32 is input to the DAC Q4, converted into analog baseband signals Q and Q ̄ components, and input to the low-pass filter 8.
[0024]
For example, when the DAC processes a 10-bit digital signal, it takes a value of 0 to 1023 as the entire area of the signal. Since the difference between the output voltage corresponding to the maximum value and the minimum value is about 1 V, it is necessary to control the offset value about every 1 mV. In this case, the possible range of the offset value is, for example, a value of ± 64, and this offset value is held in the registers 30a and 32a. The registers 30b and 32b are controlled by the CPU 36. The CPU 36 switches between the registers 30a and 30b and the registers 32a and 32b at a predetermined timing, for example, at the beginning of a radio frame, or stores the data in the registers 30b and 32b. By transferring the offset amount to the registers 30a and 32a, the offset amount according to the time is compensated.
[0025]
The I and I components of the analog baseband signal are input to the low-pass filter 6, and the Q and Q components of the analog baseband signal are input to the low-pass filter 8. At this time, the same analog offset value (analog offset voltage) is input from the analog compensator 34 to the low-pass filters 6 and 8 at the same time.
As described above, in the present embodiment, the digital compensators 30 and 32 and the analog compensator 34 are used in combination. Conventionally, it is necessary to input analog offset values separately for the I and Q components, but in the present embodiment, only one adjustment of the analog offset is required.
[0026]
The signals that have passed through the low-pass filters 6 and 8 are input to an orthogonal transformer 10, where they are orthogonally transformed, and then output as transmission signals from an antenna via a VGA 12, a band-pass filter 14, a power amplifier 16 and a duplexer 20. The transmission power of the signal amplified by the power amplifier 16 is detected by the power detector 18, and the detected data is input to the communication output monitoring AGC 34 c of the analog compensator 34 and used for offset adjustment.
[0027]
As described above, in the present embodiment, the digital baseband signal is input to the DACs (DACI2, DACQ4) via the offset compensators (digital compensators 30 and 32), and the output of the analog compensator 34 is input to the low-pass filter 6. , 8. As described above, by using the digital compensators 30 and 32 and the analog compensator 34 together, the required accuracy of the analog compensator can be reduced as compared with a compensator using a conventional analog circuit.
That is, by performing coarse adjustment of the analog compensator and fine adjustment (fine adjustment) by the digital compensator, the adjustment can be performed with high accuracy.
[0028]
In addition, by using the digital compensator, it is possible to quickly compensate for the offset adjustment in units of 1 LSB, which is the accuracy limit of the DAC, in units of time of one system clock. For example, when the required specification is ± 2 mV, the control by the conventional analog compensator is about ± 30 mV. However, by performing the control by the digital compensator as in the present embodiment, 1 LSB (± 1 mV) is obtained. Can be controlled.
Further, since the I and Q components can be individually and precisely adjusted by the digital compensators 30 and 32, the same analog compensation voltage is applied to the low-pass filters 6 and 8 for both the I and Q components as described above. It becomes possible.
[0029]
Next, a second embodiment of the present invention will be described.
FIG. 2 shows a schematic configuration of a wireless transmitter according to the second embodiment. The wireless transmitter of the second embodiment detects the transmission power and the demodulation accuracy by actually demodulating the transmission signal in the receiving unit 122, and performs offset adjustment control by feeding back such information to the digital compensator. Things.
[0030]
As shown in FIG. 2, similarly to the first embodiment, the radio transmitter according to the second embodiment processes digital / analog converters DACI 102 and DACQ 104 to process a digital baseband signal having an I component and a Q component. , A low-pass filter 106, a quadrature converter 110, a variable gain amplifier (VGA) 112, a band-pass filter 114, a power amplifier 116, and a duplexer 120, and further converts a digital baseband signal to an analog baseband signal. And DACQ 104 are provided with digital compensators 130 and 132 for inputting digital offset values, respectively.
[0031]
Further, the digital compensators 130 and 132 have registers 130a and 132a, respectively, for holding digital offset values (gain adjustment values and offset adjustment values). After the digital baseband signal is multiplied by the gain adjustment value, the offset adjustment value is added.
[0032]
In the first embodiment, the transmission power of the transmission signal is detected by the power detector 18. However, in the present embodiment, the power compensator is not provided, and the transmission signal is actually demodulated by the receiving unit. Feedback to
That is, a switch 121 for directly extracting a transmission signal without passing through the duplexer 120 is provided, and a circuit for demodulating the transmission signal in the same manner as a normal reception signal is provided.
[0033]
Although such a circuit is not particularly limited, in the present embodiment, as shown in FIG. 2, a transmission signal captured via the switch 121 is a low noise amplifier (LNA, Low Noise Amplifier) 140 ( Alternatively, after being input to an attenuator ATT), it passes through a band-pass filter 142 and is converted into I and Q components by a quadrature transformer 144. After passing through low-pass filters 146 and 148, each component is converted into an analog / digital converter. The signal is converted into a digital signal by the (ADCI 150, ADCQ 152) and demodulated by the demodulator 154.
[0034]
The power and demodulation accuracy of the demodulated signal are detected, and the detected data is input to the transmission gain / offset control means 156. The transmission gain / offset control unit 156 performs offset adjustment control by feeding these information back to the digital compensators 130 and 132 and reflecting the information on the offset value (gain adjustment value, offset adjustment value).
[0035]
In this case, the demodulator, the analog / digital converter, the low-pass filter, and the other RF circuit may use a conventional receiving system circuit as it is.
For example, in the third generation mobile communication standard by 3GPP, there is no transmission data called GAP which is in use during a call for handover or the like for downlink (DL) and uplink (UL). There is a non-transmission section.
[0036]
For example, as shown in FIG. 3, when there is a GAP in both the downlink and the uplink at the same time and the uplink is not transmitting, the receiving circuit of the mobile device is operated at the transmission frequency and the DC component of the baseband is reduced. Measure. Thus, the offset voltage can be directly obtained, and the offset adjustment control can be performed by performing feedback to the digital compensator so as to minimize the value.
[0037]
As described above, in the present embodiment, by adjusting the accuracy of adjustment and performing temperature correction and the like by receiving and demodulating its own transmission signal. That is, by operating the receiving circuit (the demodulation circuit of the transmission signal) of the present embodiment at the time of the GAP, it is possible to perform the adjustment corresponding to the temperature and the voltage change during use.
[0038]
As described above, according to the present embodiment, the transmission signal is received by itself, so that the power can be detected with higher accuracy than that detected by a power detector or the like.
In a conventional example using a power detector, the same adjustment can be performed as long as no transmission is performed. However, in the case of a GAP or the like, the operation of the power detector is expected to be delayed. On the other hand, according to the method of the present embodiment, it is possible to use GAP during a call.
Note that the output signal of the VGA 12 may be input to the orthogonal transformer 144 and demodulated as indicated by a broken line in FIG.
[0039]
As described above, the wireless transmitter according to the present invention has been described in detail, but the present invention is not limited to the above embodiments, and various improvements and changes are made without departing from the scope of the present invention. Of course it is good.
[0040]
【The invention's effect】
As described above, according to the present invention, it is possible to adjust the offset value input to the orthogonal transformer with high accuracy.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating a schematic configuration of a wireless transmitter according to a first embodiment of the present invention.
FIG. 2 is a block diagram illustrating a schematic configuration of a wireless transmitter according to a second embodiment of the present invention.
FIG. 3 is an explanatory diagram showing a state of a radio frame.
FIG. 4 is a block diagram illustrating a schematic configuration of an example of a conventional wireless transmitter.
[Explanation of symbols]
2,102 Digital / analog converter (DACI)
4,104 Digital / analog converter (DACQ)
6, 8, 106, 108, 146, 148 Low-pass filter 10, 110, 144 Quadrature transformer 12, 112 Variable gain amplifier (VGA)
14, 114, 142 Bandpass filter 16, 116 Power amplifier 18 Power detector 20, 120 Duplexer 22, 122 Receiver 30, 32, 130, 132 Digital compensator 30a, 30b, 32a, 32b, 34a, 130a, 132a Register 34 Analog compensator 34b DAC for TXAGC
AGC for communication output monitor
34d time detector 36 CPU
140 Low Noise Amplifier (LNA)
150 Analog / Digital Converter (ADCI)
152 Analog / Digital Converter (ADCQ)
154 demodulator 156 transmission gain / offset control means

Claims (5)

直交変換器を有する無線送信機であって、
ベースバンド信号のI、Q成分を、それぞれデジタル信号からアナログ信号に変換するデジタル/アナログ変換器に、デジタルオフセット値を入力するデジタル補償器と、
前記各デジタル/アナログ変換器からのI、Q成分の出力信号がそれぞれ入力される、I、Q成分用の各ローパスフィルタにアナログオフセット値を入力するアナログ補償器と、
を有し、これらを併用することによりオフセット値を調整することを特徴とする無線送信機。
A wireless transmitter having an orthogonal transformer,
A digital compensator for inputting a digital offset value to a digital / analog converter for converting I and Q components of a baseband signal from a digital signal to an analog signal, respectively;
An analog compensator for inputting an analog offset value to each of the low-pass filters for the I and Q components, to which the output signals of the I and Q components from the respective digital / analog converters are respectively input;
And a wireless transmitter that adjusts an offset value by using these together.
前記デジタル補償器は、デジタルオフセット値を保持するレジスタと、CPUにより制御されるレジスタとを有し、所定のタイミングでこれらのレジスタを切り替えて用いる請求項1に記載の無線送信機。The wireless transmitter according to claim 1, wherein the digital compensator has a register for holding a digital offset value and a register controlled by a CPU, and switches between these registers at a predetermined timing. 前記アナログ補償器は、アナログオフセット値を保持するレジスタを有し、同じアナログオフセット値を、前記I、Q成分用の各ローパスフィルタに入力する請求項1または2に記載の無線送信機。The wireless transmitter according to claim 1, wherein the analog compensator has a register for holding an analog offset value, and inputs the same analog offset value to each of the I and Q component low-pass filters. 直交変換器を有する無線送信機であって、
ベースバンド信号のI、Q成分を、それぞれデジタル信号からアナログ信号に変換するデジタル/アナログ変換器に、デジタルオフセット値を入力するデジタル補償器と、
自らの送信信号を復調手段により復調する手段と、
前記復調された信号からその電力及び復調精度を検出し、前記デジタル補償器のオフセット値を調整制御する制御手段と、
を有することを特徴とする無線送信機。
A wireless transmitter having an orthogonal transformer,
A digital compensator for inputting a digital offset value to a digital / analog converter for converting I and Q components of a baseband signal from a digital signal to an analog signal, respectively;
Means for demodulating its own transmission signal by demodulation means,
Control means for detecting the power and demodulation accuracy from the demodulated signal, and adjusting and controlling the offset value of the digital compensator,
A wireless transmitter, comprising:
前記送信信号を、前記無線送信機の送信動作中における送信データの存在しない無送信区間において、復調するようにした請求項4に記載の無線送信機。The radio transmitter according to claim 4, wherein the transmission signal is demodulated in a non-transmission section where no transmission data exists during a transmission operation of the radio transmitter.
JP2003045514A 2003-02-24 2003-02-24 Wireless transmitter Pending JP2004260253A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003045514A JP2004260253A (en) 2003-02-24 2003-02-24 Wireless transmitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003045514A JP2004260253A (en) 2003-02-24 2003-02-24 Wireless transmitter

Publications (1)

Publication Number Publication Date
JP2004260253A true JP2004260253A (en) 2004-09-16

Family

ID=33112294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003045514A Pending JP2004260253A (en) 2003-02-24 2003-02-24 Wireless transmitter

Country Status (1)

Country Link
JP (1) JP2004260253A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166957A (en) * 2006-12-27 2008-07-17 Samsung Electronics Co Ltd Receiver and transmitter
JP2010514282A (en) * 2006-12-21 2010-04-30 イセラ・カナダ・ユーエルシー Closed-loop digital power control for wireless transmitters
JP2010148020A (en) * 2008-12-22 2010-07-01 Fujitsu Ltd Wireless transmitter, and carrier leak control method
JP2010154080A (en) * 2008-12-24 2010-07-08 Nippon Telegr & Teleph Corp <Ntt> Temperature compensation circuit and temperature compensation method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010514282A (en) * 2006-12-21 2010-04-30 イセラ・カナダ・ユーエルシー Closed-loop digital power control for wireless transmitters
US8509290B2 (en) 2006-12-21 2013-08-13 Icera Canada ULC Closed-loop digital power control for a wireless transmitter
JP2008166957A (en) * 2006-12-27 2008-07-17 Samsung Electronics Co Ltd Receiver and transmitter
JP2010148020A (en) * 2008-12-22 2010-07-01 Fujitsu Ltd Wireless transmitter, and carrier leak control method
JP2010154080A (en) * 2008-12-24 2010-07-08 Nippon Telegr & Teleph Corp <Ntt> Temperature compensation circuit and temperature compensation method

Similar Documents

Publication Publication Date Title
US7257379B2 (en) Compensating for analog radio component impairments to relax specifications
US8238858B2 (en) Communication device, multi-band receiver, and receiver
JP2001358606A (en) Time-division multiplexing type radio equipment
TW200931813A (en) ADC use with multiple signal modes
JP2012095058A (en) Communication device and transmission harmonics reduction method
TWI449385B (en) Method for compensating transmission carrier leakage and transceiving circuit embodying the same
US6683925B1 (en) Wireless terminal device
JP2004260253A (en) Wireless transmitter
JP4506343B2 (en) Wireless receiver
TWI423597B (en) Method for compensating for gain ripple and group delay characteristics of filter and receiving circuit embodying the same
JP2005130203A (en) Receiver
JP2001244861A (en) Device and method for radio reception
KR100948427B1 (en) Signal receiver/transmitter and control mecthod thereof
JP2002151973A (en) Transmitter and pre-distortion compensation method
JP3875815B2 (en) Digital transceiver
JP4342642B2 (en) Wireless unit
JP3057198B2 (en) Wireless communication system
KR20090052685A (en) Apparatus and method for removing dc offset in broaband wireless access system
JP2008098781A (en) Communication apparatus
JPH11122132A (en) Radio equipment
JP2009218930A (en) Communication device, distortion compensation circuit, and distortion compensation method
JP2004134913A (en) Transmitter and communication apparatus
WO2002058257A1 (en) Radio communication apparatus
JPH07250004A (en) Received signal amplifying device
JP2005236694A (en) Passband adjusting device and radio terminal device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070911

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080129