JP2004260253A - Wireless transmitter - Google Patents

Wireless transmitter Download PDF

Info

Publication number
JP2004260253A
JP2004260253A JP2003045514A JP2003045514A JP2004260253A JP 2004260253 A JP2004260253 A JP 2004260253A JP 2003045514 A JP2003045514 A JP 2003045514A JP 2003045514 A JP2003045514 A JP 2003045514A JP 2004260253 A JP2004260253 A JP 2004260253A
Authority
JP
Japan
Prior art keywords
digital
analog
signal
offset value
compensator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003045514A
Other languages
Japanese (ja)
Inventor
Izumi Hayashibara
泉 林原
Original Assignee
Kawasaki Microelectronics Kk
川崎マイクロエレクトロニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Microelectronics Kk, 川崎マイクロエレクトロニクス株式会社 filed Critical Kawasaki Microelectronics Kk
Priority to JP2003045514A priority Critical patent/JP2004260253A/en
Publication of JP2004260253A publication Critical patent/JP2004260253A/en
Application status is Pending legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a wireless transmitter whereby an offset inputted to an orthogonal transform unit is adjusted with high accuracy. <P>SOLUTION: The wireless transmitter including the orthogonal transform unit includes: a digital / analog converter for converting I, Q components of a digital baseband signal respectively into an analog baseband signal; a digital compensation unit for inputting a digital offset value to the digital / analog converter; and an analog compensation unit for inputting an analog offset value to each of low-pass filters for I, Q components for receiving output signals of the I, Q components from each digital / analog converter, and uses them in parallel to adjust the offset value. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【0001】 [0001]
【発明の属する技術分野】 BACKGROUND OF THE INVENTION
本発明は、無線送信機に係り、特に、直交変換器を用いた無線送信機において、ベースバンド信号のI、Q成分のオフセット値を調整する際の調整精度を向上させた無線送信機に関する。 The present invention relates to a radio transmitter, in particular, in a radio transmitter using the orthogonal transformer, the baseband signal I, a wireless transmitter with improved adjustment precision in adjusting the offset value of the Q component.
【0002】 [0002]
【従来の技術】 BACKGROUND OF THE INVENTION
図4に、従来の4相位相変調(QPSK、Quadrature Phase Shift Keying)等の復調方式に基づく、FDD(周波数多重分割、Frequency Division Duplex)方式の場合の無線送信機の概略を模式図で示す。 4, a conventional quadrature phase shift keying (QPSK, Quadrature Phase Shift Keying) based on the demodulation system such as, FDD (Frequency Division Multiplexing, Frequency Division Duplex) shows a schematic of a radio transmitter in the case of the method in schematic diagrams.
I、Q2成分を有するデジタル信号に変換されたベースバンド信号(以下、デジタルベースバンド信号と呼ぶ)は、それぞれデジタル/アナログ変換器(DACI202、DACQ204)によって2組のアナログ信号、I、I ̄及びQ、Q ̄に変換(以下、アナログ信号に変換された信号をアナログベースバンド信号と呼ぶ)された後、それぞれローパスフィルタ206およびローパスフィルタ208に入力される。 I, the baseband signal converted into a digital signal having a Q2 component (hereinafter, referred to as a digital baseband signal) are digital / analog converter (DACI202, DACQ204) by two sets of analog signals, I, I and Q, converted to Q¯ inputted (hereinafter, a signal converted into an analog signal is referred to as an analog baseband signal) after being, to a low-pass filter 206 and low pass filter 208, respectively. なお、ここでI ̄およびQ ̄は、それぞれIおよびQの逆相信号を表す。 Here, I¯ and Q¯ each represent reverse-phase signals I and Q.
【0003】 [0003]
ローパスフィルタ206、208を経たアナログベースバンド信号は、直交変換器210に入力され、希望する搬送波に掛け合わされたのちに、電圧利得制御器(VGA)212により増幅され、バンドパスフィルタ214、パワー増幅器216およびパワーディテクタ218を経て、同時に受信信号を受信部222に伝えるデュプレクサ(DUP)220を介してアンテナから出力される。 Analog baseband signal subjected to low-pass filter 206 is input to the orthogonal transformer 210, after which multiplied by the carrier to the desired, is amplified by the voltage gain controller (VGA) 212, a band-pass filter 214, a power amplifier 216 and through the power detector 218, is output from the antenna via a duplexer (DUP) 220 for transmitting the received signal to a receiver unit 222 at the same time.
【0004】 [0004]
このとき、直交変換器210の入力信号にオフセットがあった場合、すなわち、いくつかのDC電圧が信号成分として印加されている場合には、無送信信号の場合でも、アンテナ端に丁度搬送周波数にオフセット分、すなわち余分な信号が検出されてしまう。 At this time, when there is an offset to the input signal of the orthogonal transformer 210, i.e., if the number of DC voltage is applied as a signal component, even when the non-transmission signal, just the carrier frequency to the antenna terminal offset, i.e. extra signal from being detected. そのため、直交変換器210にオフセット信号分を削除する工夫が必要となるが、従来は例えば、ローパスフィルタ部206、208ないしはDACの出力部にある電圧を与えて信号電圧との差をとる事によりオフセット信号を削除するようにしていた。 Therefore, although devised to remove the offset signal component in orthogonal transformer 210 is required, the prior art, for example, by taking the difference between the signal voltage applied voltages at the output of the low pass filter 206, 208 or DAC I had to to remove the offset signal.
【0005】 [0005]
例えば、直交変換器210では、DACI202でアナログ信号に変換されたIとI ̄との差を電圧信号として処理する。 For example, the orthogonal transformer 210, processes the difference between I¯ and I is converted into an analog signal by DACI202 as a voltage signal. 無送信時には、通常、IとI ̄の電圧が同じであるため、IとI ̄の差は0になる。 Under no transmission, usually, the voltage of I¯ and I are the same, the difference I¯ and I is zero. しかし、前述したように、DC電圧が印加されていると、無送信時の場合であっても、この差が0にならない。 However, as described above, when the DC voltage is applied, even if at the time of non-transmission, the difference is not zero.
そこで、補償器224及び226から、それぞれローパスフィルタ206及び208へ所定の電圧を加えて、無送信時には上記IとI ̄およびQとQ ̄の差が0になるように調整を行うようにしている。 Therefore, the compensator 224 and 226, respectively by adding a predetermined voltage to the low pass filter 206 and 208, at the time of non-transmission and to perform the adjustment such that the difference I¯ and Q and Q¯ and the I becomes 0 there.
【0006】 [0006]
【発明が解決しようとする課題】 [Problems that the Invention is to Solve
しかしながら、第3世代に代表される高速データ通信規格では、高速なデータ通信を念頭においているため、使用される部品も第2世代に比較して精度の高いものが要求される。 However, in high-speed data communication standard represented by the third generation, since at high-speed data communication in mind, the components used as compared to the second generation having high accuracy is required.
特に、送信系においてデジタル/アナログ変換器(DAC)として、新規に10bit 精度のDACが使われる。 In particular, as a digital / analog converter (DAC) in the transmission system, 10bit accuracy of the DAC is used newly. その場合のオフセット調整精度も1LSB分(1から2mV相当)が要求される。 Offset adjustment accuracy of the case (corresponding 2mV from 1) 1LSB content is required. オフセット調整を前記従来例のようにアナログ値を用いて行う場合は、同様の精度のDACがもうひとつ必要になり、高価になる。 When performing offset adjustment using an analog value as the conventional example, a similar accuracy of the DAC is required Another expensive.
また、このようなアナログオフセットの調整は、例えば通電中の温度特性に応じて、細かく補償する必要があり、しかも通話中においても補償する必要がある。 The adjustment of such analog offset depending on, for example, the temperature characteristic of being energized, it is necessary to finely compensate, moreover it is necessary to compensate even during a call.
また、アナログ回路によるオフセットの個別回路ごとのばらつきや動作環境(電池電圧、温度)等による変化も大きい問題となる。 Further, the offset variations and the operating environment (the battery voltage, temperature) of each individual circuit changes also large problems due due analog circuits.
【0007】 [0007]
また、送信電力をパワーディテクタ218により測定し、補償器224、226からローパスフィルタ206、208に入力するアナログオフセット値を個別に調整することも可能であるが、その場合でも、要求される調整精度を満足することは困難であるという問題がある。 The adjustment accuracy transmission power measured by the power detector 218, it is also possible to adjust individually the analog offset value input from the compensator 224, 226 to the low-pass filter 206, even in this case, the required there is a problem that it is difficult to satisfy.
【0008】 [0008]
また、パワーディテクタ218の精度は、ダイナミックレンジで20dB〜30dB程度であることから、パワーディテクタ218で測定された送信電力は、オフセット量の検出に用いるのには鈍感な指標であるため、従来から、オフセットに敏感なベースバンド信号を用いてオフセットそのものを検出することが望まれていた。 Further, the accuracy of the power detector 218, because it is 20dB~30dB about dynamic range, since the transmission power measured by the power detector 218 is insensitive indicators for use in the detection of the offset amount, conventional it has been desired to detect the offset itself using sensitive baseband signal to the offset.
【0009】 [0009]
本発明は、前記従来の問題に鑑みてなされたものであり、直交変換器に入力されるオフセット値を高精度に調整することのできる無線送信機を提供することを課題とする。 The present invention, wherein has been made in view of the conventional problems, and aims to provide a radio transmitter capable of adjusting the offset value input to the orthogonal transformer with high accuracy.
【0010】 [0010]
【課題を解決するための手段】 In order to solve the problems]
前記課題を解決するために、本発明の第1の態様は、直交変換器を有する無線送信機であって、ベースバンド信号のI、Q成分を、それぞれデジタル信号からアナログ信号に変換するデジタル/アナログ変換器に、デジタルオフセット値を入力するデジタル補償器と、前記各デジタル/アナログ変換器からのI、Q成分の出力信号がそれぞれ入力される、I、Q成分用の各ローパスフィルタにアナログオフセット値を入力するアナログ補償器とを有し、これらを併用することによりオフセット値を調整することを特徴とする無線送信機を提供する。 In order to solve the above problems, a first aspect of the present invention is a radio transmitter having a quadrature converter for converting I baseband signal and Q components from the digital signal into an analog signal respectively digital / analog converter, a digital compensator for inputting the digital offset value, the I from the digital / analog converter, the output signal of the Q component are input, I, analog offset to each low pass filter for the Q component and a analog compensator for inputting a value, to provide a radio transmitter, characterized by adjusting the offset value by combining these.
【0011】 [0011]
また、前記デジタル補償器は、デジタルオフセット値を保持するレジスタと、CPUにより制御されるレジスタとを有し、所定のタイミングでこれらのレジスタを切り替えて用いることが好ましい。 Further, the digital compensator and a register for holding the digital offset value, and a register controlled by CPU, it is preferable to use by switching these registers at a predetermined timing.
【0012】 [0012]
また、前記アナログ補償器は、アナログオフセット値を保持するレジスタを有し、同じアナログオフセット値を、前記I、Q成分用の各ローパスフィルタに入力することが好ましい。 Further, the analog compensator has a register for holding the analog offset value, the same analog offset value, said I, it is preferable to input to each low pass filter for the Q component.
【0013】 [0013]
また同様に前記課題を解決するために、本発明の第2の態様は、直交変換器を有する無線送信機であって、ベースバンド信号のI、Q成分を、それぞれデジタル信号からアナログ信号に変換するデジタル/アナログ変換器に、デジタルオフセット値を入力するデジタル補償器と、自らの送信信号を復調手段により復調する手段と、前記復調された信号からその電力及び復調精度を検出し、前記デジタル補償器のオフセット値を調整制御する制御手段とを有することを特徴とする無線送信機を提供する。 In order to solve the problem in the same manner, a second aspect of the present invention, converts a radio transmitter having a quadrature converter, I baseband signal and Q components from the digital signal into an analog signal respectively to the digital / analog converter, and the digital compensator for inputting the digital offset value, and detecting means for demodulating the demodulation means the own transmission signal, the power and accuracy of demodulation from the demodulated signal, wherein the digital compensation to provide a radio transmitter, characterized in that a control means for adjusting and controlling the offset value of the vessel.
【0014】 [0014]
また、前記送信信号を、前記無線送信機の送信動作中における送信データの存在しない無送信区間において、復調するようにしたことが好ましい。 Also, the transmission signal, the non-existent non-transmission interval of transmission data during transmission operation of the radio transmitter, it is preferable that as to demodulate.
【0015】 [0015]
【発明の実施の形態】 DETAILED DESCRIPTION OF THE INVENTION
以下、本発明の無線送信機について、添付の図面に示される好適実施形態を基に詳細に説明する。 Hereinafter, a radio transmitter of the present invention will be described in detail based on preferred embodiments shown in the accompanying drawings.
【0016】 [0016]
図1は、本発明の第1実施形態に係る無線送信機の概略構成を示すブロック図である。 Figure 1 is a block diagram showing the schematic configuration of a radio transmitter according to the first embodiment of the present invention.
図1に示すように、本実施形態に係る無線送信機は、デジタル/アナログ変換器(Digital Analog Converter)DACI2、DACQ4、ローパスフィルタ6、8、直交変換器10、可変利得増幅器(VGA)12、バンドパスフィルタ14、パワー増幅器16、パワーディテクタ18およびデュプレクサ20により構成され、またデュプレクサ20は受信部22に接続されている。 As shown in FIG. 1, a wireless transmitter according to this embodiment, a digital / analog converter (Digital Analog Converter) DACI2, DACQ4, low-pass filter 6, 8, orthogonal transformer 10, a variable gain amplifier (VGA) 12, bandpass filter 14, power amplifier 16 is constituted by the power detector 18 and the duplexer 20, and the duplexer 20 is connected to the receiver 22.
【0017】 [0017]
また、本実施形態の無線送信機は、上記構成に対して、さらに、デジタルベースバンド信号をアナログベースバンド信号に変換するDACI2およびDACQ4に、それぞれデジタルのオフセット値を入力するデジタル補償器30および32が設けられるとともに、ローパスフィルタ6、8に、それぞれアナログのオフセット値を入力するアナログ補償器34が設けられている。 The radio transmitter of this embodiment differs from the above-described configuration, further, the digital base band signal into an analog baseband signal DACI2 and DACQ4, digital compensator 30 and 32 respectively to enter the offset value of the digital together is provided, the low-pass filter 6, 8, analog compensator 34 to enter the offset value of the analog are provided respectively. また、本無線送信機は、これら各構成要素の制御を行うCPU36を有している。 Also, the radio transmitter includes a CPU36 for controlling the respective components.
【0018】 [0018]
DACI2は、デジタルベースバンド信号のI成分をアナログ信号に変換するものであり、DACQ4は、デジタルベースバンド信号のQ成分をアナログ信号に変換するものである。 DACI2 is the I component of the digital baseband signal and converts the analog signal, DACQ4 is to convert the Q component of the digital baseband signal to an analog signal.
ローパスフィルタ6にはアナログベースバンド信号のI成分およびI ̄成分が入力され、ローパスフィルタ8にはアナログベースバンド信号のQ成分およびQ ̄成分が入力される。 The low-pass filter 6 is input I component and I¯ component of the analog baseband signal, the low pass filter 8 Q component and Q¯ component of the analog baseband signal.
【0019】 [0019]
直交変換器10は、所定周波数の搬送波を、それぞれローパスフィルタ6、8を通過してきたアナログベースバンド信号のI成分およびQ成分で直交変換する。 Orthogonal transformer 10, the carrier wave of a predetermined frequency, and orthogonal transformation with I and Q components of the analog baseband signal that has passed through the low-pass filter 6, 8 respectively. 変換された信号は、可変利得増幅器(VGA)12、バンドパスフィルタ14を経てパワー増幅器(PA)16で増幅された後、デュプレクサ20を介してアンテナより出力される。 Converted signal, a variable gain amplifier (VGA) 12, after being amplified by a power amplifier (PA) 16 through the band-pass filter 14, is output from the antenna through the duplexer 20.
【0020】 [0020]
デジタル補償器30は、デジタルベースバンド信号のI成分に対するオフセット調整用であり、デジタル補償器32は、デジタルベースバンド信号のQ成分に対するオフセット調整用である。 Digital compensator 30 is for offset adjustment for the I component of the digital baseband signal, a digital compensator 32 is offset adjustment to the Q component of the digital baseband signal.
デジタル補償器30は、デジタルオフセット値(利得調整値GI(1)およびオフセット調整値OFI(1))を保持するレジスタ30aと、CPU36により制御されるレジスタ30bとを有している。 Digital compensator 30 includes a register 30a for holding the digital offset value (gain adjustment value GI (1) and the offset adjustment value OFI (1)), and a register 30b which is controlled by the CPU 36.
また同様に、デジタル補償器32は、デジタルオフセット値(利得調整値GQ(1)およびオフセット調整値OFQ(1))を保持するレジスタ32aと、CPU36により制御されるレジスタ32bとを有している。 Similarly, digital compensator 32 includes a register 32a for holding the digital offset value (gain adjustment value GQ (1) and the offset adjustment value OFQ (1)), and a register 32b which is controlled by the CPU36 .
【0021】 [0021]
また、アナログ補償器34は、アナログベースバンド信号のI、Q成分用の各ローパスフィルタ6、8に同一のアナログオフセット値を入力するものであり、アナログオフセット値を保持するレジスタ34aを有している。 The analog compensator 34, the analog baseband signal I, is intended to enter the same analog offset value to each low pass filter 6, 8 for the Q component, a register 34a for holding the analog offset value there.
また、アナログ補償器34は、その他に、TXAGC用DAC(送信用AGC)34b、通信出力モニタ用AGC34cおよび時刻検出器34dを有している。 The analog compensator 34, Other, and a TXAGC for DAC (transmission AGC) 34b, AGC34c communication output monitoring and the time detector 34d. 通信出力モニタ用AGC34cには、パワーディテクタ18によって検出された送信電力の検出データが入力される。 The communication output monitoring AGC34c, the detection data of the transmission power detected by the power detector 18 is input. 時刻検出器34dの出力はデジタル補償器30、32のレジスタ30a、30b、32a、32bに入力される。 The output of the time detector 34d is a register 30a of the digital compensator 30,32, 30b, 32a, is input to 32b. CPU36は、この検出信号によってそれぞれ2つのレジスタ30aと30bおよび32aと32bを所定のタイミングで切り替える。 CPU36 switches the respective two registers 30a and 30b and 32a and 32b by the detection signal at a predetermined timing.
【0022】 [0022]
以下、本実施形態の作用を説明する。 Hereinafter, functions of this embodiment are described.
デジタルベースバンド信号のI成分はデジタル補償器30に入力され、同じくデジタルベースバンド信号のQ成分はデジタル補償器32に入力される。 I component of the digital baseband signal is input to the digital compensator 30, Q components of the same digital baseband signal is input to the digital compensator 32. デジタル補償器30においては、デジタルベースバンド信号I成分に、レジスタ30a(あるいはレジスタ30b)に保持されている利得調整値GI(1)が乗算されるとともに、オフセット調整値OFI(1)が加算される。 In a digital compensator 30, a digital baseband signal I component, together with the gain adjustment value GI (1) is multiplied held in the register 30a (or register 30b), offset adjustment value OFI (1) is added that. その後、デジタル補償器30から出力されたデジタルベースバンド信号のI成分は、DACI2に入力され、アナログベースバンド信号のIおよびI ̄成分に変換され、ローパスフィルタ6に入力される。 Then, I component of the digital baseband signal output from the digital compensator 30 is input to DACI2, is converted into I and I¯ component of the analog baseband signal is input to the low pass filter 6.
【0023】 [0023]
同様に、デジタル補償器32においては、デジタルベースバンド信号Q成分に、レジスタ32a(あるいはレジスタ32b)に保持されている利得調整値GQ(1)が乗算されるとともに、オフセット調整値OFQ(1)が加算される。 Similarly, in the digital compensator 32, a digital baseband signal Q component, a register 32a (or register 32 b) with the gain adjustment value GQ (1) is multiplied held in the offset adjustment value OFQ (1) There is added. その後、デジタル補償器32から出力されたデジタルベースバンド信号Q成分は、DACQ4に入力され、アナログベースバンド信号QおよびQ ̄成分に変換され、ローパスフィルタ8に入力される。 Thereafter, the digital baseband signal Q component output from the digital compensator 32 is input to DACQ4, is converted to an analog baseband signal Q and Q¯ components, is input to the low pass filter 8.
【0024】 [0024]
例えば、DACが10bit のデジタル信号を処理する場合、信号の全域として0〜1023の値をとる。 For example, if the DAC is to process the digital signal of 10bit, it takes a value of 0 to 1023 as the entire signal. その最大値と最小値に相当する出力電圧の差は1V程度であるため、約1 mVごとにオフセット値を制御する必要がある。 Because the difference between the output voltage corresponding to the maximum value and the minimum value is about 1V, it is necessary to control the offset value for each of about 1 mV. この場合、オフセット値の取り得る範囲は、例えば±64の値となり、このオフセット値がレジスタ30a、32aに保持される。 In this case, the possible range of the offset value, for example, a value of ± 64, the offset value is holding register 30a, a 32a. また、レジスタ30b、32bはCPU36によって制御され、CPU36は、所定のタイミング、例えば無線フレームの始まりにおいてレジスタ30a、30bおよびレジスタ32a、32bとを切り替えたり、あるいは、レジスタ30b、32bに格納された、オフセット量をそれぞれレジスタ30a、32aに転写することで、そのときに応じたオフセット量を補償するようにする。 The register 30b, 32 b are controlled by the CPU 36, CPU 36 a predetermined timing, for example, the register 30a at the start of the radio frames, 30b and the register 32a, or switching between 32b, or stored register 30b, to 32b, by transferring the offset amount to each register 30a, a 32a, so as to compensate for the offset amount corresponding to the time.
【0025】 [0025]
ローパスフィルタ6には、アナログベースバンド信号のI、I ̄成分が入力され、ローパスフィルタ8には、アナログベースバンド信号のQ、Q ̄成分がそれぞれ入力される。 A low-pass filter 6, the analog baseband signals I, I component is inputted to the low pass filter 8, the analog baseband signal Q, Q - component are input. このとき、同時に、ローパスフィルタ6および8には、アナログ補償器34から同一のアナログオフセット値(アナログオフセット電圧)がそれぞれ入力される。 At the same time, the low pass filter 6 and 8, the same analog offset value from the analog compensator 34 (analog offset voltage) are input.
このように、本実施形態は、デジタル補償器30、32とアナログ補償器34を併用するようにしたものである。 Thus, the present embodiment is obtained by such a combination of digital compensator 30 and 32 and the analog compensator 34. また、従来はI、Q成分を別々にアナログオフセット値を入力する必要があったが、本実施形態では、アナログオフセットの調整は1つで済む。 Further, the prior art I, it was necessary to enter a separate analog offset value and Q components, in the present embodiment, the adjustment of the analog offset requires only one.
【0026】 [0026]
ローパスフィルタ6、8を通過した信号は直交変換器10に入力され、直交変換された後、VGA12、バンドパスフィルタ14、パワー増幅器16およびデュプレクサ20を経てアンテナより送信信号として出力される。 Signal passing through the low-pass filter 6, 8 is input to the orthogonal transformer 10, after orthogonal transform, VGA 12, bandpass filter 14, through the power amplifier 16 and the duplexer 20 is outputted as a transmission signal from the antenna. また、パワー増幅器16で増幅された信号は、パワーディテクタ18によって送信電力が検出され、検出データはアナログ補償器34の通信出力モニタ用AGC34cに入力され、オフセット調整に用いられる。 Further, the signal amplified by the power amplifier 16, transmission power by the power detector 18 is detected, the detection data is input to the AGC34c communication output monitoring of the analog compensator 34, used for offset adjustment.
【0027】 [0027]
このように、本実施形態では、デジタルベースバンド信号をオフセット補償器(デジタル補償器30、32)を介して、DAC(DACI2、DACQ4)に入力するとともに、アナログ補償器34の出力をローパスフィルタ6、8に入力する。 Thus, in the present embodiment, the digital baseband signal via the offset compensator (digital compensator 30, 32), DAC receives an input to the (DACI2, DACQ4), a low-pass filter 6 the output of the analog compensator 34 is input to the 8. このように、デジタル補償器30、32とアナログ補償器34とを併用することにより、従来のアナログ回路による補償器と比較して、アナログ補償器の要求精度を下げることができる。 Thus, by using both the digital compensator 30 and 32 and the analog compensator 34, as compared with the compensator according to the conventional analog circuit, it is possible to reduce the required accuracy of the analog compensator.
すなわち、アナログ補償器の粗い調整と、デジタル補償器による細かい調整(微調整)を行うことにより、高精度に調整をすることができる。 That is, the coarse adjustment of the analog compensator, by performing fine adjustment (fine adjustment) by the digital compensator can be adjusted with high accuracy.
【0028】 [0028]
また、デジタル補償器を用いることにより、DACの精度限界である1LSB単位でのオフセット調整を、1システムクロックの時間単位で高速に補償することが可能となる。 Further, by using a digital compensator, the offset adjustment of at 1LSB unit which is accuracy limit of the DAC, it is possible to compensate the high speed in time units of one system clock. 例えば、要求仕様が±2mVの場合に、従来のアナログ補償器による制御の場合は±30mV程度であったが、本実施形態のようにデジタル補償器による制御を行うことにより、1LSB(±1mV)の制御が可能となる。 For example, when the required specification of ± 2 mV, by the case of the control by the conventional analog compensator but was about ± 30 mV, which performs control by the digital compensator as in this embodiment, 1LSB (± 1 mV) control is possible.
また、デジタル補償器30、32により、I成分、Q成分をそれぞれ個別に精度良く調整できるので、上に述べたように、ローパスフィルタ6および8にはI、Q成分ともに同じアナログ補償電圧を与えることが可能となる。 Further, the digital compensator 30 and 32, since the I component and Q component can be individually and precisely adjusted, as discussed above, the low pass filter 6 and 8 provide the same analog compensation voltage I, both Q component it becomes possible.
【0029】 [0029]
次に、本発明の第2実施形態について説明する。 Next, a description of a second embodiment of the present invention.
図2に、本第2実施形態に係る無線送信機の概略構成を示す。 Figure 2 shows a schematic configuration of a radio transmitter according to the second embodiment. 第2実施形態の無線送信機は、送信信号を受信部122で実際に復調することにより、送信電力、復調精度を検出し、それらの情報をデジタル補償器にフィードバックすることによりオフセット調整制御を行うものである。 The wireless transmitter of the second embodiment, by actually demodulating the transmission signal by the receiver 122, transmit power, detects the demodulation accuracy, performs offset adjustment control by feeding back the information to the digital compensator it is intended.
【0030】 [0030]
図2に示すように、第2実施形態の無線送信機は、第1実施形態と同様に、I成分、Q成分を有するデジタルベースバンド信号を処理するために、デジタル/アナログ変換器DACI102、DACQ104、ローパスフィルタ106、108、直交変換器110、可変利得増幅器(VGA)112、バンドパスフィルタ114、パワー増幅器116およびデュプレクサ120を有し、さらに、デジタルベースバンド信号からアナログベースバンド信号に変換するDACI102およびDACQ104に、それぞれデジタルのオフセット値を入力するデジタル補償器130および132が設けられている。 2, the radio transmitter of the second embodiment, like the first embodiment, in order to process the digital baseband signal having I component and Q component, the digital / analog converter DACI102, DACQ104 , the low-pass filter 106, orthogonal transformer 110, a variable gain amplifier (VGA) 112, a band-pass filter 114 has a power amplifier 116 and the duplexer 120 further converts the digital baseband signal to an analog baseband signal DACI102 and DACQ104, digital compensator 130 and 132 to enter the offset value of the digital respectively provided.
【0031】 [0031]
また、デジタル補償器130および132は、それぞれデジタルオフセット値(利得調整値、オフセット調整値)を保持するレジスタ130aおよび132aを有している。 The digital compensator 130 and 132, respectively digital offset value (gain adjustment value, the offset adjustment value) has a register 130a and 132a to hold the. デジタルベースバンド信号は利得調整値と乗算された後、オフセット調整値が加算される。 After digital baseband signal which is multiplied by the gain adjustment value, the offset adjustment value is added.
【0032】 [0032]
第1実施形態では、パワーディテクタ18により、送信信号の送信電力を検出していたが、本実施形態では、パワーディテクタを設けず、送信信号を受信部で実際に復調することにより、デジタル補償器にフィードバックする。 In the first embodiment, the power detector 18, although not detect the transmission power of the transmission signal, in the present embodiment, without providing a power detector, by actually demodulating the transmission signal at the receiving unit, a digital compensator It is fed back to the.
すなわち、デュプレクサ120を介さずに直接送信信号を取り出すスイッチ121を設け、送信信号を通常の受信信号と同様に復調するための回路を設ける。 That is, the switch 121 is taken out directly transmit signal without passing through the duplexer 120 is provided, providing a circuit for demodulating the transmission signal like a normal reception signal.
【0033】 [0033]
このような回路は特に限定されるものではないが、本実施形態では、図2に示すように、スイッチ121を介して取り込まれた送信信号は、低雑音増幅器(LNA、Low Noise Amplifier)140(あるいはアテネータATT)に入力された後、バンドパスフィルタ142を経て、直交変換器144でI、Q成分に変換され、各成分はそれぞれローパスフィルタ146および148を通過した後、それぞれアナログ/デジタル変換器(ADCI150、ADCQ152)によりデジタル信号に変換されて、復調器154で復調される。 Such circuits are not particularly limited, in the present embodiment, as shown in FIG. 2, transmission signal received via the switch 121, a low noise amplifier (LNA, Low Noise Amplifier) ​​140 ( or after being input to the attenuator ATT), through a band-pass filter 142, is converted to the orthogonal transformer 144 in I, Q components, after passing through the low-pass filters 146 and 148 respectively each component, each analog / digital converter (ADCI150, ADCQ152) by being converted into a digital signal, is demodulated by the demodulator 154.
【0034】 [0034]
復調された信号は、その電力、復調精度が検出され、その検出データは送信利得/オフセット制御手段156に入力される。 Demodulated signal, its power, demodulation accuracy is detected, the detected data is input to transmission gain / offset control unit 156. 送信利得/オフセット制御手段156は、これらの情報をデジタル補償器130、132にフィードバックしてオフセット値(利得調整値、オフセット調整値)に反映することによりオフセット調整制御を行う。 Transmission gain / offset control unit 156 performs an offset adjustment control by reflecting the information to the offset value is fed back to the digital compensator 132 (gain adjustment value, the offset adjustment value).
【0035】 [0035]
また、この場合の復調器やアナログ/デジタル変換器やローパスフィルタ、その他のRF回路は、従来の受信系の回路をそのまま転用するようにしてもよい。 Moreover, the demodulator and analog / digital converter and a low pass filter in this case, other RF circuitry may be diverting circuit of a conventional receiving system as it is.
例えば、3GPPによる第3世代移動体通信規格では、ダウンリンク(DL)およびアップリンク(UL)に対して、ハンドオーバー等のために通話中、使用中に入るGAPと呼ばれる、送信データの存在しない無送信区間が存在する。 For example, in the third generation mobile communication standard by 3GPP, for the downlink (DL) and uplink (UL), during a call for handover or the like, it referred to as GAP entering during use, absent the transmission data non-transmission interval is present.
【0036】 [0036]
例えば、図3に示すように、ダウンリンクおよびアップリンク両方に同時にGAPがあり、アップリンクが無送信中の場合には、移動器の受信回路を送信周波数で動作させ、ベースバンドのDC成分を測定する。 For example, as shown in FIG. 3, there is GAP simultaneously in both downlink and uplink, when uplink in non-transmission can be operated in a transmit frequency reception circuit in a mobile device, the DC component of the baseband taking measurement. これにより直接オフセット電圧を得ることができ、その値を最小にするように、デジタル補償器にフィードバックを行うことでオフセット調整制御を行うことができる。 Thus direct offset voltage can be obtained, so that the value to the minimum, it is possible to perform the offset adjustment control by performing feedback to the digital compensator.
【0037】 [0037]
このように、本実施形態では、自らの送信信号を受信して復調することで、調整精度を上げるとともに、温度補正等を行う。 Thus, in the present embodiment, by receiving and demodulating the own transmission signal, together with the increased adjustment accuracy, the temperature correction and the like. すなわち、GAP時に、本実施形態の受信回路(送信信号の復調回路)を動作させることにより、使用中の温度や電圧変化に対応した調整を行うことができる。 That, GAP sometimes by operating the receiver circuit of the present embodiment (the demodulation circuit of the transmission signal), it is possible to perform adjustment corresponding to the temperature and voltage variation during use.
【0038】 [0038]
以上説明したように本実施形態によれば、送信信号を自ら受信するようにしているため、パワーディテクタ等で検出するよりも高精度にパワーを検出することができる。 According to the present embodiment as described above, since the to receive its own transmission signals, it is possible to detect the power more accurately than is detected by power detector or the like.
また、パワーディテクタを使用する従来例でも無送信時にかぎり同様な調整をすることは可能ではあるが、GAPなどを対象にした場合には、パワーディテクタの動作が間に合わないことが予想される。 Also, While it is possible to make same adjustment only when no transmission in the conventional example using power detector, when GAP and the subject is expected that the operation of the power detector is not in time. これに対し、本実施形態の方法によれば、通話中においてGAPを利用することが可能となる。 In contrast, according to the method of this embodiment, it is possible to use the GAP during a call.
なお、図2に、破線で示したように、VGA12の出力信号を直交変換器144に入力し、復調するようにしてもよい。 Incidentally, in FIG. 2, as indicated by a broken line, the output signal of VGA12 the orthogonal transformer 144, may be demodulated.
【0039】 [0039]
以上、本発明の無線送信機について、詳細に説明したが、本発明は、以上の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において、各種の改良や変更を行ってもよいのはもちろんである。 While the radio transmitter of the present invention has been described in detail, the present invention is not limited to the above embodiments, without departing from the scope of the present invention, that various improvements and modifications It can also be good as a matter of course.
【0040】 [0040]
【発明の効果】 【Effect of the invention】
以上、説明した通り、本発明によれば、直交変換器に入力されるオフセット値を高精度に調整することが可能となる。 Above, as described, according to the present invention, it is possible to adjust the offset value input to the orthogonal transformer with high accuracy.
【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS
【図1】本発明の第1実施形態に係る無線送信機の概略構成を示すブロック図である。 1 is a block diagram showing the schematic configuration of a radio transmitter according to the first embodiment of the present invention.
【図2】本発明の第2実施形態に係る無線送信機の概略構成を示すブロック図である。 2 is a block diagram showing the schematic configuration of a radio transmitter according to the second embodiment of the present invention.
【図3】無線フレームの状態を示す説明図である。 3 is an explanatory view showing a state of a radio frame.
【図4】従来の無線送信機の一例の概略構成を示すブロック図である。 4 is a block diagram showing the schematic structure of an example of a conventional radio transmitter.
【符号の説明】 DESCRIPTION OF SYMBOLS
2、102 デジタル/アナログ変換器(DACI) 2,102 digital / analog converter (DACI)
4、104 デジタル/アナログ変換器(DACQ) 4,104 digital / analog converter (DACQ)
6、8、106、108、146、148 ローパスフィルタ10、110、144 直交変換器12、112 可変利得増幅器(VGA) 6,8,106,108,146,148 pass filter 10,110,144 orthogonal transformer 12, 112 variable gain amplifier (VGA)
14、114、142 バンドパスフィルタ16、116 パワー増幅器18 パワーディテクタ20、120 デュプレクサ22、122 受信部30、32、130、132 デジタル補償器30a、30b、32a、32b、34a、130a、132a レジスタ34 アナログ補償器34b TXAGC用DAC 14,114,142 bandpass filter 16, 116 power amplifier 18 power detector 20, 120 duplexer 22 and 122 receiver 30,32,130,132 digital compensator 30a, 30b, 32a, 32b, 34a, 130a, 132a registers 34 analog compensator 34b TXAGC for DAC
34c 通信出力モニタ用AGC 34c communication output monitor for AGC
34d 時刻検出器36 CPU 34d time detector 36 CPU
140 低雑音増幅器(LNA) 140 low-noise amplifier (LNA)
150 アナログ/デジタル変換器(ADCI) 150 analog / digital converter (ADCI)
152 アナログ/デジタル変換器(ADCQ) 152 analog / digital converter (ADCQ)
154 復調器156 送信利得/オフセット制御手段 154 demodulator 156 transmit gain / offset control means

Claims (5)

  1. 直交変換器を有する無線送信機であって、 A radio transmitter having a quadrature converter,
    ベースバンド信号のI、Q成分を、それぞれデジタル信号からアナログ信号に変換するデジタル/アナログ変換器に、デジタルオフセット値を入力するデジタル補償器と、 I baseband signal and Q components, each digital / analog converter for converting the analog signal from the digital signal, a digital compensator for inputting the digital offset value,
    前記各デジタル/アナログ変換器からのI、Q成分の出力信号がそれぞれ入力される、I、Q成分用の各ローパスフィルタにアナログオフセット値を入力するアナログ補償器と、 An analog compensator for inputting the I from the digital / analog converter, the output signal of the Q component are input, I, analog offset value to each low pass filter for the Q component,
    を有し、これらを併用することによりオフセット値を調整することを特徴とする無線送信機。 It has a radio transmitter, characterized by adjusting the offset value by combining these.
  2. 前記デジタル補償器は、デジタルオフセット値を保持するレジスタと、CPUにより制御されるレジスタとを有し、所定のタイミングでこれらのレジスタを切り替えて用いる請求項1に記載の無線送信機。 The digital compensator includes a register for holding the digital offset value, and a register controlled by the CPU, a radio transmitter according to claim 1 is used by switching these registers at a predetermined timing.
  3. 前記アナログ補償器は、アナログオフセット値を保持するレジスタを有し、同じアナログオフセット値を、前記I、Q成分用の各ローパスフィルタに入力する請求項1または2に記載の無線送信機。 The analog compensator has a register for holding the analog offset value, the same analog offset value, said I, radio transmitter according to claim 1 or 2, input to each low pass filter for the Q component.
  4. 直交変換器を有する無線送信機であって、 A radio transmitter having a quadrature converter,
    ベースバンド信号のI、Q成分を、それぞれデジタル信号からアナログ信号に変換するデジタル/アナログ変換器に、デジタルオフセット値を入力するデジタル補償器と、 I baseband signal and Q components, each digital / analog converter for converting the analog signal from the digital signal, a digital compensator for inputting the digital offset value,
    自らの送信信号を復調手段により復調する手段と、 It means for demodulating the own transmission signal by demodulating means,
    前記復調された信号からその電力及び復調精度を検出し、前記デジタル補償器のオフセット値を調整制御する制御手段と、 And control means that detects the power and accuracy of demodulation, adjusts and controls the offset value of the digital compensator from said demodulated signal,
    を有することを特徴とする無線送信機。 Radio transmitter, characterized in that it comprises a.
  5. 前記送信信号を、前記無線送信機の送信動作中における送信データの存在しない無送信区間において、復調するようにした請求項4に記載の無線送信機。 Wherein the transmission signal, the non-existent non-transmission interval of transmission data during transmission operation of the radio transmitter, the radio transmitter according to claim 4 which is adapted to demodulate.
JP2003045514A 2003-02-24 2003-02-24 Wireless transmitter Pending JP2004260253A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003045514A JP2004260253A (en) 2003-02-24 2003-02-24 Wireless transmitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003045514A JP2004260253A (en) 2003-02-24 2003-02-24 Wireless transmitter

Publications (1)

Publication Number Publication Date
JP2004260253A true JP2004260253A (en) 2004-09-16

Family

ID=33112294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003045514A Pending JP2004260253A (en) 2003-02-24 2003-02-24 Wireless transmitter

Country Status (1)

Country Link
JP (1) JP2004260253A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166957A (en) * 2006-12-27 2008-07-17 Samsung Electronics Co Ltd Receiver and transmitter
JP2010514282A (en) * 2006-12-21 2010-04-30 イセラ・カナダ・ユーエルシー Closed loop digital power control for wireless transmitters
JP2010148020A (en) * 2008-12-22 2010-07-01 Fujitsu Ltd Wireless transmitter, and carrier leak control method
JP2010154080A (en) * 2008-12-24 2010-07-08 Nippon Telegr & Teleph Corp <Ntt> Temperature compensation circuit and temperature compensation method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010514282A (en) * 2006-12-21 2010-04-30 イセラ・カナダ・ユーエルシー Closed loop digital power control for wireless transmitters
US8509290B2 (en) 2006-12-21 2013-08-13 Icera Canada ULC Closed-loop digital power control for a wireless transmitter
JP2008166957A (en) * 2006-12-27 2008-07-17 Samsung Electronics Co Ltd Receiver and transmitter
JP2010148020A (en) * 2008-12-22 2010-07-01 Fujitsu Ltd Wireless transmitter, and carrier leak control method
JP2010154080A (en) * 2008-12-24 2010-07-08 Nippon Telegr & Teleph Corp <Ntt> Temperature compensation circuit and temperature compensation method

Similar Documents

Publication Publication Date Title
US7092676B2 (en) Shared functional block multi-mode multi-band communication transceivers
CN100411302C (en) Direct conversion receiver architecture
KR100210320B1 (en) Dc offset correction circuit
EP2088681B1 (en) A receiver architecture with digitally generated intermediate frequency
US7098967B2 (en) Receiving apparatus
JP4381945B2 (en) Receiver, receiving method and portable wireless terminal
CN100568708C (en) Self-calibrating apparatus and method in a mobile transceiver
US6125266A (en) Dual band architectures for mobile stations having transmitter linearization feedback
JP4813489B2 (en) Or concerns improvements in antenna matching video receiver
CN1249932C (en) Communication device and communication method
US20050147192A1 (en) High frequency signal receiver and semiconductor integrated circuit
US6195400B1 (en) Two-mode demodulating apparatus
US7130359B2 (en) Self calibrating receive path correction system in a receiver
US20090131006A1 (en) Apparatus, integrated circuit, and method of compensating iq phase mismatch
JP4202406B2 (en) Leakage signal cancellation apparatus
US7702288B2 (en) Digital baseband system and process for compensating for analog radio transmitter impairments
KR100735366B1 (en) Method and apparatus for self-calibrating in a mobile transceiver
JP2008109680A (en) Transceiver
CN1096743C (en) Method and device for controlling digit automatic gain of mobile radio communication system communication terminal
KR20040092383A (en) A wireless receiver and a method of processing wireless signal
US20030231054A1 (en) Sequential DC offset correction for amplifier chain
JP2001332925A (en) Calibration system for array antenna receiver
CN1642025A (en) Timing adjustment method for wireless communication apparatus
JP2006081206A (en) Method and apparatus of frequency generation for use with digital cordless telephone
CN102386919B (en) Analog-digital converter, wireless receiver, and medical instrument

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070911

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080129