JP2004259885A

JP2004259885A - Method and equipment for measuring work function

Info

Publication number: JP2004259885A
Application number: JP2003047927A
Authority: JP
Inventors: Hiroshi Kanemoto; 啓金本
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2003-02-25
Filing date: 2003-02-25
Publication date: 2004-09-16

Abstract

<P>PROBLEM TO BE SOLVED: To provide method and equipment for measuring the work function in which the work function of a conductive film can be measured easily and quickly. <P>SOLUTION: In the method for measuring the work function ϕ<SB>m</SB>of a mid-gap material 52 formed on an Si wafer 51, SiO<SB>2</SB>33 of a measuring probe 30 comprising an Si chip 31 and the SiO<SB>2</SB>33 provided on the Si chip 31 is opposed to the mid-gap material 52 on the Si wafer 51 and brought into contact with each other thus forming a capacitor having an air gap part 35 between the Si chip 31 and the mid-gap material 52. C-V characteristics of that capacitor are then measured and the work function of the mid-gap material 52 is calculated from the measurements of the C-V characteristics. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、仕事関数の測定方法及びその測定装置に係り、特に、ｍｉｄ−ｇａｐ材料等の金属膜に適用して好適な仕事関数の測定方法及びその測定装置に関するものである。
【０００２】
【従来の技術】
近年、半導体装置はますます微細化、高集積化しつつあり、ＭＯＳトランジスタのゲート長は０．１μｍに近づきつつある。これに伴って、ゲート電極部の構成材料として、ポリシリコンに代わりｍｉｄ−ｇａｐ材料と呼ばれる金属膜が注目されつつある。このｍｉｄ−ｇａｐ材料は、その仕事関数φ_ｍがｎ^＋ポリシリコンの仕事関数とｐ^＋ポリシリコンの仕事関数の中間にあるような性質を有するものであり、その例としては、窒化チタン（ＴｉＮ）やタンタル（Ｔａ）、窒化タンタル（ＴａＮ）等が挙げられる。このようなｍｉｄ−ｇａｐ材料は、リンやボロン等をドープしたポリシリコンと比べて抵抗が低く、またゲート空乏化が起こらないため、トランジスタ電流を増加させることができるので、トランジスタの微細化に有利である。
【０００３】
また、ｎＭＯＳトランジスタとｐＭＯＳトランジスタとを組み合わせたＣＭＯＳのゲート電極部をポリシリコンで構成する場合には、通常、ｎＭＯＳトランジスタにはリン等をドープしたポリシリコンを用い、ｐＭＯＳトランジスタにはボロン等をドープしたポリシリコンを用いることが多い。
これに対して、ＣＭＯＳのゲート電極部をｍｉｄ−ｇａｐ材料で構成する場合には、ｎＭＯＳトランジスタとｐＭＯＳトランジスタとに応じてドープする不純物を変える必要がなく、さらに不純物のドープ自体が不要なので、製造プロセスをコンパクトにすることができる。このようなｍｉｄ−ｇａｐ材料はスパッタ法等により形成され、その電気的特性は上述した仕事関数φ_ｍによって評価されることが多い。
【０００４】
図７は従来例に係る仕事関数の測定装置９０の構成例を示す概念図である。この測定装置９０は、被測定サンプル９５を支持するステージ９１と、高周波Ｃ−Ｖ（ｃａｐａｃｉｔａｎｃｅ−ｖｏｌｔａｇｅｃｈａｒａｃｔｅｒｉｓｔｉｃ）測定器９４と、この高周波Ｃ−Ｖ測定器（以下で、Ｃ−Ｖ測定器という）９４にそれぞれ一端が接続された接地端子９２及びバイアス端子９３とから構成されている。
【０００５】
また、被測定サンプル９５は、シリコン（Ｓｉ）ウエーハ９６と、このＳｉウエーハ９６の裏面に形成された高濃度層９７と、このＳｉウエーハ９６の表面に形成されたシリコン酸化膜（ＳｉＯ_２）９８と、このＳｉＯ_２９８上に形成された電極パターン９９とから構成されている。高濃度層９７の導電型は、Ｓｉウエーハと同一である。また、電極パターン９９は、ｍｉｄ−ｇａｐ材料が電極形状にパターニングされたものである。
【０００６】
図１０は、金属と、ＳｉＯ_２と、Ｓｉのエネルギーバンド図である。Ｓｉの仕事関数をφ_ｓ［Ｖ］とし、Ｓｉの電子親和力をχ_ｓｉ［ｅＶ］とし、ＳｉＯ_２のバンドギャップをＥｇ_ｓｉ［ｅＶ］とし、Ｓｉ中の不純物（ドーパント）濃度をＮ_ｓｕｂとしたとき、φ_ｓは▲１▼式で表される。
φ_ｓ＝χ_ｓｉ＋Ｅｇ_ｓｉ／２±（ｋＴ／ｑ）ｌｎ（Ｎ_ｓｕｂ／ｎ_ｉ）…▲１▼
ここで、ｋはボルツマン定数（１．３８ｅ−２３Ｊ／Ｋ）、ｎ_ｉは真性キャリア濃度（１．４５Ｅ＋１０ｃｍ−３、温度３００Ｋ）である。±記号は、Ｓｉ中のドーパントの型で決まり、ｎ型では−、ｐ型では＋である。▲１▼式から明らかなように、φ_ｓはＮ_ｓｕｂで決まる。
【０００７】
また、これらの金属と、ＳｉＯ_２と、Ｓｉとを接合すると、ＳｉＯ_２と接合するＳｉ表面のバンドが曲がって、金属のフェルミレベルｑφ_ｍと、Ｓｉのフェルミレベルｑφ_ｓとが一致する。この状態で、金属に電圧（φ_ｍ−φ_ｓ）を印加すると、Ｓｉ表面のバンドは接合前にように平らになる。この電圧をフラットバンド電圧Ｖ_ｆｂ［Ｖ］といい、▲２▼式で表される。
【０００８】
Ｖ_ｆｂ＝φ_ｍ−φ_ｓ…▲２▼
この▲２▼式はＳｉＯ_２とＳｉの界面に固定電荷Ｑ_ＳＳ［Ｃ／ｃｍ^２］のない理想的な状態でのＶ_ｆｂであり、実際には、ＳｉＯ_２とＳｉの界面に固定電荷Ｑ_ＳＳ［Ｃ／ｃｍ^２］が存在する。そのため、実際のＶ_ｆｂは▲３▼式で表される。
Ｖ_ｆｂ＝φ_ｍ−φ_ｓ−Ｑ_ＳＳ／Ｃ_ＯＸ…▲３▼
ここで、Ｃ_ＯＸ［Ｆ／ｃｍ^２］は、金属と、ＳｉＯ_２と、ＳｉとからなるＭＯＳ構造の蓄積側のキャパシタの容量である。キャパシタにおけるＳｉＯ_２の膜厚→０のとき、Ｃ_ＯＸ→∞である。また、▲３▼式において、Ｃ_ＯＸ→∞のとき、Ｑ_ＳＳ／Ｃ_ＯＸ→０となる。
【０００９】
図８は従来例に係るｍｉｄ−ｇａｐ材料の仕事関数φ_ｍの測定方法を示すフローチャートである。まず始めに、図のステップ（Ｓ）１で、複数のＳｉウエーハ９６を用意し、これらのＳｉウエーハ９６上にＳｉＯ_２９８を成膜する。ここで、ＳｉＯ_２９８の膜厚は、各Ｓｉウエーハ９６間で変えておく。
次に、図８のステップ２で、それぞれのＳｉウエーハ９６上のＳｉＯ_２９８上に被測定対象物のｍｉｄ−ｇａｐ材料を成膜しパターニングして電極パターン９９を形成し、ＳｉＯ_２９８の膜厚が異なるＭＯＳキャパシタを完成させる。
【００１０】
次に、図８のステップ３で、ＳｉＯ_２９８の膜厚が異なる複数の被測定サンプル９５の高周波Ｃ−Ｖ測定を行う。このＣ−Ｖ測定によって、Ｓｉウエーハ９６の基板濃度Ｎ_ｓｕｂ、ＳｉＯ_２９８の膜厚ｄ´、ＭＯＳキャパシタのフラットバンド電圧Ｖ_ｆｂ、容量Ｃ_ＯＸを求める。さらに、このＣ−Ｖ測定で求めたＮ_ｓｕｂから、Ｓｉウエーハ９６の仕事関数φ_ｓを求める。次に、図８のステップ４で、Ｃ−Ｖ測定で求めたＶ_ｆｂをＳｉＯ_２９８の膜厚に対してそれぞれプロットする。
【００１１】
図９は従来例に係るＣ−Ｖ測定で求めたＶ_ｆｂと、Ｃ_ＯＸとの関係を示す図である。図９において、横軸はＭＯＳキャパシタの蓄積側の容量の逆数、１／Ｃ_ＯＸを示し、縦軸はＶ_ｆｂ［Ｖ］を示す。図９の縦軸切片の値から、１／Ｃ_ＯＸ→０のときのＶ_ｆｂを求める。ステップ５では、１／Ｃ_ＯＸ→０のときのＶ_ｆｂと、ステップ３で求めたシリコンの仕事関数φ_ｓとを上述の▲３▼式に当てはめて、ｍｉｄ−ｇａｐ材料の仕事関数φ_ｍを求める。
【００１２】
【特許文献１】
特開平６−１１２２８９号公報
【００１３】
【発明が解決しようとする課題】
ところで、従来例に係る仕事関数の測定方法によれば、ｍｉｄ−ｇａｐ材料の仕事関数φ_ｍを測定する毎に、複数枚のＳｉウエーハ９６上にそれぞれ膜厚の異なるＳｉＯ_２９８を形成し、これらのＳｉＯ_２９８上にｍｉｄ−ｇａｐ材料をそれぞれ成膜しパターニングして、被測定サンプル９５を複数形成する必要があった。
【００１４】
このため、被測定サンプル９５の作成が煩雑であり、しかもこのような被測定サンプル９５を多数必要とするため、仕事関数φ_ｍの測定に長時間を要してしまうという問題があった。仕事関数φ_ｍの測定に多くの手間や時間がかかってしまうと、結果的に、半導体装置の製造コストを上昇させてしまうおそれがある。
そこで、この発明はこのような問題を解決したものであって、導電膜の仕事関数を容易、かつ迅速に測定できるようにした仕事関数の測定方法及びその測定装置の提供を目的とする。
【００１５】
【課題を解決するための手段】
上記した課題を解決するために、本発明に係る第１の仕事関数の測定方法は、基板上に形成された導電膜の仕事関数を測定する方法であって、半導体基板と当該半導体基板上に設けられた絶縁性のスペース部材とからなる測定プローブの該スペース部材と基板上の導電膜とをそれぞれ対向させ、かつ接触させて、当該半導体基板と該導電膜との間に空隙部を有するキャパシタを形成し、当該キャパシタのＣ−Ｖ特性を測定する工程と、このＣ−Ｖ測定の結果から導電膜の仕事関数を算出する工程とを有することを特徴とするものである。
【００１６】
本発明に係る第１の仕事関数の測定方法によれば、キャパシタの誘電体をほぼ空隙部のみで構成することができ、キャパシタにおける固定電荷をゼロと見なすことができる。従って、導電膜の仕事関数を容易、かつ迅速に測定することができる。
また、本発明に係る第２の仕事関数の測定方法は、上述の第１の仕事関数の測定方法において、このスペース部材は、半導体基板上の全面に散在するように設けられていることを特徴とするものである。ここで、半導体基板上の全面に散在するようなスペース部材とは、例えば、縦方向と横方向にそれぞれ延びる複数の線がそれぞれ直交するような格子状のスペース部材や、このような格子状の交点にのみ絶縁部材を配したようなドット状のスペース部材である。
【００１７】
従って、半導体基板上に設けられたスペース部材と基板上の導電膜とをそれぞれ対向させ、かつ接触させた際に、この半導体基板をたわまないように安定して支持することができる。これにより、スペース部材の大きさを、空隙部の大きさに対して十分に小さくすることができる。
さらに、本発明に係る仕事関数の測定装置は、基板上の導電膜の仕事関数を測定する装置であって、半導体基板と当該半導体基板上に設けられた絶縁性のスペース部材とからなる測定プローブと、この測定プローブのスペース部材と基板上の導電膜とをそれぞれ対向させ、かつ接触させて、この半導体基板と該導電膜との間に空隙部を有するキャパシタを形成し、当該キャパシタのＣ−Ｖ特性を測定するＣ−Ｖ測定手段と、このＣ−Ｖ特性の測定結果から導電膜の仕事関数を算出する演算処理手段とを備えたことを特徴とするものである。
【００１８】
本発明に係る仕事関数の測定装置によれば、キャパシタの誘電体をほぼ空隙部のみで構成することができ、キャパシタにおける固定電荷をゼロと見なすことができる。従って、導電膜の仕事関数を容易、かつ迅速に測定することができる。
【００１９】
【発明の実施の形態】
以下、図面を参照しながら、本発明の実施形態に係る仕事関数の測定方法及びその測定装置について説明する。
（１）第１実施形態
図１は、本発明の実施形態に係る仕事関数の測定装置１００の構成例を示す概念図である。この測定装置１００は、半導体装置の電極等に用いられるｍｉｄ−ｇａｐ材料の仕事関数φ_ｍを測定する装置である。まず始めに、この測定装置１００について説明する。
【００２０】
図１に示すように、この測定装置１００は、ステージ１と、高周波Ｃ−Ｖ測定器（以下で、Ｃ−Ｖ測定器という）１０と、このＣ−Ｖ測定器１０にそれぞれの一端が接続されている接地端子３及びバイアス端子５と、測定プローブ３０等から構成されている。
ステージ１は、被測定サンプル５０を支持する金属製の台である。このステージ１の被測定サンプル５０を載せる面（以下で、載置面という）はＳｉウエーハ５１に対して十分な平坦性を有している。また、この載置面には複数の吸着孔（図示せず）が設けられている。この吸着孔には排気ポンプ（図示せず）が接続されており、この排気ポンプを動作させることによって被測定サンプル５０を載置面に固定するような構成となっている。
【００２１】
Ｃ−Ｖ測定器１０は、接地端子３とバイアス端子５との間に高周波を重畳したバイアス電圧を印加して、接地端子３とバイアス端子５との間の容量を測定する機器である。このＣ−Ｖ測定器１０はＣＰＵ（ｃｅｎｔｒａｌｐｒｏｃｅｓｓｉｎｇｕｎｉｔ）と、高周波Ｃ−Ｖ測定を実行するためのソフトウェアプログラム（以下で、測定シーケンスという）を格納したＲＯＭ（ｒｅａｄｏｎｌｙｍｅｍｏｒｙ）と、バイアス条件等の入力設定を格納するＲＡＭ（ｒａｎｄｏｍａｃｃｅｓｓｍｅｍｏｒｙ）と、入力設定や測定結果を表示するモニタ部と、電源等から構成されている。後述するＣ−Ｖ測定（図４のステップＡ３及びＡ４）は、Ｃ−Ｖ測定器１０内のＣＰＵが、ＲＡＭに格納された入力設定と、ＲＯＭに格納された測定シーケンスを読み出し実行することによって行なわれる。
【００２２】
また、測定プローブ３０は、例えば図３（Ｂ）に示すように、Ｓｉチップ３１表面に幅１μｍ程度のＳｉＯ_２の線を５００μｍ程度の間隔で縦横に形成したものを用いる。この測定プローブ３０の形成方法は、以下の通りである。まず始めに、Ｓｉウエーハの裏面にこのウエーハの導電型と同じ型の不純物を高濃度にドーピングする。例えば、Ｓｉウエーハがｎ型の場合には、リン等のｎ型不純物を高濃度にドーピングする。
【００２３】
次に、このＳｉウエーハの表面に数１００〜数１０００Å程度のＳｉＯ_２を形成する。このＳｉＯ_２の形成は、例えば熱酸化やＣＶＤ（ｃｈｅｍｉｃａｌｖａｐｏｒｄｅｐｏｓｉｔｉｏｎ）によって行う。そして、フォトリソグラフィ及びウエットエッチングで、このＳｉＯ_２を格子状にパターニングする。このウエットエッチングには、ＤＨＦ（希フッ酸水溶液）を用いる。これにより、Ｓｉウエーハの表面は水素終端される。図３（Ｂ）に示すように、ＳｉＯ_２３３の格子間隔をａとし、ＳｉＯ_２３３の寸法幅をｂとしたとき、ａ＝５００μｍ、ｂ＝１μｍ程度とする。
【００２４】
ここで、図３（Ｂ）に示す格子状のＳｉＯ_２３３は、Ｓｉチップ３１の全面に形成することが望ましい。これにより、ｍｉｄ−ｇａｐ材料５２に対してＳｉチップ３１を安定して支持することができ、Ｓｉチップ３１の自重によるたわみを防止することができる。また、ＳｉＯ_２３３を、Ｓｉチップ３１の全面に形成することで、その格子間隔ａをできるだけ大きく、かつその寸法幅ｂできるだけ小さくすることができる。
【００２５】
その後、このＳｉウエーハの裏面にＡｌ膜３２（図１参照）をスパッタ法により形成する。そして、このＳｉウエーハを例えば、一辺の長さが２．５ｍｍの正方形にダイシングして、測定プローブ３０を完成させる。このように作成した測定プローブ３０は、一度作成してしまえば破損するまで繰り返し使用することができ（再使用でき）、測定の度にいちいち作成する必要はない。この測定プローブ３０の裏面に、接地端子３の他端が接続される。
【００２６】
図２は接地端子３の構造例を示す断面図である。図２に示すように、この接地端子３は、例えば通常のマニュアルプロ−バーのプローブヘッドを改造したような形状を有している。この接地端子３の測定プローブ３０を支持する面（以下で、支持面という）には排気ポンプ（図示せず）と接続された吸着孔が設けられている。この排気ポンプを排気動作させることによって、測定プローブ３０のＡｌ膜３２側を接地端子３の支持面に真空吸着させて固定する。
【００２７】
また、図１に示すように、被測定サンプル５０は、Ｓｉウエーハ５１と、スパッタ法等によってＳｉウエーハ５１上に成膜されたｍｉｄ−ｇａｐ材料５２とから構成されている。即ち、被測定サンプル５０には、Ｓｉ上またはＳｉＯ_２上にスパッタ法等でｍｉｄ−ｇａｐ材料を成膜したウエーハをそのまま用いる。従来方式の被測定サンプルと比べて、ｍｉｄ−ｇａｐ材料をパターニングする必要がなく、その作成は簡単である。
【００２８】
次に、この測定装置１００を用いて、ｍｉｄ−ｇａｐ材料５２の仕事関数φ_ｍを測定する方法について説明する。
図４は、ｍｉｄ−ｇａｐ材料５２の仕事関数φ_ｍの測定方法を示すフローチャートである。まず始めに、図４のステップＡ１で、高周波Ｃ−Ｖ測定時に被測定対象のｍｉｄ−ｇａｐ材料と対向する面（以下で、プローブ面という）に格子状のＳｉＯ_２３３を有する測定プローブ３０（図１参照）を用意する。上述したように、この測定プローブ３０は、一度用意してしまえば再使用でき、測定の度にいちいち作成する必要はない。
【００２９】
次に、図４のステップＡ２で、被測定サンプル５０を用意する。この被測定サンプル５０には、上述したように、ＳｉまたはＳｉＯ_２上にスパッタ法等でｍｉｄ−ｇａｐ材料５２を成膜したウエーハを用いる。そして、図４のステップＡ３で、測定装置１００を用いて被測定サンプル５０を高周波Ｃ−Ｖ測定する。
即ち、まず始めに、図２に示したように、測定プローブ３０のＡｌ膜３２側を接地端子３に真空吸着させる。次に、図３（Ａ）に示すように、格子状のＳｉＯ_２３３とｍｉｄ−ｇａｐ材料５２とを対向させて接触させる。そして、バイアス端子５（図１参照）をｍｉｄ−ｇａｐ材料５２に接続する。この状態を維持したまま、図３（Ａ）に示すように、測定プローブ３０とｍｉｄ−ｇａｐ材料膜５２とにより形成されるキャパシタのバイアス端子にバイアス電圧を印加する。このＣ―Ｖ測定により、Ｓｉチップ３１の基板濃度Ｎ_ｓｕｂと、Ｓｉチップ３１のバンドが平らになるときのキャパシタの容量Ｃ_ｆｂと、フラットバンド電圧Ｖ_ｆｂ等が求まる。また、このＮ_ｓｕｂを▲１▼式に当てはめて、φ_ｓを求める。
【００３０】
ところで、図３（Ａ）に示すように、格子状のＳｉＯ_２３３とｍｉｄ−ｇａｐ材料５２とが接している部分以外のＳｉチップ３１とｍｉｄ−ｇａｐ材料５２との間には、ＳｉＯ_２３３の厚みと同じ厚みの空隙部（空気層）３５が設けられている。この空隙部３５には、ＳｉＯ_２のような固定電荷Ｑ_ＳＳは存在しない。
また、この測定プローブ３０のプローブ面において、格子状のＳｉＯ_２３３の面積は、空隙部３５の面積に対して極めて小さい。例えば、図３（Ｂ）に示す測定プローブ３０のプローブ面において、ＳｉＯ_２３３の格子間隔をａとし、ＳｉＯ_２３３の寸法幅をｂとし、プローブ面の一辺の長さをｃとしたとき、格子状のＳｉＯ_２３３の面積Ｓは▲４▼式で表される。
【００３１】
Ｓ＝（２ａｂ−ｂ^２）・（ｃ／ａ）^２…▲４▼
また、図３（Ｂ）において、プローブ面の面積（以下で、プローブ面積という）に対するＳｉＯ_２３３の面積の割合ｒ［％］は▲５▼式で表される。

この例では、ａ＝５００μｍ、ｂ＝１μｍとする。また、Ｃ＝２．５ｍｍとする。すると、▲５▼式から、ＳｉＯ_２３３の面積の割合ｒ［％］は、ｒ＝０．４％である。また、空隙部（空気層）３５に対するＳｉＯ_２３３の実効的な面積の割合ｒ_{ｅｆｆｅｃｔ}［％］は、▲６▼式で表される。
【００３２】
ｒ_{ｅｆｆｅｃｔ} ＝ε_ＯＸ・ｒ…▲６▼
ε_ＯＸはＳｉＯ_２の比誘電率であり、ε_ＯＸ＝３．９である。従って、▲６▼式からＳｉＯ_２３３の実効的な面積の割合ｒ_{ｅｆｆｅｃｔ}は、ｒ_{ｅｆｆｅｃｔ}＝１・５６［％］である。
ＳｉＯ_２３３の実効的な面積の割合ｒ_{ｅｆｆｅｃｔ}がプローブ面積の２％程度であれば、プローブ面積≒空隙部３５の面積と見なすことができる。従って、図３（Ａ）に示すように、測定プローブ３０と被測定サンプル５０とからなるキャパシタ（Ｃ）は、空隙部３５のみを誘電体とするキャパシタ（Ｃ_ａｉｒ）と見なすことができ、▲３▼式においてＱ_ＳＳ→０とすることができる。
【００３３】
これにより、Ｃ−Ｖ測定で得られたフラットバンド電圧Ｖ_ｆｂの値と、φ_ｓの値と、Ｑ_ＳＳ＝０を▲３▼式に数値入力することによって、φｍを直ちに算出することができる。上述した図４のステップＡ３、Ａ４の処理は、測定装置１００のＣ−Ｖ測定器１０によって実行される。
なお、この第１実施形態では、測定プローブ３０のプローブ面に形成されるＳｉＯ_２３３の形状を格子状とし、このＳｉＯ_２３３の格子間隔ａを５００μｍとし、ＳｉＯ_２３３の寸法幅ｂを１μｍとする場合について説明した。しかしながら、これらのａ、ｂの数値はそれぞれ限定されるものではない。Ｓｉチップ３１が自重でたわまない程度に、格子間隔ａはできるだけ大きく、かつその寸法幅ｂはできるだけ小さく形成することが望ましい。これは、空隙部（空気層）３５に対するＳｉＯ_２３３の実効的な面積の割合ｒ_{ｅｆｆｅｃｔ}［％］をできるだけ小さくするためである。
【００３４】
また、この第１実施形態では、格子状のＳｉＯ_２３３を形成したＳｉウエーハをダイシングして、チップ状の測定プローブ３０を形成する場合について説明した。しかしながら、この測定プローブ３０はチップ状に限定されるものではない。例えば、図５（Ａ）に示すように、格子状のＳｉＯ_２３３を形成したＳｉウエーハをダイシングせずにそのまま測定プローブ３０として用いても良い。
【００３５】
この場合には、図５（Ｂ）に示すように、ウエーハ状の測定プローブ３０と、被測定サンプル５０とを、それぞれのオリエンテーションフラット（以下で、オリフラという）をずらして重ね合わせる。そして、測定プローブ３０のＡｌ膜上に接地端子３を接続すると共に、測定プローブ３０のオリフラから露出したｍｉｄ−ｇａｐ材料にバイアス端子５を接続する。このように測定プローブ３０と、被測定サンプル５０との重ね合わせを工夫することで、チップ状の測定プローブ３０を用いた場合と同様に、Ｃ−Ｖ測定を行うことができる。
【００３６】
この第１実施形態では、ｍｉｄ−ｇａｐ材料５２が本発明の導電膜に対応し、Ｓｉウエーハ５１が本発明の基板に対応している。また、Ｓｉチップ３１が本発明の半導体基板に対応し、ＳｉＯ_２３３が本発明の絶縁性のスペース部材に対応している。さらに、Ｃ−Ｖ測定器１０が本発明のＣ−Ｖ測定手段と演算処理手段とに対応している。
（２）第２実施形態
上述の第１実施形態では、格子状のＳｉＯ_２３３をプローブ面に有する測定プローブ３０を用いて、被測定サンプル５０のＣ−Ｖ測定を行う場合について説明した。しかしながら、このＳｉＯ_２３３の形状は格子状に限定されるものではない。
【００３７】
図６は、本発明の第２実施形態に係る測定プローブ３０´の構成例を示す概念図である。図６に示すように、この測定プローブ３０´のプローブ面に形成されるＳｉＯ_２３３は格子状でなく、このような格子状の交点にのみＳｉＯ_２を配したようなドット状である。この測定プローブ３０´の製造方法と、この測定プローブ３０´を用いた仕事関数の測定方法は、第１実施形態と同様なので、その説明は省略する。
【００３８】
図６において、４つのドット状のＳｉＯ_２３３で囲まれる領域を１セルと呼ぶ。この１セルの１辺の長さをａ´、ドット状のＳｉＯ_２３３の１辺の長さをｂ´、このプローブ面の１辺の長さをｃ´としたとき、ＳｉＯ_２３３の面積Ｓ´は▲４▼´式で表される。
Ｓ´＝ｂ´^２・（ｃ´／ａ´）^２…▲４▼
また、図６において、この測定プローブ３０のプローブ面積に対するＳｉＯ_２３３の面積の割合をｒ´［％］としたとき、ｒ´は▲５▼´式で表される。
【００３９】
ｒ´＝Ｓ´／ｃ´^２・１００＝ｂ´^２／ａ´^２・１００…▲５▼´
従って、例えばａ´＝５００μｍ、ｂ´＝１μｍのときは、▲５▼´式から、ＳｉＯ_２３３の面積の割合ｒ´は、ｒ´＝０．０００４［％］である。また、空隙部３５に対するＳｉＯ_２３３の実効的な面積の割合ｒ_{ｅｆｆｅｃｔ}´［％］は、▲６▼式から、ｒ_{ｅｆｆｅｃｔ}´＝０．００１５６［％］である。
【００４０】
第１実施形態で説明した格子状のＳｉＯ_２３３と比べて、ＳｉＯ_２３３の実効的な面積の割合ｒ_{ｅｆｆｅｃｔ}´をさらに小さくすることができる。ｒ_{ｅｆｆｅｃｔ}´がこれくらい小さい値であれば、キャパシタの誘電体を空隙部３５のみと見なすことができ、固定電荷の影響を完全に無視することができる。
このように、本発明の第１、第２実施形態に係る仕事関数の測定方法によれば、ＳｉＯ_２３３によって、キャパシタの誘電体をほぼ空隙部３５のみで構成することができる。従って、Ｓｉチップ３１とＳｉＯ_２３３との界面にある固定電荷をゼロと見なすことができ、ｍｉｄ−ｇａｐ材料５２の仕事関数を容易、かつ迅速に測定することができる。
【００４１】
従来方式と比べて、被測定サンプル５０を多数作成する必要がない。また、被測定サンプル５０の作成方法は、Ｓｉウエーハ５１上に被測定対象のｍｉｄ−ｇａｐ材料５２を成膜するだけなので簡単である。さらに、測定プローブ３０は一度作成してしまえば破損するまで再使用が可能である。
【図面の簡単な説明】
【図１】本発明の実施形態に係る測定装置１００の構成例を示す概念図。
【図２】接地端子３の構造例を示す断面図。
【図３】測定プローブ３０の構成例を示す断面図と平面図。
【図４】第１実施形態に係る仕事関数の測定方法を示すフローチャート。
【図５】測定プローブ３０の他の構成例を示す概念図。
【図６】第２実施形態に係る測定プローブ３０´の構成例を示す平面図。
【図７】従来例に係る測定装置９０の構成例を示す概念図。
【図８】従来例に係る仕事関数の測定方法を示すフローチャート。
【図９】従来例に係るＶ_ｆｂと、Ｃ_ＯＸとの関係を示す図。
【図１０】金属と、ＳｉＯ_２と、Ｓｉのエネルギーバンド図。
【符号の説明】
１ステージ、３接地端子、５バイアス端子、１０Ｃ−Ｖ測定器、３０測定プローブ、３１Ｓｉチップ、３２Ａｌ膜、３３ＳｉＯ_２、３５空隙部（空気層）、５０被測定サンプル、５１Ｓｉウエーハ、５２ｍｉｄ−ｇａｐ材料、１００測定装置[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a work function measurement method and a measurement apparatus therefor, and more particularly to a work function measurement method and a measurement apparatus suitable for being applied to a metal film such as a mid-gap material.
[0002]
[Prior art]
In recent years, semiconductor devices have been increasingly miniaturized and highly integrated, and the gate length of a MOS transistor is approaching 0.1 μm. Accordingly, a metal film called a mid-gap material instead of polysilicon has been receiving attention as a constituent material of the gate electrode portion. This mid-gap material has such a property that its work function φ _m is between the work function of n ⁺ polysilicon and the work function of p ⁺ polysilicon, and as an example, titanium nitride (TiN ), Tantalum (Ta), tantalum nitride (TaN), and the like. Such a mid-gap material has a lower resistance than polysilicon doped with phosphorus, boron, or the like, and does not cause gate depletion. Therefore, the transistor current can be increased, which is advantageous for miniaturization of a transistor. It is.
[0003]
Further, when the gate electrode of a CMOS in which an nMOS transistor and a pMOS transistor are combined is made of polysilicon, usually, the nMOS transistor is made of polysilicon doped with phosphorus or the like, and the pMOS transistor is doped with boron or the like. Often, polysilicon is used.
On the other hand, when the gate electrode portion of the CMOS is formed of a mid-gap material, it is not necessary to change the impurities to be doped according to the nMOS transistor and the pMOS transistor. The process can be made compact. Such mid-gap material is formed by sputtering or the like, its electrical properties are often rated by the work function phi _m described above.
[0004]
FIG. 7 is a conceptual diagram showing a configuration example of a work function measuring device 90 according to a conventional example. The measuring device 90 includes a stage 91 that supports the sample 95 to be measured, a high-frequency CV (capacitance-voltage characteristic) measuring device 94, and a high-frequency CV measuring device (hereinafter, referred to as a CV measuring device). It comprises a ground terminal 92 and a bias terminal 93 each having one end connected to 94.
[0005]
The sample to be measured 95 includes a silicon (Si) wafer 96, a high-concentration layer 97 formed on the back surface of the Si wafer 96, and a silicon oxide film (SiO ₂ ) 98 formed on the surface of the Si wafer 96. And an electrode pattern 99 formed on the SiO ₂ 98. The conductivity type of the high concentration layer 97 is the same as that of the Si wafer. The electrode pattern 99 is formed by patterning a mid-gap material into an electrode shape.
[0006]
FIG. 10 is an energy band diagram of metal, SiO ₂ , and Si. The work function of Si was φ _s [V], the electron affinity of Si was _{ｓｉ si} [eV], the band gap of SiO ₂ was Eg _si [eV], and the impurity (dopant) concentration in Si was N _sub . At this time, φ _s is represented by equation (1).
φ _s = χ _si + Eg _si / 2 ± (kT / q) ln (N _sub / n _i ) (1)
Here, k is Boltzmann's constant (1.38e-23J / K), n i is the intrinsic carrier concentration (1.45E + 10cm-3, the temperature 300K) is. The symbol ± is determined by the type of the dopant in Si, and is-for n-type and + for p-type. As is apparent from equation (1), φ _s is determined by N _sub .
[0007]
Moreover, with these metals, and SiO _2, when bonded to the Si, bent band of Si surfaces to be bonded to SiO _2, and the Fermi level Qfai _m metal, and the Fermi level Qfai _s of Si match. In this state, when a voltage (φ _m −φ _s ) is applied to the metal, the band on the Si surface becomes flat as before bonding. This voltage is referred to as a flat band voltage V _fb [V], and is expressed by equation (2).
[0008]
V _fb = φ _m −φ _s ... (2)
The ▲ 2 ▼ equation is _{V fb} in ideal state without an interface to fixed charge _Q SS of SiO ₂ and Si [C / cm ^2], in fact, fixed charge Q at the interface between SiO ₂ and Si _SS [C / cm ² ] is present. Therefore, the actual V _fb is expressed by equation (3).
_{_{_{V fb = φ m -φ s -Q}}} SS / C OX ... ▲ 3 ▼
Here, C _OX [F / cm ² ] is the capacitance of the storage-side capacitor of the MOS structure composed of metal, SiO ₂ and Si. When the thickness of SiO _{2 in} the capacitor → 0, C _OX → ∞. In the formula (3), when C _OX → ∞, Q _SS / C _OX → 0.
[0009]
Figure 8 is a flowchart illustrating a method of measuring the work function phi _m of mid-gap material according to a conventional example. First, in step (S) 1 in the figure, a plurality of Si wafers 96 are prepared, and SiO ₂ 98 is formed on these Si wafers 96. Here, the thickness of the SiO ₂ 98 is changed between the respective Si wafers 96.
Next, in step 2 of FIG. 8, a mid-gap material to be measured is formed on the SiO ₂ 98 on each Si wafer 96 and patterned to form an electrode pattern 99, and the SiO ₂ 98 film is formed. Complete MOS capacitors with different thicknesses.
[0010]
Next, in Step 3 of FIG. 8, high-frequency CV measurement of a plurality of samples 95 to be measured having different thicknesses of SiO ₂ 98 is performed. This C-V measurements, the substrate concentration _N sub of Si wafer 96, the thickness d'of _SiO 2 98, the flat band voltage _{V fb} of the MOS capacitor, determining the capacitance _{C OX.} Further, the work function φ _s of the Si wafer 96 is obtained from N _sub obtained by the CV measurement. Next, in step 4 of FIG. 8, V _fb obtained by the CV measurement is plotted with respect to the film thickness of SiO ₂ 98.
[0011]
Figure 9 is a _{V fb} obtained in C-V measurement according to a conventional _example, it is a graph showing a relationship between _{C OX.} In FIG. 9, the horizontal axis indicates the reciprocal of the capacitance on the accumulation side of the MOS capacitor, 1 / _COX , and the vertical axis indicates V _fb [V]. V _fb when 1 / C _OX → 0 is obtained from the value of the vertical axis intercept in FIG. In step 5, V _fb when 1 / C _OX → 0 and the work function φ _{s of} silicon obtained in step 3 are applied to the above equation (3) to obtain the work function φ _m of the mid-gap material. Ask.
[0012]
[Patent Document 1]
JP-A-6-112289
[Problems to be solved by the invention]
By the way, according to the work function measuring method according to the conventional example, each time the work function φ _m of the mid-gap material is measured, SiO ₂ 98 having a different thickness is formed on a plurality of Si wafers 96, respectively. It is necessary to form a plurality of samples 95 to be measured by forming and patterning a mid-gap material on these SiO ₂ 98, respectively.
[0014]
Therefore, a complicated creation of the measured sample 95, and since that requires a large number of such measured sample 95, there is a problem that it takes a long time for the measurement of work function phi _m. When much labor and time for the measurement of work function phi _m it takes, consequently, there is a possibility that increase the manufacturing cost of the semiconductor device.
Accordingly, the present invention has been made to solve such a problem, and an object of the present invention is to provide a work function measuring method and a measuring device for measuring a work function of a conductive film easily and quickly.
[0015]
[Means for Solving the Problems]
In order to solve the above-described problems, a first work function measuring method according to the present invention is a method for measuring a work function of a conductive film formed on a substrate, and includes a method for measuring a work function of a semiconductor substrate and the semiconductor substrate. A capacitor having a gap between the semiconductor substrate and the conductive film by causing the space member of the measurement probe comprising the provided insulating space member and the conductive film on the substrate to face and contact each other; And measuring a CV characteristic of the capacitor, and calculating a work function of the conductive film from a result of the CV measurement.
[0016]
According to the first method for measuring a work function according to the present invention, the dielectric of the capacitor can be constituted substantially only by the void, and the fixed charge in the capacitor can be regarded as zero. Therefore, the work function of the conductive film can be easily and quickly measured.
According to a second work function measurement method of the present invention, in the first work function measurement method, the space members are provided so as to be scattered over the entire surface of the semiconductor substrate. It is assumed that. Here, the space members scattered over the entire surface of the semiconductor substrate are, for example, a lattice space member in which a plurality of lines extending in the vertical direction and the horizontal direction are orthogonal to each other, or such a lattice member. This is a dot-shaped space member in which an insulating member is arranged only at the intersection.
[0017]
Therefore, when the space member provided on the semiconductor substrate and the conductive film on the substrate are opposed to each other and are brought into contact with each other, the semiconductor substrate can be stably supported without bending. Thus, the size of the space member can be made sufficiently smaller than the size of the gap.
Further, the work function measuring device according to the present invention is a device for measuring a work function of a conductive film on a substrate, and is a measurement probe including a semiconductor substrate and an insulating space member provided on the semiconductor substrate. And a space member of the measurement probe and a conductive film on the substrate are respectively opposed to and in contact with each other to form a capacitor having a gap between the semiconductor substrate and the conductive film. It is characterized by comprising CV measuring means for measuring the V characteristic, and arithmetic processing means for calculating the work function of the conductive film from the measurement result of the CV characteristic.
[0018]
According to the work function measuring device according to the present invention, the dielectric of the capacitor can be constituted substantially only by the void, and the fixed charge in the capacitor can be regarded as zero. Therefore, the work function of the conductive film can be easily and quickly measured.
[0019]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a work function measurement method and a work function measurement apparatus according to an embodiment of the present invention will be described with reference to the drawings.
(1) First Embodiment FIG. 1 is a conceptual diagram showing a configuration example of a work function measuring device 100 according to an embodiment of the present invention. The measuring device 100 is a device for measuring the work function phi _m of mid-gap material used for the electrode of the semiconductor device. First, the measuring device 100 will be described.
[0020]
As shown in FIG. 1, the measuring apparatus 100 includes a stage 1, a high-frequency CV measuring instrument (hereinafter referred to as a CV measuring instrument) 10, and one end connected to the CV measuring instrument 10. And a measuring terminal 30 and the like.
The stage 1 is a metal base that supports the sample 50 to be measured. The surface of the stage 1 on which the sample 50 to be measured is mounted (hereinafter referred to as the mounting surface) has sufficient flatness with respect to the Si wafer 51. The mounting surface is provided with a plurality of suction holes (not shown). An exhaust pump (not shown) is connected to the suction hole, and the sample to be measured 50 is fixed to the mounting surface by operating the exhaust pump.
[0021]
The CV measuring device 10 is a device that measures a capacitance between the ground terminal 3 and the bias terminal 5 by applying a bias voltage in which a high frequency is superimposed between the ground terminal 3 and the bias terminal 5. The CV measuring device 10 includes a CPU (central processing unit), a ROM (read only memory) storing a software program for executing high frequency CV measurement (hereinafter, referred to as a measurement sequence), a bias condition, and the like. A random access memory (RAM) for storing input settings, a monitor unit for displaying input settings and measurement results, a power supply, and the like. The CV measurement described later (steps A3 and A4 in FIG. 4) is performed by the CPU in the CV measurement device 10 reading out and executing the input settings stored in the RAM and the measurement sequence stored in the ROM. Done.
[0022]
As the measurement probe 30, for example, as shown in FIG. 3 (B), a probe in which SiO ₂ lines each having a width of about 1 μm are formed vertically and horizontally at an interval of about 500 μm on the surface of an Si chip 31 is used. The method of forming the measurement probe 30 is as follows. First, an impurity of the same conductivity type as that of the wafer is doped at a high concentration on the back surface of the Si wafer. For example, when the Si wafer is n-type, an n-type impurity such as phosphorus is doped at a high concentration.
[0023]
Then, a SiO ₂ of several hundreds number of about 1000Å on the surface of the Si wafer. The formation of this SiO ₂ is performed by, for example, thermal oxidation or CVD (chemical vapor deposition). Then, this SiO ₂ is patterned in a lattice shape by photolithography and wet etching. For this wet etching, DHF (dilute hydrofluoric acid aqueous solution) is used. Thereby, the surface of the Si wafer is terminated with hydrogen. As shown in FIG. 3B, when the lattice spacing of SiO ₂ 33 is a and the dimensional width of SiO ₂ 33 is b, a = 500 μm and b = 1 μm.
[0024]
Here, it is desirable that the lattice-shaped SiO ₂ 33 shown in FIG. 3B be formed on the entire surface of the Si chip 31. Thus, the Si chip 31 can be stably supported by the mid-gap material 52, and the deflection of the Si chip 31 due to its own weight can be prevented. Further, by forming SiO ₂ 33 on the entire surface of the Si chip 31, the lattice spacing a can be made as large as possible and its dimensional width b can be made as small as possible.
[0025]
Thereafter, an Al film 32 (see FIG. 1) is formed on the back surface of the Si wafer by a sputtering method. Then, the Si wafer is diced into a square having a side length of 2.5 mm, for example, to complete the measurement probe 30. Once created, the measurement probe 30 thus created can be used repeatedly until it is damaged (reusable), and need not be created each time a measurement is made. The other end of the ground terminal 3 is connected to the back surface of the measurement probe 30.
[0026]
FIG. 2 is a sectional view showing an example of the structure of the ground terminal 3. As shown in FIG. 2, the ground terminal 3 has a shape as if, for example, a probe head of an ordinary manual prober has been modified. A suction hole connected to an exhaust pump (not shown) is provided on a surface of the ground terminal 3 that supports the measurement probe 30 (hereinafter, referred to as a support surface). By exhausting the exhaust pump, the Al film 32 side of the measurement probe 30 is vacuum-adsorbed and fixed to the support surface of the ground terminal 3.
[0027]
As shown in FIG. 1, the sample 50 to be measured is composed of a Si wafer 51 and a mid-gap material 52 formed on the Si wafer 51 by a sputtering method or the like. That is, as the sample 50 to be measured, a wafer having a mid-gap material formed on Si or SiO ₂ by a sputtering method or the like is used as it is. Compared with the conventional sample to be measured, there is no need to pattern the mid-gap material, and the preparation is simple.
[0028]
Next, using the measuring device 100, a method of measuring the work function phi _m of mid-gap material 52 is described.
Figure 4 is a flowchart illustrating a method of measuring the work function phi _m of mid-gap material 52. First, in step A1 of FIG. 4, a measurement probe 30 having a lattice-like SiO ₂ 33 on a surface (hereinafter referred to as a probe surface) facing a mid-gap material to be measured at the time of high-frequency CV measurement ( (See FIG. 1). As described above, once the measurement probe 30 is prepared, it can be reused, and it is not necessary to create it every time measurement is performed.
[0029]
Next, in step A2 of FIG. 4, a sample 50 to be measured is prepared. As described above, a wafer in which the mid-gap material 52 is formed on Si or SiO ₂ by a sputtering method or the like is used for the sample 50 to be measured. Then, in step A3 of FIG. 4, the measurement target 50 is subjected to high-frequency CV measurement using the measurement apparatus 100.
That is, first, as shown in FIG. 2, the Al film 32 side of the measurement probe 30 is vacuum-adsorbed to the ground terminal 3. Next, as shown in FIG. 3A, the lattice-shaped SiO ₂ 33 and the mid-gap material 52 are brought into contact with each other so as to face each other. Then, the bias terminal 5 (see FIG. 1) is connected to the mid-gap material 52. While maintaining this state, as shown in FIG. 3A, a bias voltage is applied to a bias terminal of a capacitor formed by the measurement probe 30 and the mid-gap material film 52. By the CV measurement, the substrate concentration _Nsub of the Si chip 31, the capacitance _Cfb of the capacitor when the band of the Si chip 31 becomes flat, the flat band voltage _{Vfb, and the} like are obtained. Also, φ _s is obtained by applying this N _sub to the equation (1).
[0030]
Meanwhile, as shown in FIG. 3 (A), between the grid-like _SiO 2 33 and mid-gap material 52 and is a Si chip 31 other than the area where contact with mid-gap material _{52, SiO} 2 33 A gap portion (air layer) 35 having the same thickness as that of the air gap is provided. The gap portion 35, fixed charge _{Q SS} such as SiO ₂ is not present.
On the probe surface of the measurement probe 30, the area of the lattice-shaped SiO ₂ 33 is extremely smaller than the area of the gap 35. For example, in the probe surface of the measuring probe 30 shown in FIG. 3 (B), when the lattice spacing of _SiO 2 33 is a, the dimensional width of the _SiO 2 33 and is b, the length of one side of the probe surface and is c, The area S of the lattice-shaped SiO ₂ 33 is expressed by equation (4).
[0031]
S = (2ab−b ² ) · (c / a) ² (4)
In FIG. 3B, the ratio r [%] of the area of the SiO ₂ 33 to the area of the probe surface (hereinafter, referred to as the probe area) is expressed by equation (5).

In this example, a = 500 μm and b = 1 μm. Also, it is assumed that C = 2.5 mm. Then, from the equation (5), the ratio r [%] of the area of the SiO ₂ 33 is r = 0.4%. Further, the gap portion ratio _{r effect} [%] of the effective area of the _SiO 2 33 for (air layer) 35 is represented by ▲ 6 ▼ expression.
[0032]
r _effect = ε _OX · r ... (6)
ε _OX is the relative dielectric constant of SiO ₂ , where ε _OX = 3.9. Therefore, from the equation (6), the effective area ratio r _effect of the SiO ₂ 33 is r _effect = _1.56 [%].
If the effective area ratio r _{effect of the} SiO ₂ 33 is about 2% of the probe area, it can be considered that the probe area is divided by the area of the void 35. Therefore, as shown in FIG. 3A, the capacitor (C) including the measurement probe 30 and the sample to be measured 50 can be regarded as a capacitor (C _air ) having only the gap 35 as a dielectric. In equation (3), Q _SS → 0 can be satisfied.
[0033]
Thus, the value of the flat band voltage V _fb obtained in C-V measurements, the value of phi _s, by numeric input the Q _{SS = 0} to ▲ 3 ▼ expression can immediately calculate the φm . 4 are executed by the CV measuring device 10 of the measuring apparatus 100.
In this first embodiment, the shape of the _SiO 2 33 to be formed on the probe surface of the measuring probe 30 and a lattice shape, the lattice spacing a of the _SiO 2 33 and 500 [mu] m, 1 [mu] m dimension width b of _SiO 2 33 Has been described. However, the numerical values of a and b are not limited. It is desirable that the lattice spacing a be as large as possible and the dimensional width b be as small as possible so that the Si chip 31 does not bend under its own weight. This is to reduce the ratio r _effect [%] of the effective area of the SiO ₂ 33 to the void (air layer) 35 as much as possible.
[0034]
In the first embodiment, the case where the Si wafer on which the lattice-shaped SiO ₂ 33 is formed is diced to form the chip-shaped measurement probe 30 has been described. However, the measurement probe 30 is not limited to a chip. For example, as shown in FIG. 5A, a Si wafer on which a lattice-like SiO ₂ 33 is formed may be used as it is as the measurement probe 30 without dicing.
[0035]
In this case, as shown in FIG. 5B, the wafer-shaped measurement probe 30 and the sample to be measured 50 are overlapped with each other with an orientation flat (hereinafter referred to as an orientation flat) shifted. Then, the ground terminal 3 is connected on the Al film of the measurement probe 30 and the bias terminal 5 is connected to the mid-gap material exposed from the orientation flat of the measurement probe 30. By devising the superposition of the measurement probe 30 and the sample 50 to be measured, the CV measurement can be performed in the same manner as in the case where the chip-shaped measurement probe 30 is used.
[0036]
In the first embodiment, the mid-gap material 52 corresponds to the conductive film of the present invention, and the Si wafer 51 corresponds to the substrate of the present invention. Further, the Si chip 31 corresponds to the semiconductor substrate of the present invention, and the SiO ₂ 33 corresponds to the insulating space member of the present invention. Further, the CV measuring device 10 corresponds to the CV measuring means and the arithmetic processing means of the present invention.
(2) Second Embodiment In the first embodiment described above, the case where the CV measurement of the sample 50 to be measured is performed using the measurement probe 30 having the lattice-shaped SiO ₂ 33 on the probe surface has been described. However, the shape of this SiO ₂ 33 is not limited to a lattice shape.
[0037]
FIG. 6 is a conceptual diagram illustrating a configuration example of a measurement probe 30 ′ according to the second embodiment of the present invention. As shown in FIG. 6, the SiO ₂ 33 formed on the probe surface of the measurement probe 30 ′ is not in the form of a lattice, but is in the form of dots in which SiO ₂ is arranged only at the intersections of such a lattice. The method for manufacturing the measurement probe 30 'and the method for measuring the work function using the measurement probe 30' are the same as those in the first embodiment, and thus description thereof will be omitted.
[0038]
In FIG. 6, a region surrounded by four dot-shaped SiO ₂ 33 is called one cell. Assuming that the length of one side of this one cell is a ', the length of one side of the dot-shaped SiO ₂ 33 is b', and the length of one side of the probe surface is c ', the area of SiO ₂ 33 S ′ is represented by the formula (4) ′.
S ′ = b ′ ² · (c ′ / a ′) ² … ▲ 4 ▼
In FIG. 6, when the ratio of the area of the SiO ₂ 33 to the probe area of the measurement probe 30 is represented by r ′ [%], r ′ is expressed by the formula (5) ′.
[0039]
^{r'= S'/ c'2 · 100} = b'2 / a'2 · 100 ... ▲ 5 ▼ '
Therefore, for example, when a ′ = 500 μm and b ′ = 1 μm, the ratio r ′ of the area of the SiO ₂ 33 is r ′ = 0.0004 [%] from the equation (5) ′. Further, the effective area ratio r _effect 'of the SiO ₂ 33 to the gap 35 is r _effect ' = 0.00156 [%] from Equation (6).
[0040]
The effective area ratio r _effect ′ of the SiO ₂ 33 can be further reduced as compared with the lattice-shaped SiO ₂ 33 described in the first embodiment. If r _effect ′ is such a small value, the dielectric of the capacitor can be regarded as only the gap 35, and the effect of the fixed charge can be completely ignored.
As described above, according to the work function measuring methods according to the first and second embodiments of the present invention, the dielectric material of the capacitor can be constituted by the voids 35 only by the SiO ₂ 33. Therefore, the fixed charge at the interface between the Si chip 31 and the SiO ₂ 33 can be regarded as zero, and the work function of the mid-gap material 52 can be measured easily and quickly.
[0041]
Compared with the conventional method, there is no need to create a large number of samples 50 to be measured. Further, the method of preparing the sample 50 to be measured is simple because only the mid-gap material 52 to be measured is formed on the Si wafer 51. Furthermore, once created, the measurement probe 30 can be reused until it is damaged.
[Brief description of the drawings]
FIG. 1 is a conceptual diagram showing a configuration example of a measuring device 100 according to an embodiment of the present invention.
FIG. 2 is a sectional view showing a structural example of a ground terminal 3;
FIG. 3 is a cross-sectional view and a plan view showing a configuration example of a measurement probe 30.
FIG. 4 is a flowchart showing a work function measurement method according to the first embodiment.
FIG. 5 is a conceptual diagram showing another configuration example of the measurement probe 30.
FIG. 6 is a plan view showing a configuration example of a measurement probe 30 ′ according to the second embodiment.
FIG. 7 is a conceptual diagram showing a configuration example of a measuring device 90 according to a conventional example.
FIG. 8 is a flowchart showing a work function measuring method according to a conventional example.
[9] and _{V fb} according to the conventional _example, shows the relationship between _{C OX.}
FIG. 10 is an energy band diagram of metal, SiO ₂ , and Si.
[Explanation of symbols]
1 stage, 3 ground terminal, 5 bias terminal, 10 CV measuring instrument, 30 measurement probe, 31 Si chip, 32 Al film, 33 SiO ₂ , 35 void (air layer), 50 sample to be measured, 51 Si wafer , 52 mid-gap material, 100 measuring device

Claims

A method for measuring a work function of a conductive film formed on a substrate,
The space member of the measurement probe comprising a semiconductor substrate and an insulating space member provided on the semiconductor substrate is opposed to and contacted with the conductive film on the substrate, respectively, so that the semiconductor substrate and the conductive material are in contact with each other. Forming a capacitor having a void between the film and measuring a CV characteristic of the capacitor;
Calculating the work function of the conductive film from the result of the CV measurement.

The space member,
The method for measuring a work function according to claim 1, wherein the work function is provided so as to be scattered on the entire surface of the semiconductor substrate.

An apparatus for measuring a work function of a conductive film on a substrate,
A measurement probe comprising a semiconductor substrate and an insulating space member provided on the semiconductor substrate,
The space member of the measurement probe and the conductive film on the substrate are opposed to each other and contacted to form a capacitor having a gap between the semiconductor substrate and the conductive film. CV measuring means for measuring a V characteristic;
A work function measuring device for calculating a work function of the conductive film from a measurement result of the CV characteristic.