【０００１】
【発明の属する技術分野】
本発明は、パーソナルコンピュータにおいて、そのホストにハードディスク装置やＣＤ装置或いはＤＶＤ装置等のドライブ装置を標準規格であるＡＴＡ／ＡＴＡＰＩによるインタフェースを用いて接続する技術に関する。
【０００２】
【従来の技術】
パーソナルコンピュータ（以下「パソコン」という）は、ＣＰＵ（中央処理装置）やＢＩＯＳ（Ｂａｓｉｃ Ｉｎｐｕｔ／Ｏｕｔｐｕｔ Ｓｙｓｔｅｍ）等からなる上位装置即ちホストと周辺装置とからなる。周辺装置の内のハードディスク装置やＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ）装置或いはＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）装置等のドライブ装置は、通常、標準規格であるＡＴＡ／ＡＴＡＰＩに基づくインタフェースによってホストに接続される（例えば非特許文献１参照）。ＡＴＡ（ＡＴ Ａｔｔａｃｈｍｅｎｔ）規格はハードディスク装置を対象にし、ＡＴＡＰＩ（ＡＴＡ Ｐａｃｋｅｔ Ｉｎｔｅｒｆａｃｅ）規格は、ＣＤ装置やＤＶＤ装置を対象にしている。
【０００３】
ＡＴＡ／ＡＴＡＰＩインタフェースには、プライマリとセカンダリがあり、プライマリとセカンダリのそれぞれに図４に示すように、マスタ２とスレーブ３が用意され、バス線４を介してマスタ２のドライブ装置とスレーブ３のドライブ装置がホスト１へ接続される。
【０００４】
ＡＴＡ／ＡＴＡＰＩインタフェースに接続されたドライブ装置は、パソコンの起動時にホストによってそれらの接続が確認される。この接続の確認は、ＢＩＯＳの動作の段階で行なわれる。そして通常は、プライマリのマスタ→同スレーブ→セカンダリのマスタ→同スレーブの順で接続の確認が行われる。各ドライブ装置はそれぞれ、ホストからのＡＴＡ／ＡＴＡＰＩコマンドに対して応答を返し、ホストはこの応答により接続を確認する。
【０００５】
図５に示すように、ドライブ装置５は、ディスクの駆動装置、信号の記録再生のためのヘッドやピックアップ及びその駆動装置等からなる本体６に加えて、これら装置の制御や信号の入出力及びインタフェース等を行なうコントローラ７を有している。コントローラ７は、マイクロコンピュータ（ＭＣ）８やＤＳＰ（ディジタル信号処理回路）９等を搭載した回路基板によって構成される。ドライブ装置５は、バス線４を介してホスト１に接続される。
【０００６】
上記の応答は、ＤＳＰ９が有するマスタ用レジスタ（ＲＧ）１０及びスレーブ用レジスタ（ＲＧ）１１を用いて行なわれる。レジスタ１０，１１は、それぞれＡＴＡ／ＡＴＡＰＩ規格で定められたタスクファイルとなるもので、図６に示すように、８ビット構成のＳＴＡＴＵＳレジスタ１２及びＥＲＲＯＲレジスタ１３とその他の幾つかのレジスタからなる。ＳＴＡＴＵＳレジスタ１２及びＥＲＲＯＲレジスタ１３にはＡＴＡ／ＡＴＡＰＩ規格で定められた値が設定されており、マスタ２は、ＡＴＡ／ＡＴＡＰＩコマンドがあったときにレジスタ１２，１３をホスト１に返す。具体的には、マスタ２のＤＳＰ９は、ホスト１がレジスタ１２，１３の値を読める状態にする。ホスト１は、その値を読み取り、読み取った値と自分が持っているドライブ装置の規格値とを照合し、一致していれば、ＡＴＡ／ＡＴＡＰＩコマンドがドライブ装置にて処理されたと判断し、コマンドの応答の内容から接続があると認識する。
【０００７】
いま、図７に示すように、マスタ２は接続されているがスレーブの接続がない場合、スレーブに対するＡＴＡ／ＡＴＡＰＩコマンド１４があったときにマスタ２はスレーブに代わってスレーブ用レジスタ１１のＳＴＡＴＵＳレジスタ１２、ＥＲＲＯＲレジスタ１３をホスト１に返し、応答１５とする。ホスト１はその値を読み取り、読み取った値と自分が持っている規格値とを照合し、一致していれば、ＡＴＡ／ＡＴＡＰＩコマンドがドライブ装置にて処理されたと判断し、コマンドの応答の内容から接続がないと認識する。スレーブ用レジスタ１１の値は、マスタ用とは異なっており、ＡＴＡ／ＡＴＡＰＩ規格の中で Ｓｉｎｇｌｅ Ｄｅｖｉｃｅ Ｃｏｎｆｉｇｕｒａｔｉｏｎ規格（以下「シャドウ応答規格」という）として定められている。従って、スレーブ用レジスタ１１の値は、シャドウ応答規格の応答値として定義することができる。
【０００８】
さて、ＡＴＡ／ＡＴＡＰＩ規格は、規格改訂の多くの変遷があり、ＡＴＡ−１から始まって、ＡＴＡ／ＡＴＡＰＩ−６に至っている。シャドウ応答規格は、図８に示すように、ｆｉｒｓｔ ｍｅｔｈｏｄ、ｓｅｃｏｎｄ ｍｅｔｈｏｄ又は表記は無いがｆｉｒｓｔ ｍｅｔｈｏｄと内容が同じもののいずれかであるが、いずれであるかは規格によってまちまちであり、定まっていない。
【０００９】
ところで、ホスト１とマスタ２とが必ずしも最新のシャドウ応答規格を採用しているとは限らず、また、ホスト１とマスタ２とが同じシャドウ応答規格を採用しているとは限らない。規格が一致しない場合は、ＡＴＡ／ＡＴＡＰＩコマンドがドライブ装置にて処理されたかどうか判断がつかず、ホスト１は繰り返し接続確認の処理を行ない、相当の時間が経ってから接続がないと仮定して確認を終了する。そのために起動時間が長くなる。
【００１０】
【非特許文献１】
ＡＮＳＩ（米国規格協会）発行 Ｉｎｆｏｒｍａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ ＡＴ Ａｔｔａｃｈｍｅｎｔ ｗｉｔｈ Ｐａｃｋｅｔ Ｉｎｔｅｒｆａｃｅ ５ （ＡＴＡ／ＡＴＡＰＩ−５）， Ｔ１３ １３２１Ｄ Ｒｅｖｉｓｉｏｎ ３
【００１１】
【発明が解決しようとする課題】
ホスト１とマスタ２とでシャドウ応答規格が一致しない場合に起こる起動の長時間化は、起動の度に起こり、パソコンの利便性を著しく損ねることとなる。
【００１２】
本発明の目的は、ホストとマスタでシャドウ応答規格が一致しない場合に起こる起動の長時間化を回避可能なＡＴＡ／ＡＴＡＰＩ規格採用のドライブ装置を提供することにある。
【００１３】
【課題を解決するための手段】
上記目的を達成するための本発明のドライブ装置は、ＡＴＡ／ＡＴＡＰＩ規格に基づいて上位装置に接続され、更に、自ドライブ装置がマスタとして接続されているがスレーブとなるドライブ装置が接続されていない場合に、ＡＴＡ／ＡＴＡＰＩ規格が有するシャドウ応答規格に基づいて、スレーブが不在であることを確認するためのシャドウ応答を上位装置との間で行なうドライブ装置であって、上位装置との間でのシャドウ応答が所定の回数を超えて繰り返された場合にシャドウ応答が不一致であるとしてその不一致情報を記憶するメモリと、起動時に該メモリに不一致情報が記憶されている場合にシャドウ応答のために設定する応答値を別の値に変更する信号処理回路とを備えていることを特徴とする。
【００１４】
ドライブ装置がパソコンに装填されてから初めて起動が行なわれる場合に、シャドウ応答が不一致であれば不一致情報がメモリに記憶され、次回の起動では変更した応答値で、即ち二種類の内の一致する方の値が採用されてシャドウ応答が行なわれるので、次回からはシャドウ応答の不一致が解消され、早い起動を得ることができる。
【００１５】
【発明の実施の形態】
以下、本発明に係るＡＴＡ／ＡＴＡＰＩ規格採用のドライブ装置を図面に示した発明の実施の形態を参照して更に詳細に説明する。
【００１６】
図１において、５は、本発明のドライブ装置、６は、ディスクの駆動装置、信号の記録再生のためのヘッドやピックアップ及びその駆動装置等（図示を省略する）からなる、ドライブ装置５の本体、７は、本体６の各装置の制御や信号の入出力及びインタフェース等を行なうコントローラ、８は、コントローラ７の全体を制御するマイクロコンピュータ（ＭＣ）、９は、マイクロコンピュータ８の制御の基にホスト１への応答を行なうＤＳＰ（ディジタル信号処理回路）、１０，１１は、ＤＳＰ９が有するそれぞれマスタ用のレジスタ（ＲＧ）、スレーブ用のレジスタ、１６は、ＤＳＰ９が応答を行なう際に用いるメモリ、１７，１８は、メモリ１６に構成される、それぞれデータファイル（ＤＦ）及びプログラムファイル（ＰＦ）を示す。メモリ１６には、書き換え可能な不揮発性メモリ、例えばＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌ Ｅｒａｓａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）やフラッシュＲＯＭ等が用いられる。
【００１７】
レジスタ１０，１１は、それぞれＡＴＡ／ＡＴＡＰＩ規格で定められたタスクファイルとなるもので、図６に示すように、８ビット構成のＳＴＡＴＵＳレジスタ１２及びＥＲＲＯＲレジスタ１３とその他の幾つかのレジスタからなる。ＳＴＡＴＵＳレジスタ１２及びＥＲＲＯＲレジスタ１３にはＡＴＡ／ＡＴＡＰＩ規格で定められた値が応答値として設定されており、スレーブ用レジスタ１１には、ドライブ装置５が採用するＡＴＡ／ＡＴＡＰＩ規格のバージョンに従って、図８に示す内容的に二種類のいずれかが設定される。
【００１８】
データファイル１７には、後で述べるシャドウ応答の情報と図８に示す内容的に二種類の双方のＳＴＡＴＵＳレジスタ１２及びＥＲＲＯＲレジスタ１３の値が格納される。また、プログラムファイル１７には、ＤＳＰ９が実行する本発明による応答の手順がシャドウ応答処理プログラムとして格納される。
【００１９】
続いて、マスタとなったドライブ装置５のＤＳＰ９がプログラムファイル１７に格納されているシャドウ応答処理プログラムに従って行なうシャドウ応答の処理を説明する。処理は、シャドウ応答不一致の検知処理と初期化処理とによって構成される。
【００２０】
シャドウ応答不一致の検知処理のフローチャートを図２に示す。シャドウ応答の不一致の検知処理が開始されると、ステップＳ１で、ホスト１からのＡＴＡ／ＡＴＡＰＩコマンドから、スレーブが選択されたか否かを判断する。ＡＴＡ／ＡＴＡＰＩ規格上、ホスト１からのＡＴＡ／ＡＴＡＰＩコマンドがスレーブ対象であるか否かを知ることができる。スレーブが選択されていればステップＳ２に、選択されていなければステップＳ６に進む。ステップＳ２で、スレーブが選択されていればスレーブ用レジスタ１１のＳＴＡＴＵＳレジスタ１２をホスト１に返しているので、ホスト１がその値を読み出したか否かを確認する。ホスト１により読み出しが行なわれていればステップＳ３に、読み出しが行なわれていなければステップＳ６に進む。ステップＳ３で、ＤＳＰ９が有するカウンタに１を加える。続いて、ステップＳ４で、カウンタが一定値を超えていればステップＳ５に、一定値を超えていなければステップＳ１に戻る。処理はカウンタが一定値を超えるまで繰り返される。
【００２１】
この一定値は、シャドウ応答の不一致を確実に確認することができ、かつ不一致によるホスト１のＳＴＡＴＵＳレジスタ１２の読み出し繰返し回数よりも少ない値であり、例えば１００程度である。なお、不一致のときのホスト１による読み出しの繰返しは、通常数千回に達する。ステップＳ５で、シャドウ応答が不一致であることをシャドウ応答の情報としてデータファイル１７に記録する。このとき、不一致となったスレーブ用レジスタ１１の値が ｆｉｒｓｔ ｍｅｔｈｏｄ 又は ｓｅｃｏｎｄ ｍｅｔｈｏｄ のどちらであったかもシャドウ応答の情報として記録しておく。続いて、ステップＳ６では、カウンタを初期化し、不一致検知処理を終了する。
【００２２】
次に、初期化処理のフローチャートを図３に示す。電源投入直後の起動の開始時には、スレーブ用レジスタ１１は空白であり（他のすべてのレジスタも同様である）、初期化処理によりここに値が設定される。
【００２３】
まず、ステップＳ１１で、ドライブ装置５自身がマスタとして接続されており、スレーブにはドライブ装置が無いことを確かめる。この確認は、ＡＴＡ規格に基づいて行なわれる。確認されればステップＳ１２に進み、確認されなければ処理を終了する。ステップＳ１２で、データファイル１７にシャドウ応答の情報が記録されているかを調べる。記録があればステップＳ１３に進み、記録が無ければステップＳ１４に進む。
【００２４】
ステップＳ１３で、データファイル１７にはシャドウ応答が不一致となったスレーブ用レジスタ１１の値がどちらであったかがシャドウ応答の情報として記録されているので、その情報を基に別の方のレジスタ値をデータファイル１７から読み出してスレーブ用レジスタ１１に設定する。即ち、シャドウ応答を設定する。ステップＳ１４では、コントローラ７がデフォルトとして予め決めてある方の値をデータファイル１７から読み出してスレーブ用レジスタ１１に設定し、シャドウ応答を設定する。ステップＳ１３，Ｓ１４によりシャドウ応答が設定されたので初期化処理を終了する。
【００２５】
説明の便宜上、シャドウ応答不一致の検知処理を先に、初期化処理を後に説明したが、実際の動作は、初期化処理が先に行なわれる。そして、過去に一度不一致があれば、次からはシャドウ応答の一致する値がスレーブ用レジスタ１１に設定されることになる。この不一致の検知が図２に示した検知処理によって行なわれる。
【００２６】
従って、本実施形態により、シャドウ応答の不一致によるホスト１によるレジスタ１１の読み出しの繰返しは、最初の一回の起動に留まり、以降からは繰返しが回避される。
【００２７】
【発明の効果】
本発明によれば、シャドウ応答の一致する値がスレーブ用レジスタに自動的に設定されるので、ホストとマスタでシャドウ応答規格が一致しない場合に起こる起動の長時間化を回避可能なドライブ装置を実現することができる。
【図面の簡単な説明】
【図１】本発明に係るＡＴＡ／ＡＴＡＰＩ規格採用のドライブ装置の発明の実施の形態を説明するための構成図。
【図２】本発明のドライブ装置が実行するシャドウ応答不一致の検知処理を説明するためのフローチャート。
【図３】本発明のドライブ装置が実行する初期化処理を説明するためのフローチャート。
【図４】ＡＴＡ／ＡＴＡＰＩ規格に基づく装置構成を説明するための構成図。
【図５】従来のドライブ装置を説明するための構成図。
【図６】マスタ用及びスレーブ用レジスタの構成を説明するための図。
【図７】スレーブが接続されない場合の装置構成を説明するための構成図。
【図８】ＡＴＡ／ＡＴＡＰＩ規格によるスレーブ用レジスタの値を説明するための図。
【符号の説明】
１…ホスト、２…マスタ、３…スレーブ、４…バス線、５…ドライブ装置、６…ドライブ装置本体、７…コントローラ、８…マイクロコンピュータ、９…ディジタル信号処理回路（ＤＳＰ）、１０…マスタ用レジスタ、１１…スレーブ用レジスタ、１２…ＳＴＡＴＵＳレジスタ、１３…ＥＲＲＯＲレジスタ、１６…メモリ、１７…データファイル、１８…プログラムファイル。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a technology for connecting a drive device such as a hard disk device, a CD device or a DVD device to a host of a personal computer using an interface based on ATA / ATAPI which is a standard.
[0002]
[Prior art]
A personal computer (hereinafter, referred to as a "personal computer") includes a host device and a peripheral device, such as a CPU (central processing unit) and a BIOS (Basic Input / Output System). A drive device such as a hard disk device, a CD (Compact Disc) device or a DVD (Digital Versatile Disc) device among the peripheral devices is usually connected to the host by an interface based on ATA / ATAPI which is a standard (for example, non-patented). Reference 1). The ATA (AT Attachment) standard targets hard disk devices, and the ATAPI (ATA Packet Interface) standard targets CD devices and DVD devices.
[0003]
The ATA / ATAPI interface includes a primary and a secondary. As shown in FIG. 4, a master 2 and a slave 3 are prepared for each of the primary and secondary, and a drive device of the master 2 and a slave 3 are connected via a bus line 4. The drive device is connected to the host 1.
[0004]
The connection of the drive devices connected to the ATA / ATAPI interface is confirmed by the host when the personal computer is started. Confirmation of this connection is performed during the operation of the BIOS. Usually, the connection is confirmed in the order of primary master → slave → secondary master → slave. Each drive device returns a response to the ATA / ATAPI command from the host, and the host confirms the connection based on the response.
[0005]
As shown in FIG. 5, the drive device 5 includes a disk drive device, a head 6 for recording and reproducing signals and a main body 6 including a drive device thereof, etc., as well as control of these devices and input / output of signals. It has a controller 7 that performs an interface and the like. The controller 7 is configured by a circuit board on which a microcomputer (MC) 8, a DSP (digital signal processing circuit) 9, and the like are mounted. The drive device 5 is connected to the host 1 via the bus line 4.
[0006]
The above response is performed using the master register (RG) 10 and the slave register (RG) 11 of the DSP 9. Each of the registers 10 and 11 is a task file defined by the ATA / ATAPI standard. As shown in FIG. 6, the registers 10 and 11 are composed of an 8-bit STATUS register 12, an ERROR register 13, and some other registers. Values defined by the ATA / ATAPI standard are set in the STATUS register 12 and the ERROR register 13, and the master 2 returns the registers 12 and 13 to the host 1 when an ATA / ATAPI command is issued. Specifically, the DSP 9 of the master 2 sets the host 1 in a state where the values of the registers 12 and 13 can be read. The host 1 reads the value, compares the read value with the standard value of the drive device that the host 1 has, and if the values match, determines that the ATA / ATAPI command has been processed by the drive device, and It recognizes that there is a connection from the contents of the response.
[0007]
Now, as shown in FIG. 7, when the master 2 is connected but the slave is not connected, when the ATA / ATAPI command 14 for the slave is issued, the master 2 replaces the slave and the STATUS register of the slave register 11. 12, the ERROR register 13 is returned to the host 1, and the response 15 is set. The host 1 reads the value, compares the read value with its own standard value, and if the values match, determines that the ATA / ATAPI command has been processed by the drive device, and the content of the command response. Recognizes that there is no connection. The value of the slave register 11 is different from that of the master register, and is defined in the ATA / ATAPI standard as the Single Device Configuration standard (hereinafter referred to as “shadow response standard”). Therefore, the value of the slave register 11 can be defined as a response value of the shadow response standard.
[0008]
Now, the ATA / ATAPI standard has undergone many changes in the standard revision, starting with ATA-1 and reaching ATA / ATAPI-6. As shown in FIG. 8, the shadow response standard does not have a first method, a second method, or a notation, but has the same content as the first method. However, which one is different depending on the standard and is not determined.
[0009]
By the way, the host 1 and the master 2 do not always adopt the latest shadow response standard, and the host 1 and the master 2 do not always adopt the same shadow response standard. If the standards do not match, it cannot be determined whether or not the ATA / ATAPI command has been processed by the drive device, and the host 1 repeatedly performs a connection confirmation process, assuming that there is no connection after a considerable time. Finish checking. Therefore, the start-up time becomes longer.
[0010]
[Non-patent document 1]
ANSI (American National Standards Institute) Information Technology AT Attachment with Packet Interface 5 (ATA / ATAPI-5), T13 1321D Revision 3
[0011]
[Problems to be solved by the invention]
The prolonged startup that occurs when the shadow response standards do not match between the host 1 and the master 2 occurs every time the host 1 starts, and significantly degrades the convenience of the personal computer.
[0012]
An object of the present invention is to provide a drive device adopting the ATA / ATAPI standard, which can avoid a long startup time when the shadow response standard does not match between the host and the master.
[0013]
[Means for Solving the Problems]
A drive device of the present invention for achieving the above object is connected to a higher-level device based on the ATA / ATAPI standard, and further has its own drive device connected as a master, but not a slave drive device. In this case, based on the shadow response standard of the ATA / ATAPI standard, the drive device performs a shadow response for confirming that the slave is absent with the higher-level device. A memory for storing mismatch information when the shadow response is repeated more than a predetermined number of times as a shadow response is determined to be mismatched, and a setting for the shadow response when the mismatch information is stored in the memory at startup. And a signal processing circuit for changing the response value to be changed to another value.
[0014]
When the drive is started for the first time after being loaded into the personal computer, if the shadow responses do not match, mismatch information is stored in the memory, and the next time the drive is started, the changed response value is used, that is, the two types match. Since the shadow response is performed by adopting this value, the inconsistency of the shadow response is resolved from the next time, and a quick start can be obtained.
[0015]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a drive device adopting the ATA / ATAPI standard according to the present invention will be described in more detail with reference to embodiments of the present invention shown in the drawings.
[0016]
In FIG. 1, reference numeral 5 denotes a drive device of the present invention, and reference numeral 6 denotes a main body of the drive device 5 including a disk drive device, a head and pickup for recording and reproducing signals, and a drive device thereof (not shown). , 7 are controllers for controlling each device of the main body 6 and inputting / outputting and interfacing signals, 8 are microcomputers (MC) for controlling the entire controller 7, and 9 are based on the control of the microcomputer 8. DSPs (digital signal processing circuits) 10 and 11 for responding to the host 1 are master registers (RG) and slave registers of the DSP 9, respectively. 16 is a memory used when the DSP 9 responds. Reference numerals 17 and 18 denote a data file (DF) and a program file (PF), respectively, configured in the memory 16. As the memory 16, a rewritable nonvolatile memory, for example, an EEPROM (Electrical Erasable Read Only Memory) or a flash ROM is used.
[0017]
Each of the registers 10 and 11 is a task file defined by the ATA / ATAPI standard. As shown in FIG. 6, the registers 10 and 11 are composed of an 8-bit STATUS register 12, an ERROR register 13, and some other registers. In the STATUS register 12 and the ERROR register 13, a value defined by the ATA / ATAPI standard is set as a response value, and in the slave register 11, according to the version of the ATA / ATAPI standard adopted by the drive device 5, FIG. One of two types is set as the content shown in FIG.
[0018]
The data file 17 stores information of a shadow response to be described later and the values of the STATUS register 12 and the ERROR register 13 of the two types of contents shown in FIG. In the program file 17, a response procedure according to the present invention executed by the DSP 9 is stored as a shadow response processing program.
[0019]
Next, a description will be given of shadow response processing performed by the DSP 9 of the master drive device 5 in accordance with the shadow response processing program stored in the program file 17. The process includes a shadow response mismatch detection process and an initialization process.
[0020]
FIG. 2 shows a flowchart of the shadow response mismatch detection process. When the shadow response mismatch detection process is started, it is determined in step S1 whether or not a slave has been selected from an ATA / ATAPI command from the host 1. According to the ATA / ATAPI standard, it is possible to know whether or not an ATA / ATAPI command from the host 1 is a slave target. If a slave has been selected, the process proceeds to step S2, and if not, the process proceeds to step S6. In step S2, if the slave has been selected, the STATUS register 12 of the slave register 11 has been returned to the host 1. Therefore, it is confirmed whether the host 1 has read the value. If the reading has been performed by the host 1, the process proceeds to step S3. If the reading has not been performed, the process proceeds to step S6. In step S3, 1 is added to the counter of the DSP 9. Subsequently, in step S4, if the counter exceeds a certain value, the process returns to step S5, and if not, the process returns to step S1. The process is repeated until the counter exceeds a certain value.
[0021]
This constant value is a value that can surely confirm the mismatch of the shadow response and is smaller than the number of repetitions of reading the STATUS register 12 of the host 1 due to the mismatch, for example, about 100. Note that the number of repetitions of reading by the host 1 when there is a mismatch usually reaches several thousand times. In step S5, the fact that the shadow responses do not match is recorded in the data file 17 as shadow response information. At this time, whether the value of the mismatched slave register 11 is the first method or the second method is also recorded as information of the shadow response. Subsequently, in step S6, the counter is initialized, and the mismatch detection processing ends.
[0022]
Next, a flowchart of the initialization process is shown in FIG. At the start of startup immediately after power-on, the slave register 11 is blank (the same applies to all other registers), and a value is set here by initialization processing.
[0023]
First, in step S11, it is confirmed that the drive device 5 itself is connected as a master, and there is no drive device in the slave. This confirmation is performed based on the ATA standard. If confirmed, the process proceeds to step S12, and if not confirmed, the process ends. In step S12, it is checked whether or not shadow response information is recorded in the data file 17. If there is a record, the process proceeds to step S13; otherwise, the process proceeds to step S14.
[0024]
In step S13, since the data file 17 records the value of the slave register 11 in which the shadow response did not match as information of the shadow response, another register value is stored based on the information. The data is read from the data file 17 and set in the slave register 11. That is, a shadow response is set. In step S14, the controller 7 reads the value determined in advance as a default from the data file 17, sets the value in the slave register 11, and sets the shadow response. Since the shadow response has been set in steps S13 and S14, the initialization processing ends.
[0025]
For convenience of explanation, the processing for detecting the mismatch of the shadow response has been described first, and the initialization processing has been described later. However, in the actual operation, the initialization processing is performed first. If there is a mismatch once in the past, the matching value of the shadow response is set in the slave register 11 from the next time. This mismatch is detected by the detection process shown in FIG.
[0026]
Therefore, according to the present embodiment, the repetition of the reading of the register 11 by the host 1 due to the mismatch of the shadow response is limited to the first activation, and the repetition is prevented thereafter.
[0027]
【The invention's effect】
According to the present invention, a value that matches the shadow response is automatically set in the register for the slave. Therefore, a drive device that can avoid a long startup time when the shadow response standard does not match between the host and the master can be avoided. Can be realized.
[Brief description of the drawings]
FIG. 1 is a configuration diagram for explaining an embodiment of a drive device adopting an ATA / ATAPI standard according to the present invention;
FIG. 2 is a flowchart for explaining shadow response mismatch detection processing executed by the drive device of the present invention.
FIG. 3 is a flowchart illustrating an initialization process executed by the drive device of the present invention.
FIG. 4 is a configuration diagram for explaining a device configuration based on the ATA / ATAPI standard.
FIG. 5 is a configuration diagram for explaining a conventional drive device.
FIG. 6 is a diagram illustrating a configuration of a master register and a slave register.
FIG. 7 is a configuration diagram for explaining a device configuration when a slave is not connected.
FIG. 8 is a view for explaining values of slave registers according to the ATA / ATAPI standard.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Host, 2 ... Master, 3 ... Slave, 4 ... Bus line, 5 ... Drive device, 6 ... Drive device body, 7 ... Controller, 8 ... Microcomputer, 9 ... Digital signal processing circuit (DSP), 10 ... Master Registers, 11: slave registers, 12: STATUS register, 13: ERROR register, 16: memory, 17: data file, 18: program file.
