JP2004252711A - Circuit simulation method, device and program - Google Patents

Circuit simulation method, device and program Download PDF

Info

Publication number
JP2004252711A
JP2004252711A JP2003042393A JP2003042393A JP2004252711A JP 2004252711 A JP2004252711 A JP 2004252711A JP 2003042393 A JP2003042393 A JP 2003042393A JP 2003042393 A JP2003042393 A JP 2003042393A JP 2004252711 A JP2004252711 A JP 2004252711A
Authority
JP
Japan
Prior art keywords
value
circuit
solution
relaxation
virtual
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003042393A
Other languages
Japanese (ja)
Inventor
Motoaki Tanizawa
元昭 谷沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2003042393A priority Critical patent/JP2004252711A/en
Publication of JP2004252711A publication Critical patent/JP2004252711A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Complex Calculations (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a circuit simulation method, device and program which will not force an operator of circuit simulations to reset relaxation values in implementing Gmin-Stepping method which is a solving method comprising performing solution determining processes while regarding pn junctions as diodes and inserting a virtual resistance Gmin having a virtual conductance in parallel with each diode, and, once a solution converges, performing an operation such as division or subtraction using the relaxation values to reduce the value of the virtual conductance, and performing the solution determining processes again. <P>SOLUTION: When a solution does not converge in solution determining processes (S303-S305) such as a Newton method and predetermined canceling requirements (S305: for example, whether or not the number of times that the Newton method is repeated exceeds an upper limit) are satisfied, the relaxation rate Grate1<SP>(k)</SP>of a relaxation value 10<SP>Grate</SP>is changed (S301) and the solution determining processes are performed again. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
この発明は、半導体集積回路の設計工程において用いられる回路シミュレーション方法、回路シミュレーション装置および回路シミュレーションプログラムに関する。
【0002】
【従来の技術】
半導体集積回路の製造工程は、その回路を設計する設計工程と、設計工程で得られた情報に基づいて回路を半導体装置として実現する半導体プロセス工程とを含んでいる。そして、設計工程においては、半導体集積回路の機能や動作を予測するために、コンピュータを用いた回路シミュレーションが行われる。
【0003】
回路シミュレーションにおいては、回路網方程式の作成とデバイスモデリングとが行われる。回路網方程式の作成とは、回路内に含まれる素子およびその接続関係の情報に基づいて、回路内各部における電流や電圧の値を解とする方程式を定立することをいう。そして、デバイスモデリングとは、例えばダイオードやトランジスタのような電気特性が非線形であるデバイスを、シミュレーションしやすいモデル(例えば線形モデル)に置き換えることをいう。
【0004】
なお、この出願の発明に関連する先行技術文献情報としては次のものがある。
【0005】
【特許文献1】
特開平9−179895号公報
【特許文献2】
特開平7−295959号公報
【特許文献3】
特開平10−198654号公報
【0006】
【発明が解決しようとする課題】
例えば上記特許文献1においては、回路網方程式の求解に際し、解の収束状況に応じて、反復解法の一種たるNewton法やDamped−Newton法等の各種のソルバ(回路網方程式の解を求めるための解法を指す。以下同様)を切り替えつつ回路シミュレーションを行う技術が記載されている。
【0007】
本願では上記各種ソルバのうち、Gmin−Stepping法に着目する。上記特許文献1に記載されているように、Gmin−Stepping法においては、MOSFETのソース−基板間等の各部に存在するpn接合をダイオードとみなし、仮想コンダクタンスを有する仮想抵抗をそのダイオードに並列に挿入する。これにより、pn接合を含む素子の電気特性の非線形性が緩和され、解の収束性が高められる。
【0008】
また、Gmin−Stepping法においては、仮想コンダクタンスの値を所定の初期値に設定して、Newton法等の反復解法(iteration method)により求解処理を開始する。そして、解が収束すれば仮想コンダクタンスの値を逓減させて、再度、求解処理を行う。そして、このような処理を繰り返す。
【0009】
具体的には、一回目の回路シミュレーション時には、仮想コンダクタンスの値をある値に設定し、求解処理により解が収束すれば、2回目の回路シミュレーション時には、仮想コンダクタンスの値を前回よりも小さな値に変更し、再び求解処理を行う。以降、同様にして仮想コンダクタンスの値を減少させ、求解処理を行う。このようにして仮想コンダクタンスを徐々に小さな値へと変化させて、本来の開放状態(仮想抵抗を含まない元の回路構成)へと漸近させてゆく。
【0010】
さて、従来のGmin−Stepping法においては、仮想コンダクタンスの値を上記のように減少させていたため、以下のような問題があった。
【0011】
すなわち、仮想コンダクタンスの逓減の具体的手法は、回路シミュレーションのオペレーターによって経験的に決められるものであって、必ずしも適切な逓減手法が採用されるとは限らない。適切な逓減手法が採用されていなければ、徒に計算時間だけが増大し、解が収束しない場合が多い。よって、そのような場合、逓減手法を設定し直して、再度、回路シミュレーションを行う必要があった。
【0012】
つまり、従来のGmin−Stepping法は、回路シミュレーションのオペレーターに逓減手法の見直しという煩瑣な作業を強いていた。
【0013】
この発明は上記の事情に鑑みてなされたもので、Gmin−Stepping法を行うに際して、回路シミュレーションのオペレーターに強いられていた逓減手法の見直しの負担を軽減する回路シミュレーション方法、回路シミュレーション装置および回路シミュレーションプログラムを提供することにある。
【0014】
【課題を解決するための手段】
請求項1に記載の発明は、(a)回路情報によって特定される回路を対象とした回路網方程式の作成に用いられる仮想コンダクタンス、前記仮想コンダクタンスの変更に用いられる緩和値、および前記回路網方程式の解をコンピュータに入力して、それぞれ所定の初期値に設定するステップと、(b)前記回路情報に基づいて、前記回路のうち所定条件を満たす箇所に前記仮想コンダクタンスを有する仮想抵抗を導入しつつ、前記回路網方程式を作成するステップと、(c)前記ステップ(b)において作成された前記回路網方程式について、前記解が収束するまで反復解法を用いて前記コンピュータに演算処理を行わせることにより求解処理を行うステップと、(d)前記ステップ(c)において前記解が収束するたびに、前記緩和値を用いて前記コンピュータに演算させることにより前記仮想コンダクタンスの値を逓減させて変更し、かつ、収束した前記解を前記反復解法の新たな初期値に採用して前記ステップ(b),(c)を行うステップと、(e)前記ステップ(d)において前記仮想コンダクタンスの値が第1の所定値以下となったときに、収束した前記解を真値と判断するステップとを含み、前記ステップ(c)において、前記解が収束せず、かつ、所定の打ち切り条件が満たされたときは、前記ステップ(a)において設定した前記緩和値を変更して前記ステップ(b)以降を行う回路シミュレーション方法である。
【0015】
請求項5に記載の発明は、(a)回路情報によって特定される回路を対象とした回路網方程式の作成に用いられる仮想コンダクタンス、前記仮想コンダクタンスの変更に用いられる緩和値、および前記回路網方程式の解をコンピュータに入力して、それぞれ所定の初期値に設定するステップと、(b)前記回路情報に基づいて、前記回路のうち所定条件を満たす箇所に前記仮想コンダクタンスを有する仮想抵抗を導入しつつ、前記回路網方程式を作成するステップと、(c)前記ステップ(b)において作成された前記回路網方程式について、前記解が収束するまで反復解法を用いて前記コンピュータに演算処理を行わせることにより求解処理を行うステップと、(d)前記ステップ(c)において前記解が収束するたびに、前記緩和値を用いて前記コンピュータに演算させることにより前記仮想コンダクタンスの値を逓減させて変更し、かつ、収束した前記解を前記反復解法の新たな初期値に採用して前記ステップ(b),(c)を行うステップと、(e)前記ステップ(d)において前記仮想コンダクタンスの値が第1の所定値以下となったときに、収束した前記解を真値と判断するステップとを含み、前記ステップ(d)において、前記緩和値を用いた演算の都度、乱数に基づいて発生させた値により前記緩和値をランダムに変更する回路シミュレーション方法である。
【0016】
【発明の実施の形態】
<実施の形態1>
本実施の形態は、コンピュータを用いてGmin−Stepping法を行うに際して、反復解法において解が収束せず、かつ、所定の打ち切り条件が満たされたときには、仮想コンダクタンスの逓減に用いる緩和値を変更して求解処理を再度行う回路シミュレーション方法、回路シミュレーション装置および回路シミュレーションプログラムである。
【0017】
図1は、シミュレーション対象たる回路の一例の一部分を示す図である。図1に示すように、この回路は、例えば抵抗Ra〜RcおよびダイオードDaを含んでいる。このうちダイオードDaは、素子としてのダイオードであっても、上述のように、MOSFETのソース−基板間等の各部に存在するpn接合をダイオードとみなしたものであっても、いずれでもよい。なお、図1では、抵抗Ra〜Rcの各一端とダイオードDaのアノードとが、ノードNaで結合されている。
【0018】
図2は、Gmin−Stepping法において回路内の所定箇所に導入される仮想抵抗Gminを示す図である。図2に示すように、仮想抵抗GminはダイオードDaに並列接続となるよう導入される。
【0019】
図3は、本実施の形態に係る回路シミュレーション装置および回路シミュレーション方法を示す図である。また、図4は、本実施の形態に係る回路シミュレーション装置の詳細構成を示す図である。図3においては、本実施の形態に係る回路シミュレーション装置たるコンピュータが、回路情報記憶部10、回路網方程式求解部20および計算結果出力部30を備えていることが示され、同時に、回路網方程式求解部20において、ステップS300〜S308を含む本実施の形態に係る回路シミュレーション方法が行われることも示されている。
【0020】
回路情報記憶部10は、シミュレーション対象たる回路の情報(回路内に含まれる素子やその接続関係の情報)を記憶したハードディスク等の記憶装置である。
【0021】
回路網方程式求解部20は、図4に示すように、入出力インタフェース20a、中央処理装置20b、ROM20cおよびRAM20d等で構成される演算処理部であり、ROM20cやRAM20dに格納された所定のソフトウェアプログラムによって動作する。なお、入出力インタフェース20a、ROM20cおよびRAM20dはいずれも中央処理装置20bに接続され、その制御を受ける。また、入出力インタフェース20aには回路情報記憶部10および計算結果出力部30が接続される。回路網方程式求解部20は、回路情報記憶部10から得た回路情報のデータに基づいて例えば連立非線形方程式として回路網方程式を作成する。そして、作成した回路網方程式の求解処理を行う。
【0022】
計算結果出力部30は、回路網方程式求解部20におけるシミュレーション結果を出力するための、ディスプレイやプリンタ等で構成される出力部である。
【0023】
さて、回路網方程式求解部20において作成される回路方程式は、下記の式1のように表される。
【0024】
【数1】

Figure 2004252711
【0025】
ここで、Xは各ノードにおける電圧と各ブランチを流れる電流とをパラメータとして含む未知変数である。また、Rは未知変数Xの各パラメータが実数であることを、nはパラメータの個数をそれぞれ示している。また、Gminは仮想抵抗Gminにおける仮想コンダクタンスの値を示すパラメータである。
【0026】
以下に、回路網方程式求解部20における回路網方程式の作成および求解処理について述べる。なお、図3においては、各ステップにおける処理事項を示すとともに、C言語表記に基づいた命令式を[ ]中に併記している。
【0027】
まず、Gmin−Stepping法における演算に用いる緩和値の変更回数を規定するカウンタkの値を初期値1に設定する(ステップS300)。なお、緩和値とは、仮想コンダクタンスを減少させる演算に用いられる値のことである。
【0028】
次に、仮想コンダクタンスGminの緩和因子Grampを初期値Gramp0に設定する。なお、緩和因子Grampとは、10Grampの形で仮想コンダクタンス基準値Gmin0に乗算されることにより仮想コンダクタンスGminの値を緩和するパラメータのことである。
【0029】
また、Gmin−Stepping処理一回当たりの緩和因子Grampの変更回数をカウントするカウンタjの値を初期値1に設定する。さらに、仮想コンダクタンスGminの緩和割合Grate1(k)を、緩和割合初期値Grate0、カウンタkおよび緩和割合減少率Grincの各値を用いて設定する(以上、ステップS301)。なお、緩和割合Grate1(k)は、具体的には図3に示すように、Grate1(k)=Grate0+(k−1)×Grincと設定される。
【0030】
なお、Newton法では未知変数Xを順次、更新する。また、Gmin−Stepping法では仮想コンダクタンスGminの値を逓減させてゆく。よって、上記の式1は、カウンタjと、Newton法の反復回数を規定するためのカウンタiとを用いて下記の式2のように表される。
【0031】
【数2】
Figure 2004252711
【0032】
そこで、仮想コンダクタンスGmin(j)を、仮想コンダクタンス基準値Gmin0および緩和因子Grampの各値を用いて所定の初期値に設定する。そして、カウンタiの値を初期値1に設定する。また、Newton法における回路網方程式の解(=未知変数)Xを所定の初期値(例えば電圧V1,V2,…等)に設定する(以上、ステップS302)。なお、仮想コンダクタンスGmin(j)は、具体的には図3に示すように、Gmin(j)=Gmin0×10Grampと設定される。
【0033】
さて、以上の設定を経て、Newton法により上記の式2の作成および求解処理を行う。Newton法では、未知変数Xを順次、更新して、下記の式3に基づく演算を行う。なお、式3は繰り返し回数(i+1)回目の解を示す。また、ステップS302に示したように、i=1の場合の解Xの初期値は回路シミュレーションのオペレーターが予め設定する。
【0034】
【数3】
Figure 2004252711
【0035】
すなわち、第i回目の未知変数Xの値に基づいて、順次、第i+1回目の未知変数Xの値を求めることにより、式2を満たす真の解に近づけてゆく求解処理が行われる。そして、求められた未知変数Xの変化量が予め指定された許容誤差の範囲内に収まれば、未知変数Xの解が収束して真値が得られたとみなし、計算を終了する。一方、指定の反復回数に達しても、未知変数Xの変化量が許容誤差の範囲内に収まらなければ、所定の打ち切り条件が満たされたとして未知変数Xの解が収束せず真値が得られなかったとみなし、計算を終了する。
【0036】
Newton法による求解処理は上記のごとくであり、図3においてステップS303〜S305の各工程により実現される。すなわち、まず、回路情報のデータに基づいて式2の作成を行う。そして、式2の左辺中の未知変数X(i)に第i回目の解(i=1の場合は初期値)を代入して式3中のF(X(i),Gmin(j))を計算し、ヤコビアン∂F/∂Xをも計算することにより、第i+1回目の未知変数X(i+1)を計算する(ステップS303)。
【0037】
そして、得られた未知変数X(i+1)と第i回目の解X(i)との間の変化量を算出し、その差が回路シミュレーションのオペレーターによって予め設定された許容誤差の範囲内に収まっているかどうかにより、未知変数X(i+1)の収束が見られたかどうかを判断する(ステップS304)。
【0038】
収束していない場合には、カウンタiの値をインクリメントし、カウンタiの値が所定の反復回数ITL1を超えていないかどうかの打ち切り条件を判断する(ステップS305)。そして、超えていなければ再度、ステップS303に戻り、前回の未知変数X(i+1)を式3の未知変数X(i)に代入し、前回と同様にして未知変数X(i+1)を計算する。この繰り返しにより、Newton法による求解処理を行う。
【0039】
さて、本発明ではGmin−Stepping法を採用するので、ステップS304にて未知変数X(i+1)が収束するたびに、緩和値を用いて演算(具体的には除算)することにより仮想コンダクタンスGminの値を逓減させる。
【0040】
まず、ステップS304にて未知変数X(i+1)が収束したと判断されると、仮想コンダクタンスGminの値が充分に緩和されているかどうかを判断する(ステップS306)。具体的には、ステップS306に示すように、例えば緩和因子Grampの値が0.0以下となったかどうかを判定する。
【0041】
もし、緩和因子Grampの値が0.0を上回っておれば、ステップS302において示したGmin(j)の値が、まだ充分には小さな値となっておらず、減少させる必要がある。これはすなわち、図2において導入した仮想抵抗Gminのコンダクタンスが充分に小さな値となっておらず、本来の回路構成に付加した仮想抵抗Gminの影響が未だ残置していることを意味する。
【0042】
すなわち、ステップS306でYesと判断された場合には、カウンタjの値をインクリメントし、仮想コンダクタンス値Gminの緩和因子Grampの調整を行う(ステップS307a)。
【0043】
具体的には、ステップS307aに示すように、カウンタkの値に応じた現在の緩和割合Grate1(k)の値をパラメータGrateとし、現在の緩和因子Grampの値からパラメータGrateの値を差し引く処理を行って、緩和因子Grampの値を減少させる。このことはつまり、ステップS302において、仮想コンダクタンスの値Gmin(j)が10Grateという緩和値で除算され、Gmin(j)の値がGmin0×10Gramp−Grateに減少することを意味する。
【0044】
なお、ここでは、緩和値10Grateで除算することにより仮想コンダクタンスGminの値を逓減させる場合を示したが、逓減手法は除算に限られるものではなく、例えば減算等の他の演算であってもよい。
【0045】
そして、再度、ステップS302にてNewton法のカウンタiの値を初期値1に設定する。その後、再びステップS303〜S305を繰り返してNewton法による求解処理を行う。なお、この求解処理においては、前回のステップS304にて得られた収束解を新たな初期値として用いる。
【0046】
そして、前回と同様に、ステップS304にて未知変数X(i+1)が収束すれば、ステップS306にて緩和因子Grampの値が充分に小さな値となっているか、再度、判断する。そして、未だ緩和因子Grampの値が小さな値となっていなければ、再度、ステップS307aにて緩和因子Grampの値を調整し、緩和値10Grateで除算することにより仮想コンダクタンスGminの値を逓減させる。
【0047】
ここでもし、緩和因子Grampの値が0.0以下となれば、ステップS302において示したGmin(j)の値は、第1の所定値たる仮想コンダクタンス基準値Gmin0の値以下になっており、充分に小さな値であると判断される。これはすなわち、図2において導入した仮想抵抗Gminのコンダクタンス値が充分に小さくなっており、本来の回路構成と同視し得る状況下で回路網方程式の解が得られたことを意味する。
【0048】
よって、緩和因子Grampの値が0.0以下であれば、すなわちステップS306でNoと判断された場合には、求解が成功したと判断し、回路網方程式求解部20はその収束解を真値として計算結果出力部30に出力する。
【0049】
さて、本願においては、反復解法において解が収束せず、かつ、所定の打ち切り条件が満たされたときには、仮想コンダクタンスの値の逓減に用いる緩和値を変更して求解処理を再度行う。
【0050】
すなわち、ステップS304において未知変数X(i+1)が収束せず、かつ、ステップS305においてNewton法の反復回数を示すカウンタiの値が反復回数ITL1を超えたという所定の打ち切り条件が満たされたときには、Gmin−Stepping法の反復回数を示すカウンタkの値をインクリメントしつつステップS308に進む。そして、ステップS308においてカウンタkの値が所定の反復回数Numgrを超えていなければ、ステップS301に戻り、再度、緩和因子Grampを初期値Gramp0に設定し、緩和因子Grampのカウンタjの値を初期値1に設定する。
【0051】
ステップS301においてはさらに、カウンタkの値が1つ増加した分だけ前回の緩和割合Grate1(k)の値を増加させる。すなわち、緩和割合減少率Grincの値だけ緩和割合Grate1(k)の値を増加させる。そして、再びステップS302〜S308の各ステップを繰り返すのである。
【0052】
なお、ステップS308でカウンタkの値が所定の反復回数Numgrを超えた場合には、緩和割合Grate1(k)の値を変更しても解の真値が得られなかったと判断して、計算結果出力部に30にその旨を表示する。
【0053】
上記の各ステップS300〜S308の各処理は、回路網方程式求解部20たる演算処理部が行う。具体的には、ステップS300におけるカウンタkのリセット、ステップS301におけるGramp初期化、カウンタjのリセット、Grate1(k)の設定、ステップS302におけるGmin(j)の設定、カウンタiのリセット、ステップS303〜S305におけるNewton法求解処理、ステップS306におけるGmin(j)の緩和判定、ステップS307aにおけるGminの緩和因子の調整、ステップS308におけるGmin−Stepping法の求解失敗判定、のいずれについても回路網方程式求解部20たる演算処理部内の中央処理装置20bが、ROM20cやRAM20dに格納された所定のプログラムに従って行う。
【0054】
以上の説明において使用した各パラメータの具体例は、以下のとおりである。すなわち、例えばGmin0=1×10−12[S(ジーメンス)]、Gramp0=6、Grate0=1.5、Grinc=0.1、ITL1=100[回]、Numgr=10[回]と設定すればよい。これらのデータは、予め回路シミュレーションのオペレーターにより設定され、回路情報記憶部10に記憶されている。
【0055】
これらの設定値の下では、上記処理は以下のようになる。まず、Gmin−Stepping法の開始当初(k=1の場合)においては、Grate1(k)=Grate0+(k−1)×Grinc=1.5+(1−1)×0.1=1.5となる(ステップS301)。また、Gmin(j)=Gmin0×10Gramp=1×10−12×10=1×10−6と設定される(ステップS302)。
【0056】
そして、Newton法で収束解が得られれば、ステップS306においてGramp=6>0.0と判断され、ステップS307aに移る。ステップS307aにおいては、GrateにGrate1(k)=1.5の値が代入され、Grampの値6からGrateの値1.5が差し引かれる。これにより、Grampの値は4.5となる。
【0057】
次に、ステップS302に戻るので、Gmin(j)=Gmin0×10Gramp=1×10−12×104.5=1×10−7.5と設定される。以下、同様にしてNewton法で収束解が得られた場合には、Grampの値は4.5→3.0→1.5→0.0と減少していくので、Gmin(j)の値も、1×10−7.5→1×10−9.0→1×10−10.5→1×10−12.0と減少する。そして、Grampの値が0.0に達したときに、Gmin(j)の値がその基準値Gmin0=1×10−12以下となって、そのときの収束解が真値として出力されることになる。
【0058】
一方、上記処理中で収束解が得られず、かつ、ステップS305において反復回数がITL1=100[回]を超えるという所定の打ち切り条件を満たしてしまった場合には、k=2とされ、ステップS308にてk=2<Numgr=10[回]と判断された上でステップS301に戻る。この場合、Grate1(k)=Grate0+(k−1)×Grinc=1.5+(2−1)×0.1=1.6となる(ステップS301)。また、Gmin(j)については前回と同様1×10−6と設定される(ステップS302)。
【0059】
そして、Newton法で収束解が得られれば、ステップS306においてGramp=6>0.0と判断され、ステップS307aに移る。ステップS307aにおいては、GrateにGrate1(k)=1.6の値が代入され、Grampの値6からGrateの値1.6が差し引かれる。これにより、Grampの値は4.4となる。
【0060】
次に、ステップS302に戻るので、Gmin(j)=Gmin0×10Gramp=1×10−12×104.4=1×10−7.6と設定される。以下、同様にしてNewton法で収束解が得られた場合には、Grampの値は4.4→2.8→1.2→−0.4と減少していくので、Gmin(j)の値も、1×10−7.6→1×10−9.2→1×10−10.8→1×10−12.4と減少する。そして、Grampの値が−0.4に達したときに、Gmin(j)の値がその基準値Gmin0=1×10−12以下となって、そのときの収束解が真値として出力されることになる。
【0061】
このように、上記の数値例においては、k=1の場合、解が収束するたびに、緩和値10Grate=101.5で除算することにより仮想コンダクタンスGminの値を逓減させるが、k=2の場合は、解が収束するたびに、緩和値10Grate=101.6で除算することにより仮想コンダクタンスGminの値を逓減させる。そして、3回目以降については、緩和値を10Grate=101.7、101.8、101.9…として仮想コンダクタンスGminの値を除算することとなる。
【0062】
すなわち、本実施の形態に係る回路シミュレーション方法および回路シミュレーション装置によれば、仮想コンダクタンスGminの値が充分に小さな値とならず、かつ、解が収束しない場合には、仮想コンダクタンスGminの緩和値が自動的に変更されて再度、回路シミュレーションが行われることになる。
【0063】
これにより緩和値の再設定という煩瑣な作業を省くことが可能となり、従来、回路シミュレーションのオペレーターに強いられていた逓減手法の見直しの負担が軽減される。また、緩和法により求解処理を行う場合、緩和値を変更することにより求解可能性が拡大することがある。そのため、本実施の形態に係る回路シミュレーション方法および回路シミュレーション装置によれば、回路網方程式の求解処理にて解が求めやすくなる。
【0064】
なお、本願発明の射程は、本実施の形態に係る回路シミュレーション方法の各ステップをコンピュータに実行させる回路シミュレーションプログラムにも及ぶ。
【0065】
<実施の形態2>
本実施の形態は、実施の形態1に係る回路シミュレーション方法、回路シミュレーション装置および回路シミュレーションプログラムの変形例であって、実施の形態1におけるステップS307aにおいて、仮想コンダクタンスGminの値が所定値よりも小さくなったときに、緩和値を所定の固定値に変更しつつ、変更後の緩和値で仮想コンダクタンスの値を逓減させるようにしたものである。
【0066】
図5は、本実施の形態に係る回路シミュレーション装置および回路シミュレーション方法を示す図である。なお、図5においては、ステップS307aがステップS307bに変更されている点以外、装置構成および各ステップは図3と同じである。
【0067】
ステップS307bについて説明する。図5に示すように、このステップS307bにおいては、緩和因子Grampの値が、予め設定したしきい値Gtranよりも大きいときは、実施の形態1の場合と同様、カウンタkの値に応じた現在の緩和割合Grate1(k)の値をパラメータGrateとし、現在の緩和因子Grampの値からパラメータGrateの値を差し引く処理を行って、緩和因子Grampの値を減少させる。
【0068】
一方、緩和因子Grampの値がしきい値Gtran以下となったときには、すなわち、仮想コンダクタンスGminの値が、第2の所定値たるGmin0×10Gtran以下となったときには、Grate1(k)の値をパラメータGrateとするのではなく、予め設定した固定緩和割合Grate2をパラメータGrateとし、現在の緩和因子Grampの値からパラメータGrateの値を差し引く処理を行って、緩和因子Grampの値を減少させる。すなわち、この場合はステップS301での緩和割合Grate1(k)の再設定を行わない。なお、もちろん第2の所定値たるGmin0×10Gtranの値は、仮想コンダクタンス基準値Gmin0よりも大きく設定される。
【0069】
これにより、緩和値10Grateの値が所定の固定値10Grate2に変更され、変更後の緩和値10Grate2で除算することにより仮想コンダクタンスGminの値が逓減される。なお、ここでも、変更後の緩和値10Grate2で除算することにより仮想コンダクタンスGminの値を逓減させる場合を示したが、逓減手法は除算に限られるものではなく、減算等の他の演算であってもよい。
【0070】
その他の点については、実施の形態1に係る回路シミュレーション方法、回路シミュレーション装置および回路シミュレーションプログラムと同様のため、説明を省略する。
【0071】
なお、しきい値Gtranおよび固定緩和割合Grate2の具体例は、以下のとおりである。すなわち、例えばGtran=4.0、Grate2=1.0と設定すればよい。これらのデータも、予め回路シミュレーションのオペレーターにより設定され、回路情報記憶部10に記憶されている。
【0072】
これらの設定値の下では、実施の形態1にて用いた数値例をも援用すれば、上記処理は以下のようになる。
【0073】
実施の形態1では、k=1の場合において、Grampの値は6.0→4.5→3.0→1.5→0.0と減少していくので、Gmin(j)の値も、1×10−6.0→1×10−7.5→1×10−9.0→1×10−10.5→1×10−12.0と減少していた。しかし、本実施の形態では、Grampの値がGtran=4.0以下となったときには、GrateがGrate2=1.0に固定されるので、Grampの値は6.0→4.5→3.0→2.0→1.0→0.0と減少し、Gmin(j)の値も、1×10−6.0→1×10−7.5→1×10−9.0→1×10−10.0→1×10−11.0→1×10−12.0と減少することになる。
【0074】
k=2の場合も同様に、Grampの値がGtran=4.0以下となったときにGrateがGrate2=1.0に固定されるので、Grampの値は6.0→4.4→2.8→1.8→0.8→−0.2と減少し、Gmin(j)の値も、1×10−6.0→1×10−7.6→1×10−9.2→1×10−10.2→1×10−11.2→1×10−12.2と減少することになる。k=3以降の場合も同様の処理となる。
【0075】
本実施の形態によれば、仮想コンダクタンスGminの値が第2の所定値たるGmin0×10Gtran以下となったときには、緩和値10Grateの値を所定の固定値10Grate2に変更して、変更後の緩和値で除算等の演算を行うことにより仮想コンダクタンスの値Gminを逓減させ、求解処理を行う。
【0076】
よって、実施の形態1におけるように、緩和割合Grate1(k)の値を1.5(k=1の場合)や1.6(k=2の場合)と設定して、緩和値10Grateの値を大きく設定しておき、一方、固定緩和割合Grate2を1.0と設定して、所定の固定値10Grate2を小さく設定しておけば、求解処理の初期段階では仮想コンダクタンスの値を大幅に変更して解の追跡効率を上げることができ、一方、真値に近づいた求解処理の最終段階では仮想コンダクタンスの値を細やかに変更して精度よく真値を求めることが可能となる。
【0077】
<実施の形態3>
本実施の形態も、実施の形態1に係る回路シミュレーション方法、回路シミュレーション装置および回路シミュレーションプログラムの変形例であって、実施の形態1におけるステップS307aにおいて、乱数に基づいて発生させた値を緩和値に対して演算しつつ、演算後の緩和値で除算等することにより仮想コンダクタンスの値を逓減させるようにしたものである。
【0078】
図6は、本実施の形態に係る回路シミュレーション装置および回路シミュレーション方法を示す図である。なお、図6においては、ステップS307aがステップS307cに変更されている点以外、装置構成および各ステップは図3と同じである。
【0079】
ステップS307cについて説明する。図6に示すように、このステップS307cにおいては、カウンタkの値に応じた現在の緩和割合Grate1(k)に、乱数rand()を加えた値をパラメータGrateとし、現在の緩和因子Grampの値からパラメータGrateの値を差し引く処理を行って、緩和因子Grampの値を減少させる。なお、乱数rand()は、発生範囲に上下限のない任意の値でもよいが、例えば0≦rand()≦1のように所定の範囲内の任意の値と制限してもよい。
【0080】
このことはつまり、緩和値を用いた演算の都度、ステップS302において、乱数rand()に基づいて発生させた値10rand()を10Grate1(k)という緩和値に対して乗算しつつ、演算後の緩和値10Grate1(k)+rand()で除算して仮想コンダクタンスGmin(j)の値を逓減させることを意味する。
【0081】
なお、上記においては、乱数rand()に基づいて発生させた値10rand()を緩和値10Grate1(k)に対して乗算する場合を示したが、その他にも加算、減算または除算等の演算を行ってもよい。
【0082】
また、上記においては、演算後の緩和値10Grate1(k)+rand()で除算することにより仮想コンダクタンスGminの値を逓減させる場合を示したが、逓減手法は除算に限られるものではなく、減算等の他の演算であってもよい。
【0083】
その他の点については、実施の形態1に係る回路シミュレーション方法、回路シミュレーション装置および回路シミュレーションプログラムと同様のため、説明を省略する。
【0084】
本実施の形態によれば、乱数rand()に基づいて発生させた値10rand()を緩和値10Grate1(k)に対して演算しつつ、演算後の緩和値10Grate1(k)+rand()で仮想コンダクタンスGminの値を逓減させる。よって、緩和値をランダムに変更することが可能となり、求解可能性が拡大することがある。
【0085】
なお、本実施の形態において、カウンタkのインクリメント、ステップS308でのカウンタkの値の判断、およびステップS301での緩和割合Grate1(k)の再設定、のいずれをも行わないようにしてもよい。その場合、Gmin−Stepping法における緩和値の再設定を行わないことになる。本実施の形態では、緩和値を用いた演算の都度、乱数に基づいて発生させた値により緩和値をランダムに変更する点に特徴があるので、そのような緩和値の再設定を行わない場合も本願発明の射程に含まれる。
【0086】
<変形例>
上記実施の形態1乃至3においては、ステップS303〜S305における反復解法としてNewton法を採用していた。しかしながら、上記特許文献1にてソルバの他の例として挙げられているように、反復解法にはNewton法の他にもDamped−Newton法やホモトピー法等の手法がある。
【0087】
よって、上記実施の形態1乃至3において、Newton法に代わって、これらDamped−Newton法やホモトピー法等、他の反復解法を採用してもよい。そうすれば、シミュレーション対象たる回路に適した反復解法を選択することができ、その場合も上記と同様の効果が得られる。
【0088】
また、上記特許文献1に記載の回路シミュレーション装置においては、選択可能なソルバの一つとして通常のGmin−Stepping法が挙げられているが、通常のGmin−Stepping法に代えて本願に記載のGmin−Stepping法を採用するようにしてもよい。
【0089】
【発明の効果】
請求項1に記載の発明によれば、反復解法において解が収束せず、かつ、所定の打ち切り条件が満たされたときは、緩和値を変更して求解処理を再度、行う。よって、Gmin−Stepping法を行うに際して緩和値を再入力する手間が省け、回路シミュレーションのオペレーターに強いられていた逓減手法の見直しの負担が軽減される。また、緩和法により求解処理を行う場合、緩和値を変更することにより求解可能性が拡大することがある。そのため、請求項1に記載の発明によれば、回路網方程式の求解処理にて解が求めやすくなる。
【0090】
請求項5に記載の発明によれば、緩和値を用いた演算の都度、乱数に基づいて発生させた値により緩和値をランダムに変更する。よって、求解可能性が拡大することがある。
【図面の簡単な説明】
【図1】シミュレーション対象たる回路の一例の一部分を示す図である。
【図2】Gmin−Stepping法において回路内の所定箇所に導入される仮想抵抗Gminを示す図である。
【図3】実施の形態1に係る回路シミュレーション装置および回路シミュレーション方法を示す図である。
【図4】実施の形態1に係る回路シミュレーション装置の詳細構成を示す図である。
【図5】実施の形態2に係る回路シミュレーション装置および回路シミュレーション方法を示す図である。
【図6】実施の形態3に係る回路シミュレーション装置および回路シミュレーション方法を示す図である。
【符号の説明】
10 回路情報記憶部、20 回路網方程式求解部、30 計算結果出力部。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a circuit simulation method, a circuit simulation device, and a circuit simulation program used in a semiconductor integrated circuit design process.
[0002]
[Prior art]
The manufacturing process of a semiconductor integrated circuit includes a design process of designing the circuit and a semiconductor process process of realizing the circuit as a semiconductor device based on information obtained in the design process. Then, in the design process, a circuit simulation using a computer is performed to predict the function and operation of the semiconductor integrated circuit.
[0003]
In circuit simulation, creation of a network equation and device modeling are performed. Creating a network equation refers to establishing an equation that uses the values of current and voltage in each part in the circuit as solutions based on information on elements included in the circuit and their connection relationships. Device modeling refers to replacing a device whose electric characteristics are non-linear, such as a diode or a transistor, with a model that can be easily simulated (for example, a linear model).
[0004]
Prior art document information related to the invention of this application includes the following.
[0005]
[Patent Document 1]
JP-A-9-179895
[Patent Document 2]
JP-A-7-295959
[Patent Document 3]
JP-A-10-198654
[0006]
[Problems to be solved by the invention]
For example, in the above-mentioned Patent Document 1, when solving a network equation, various solvers (such as a Newton method or a Damped-Newton method), which are a kind of an iterative solution method, for solving a network equation are used in accordance with the convergence of the solution. This describes a technique for performing a circuit simulation while switching between solution methods.
[0007]
This application focuses on the Gmin-Stepping method among the various solvers described above. As described in Patent Document 1, in the Gmin-Stepping method, a pn junction existing in each part such as between a source and a substrate of a MOSFET is regarded as a diode, and a virtual resistor having a virtual conductance is connected in parallel to the diode. insert. Thereby, the non-linearity of the electric characteristics of the element including the pn junction is reduced, and the convergence of the solution is improved.
[0008]
In the Gmin-Stepping method, the value of the virtual conductance is set to a predetermined initial value, and the solution calculation process is started by an iteration method such as the Newton method. When the solution converges, the value of the virtual conductance is gradually reduced, and the solution calculation process is performed again. Then, such processing is repeated.
[0009]
Specifically, at the time of the first circuit simulation, the value of the virtual conductance is set to a certain value, and if the solution converges by the solution processing, the value of the virtual conductance is set to a value smaller than the previous value at the time of the second circuit simulation. Change and perform the solution process again. Thereafter, the value of the virtual conductance is reduced in the same manner, and the solution processing is performed. In this way, the virtual conductance is gradually changed to a small value, so as to gradually approach the original open state (the original circuit configuration not including the virtual resistor).
[0010]
Now, in the conventional Gmin-Stepping method, since the value of the virtual conductance is reduced as described above, there are the following problems.
[0011]
In other words, the specific method of decreasing the virtual conductance is empirically determined by the operator of the circuit simulation, and an appropriate decreasing method is not always adopted. If an appropriate diminishing method is not adopted, the computation time alone increases, and the solution often does not converge. Therefore, in such a case, it is necessary to reset the step-down method and perform the circuit simulation again.
[0012]
That is, the conventional Gmin-Stepping method has forced the operator of the circuit simulation to perform a complicated work of reviewing the step-down method.
[0013]
The present invention has been made in view of the above circumstances, and a circuit simulation method, a circuit simulation apparatus, and a circuit simulation that reduce the burden of reviewing the step-down method imposed on a circuit simulation operator when performing a Gmin-Stepping method To provide a program.
[0014]
[Means for Solving the Problems]
According to the first aspect of the present invention, there is provided (a) a virtual conductance used for creating a network equation for a circuit specified by circuit information, a relaxation value used for changing the virtual conductance, and the network equation. (B) introducing a virtual resistor having the virtual conductance into a portion of the circuit that satisfies a predetermined condition, based on the circuit information. And (c) causing the computer to perform an arithmetic process on the circuit network equation created in step (b) using an iterative solution until the solution converges. (D) using the relaxation value each time the solution converges in step (c). And causing the computer to calculate and reduce the value of the virtual conductance, and adopt the converged solution as a new initial value of the iterative solution to perform the steps (b) and (c). And (e) determining the converged solution as a true value when the value of the virtual conductance is equal to or less than a first predetermined value in the step (d); A circuit simulation method in which, when the solution does not converge and a predetermined termination condition is satisfied, the relaxation value set in the step (a) is changed and the step (b) and the subsequent steps are performed. .
[0015]
According to a fifth aspect of the present invention, there is provided (a) a virtual conductance used for creating a network equation for a circuit specified by circuit information, a relaxation value used for changing the virtual conductance, and the network equation. (B) introducing a virtual resistor having the virtual conductance into a portion of the circuit that satisfies a predetermined condition, based on the circuit information. And (c) causing the computer to perform an arithmetic process on the circuit network equation created in step (b) using an iterative solution until the solution converges. (D) using the relaxation value each time the solution converges in step (c). And causing the computer to calculate and reduce the value of the virtual conductance, and adopt the converged solution as a new initial value of the iterative solution to perform the steps (b) and (c). And (e) judging the converged solution as a true value when the value of the virtual conductance is equal to or less than a first predetermined value in the step (d); A circuit simulation method for randomly changing the relaxation value with a value generated based on a random number each time an operation using the relaxation value is performed.
[0016]
BEST MODE FOR CARRYING OUT THE INVENTION
<Embodiment 1>
In the present embodiment, when performing the Gmin-Stepping method using a computer, when the solution does not converge in the iterative solution and a predetermined truncation condition is satisfied, the relaxation value used for gradually decreasing the virtual conductance is changed. A circuit simulation method, a circuit simulation device, and a circuit simulation program for performing a solution process again.
[0017]
FIG. 1 is a diagram illustrating a part of an example of a circuit to be simulated. As shown in FIG. 1, this circuit includes, for example, resistors Ra to Rc and a diode Da. Among them, the diode Da may be either a diode as an element, or a diode assuming a pn junction existing in each part such as between the source and the substrate of the MOSFET as described above. In FIG. 1, one end of each of the resistors Ra to Rc and the anode of the diode Da are connected at a node Na.
[0018]
FIG. 2 is a diagram illustrating a virtual resistor Gmin introduced at a predetermined position in a circuit in the Gmin-Stepping method. As shown in FIG. 2, the virtual resistor Gmin is introduced in parallel with the diode Da.
[0019]
FIG. 3 is a diagram showing a circuit simulation device and a circuit simulation method according to the present embodiment. FIG. 4 is a diagram showing a detailed configuration of the circuit simulation apparatus according to the present embodiment. FIG. 3 shows that a computer as a circuit simulation apparatus according to the present embodiment includes a circuit information storage unit 10, a circuit network equation solving unit 20, and a calculation result output unit 30. It is also shown that the circuit solving method according to the present embodiment including steps S300 to S308 is performed in the solving unit 20.
[0020]
The circuit information storage unit 10 is a storage device such as a hard disk that stores information on a circuit to be simulated (information on elements included in the circuit and their connection relations).
[0021]
As shown in FIG. 4, the circuit network equation solving unit 20 is an arithmetic processing unit including an input / output interface 20a, a central processing unit 20b, a ROM 20c, a RAM 20d, and the like, and a predetermined software program stored in the ROM 20c or the RAM 20d. Work by. The input / output interface 20a, the ROM 20c, and the RAM 20d are all connected to and controlled by the central processing unit 20b. The circuit information storage unit 10 and the calculation result output unit 30 are connected to the input / output interface 20a. The network equation solving unit 20 creates a network equation as, for example, a simultaneous nonlinear equation based on the circuit information data obtained from the circuit information storage unit 10. Then, a solution process of the created network equation is performed.
[0022]
The calculation result output unit 30 is an output unit including a display, a printer, and the like, for outputting a simulation result in the circuit network equation solving unit 20.
[0023]
The circuit equation created in the circuit equation solving section 20 is represented by the following equation (1).
[0024]
(Equation 1)
Figure 2004252711
[0025]
Here, X is an unknown variable containing as parameters the voltage at each node and the current flowing through each branch. R indicates that each parameter of the unknown variable X is a real number, and n indicates the number of parameters. Gmin is a parameter indicating the value of the virtual conductance at the virtual resistor Gmin.
[0026]
Hereinafter, creation and solution processing of the network equation in the network equation solving section 20 will be described. In FIG. 3, the processing items in each step are shown, and the instruction formula based on the C language notation is also shown in [].
[0027]
First, the value of a counter k that defines the number of changes of the relaxation value used for the calculation in the Gmin-Stepping method is set to an initial value 1 (step S300). Note that the relaxation value is a value used for an operation for reducing the virtual conductance.
[0028]
Next, the relaxation factor Gramp of the virtual conductance Gmin is set to the initial value Gramp0. The relaxation factor Gramp is 10 Gramp Is a parameter that relaxes the value of the virtual conductance Gmin by multiplying the virtual conductance reference value Gmin0 in the form of
[0029]
Also, the value of a counter j that counts the number of times the relaxation factor Gramp is changed per Gmin-Stepping process is set to an initial value 1. Furthermore, the relaxation rate of virtual conductance Gmin, Rate1, (K) Is set using the initial value of the relaxation rate, Rate0, the counter k, and the reduction rate of the relaxation rate Grinc (step S301). In addition, the relaxation ratio Rate1 (K) Is, specifically, as shown in FIG. (K) = Grate0 + (k-1) × Grinc.
[0030]
In the Newton method, the unknown variable X is sequentially updated. In the Gmin-Stepping method, the value of the virtual conductance Gmin is gradually reduced. Therefore, Expression 1 above is expressed as Expression 2 below using a counter j and a counter i for defining the number of iterations of the Newton method.
[0031]
(Equation 2)
Figure 2004252711
[0032]
Therefore, the virtual conductance Gmin (J) Is set to a predetermined initial value using the values of the virtual conductance reference value Gmin0 and the relaxation factor Gramp. Then, the value of the counter i is set to the initial value 1. Further, the solution (= unknown variable) X of the network equation in the Newton method is set to a predetermined initial value (for example, voltages V1, V2,..., Etc.) (step S302). Note that the virtual conductance Gmin (J) Is, specifically, as shown in FIG. (J) = Gmin0 × 10 Gramp Is set.
[0033]
After the above settings, the above equation 2 is created and solved by the Newton method. In the Newton method, the unknown variable X is sequentially updated, and a calculation based on the following Expression 3 is performed. Equation 3 shows the solution at the (i + 1) -th iteration. As shown in step S302, the initial value of the solution X when i = 1 is set in advance by the operator of the circuit simulation.
[0034]
[Equation 3]
Figure 2004252711
[0035]
That is, by sequentially obtaining the value of the (i + 1) th unknown variable X based on the value of the i-th unknown variable X, a solution calculation process that approaches a true solution satisfying Expression 2 is performed. Then, if the obtained variation of the unknown variable X falls within a predetermined allowable error range, it is considered that the solution of the unknown variable X has converged and a true value has been obtained, and the calculation is terminated. On the other hand, if the variation of the unknown variable X does not fall within the range of the allowable error even when the specified number of iterations is reached, the solution of the unknown variable X does not converge as a predetermined censoring condition is satisfied and a true value is obtained. It is considered that it has not been performed, and the calculation ends.
[0036]
The solution processing by the Newton method is as described above, and is realized by the steps S303 to S305 in FIG. That is, first, Formula 2 is created based on the circuit information data. Then, the unknown variable X in the left side of Equation 2 (I) Is substituted for the i-th solution (initial value when i = 1), and F (X (I) , Gmin (J) ), And also the Jacobian ∂F / ∂X, so that the (i + 1) -th unknown variable X (I + 1) Is calculated (step S303).
[0037]
And the obtained unknown variable X (I + 1) And the i-th solution X (I) Is calculated based on whether the difference falls within a tolerance set in advance by an operator of the circuit simulation. (I + 1) It is determined whether or not convergence is observed (step S304).
[0038]
If not converged, the value of the counter i is incremented, and a termination condition is determined as to whether the value of the counter i does not exceed a predetermined number of iterations ITL1 (step S305). If not, the process returns to step S303 again, and the last unknown variable X (I + 1) To the unknown variable X in Equation 3. (I) To the unknown variable X (I + 1) Is calculated. By this repetition, a solution processing by the Newton method is performed.
[0039]
Now, in the present invention, since the Gmin-Stepping method is adopted, the unknown variable X (I + 1) Each time is converged, the value of the virtual conductance Gmin is gradually reduced by performing an operation (specifically, division) using the relaxation value.
[0040]
First, in step S304, the unknown variable X (I + 1) Is determined to have converged, it is determined whether the value of the virtual conductance Gmin is sufficiently relaxed (step S306). Specifically, as shown in step S306, for example, it is determined whether or not the value of the relaxation factor Gramp has become 0.0 or less.
[0041]
If the value of the relaxation factor Gramp is greater than 0.0, Gmin shown in step S302 (J) Is not yet small enough and needs to be reduced. This means that the conductance of the virtual resistor Gmin introduced in FIG. 2 does not have a sufficiently small value, and the effect of the virtual resistor Gmin added to the original circuit configuration still remains.
[0042]
That is, when it is determined as Yes in step S306, the value of the counter j is incremented, and the relaxation factor Gramp of the virtual conductance value Gmin is adjusted (step S307a).
[0043]
More specifically, as shown in step S307a, the current relaxation ratio Rate1 according to the value of the counter k (K) Is set as the parameter Grate, and a process of subtracting the value of the parameter Grate from the current value of the relaxation factor Gramp is performed to decrease the value of the relaxation factor Gramp. This means that in step S302, the value Gmin of the virtual conductance (J) Is 10 Grate Gmin (J) Is Gmin0 × 10 Gramp-Grate Means to decrease.
[0044]
Here, the relaxation value is 10 Grate Although the case where the value of the virtual conductance Gmin is gradually reduced by dividing by the above expression, the method of decreasing is not limited to the division but may be another operation such as subtraction.
[0045]
Then, the value of the counter i of the Newton method is set to the initial value 1 again in step S302. After that, steps S303 to S305 are repeated again to perform a solution process by the Newton method. In this solution processing, the convergent solution obtained in the previous step S304 is used as a new initial value.
[0046]
Then, as in the previous case, the unknown variable X is determined in step S304. (I + 1) Is converged, it is determined again in step S306 whether the value of the relaxation factor Gramp is a sufficiently small value. If the value of the relaxation factor Gramp is not yet a small value, the value of the relaxation factor Gramp is adjusted again in step S307a, and the relaxation value 10 Grate To reduce the value of the virtual conductance Gmin.
[0047]
Here, if the value of the relaxation factor Gramp becomes 0.0 or less, Gmin shown in step S302 (J) Is less than or equal to the first predetermined value, the virtual conductance reference value Gmin0, and is determined to be a sufficiently small value. This means that the conductance value of the virtual resistor Gmin introduced in FIG. 2 is sufficiently small, and a solution of the circuit network equation has been obtained under a condition that can be regarded as the same as the original circuit configuration.
[0048]
Therefore, if the value of the relaxation factor Gramp is equal to or less than 0.0, that is, if No is determined in step S306, it is determined that the solution is successful, and the circuit equation solving unit 20 determines the converged solution as a true value. Is output to the calculation result output unit 30.
[0049]
Now, in the present application, when the solution does not converge in the iterative solution and a predetermined cutoff condition is satisfied, the relaxation value used for gradually decreasing the value of the virtual conductance is changed and the solution calculation process is performed again.
[0050]
That is, in step S304, the unknown variable X (I + 1) Does not converge, and in step S305, when the predetermined discontinuation condition that the value of the counter i indicating the number of iterations of the Newton method has exceeded the number of iterations ITL1 is satisfied, the counter k indicating the number of iterations of the Gmin-Stepping method The process proceeds to step S308 while incrementing the value of. If the value of the counter k does not exceed the predetermined number of repetitions Numgr in step S308, the process returns to step S301, sets the relaxation factor Gramp to the initial value Gramp0 again, and sets the value of the counter j of the relaxation factor Gramp to the initial value. Set to 1.
[0051]
In step S301, the previous relaxation rate Rate1 is increased by the increment of the value of the counter k by one. (K) Increase the value of. That is, the relaxation rate Rate1 is reduced by the value of the relaxation rate reduction rate Grinc. (K) Increase the value of. Then, the steps S302 to S308 are repeated again.
[0052]
If the value of the counter k has exceeded the predetermined number of repetitions Numgr in step S308, the relaxation rate Rate1 (K) It is determined that the true value of the solution has not been obtained even if the value has been changed, and that fact is displayed on the calculation result output unit 30.
[0053]
The processing of each of the above steps S300 to S308 is performed by the arithmetic processing unit as the circuit network equation solving unit 20. Specifically, reset of the counter k in step S300, initialization of Gramp in step S301, reset of the counter j, and Grate1 (K) , Gmin in step S302 (J) , Resetting the counter i, Newton's method solution processing in steps S303 to S305, Gmin in step S306 (J) , The adjustment of the Gmin mitigation factor in step S307a, and the failure determination of the Gmin-Stepping method in step S308, the central processing unit 20b in the arithmetic processing unit as the circuit network equation solving unit 20 uses the ROM 20c or the RAM 20d. In accordance with a predetermined program stored in the.
[0054]
Specific examples of each parameter used in the above description are as follows. That is, for example, Gmin0 = 1 × 10 -12 [S (Siemens)], Gramp0 = 6, Rate0 = 1.5, Grinc = 0.1, ITL1 = 100 [times], and Numgr = 10 [times]. These data are set in advance by a circuit simulation operator and stored in the circuit information storage unit 10.
[0055]
Under these setting values, the above processing is as follows. First, at the beginning of the Gmin-Stepping method (when k = 1), (K) = Grate0 + (k-1) * Grinc = 1.5 + (1-1) * 0.1 = 1.5 (step S301). Gmin (J) = Gmin0 × 10 Gramp = 1 × 10 -12 × 10 6 = 1 × 10 -6 Is set (step S302).
[0056]
If a convergence solution is obtained by the Newton method, it is determined that Gramp = 6> 0.0 in step S306, and the process proceeds to step S307a. In step S307a, “Grate1” is added to “Grate”. (K) = 1.5 is substituted, and the value of Grate 1.5 is subtracted from the value of Gramp 6. Thereby, the value of Gramp becomes 4.5.
[0057]
Next, returning to step S302, Gmin (J) = Gmin0 × 10 Gramp = 1 × 10 -12 × 10 4.5 = 1 × 10 -7.5 Is set. Hereinafter, when a converged solution is obtained by the Newton's method in the same manner, the value of Gramp decreases from 4.5 → 3.0 → 1.5 → 0.0. (J) Is also 1 × 10 -7.5 → 1 × 10 -9.0 → 1 × 10 -10.5 → 1 × 10 -12.0 And decrease. When the value of Gramp reaches 0.0, Gmin (J) Is the reference value Gmin0 = 1 × 10 -12 In the following, the convergent solution at that time is output as a true value.
[0058]
On the other hand, if a convergence solution is not obtained during the above processing and if the predetermined termination condition that the number of repetitions exceeds ITL1 = 100 [times] is satisfied in step S305, k is set to 2 and k is set to 2. After it is determined in S308 that k = 2 <Numgr = 10 [times], the process returns to step S301. In this case, Grate1 (K) = Grate0 + (k-1) * Grinc = 1.5 + (2-1) * 0.1 = 1.6 (step S301). Gmin (J) About 1 × 10 as before -6 Is set (step S302).
[0059]
If a convergent solution is obtained by the Newton method, it is determined that Gramp = 6> 0.0 in step S306, and the process proceeds to step S307a. In step S307a, “Grate1” is added to “Grate”. (K) = 1.6 is substituted and the value of Grate 1.6 is subtracted from the value of Gramp 6. Thereby, the value of Gramp becomes 4.4.
[0060]
Next, returning to step S302, Gmin (J) = Gmin0 × 10 Gramp = 1 × 10 -12 × 10 4.4 = 1 × 10 -7.6 Is set. Hereinafter, when a converged solution is obtained by the Newton's method in the same manner, the value of Gramp decreases from 4.4 → 2.8 → 1.2 → −0.4. (J) Is also 1 × 10 -7.6 → 1 × 10 -9.2 → 1 × 10 -10.8 → 1 × 10 -12.4 And decrease. When the value of Gramp reaches −0.4, Gmin (J) Is the reference value Gmin0 = 1 × 10 -12 In the following, the convergent solution at that time is output as a true value.
[0061]
Thus, in the above numerical example, when k = 1, every time the solution converges, the relaxation value 10 Grate = 10 1.5 , The value of the virtual conductance Gmin is gradually reduced. However, when k = 2, the relaxation value 10 Grate = 10 1.6 To reduce the value of the virtual conductance Gmin. For the third and subsequent times, the relaxation value is 10 Grate = 10 1.7 , 10 1.8 , 10 1.9 .. Will be divided by the value of the virtual conductance Gmin.
[0062]
That is, according to the circuit simulation method and the circuit simulation apparatus according to the present embodiment, if the value of virtual conductance Gmin is not a sufficiently small value and the solution does not converge, the relaxation value of virtual conductance Gmin is reduced. The circuit is automatically changed and the circuit simulation is performed again.
[0063]
As a result, the complicated work of resetting the relaxation value can be omitted, and the burden of reviewing the step-down method conventionally imposed on the operator of the circuit simulation is reduced. In the case where the solution processing is performed by the relaxation method, the possibility of solution may be expanded by changing the relaxation value. Therefore, according to the circuit simulation method and the circuit simulation apparatus according to the present embodiment, it is easy to obtain a solution in the process of solving the network equation.
[0064]
The range of the present invention extends to a circuit simulation program that causes a computer to execute each step of the circuit simulation method according to the present embodiment.
[0065]
<Embodiment 2>
This embodiment is a modification of the circuit simulation method, the circuit simulation device, and the circuit simulation program according to the first embodiment. In step S307a in the first embodiment, the value of the virtual conductance Gmin is smaller than a predetermined value. When this happens, the value of the virtual conductance is gradually reduced with the changed relaxation value while changing the relaxation value to a predetermined fixed value.
[0066]
FIG. 5 is a diagram showing a circuit simulation device and a circuit simulation method according to the present embodiment. In FIG. 5, the device configuration and each step are the same as those in FIG. 3 except that step S307a is changed to step S307b.
[0067]
Step S307b will be described. As shown in FIG. 5, in step S307b, when the value of the relaxation factor Gramp is larger than the preset threshold value Gtran, the current value corresponding to the value of the counter k is determined in the same manner as in the first embodiment. Relaxation rate of Rate1 (K) Is set as the parameter Grate, and a process of subtracting the value of the parameter Grate from the current value of the relaxation factor Gramp is performed to decrease the value of the relaxation factor Gramp.
[0068]
On the other hand, when the value of the relaxation factor Gramp becomes equal to or smaller than the threshold value Gtran, that is, when the value of the virtual conductance Gmin is equal to the second predetermined value Gmin0 × 10 Gtran When the following occurs, (K) Is not set as the parameter Grate, but a preset fixed relaxation ratio Grate2 is set as the parameter Grate, and a process of subtracting the value of the parameter Grate from the current value of the relaxation factor Gramp is performed to reduce the value of the relaxation factor Gramp. . That is, in this case, the relaxation ratio Rate1 in step S301 (K) Do not reset the settings. Note that, of course, the second predetermined value Gmin0 × 10 Gtran Is set to be larger than the virtual conductance reference value Gmin0.
[0069]
Thereby, the relaxation value 10 Grate Is a predetermined fixed value 10 Rate2 Is changed, and the relaxation value after the change is 10 Rate2 , The value of the virtual conductance Gmin is gradually reduced. Here, the relaxation value after the change is 10 Rate2 Although the case where the value of the virtual conductance Gmin is gradually reduced by dividing by the above equation, the method of decreasing is not limited to the division, but may be another operation such as subtraction.
[0070]
The other points are the same as those of the circuit simulation method, the circuit simulation apparatus, and the circuit simulation program according to the first embodiment, and thus the description will be omitted.
[0071]
Specific examples of the threshold value Gtran and the fixed relaxation ratio Rate2 are as follows. That is, for example, Gtran = 4.0 and Grate2 = 1.0 may be set. These data are also set in advance by the operator of the circuit simulation and stored in the circuit information storage unit 10.
[0072]
Under these set values, the above processing is as follows, using the numerical examples used in the first embodiment as well.
[0073]
In the first embodiment, when k = 1, the value of Gramp decreases from 6.0 → 4.5 → 3.0 → 1.5 → 0.0, so Gmin (J) Is also 1 × 10 -6.0 → 1 × 10 -7.5 → 1 × 10 -9.0 → 1 × 10 -10.5 → 1 × 10 -12.0 And had decreased. However, in the present embodiment, when the value of Gramp becomes equal to or less than Gtran = 4.0, the value of Gramp is fixed to Grade2 = 1.0, and the value of Gramp is 6.0 → 4.5 → 3. 0 → 2.0 → 1.0 → 0.0 and Gmin (J) Is also 1 × 10 -6.0 → 1 × 10 -7.5 → 1 × 10 -9.0 → 1 × 10 -10.0 → 1 × 10 -11.0 → 1 × 10 -12.0 And will decrease.
[0074]
Similarly, in the case of k = 2, when the value of Gramp becomes equal to or less than Gtran = 4.0, the value of Grap is fixed to Grade2 = 1.0, so the value of Gramp is 6.0 → 4.4 → 2. .8 → 1.8 → 0.8 → −0.2 and Gmin (J) Is also 1 × 10 -6.0 → 1 × 10 -7.6 → 1 × 10 -9.2 → 1 × 10 -10.2 → 1 × 10 -11.2. → 1 × 10 -12.2. And will decrease. The same processing is performed when k = 3 or later.
[0075]
According to the present embodiment, the value of virtual conductance Gmin is the second predetermined value Gmin0 × 10 Gtran When the value is below, the relaxation value is 10 Grate Is a predetermined fixed value 10 Rate2 And the value Gmin of the virtual conductance is gradually reduced by performing an operation such as division by the changed relaxation value, and the solution processing is performed.
[0076]
Therefore, as in the first embodiment, the relaxation rate Rate1 (K) Is set to 1.5 (for k = 1) or 1.6 (for k = 2), and the relaxation value 10 Grate Is set to a large value, while the fixed relaxation rate Rate2 is set to 1.0, and a predetermined fixed value 10 is set. Rate2 If is set to a small value, the value of the virtual conductance can be significantly changed in the initial stage of the solution processing to improve the tracking efficiency of the solution, while the virtual conductance of the virtual conductance becomes closer to the true value in the final stage of the solution process. It is possible to obtain the true value with high precision by changing the value finely.
[0077]
<Embodiment 3>
This embodiment is also a modification of the circuit simulation method, the circuit simulation device, and the circuit simulation program according to the first embodiment, and in step S307a in the first embodiment, the value generated based on the random number is changed to the relaxation value. , The value of the virtual conductance is gradually reduced by dividing the relaxation value after the calculation.
[0078]
FIG. 6 is a diagram showing a circuit simulation device and a circuit simulation method according to the present embodiment. In FIG. 6, the device configuration and each step are the same as those in FIG. 3, except that step S307a is changed to step S307c.
[0079]
Step S307c will be described. As shown in FIG. 6, in this step S307c, the current mitigation rate Rate1 according to the value of the counter k (K) And a value obtained by adding a random number rand () to the parameter Grate, and subtracting the value of the parameter Grate from the current value of the mitigation factor Gramp to reduce the value of the mitigation factor Gramp. Note that the random number rand () may be an arbitrary value having no upper and lower limits in the generation range, but may be limited to an arbitrary value within a predetermined range such as 0 ≦ rand () ≦ 1.
[0080]
This means that each time the operation using the relaxation value is performed, in step S302, the value 10 generated based on the random number rand () is used. rand () 10 Grate1 (k) While multiplying the relaxation value of Grate1 (k) + rand () Divided by the virtual conductance Gmin (J) Means to decrease the value of.
[0081]
In the above, the value 10 generated based on the random number rand () is used. rand () Relaxed value 10 Grate1 (k) Has been shown, but other operations such as addition, subtraction or division may be performed.
[0082]
In the above description, the relaxation value 10 after the calculation is used. Grate1 (k) + rand () Although the case where the value of the virtual conductance Gmin is gradually reduced by dividing by the above equation, the method of decreasing is not limited to the division, but may be another operation such as subtraction.
[0083]
The other points are the same as those of the circuit simulation method, the circuit simulation apparatus, and the circuit simulation program according to the first embodiment, and thus the description will be omitted.
[0084]
According to the present embodiment, the value 10 generated based on the random number rand () rand () Relaxed value 10 Grate1 (k) While calculating the relaxation value 10 after the calculation. Grate1 (k) + rand () Reduces the value of the virtual conductance Gmin. Therefore, the relaxation value can be changed at random, and solvability may be increased.
[0085]
Note that, in the present embodiment, the counter k is incremented, the value of the counter k is determined in step S308, and the relaxation ratio Rate1 is determined in step S301. (K) May not be performed. In that case, the resetting of the relaxation value in the Gmin-Stepping method is not performed. This embodiment is characterized in that the relaxation value is randomly changed by a value generated based on a random number every time the calculation using the relaxation value is performed. Are also included in the scope of the present invention.
[0086]
<Modification>
In the first to third embodiments, the Newton method is employed as the iterative solution in steps S303 to S305. However, as mentioned in Patent Document 1 as another example of the solver, the iterative solving method includes a Damped-Newton method and a homotopy method in addition to the Newton method.
[0087]
Therefore, in the first to third embodiments, other iterative solutions such as the Damped-Newton method and the homotopy method may be employed instead of the Newton method. Then, an iterative solution suitable for the circuit to be simulated can be selected, and in this case, the same effect as above can be obtained.
[0088]
Further, in the circuit simulation apparatus described in Patent Document 1, a normal Gmin-Stepping method is cited as one of the selectable solvers, but the Gmin-described method of the present application is used instead of the normal Gmin-Stepping method. -The Stepping method may be adopted.
[0089]
【The invention's effect】
According to the first aspect of the present invention, when the solution does not converge in the iterative solution and a predetermined cutoff condition is satisfied, the relaxation value is changed and the solution calculation process is performed again. Therefore, when performing the Gmin-Stepping method, there is no need to re-enter the relaxation value, and the burden of reviewing the step-down method imposed on the circuit simulation operator is reduced. In the case where the solution processing is performed by the relaxation method, the possibility of solution may be expanded by changing the relaxation value. Therefore, according to the first aspect of the present invention, a solution can be easily obtained in the solution processing of the network equation.
[0090]
According to the fifth aspect of the present invention, the relaxation value is randomly changed by the value generated based on the random number every time the calculation using the relaxation value is performed. Therefore, the solvability may be increased.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a part of an example of a circuit to be simulated;
FIG. 2 is a diagram illustrating a virtual resistor Gmin introduced at a predetermined position in a circuit in the Gmin-Stepping method.
FIG. 3 is a diagram showing a circuit simulation device and a circuit simulation method according to the first embodiment.
FIG. 4 is a diagram showing a detailed configuration of a circuit simulation device according to the first embodiment.
FIG. 5 is a diagram showing a circuit simulation device and a circuit simulation method according to a second embodiment.
FIG. 6 is a diagram showing a circuit simulation device and a circuit simulation method according to a third embodiment.
[Explanation of symbols]
10 circuit information storage unit, 20 circuit network equation solving unit, 30 calculation result output unit.

Claims (7)

(a)回路情報によって特定される回路を対象とした回路網方程式の作成に用いられる仮想コンダクタンス、前記仮想コンダクタンスの変更に用いられる緩和値、および前記回路網方程式の解をコンピュータに入力して、それぞれ所定の初期値に設定するステップと、
(b)前記回路情報に基づいて、前記回路のうち所定条件を満たす箇所に前記仮想コンダクタンスを有する仮想抵抗を導入しつつ、前記回路網方程式を作成するステップと、
(c)前記ステップ(b)において作成された前記回路網方程式について、前記解が収束するまで反復解法を用いて前記コンピュータに演算処理を行わせることにより求解処理を行うステップと、
(d)前記ステップ(c)において前記解が収束するたびに、前記緩和値を用いて前記コンピュータに演算させることにより前記仮想コンダクタンスの値を逓減させて変更し、かつ、収束した前記解を前記反復解法の新たな初期値に採用して前記ステップ(b),(c)を行うステップと、
(e)前記ステップ(d)において前記仮想コンダクタンスの値が第1の所定値以下となったときに、収束した前記解を真値と判断するステップとを含み、
前記ステップ(c)において、前記解が収束せず、かつ、所定の打ち切り条件が満たされたときは、前記ステップ(a)において設定した前記緩和値を変更して前記ステップ(b)以降を行う回路シミュレーション方法。
(A) inputting a virtual conductance used to create a network equation for a circuit specified by circuit information, a relaxation value used to change the virtual conductance, and a solution of the network equation to a computer; Setting each to a predetermined initial value;
(B) creating the circuit network equation based on the circuit information while introducing a virtual resistor having the virtual conductance at a location in the circuit that satisfies a predetermined condition;
(C) performing a solution process on the circuit network equation created in the step (b) by causing the computer to perform an arithmetic process using an iterative solution until the solution converges;
(D) each time the solution converges in the step (c), the value of the virtual conductance is reduced and changed by causing the computer to calculate using the relaxation value, and Performing the steps (b) and (c) by adopting new initial values of the iterative solution;
(E) determining the converged solution as a true value when the value of the virtual conductance is equal to or less than a first predetermined value in the step (d);
In the step (c), when the solution does not converge and a predetermined cutoff condition is satisfied, the relaxation value set in the step (a) is changed and the steps (b) and thereafter are performed. Circuit simulation method.
請求項1に記載の回路シミュレーション方法であって、
前記ステップ(d)において、前記仮想コンダクタンスの値が、前記第1の所定値よりも大きい第2の所定値以下となったときに、前記緩和値を所定の固定値とする回路シミュレーション方法。
The circuit simulation method according to claim 1, wherein
In the step (d), when the value of the virtual conductance becomes equal to or less than a second predetermined value larger than the first predetermined value, the relaxed value is set to a predetermined fixed value.
請求項1に記載の回路シミュレーション方法であって、
前記ステップ(d)において、前記緩和値を用いた演算の都度、乱数に基づいて発生させた値により前記緩和値をランダムに変更する回路シミュレーション方法。
The circuit simulation method according to claim 1, wherein
In the circuit simulation method, in the step (d), the relaxation value is randomly changed by a value generated based on a random number each time the operation using the relaxation value is performed.
請求項1に記載の回路シミュレーション方法であって、
前記ステップ(c)における前記反復解法は、Newton法、Damped−Newton法、ホモトピー法のいずれかである回路シミュレーション方法。
The circuit simulation method according to claim 1, wherein
The circuit simulation method, wherein the iterative solution in the step (c) is any of the Newton method, the Damped-Newton method, and the homotopy method.
(a)回路情報によって特定される回路を対象とした回路網方程式の作成に用いられる仮想コンダクタンス、前記仮想コンダクタンスの変更に用いられる緩和値、および前記回路網方程式の解をコンピュータに入力して、それぞれ所定の初期値に設定するステップと、
(b)前記回路情報に基づいて、前記回路のうち所定条件を満たす箇所に前記仮想コンダクタンスを有する仮想抵抗を導入しつつ、前記回路網方程式を作成するステップと、
(c)前記ステップ(b)において作成された前記回路網方程式について、前記解が収束するまで反復解法を用いて前記コンピュータに演算処理を行わせることにより求解処理を行うステップと、
(d)前記ステップ(c)において前記解が収束するたびに、前記緩和値を用いて前記コンピュータに演算させることにより前記仮想コンダクタンスの値を逓減させて変更し、かつ、収束した前記解を前記反復解法の新たな初期値に採用して前記ステップ(b),(c)を行うステップと、
(e)前記ステップ(d)において前記仮想コンダクタンスの値が第1の所定値以下となったときに、収束した前記解を真値と判断するステップとを含み、
前記ステップ(d)において、前記緩和値を用いた演算の都度、乱数に基づいて発生させた値により前記緩和値をランダムに変更する回路シミュレーション方法。
(A) inputting a virtual conductance used to create a network equation for a circuit specified by circuit information, a relaxation value used to change the virtual conductance, and a solution of the network equation to a computer; Setting each to a predetermined initial value;
(B) creating the circuit network equation based on the circuit information while introducing a virtual resistor having the virtual conductance at a location in the circuit that satisfies a predetermined condition;
(C) performing a solution process on the circuit network equation created in the step (b) by causing the computer to perform an arithmetic process using an iterative solution until the solution converges;
(D) each time the solution converges in the step (c), the value of the virtual conductance is reduced and changed by causing the computer to calculate using the relaxation value, and Performing the steps (b) and (c) by adopting new initial values of the iterative solution;
(E) determining the converged solution as a true value when the value of the virtual conductance is equal to or less than a first predetermined value in the step (d);
In the circuit simulation method, in the step (d), the relaxation value is randomly changed by a value generated based on a random number each time the operation using the relaxation value is performed.
請求項1ないし請求項5のいずれかに記載の回路シミュレーション方法を用いた回路シミュレーション装置であって、
前記コンピュータを備え、
前記コンピュータは、
前記回路情報を記憶するための記憶部と、
請求項1ないし請求項5のいずれかに記載の回路シミュレーション方法のステップ(a)乃至(e)を実行する回路網方程式求解部と、
前記回路網方程式求解部におけるシミュレーション結果を出力するための計算結果出力部とを含む回路シミュレーション装置。
A circuit simulation apparatus using the circuit simulation method according to claim 1, wherein:
Comprising the computer,
The computer is
A storage unit for storing the circuit information,
A circuit equation solving unit for executing steps (a) to (e) of the circuit simulation method according to any one of claims 1 to 5,
A circuit simulation apparatus including a calculation result output unit for outputting a simulation result in the circuit network equation solving unit.
請求項1ないし請求項5のいずれかに記載の回路シミュレーション方法のステップ(a)乃至(e)をコンピュータに実行させる回路シミュレーションプログラム。A circuit simulation program for causing a computer to execute steps (a) to (e) of the circuit simulation method according to claim 1.
JP2003042393A 2003-02-20 2003-02-20 Circuit simulation method, device and program Pending JP2004252711A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003042393A JP2004252711A (en) 2003-02-20 2003-02-20 Circuit simulation method, device and program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003042393A JP2004252711A (en) 2003-02-20 2003-02-20 Circuit simulation method, device and program

Publications (1)

Publication Number Publication Date
JP2004252711A true JP2004252711A (en) 2004-09-09

Family

ID=33025681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003042393A Pending JP2004252711A (en) 2003-02-20 2003-02-20 Circuit simulation method, device and program

Country Status (1)

Country Link
JP (1) JP2004252711A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115331526A (en) * 2022-08-31 2022-11-11 北京航空航天大学青岛研究院 Electrical experiment simulation method based on virtual simulation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115331526A (en) * 2022-08-31 2022-11-11 北京航空航天大学青岛研究院 Electrical experiment simulation method based on virtual simulation
CN115331526B (en) * 2022-08-31 2024-01-05 北京航空航天大学青岛研究院 Electrical experiment simulation method based on virtual simulation

Similar Documents

Publication Publication Date Title
Quirynen et al. Autogenerating microsecond solvers for nonlinear MPC: a tutorial using ACADO integrators
Migoni et al. Linearly implicit quantization-based integration methods for stiff ordinary differential equations
Luchetta et al. SAPWIN-a symbolic simulator as a support in electrical engineering education
WO2019176647A1 (en) Continuous optimization problem global searching device and program
EP3732593A1 (en) Method for applying generative design to the configuration of mechanical assemblies
Yushkova et al. Strategies for choosing an appropriate numerical method for FPGA-based HIL
Son et al. Multi-objective iterative learning control using convex optimization
US8533653B2 (en) Support apparatus and method for simplifying design parameters during a simulation process
US7606693B2 (en) Circuit simulation with decoupled self-heating analysis
JP2009157623A (en) System and method for circuit simulation
US7512922B1 (en) Methods of structured placement of a circuit design
Severo et al. Simulated annealing to improve analog integrated circuit design: Trade-offs and implementation issues
US7962317B1 (en) Analytic linearization for system design
JP2004252711A (en) Circuit simulation method, device and program
JP4486693B2 (en) Circuit simulator
US20080010329A1 (en) Method and computer program product for circuit analysis and circuit simulation device
JP4871194B2 (en) Parameter extraction method and computer-readable storage medium having program for executing parameter extraction method
JP6197314B2 (en) Power system simulation method and power system simulator
Iordache et al. ACAP-Analog Circuit Analysis Program
JP5070785B2 (en) Circuit design method and circuit design system
Braga et al. Discretization and discrete-time output feedback control of linear parameter varying continuous-time systems
JP2007257524A (en) Device and method for analyzing circuit operation
CN117172161B (en) Flow field simulation method and device, computer equipment and storage medium
US20120323548A1 (en) Method, system and program storage device for simulating electronic device performance as a function of process variations
US20040073418A1 (en) Method and system for modeling of effective capacitance in logic circuits