JP2004247584A - Plasma treatment method and plasma treatment system - Google Patents
Plasma treatment method and plasma treatment system Download PDFInfo
- Publication number
- JP2004247584A JP2004247584A JP2003036895A JP2003036895A JP2004247584A JP 2004247584 A JP2004247584 A JP 2004247584A JP 2003036895 A JP2003036895 A JP 2003036895A JP 2003036895 A JP2003036895 A JP 2003036895A JP 2004247584 A JP2004247584 A JP 2004247584A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- plasma
- etching
- sample
- processing container
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、プラズマ処理方法およびプラズマ処理装置に係り、特に難エッチング材エッチングに好適なプラズマ処理方法およびプラズマ処理装置に関する。
【0002】
【従来の技術】
従来、強誘電体メモリ(FeRAM:Ferroelectric Random Access Memory)等に使用する強誘電体材料およびその電極材料、磁気をを利用したメモリ(MRAM:Magnetoresistive Random Access Memory)等に使用する絶縁膜、磁性膜、電極、高誘電率のゲート絶縁膜、あるいはゲート材として使用される材料、すなわち難エッチング材のエッチングに際しては、前記難エッチング材を積層形成したウエハの処理温度を高めてエッチングすることにより、垂直に近いエッチング形状を得ている(例えば、特許文献1参照)。
【0003】
また、特許文献2には、頭の丸いフォトレジストを用いてエッチングすることにより、側壁への反応生成物の付着を抑えることが示されている。
【0004】
【特許文献1】
特開平11−111695号公報
【0005】
【特許文献2】
特開平10−98162号公報
【0006】
【発明が解決しようとする課題】
近年、半導体素子の微細化、動作の高速化に伴い、MOS(metal−oxide−semiconductor)トランジスタのゲート絶縁膜あるいはゲート電極として、また、メモリ部の誘電体膜あるいはキャパシタ電極として、アルミナ、酸化ジルコニウム、酸化ハフニウム、ルテニウム、白金、酸化タンタル、BST、SBT、PZTなどの材料を用いることが検討されている。また、前記FeRAM、あるいはMRAM等では、鉄、ニッケル、コバルト、マンガンあるいはその合金が用いられる。
【0007】
これらの材料(難エッチング材)は、アルミ、シリコン、酸化シリコンなどに比べてエッチングしにくく、特に垂直な加工形状が得にくいことが問題となっている。前述のようにウエハの処理温度を高めてエッチングすることはできる。しかし、この場合にはエッチングによる反応生成物が加工部の垂直面に付着することがある。エッチングによる反応生成物が、前記加工部に露出した絶縁膜の垂直面に付着した場合には、前記絶縁膜の絶縁性能が劣化する。
【0008】
また、特許文献2に示す方法は、ウエハ温度を400℃以上の高温にした場合にレジストが蒸発するため、難エッチング材のエッチングに用いられる高温エッチングには適さない。
【0009】
本発明は、これらの問題点に鑑みてなされたもので、難エッチング材を使用した半導体装置においても安定したデバイス性能を得ることのできるプラズマ処理方法およびプラズマ処理装置を提供する。
【0010】
【課題を解決するための手段】
本発明は、上記の課題を解決するために次のような手段を採用した。
【0011】
難エッチング材製の導電体からなる第1層、絶縁体からなる第2層および導電体からなる第3層を順次積層してなる積層体と、該積層体上に形成したエッチング用のマスクを備え、該マスクを利用して前記積層体を構成する各層にプラズマエッチング処理を施すプラズマ処理方法であって、前記第2層のエッチング処理は、第2層の材料幅がエッチングの進行とともに拡大する順テーパ形状に加工する。
【0012】
【発明の実施の形態】
以下、本発明の実施形態を図を参照して説明する。図1は、本発明の実施形態にかかるプラズマ処理装置を説明する図である。高周波電源101から自動整合器102を介して、コイル103に高周波電流を供給し、真空処理容器104内にプラズマ105を生成する。真空処理容器104は絶縁材料からなる放電部104aと接地された処理部104bからなる。真空処理容器104には、ガス導入手段106を介して塩素などのエッチング用の処理ガスを導入し、排気装置107を介して排気する。
【0013】
ウエハ等の試料108は試料台109の上に設置する。試料108に入射するイオンのエネルギーを大きくするために、試料台109には第二の高周波電源であるバイアス電源110がハイパスフィルタ111を介して接続される。試料台109の表面にはセラミックなどの絶縁膜112が設けられる。また、試料台109には、ローパスフィルタを介して図示しない直流電圧が印加されており、試料台109上に載置した試料108を静電気力により吸引して保持する。
【0014】
さらに、試料108の温度を調整して処理を制御するために、試料台109にはヒータ115および冷媒流路116を設ける。また、試料台109は土台となる部分117およびヘッド118に分割可能となっている。ヘッド118の表面には10nm以上の凹凸を形成し、この凹凸と試料108の間に形成される空隙にはヘリウムなどの伝熱ガスを流すことができる。
【0015】
このように構成したプラズマエッチング装置を用いて、鉄、コバルト、マンガン、ニッケル、白金、ルテニウム、タンタル、アルミナ、酸化ハフニウム、酸化ジルコニウム、ガリウム砒素などの化学的に安定な材料(難エッチング材)をエッチングする場合の典型的な条件を以下に示す。
【0016】
真空処理容器内の圧力は0、5Pa、導入する処理ガスは主として塩素である。試料108の温度は対象とする被エッチング材によって異なるが、おおよそ200℃以上500℃以下である。試料の温度は要求されるエッチングレートあるいは製造される半導体装置によって異なるが、シリコン膜、アルミニウム膜あるいは酸化シリコン膜をエッチングする場合の典型的な温度である0℃から100℃に比べて高い温度である。したがって、エッチングのマスク材にフォトレジストが有効に使えないことが多く、耐熱性の高い酸化シリコンや金属製のハードマスクを使う。
【0017】
ところで、前記化学的に安定な材料(難エッチング材)をプラズマを用いてエッチングする場合、ウエハ等の試料の処理面に対して垂直にエッチングすることは困難である。
【0018】
すなわち、前記難エッチング材では、エッチングにより生成した反応生成物が一度、試料表面から真空処理室内に飛び出しても、いずれかの壁面に到達するとその面に付着する性質がある。エッチングが進行する面に反応生成物が付着するのであれば、実質的にエッチング速度が低下するだけである。しかし、反応生成物はあらゆる面に付着する。すなわち、反応生成物は、エッチングが進行する溝あるいはホールの底面、およびエッチングがほとんど進行しない溝あるいはホールの側壁の双方に付着する。このため、前記側壁はその側壁に付着する反応生成物によりテーパ状にエッチングされることになり、側壁を垂直に形成することは困難である。
【0019】
図2は、側壁に付着する導電性あるいは絶縁性の反応生成物による影響を説明する図である。図において、aは試料(ウエハ)面に形成した導体層、bは導体層a上に形成した絶縁体層(絶縁膜)、cは絶縁体層b上に形成した導体層である。エッチングに際しては、導体層c、絶縁体層b、導体層aの順にエッチングすることになる。従って、例えば導体層aのエッチング中に生成した反応生成物は導体層cあるいは絶縁体層bの側壁に付着することになる。
【0020】
この場合、例えば導体層cの側壁に導電性の反応生成物が付着しても、あるいは絶縁性の反応生成物が付着しても半導体装置の機能には大きな影響を及ぼすことはない。ところが、絶縁体層bの側壁に導電性の反応生成物が付着すると絶縁膜の特性が変化する。最も極端な場合は、絶縁体層bの上下にある導体が短絡することになる。短絡しなくとも、上下の導体層間の抵抗が小さくなり、リーク電流が流れやすくなる。
【0021】
また、前記絶縁体層bが強誘電体膜である場合には強誘電体特有のヒステリシス特性が得られなくなったりする。あるいは、微小な付着物によりデバイス特性が不安定になる。したがって、デバイス特性を安定にするには、絶縁体層bの側壁に導電性の反応生成物を付着させないことが重要である。
【0022】
ところで、難エッチ材を順テーパ形にエッチングするのは容易である。順テーパ形とは上部が下部よりも短い形状であり、反応生成物が側壁に多く付着する条件でエッチングを行えば順テーパ形が得られる。
【0023】
一般に、ウエハ温度が高いほどエッチングで得られる形状が垂直に近い。したがって、例えば絶縁体層bをエッチングする際において、特性が劣化しない最大温度よりもあえて低い温度でエッチングすることによって、順テーパ形を得ることができる。次のステップで前記絶縁体層bの下層の導体をエッチングする際には、できるだけ垂直に近いエッチング形状を得るために、特性が劣化しない最高温度でエッチングする。
【0024】
垂直に近い形状が得られる条件では、エッチングにより得られるテーパ形状に係わらず、側壁に導体は付着しにくいが、上層の絶縁体層bを順テーパ形にエッチングしておくことにより、さらに前記絶縁体層のテーパ面への導体の付着を抑制することができる(テーパ面がエッチングされるため)。このとき下層の導体層をできるだけ垂直に近い形状にエッチングすることにより半導体の集積度を上げられるいうメリットもある。導体は抵抗を小さくするために断面積をある程度必要とする。このため絶縁体層bの数倍以上の膜厚であることが多い。したがって、導体層を順テーパ形にエッチングした場合には集積度が顕著に低下する。しかし、絶縁体層bは膜厚が薄いため、順テーパ形にエッチングしても集積度を低下することはない。
【0025】
絶縁体層bを順テーパ形状にエッチングし、その下層の導体層を垂直にエッチングするのに他の方法を用いることも可能である。たとえば、絶縁体層bをエッチングするときには、装置に導入するガスの流量が一定に保ったまま、その系で得られる最も低い圧力あるいは長期的に安定に得られる最も低い圧力よりも圧力を高くするなどして、導入するガスの流量Qと圧力Pの比(Q/P)を小さくすればよい。言い換えれば、排気系が持つ最大の排気速度あるいは実用的に長期間運用できる排気系の最大排気速度に満たない排気速度で排気すればよい。
【0026】
一方、前記絶縁体層をエッチングした後に行う導電体層のエッチングにおいては、排気系が有する最大の排気速度、あるいは実用的に長期間安定に運用できる排気系の最大速度で排気系を運用し、できるだけ垂直に近い形状が得られようにすればよい。
【0027】
例えば、SEMIテクノロジーシンポジウム2001講演予稿集(7−10〜7−14)には、ウエハ温度を急激に変化させて、一つの真空処理容器(チャンバ)内で複数のプロセスを処理する例が示されている。しかし、試料(ウエハ)を試料台上に静電チャックで吸着したまま、ウエハの温度を急激に変化させると、吸着個所からパーティクルが発生し、あるいはウエハが割れる可能性がある。また、ウエハ1枚1枚に対し、静電チャックを含む試料台の温度を急激に変化させることを繰り返すと、静電チャックの寿命が短くなるという問題がある。したがって、温度の異なるプロセスを同一真空処理容器で行うのは必ずしも好ましくない。
【0028】
このため、エッチング処理に際して、試料温度の異なるプロセスを必要とする場合、プラズマ処理装置をマルチチャンバ化し、チャンバごとに異なった温度に設定した試料台を備えることが必要となる。設定すべき温度範囲が異なると、試料台に用いる構成部品が変わることが多い。たとえば、ウエハ温度を150℃程度付近に保つ場合と、400℃程度に保つ場合では、ヒータの有無、セラミックの組成、厚さ、静電チャック表面の溝のパターンなど変えておく必要がある。言い換えれば、試料台以外はほぼ同一構成であるが、静電チャックを含む試料台のみが異なる複数のプラズマ処理装置が必要である。逆にチャンバの形状、構成部品やプラズマ発生方法や排気系などを同一構成にしておけばマルチチャンバ化しても多数の消耗部品を同時に揃えておく必要がなくなること、装置の操作、メンテナンス方法の習得が簡単にできることというメリットがある。
図3は、真空処理容器として複数のエッチング処理室を備えたプラズマ処理装置を説明する図である。図に示すように、プラズマ処理装置は、エッチング処理室901、ウエハ搬送用ロボット903、ロードロック室904、アンロードロック室905、ローダ906、ストッカ907を有する。ストッカ907にはカセット908が置かれる。ウエハを処理室901で処理するときには、ほぼ大気圧条件にあるカセット908に入れられたウエハ108をローダ906でほぼ大気圧条件にあるロードロック室904に運び、ロードロック室を閉じる。ロードロック室904の圧力を適当な圧力に減圧したのちに、ウエハ搬送用ロボット903でウエハ108を処理室901に搬送し、例えば図2に示す導体層(上部電極)cのエッチングを行う。そののち、ウエハ105をウエハ搬送用ロボット903で別のエッチング処理室901’に搬送し、絶縁体層(絶縁膜)bのエッチングを行う。さらに、ウエハ105をウエハ搬送用ロボット903で別のエッチング処理室901”に搬送し、導電体層(下部電極)aのエッチングを行う。エッチング処理室901’、901”の構成はエッチング処理室901と同一の構成であり、試料台109の適用温度のみが相違する。具体的には、それぞれのエッチング処理室に収容する試料台109を構成する絶縁膜112の材料の相違、試料台109表面の溝形状の相違、ヒータ115の有無、ヒータの設置位置の相違などが挙げられる。
【0029】
次に、低温用(略0℃ないし150℃)の試料台と高温用(略200℃ないし400℃)の試料台を具体的な例で説明する。低温用の試料台109では、ヘッド118部が主としてアルミニウムからなり、その上の絶縁膜112が主としてアルミナとチタニアの混合物からなる。この絶縁膜112は溶射で形成され、室温での膜の抵抗率が109Ωcm〜1011Ωcmである。ヘッド118の表面には約500マイクロメートルの深さの溝、あるいは突起が形成さる。
【0030】
これに対し,高温用の試料台109では,ヘッド118部全体が焼結窒化アルミを主成分としている。表面には深さが100マイクロメートル以下の溝、あるいは突起形成される。
【0031】
低温用の試料台と高温用の試料台をできるだけ共通化し、開発コストや部品点数を減らすには、ヘッド部118の構成のみに差をつけることも可能である。このときは、ヘッドを取り付けるためのねじ穴,冷却用のガスの導入口, 真空シール部の位置,大きさ、個数を共通化しておく必要がある.
また、例えば、高温用のヘッドと低温用でヘッドのねじ穴の位置が共通にできない場合には、ヘッドを支持する台において、どちらのヘッドも固定できるようにねじ穴を用意しておき、実際には必要な部分のねじ穴のみを使うことによって部品の共通化を図ることができる。
一方、チャンバ側においては、ヘッドを支持する台に、いずれのヘッドも固定できるようにねじ穴を用意しておき,実際には必要な部分のねじ穴のみを使うことによって、部品の共通化を図ることができる。
なお、以上の例では大気カセット908を用いたが、真空カセットを用いてもよい。また、エッチング処理室901”を用いたが、エッチング処理室901”はエッチング処理室901で兼用することができる。
【0032】
また、マルチチャンバ方式の真空処理装置として、使用温度がそれぞれ異なる試料台109を有するチャンバを用いると、試料108の材質が絶縁体であっても、導体であっても処理できる。この場合、絶縁体からなる試料を処理するチャンバでは、試料台表面の絶縁膜112の抵抗率を1015Ωcm以上に設定しておく。導電体からなる試料を処理するチャンバでは、絶縁膜112の抵抗率は109Ωcmから1012Ωcm程度にしておく。絶縁膜の抵抗率を1015Ωcm以上にするには不純物濃度が極めて低いアルミナを用い、抵抗率を109Ωcmから1012Ωcm程度に保つにはアルミナに不純物、例えばチタニアを混合するとよい。
【0033】
図4は、図3に示すマルチチャンバ方式の真空処理装置を用いたエッチング処理を説明する図である。
【0034】
まず、下部導電体層401,絶縁体層402,上部導電体層403からなる積層膜上に酸化シリコンからなるエッチングマスクを形成した試料(ウエハ)108を用意する(図4a)。
【0035】
次に、試料108を真空処理容器901に搬送し、試料108の温度を400℃に保った状態、すなわち垂直に近いエッチング形状が得られる条件で上部導体層403をエッチングする。上部導体層403のエッチングが終了すると、上部電極403aが形成される(図4b)。
【0036】
次に、試料108を真空処理容器901から取り出し、別の真空処理容器901’に搬送し、試料108の温度を200℃に保った状態、すなわち順テーパー形状が得られる条件で絶縁層402をエッチングする。絶縁層402のエッチングが終了すると、絶縁膜402aが形成される(図4c)。
【0037】
次に、試料108を真空処理容器901’から取り出し、別の処理室901”に搬送し、試料108の温度を400℃に保った状態で下部導電層401をエッチングする。下部導電層401のエッチングが終了すると下部電極401aが形成される(図4d)。
【0038】
なお、真空処理容器901および真空処理容器901”における処理温度が近似する場合は、真空処理容器901”に代えて真空処理容器901を用いることができる。
【0039】
このようにして形成される半導体装置においては、図4eの断面構造に示すように、絶縁膜402aの側壁とその底面となす角度αが下部電極403の側壁とその底面となす角度βよりも小さくなっている。この角度の差は5°以上、特に15°以上あるのが望ましい。このように絶縁膜を順テーパ形にしておくことにより、下部導電層のエッチングの際など発生する導電性の反応生成物の順テーパ面への付着を抑制することができ、前記絶縁膜の絶縁性能の劣化を防止することができる。
【0040】
以上説明したように、本実施形態によれば、垂直な加工形状を得にくい材料(難エッチング材)のエッチングにおいて、絶縁膜をあえてテーパ状にエッチングし、その下層に位置する導電体層を垂直にエッチングすることによって安定に機能し、しかも集積度の高い半導体装置を作成することができる。
【0041】
図5は、前記絶縁膜の絶縁性能の劣化を防止する他の方法を説明する図である。まず、Ptからなる下部導電体層501,PZT(Pb(Zr/Ti)O3)からなる絶縁膜502a,Ptからなる上部電極503を備えた積層膜上に酸化シリコンあるいは窒化シリコンからなるエッチングマスク504aを形成した試料(ウエハ)108を用意する(図5a)。
【0042】
次いで、前記絶縁膜502a及び上部電極503からなる積層膜を被覆するように絶縁膜505を堆積する。絶縁膜505の堆積に際しては、塗布や熱エネルギーを利用した化学気相成長、プラズマを利用した化学気相成長、あるいはスパッタリングデポジションなどを利用することができる。このように絶縁膜505を堆積することにより、導体層501をエッチングする際に生成する反応生成物が上層の絶縁膜502aの側壁に付着することを抑止することができる。絶縁膜505の膜厚は、絶縁膜502aの厚さと同程度、望ましくはそれよりも厚く堆積させる(図4b)。
【0043】
次に、下部導電体層501をエッチングして下部電極501aを形成する。下部導電体層501をエッチングすると、反応生成物が生成し、生成した反応生成物は絶縁膜505上に付着する。このとき絶縁膜502aは露出していないので絶縁膜502aの側壁に反応生成物が付着することはない。従って、前記絶縁膜502aの絶縁性能の劣化を避けることができる。このように、本実施形態によれば、安定に機能し、しかも集積度の高い半導体装置を作成することができる。
【0044】
【発明の効果】
以上説明したように、本発明によれば、難エッチング材を使用した半導体装置においても安定したデバイス性能を得ることのできるプラズマ処理方法およびプラズマ処理装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の実施形態にかかるプラズマ処理装置を説明する図である。
【図2】側壁に付着する導電性あるいは絶縁性の反応生成物による影響を説明する図である。
【図3】真空処理容器として複数のエッチング処理室を備えたプラズマ処理装置を説明する図である。
【図4】マルチチャンバ方式の真空処理装置を用いたエッチング処理を説明する図である。
【図5】絶縁体層の絶縁性能の劣化を防止する他の方法を説明する図である。
【符号の説明】
101 高周波電源
102 自動整合器
103 コイル
104 真空処理容器
104a 放電部(絶縁体)
104b 処理部(接地)
105 プラズマ
106 ガス導入手段
107 排気装置
108 試料
109 試料台
110 第二の高周波電源
111 ハイパスフィルター
112 絶縁膜
115 ヒータ
116 冷媒流路
117 負荷[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a plasma processing method and a plasma processing apparatus, and more particularly to a plasma processing method and a plasma processing apparatus suitable for etching a difficult-to-etch material.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, a ferroelectric material and its electrode material used for a ferroelectric memory (FeRAM: Ferroelectric Random Access Memory) and the like, an insulating film and a magnetic film used for a magnetic memory (MRAM: Magnetoresistive Random Access Memory) and the like. When etching an electrode, a gate insulating film having a high dielectric constant, or a material used as a gate material, that is, a difficult-to-etch material, the processing temperature of a wafer on which the difficult-to-etch material is laminated is increased by etching to increase the vertical (For example, see Patent Document 1).
[0003]
In addition, Patent Document 2 discloses that the reaction product is prevented from adhering to the side wall by performing etching using a photoresist having a round head.
[0004]
[Patent Document 1]
JP-A-11-111695
[Patent Document 2]
JP 10-98162 A
[Problems to be solved by the invention]
In recent years, with the miniaturization of semiconductor elements and the speeding up of operation, alumina and zirconium oxide have been used as gate insulating films or gate electrodes of metal-oxide-semiconductor (MOS) transistors, and as dielectric films or capacitor electrodes of memory units. The use of such materials as hafnium oxide, ruthenium, platinum, tantalum oxide, BST, SBT, and PZT has been studied. In the FeRAM, the MRAM, or the like, iron, nickel, cobalt, manganese, or an alloy thereof is used.
[0007]
These materials (e.g., difficult-to-etch materials) are more difficult to etch than aluminum, silicon, silicon oxide, and the like, and there is a problem that it is particularly difficult to obtain a vertical processed shape. As described above, etching can be performed by increasing the processing temperature of the wafer. However, in this case, a reaction product by etching may adhere to the vertical surface of the processed portion. When a reaction product by the etching adheres to the vertical surface of the insulating film exposed to the processed portion, the insulating performance of the insulating film deteriorates.
[0008]
Further, the method disclosed in Patent Document 2 is not suitable for high-temperature etching used for etching a difficult-to-etch material because the resist evaporates when the wafer temperature is raised to 400 ° C. or higher.
[0009]
The present invention has been made in view of these problems, and provides a plasma processing method and a plasma processing apparatus capable of obtaining stable device performance even in a semiconductor device using a difficult-to-etch material.
[0010]
[Means for Solving the Problems]
The present invention employs the following means in order to solve the above problems.
[0011]
A laminate formed by sequentially laminating a first layer made of a conductor made of a difficult-to-etch material, a second layer made of an insulator, and a third layer made of a conductor, and an etching mask formed on the laminate are formed by: A plasma processing method for performing a plasma etching process on each of the layers constituting the stacked body using the mask, wherein the material width of the second layer increases as the etching progresses. Process into a forward tapered shape.
[0012]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a diagram illustrating a plasma processing apparatus according to an embodiment of the present invention. A high-frequency current is supplied from a high-
[0013]
A
[0014]
Further, a
[0015]
Using the plasma etching apparatus configured as described above, chemically stable materials (difficult to etch materials) such as iron, cobalt, manganese, nickel, platinum, ruthenium, tantalum, alumina, hafnium oxide, zirconium oxide, and gallium arsenide. Typical conditions for etching are shown below.
[0016]
The pressure in the vacuum processing vessel is 0, 5 Pa, and the processing gas to be introduced is mainly chlorine. The temperature of the
[0017]
By the way, when etching the above chemically stable material (a difficult-to-etch material) using plasma, it is difficult to etch perpendicularly to a processing surface of a sample such as a wafer.
[0018]
That is, in the above-mentioned difficult-to-etch material, even if a reaction product generated by etching once jumps out of the sample surface into the vacuum processing chamber, it has a property of adhering to any wall surface when it reaches any wall surface. If the reaction product adheres to the surface where the etching proceeds, only the etching rate is substantially reduced. However, the reaction products adhere to all surfaces. That is, the reaction product adheres to both the bottom surface of the groove or hole where the etching proceeds and the side wall of the groove or hole where the etching hardly proceeds. For this reason, the side wall is etched in a tapered shape by a reaction product attached to the side wall, and it is difficult to form the side wall vertically.
[0019]
FIG. 2 is a diagram for explaining the effect of a conductive or insulating reaction product attached to a side wall. In the figure, a is a conductor layer formed on the sample (wafer) surface, b is an insulator layer (insulation film) formed on the conductor layer a, and c is a conductor layer formed on the insulator layer b. At the time of etching, the conductor layer c, the insulator layer b, and the conductor layer a are etched in this order. Therefore, for example, a reaction product generated during the etching of the conductor layer a adheres to the side wall of the conductor layer c or the insulator layer b.
[0020]
In this case, for example, even if a conductive reaction product adheres to the side wall of the conductor layer c or an insulating reaction product adheres, the function of the semiconductor device is not significantly affected. However, if a conductive reaction product adheres to the side wall of the insulator layer b, the characteristics of the insulating film change. In the most extreme case, the conductors above and below the insulator layer b will be short-circuited. Even if a short circuit does not occur, the resistance between the upper and lower conductor layers is reduced, and a leak current flows easily.
[0021]
Further, when the insulator layer b is a ferroelectric film, the hysteresis characteristic peculiar to the ferroelectric cannot be obtained. Alternatively, device characteristics become unstable due to minute attachments. Therefore, in order to stabilize the device characteristics, it is important that conductive reaction products do not adhere to the sidewalls of the insulator layer b.
[0022]
By the way, it is easy to etch a difficult-to-etch material in a forward tapered shape. The forward tapered shape is a shape in which the upper portion is shorter than the lower portion, and a forward tapered shape can be obtained by performing etching under the condition that a large amount of reaction products adhere to the side wall.
[0023]
Generally, as the wafer temperature is higher, the shape obtained by etching is closer to vertical. Therefore, for example, when etching the insulator layer b, a forward tapered shape can be obtained by intentionally etching at a temperature lower than the maximum temperature at which characteristics do not deteriorate. In the next step, when the conductor under the insulator layer b is etched, the etching is performed at the highest temperature at which the characteristics are not deteriorated, in order to obtain an etching shape as nearly vertical as possible.
[0024]
Under the condition that a shape close to vertical can be obtained, the conductor does not easily adhere to the side wall regardless of the tapered shape obtained by etching. However, by etching the upper insulating layer b into a forward tapered shape, the insulation can be further improved. The adhesion of the conductor to the tapered surface of the body layer can be suppressed (because the tapered surface is etched). At this time, there is also a merit that the degree of integration of the semiconductor can be increased by etching the lower conductive layer into a shape as close to vertical as possible. The conductor needs a certain cross-sectional area to reduce the resistance. Therefore, the thickness is often several times or more the thickness of the insulator layer b. Therefore, when the conductor layer is etched in a forward tapered shape, the integration degree is significantly reduced. However, since the thickness of the insulator layer b is small, the integration degree does not decrease even if the insulating layer b is etched into a forward tapered shape.
[0025]
It is also possible to use another method to etch the insulator layer b into a forward tapered shape and vertically etch the underlying conductor layer. For example, when etching the insulator layer b, the pressure is set higher than the lowest pressure obtained in the system or the lowest pressure obtained stably for a long period of time while maintaining the flow rate of the gas introduced into the apparatus constant. For example, the ratio (Q / P) of the flow rate Q of the gas to be introduced and the pressure P may be reduced. In other words, the gas may be exhausted at a maximum exhaust speed of the exhaust system or an exhaust speed less than the maximum exhaust speed of the exhaust system that can be operated for a long period of time.
[0026]
On the other hand, in the etching of the conductor layer performed after etching the insulator layer, operating the exhaust system at the maximum exhaust speed of the exhaust system, or at the maximum speed of the exhaust system that can be stably operated for a long period of practical use, What is necessary is just to obtain a shape as close to vertical as possible.
[0027]
For example, the SEMI Technology Symposium 2001 Proceedings (7-110-7-14) shows an example in which a plurality of processes are processed in one vacuum processing chamber (chamber) by rapidly changing the wafer temperature. ing. However, if the temperature of the wafer is rapidly changed while the sample (wafer) is being suctioned onto the sample table by the electrostatic chuck, particles may be generated from the suction location or the wafer may be cracked. In addition, when the temperature of the sample stage including the electrostatic chuck is rapidly changed for each wafer, the life of the electrostatic chuck is shortened. Therefore, it is not always preferable to perform processes having different temperatures in the same vacuum processing container.
[0028]
For this reason, when processes having different sample temperatures are required for the etching process, it is necessary to provide a multi-chamber plasma processing apparatus and to provide a sample stage set to a different temperature for each chamber. If the temperature range to be set is different, the components used for the sample stage often change. For example, when the wafer temperature is kept around 150 ° C. or 400 ° C., it is necessary to change the presence or absence of a heater, the composition and thickness of ceramic, the pattern of grooves on the surface of the electrostatic chuck, and the like. In other words, except for the sample stage, it has substantially the same configuration, but requires a plurality of plasma processing apparatuses that differ only in the sample stage including the electrostatic chuck. Conversely, if the chamber configuration, components, plasma generation method, exhaust system, etc. are the same, there is no need to keep a large number of consumable parts at the same time even if a multi-chamber system is used. There is an advantage that it can be easily performed.
FIG. 3 is a diagram illustrating a plasma processing apparatus including a plurality of etching processing chambers as a vacuum processing container. As shown in the drawing, the plasma processing apparatus includes an
[0029]
Next, a specific example of a sample stage for low temperature (approximately 0 ° C. to 150 ° C.) and a sample stage for high temperature (approximately 200 ° C. to 400 ° C.) will be described. In the
[0030]
On the other hand, in the
[0031]
In order to make the sample stage for low temperature and the sample stage for high temperature as common as possible and to reduce the development cost and the number of parts, it is also possible to differ only in the configuration of the
In addition, for example, when the positions of the screw holes of the head for the high-temperature head and the head for the low temperature cannot be shared, the screw holes are prepared on the base supporting the head so that both heads can be fixed, and By using only necessary screw holes, parts can be shared.
On the other hand, on the chamber side, screw holes are prepared on the base that supports the heads so that all heads can be fixed, and in practice, only the necessary screw holes are used so that parts can be shared. Can be planned.
Although the
[0032]
In addition, when a chamber having
[0033]
FIG. 4 is a diagram for explaining an etching process using the multi-chamber type vacuum processing apparatus shown in FIG.
[0034]
First, a sample (wafer) 108 in which an etching mask made of silicon oxide is formed on a laminated film including the
[0035]
Next, the
[0036]
Next, the
[0037]
Next, the
[0038]
When the processing temperatures in the
[0039]
In the semiconductor device thus formed, as shown in the cross-sectional structure of FIG. 4E, the angle α between the side wall of the insulating
[0040]
As described above, according to the present embodiment, when etching a material (a difficult-to-etch material) that is difficult to obtain a vertical processed shape, the insulating film is intentionally etched in a tapered shape, and the underlying conductive layer is vertically etched. Thus, a semiconductor device that functions stably and has a high degree of integration can be manufactured.
[0041]
FIG. 5 is a view for explaining another method for preventing the insulation performance of the insulating film from deteriorating. First, an etching mask made of silicon oxide or silicon nitride is formed on a laminated film including a lower
[0042]
Next, an insulating
[0043]
Next, the
[0044]
【The invention's effect】
As described above, according to the present invention, it is possible to provide a plasma processing method and a plasma processing apparatus capable of obtaining stable device performance even in a semiconductor device using a difficult-to-etch material.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a plasma processing apparatus according to an embodiment of the present invention.
FIG. 2 is a diagram illustrating the effect of a conductive or insulating reaction product attached to a side wall.
FIG. 3 is a diagram illustrating a plasma processing apparatus including a plurality of etching processing chambers as a vacuum processing container.
FIG. 4 is a diagram illustrating an etching process using a multi-chamber type vacuum processing apparatus.
FIG. 5 is a diagram illustrating another method for preventing the insulation performance of the insulator layer from deteriorating.
[Explanation of symbols]
101 High-
104b Processing unit (grounding)
105
Claims (7)
前記第2層のエッチング処理は、第2層の材料幅がエッチングの進行とともに拡大する順テーパ形状に加工することを特徴とするプラズマ処理方法。A laminate formed by sequentially laminating a first layer made of a conductor made of a difficult-to-etch material, a second layer made of an insulator, and a third layer made of a conductor, and an etching mask formed on the laminate are formed by: A plasma processing method for performing a plasma etching process on each of the layers constituting the laminate using the mask,
The plasma processing method according to claim 1, wherein the etching of the second layer is performed in a forward tapered shape in which the material width of the second layer increases as the etching progresses.
前記試料は、難エッチング材製の導電体からなる第1層、絶縁体からなる第2層および導電体からなる第3層を順次積層してなる積層体と、該積層体上に形成したエッチング用のマスクとを備え、
前記第2層に対するエッチング処理に際しては、前記載置台の温度を前記第1層および第3層に対する処理よりも低く設定し、第2層の材料幅がエッチングの進行とともに拡大する順テーパ形状に加工することを特徴とするプラズマ処理方法。A vacuum processing container, a sample stage arranged in the vacuum processing container, a gas introducing unit for introducing a processing gas into the vacuum processing container, and a plasma generating unit for generating plasma in the vacuum processing container, A plasma processing method for performing plasma processing on a sample placed on
The sample includes a laminate in which a first layer made of a conductor made of a difficult-to-etch material, a second layer made of an insulator, and a third layer made of a conductor are sequentially laminated, and an etching formed on the laminate is formed. With a mask for
In the etching process for the second layer, the temperature of the mounting table is set lower than the process for the first layer and the third layer, and the material width of the second layer is processed into a forward tapered shape that expands as the etching progresses. A plasma processing method.
前記試料は、難エッチング材製の導電体からなる第1層、絶縁体からなる第2層および導電体からなる第3層を順次積層してなる積層体と、該積層体上に形成したエッチング用のマスクとを備え、
前記第2層に対するエッチング処理に際しては、前記真空処理容器内における処理ガスの流量(Q)と圧力(P)との比(Q/P)を前記第1層および第3層に対する処理の場合よりも低く設定し、第2層の材料幅がエッチングの進行とともに拡大する順テーパ形状に加工することを特徴とするプラズマ処理方法。A vacuum processing container, a sample stage arranged in the vacuum processing container, a gas introducing unit for introducing a processing gas into the vacuum processing container, and a plasma generating unit for generating plasma in the vacuum processing container, A plasma processing method for performing a plasma processing on the sample placed on the,
The sample includes a laminate in which a first layer made of a conductor made of a difficult-to-etch material, a second layer made of an insulator, and a third layer made of a conductor are sequentially laminated, and an etching formed on the laminate is formed. With a mask for
In the etching process on the second layer, the ratio (Q / P) of the flow rate (Q) and the pressure (P) of the processing gas in the vacuum processing container is set to be larger than that in the processing on the first and third layers. The plasma processing method is also characterized in that the material width of the second layer is set to be low, and the material width of the second layer is processed into a forward tapered shape that increases as the etching progresses.
前記試料は、難エッチング材製の導電体からなる第1層、絶縁体からなる第2層および導電体からなる第3層を順次積層してなる積層体と、該積層体上に形成したエッチング用のマスクとを備え、
前記第2層に対するエッチング処理に際しては、前記真空処理容器内における処理ガスの流量(Q)と圧力(P)との比(Q/P)を前記第1層および第3層に対する処理の場合よりも低く設定すると共に、前記載置台の温度を前記第1層および第3層に対する処理よりも低く設定し、第2層の材料幅がエッチングの進行とともに拡大する順テーパ形状に加工することを特徴とするプラズマ処理方法。A vacuum processing container, a sample stage arranged in the vacuum processing container, a gas introducing unit for introducing a processing gas into the vacuum processing container, and a plasma generating unit for generating plasma in the vacuum processing container, A plasma processing method for performing a plasma processing on the sample placed on the,
The sample includes a laminate in which a first layer made of a conductor made of a difficult-to-etch material, a second layer made of an insulator, and a third layer made of a conductor are sequentially laminated, and an etching formed on the laminate is formed. With a mask for
In the etching process on the second layer, the ratio (Q / P) of the flow rate (Q) and the pressure (P) of the processing gas in the vacuum processing container is set to be larger than that in the processing on the first and third layers. The temperature of the mounting table is set lower than the processing for the first layer and the third layer, and the material width of the second layer is processed into a forward tapered shape that increases with the progress of etching. Plasma processing method.
前記第2層の導電体および第3層の絶縁体は難エッチング材料からなることを特徴とするプラズマ処理方法。The plasma processing method according to any one of claims 1 to 4,
A plasma processing method, wherein the second layer conductor and the third layer insulator are made of a material that is difficult to etch.
さらに、これらのプラズマ処理装置に共通の試料搬送手段を備えて、該手段を用いてそれぞれのプラズマ処理装置に試料を順次挿入し挿入した試料にプラズマ処理を施すプラズマ処理装置であって、
前記複数のプラズマ処理装置は、前記試料台を除いてそれぞれ共通の構成を有し、前記試料台はそれぞれ他の試料台に対して高温あるいは低温用に設定されていることを特徴とするプラズマ処理装置。A plasma processing apparatus comprising: a vacuum processing container, a sample stage arranged in the vacuum processing container, a gas introducing unit for introducing a processing gas into the vacuum processing container, and a plasma generating unit for generating plasma in the vacuum processing container. Prepare multiple units,
Further, these plasma processing apparatuses are provided with a common sample transfer means, a plasma processing apparatus for sequentially inserting a sample into each plasma processing apparatus using the means and performing plasma processing on the inserted sample,
The plurality of plasma processing apparatuses have a common configuration except for the sample stage, and each of the sample stages is set for high or low temperature with respect to another sample stage. apparatus.
前記第2層の導電体材料はその材料幅がエッチングの進行とともに拡大する順テーパ形状に加工してあることを特徴とする半導体装置。A semiconductor device having a laminated body in which a first layer made of a conductor made of a difficult-to-etch material, a second layer made of an insulator made of a difficult-to-etch material, and a third layer made of a conductor made of a difficult-to-etch material are sequentially laminated. And
The semiconductor device according to claim 1, wherein the conductive material of the second layer is processed into a forward tapered shape in which the material width increases as etching proceeds.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003036895A JP3818511B2 (en) | 2003-02-14 | 2003-02-14 | Plasma processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003036895A JP3818511B2 (en) | 2003-02-14 | 2003-02-14 | Plasma processing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004247584A true JP2004247584A (en) | 2004-09-02 |
JP3818511B2 JP3818511B2 (en) | 2006-09-06 |
Family
ID=33021857
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003036895A Expired - Fee Related JP3818511B2 (en) | 2003-02-14 | 2003-02-14 | Plasma processing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3818511B2 (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006080408A (en) * | 2004-09-13 | 2006-03-23 | Oki Electric Ind Co Ltd | Manufacturing method of semiconductor device |
JP2009266952A (en) * | 2008-04-23 | 2009-11-12 | Seiko Epson Corp | Method for manufacturing and manufacturing apparatus for device |
US7749841B2 (en) * | 2007-02-21 | 2010-07-06 | Panasonic Corporation | Method of fabricating nonvolatile semiconductor memory device |
US20200411331A1 (en) * | 2019-06-28 | 2020-12-31 | Flosfia Inc. | Method of etching object and etching device |
KR20210035218A (en) | 2018-07-30 | 2021-03-31 | 도쿄엘렉트론가부시키가이샤 | Substrate processing method, processing apparatus, and processing system |
US12033869B2 (en) * | 2019-06-28 | 2024-07-09 | Flosfia Inc. | Method of etching object and etching device |
-
2003
- 2003-02-14 JP JP2003036895A patent/JP3818511B2/en not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006080408A (en) * | 2004-09-13 | 2006-03-23 | Oki Electric Ind Co Ltd | Manufacturing method of semiconductor device |
JP4551725B2 (en) * | 2004-09-13 | 2010-09-29 | Okiセミコンダクタ株式会社 | Manufacturing method of semiconductor device |
US7749841B2 (en) * | 2007-02-21 | 2010-07-06 | Panasonic Corporation | Method of fabricating nonvolatile semiconductor memory device |
JP2009266952A (en) * | 2008-04-23 | 2009-11-12 | Seiko Epson Corp | Method for manufacturing and manufacturing apparatus for device |
KR20210035218A (en) | 2018-07-30 | 2021-03-31 | 도쿄엘렉트론가부시키가이샤 | Substrate processing method, processing apparatus, and processing system |
US11832524B2 (en) | 2018-07-30 | 2023-11-28 | Tokyo Electron Limited | Method for processing substrate, processing apparatus, and processing system |
US20200411331A1 (en) * | 2019-06-28 | 2020-12-31 | Flosfia Inc. | Method of etching object and etching device |
US12033869B2 (en) * | 2019-06-28 | 2024-07-09 | Flosfia Inc. | Method of etching object and etching device |
Also Published As
Publication number | Publication date |
---|---|
JP3818511B2 (en) | 2006-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111033686B (en) | Method for improving performance of hafnium oxide based ferroelectric material by plasma and/or heat treatment | |
US10714320B2 (en) | Plasma processing method including cleaning of inside of chamber main body of plasma processing apparatus | |
US8679358B2 (en) | Plasma etching method and computer-readable storage medium | |
US7895970B2 (en) | Structure for plasma processing chamber, plasma processing chamber, plasma processing apparatus, and plasma processing chamber component | |
KR0151769B1 (en) | Plasma etching apparatus | |
US20090203218A1 (en) | Plasma etching method and computer-readable storage medium | |
US8216485B2 (en) | Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium | |
US9355861B2 (en) | Semiconductor device manufacturing method and computer-readable storage medium | |
US8609549B2 (en) | Plasma etching method, plasma etching apparatus, and computer-readable storage medium | |
US20130213572A1 (en) | Plasma processing apparatus | |
KR101957348B1 (en) | Plasma processing apparatus and plasma processing method | |
US20080242086A1 (en) | Plasma processing method and plasma processing apparatus | |
US20090203219A1 (en) | Plasma etching method, plasma etching apparatus and computer-readable storage medium | |
US8110861B1 (en) | MIM capacitor high-k dielectric for increased capacitance density | |
JP2003282844A (en) | PLASMA ETCHING OF Ir AND PZT USING HARD MASK AND Cl2/N2/O2 AND Cl2/CHF3/O2 CHEMISTRY. | |
KR20080006457A (en) | Plasma etching method and computer-readable storage medium | |
JPWO2019138654A1 (en) | Plasma processing apparatus and plasma processing method | |
JP3182615B2 (en) | Plasma processing method and apparatus | |
US20190198336A1 (en) | Etching method | |
US20030181056A1 (en) | Method of etching a magnetic material film stack using a hard mask | |
WO2019195025A1 (en) | Capping layer for a hafnium oxide-based ferroelectric material | |
US20060270225A1 (en) | Silicon carbide semiconductor device fabrication method | |
JP3818511B2 (en) | Plasma processing method | |
JP2001308077A (en) | Semiconductor device manufacturing apparatus | |
JP2001217240A (en) | SUBSTANCE EQUIPPED WITH Zr-Ge-Ti-O OR Hf-Ge-Ti-O DIELECTRIC MATERIAL, AND ITS MANUFACTURING METHOD |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040928 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050607 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050614 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050811 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051115 |
|
A521 | Written amendment |
Effective date: 20060112 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060322 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20060530 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060608 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20100623 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20110623 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20120623 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20130623 |
|
LAPS | Cancellation because of no payment of annual fees |