JP2004246869A - Design checking system, design checking method, and design checking program - Google Patents
Design checking system, design checking method, and design checking program Download PDFInfo
- Publication number
- JP2004246869A JP2004246869A JP2003414374A JP2003414374A JP2004246869A JP 2004246869 A JP2004246869 A JP 2004246869A JP 2003414374 A JP2003414374 A JP 2003414374A JP 2003414374 A JP2003414374 A JP 2003414374A JP 2004246869 A JP2004246869 A JP 2004246869A
- Authority
- JP
- Japan
- Prior art keywords
- client device
- board layout
- server device
- feature amount
- design
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、CAD(Computer Aided Design)に関し、特に、基板レイアウト情報(基板レイアウトCADデータ)の電気特性のチェックを行う設計チェックシステム、設計チェック方法及び設計チェックプログラムに関する。 The present invention relates to a CAD (Computer Aided Design), and more particularly to a design check system, a design check method, and a design check program for checking electrical characteristics of board layout information (board layout CAD data).
近年、AV機器のデジタル化、高性能化が進み、AV機器内のLSIもデジタル化、高速化、高集積化が進んでいる。これに伴い、LSIを実装する基板から放射される放射ノイズが問題となってきており、放射ノイズを低減するための基板設計技術が非常に重要となってきている。 In recent years, digitalization and high performance of AV devices have been advanced, and LSIs in AV devices have also been digitized, increased in speed, and highly integrated. Along with this, radiation noise radiated from the substrate on which the LSI is mounted has become a problem, and a substrate design technique for reducing the radiation noise has become very important.
また、AV機器の小型化とともに機器内の基板の小型化も進み、より小型化するために、従来一般的に使われてきたガラスエポキシ等の基板材質とは異なる新たな材質のビルドアップ基板も多く使われるようになってきている。このような新材質の基板においては、放射ノイズの放射特性が従来の基板と異なるため、基板材質に応じて設計基準や設計方法を変更する必要がある。 In addition, as the size of AV equipment has become smaller, the size of the board inside the equipment has also been reduced, and in order to make the equipment even smaller, a build-up board made of a new material different from the conventionally used material such as glass epoxy has been used. It is increasingly used. In such a substrate made of a new material, the radiation characteristics of radiation noise are different from those of a conventional substrate. Therefore, it is necessary to change a design standard and a design method according to the substrate material.
これに対して、放射ノイズ対策に関する情報を提供できる設計者(登録者)が、インターネットを介して設計・対策事例をデータベースに登録し、放射ノイズ対策に関する情報を必要とする設計者(利用者)が、当該データベースを参照することで情報を取得できるシステムが提案されている(例えば、特許文献1参照)。
上記従来の技術では、登録者は、具体的な回路構成や基板レイアウトを設計・対策事例としてデータベースに登録するため、利用者はデータベースを参照することにより、具体的な回路構成や基板レイアウトを取得することができる。このため、利用者は、取得した回路構成や基板レイアウトを解析することで、放射ノイズ対策に関する情報だけでなく、回路設計や基板設計に関する細部の情報も取得することが可能となる。 In the above conventional technology, a registrant registers a specific circuit configuration and board layout as a design / measure example in a database, and a user obtains a specific circuit configuration and board layout by referring to the database. can do. For this reason, by analyzing the acquired circuit configuration and board layout, the user can acquire not only information on radiation noise countermeasures but also detailed information on circuit design and board design.
登録者にとって、利用者に回路設計や基板設計に関する細部の情報を取得されることはノウハウの漏洩に繋がるため好ましくない。さらに、利用者が取得した回路構成や基板レイアウトが、課金されることなく第三者に流出する危険性もある。 It is not preferable for a registrant to obtain detailed information on a circuit design and a board design by a user, since this leads to leakage of know-how. Further, there is a risk that the circuit configuration and the board layout acquired by the user may be leaked to a third party without being charged.
本発明は、上記従来の事情に基づいて提案されたものであって、具体的な回路構成や基板レイアウトの流出を防ぐとともに、データベースへのアクセスに対して確実に課金する設計チェックシステムを提供することを目的とする。 The present invention has been proposed based on the above-mentioned conventional circumstances, and provides a design check system that prevents leakage of a specific circuit configuration and board layout and that reliably charges for access to a database. The purpose is to:
本発明は、上記目的を達成するために以下の手段を採用している。 The present invention employs the following means to achieve the above object.
まず、本発明は、基板レイアウト情報に対して電気特性のチェックを行う設計チェックシステムを前提としている。 First, the present invention is based on a design check system for checking electrical characteristics of board layout information.
本発明の設計チェックシステムは、基板レイアウトの影響による電気特性不良の発生が予測される位置を特定する位置特定条件、抽出する特徴量の項目、及び基板レイアウトの修正の要否を判定する基準である修正判定基準を、発生が予測される電気特性不良の発生原因ごとに、それぞれ関連付けて登録したデータベースを格納する記憶手段を備えている。また、上記設計チェックシステムは、基板レイアウトの電気特性チェックを行うための、位置特定手段、特徴量抽出手段、及び修正判定手段を備える。 The design check system of the present invention is based on a position specifying condition for specifying a position where occurrence of an electrical property defect is expected due to the influence of a board layout, an item of a feature quantity to be extracted, and a reference for determining whether or not the board layout needs to be corrected. There is provided storage means for storing a database in which a certain correction determination criterion is registered in association with each occurrence cause of an electrical characteristic failure whose occurrence is predicted. Further, the design check system includes a position specifying unit, a feature amount extracting unit, and a correction determining unit for performing an electrical characteristic check of the board layout.
上記位置特定手段は、上記データベースに格納された位置特定条件に基づいて上記基板レイアウト情報から電気特性不良の発生が予測される位置を特定するために用いられる。そして、上記特徴量抽出手段は、上記位置特定手段が特定した位置において、上記データベースに格納された特徴量の項目にしたがった特徴量を抽出する。 The position specifying means is used for specifying a position where occurrence of an electrical characteristic defect is predicted from the board layout information based on the position specifying condition stored in the database. Then, the characteristic amount extracting means extracts the characteristic amount according to the characteristic amount item stored in the database at the position specified by the position specifying means.
また、上記修正判定手段は、上記特徴量抽出手段が抽出した特徴量と上記記憶手段より読み出した当該特徴量に対応する上記修正判定基準とを比較することで基板レイアウトの修正の要否を判定するものである。 The correction determining unit determines whether or not the board layout needs to be corrected by comparing the feature amount extracted by the feature amount extracting unit with the correction determination criterion corresponding to the feature amount read from the storage unit. Is what you do.
上記設計チェックシステムが、基板レイアウト情報が入力されるクライアント装置と当該クライアント装置にネットワークで接続されるサーバ装置とで構成される場合、上記記憶手段はサーバ装置に備えられる。このとき、上記位置特定手段、特徴量抽出手段、及び修正判定手段は、サーバ装置とクライアント装置とのどちらに備えてもよいが、位置特定手段と特徴量抽出手段は同一の装置が備えることが好ましい。 When the design check system is configured by a client device to which board layout information is input and a server device connected to the client device via a network, the storage unit is provided in the server device. At this time, the position specifying unit, the feature amount extracting unit, and the correction determining unit may be provided in either the server device or the client device, but the position specifying unit and the feature amount extracting unit may be provided in the same device. preferable.
例えば、サーバ装置が、位置特定手段、特徴量抽出手段、及び修正判定手段を備える場合、クライアント装置は入力された基板レイアウト情報をサーバ装置に送信する。この場合、サーバ装置は、受信した基板レイアウト情報から特徴量を抽出して上記判定を行い、当該判定の結果をクライアント装置に送信する。 For example, when the server device includes a position specifying unit, a feature amount extracting unit, and a correction determining unit, the client device transmits the input board layout information to the server device. In this case, the server device extracts the feature amount from the received board layout information, makes the above determination, and transmits the result of the determination to the client device.
また、サーバ装置が修正判定手段を備え、クライアント装置が位置特定手段及び特徴量抽出手段を備える場合、クライアント装置は入力された基板レイアウト情報から特徴量を抽出してサーバ装置に送信する。この場合、サーバ装置は、受信した特徴量を用いて上記判定を行い、判定の結果をクライアント装置に送信する。 Further, when the server device includes the correction determining unit and the client device includes the position specifying unit and the feature amount extracting unit, the client device extracts the feature amount from the input board layout information and transmits the extracted feature amount to the server device. In this case, the server device makes the above determination using the received feature amount, and transmits the result of the determination to the client device.
そして、クライアント装置が、位置特定手段、特徴量抽出手段、及び修正判定手段を備える場合、クライアント装置は、サーバ装置から上記修正判定条件を取得して上記判定を行う。 When the client device includes a position specifying unit, a feature amount extracting unit, and a correction determining unit, the client device acquires the correction determination condition from the server device and performs the determination.
なお、上記クライアント装置が、位置特定手段、特徴量抽出手段、及び修正判定手段のいずれかを備える構成とするときには、当該各手段をそれぞれプログラムとして上記サーバ装置に格納しておき、上記クライアント装置が必要に応じてサーバ装置から取得して実行する構成とすればよい。 When the client device is configured to include any one of the position specifying unit, the feature amount extracting unit, and the correction determining unit, each of the units is stored in the server device as a program, and the client device is configured to store the program. What is necessary is just to acquire and execute from a server apparatus as needed.
以上のいずれの構成によっても、設計チェックシステムは、具体的な回路構成や基板レイアウト等の情報を公開することなく電気特性のチェックを行うことが可能となる。 With any of the above configurations, the design check system can check the electrical characteristics without disclosing information such as a specific circuit configuration and board layout.
ところで、上記サーバ装置は、上記クライアント装置から上記データベースへのアクセスに応じて課金するための課金手段を備えてもよい。本発明は、データベースにアクセスしなければ、設計チェックを行うことができないため、データベースへのアクセスに応じて課金することで情報に対する課金を確実に行うことができる。 Incidentally, the server device may include a billing unit for billing the client device according to access to the database. According to the present invention, the design cannot be checked unless the database is accessed. Therefore, charging for information can be reliably performed by charging according to access to the database.
また、上記クライアント装置が、上記データベースに登録されたエラーの解説やレイアウトの修正方法等の当該判定結果に関する詳細な情報を表示するか否かを選択できる選択手段を備えてもよい。これにより、電気特性不良に関する情報を段階的に表示することができる。また、詳細情報にアクセスできる設計者を制限することで、特定の設計者にのみ詳細情報を表示することが可能となる。 The client device may further include a selection unit that can select whether to display detailed information on the determination result, such as a description of an error registered in the database and a layout correction method. This makes it possible to display information on the electrical characteristic failure step by step. In addition, by restricting the designers who can access the detailed information, it is possible to display the detailed information only to a specific designer.
さらに、上記サーバ装置が、上記基板レイアウト情報から抽出した特徴量を集積する第2の記憶手段と、当該集積した特徴量の平均値等の統計量を演算する統計量演算手段を備え、当該統計量を上記判定の結果とともに上記クライアント装置に送信する構成としてもよい。このようにすれば、ユーザは、他のユーザの設計平均値と自身の設計値を比較することが可能となり、自身の設計傾向を把握することができる。 Further, the server device includes a second storage unit that accumulates the feature amounts extracted from the board layout information, and a statistic operation unit that calculates a statistic such as an average value of the accumulated feature amounts. The amount may be transmitted to the client device together with the result of the determination. In this way, the user can compare his own design value with the design average value of another user, and can grasp his own design tendency.
一方、本発明の設計チェックシステムでは、上記基板レイアウト情報に代えて回路設計データが入力された場合に、上記位置特定手段が、回路設計データだけで位置の特定ができる位置特定条件に基づいて上記回路設計データから位置を特定するようにしている。このとき、上記サーバ装置は、上記データベースに登録されている当該位置特定条件に対応するレイアウト設計に関する情報を上記クライアント装置に送信する。 On the other hand, in the design check system of the present invention, when the circuit design data is input instead of the board layout information, the position specifying means sets the position based on the position specifying condition that allows the position to be specified only by the circuit design data. The position is specified from the circuit design data. At this time, the server device transmits information on the layout design corresponding to the position specifying condition registered in the database to the client device.
これにより、ユーザは、回路設計を行った段階で設計チェックをおこなうことで、上記データベースから、レイアウト設計に関する情報を取得することが可能となる。 This allows the user to obtain information on the layout design from the database by performing a design check at the stage of circuit design.
また、他の観点では、本発明は、上記の手順からなる設計チェック方法を提供することができる。 In another aspect, the present invention can provide a design check method including the above procedure.
さらに、他の観点では、本発明は、上述の設計チェック方法をコンピュータに実行させるプログラムを提供することができる。 Further, in another aspect, the present invention can provide a program for causing a computer to execute the above-described design check method.
なお、本明細書において、基板レイアウト情報とは、回路を構成するデバイスを特定する情報(デバイスの種類や抵抗値・容量値等)や各配線の情報(伝搬する信号の種類・電源ライン・グランド等)等の回路設計データ、及び配線長・配線幅やビアホール位置等の基板レイアウトに関する物理的な情報を指すものである。 In this specification, the board layout information refers to information (device type, resistance value, capacitance value, etc.) that specifies a device constituting a circuit, and information of each wiring (type of a signal to be propagated, power supply line, ground). Etc.) and physical information related to the board layout such as wiring length, wiring width, and via hole position.
また、基板レイアウトの影響による電気特性不良とは、例えば、配線パターンの配置により発生する放射ノイズや、配線間の信号干渉による信号波形の乱れ等を指すものである。 In addition, the electrical characteristic failure due to the influence of the board layout refers to, for example, radiation noise generated due to the arrangement of wiring patterns, disturbance of signal waveforms due to signal interference between wirings, and the like.
さらに、特徴量とは、入力された基板レイアウト情報の中で、基板レイアウトの影響による電気特性不良の発生に関与する情報を指すものである。 Further, the feature amount refers to information related to occurrence of electrical characteristic failure due to the influence of the board layout in the input board layout information.
本発明は、サーバ装置に格納された位置特定条件、特徴量の項目、及び修正判定条件というパラメータを使用して基板レイアウト情報の設計チェックを行う構成であるので、具体的な回路構成や基板レイアウト等の情報を公開することなく、基板レイアウトの電気特性のチェックを行うことができる。さらに、第三者がクライアント装置のプログラムを解析することによっても、レイアウト修正の要否の判定方法や判定基準を得ることができないため守秘性が高い。 The present invention has a configuration in which the design check of the board layout information is performed using the parameters of the position specifying condition, the item of the feature amount, and the correction determination condition stored in the server device. It is possible to check the electrical characteristics of the board layout without disclosing information such as the above. Furthermore, even if a third party analyzes the program of the client device, it is not possible to obtain a determination method or determination criterion of the necessity of layout correction, so that the confidentiality is high.
また、本発明では、レイアウト修正の要否の判定方法及び判定基準が第三者に流出することがないため、サーバ装置(データベース)へのアクセスに応じて課金することで、情報に対する課金を確実に行うことができる。 Further, in the present invention, since the method and the criterion for judging the necessity of the layout correction do not leak to a third party, the charge for the information is ensured by charging the fee according to the access to the server device (database). Can be done.
さらに、電気特性不良に関する情報を段階的に表示する選択手段を備えているため、詳細情報にアクセスできるユーザを制限することで、特定のユーザにのみ詳細情報を表示することが可能となる。 Furthermore, since there is provided a selection unit for displaying information on the electrical characteristic failure stepwise, it is possible to display the detailed information only to a specific user by limiting the users who can access the detailed information.
(実施の形態1)
以下、本発明の実施の形態を、図面を参照して説明する。
(Embodiment 1)
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
図1は本発明の一実施の形態を示す概略図である。また、図2はクライアント装置1a及びサーバ装置2における処理を示すフローチャートである。
FIG. 1 is a schematic diagram showing an embodiment of the present invention. FIG. 2 is a flowchart showing processing in the client device 1a and the
本発明の設計チェックシステムは、ユーザが基板レイアウト情報をクライアント装置1a、1b、・・・に入力すると、以下の手順で設計チェック処理を実行する。
When the user inputs the board layout information to the
まず、サーバ装置2の記憶手段16に格納されたデータベースには、図3に示すような位置特定条件32、抽出する特徴量の項目33が対になって登録され、それぞれの項目に対して項目番号31が与えられている。
First, in the database stored in the
上記の各項目についての詳しい説明は後述するが、項目番号「1」を例に位置特定条件32、特徴量の項目33を説明すると以下のようになる。 Although the detailed description of each of the above items will be described later, the position identification condition 32 and the item 33 of the feature amount will be described below using the item number “1” as an example.
図18(b)に示すように、グランド面82にスリット83が形成された状態で、その上、又は下の層の信号線81がスリット83を跨ぐ場合、信号線81を流れる電流量あるいは信号周波数の条件によって、放射ノイズが発生しやすい状態となる。この事例の場合、位置特定条件32は、「グランド層のスリットとスリットを跨ぐ信号線」となり、特徴量の項目33は、「信号線を伝搬する信号の周波数、信号線を流れる電流量及び信号線とループ電流経路で構成される面の面積」となる。
As shown in FIG. 18B, in a state where the slit 83 is formed in the ground plane 82 and the
上記の状態において、まず、ユーザは、クライアント装置1aにCAD入力やデータファイル読み込み等により基板レイアウト情報を入力する。例えば、CAD入力により基板レイアウト情報を入力する場合、クライアント装置1aの表示手段11には、図5に示すような、データ表示部51、メッセージ表示部52及びコマンド表示部53で構成される画面21が表示される。この状態で、ユーザはコマンド表示部53に配置されたレイアウト編集ボタン群54により、クライアント装置1aに基板レイアウト情報をCAD入力する。
In the above state, first, the user inputs board layout information to the client device 1a by CAD input, data file reading, or the like. For example, when the board layout information is input by CAD input, the
基板レイアウト情報を入力した後、コマンド表示部53のチェックボタン55をクリックすると設計チェックが開始される。
After inputting the board layout information, clicking the
まず、クライアント装置1aは、サーバ装置2と送受信手段15、19を介して通信を行い、クライアント装置1aまたはユーザが、データベースへのアクセスを許可されているか否かを、装置IDまたはユーザが入力したユーザIDとパスワードを用いてサーバ装置2の認証手段20に問い合わせる(図2 S1及びS11)。アクセスが許可されていない場合、クライアント装置1aとサーバ装置2は処理を終了する。
First, the client device 1a communicates with the
アクセスが許可されている場合、クライアント装置1aの位置特定手段12は、データベースから図3に示す位置特定条件32及び特徴量の項目33(以下、左記2項目を合わせて抽出条件と記述する)と項目番号31を全て読み込む(図2 S2)。
When the access is permitted, the
次に、位置特定手段12は、項目番号31の順にしたがって、入力された基板レイアウト情報から位置特定条件32に合致する位置の特定を行う。そして、基板レイアウト情報から位置特定条件32に合致する位置を特定できた場合にのみ、当該特定した位置において、特徴量抽出手段13が特徴量の項目33により指定された特徴量を抽出する。
Next, the
図3の例では、まず、位置特定手段12が項目番号「1」の位置特定条件32である「グランド層のスリットとスリットを跨ぐ信号線が存在する位置」に合致する位置の特定を行う(図2 S3)。入力された基板レイアウト情報全体に対して、この位置特定条件32に合致する位置が特定できなかった場合、位置特定手段12は次項目の有無を確認する(図2 S6)。ここでは、次項目があるので、位置特定手段12は、項目番号「2」の位置特定条件32に合致する位置の特定を行う。
In the example of FIG. 3, first, the
一方、位置特定手段12が項目番号「1」の位置特定条件32に合致する位置を特定できた場合、特徴量抽出手段13は、その特定した位置から項目番号「1」の特徴量の項目33である「信号線を伝搬する信号の周波数、信号線を流れる電流量及び信号線とリターン電流経路で構成される面の面積」を抽出する(図2 S4)。このとき、特徴量抽出手段13は、基板レイアウト情報上の位置情報である座標を同時に抽出する。また、抽出した特徴量及び座標は、項目番号31と対応させてクライアント装置1aの記憶手段14に格納される。
On the other hand, when the
この位置特定処理及び特徴量抽出処理は、入力された基板レイアウト情報全体に対して処理が完了するまで繰り返される(図2 S5)。基板レイアウト情報の全体に対して処理が完了した場合、位置特定手段12は次項目の有無を確認する(図2 S6)。ここでは、次項目があるので、項目番号「2」の位置特定条件32に合致する位置の特定を行う。
The position specifying process and the feature amount extracting process are repeated until the process is completed for the entire input board layout information (S5 in FIG. 2). When the processing has been completed for the entire board layout information, the
以上の位置特定処理と特徴量抽出処理を繰り返して、全ての項目番号31について処理を完了した場合、特徴量抽出手段13は、クライアント装置1aの記憶手段14に格納した特徴量、抽出位置の座標及び対応する項目番号31を読み出し、送信手段15を介してサーバ装置2に送信する(図2 S7)。
When the above-described position specifying process and feature amount extraction process are repeated to complete the process for all
サーバ装置2の修正判定手段17は、この送信された特徴量、抽出位置の座標及び対応する項目番号31を、送受信手段19を介して受信する(図2 S12)。そして、修正判定手段17は、記憶手段16に格納されたデータベースから受信した項目番号31に対応する修正判定基準34を読み出し、読み出した修正判定基準34と受信した特徴量とを比較して基板レイアウトの修正の要否を判定する(図2 S13)。
The
判定は、図4に示すような、項目番号31により関連づけられた修正判定基準34を満たすか否かで行われる。例えば、クライアント装置1aから、項目番号「1」の特徴量が送信された場合、修正判定手段17は、項目番号「1」の修正判定基準34である「特徴量から算出した放射ノイズ量が所定の上限値を超える」を読み込む。そして、受信した特徴量から後述の関係式を用いて放射ノイズ量を算出する。この算出した放射ノイズ量が所定の上限値を超える場合、修正判定手段17は基板レイアウトの修正が必要(エラー)と判定し、所定の上限値を超えていない場合、修正は不要と判定する。
The determination is made based on whether or not the correction determination criterion 34 associated with the
この判定は、受信した全ての特徴量に対して順次行われる(図2 S14)。そして、全ての特徴量に対して判定が完了した場合、修正判定手段17は判定の結果、例えば、エラーと判定された特徴量を抽出した位置の座標を上記クライアント装置1aに送信する(図2 S15)。
This determination is sequentially performed for all the received feature amounts (S14 in FIG. 2). When the determination is completed for all the feature values, the
以上の構成によれば、サーバ装置2は、クライアント装置1aで抽出された特徴量を用いてレイアウト修正の要否を判定し、判定結果をクライアント装置1aに返信するので、具体的な回路構成や基板レイアウト等の情報をユーザに公開することなく電気特性のチェックを行うことができる。
According to the above configuration, the
したがって、ネットワーク3をインターネットに接続し、他の企業が設計チェックシステムを使用できるオープンな環境としても、回路構成や基板レイアウト等の情報が他の企業に流出する危険性がない。また、クライアント装置1aのプログラムを解析することによっても、基板レイアウト修正の要否の判定方法、判定基準を第三者が取得することができないため守秘性が高い。
Therefore, even if the
一方、クライアント装置1aは、上記判定の結果を受信し(図2 S8)、当該結果を表示手段11に表示する(図2 S9)。図5に示す例では、画面表示21のメッセージ表示部52に判定結果が表示される。
On the other hand, the client device 1a receives the result of the determination (S8 in FIG. 2) and displays the result on the display unit 11 (S9 in FIG. 2). In the example shown in FIG. 5, the determination result is displayed on the message display section 52 of the
この判定結果には、エラーと判定された位置の数と、詳細情報を必要に応じて表示できる選択手段56であるWebページを指示するURLが記載されており、当該URLを参照することでエラーに関する詳細情報を取得することができる(図2 S10)。図5の例では、画面表示21のメッセージ表示部52に表示されたURL部分をクリックすることでブラウザが起動し、Webページを表示することができる。
This determination result describes the number of positions determined to be in error, and a URL indicating a Web page, which is the selection unit 56 that can display detailed information as needed. By referring to the URL, an error can be obtained. Detailed information can be obtained (S10 in FIG. 2). In the example of FIG. 5, the browser is activated by clicking on the URL displayed on the message display section 52 of the
図6のWebページ表示例に示すように、詳細情報を示すWebページ22には、特徴量抽出時に取得したエラー位置の座標、上記データベースに項目番号31と関連づけられて登録されている当該エラーの解説及びレイアウトの修正方法が表示される。このWebページ22を参照するときには、データ表示部51に表示される上記入力された基板レイアウト情報の該当部分がハイライト表示され、位置を確認することができる。
As shown in the Web page display example of FIG. 6, the
例えば、この詳細情報にアクセスできるユーザを制限し、特定のユーザのみに詳細情報を表示する構成とすることで、社内のユーザには詳細情報を公開し、社外のユーザには詳細情報を非公開とすることも可能である。 For example, by restricting the users who can access this detailed information and displaying the detailed information only to specific users, the detailed information is disclosed to users inside the company and the detailed information is not disclosed to users outside the company. It is also possible.
ところで、サーバ装置2では、上記判定結果をクライアント装置1aに送信したときに、課金手段18が、クライアント装置1aから上記データベースへのアクセスに応じた課金処理を行う(図2 S16)。
By the way, in the
課金手段18は、修正判定手段17及びデータベースへのアクセスをモニタすることにより、認証手段20が確認したユーザまたはクライアント装置1aに対して、例えば、アクセス回数、アクセス時間、エラー個数、提供した情報の量等に応じた課金を行う。また、課金手段18は、クライアント装置1aが上記詳細情報を示すWebページ22を参照した場合も課金を行うようにしている。加えて、装置IDまたはユーザIDによる識別により、社内ユーザ等の特定のIDに対して課金を行わないことも可能である。
The
本発明では、上記のとおり、レイアウト修正の要否の判定方法及び判定基準が第三者に流出すること、すなわち、情報の流出がないため、データベースへのアクセスに応じて課金を行うことで、情報に対する課金を確実に行うことができる。 In the present invention, as described above, the determination method and the determination standard of the necessity of the layout correction are leaked to a third party, that is, since there is no information leak, charging is performed according to access to the database. Billing for information can be performed reliably.
一方、本発明の設計チェックシステムは、その利用法の一つとして、ユーザの教育ツールに適用することができる。教育ツールとして使用する場合は、データベースに基板レイアウトの影響で発生が予測される電気特性不良の発生原理等の情報をさらに登録しておき、上記URLで指示されるWebページにより、当該情報を図表による解説を付して表示できる構成とする。 On the other hand, the design check system of the present invention can be applied to an educational tool for a user as one of the uses. When used as an educational tool, information such as the principle of the occurrence of electrical characteristic failure, which is expected to be generated due to the influence of the board layout, is further registered in a database, and the information is charted on a Web page specified by the URL. It can be displayed with the commentary by.
これにより、ユーザは、レイアウトの修正が必要と判定された場合に、電気特性不良の発生原理を参照することができ、設計能力を高めることができる。また、上記課金手段18により、ユーザごとにエラー数に応じて課金する構成としておけば、課金額により各ユーザの基板レイアウト設計のスキルを確認することができる。 Thus, when it is determined that the layout needs to be corrected, the user can refer to the principle of the occurrence of the electrical characteristic failure, and can increase the design ability. Further, if the charging means 18 is configured to charge for each user in accordance with the number of errors, it is possible to confirm the skill of the board layout design of each user based on the charged amount.
なお、上記では、設計チェックを開始した時に、位置特定手段12がデータベースから抽出条件を取得する構成としたが、クライアント装置1aに備えた記憶手段14に抽出条件を格納する構成としてもよい。
In the above description, when the design check is started, the
これにより、クライアント装置1aは、設計チェックを行う度に、サーバ装置2から抽出条件を取得する必要がなくなるため、サーバ装置2とのデータの送受信回数を減らすことができる。この場合、位置特定手段12は、各設計チェック開始時に、新規項目の追加等のデータベースに対する変更の有無をタイムスタンプ等で確認し、変更があった場合にはデータベースから抽出条件を取得し、記憶手段14に格納した抽出条件を更新する。これにより、サーバ装置2の記憶手段16に格納されているデータベースを更新するだけで、ネットワーク3を介して接続される全てのクライアント装置1a、1b、・・・において、常に最新の情報に基づいて設計チェックを行うことが可能となる。
This eliminates the need for the client device 1a to acquire the extraction condition from the
また、上記では、データベース内の全てのチェック項目についてチェックを行う場合を説明したが、図7の例に示すように、設計チェック開始時にデータベースに登録された設計チェック項目の一覧をクライアント装置1aに表示し、ユーザが設計チェックを行う項目を表示手段11上に表示される項目選択手段71により選択できる構成としてもよい。これにより、例えば、設計チェックの結果に基づいて基板レイアウトの修正を行った後、再度設計チェックを行うときに、エラーとなったチェック項目だけをチェックすることが可能となり、チェック時間を短縮することができる。 In the above description, the case where all the check items in the database are checked has been described. However, as shown in the example of FIG. 7, a list of the design check items registered in the database at the start of the design check is stored in the client device 1a. It is also possible to adopt a configuration in which items to be displayed and for which the user performs a design check can be selected by the item selection means 71 displayed on the display means 11. As a result, for example, when the board layout is corrected based on the result of the design check and then the design check is performed again, it is possible to check only the check item having an error, thereby shortening the check time. Can be.
さらに、上記の説明では、クライアント装置1aが位置特定手段12と特徴量抽出手段13を予め備える構成としたが、これに限るものではない。例えば、サーバ装置2が、上記の位置特定処理、及び特徴量抽出処理(図2 S2〜S6)をクライアント装置1aに実行させるプログラムを記憶手段16に格納する構成とし、クライアント装置が、設計チェックを開始するときに、このプログラムをサーバ装置から取得する構成としても同様の効果を得ることができる。
Further, in the above description, the client device 1a is provided with the
また、このように、クライアント装置1aがサーバ装置2からプログラムを取得する構成とする場合には、基板レイアウトの電気特性のチェックが完了したときに、サーバ装置2からの指示により上記プログラムを削除する構成とすれば、上記プログラムを第三者に解析されることがないためより守秘性を高めることができる。
When the client device 1a acquires the program from the
なお、上記電気特性不良の事例は、具体例に過ぎず、本発明の技術的範囲を限定するものではない。 It should be noted that the case of the above-described electrical characteristic failure is only a specific example, and does not limit the technical scope of the present invention.
(実施の形態2)
本発明の他の実施の形態を図8の概略図、及び、図9のフロー図を参照して説明する。なお、図面において、上記実施の形態1と同一の機能を有するブロック、及び同一の処理を行うステップには同一の符号を付している。
(Embodiment 2)
Another embodiment of the present invention will be described with reference to the schematic diagram of FIG. 8 and the flowchart of FIG. In the drawings, blocks having the same functions as those in the first embodiment and steps for performing the same processing are denoted by the same reference numerals.
本実施の形態では、上記実施の形態1において、クライアント装置1aが備えていた位置特定手段12と特徴量抽出手段13をサーバ装置2が備え、クライアント装置1が、サーバ装置2にアクセスを行うサーバアクセス手段72を備える構成としている。
In the present embodiment, the
すなわち、基板レイアウト情報が入力されたクライアント装置1aは、ブラウザ等のサーバアクセス手段72によりサーバ装置2と通信を行い、データベースへのアクセスが許可されている場合に(図9 S1)、当該入力された基板レイアウト情報をサーバ装置2に送信する(図9 S21)。
That is, the client device 1a to which the board layout information has been input communicates with the
サーバ装置2が上記基板レイアウト情報を受信すると(図9 S22)、サーバ装置2の位置特定手段12と特徴量抽出手段13は、上記抽出条件にしたがって、上記実施の形態1で説明した位置特定処理及び特徴量抽出処理を行い、入力された基板レイアウト情報から特徴量及び抽出位置の座標を抽出する(図9 S2〜S6)。
When the
また、修正判定手段17は、上記実施の形態1と同様に当該抽出した特徴量に基づいて、基板レイアウトの修正要否を判定し(図9 S13、S14)、当該判定の結果及び特徴量を抽出した位置の座標をクライアント装置1aに送信する(図9 S15)。なお、当該判定の結果を受信したときのクライアント装置1aの動作は、上記実施の形態1と同様であるので、ここでの説明は省略する。
Further, the
本実施の形態においても、上記実施の形態1と同様に、具体的な回路構成や基板レイアウト等の情報をユーザに公開することなく電気特性のチェックを行うことが可能である。また、本実施の形態では、基板レイアウトの電気特性のチェックを全てサーバ装置2で行うため、守秘性をより高めることができる。
Also in the present embodiment, similarly to the first embodiment, it is possible to check the electrical characteristics without disclosing information such as a specific circuit configuration and board layout to the user. Further, in the present embodiment, since all the electrical characteristics of the board layout are checked by the
(実施の形態3)
本発明のさらに他の実施の形態を図10の概略図、及び、図11のフロー図を参照して説明する。なお、図面において、上記実施の形態1と同一の機能を有するブロック、及び同一の処理を行うステップには同一の符号を付している。
(Embodiment 3)
Still another embodiment of the present invention will be described with reference to the schematic diagram of FIG. 10 and the flowchart of FIG. In the drawings, blocks having the same functions as those in the first embodiment and steps for performing the same processing are denoted by the same reference numerals.
本実施の形態では、上記実施の形態1において、サーバ装置2が備えていた修正判定手段12をクライアント装置1aが備える構成としている。
In this embodiment, the client device 1a is provided with the
すなわち、クライアント装置1aにおいて、入力された基板レイアウト情報に対して、上記実施の形態1で説明した特徴量抽出処理まで(図11 S1〜S6)が実行された後、クライアント装置1aに備えた修正判定手段17が、基板レイアウトの修正要否の判定を行う(図11 S13、S14)。このとき、修正判定手段17は、項目番号31により関連づけられた上記修正判定基準34を、サーバ装置2の記憶手段16に格納されたデータベースから読み出して参照する(図11 S31)。
That is, in the client device 1a, after the input board layout information is subjected to the feature amount extraction processing described in the first embodiment (S1 to S6 in FIG. 11), the correction provided in the client device 1a is performed. The determining means 17 determines whether or not the board layout needs to be corrected (S13, S14 in FIG. 11). At this time, the
この判定結果がクライアント装置1aに表示されるときの動作は、上記実施の形態1において、判定の結果を受信した後のクライアント装置1aの動作と同様であるので、ここでの説明は省略する。 The operation when this determination result is displayed on the client device 1a is the same as the operation of the client device 1a after receiving the result of the determination in the first embodiment, and thus the description thereof will be omitted.
本実施の形態においても、上記実施の形態1と同様に、具体的な回路構成や基板レイアウト等の情報をユーザに公開することなく電気特性のチェックを行うことが可能である。 Also in the present embodiment, similarly to the first embodiment, it is possible to check the electrical characteristics without disclosing information such as a specific circuit configuration and board layout to the user.
なお、上記の説明では、クライアント装置1aが位置特定手段12、特徴量抽出手段13、及び修正判定手段17を予め備える構成としたが、これに限るものではない。例えば、サーバ装置2が、上記の位置特定処理及び特徴量抽出処理(図11 S2〜S6)をクライアント装置1aに実行させるプログラム、及び上記修正判定処理(図11 S13、S14)をクライアント装置1aに実行させるプログラムを記憶手段16に格納する構成とし、クライアント装置1aが、設計チェックを開始するときに、これらのプログラムをサーバ装置から取得する構成としても同様の効果を得ることができる。
In the above description, the client device 1a is provided with the
また、このように、クライアント装置1aがサーバ装置2からプログラムを取得する構成とする場合には、基板レイアウトの電気特性のチェックが完了したときに、サーバ装置2からの指示により上記プログラムを削除する構成とすれば、上記プログラムを第三者に解析されることがないためより守秘性を高めることができる。
When the client device 1a acquires the program from the
(実施の形態4)
本実施の形態では、上記各実施の形態で説明したサーバ装置2が、上記基板レイアウト情報から抽出した特徴量を集積する第2の記憶手段121と、当該集積した特徴量の平均値や最大値等の統計量を演算する統計量演算手段122とをさらに備える構成としている。ここでは、実施の形態1で説明したサーバ装置2に適用した場合について、図12のサーバ装置2の概略図を参照して説明する。
(Embodiment 4)
In the present embodiment, the
上記実施の形態1で説明したように、ユーザが、基板レイアウトに対して設計チェックが開始すると、クライアント装置1aで抽出された特徴量及び抽出位置の座標と項目番号31が上記サーバ装置2に送信される。本実施の形態では、サーバ装置2で受信された特徴量は、上記第2の記憶手段121に上記項目番号31とともに順次記憶される。
As described in the first embodiment, when the user starts a design check on the board layout, the feature amount extracted by the client device 1a, the coordinates of the extraction position, and the
このようにして第2の記憶手段121に特徴量が集積された状態で、他の基板レイアウトの設計チェックが開始されると、上記統計量演算手段122が、上記第2の記憶手段121から上記特徴量とともに受信された項目番号31に対応する特徴量を全て読み出して、当該特徴量の平均値や最大値等の統計量を演算し、クライアント装置1aに送信する。
When the design check of another board layout is started in a state where the feature amounts are accumulated in the
なお、基板レイアウト情報から抽出される特徴量は、例えば、図2の項目番号「2」に登録されている座標等のように統計量の演算に適さないものが存在する。このため、本実施の形態では、上記統計量演算手段122に、統計量を演算する特徴量の項目33が登録されている項目番号31を予め設定し、統計量演算手段122が設定された項目番号31に対応する特徴量についてのみ統計量を演算するにしている。
Note that some of the feature amounts extracted from the board layout information are not suitable for the calculation of the statistical amount, such as the coordinates registered in the item number “2” in FIG. For this reason, in the present embodiment, an
本実施の形態では、このような統計量を演算する特徴量の項目の管理を容易とするために、サーバ装置2の記憶手段16に格納されるデータベースに、実施の形態1で説明した特徴量の項目に加えて、統計量を演算する目的のみに使用する特徴量の項目を登録している。図13に示す例では、項目番号「100」に位置特定条件が「LSI」、また、特徴量の項目33が「電源ピンの数、バイパスコンデンサの数」として登録されている。
In the present embodiment, in order to facilitate the management of the item of the feature amount for calculating such a statistic, the feature amount described in the first embodiment is stored in the database stored in the
この場合、クライアント装置1aの位置特定手段12は、基板レイアウト情報から、上記記憶手段16に記憶されている項目番号「100」に対応する位置特定条件の「LSI」を特定する。そして、特徴量抽出手段13が当該特定したLSIの電源ピンの数と、電源ピンに連結されているバイパスコンデンサの数を特徴量として抽出し、サーバ装置に送信する。
In this case, the
また、統計量演算手段122は、当該設計チェックが実行されるまでに記憶手段122に記憶された、項目番号「100」に対応する上記特徴量を読み出して統計量を算出し、クライアント装置1aに送信する。このとき、項目番号「100」に対応する修正判定条件は上記データベースに登録されていないので、修正判定手段17は基板レイアウト情報の修正の要否を判定しない。
Further, the statistic calculation means 122 reads out the feature amount corresponding to the item number “100” stored in the storage means 122 until the design check is executed, calculates the statistic, and sends the statistic to the client device 1a. Send. At this time, since the correction determination condition corresponding to the item number “100” is not registered in the database, the
このようにしてクライアント装置1aに送信された統計量は、図5に示す表示画面21のメッセージ表示部52に、例えば、「電源ピン1本あたり平均1.3個のバイパスコンデンサが配置されているのに対し、今回の設計では0.7個です。」と表示される。
The statistics transmitted to the client device 1a in this manner are displayed in the message display section 52 of the
この構成によれば、ユーザは、他のユーザの設計平均値と自身の設計値を比較することが可能となり、自身の設計傾向を把握することができる。 According to this configuration, the user can compare his or her design value with the design average value of another user, and can grasp his or her design tendency.
(実施の形態5)
本実施の形態では、上記各実施の形態で説明したサーバ装置2が、レイアウト設計情報読出手段141をさらに備える構成としている。ここでは、実施の形態1で説明したサーバ装置2に適用した場合について、図14のサーバ装置2の概略図を参照して説明する。
(Embodiment 5)
In the present embodiment, the
上記各実施の形態ではクライアント装置1aに基板レイアウト情報が入力されていたが、本実施の形態では基板レイアウト情報に代えて、回路設計データが入力される。 In the above embodiments, the board layout information is input to the client device 1a. However, in the present embodiment, circuit design data is input instead of the board layout information.
このように回路設計データが入力された状態で、設計チェックが開始されると、上記位置特定手段12が回路設計データだけで位置の特定ができる位置特定条件32に基づいて上記回路設計データから位置を特定し、当該特定した位置において、特徴量抽出手段13が特徴量の抽出を行う。ここで、回路設計データだけで位置の特定ができる位置特定条件32とは、例えば、電源ラインと接地面との間に配置される「バイパスコンデンサ」やLSIのクロックピン間に配置される「ダンピング抵抗」等である。このような位置特定条件32は、図14に示すように、項目番号31及び特徴量の項目33に対応づけられて上記データベースに登録されている。図14に示す例では、項目番号「200」に、位置特定条件32である「バイパスコンデンサ」と特徴量の項目である「電源ピン」が登録されている。
When the design check is started in a state where the circuit design data is input as described above, the position specifying means 12 determines the position from the circuit design data based on the position specifying condition 32 that allows the position to be specified only by the circuit design data. Is specified, and at the specified position, the feature
なお、位置特定処理、特徴量抽出処理の手順は上記実施の形態1の手順と同様であるため、ここでの説明は省略する。 Note that the procedure of the position specifying process and the feature amount extracting process is the same as the procedure of the first embodiment, and the description is omitted here.
上記の状態において、例えば、図17に示すコントロールICとメモリICとが接続された回路設計データがクライアント装置1aに入力された場合について、以下で説明する。なお、図17の各ICに外周に記載されている数字は、各ICのピン番号を示すものである。 In the above-described state, for example, a case where circuit design data in which the control IC and the memory IC shown in FIG. 17 are connected to each other is input to the client device 1a will be described below. The numbers described on the outer periphery of each IC in FIG. 17 indicate the pin numbers of each IC.
この場合、位置特定手段12および特徴量抽出手段13は、特定した位置と特徴量の組み合わせとして、項目番号「200」に対しては、「C1、IC1の10番ピン」、「C2、IC1の24番ピン」、・・・、「C6、IC2の27番ピン」を得る。
In this case, for the item number “200”, the
一方、上記データベースには、レイアウト設計に関する情報であるレイアウト設計情報35が、上記項目番号31に対応づけられて登録されている。すなわち、図15に示すように、「バイパスコンデンサ」が登録されている項目番号「200」には、「バイパスコンデンサは電源ピンとの距離が最短となるように配置する」というレイアウト設計情報35が登録されている。
On the other hand, in the database, layout design information 35, which is information on layout design, is registered in association with the
サーバ装置2では、上記特徴量抽出手段13から送信された項目番号31がレイアウト情報読出手段141に順次入力される。例えば、項目番号「200」が入力された場合、レイアウト情報読出手段141は、項目番号「200」に対応するレイアウト設計情報35である「バイパスコンデンサは電源ピンまたは外部からの電源入力部位との距離が最短となるように配置する」を上記データベースから読み出し、当該レイアウト設計情報35をクライアント装置1aに送信する。このとき、修正判定手段17にも項目番号「200」が入力されるが、当該項目番号「200」に対応する修正判定条件が上記データベースに登録されていないため、修正判定手段17は基板レイアウト情報の修正の要否を判定しない。
In the
上記レイアウト設計情報35を受信したクライアント装置1aは、受信したレイアウト設計情報35と、当該レイアウト設計情報35に対応する上述の特定位置と特徴量の組み合わせを、図5に示す表示画面21のメッセージ表示部52に表示する。すなわち、上記の例では、「バイパスコンデンサC1は、IC1の10番ピンとの距離が最短となるように配置すること」等が表示される。
Upon receiving the layout design information 35, the client device 1a displays the received layout design information 35 and the combination of the specific position and the feature amount corresponding to the layout design information 35 on a
このとき、上記入力した回路設計データに当該レイアウト設計情報35を付加情報として、例えば、ヘッダ等に書き込む構成とすれば、当該回路設計データに基づいて基板レイアウトの設計を行うときに、回路設計データを参照することで当該情報を確認することが可能となる。 At this time, if the layout design information 35 is added to the input circuit design data as additional information, for example, in a header or the like, the circuit design data is designed when the board layout is designed based on the circuit design data. , The information can be confirmed.
なお、本実施の形態は回路設計データに対して設計チェックを行うので、クライアント装置1aに上記実施の形態1で説明した項目選択手段71を備え、本実施の形態の設計チェックシステムが、回路設計データだけで位置の特定ができる位置特定条件32についてのみ設計チェックを実行する構成とすることが好ましい。 In this embodiment, since the design check is performed on the circuit design data, the client device 1a is provided with the item selecting means 71 described in the first embodiment, and the design check system according to the present embodiment is configured as follows. It is preferable that the design check is executed only for the position specifying condition 32 in which the position can be specified only by the data.
このようにすれば、ユーザは、回路設計を行った段階で設計チェックを実行することで、上記データベースから、レイアウト設計に関する情報を取得でき、基板レイアウト設計に反映することが可能となる。 By doing so, the user can obtain the information on the layout design from the database by performing the design check at the stage of performing the circuit design, and can reflect the information on the board layout design.
なお、上記各実施の形態において、上記クライアント装置1aには、基板の製造プロセスによって制限される設計ルール(最小線幅、最小配線間隔、ビアホールサイズ等)を満たしているか否かをチェックするDRC(Design Rule Check)機能を備えてもよい。これにより、電気特性のチェックと同時に設計ルール違反のチェックを行うことができるため効率的である。 In each of the above embodiments, the client device 1a includes a DRC (checking whether or not a design rule (minimum line width, minimum wiring interval, via hole size, etc.) limited by the substrate manufacturing process is satisfied. (Design Rule Check) function may be provided. This is efficient because it is possible to check for design rule violations at the same time as checking for electrical characteristics.
(電気特性不良発生例1)
以下では、本発明の設計チェックシステムにおいて、チェックを行う電気特性不良の事例を示す。
(Example 1 of occurrence of defective electrical characteristics)
In the following, an example of a failure in electrical characteristics to be checked in the design check system of the present invention will be described.
図18(a)に示す事例は、多層基板において、内層の配線層をグランド面82とし、他の層に信号線81を形成する場合に、グランド面82を分断するスリット83上に信号線81が配置される事例である。このようなグランド面82のスリット83は、多層基板において、グランド面82を挟んで信号線81をビアホールで接続したり、電源面86から他の層に電源を供給したりする場合に、グランド面82を貫通するビアホールのクリアランスランドが連なって発生することがある。また、グランド面82を、例えばデジタルグランドとアナロググランドといった複数の領域に分ける場合にも発生することがある。
In the example shown in FIG. 18A, in a multilayer board, when the inner wiring layer is a ground plane 82 and a
グランド面82にスリットがない場合、電流が信号線81上を流れると、信号線直下のグランド面82上を当該電流と反対の方向にリターン電流84が流れ、発生する電磁波は相互に打ち消しあうことになる。
When there is no slit in the ground plane 82, when a current flows on the
ところが、このリターン電流84が流れる経路にスリット83がある場合、リターン電流84はスリット83の外周に沿って流れる。このため、信号線81を流れる電流とリターン電流84とが発生する電磁波は相互に打ち消しあわない。このような状態では、リターン電流84の経路と前記信号線81が形成する面の面積であるループ面積85に比例した放射ノイズが発生することになる。
However, when there is a slit 83 in the path where the return current 84 flows, the return current 84 flows along the outer periphery of the slit 83. Therefore, the electromagnetic waves generated by the current flowing through the
この放射ノイズの発生量(E)は、数1に示すように、信号線を伝搬する信号の周波数(f)、信号線を流れる電流量(I)、及びループ面積85(A)に依存する。
The amount (E) of the radiation noise depends on the frequency (f) of the signal propagating through the signal line, the amount of current (I) flowing through the signal line, and the loop area 85 (A) as shown in
なお、数1のαは実際の測定から導出した定数であり、Rは基板から放射ノイズの強度を測定する位置までの距離(例えば、3m)である。
Note that α in
以上から、この事例では、位置特定条件は、「グランド層のスリットとスリットを跨ぐ信号線が存在する位置」となる。また、抽出する特徴量の項目は、「信号線を伝搬する信号の周波数、信号線を流れる電流量及びループ面積」となる。 As described above, in this case, the position specifying condition is “the position where the slits of the ground layer and the signal lines straddling the slits exist”. The items of the feature amount to be extracted are “frequency of a signal propagating through a signal line, amount of current flowing through the signal line, and loop area”.
そして、修正判定基準は、発生を許容できる放射ノイズ発生量(E)を上限値として設定し、「特徴量から算出した放射ノイズ量が上限値を超える」となる。 Then, the correction determination criterion sets the radiation noise generation amount (E) that can be generated as the upper limit, and becomes "the radiation noise amount calculated from the characteristic amount exceeds the upper limit".
(電気特性不良発生例2)
図19(a)に示す事例は、多層基板において、最上面の配線層に電源配線91を形成し、絶縁層を介して3番目の配線層を電源面として使用する場合に、ビアホール92を介して電源面から電源が供給されるLSI90の電源配線91に、他端をグランドに接地したバイパスコンデンサ93が配置される事例である。
(Example 2 of occurrence of electrical characteristic failure)
In the case shown in FIG. 19A, in a multilayer substrate, when a power supply wiring 91 is formed on the uppermost wiring layer and the third wiring layer is used as a power supply surface via an insulating layer, the via hole 92 is used. In this case, a bypass capacitor 93 having the other end grounded is arranged on a power supply line 91 of an
図19(a)に示すように、LSI90の電源ピン94、電源面に接続するビアホール92、バイパスコンデンサ93の順で接続されている場合、LSI90の電源ピン94から流入出する高周波電流の一部は、バイパスコンデンサ93に流れずにビアホール92を介して電源面に流れる。この電源面に流れる電流は、電源面の電位を変動させるため放射ノイズが発生する。このため、図19(b)に示すように、バイパスコンデンサ93がLSI90とビアホール92との間に位置する基板レイアウトの方がよい。
As shown in FIG. 19A, when the power supply pin 94 of the
この事例の場合、位置特定条件は、「LSI、電源面に接続するビアホール、バイパスコンデンサ及び電源配線が存在する位置」となる。また、抽出する特徴量の項目は「LSIの電源ピンの座標・電源配線の座標・バイパスコンデンサの座標・電源面に接続するビアホールの座標」となり、修正判定基準は、「ビアホールとLSIの電源ピン間にバイパスコンデンサがない」となる。 In this case, the position specifying condition is “the position where the LSI, the via hole connected to the power supply plane, the bypass capacitor, and the power supply wiring exist”. The items of the feature quantity to be extracted are “coordinates of the power supply pin of the LSI, coordinates of the power supply wiring, coordinates of the bypass capacitor, and coordinates of the via hole connected to the power supply plane”. There is no bypass capacitor between them. "
(電気特性不良発生例3)
図20に示す事例は、多層基板において、最上面の配線層に信号線101を形成し、絶縁層を介して2番目の配線層をグランド面102として使用する場合に、基板端に信号線101が配置される事例である。
(Example 3 of occurrence of electrical characteristic failure)
In the case shown in FIG. 20, when a
基板端に信号線101を配置した場合、図20(a)に示すように、信号線101を伝搬する信号により発生する電界はグランド面102で閉じず基板外部に漏れる。この基板外部に漏れる電界が放射ノイズを発生する。この電界の漏れは、信号線101を伝搬する信号の周波数が高くなる程大きくなる。このため、図20(b)に示すように、信号線101を基板端から所定距離だけ内側に配置し、電界が外部に漏れないレイアウトとする方がよい。なお、信号線が内層に配置され、上下にグランド面がある場合は、電界の漏れ方が異なるのでこの事例とは別の事例となる。
When the
この事例の場合、位置特定条件は、「基板端にある最表面に形成された信号線」となる。また、抽出する特徴量の項目は、「基板端から信号線までの距離、信号線が配置されている層、信号線を伝搬する信号の最大周波数(パルス信号の場合は、立ち上がりまたは立ち下り時間から算出する)、基板層構成」となり、修正判定基準は、「所定周波数以上の最大周波数を有する信号を伝搬する信号線が基板端から所定距離以内にある」となる。 In this case, the position specifying condition is “the signal line formed on the outermost surface at the end of the substrate”. Items to be extracted are “distance from the substrate edge to the signal line, layer on which the signal line is arranged, maximum frequency of a signal propagating through the signal line (rise or fall time in the case of a pulse signal). ), And the correction criterion is "the signal line transmitting the signal having the maximum frequency equal to or higher than the predetermined frequency is within a predetermined distance from the edge of the substrate".
(電気特性不良発生例4)
図21に示す事例は、多層基板において、内層の2つの配線層をグランド面111と電源面112として配置した事例である。
(Example 4 of occurrence of defective electrical characteristics)
The example shown in FIG. 21 is an example in which two inner wiring layers are arranged as a ground plane 111 and a power plane 112 in a multilayer substrate.
内層にグランド面111と電源面112を配置した場合、グランド面111の端部と電源面112の端部が揃っていると、図21(a)に示すように電源面112からグランド面111に向かう電界は、基板外部を経由してグランド面111に達する。この基板外部に漏れる電界は放射ノイズを発生する。このため、図21(b)に示すように、電源面112の端部をグランド層111よりも所定幅内側に配置し、電界が外部に漏れないレイアウトとする方がよい。 When the ground plane 111 and the power supply plane 112 are arranged in the inner layer, if the end of the ground plane 111 and the end of the power supply plane 112 are aligned, as shown in FIG. The heading electric field reaches the ground plane 111 via the outside of the substrate. The electric field leaking out of the substrate generates radiation noise. For this reason, as shown in FIG. 21B, it is better to arrange the end of the power supply surface 112 inside the ground layer 111 by a predetermined width so that the electric field does not leak outside.
この事例の場合、位置特定条件は、「グランド面と電源面が存在する」となる。また、抽出する特徴量の項目は、「基板層構成・電源面の座標(面の構成点の座標)・グランド面の座標(面の構成点の座標)」となり、修正判定基準は、「電源面端部がグランド面端部に対して所定幅以上内側にない」となる。 In this case, the position specifying condition is “the ground plane and the power plane exist”. In addition, the items of the feature amount to be extracted are “substrate layer configuration / coordinates of the power supply plane (coordinates of the constituent points of the plane) / coordinates of the ground plane (coordinates of the constituent points of the plane)”. The plane edge is not more than a predetermined width inside the ground plane edge ".
本発明は、具体的な回路構成や基板レイアウト等の情報を公開することなく、基板レイアウトデータの電気特性のチェックを行うことができるという効果を有し、設計チェックシステム等として有用である。 INDUSTRIAL APPLICABILITY The present invention has an effect that electrical characteristics of board layout data can be checked without disclosing information such as a specific circuit configuration and board layout, and is useful as a design check system or the like.
1a,1b・・・ クライアント装置
2 サーバ装置
3 ネットワーク(インターネット網)
12 位置特定手段
13 特徴量抽出手段
14、16 記憶手段
17 修正判定手段
18 課金手段
1a, 1b ...
DESCRIPTION OF
Claims (19)
基板レイアウトの影響により発生が予測される電気特性不良の発生原因ごとに、上記基板レイアウト情報から電気特性不良の発生が予測される位置を特定する位置特定条件、抽出する特徴量の項目、及び基板レイアウトの修正の要否を判定する基準である修正判定基準をそれぞれ関連付けたデータベースを格納する記憶手段と、
上記位置特定条件に基づいて、上記基板レイアウト情報から位置を特定する位置特定手段と、
当該特定した位置において、上記特徴量を抽出する特徴量抽出手段と、
上記特徴量抽出手段が抽出した特徴量と、上記記憶手段より読み出した当該特徴量に対応する上記修正判定基準とを比較することで基板レイアウトの修正の要否を判定する修正判定手段と、
を備えることを特徴とする設計チェックシステム。 In a design check system that checks electrical characteristics against board layout information,
For each cause of the occurrence of the electrical characteristic failure predicted to be caused by the influence of the substrate layout, a position specifying condition for specifying the position where the occurrence of the electrical characteristic failure is predicted from the substrate layout information, the item of the feature amount to be extracted, and the substrate Storage means for storing a database in which a correction determination criterion, which is a criterion for determining the necessity of layout correction, is stored;
Position specifying means for specifying a position from the board layout information based on the position specifying condition;
At the specified position, a feature amount extracting unit that extracts the feature amount,
Correction determination means for determining whether or not the board layout needs to be corrected by comparing the characteristic amount extracted by the characteristic amount extraction means with the correction determination criterion corresponding to the characteristic amount read from the storage means;
A design check system comprising:
上記サーバ装置が、上記記憶手段、位置特定手段、特徴量抽出手段、及び修正判定手段を備え、
上記クライアント装置が、上記判定の結果を上記ネットワークを介して取得する請求項1に記載の設計チェックシステム。 The design check system includes a client device to which the board layout information is input, and a server device connected to the client device via a network.
The server device includes the storage unit, the position identification unit, the feature amount extraction unit, and the correction determination unit,
The design check system according to claim 1, wherein the client device obtains the result of the determination via the network.
上記位置特定手段と上記特徴量抽出手段とを備える上記クライアント装置が抽出した特徴量を上記サーバ装置に送信し、
上記記憶手段と上記修正判定手段とを備える上記サーバ装置が、上記判定の結果を上記クライアント装置に送信する請求項1に記載の設計チェックシステム。 The design check system includes a client device to which the board layout information is input, and a server device connected to the client device via a network.
Transmitting the feature value extracted by the client device including the position specifying means and the feature value extracting means to the server device;
The design check system according to claim 1, wherein the server device including the storage unit and the correction determination unit transmits a result of the determination to the client device.
上記位置特定手段と上記特徴量抽出手段と上記修正判定手段とを備える上記クライアント装置が、上記サーバ装置が備える上記記憶手段に格納された修正判定基準に基づいて上記判定を行う請求項1に記載の設計チェックシステム。 The design check system includes a client device to which the board layout information is input, and a server device connected to the client device via a network.
2. The client device according to claim 1, wherein the client device including the position specifying unit, the feature amount extracting unit, and the correction determining unit performs the determination based on a correction determination criterion stored in the storage unit included in the server device. Design check system.
基板レイアウトの影響により発生が予測される電気特性不良の発生原因ごとに、上記入力された基板レイアウト情報から電気特性不良の発生が予測される位置を特定する位置特定条件、当該特定した位置で抽出する特徴量の項目、及び基板レイアウトの修正の要否を判定するための基準である修正判定基準をそれぞれ関連付けたデータベースを格納する記憶手段と、
上記クライアント装置が、上記位置特定条件に基づいて上記入力された基板レイアウト情報から位置を特定し、当該位置において抽出した特徴量を受信するとともに、当該特徴量と上記記憶手段より読み出した当該特徴量に対応する上記修正判定基準とを比較することで基板レイアウトの修正の要否を判定し、当該判定の結果を上記クライアント装置に送信する修正判定手段と、
を備えたことを特徴とするサーバ装置。 In a server device used in a design check system that performs an electrical characteristic check on board layout information input from a client device connected via a network and transmits the check result to the client device,
For each of the causes of the occurrence of the electrical characteristic failure which is predicted to be caused by the influence of the board layout, the position identification condition for identifying the position where the occurrence of the electrical characteristic failure is predicted from the input board layout information is extracted at the identified position. Storage means for storing a database in which the items of the feature amount to be performed and a correction determination criterion that is a criterion for determining whether or not the board layout needs to be corrected,
The client device specifies a position from the input board layout information based on the position specifying condition, receives a characteristic amount extracted at the position, and reads the characteristic amount and the characteristic amount read from the storage unit. Correction determination means for determining whether or not the board layout needs to be corrected by comparing the correction determination criterion corresponding to the above, and transmitting the result of the determination to the client device;
A server device comprising:
基板レイアウトの影響による電気特性不良の発生が予測される位置を特定する位置特定条件に基づいて、上記入力された基板レイアウト情報から位置を特定する位置特定手段と、
上記特定した位置において特徴量を抽出し、当該特徴量を上記サーバ装置に送信する特徴量抽出手段と、
を備えたことを特徴とするクライアント装置。 A client device used in a design check system that transmits board layout information to a server device via a network, checks electrical characteristics in the server device, and receives a result of the check.
Position specifying means for specifying a position from the input substrate layout information, based on a position specifying condition for specifying a position at which the occurrence of an electrical property defect due to the influence of the substrate layout is predicted,
A feature amount extracting unit that extracts a feature amount at the specified position and transmits the feature amount to the server device;
A client device comprising:
基板レイアウトの影響による電気特性不良の発生が予測される位置を特定する位置特定条件に基づいて、上記基板レイアウト情報から位置を特定するステップと、
当該特定した位置において、特徴量を抽出するステップと、
予測される電気特性不良の発生原因ごとに、上記位置特定条件、上記抽出する特徴量の項目、及び基板レイアウトの修正の要否を判定する基準である修正判定基準をそれぞれ関連づけて登録したデータベースから上記基板レイアウトから抽出した特徴量に対応する上記修正判定基準を読み出すステップと、
上記基板レイアウト情報から抽出した特徴量と上記データベースから読み出した修正判定基準とを比較することで基板レイアウトの修正の要否を判定するステップと、
をコンピュータに実行させることを特徴とするプログラム。 A program used in a design check system for checking electrical characteristics with respect to board layout information,
A step of specifying a position from the substrate layout information based on a position specifying condition for specifying a position at which the occurrence of an electrical property defect due to the influence of the substrate layout is predicted;
Extracting a feature value at the specified position;
For each of the causes of the predicted electrical characteristic failure, the position identification condition, the item of the extracted feature quantity, and the correction determination criterion that is a criterion for determining whether or not the board layout needs to be corrected are registered and associated from a database. Reading the correction criterion corresponding to the feature amount extracted from the board layout;
Determining whether or not the board layout needs to be corrected by comparing the feature amount extracted from the board layout information with a correction determination criterion read from the database;
Which causes a computer to execute the program.
基板レイアウトの影響による電気特性不良の発生が予測される位置を特定する位置特定条件に基づいて、上記基板レイアウト情報から位置を特定するステップと、
当該特定した位置において、特徴量を抽出するステップと、
上記位置特定条件、上記特徴量の項目、及び基板レイアウトの修正の要否を判定する基準である修正判定基準をそれぞれ関連付けて登録したデータベースから上記基板レイアウト情報から抽出した特徴量に対応する上記修正判定基準を読み出すステップと、
上記基板レイアウト情報から抽出した特徴量と、上記データベースから読み出した修正判定基準とを比較し基板レイアウトの修正の要否を判定するステップと、
を有することを特徴とする設計チェック方法。 A design check method for checking electrical characteristics with respect to board layout information,
A step of specifying a position from the substrate layout information based on a position specifying condition for specifying a position at which the occurrence of an electrical property defect due to the influence of the substrate layout is predicted;
Extracting a feature value at the specified position;
The correction corresponding to the feature extracted from the board layout information from a database registered in association with the position specifying condition, the item of the feature, and a correction determination criterion for determining whether the board layout needs to be corrected. Reading the criterion;
Comparing the feature amount extracted from the board layout information with a correction determination criterion read from the database to determine whether or not the board layout needs to be corrected;
A design checking method characterized by having:
基板レイアウトの影響による電気特性不良の発生が予測される位置を特定する位置特定条件に基づいて、クライアント装置に入力された基板レイアウト情報から位置を特定するステップと、
当該特定した位置において、上記基板レイアウト情報から特徴量を抽出するステップと、
当該抽出した特徴量をサーバ装置に送信するステップと、
上記サーバ装置において、上記位置特定条件、上記抽出する特徴量の項目、及び基板レイアウトの修正の要否を判定する基準である修正判定基準をそれぞれ関連付けて登録したデータベースから上記特徴量に対応する上記修正判定基準を読み出すステップと、
上記サーバ装置において、上記受信した特徴量と、上記データベースから読み出した修正判定基準とを比較し基板の修正の要否を判定するステップと、
上記判定の結果を上記クライアント装置に送信するステップと、
を有することを特徴とする設計チェック方法。 In a design check method in which a server device checks electrical characteristics with respect to board layout information input from a client device connected via a network,
A step of specifying a position from the substrate layout information input to the client device, based on a position specifying condition for specifying a position at which the occurrence of an electrical property defect due to the influence of the substrate layout is predicted;
Extracting a feature amount from the board layout information at the specified position;
Transmitting the extracted feature amount to the server device;
In the server device, the position identification condition, the item of the feature amount to be extracted, and a correction determination criterion, which is a criterion for determining whether the board layout needs to be corrected, are registered in association with each other from the database and correspond to the feature amount. Reading a correction criterion;
In the server device, a step of comparing the received feature value with a correction determination criterion read from the database to determine whether or not the substrate needs to be corrected;
Transmitting the result of the determination to the client device;
A design checking method characterized by having:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003414374A JP4303576B2 (en) | 2003-01-20 | 2003-12-12 | Design check system, design check method, and design check program |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003010665 | 2003-01-20 | ||
JP2003414374A JP4303576B2 (en) | 2003-01-20 | 2003-12-12 | Design check system, design check method, and design check program |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004246869A true JP2004246869A (en) | 2004-09-02 |
JP4303576B2 JP4303576B2 (en) | 2009-07-29 |
Family
ID=33031896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003414374A Expired - Fee Related JP4303576B2 (en) | 2003-01-20 | 2003-12-12 | Design check system, design check method, and design check program |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4303576B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007011629A (en) * | 2005-06-29 | 2007-01-18 | Toshiba Corp | System for checking return path of printed wiring board |
JP2007328465A (en) * | 2006-06-06 | 2007-12-20 | Sony Corp | System and method for checking wiring structure of printed board |
JP2008293090A (en) * | 2007-05-22 | 2008-12-04 | Sharp Corp | Device and method for checking substrate layout, and computer program |
JP2009151363A (en) * | 2007-12-18 | 2009-07-09 | Ydc Corp | Board design device |
KR101278651B1 (en) | 2012-11-12 | 2013-06-25 | 스텝시스템주식회사 | Method for design error check of printed circuit board and device thereof |
-
2003
- 2003-12-12 JP JP2003414374A patent/JP4303576B2/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007011629A (en) * | 2005-06-29 | 2007-01-18 | Toshiba Corp | System for checking return path of printed wiring board |
JP2007328465A (en) * | 2006-06-06 | 2007-12-20 | Sony Corp | System and method for checking wiring structure of printed board |
JP2008293090A (en) * | 2007-05-22 | 2008-12-04 | Sharp Corp | Device and method for checking substrate layout, and computer program |
JP2009151363A (en) * | 2007-12-18 | 2009-07-09 | Ydc Corp | Board design device |
KR101278651B1 (en) | 2012-11-12 | 2013-06-25 | 스텝시스템주식회사 | Method for design error check of printed circuit board and device thereof |
Also Published As
Publication number | Publication date |
---|---|
JP4303576B2 (en) | 2009-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7240309B2 (en) | Design check system, design check method and design check program | |
US7367003B2 (en) | System and method for verifying trace lengths and trace spaces in a circuit | |
US6588002B1 (en) | Method and system for predictive layout generation for inductors with reduced design cycle | |
US7552409B2 (en) | Engineering change order process optimization | |
JP3183728B2 (en) | Integrated circuit analysis method and apparatus | |
US8103982B2 (en) | System and method for statistical design rule checking | |
US20070057380A1 (en) | Method for designing semiconductor apparatus, system for aiding to design semiconductor apparatus, computer program product therefor and semiconductor package | |
US10354043B2 (en) | Printed circuit board design for manufacturing across multiple suppliers | |
US9147034B1 (en) | Circuit layout verification method | |
US20050246672A1 (en) | Differential trace pair coupling verification tool | |
JP2010009179A (en) | Design method and design support system for semiconductor device or printed wiring board | |
CN101533426A (en) | Power supply noise analysis method, system and program for electronic circuit board | |
KR100873885B1 (en) | Design Verification Device, Design Verification Method and CAD System | |
JP2004118850A (en) | Adequacy inspection system and method | |
US20050237776A1 (en) | System and method for patient controlled communication of DICOM protected health information | |
Alakeel | Using fuzzy logic in test case prioritization for regression testing programs with assertions | |
Ahmad et al. | Don't cweat it: Toward cwe analysis techniques in early stages of hardware design | |
JP4303576B2 (en) | Design check system, design check method, and design check program | |
Trippel et al. | T-TER: Defeating A2 Trojans with Targeted Tamper-Evident Routing | |
US8261224B2 (en) | Computer program product, apparatus, and method for inserting components in a hierarchical chip design | |
CN1696939B (en) | System and method for validating wire-laying interval on PCB | |
US20040098220A1 (en) | Method, system and computer product for performing geometric dimension and tolerance stack-up analysis | |
US20070070737A1 (en) | Method and auxiliary device for creating and checking the circuit diagram for a circuit which is to be integrated | |
JP4682873B2 (en) | Bypass capacitor check method and check device | |
CN111259620A (en) | Method, system, equipment and medium for inspecting blind buried hole in PCB |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060926 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081119 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090401 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090424 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130501 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |