JP2004246503A

JP2004246503A - Device and method for calculating impedance of circuit board

Info

Publication number: JP2004246503A
Application number: JP2003034243A
Authority: JP
Inventors: Shigeo Sakamoto; 成生坂本
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2003-02-12
Filing date: 2003-02-12
Publication date: 2004-09-02
Anticipated expiration: 2023-02-12
Also published as: JP4216088B2

Abstract

<P>PROBLEM TO BE SOLVED: To precisely calculate an impedance to the mounting distance between a noise source and a driven element at high speed in a circuit board mounted with the noise source and the driven element. <P>SOLUTION: An input means inputs the mounting distance between the noise source and the driven element on the circuit board. An analysis means 12 calculates the impedance of a model of the circuit board mounted with the noise source and the driven element by use of the inputted mounting distance as a parameter, and performed a circuit analysis by use of the calculated impedance. An output means 13 outputs the result of the circuit analysis. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、能動素子のようなノイズ源と受動素子とが実装された回路基板のインピーダンスを計算する装置および方法に関する。
【０００２】
【従来の技術】
プリント回路基板上に実装されている素子（部品）を駆動したとき、基板の電源層−ＧＮＤ（グランド）層間に電流が流れる。この電流が他の素子に流れ込むとき、基板のインピーダンスに比例した電圧ノイズが発生し、他の素子の誤動作の原因となる。基板の設計段階でこのノイズを正確に計算するには、コンデンサ等の受動素子が実装された基板のインピーダンスを正確に把握する必要がある。
【０００３】
従来より基板のモデル化に使用されている方法としては、メッシュ分割法や有限要素法がある。また、能動素子から見たデカップリングコンデンサを含む簡易インピーダンスモデルを元に、インピーダンス特性を計算する手法もある（例えば、特許文献１参照）。
【０００４】
【特許文献１】
特開２００２−４１５９４号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、上述した従来のインピーダンス計算手法には、次のような問題がある。
【０００６】
メッシュ分割法や有限要素法は、正確な計算を目指すほどモデル形状が複雑になり、計算に膨大な時間を要するという欠点がある。また、現在使用されている素子の中には数１００ＭＨｚで動作するものが増えてきており、このような周波数領域では能動素子からコンデンサ等の受動素子までの実装距離により、基板全体の共振点（共振周波数）が大きく変化する。しかし、特許文献１の計算法では、実装距離に対する等価回路インピーダンスの変化を等式化するという手法は用いていない。
【０００７】
したがって、数１００ＭＨｚ以上の周波数で動作する素子を含む回路基板において、受動素子の実装距離に対するインピーダンスの変化を高速かつ正確に計算する手法は知られていない。
【０００８】
本発明の課題は、能動素子のようなノイズ源と受動素子とが実装された回路基板において、ノイズ源と受動素子の間の実装距離に対するインピーダンスを高速かつ正確に計算する装置および方法を提供することである。
【０００９】
【課題を解決するための手段】
図１は、本発明のインピーダンス計算装置の原理図である。図１のインピーダンス計算装置は、入力手段１１、解析手段１２、および出力手段１３を備え、ノイズ源と受動素子が実装された回路基板のインピーダンスを計算する。
【００１０】
入力手段１１は、回路基板上におけるノイズ源と受動素子の間の実装距離を入力する。解析手段１２は、入力された実装距離をパラメータとして、ノイズ源と受動素子が実装された回路基板のモデルのインピーダンスを計算し、計算されたインピーダンスを用いて回路解析を行う。そして、出力手段１３は、回路解析の結果を出力する。
【００１１】
ノイズ源と受動素子が実装された回路基板のモデルとしては、例えば、回路基板および受動素子をそれぞれＲＬＣの直列回路とみなし、回路基板の回路と受動素子の回路を直並列回路とみなした簡易モデルが用いられる。このような簡単なモデルを用いて実装距離に対するインピーダンスの変化を等式化することで、ノイズ源と受動素子が実装された回路基板のインピーダンスを高速かつ正確に計算することができる。
【００１２】
また、計算されたインピーダンスによりモデルを特定して回路解析を行えば、受動素子の実装距離に対する電源ノイズの変化等を効率よく解析することができる。
【００１３】
図１の入力手段１１は、例えば、後述する図６の入力装置４１に対応し、図１の解析手段１２は、例えば、図６のデータ処理装置４２に対応し、図１の出力手段１３は、例えば、図６の出力装置４４に対応する。
【００１４】
【発明の実施の形態】
以下、図面を参照しながら、本発明の実施の形態を詳細に説明する。
本実施形態では、受動素子実装時の回路基板の周波数特性に注目し、これを簡単な直並列回路で表現することにより基板をモデル化する。このようなモデルを使用することで、実装基板のインピーダンスや基板に発生する電源ノイズを高速かつ正確に計算することが可能となる。
【００１５】
まず、図２から図５までを参照しながら、基板のモデル化の方法について説明する。
図２は、プリント回路基板にパスコン（バイパスコンデンサ）を含む部品（素子）を実装した様子を示している。一般に、パスコンは、回路上のノイズを除去するために用いられる。
【００１６】
ＤＤ（ｄｉｒｅｃｔｃｕｒｒｅｎｔ−ｄｉｒｅｃｔｃｕｒｒｅｎｔ）コンバータ２１は、電圧値および電源の供給源であり、低周波パスコン２２は、低周波領域（１ＭＨｚ以下）で効果のあるバイパスコンデンサである。また、ＬＳＩ（ｌａｒｇｅ−ｓｃａｌｅｉｎｔｅｇｒａｔｉｏｎ）２３は、負荷となる能動素子であり、駆動されることによりノイズを発生する。高周波パスコン２４は、高周波領域（１ＭＨｚ以上）で効果のあるバイパスコンデンサである。
【００１７】
図３は、プリント回路基板上に実装されている能動素子とパスコンの距離（実装距離）を変化させたときの、素子から見た基板インピーダンスの変化の様子を示している。図３の横軸および縦軸は、それぞれ周波数および基板インピーダンスを表し、曲線３１、３２、および３３は、それぞれ異なる実装距離に対応するインピーダンス特性を表している。このように、パスコンの実装距離、実装数等の実装条件の変化により、基板インピーダンスの特性が変化する。
【００１８】
図３を見ると、曲線３１、３２、および３３のいずれにおいても３つの共振点（ｆ_１、ｆ_２、ｆ_３）が確認できる。このような特性は、プリント回路基板およびパスコンをＲＬＣの直列回路とみなしたときのプリント回路基板の回路とパスコン回路の直並列共振特性とみなすことができる。したがって、プリント回路基板上に、電源、低周波パスコン、高周波パスコン、および素子（負荷ＬＳＩ）が実装されたビヘイビアモデル（簡易モデル）は、図４のように表現することができる。図４のモデルにおける各構成要素の意味は以下の通りである。
▲１▼電源
電圧値および電源の供給源であるＤＤコンバータの等価インピーダンスモデル。
▲２▼パスコン（低周波）
低周波パスコンの等価インピーダンスモデル。パスコンが複数のときは、それらが並列接続されているものとしてパラメータ（容量値、抵抗値、インダクタンス値）を算出する。
▲３▼パスコン（高周波）
高周波パスコンの等価インピーダンスモデル。パスコンが等距離に複数実装されているときは、容量値および抵抗値を並列接続として算出する。インダクタンス値は素子からの実装距離によって変化する。
▲４▼ＰＣＢ
プリント回路基板の等価インピーダンスモデル。抵抗値以外は素子の電源端子（電源／ＧＮＤピン）と高周波パスコンの距離によって変化する。
▲５▼負荷ＬＳＩ
ＬＳＩ素子におけるＶｄｄ端子とＧＮＤ端子の間の等価インピーダンスモデル。
【００１９】
ここで、▲３▼の高周波パスコンと▲４▼のＰＣＢの等価インピーダンスモデルのパラメータは、パスコンの実装数および高周波パスコンから▲５▼の素子の電源／ＧＮＤピンまでの距離によって変化する。この変化量を定式化することで、パスコン実装条件に応じて図４のモデルパラメータを決定することができる。したがって、解析時間が速く、かつ精度の高い図４のモデルで、パスコン実装条件の変化に対するパラメータの変化を検証することができ、より速く正確にパスコンの最適解を得ることが可能となる。
【００２０】
図３の３つの共振点の周波数を、低い方から順にｆ_１、ｆ_２、ｆ_３とする。電源および低周波パスコンのインピーダンスによる共振点は、高周波パスコンおよびプリント回路基板による共振点に比べて十分に小さい。したがって、これらはプリント回路基板のどの位置に実装されていても、プリント回路基板の共振点に対する影響は小さい。しかしながら、高周波パスコンの共振点とプリント回路基板の共振点は近いため、高周波パスコンの実装条件により、図３の共振点の位置が変化する。
【００２１】
また、抵抗値は共振周波数には影響を与えないので、容量値およびインダクタンス値のみを用いて、プリント回路基板と高周波パスコンの並列回路を図５のように表現し、これらのパラメータの算出方法を説明する。図５において、高周波パスコンの容量値およびインダクタンス値を、それぞれＣ_１およびＬ_１とし、プリント回路基板の容量値およびインダクタンス値を、それぞれＣ_２およびＬ_２とする。
【００２２】
図５の４つのパラメータのうち、高周波パスコンの容量値Ｃ_１のみが、パスコンの実装距離を変えても変化しない。また、図３の第１周波数ｆ_１は、Ｃ_１およびＬ_１により決定されるから、Ｃ_１およびｆ_１よりＬ_１を求めることができる。パスコンの実装数、実装距離、およびパスコン１つ当りの寄生誘導値等を変化させることにより、素子の電源／ＧＮＤピンから高周波パスコンまでの実装距離ｄとＬ_１との間の関係をグラフ化し、これを近似式で表現すると、次のようになる。
Ｌ_１＝ａ_Ｌ１ｌｏｇ_１０ｄ＋ｂ_Ｌ１（１）
また、ａ_Ｌ１およびｂ_Ｌ１は、グラフより次のような近似式で表現できる。
ａ_Ｌ１＝ａ_１ｎ^ｂ１
ｂ_Ｌ１＝ｂ_２Ｌ_ａ＋ｂ_３
ここで、ｎはパスコン実装数、Ｌ_ａはパスコン１つ当りの寄生誘導値であり、ａ_１およびｂ_１は、基板の電源層−ＧＮＤ層間の誘電体の誘電率により一意的に決まる値である。（１）式を用いてＬ_１を計算する場合、あらかじめ誘電率毎のａ_１およびｂ_１を計算し、データベースとして保存しておくと、処理を高速化することができる。また、ｂ_２およびｂ_３は、グラフより次のような近似式で表現できる。
ｂ_２＝ｍ_１ｎ^ｍ２
ｂ_３＝ｍ_３ｎ^ｍ４
ｍ_１、ｍ_２、ｍ_３、およびｍ_４は、基板の電源層−ＧＮＤ層間の、誘電体の誘電率により一意的に決まる値であり、あらかじめ誘電率毎のｍ_１、ｍ_２、ｍ_３、およびｍ_４を計算し、データベースとして保存しておくと、処理を高速化することができる。
【００２３】
以上の定式化により、実装距離ｄ、パスコン実装数ｎ、パスコン１つ当りの寄生誘導値Ｌ_ａ、および誘電率が決まれば、（１）式からＬ_１を求めることができる。
【００２４】
次に、図５のＣ_２およびＬ_２は、ｆ_２およびｆ_３より一意的に決められる。Ｃ_２およびＬ_２とｆ_２およびｆ_３の関係は、図５より次のように表される。
【００２５】
【数１】

【００２６】
したがって、ｆ_２およびｆ_３が決まれば、Ｌ_１と（２）および（３）式よりＬ_２およびＣ_２を求めることができる。実装距離ｄに対するｆ_２の変化をグラフ化すると、次のような曲線で近似することができる。
ｆ_２＝ａ_ｆ２ｄ＋ｂ_ｆ２（４）
したがって、ｆ_２は（４）式より求められる。ここで、ａ_ｆ２およびｂ_ｆ２はグラフからの近似により、次式のようになる。
ａ_ｆ２＝ａ_５Ｌ_ａ＋ａ_６
ｂ_ｆ２＝ａ_７Ｌ_ａ＋ａ_８
ここで、ａ_５、ａ_６、ａ_７、およびａ_８のパスコン実装数ｎに対する変化をグラフ化すると、次のような曲線で近似することができる。
ａ_ｉ＝ｋ_ｉｎ＋ｍ_ｉ（ｉ＝５，６，７，８）（５）
したがって、ａ_５、ａ_６、ａ_７、およびａ_８は（５）式より求められる。ここで、ｋ_ｉおよびｍ_ｉは基板の電源層−ＧＮＤ層間の誘電体の誘電率により一意的に決まる値であり、あらかじめ誘電率毎のｋ_ｉおよびｍ_ｉを計算し、データベースとして保存しておくと、処理を高速化することができる。
【００２７】
以上の定式化により、実装距離ｄ、パスコン実装数ｎ、パスコン１つ当りの寄生誘導値Ｌ_ａ、および誘電率が決まれば、（４）式からｆ_２を求めることができる。
【００２８】
また、実装距離ｄに対するｆ_３の変化をグラフ化すると、次のような曲線で近似することができる。
ｆ_３＝ａ_ｆ３ｄ＋ｂ_ｆ３（６）
したがって、ｆ_２は（４）式より求められる。ここで、ａ_ｆ３およびｂ_ｆ３は次式のようになる。
ａ_ｆ３＝ａ_９Ｌ_ａ＋ａ_１０
ｂ_ｆ３＝ｂ_４Ｌ_ａ ^ｂ５
ここで、ａ_９およびａ_１０のＬ_ａに対する変化をグラフ化すると、次のような曲線で近似することができる。
ａ_ｉ＝ｋ_ｉｎ＋ｍ_ｉ（ｉ＝９，１０）（７）
したがって、ａ_９およびａ_１０は（７）式より求められる。ここで、ｋ_ｉ、ｍ_ｉ、ｂ_４、およびｂ_５は、基板の電源層−ＧＮＤ層間の誘電体の誘電率により一意的に決まる値であり、あらかじめ誘電率毎のｋ_ｉ、ｍ_ｉ、ｂ_４、およびｂ_５を計算し、データベースとして保存しておくと、処理を高速化することができる。
【００２９】
以上の定式化により、実装距離ｄ、パスコン実装数ｎ、パスコン１つ当りの寄生誘導値Ｌ_ａ、および誘電率が決まれば、（６）式からｆ_３を求めることができる。こうして得られたｆ_２およびｆ_３を用いれば、（２）および（３）式よりＬ_２およびＣ_２を求めることができ、得られたパラメータを用いて図５の回路を解くことにより、高い精度を保ったまま、高速にパスコンの効果（例えば、図３のようなインピーダンス特性）を計算することができる。
【００３０】
ところで、上述した数式は、基板の電源−ＧＮＤ間の誘電体の厚みおよび基板の面積を一定と仮定した場合の数式である。Ｌ_２は基板の誘電体の厚みに比例するので、例えば、図４の各パラメータを求めるときの基板厚を１００μｍとし、実際は２００μｍの基板に対するパラメータを取得したい場合は、得られたＬ_２を２倍すればよい。また、基板の面積については、実装距離ｄを一定としたときの基板面積Ｓに対するｆ_２およびｆ_３をグラフ化し、それを近似式により近似すると、次のようになる。
【００３１】
【数２】

【００３２】
（８）式において、ａ_ｓｉは、実装距離ｄによって変化するパラメータであり、ｂ_ｓおよびｃは定数である。実装距離ｄに対するａ_ｓｉの変化をグラフ化した曲線を近似すると、ｆ_２とｆ_３に応じてそれぞれ次のような近似式となる。
ａ_ｓ２＝ａ_ｆ２ｄ＋ｂ_ｆ２
ａ_ｓ３＝ａ_ｆ３ｌｎｄ＋ｂ_ｆ３
ここで、ｌｎは自然対数であり、ａ_ｆ２、ｂ_ｆ２、ａ_ｆ３、およびｂ_ｆ３は定数である。（８）式を用いてｆ_２およびｆ_３の変化量を求め、（２）および（３）式を計算するときに、この変化量を考慮したｆ_２およびｆ_３の値を使用すれば、基板面積が変化しても図２の各パラメータを求めることが可能となる。
【００３３】
また、以上の定式化では受動素子の一例としてコンデンサを用いて説明したが、インダクタおよび抵抗のような受動素子の場合でも、コンデンサの場合と同様に上記の操作を行うことで、対応する近似式を導くことができる。
【００３４】
次に、図６から図８までを参照しながら、上述した近似式により図４の各パラメータを求める装置および処理について説明する。
図６は、本実施形態のインピーダンス計算装置の構成図である。図６のインピーダンス計算装置は、例えば、コンピュータを用いて構成され、入力装置４１、データ処理装置４２、記憶装置４３、および出力装置４４を備える。データ処理装置４２は、データ処理部４５および演算処理部４６を含む。
【００３５】
記憶装置４３は、あらかじめ計算しておいたパラメータ（ａ_１、ｂ_１、ｂ_４、ｂ_５、ｍ_１〜ｍ_１０、ｋ_５〜ｋ_１０等）をデータベース（パラメータテーブル４７）として記憶している。入力装置４１は、プリント回路基板の物性情報および各素子の実装条件に関する情報を、解析条件として入力する。プリント回路基板の物性情報としては、基板の形状（電源層−ＧＮＤ層間の距離、基板面積等）や基板の誘電体の誘電率が入力される。
【００３６】
データ処理装置４２のデータ処理部４５は、入力装置４１から入力された解析条件から、パラメータテーブル４７から取得すべきパラメータに関する条件（誘電率等）を抽出し、記憶装置４３へ渡す。演算処理部４６は、記憶装置４３からデータ処理装置４２へ渡されたテーブルデータを元に、上述した数式の演算を行い、演算結果を元にシミュレーションを実行する。そして、出力装置４４は、データ処理部４５および演算処理部４６から、それぞれ、入力された解析条件およびシミュレーション結果を受け取って出力する。
【００３７】
図７は、図６のインピーダンス計算装置によるインピーダンス計算処理のフローチャートであり、図８は、出力装置４４のインタフェース画面の例を示している。
【００３８】
まず、ユーザは、図８のインタフェース画面から基板の物性情報（ＰＣＢの条件５５）を入力し（ステップＳ１）、受動素子の実装条件（電源の出力特性５４およびパスコンの条件５６）を入力する（ステップＳ２）。ステップＳ１では、基板の幅および長さ、電源層−ＧＮＤ層間の距離等が入力され、ステップＳ２では、基板上に実装されているＤＤコンバータおよびパスコンの等価回路パラメータ、パスコンの実装数、ＬＳＩの電源／ＧＮＤピンから高周波パスコンまでの距離等が入力される。
【００３９】
次に、データ処理装置４２は、簡易等価回路を求めるのに必要なパラメータをパラメータテーブル４７から読み込み（ステップＳ３）、読み込んだパラメータを元に上述した数式の演算を行って、簡易等価回路を求める（ステップＳ４）。そして、トランジェント解析および／または周波数解析を行う。
【００４０】
トランジェント解析は、パスコン実装による効果を時間領域で確認するシミュレーションである。このトランジェント解析では、まず、ユーザが、図８のインタフェース画面から簡易素子モデルの電源電圧、立上がり時間ｔｒ／立下り時間ｔｆ、ピーク値等のパラメータ（装置の条件５３）を入力する（ステップＳ５）。この簡易素子モデルとしては、例えば、先願の特願２００１−３３５４１６号に記載されたモデルを用いることができる。
【００４１】
次に、演算処理部４６が、ＳＰＩＣＥ（ｓｉｍｕｌａｔｉｏｎｐｒｏｇｒａｍｗｉｔｈｉｎｔｅｇｒａｔｅｄｃｉｒｃｕｉｔｅｍｐｈａｓｉｓ）等の電気回路シミュレータにより、素子モデルを波源とした簡易等価回路の解析を行い（ステップＳ６）、解析結果である電源ノイズの時間波形のグラフ５２をインタフェース画面に表示する（ステップＳ７）。
【００４２】
周波数解析では、演算処理部４６が、簡易等価回路全体の周波数に対するインピーダンス特性を、回路理論を元に計算し（ステップＳ８）、計算したインピーダンス特性のグラフ５１をインタフェース画面に表示する（ステップＳ９）。
【００４３】
図６のインピーダンス計算装置は、例えば、図９に示すような情報処理装置（コンピュータ）を用いて構成される。図９の情報処理装置は、ＣＰＵ（中央処理装置）６１、メモリ６２、入力装置６３、出力装置６４、外部記憶装置６５、媒体駆動装置６６、およびネットワーク接続装置６７を備え、それらはバス６８により互いに接続されている。図６の入力装置４１は、記憶装置４３、および出力装置４４を備える。
【００４４】
メモリ６２は、例えば、ＲＯＭ（ｒｅａｄｏｎｌｙｍｅｍｏｒｙ）、ＲＡＭ（ｒａｎｄｏｍａｃｃｅｓｓｍｅｍｏｒｙ）等を含み、処理に用いられるプログラムとデータを格納する。ＣＰＵ６１は、メモリ６２を利用してプログラムを実行することにより、必要な処理を行う。
【００４５】
図６のデータ処理装置４２は、ＣＰＵ６１およびメモリ６２に対応し、図６のデータ処理部４５および演算処理部４６は、メモリ６２に格納されたプログラムに対応する。
【００４６】
入力装置６３は、例えば、キーボード、ポインティングデバイス、タッチパネル等であり、図６の入力装置４１に対応する。入力装置６３は、ユーザからの指示や情報の入力に用いられる。
【００４７】
出力装置６４は、例えば、ディスプレイ装置およびスピーカを含み、図６の出力装置４４に対応する。出力装置６４は、ユーザへの問い合わせや処理結果の出力に用いられる。
【００４８】
外部記憶装置６５は、例えば、磁気ディスク装置、光ディスク装置、光磁気ディスク装置、テープ装置等である。情報処理装置は、この外部記憶装置６５に、上述のプログラムとデータを保存しておき、必要に応じて、それらをメモリ６２にロードして使用する。外部記憶装置６５は、図６の記憶装置４３としても用いられる。
【００４９】
媒体駆動装置６６は、可搬記録媒体６９を駆動し、その記録内容にアクセスする。可搬記録媒体６９としては、メモリカード、フレキシブルディスク、ＣＤ−ＲＯＭ（ｃｏｍｐａｃｔｄｉｓｋｒｅａｄｏｎｌｙｍｅｍｏｒｙ）、光ディスク、光磁気ディスク等、任意のコンピュータ読み取り可能な記録媒体が用いられる。ユーザは、この可搬記録媒体６９に上述のプログラムとデータを格納しておき、必要に応じて、それらをメモリ６２にロードして使用する。
【００５０】
ネットワーク接続装置６７は、インターネット等の任意の通信ネットワークに接続され、通信に伴うデータ変換を行う。情報処理装置は、上述のプログラムとデータをネットワーク接続装置６７を介して他の装置から受け取り、必要に応じて、それらをメモリ６２にロードして使用する。
【００５１】
図１０は、図９の情報処理装置にプログラムとデータを供給することのできるコンピュータ読み取り可能な記録媒体を示している。可搬記録媒体６９やサーバ７０のデータベース７１に保存されたプログラムとデータは、メモリ６２にロードされる。このとき、サーバ７０は、プログラムとデータを搬送する搬送信号を生成し、ネットワーク上の任意の伝送媒体を介して情報処理装置に送信する。そして、ＣＰＵ６１は、そのデータを用いてそのプログラムを実行し、必要な処理を行う。
【００５２】
（付記１）ノイズ源と受動素子が実装された回路基板のインピーダンスを計算するインピーダンス計算装置であって、
前記回路基板上における前記ノイズ源と受動素子の間の実装距離を入力する入力手段と、
入力された実装距離をパラメータとして、前記ノイズ源と受動素子が実装された回路基板のモデルのインピーダンスを計算し、計算されたインピーダンスを用いて回路解析を行う解析手段と、
前記回路解析の結果を出力する出力手段と
を備えることを特徴とするインピーダンス計算装置。
【００５３】
（付記２）ノイズ源と受動素子が実装された回路基板のインピーダンスを計算するインピーダンス計算方法であって、
前記ノイズ源と受動素子が実装された回路基板のモデルを生成し、
前記回路基板上における前記ノイズ源と受動素子の間の実装距離をパラメータとして、前記モデルのインピーダンスを計算する
ことを特徴とするインピーダンス計算方法。
【００５４】
（付記３）ノイズ源と受動素子が実装された回路基板のインピーダンスを計算するコンピュータのためのプログラムであって、
前記回路基板上における前記ノイズ源と受動素子の間の実装距離を入力し、
入力された実装距離をパラメータとして、前記ノイズ源と受動素子が実装された回路基板のモデルのインピーダンスを計算する
処理を前記コンピュータに実行させることを特徴とするプログラム。
【００５５】
（付記４）前記受動素子は、コンデンサ、インダクタ、および抵抗のいずれかであることを特徴とする付記３記載のプログラム。
（付記５）前記コンピュータは、前記ノイズ源と受動素子が実装された回路基板を該回路基板と受動素子の直並列回路とみなしたモデルに基づき、前記インピーダンスを計算することを特徴とする付記３記載のプログラム。
【００５６】
（付記６）前記プログラムは、前記回路基板の電源層とグランド層の間の誘電体の誘電率を入力する処理を前記コンピュータにさらに実行させ、前記コンピュータは、誘電率毎のパラメータ値を格納したパラメータテーブルから、入力された誘電率に応じたパラメータ値を読み出し、読み出したパラメータ値を用いて前記インピーダンスを計算することを特徴とする付記３記載のプログラム。
【００５７】
（付記７）ノイズ源と受動素子が実装された回路基板のインピーダンスを計算するコンピュータのためのプログラムを記録した記録媒体であって、該プログラムは、
前記回路基板上における前記ノイズ源と受動素子の間の実装距離を入力し、
入力された実装距離をパラメータとして、前記ノイズ源と受動素子が実装された回路基板のモデルのインピーダンスを計算する
処理を前記コンピュータに実行させることを特徴とするコンピュータ読み取り可能なプログラム記録媒体。
【００５８】
（付記８）ノイズ源と受動素子が実装された回路基板のインピーダンスを計算するコンピュータにプログラムを搬送する搬送信号であって、該プログラムは、
前記回路基板上における前記ノイズ源と受動素子の間の実装距離を入力し、
入力された実装距離をパラメータとして、前記ノイズ源と受動素子が実装された回路基板のモデルのインピーダンスを計算する
処理を前記コンピュータに実行させることを特徴とする搬送信号。
【００５９】
【発明の効果】
本発明によれば、能動素子のようなノイズ源と受動素子とが実装された回路基板において、受動素子の実装距離に対するインピーダンスを高速かつ正確に計算することができる。したがって、このような回路基板上で発生する電源ノイズの解析に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明のインピーダンス計算装置の原理図である。
【図２】プリント回路基板に部品を実装した様子を示す図である。
【図３】パスコンの実装条件による基板インピーダンスの変化を示す図である。
【図４】回路部品が実装された基板の簡易モデルを示す図である。
【図５】プリント回路基板と高周波パスコンとの並列等価回路を示す図である。
【図６】インピーダンス計算装置の構成図である。
【図７】インピーダンス計算処理のフローチャートである。
【図８】インタフェース画面を示す図である。
【図９】情報処理装置の構成図である。
【図１０】記録媒体を示す図である。
【符号の説明】
１１入力手段
１２解析手段
１３出力手段
２１ＤＤコンバータ
２２低周波パスコン
２３ＬＳＩ
２４高周波パスコン
３１、３２、３３曲線
４１、６３入力装置
４４、６４出力装置
４２データ処理装置
４３記憶装置
４５データ処理部
４６演算処理部
４７パラメータテーブル
５１、５２グラフ
５３装置の条件
５４電源の出力特性
５５ＰＣＢの条件
５６パスコンの条件
６１ＣＰＵ
６２メモリ
６５外部記憶装置
６６媒体駆動装置
６７ネットワーク接続装置
６８バス
６９可搬記録媒体
７０サーバ
７１データベース[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an apparatus and a method for calculating the impedance of a circuit board on which a noise source such as an active element and a passive element are mounted.
[0002]
[Prior art]
When an element (component) mounted on a printed circuit board is driven, a current flows between a power supply layer and a GND (ground) layer of the board. When this current flows into another element, a voltage noise proportional to the impedance of the substrate is generated, which causes a malfunction of the other element. In order to accurately calculate this noise at the board design stage, it is necessary to accurately grasp the impedance of the board on which passive elements such as capacitors are mounted.
[0003]
Conventionally, methods used for modeling a substrate include a mesh division method and a finite element method. There is also a method of calculating impedance characteristics based on a simple impedance model including a decoupling capacitor viewed from an active element (for example, see Patent Document 1).
[0004]
[Patent Document 1]
JP, 2002-41594, A
[Problems to be solved by the invention]
However, the above-described conventional impedance calculation method has the following problems.
[0006]
The mesh division method and the finite element method have the drawback that the model shape becomes more complicated as accurate calculation is aimed, and the calculation takes an enormous amount of time. In addition, the number of currently used devices that operate at several hundred MHz is increasing, and in such a frequency range, the resonance point of the entire substrate (depending on the mounting distance from an active device to a passive device such as a capacitor) is considered. Resonance frequency) greatly changes. However, the calculation method of Patent Document 1 does not use a method of equalizing the change in the equivalent circuit impedance with respect to the mounting distance.
[0007]
Therefore, in a circuit board including an element operating at a frequency of several hundred MHz or more, a method of calculating a change in impedance with respect to a mounting distance of a passive element at high speed and accurately is not known.
[0008]
An object of the present invention is to provide an apparatus and a method for quickly and accurately calculating an impedance with respect to a mounting distance between a noise source and a passive element on a circuit board on which a noise source such as an active element and a passive element are mounted. That is.
[0009]
[Means for Solving the Problems]
FIG. 1 is a diagram illustrating the principle of the impedance calculating apparatus according to the present invention. 1 includes an input unit 11, an analysis unit 12, and an output unit 13, and calculates the impedance of a circuit board on which a noise source and a passive element are mounted.
[0010]
The input means 11 inputs the mounting distance between the noise source and the passive element on the circuit board. The analysis unit 12 calculates the impedance of the model of the circuit board on which the noise source and the passive element are mounted by using the input mounting distance as a parameter, and performs a circuit analysis using the calculated impedance. Then, the output unit 13 outputs a result of the circuit analysis.
[0011]
As a model of a circuit board on which a noise source and a passive element are mounted, for example, a simple model in which the circuit board and the passive element are each regarded as a series circuit of RLC, and the circuit of the circuit board and the circuit of the passive element are regarded as a series-parallel circuit Is used. By equalizing the change in impedance with respect to the mounting distance using such a simple model, the impedance of the circuit board on which the noise source and the passive element are mounted can be calculated quickly and accurately.
[0012]
Further, if a circuit is analyzed by specifying a model based on the calculated impedance, it is possible to efficiently analyze a change in power supply noise with respect to a mounting distance of a passive element.
[0013]
The input unit 11 of FIG. 1 corresponds to, for example, an input device 41 of FIG. 6 described later, the analysis unit 12 of FIG. 1 corresponds to, for example, the data processing device 42 of FIG. 6, and the output unit 13 of FIG. For example, it corresponds to the output device 44 of FIG.
[0014]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
In the present embodiment, the frequency characteristics of the circuit board at the time of mounting the passive element are noted, and the board is modeled by expressing this with a simple series-parallel circuit. By using such a model, the impedance of the mounting board and the power supply noise generated in the board can be calculated quickly and accurately.
[0015]
First, a method of modeling a substrate will be described with reference to FIGS.
FIG. 2 shows a state in which components (elements) including decaps (bypass capacitors) are mounted on a printed circuit board. Generally, a bypass capacitor is used to remove noise on a circuit.
[0016]
The DD (direct current-direct current) converter 21 is a supply source of a voltage value and a power supply, and the low-frequency pass capacitor 22 is a bypass capacitor effective in a low-frequency region (1 MHz or less). The LSI (large-scale integration) 23 is an active element serving as a load, and generates noise when driven. The high frequency bypass capacitor 24 is a bypass capacitor that is effective in a high frequency range (1 MHz or more).
[0017]
FIG. 3 shows how the substrate impedance changes when the distance (mounting distance) between the active element mounted on the printed circuit board and the decap is changed. The horizontal axis and the vertical axis in FIG. 3 represent frequency and substrate impedance, respectively, and

curves

31, 32, and 33 represent impedance characteristics corresponding to different mounting distances. As described above, the characteristics of the substrate impedance change due to the change of the mounting condition such as the mounting distance and the number of mounted decaps.
[0018]
Referring to FIG. 3, three resonance points (f ₁ , f ₂ , f ₃ ) can be confirmed in any of the

curves

31, 32, and 33. Such characteristics can be regarded as the series-parallel resonance characteristics of the circuit of the printed circuit board and the decap circuit when the printed circuit board and the decap are regarded as a series circuit of RLC. Therefore, a behavior model (simple model) in which a power supply, a low-frequency decap, a high-frequency decap, and an element (load LSI) are mounted on a printed circuit board can be represented as shown in FIG. The meaning of each component in the model of FIG. 4 is as follows.
(1) Power supply voltage value and equivalent impedance model of the DD converter that is the power supply source.
(2) Decap (low frequency)
Equivalent impedance model of low frequency decap. When there are a plurality of decaps, the parameters (capacitance, resistance, inductance) are calculated assuming that they are connected in parallel.
(3) Decap (high frequency)
Equivalent impedance model of high frequency decap. When a plurality of decaps are mounted equidistantly, the capacitance value and the resistance value are calculated as a parallel connection. The inductance value changes depending on the mounting distance from the element.
(4) PCB
Equivalent impedance model of the printed circuit board. Other than the resistance value, it changes depending on the distance between the power supply terminal (power supply / GND pin) of the element and the high-frequency decap.
(5) Load LSI
5 is an equivalent impedance model between a Vdd terminal and a GND terminal in an LSI element.
[0019]
Here, the parameters of the equivalent impedance model of the high-frequency decaps of (3) and the PCB of (4) vary depending on the number of mounted decaps and the distance from the high-frequency decap to the power supply / GND pin of the element (5). By formulating the amount of change, the model parameters in FIG. 4 can be determined according to the mounting conditions of the bypass capacitor. Therefore, it is possible to verify the change of the parameter with respect to the change of the decapacitor mounting condition by using the model of FIG. 4 having a short analysis time and high accuracy, and it is possible to more quickly and accurately obtain the optimal decaptor solution.
[0020]
The frequencies of the three resonance points in FIG. 3, and _f _1, f 2, _{f 3} in order from the lower. The resonance point due to the impedance of the power supply and the low frequency decap is sufficiently smaller than the resonance point due to the high frequency decap and the printed circuit board. Therefore, regardless of where they are mounted on the printed circuit board, their influence on the resonance point of the printed circuit board is small. However, since the resonance point of the high-frequency decap is close to the resonance point of the printed circuit board, the position of the resonance point in FIG. 3 changes depending on the mounting conditions of the high-frequency decap.
[0021]
In addition, since the resistance value does not affect the resonance frequency, a parallel circuit of the printed circuit board and the high-frequency decap is expressed as shown in FIG. 5 using only the capacitance value and the inductance value, and a method for calculating these parameters is described. explain. 5, the capacitance value and the inductance value of the high frequency bypass capacitor, respectively and C ₁ and L _1, a capacitance value and the inductance value of the printed circuit board, respectively and C ₂ and L _2.
[0022]
Of the four parameters in FIG. 5, only the capacitance value C ₁ of the high-frequency bypass capacitor does not change even by changing the mounting distance bypass capacitor. The first frequency _{f 1} in FIG. 3, since being determined by the _{C 1} and _{L 1,} can be obtained _{L 1} from _{C 1} and _{f 1.} The number of mounted bypass capacitor implementation distance, and by changing the bypass capacitor one per parasitic induction values, etc., to graph the relationship between the mounting distance d and L ₁ from the power / GND pin of the device to a high frequency bypass capacitor, This can be expressed as an approximate expression as follows.
L ₁ = a _L1 log ₁₀ d + b _L1 (1)
Further, a _L1 and b _L1 can be represented by the following approximate expressions from the graph.
a _L1 = a ₁ n ^b1
b _L1 = b ₂ L _a + b ₃
Here, n is the number of bypass capacitor implementation, L _a is a parasitic inductive value per one bypass capacitor 1, a ₁ and b ₁ is a value uniquely determined by the dielectric constant of the dielectric of the power supply layer -GND layers of substrate is there. (1) When computing the L ₁ by using a formula to calculate the a ₁ and b ₁ of each advance dielectric constant, when stored as a database, it is possible to speed up the process. Further, b ₂ and b ₃ can be represented by the following approximate expressions from the graph.
b _² = _m 1 ^{n m2}
b ₃ = m ₃ nm ⁴
m ₁ , m ₂ , m ₃ , and m ₄ are values uniquely determined by the dielectric constant of the dielectric between the power supply layer and the GND layer of the substrate, and are previously determined as m ₁ , m ₂ , m _{3 for} each dielectric constant. , and m ₄ calculates, when stored as a database, it is possible to speed up the process.
[0023]
The formulation described above, mounting the distance d, the bypass capacitor implementation the number n, the bypass capacitor one per parasitic inductive value L _a, and if the dielectric constant is Kimare, can be obtained L ₁ from (1).
[0024]
Next, C ₂ and L ₂ in FIG. 5 are uniquely determined from f ₂ and f ₃ . Relationship C ₂ and _{L 2} and _{f 2} and _{f 3} are expressed as from FIG. 5 below.
[0025]
(Equation 1)

[0026]
Therefore, once the _{f 2} and _{f 3,} _{L 1} and (2) and (3) can be obtained _{L 2} and _{C 2} from the equation. When graphing the change in f ₂ with respect to the mounting distance d, it can be approximated by the following curve.
f ₂ = a _f2 d + b _f2 (4)
Therefore, _{f 2} is obtained from the equation (4). Here, a _f2 and b _f2 are as follows by approximation from a graph.
_{_{_{a f2 = a 5 L a +}}} a 6
_{_{_{b f2 = a 7 L a +}}} a 8
Here, if the changes of a ₅ , a ₆ , a ₇ , and a ₈ with respect to the number n of decaps mounted are graphed, they can be approximated by the following curves.
_{_{_{a i = k i n + m}}} i (i = 5,6,7,8) (5)
Therefore, a ₅ , a ₆ , a ₇ , and a ₈ can be obtained from equation (5). Here, k _i and m _i is a value uniquely determined by the dielectric constant of the dielectric of the power supply layer -GND layers of the substrate, to calculate the k _i and m _i for each advance dielectric constant, and stored as a database By doing so, the processing can be sped up.
[0027]
The formulation described above, mounting the distance d, the bypass capacitor implementation the number n, the bypass capacitor one per parasitic inductive value L _a, and if the dielectric constant is Kimare, can be obtained f ₂ from equation (4).
[0028]
Further, when graphed changes in f ₃ with respect to the mounting distance d, can be approximated by the following curve.
f ₃ = a _f3 d + b _f3 (6)
Therefore, _{f 2} is obtained from the equation (4). Here, a _f3 and b _f3 are as follows.
_{_{_{_{a f3 = a 9 L a +}}}} a 10
_b _f3 = b 4 _L ^{a b5}
Here, when graphed changes to L _a of a ₉ and a _10, it can be approximated by the following curve.
a _i = k _inn + m _i (i = 9,10) (7)
Therefore, a ₉ and a ₁₀ can be obtained from equation (7). _{_{_{Here, k i, m i, b}}} 4, and _{b 5} is a value uniquely determined by the dielectric constant of the dielectric of the power supply layer -GND layers of the substrate, _k i for each advance _{permittivity, m} i, If b ₄ and b ₅ are calculated and stored as a database, the processing can be speeded up.
[0029]
The formulation described above, mounting the distance d, the bypass capacitor implementation the number n, the bypass capacitor one per parasitic inductive value L _a, and if the dielectric constant is Kimare can be obtained f ₃ from (6). The use of f ₂ and f ₃ thus obtained, by solving the circuit (2) and (3) than can be obtained L ₂ and C ₂ type, using the obtained parameters 5, high The effect of the bypass capacitor (for example, the impedance characteristic as shown in FIG. 3) can be calculated at high speed while maintaining the accuracy.
[0030]
By the way, the above formula is a formula on the assumption that the thickness of the dielectric between the power supply and GND of the substrate and the area of the substrate are constant. Since L ₂ is proportional to the thickness of the dielectric material of the substrate, for example, the substrate thickness when obtaining each parameter in FIG. 4 is 100 μm, and when it is desired to actually obtain a parameter for a substrate of 200 μm, the obtained L ₂ is 2 You only have to double it. Also, the area of the substrate, when graphed f ₂ and f ₃ to the substrate area S when the mounting distance d constant, is approximated by the approximate equation it becomes as follows.
[0031]
(Equation 2)

[0032]
(8) In the _{formula, a si} is a parameter that varies with mounting distance d, _{b s} and c are constants. When a change in a _si with respect to the mounting distance d approximates the graphed curve, respectively the following approximate expression according to f ₂ and f _3.
_as2 = _af2d + _bf2
_{_{_{a s3 = a f3 lnd + b}}} f3
Here, ln is a natural logarithm, and a _f2 , b _f2 , a _f3 , and b _f3 are constants. The change amounts of f ₂ and f ₃ are obtained by using the expression (8), and when calculating the expressions (2) and (3), the values of f ₂ and f _{3 in} consideration of the change amounts are used. Each parameter in FIG. 2 can be obtained even if the substrate area changes.
[0033]
Also, in the above formulation, a capacitor was described as an example of a passive element. However, in the case of a passive element such as an inductor and a resistor, by performing the above operation in the same manner as in the case of a capacitor, a corresponding approximate expression is obtained. Can be led.
[0034]
Next, an apparatus and a process for obtaining each parameter in FIG. 4 by the above-described approximate expression will be described with reference to FIGS.
FIG. 6 is a configuration diagram of the impedance calculation device of the present embodiment. The impedance calculation device in FIG. 6 is configured using, for example, a computer, and includes an input device 41, a data processing device 42, a storage device 43, and an output device 44. The data processing device 42 includes a data processing unit 45 and an arithmetic processing unit 46.
[0035]
The storage device 43 stores parameters (a ₁ , b ₁ , b ₄ , b ₅ , m _{1 to} m ₁₀ , k _{5 to} k _10, etc.) calculated in advance as a database (parameter table 47). . The input device 41 inputs physical property information of a printed circuit board and information on mounting conditions of each element as analysis conditions. As the physical property information of the printed circuit board, the shape of the board (the distance between the power supply layer and the GND layer, the board area, and the like) and the dielectric constant of the dielectric of the board are input.
[0036]
The data processing unit 45 of the data processing device 42 extracts a condition (such as a dielectric constant) relating to a parameter to be acquired from the parameter table 47 from the analysis condition input from the input device 41 and transfers the condition to the storage device 43. The arithmetic processing unit 46 performs the arithmetic operation of the above-described mathematical expression based on the table data passed from the storage device 43 to the data processing device 42, and executes a simulation based on the arithmetic result. Then, the output device 44 receives and outputs the input analysis conditions and simulation results from the data processing unit 45 and the arithmetic processing unit 46, respectively.
[0037]
FIG. 7 is a flowchart of the impedance calculation process by the impedance calculation device of FIG. 6, and FIG. 8 shows an example of an interface screen of the output device 44.
[0038]
First, the user inputs physical property information of the board (PCB condition 55) from the interface screen of FIG. 8 (step S1), and inputs mounting conditions of the passive element (output characteristic 54 of the power supply and condition 56 of the bypass capacitor) ( Step S2). In step S1, the width and length of the substrate, the distance between the power supply layer and the GND layer, and the like are input. In step S2, the equivalent circuit parameters of the DD converter and decaps mounted on the substrate, the number of mounted decaps, the LSI The distance from the power supply / GND pin to the high frequency decap is input.
[0039]
Next, the data processing device 42 reads parameters necessary for obtaining a simple equivalent circuit from the parameter table 47 (step S3), and calculates the above-described formula based on the read parameters to obtain a simple equivalent circuit. (Step S4). Then, transient analysis and / or frequency analysis are performed.
[0040]
The transient analysis is a simulation for confirming the effect of mounting a decap in a time domain. In this transient analysis, first, the user inputs parameters (device conditions 53) such as the power supply voltage, rise time tr / fall time tf, and peak value of the simple element model from the interface screen of FIG. 8 (step S5). . For example, a model described in Japanese Patent Application No. 2001-335416 can be used as the simplified element model.
[0041]
Next, the arithmetic processing unit 46 analyzes a simple equivalent circuit using the element model as a wave source using an electric circuit simulator such as SPICE (simulation program with integrated circuit emphasis) (step S6), and analyzes the power supply noise as an analysis result. The time waveform graph 52 is displayed on the interface screen (step S7).
[0042]
In the frequency analysis, the arithmetic processing unit 46 calculates the impedance characteristic with respect to the frequency of the entire simplified equivalent circuit based on the circuit theory (step S8), and displays the calculated impedance characteristic graph 51 on the interface screen (step S9). .
[0043]
The impedance calculation device in FIG. 6 is configured using, for example, an information processing device (computer) as illustrated in FIG. 9 includes a CPU (Central Processing Unit) 61, a memory 62, an input device 63, an output device 64, an external storage device 65, a medium drive device 66, and a network connection device 67. Connected to each other. The input device 41 in FIG. 6 includes a storage device 43 and an output device 44.
[0044]
The memory 62 includes, for example, a ROM (read only memory), a RAM (random access memory), and the like, and stores programs and data used for processing. The CPU 61 performs necessary processing by executing a program using the memory 62.
[0045]
The data processing device 42 in FIG. 6 corresponds to the CPU 61 and the memory 62, and the data processing unit 45 and the arithmetic processing unit 46 in FIG. 6 correspond to the programs stored in the memory 62.
[0046]
The input device 63 is, for example, a keyboard, a pointing device, a touch panel, or the like, and corresponds to the input device 41 in FIG. The input device 63 is used for inputting instructions and information from a user.
[0047]
The output device 64 includes, for example, a display device and a speaker, and corresponds to the output device 44 in FIG. The output device 64 is used for inquiring a user and outputting a processing result.
[0048]
The external storage device 65 is, for example, a magnetic disk device, an optical disk device, a magneto-optical disk device, a tape device, or the like. The information processing apparatus stores the above-described program and data in the external storage device 65, and uses them by loading them into the memory 62 as necessary. The external storage device 65 is also used as the storage device 43 in FIG.
[0049]
The medium driving device 66 drives the portable recording medium 69 and accesses the recorded contents. As the portable recording medium 69, any computer-readable recording medium such as a memory card, a flexible disk, a compact disk read only memory (CD-ROM), an optical disk, and a magneto-optical disk is used. The user stores the above-described program and data in the portable recording medium 69, and uses them by loading them into the memory 62 as needed.
[0050]
The network connection device 67 is connected to an arbitrary communication network such as the Internet, and performs data conversion accompanying communication. The information processing device receives the above-described program and data from another device via the network connection device 67, and uses them by loading them into the memory 62 as necessary.
[0051]
FIG. 10 illustrates a computer-readable recording medium that can supply a program and data to the information processing apparatus in FIG. 9. The programs and data stored in the portable recording medium 69 and the database 71 of the server 70 are loaded into the memory 62. At this time, the server 70 generates a carrier signal for carrying the program and data, and transmits the carrier signal to the information processing device via an arbitrary transmission medium on the network. Then, the CPU 61 executes the program using the data and performs necessary processing.
[0052]
(Supplementary Note 1) An impedance calculation device that calculates the impedance of a circuit board on which a noise source and a passive element are mounted,
Input means for inputting a mounting distance between the noise source and the passive element on the circuit board,
With the input mounting distance as a parameter, an analysis unit that calculates the impedance of the model of the circuit board on which the noise source and the passive element are mounted, and performs a circuit analysis using the calculated impedance,
Output means for outputting a result of the circuit analysis.
[0053]
(Supplementary Note 2) An impedance calculation method for calculating an impedance of a circuit board on which a noise source and a passive element are mounted,
Generate a model of the circuit board on which the noise source and passive elements are mounted,
An impedance calculation method, wherein the impedance of the model is calculated using a mounting distance between the noise source and the passive element on the circuit board as a parameter.
[0054]
(Supplementary Note 3) A computer program for calculating the impedance of a circuit board on which a noise source and a passive element are mounted,
Input the mounting distance between the noise source and the passive element on the circuit board,
A program causing the computer to execute a process of calculating an impedance of a model of a circuit board on which the noise source and the passive element are mounted, using the input mounting distance as a parameter.
[0055]
(Supplementary Note 4) The program according to supplementary note 3, wherein the passive element is any one of a capacitor, an inductor, and a resistor.
(Supplementary Note 5) The computer calculates the impedance based on a model in which the circuit board on which the noise source and the passive element are mounted is regarded as a series-parallel circuit of the circuit board and the passive element. The program described.
[0056]
(Supplementary Note 6) The program causes the computer to further execute a process of inputting a dielectric constant of a dielectric between a power supply layer and a ground layer of the circuit board, and the computer stores a parameter value for each dielectric constant. The program according to claim 3, wherein a parameter value corresponding to the input permittivity is read from the parameter table, and the impedance is calculated using the read parameter value.
[0057]
(Supplementary Note 7) A recording medium recording a program for a computer for calculating the impedance of a circuit board on which a noise source and a passive element are mounted, the program comprising:
Input the mounting distance between the noise source and the passive element on the circuit board,
A computer-readable program recording medium, which causes the computer to execute a process of calculating an impedance of a model of a circuit board on which the noise source and the passive element are mounted, using the input mounting distance as a parameter.
[0058]
(Supplementary Note 8) A carrier signal for carrying a program to a computer for calculating the impedance of a circuit board on which a noise source and a passive element are mounted, the program comprising:
Input the mounting distance between the noise source and the passive element on the circuit board,
A carrier signal, which causes the computer to execute a process of calculating an impedance of a model of a circuit board on which the noise source and the passive element are mounted, using the input mounting distance as a parameter.
[0059]
【The invention's effect】
According to the present invention, on a circuit board on which a noise source such as an active element and a passive element are mounted, the impedance with respect to the mounting distance of the passive element can be calculated quickly and accurately. Therefore, it greatly contributes to the analysis of power supply noise generated on such a circuit board.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating the principle of an impedance calculation device according to the present invention.
FIG. 2 is a diagram showing a state where components are mounted on a printed circuit board.
FIG. 3 is a diagram showing a change in substrate impedance depending on mounting conditions of a decap.
FIG. 4 is a diagram showing a simplified model of a board on which circuit components are mounted.
FIG. 5 is a diagram showing a parallel equivalent circuit of a printed circuit board and a high-frequency decap.
FIG. 6 is a configuration diagram of an impedance calculation device.
FIG. 7 is a flowchart of an impedance calculation process.
FIG. 8 is a diagram showing an interface screen.
FIG. 9 is a configuration diagram of an information processing apparatus.
FIG. 10 is a diagram showing a recording medium.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 11 Input means 12 Analysis means 13 Output means 21 DD converter 22 Low frequency pass-con 23 LSI
24 High-

frequency decaps

31, 32, 33

Curves

41, 63

Input device

44, 64 Output device 42 Data processing device 43 Storage device 45 Data processing unit 46 Operation processing unit 47 Parameter table 51, 52 Graph 53 Device condition 54 Power supply output characteristics 55 Conditions for PCB 56 Conditions for decaps 61 CPU
62 memory 65 external storage device 66 medium drive device 67 network connection device 68 bus 69 portable recording medium 70 server 71 database

Claims

An impedance calculator for calculating the impedance of a circuit board on which a noise source and a passive element are mounted,
Input means for inputting a mounting distance between the noise source and the passive element on the circuit board,
With the input mounting distance as a parameter, an analysis unit that calculates the impedance of the model of the circuit board on which the noise source and the passive element are mounted, and performs a circuit analysis using the calculated impedance,
Output means for outputting a result of the circuit analysis.

An impedance calculation method for calculating an impedance of a circuit board on which a noise source and a passive element are mounted,
Generate a model of the circuit board on which the noise source and passive elements are mounted,
An impedance calculation method, wherein the impedance of the model is calculated using a mounting distance between the noise source and the passive element on the circuit board as a parameter.

A program for a computer that calculates an impedance of a circuit board on which a noise source and a passive element are mounted,
Input the mounting distance between the noise source and the passive element on the circuit board,
A program causing the computer to execute a process of calculating an impedance of a model of a circuit board on which the noise source and the passive element are mounted, using the input mounting distance as a parameter.

A recording medium for recording a computer program for calculating the impedance of a circuit board on which a noise source and a passive element are mounted, the program comprising:
Input the mounting distance between the noise source and the passive element on the circuit board,
A computer-readable program recording medium, which causes the computer to execute a process of calculating an impedance of a model of a circuit board on which the noise source and the passive element are mounted, using the input mounting distance as a parameter.