JP2004245953A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2004245953A JP2004245953A JP2003033886A JP2003033886A JP2004245953A JP 2004245953 A JP2004245953 A JP 2004245953A JP 2003033886 A JP2003033886 A JP 2003033886A JP 2003033886 A JP2003033886 A JP 2003033886A JP 2004245953 A JP2004245953 A JP 2004245953A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- clock signal
- signal
- display device
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】サンプリングスイッチが開くときに生じるノイズを拾わないように、前のスイッチが閉じてから次のスイッチが開くようにしている。しかし、シフトレジスタ内でＷｎ／Ｗｐをいびつにすることによって、電源電圧やトランジスタ特性のばらつきに対するマージンも小さくなり、場合によっては画面に縦すじが発生するという問題が生じる。
【解決手段】レベルシフタ及び／またはバッファ内の一部のインバータのＷｎ／Ｗｐをいびつにし、入力された反転関係にある２つのクロックをずらすことによって、異なる２つの信号を出力する。この構成によれば、シフトレジスタ内でＷｎ／Ｗｐをいびつにしなくても、前のスイッチを閉じてから次のスイッチを開くことができる。
【選択図】 図１
【解決手段】レベルシフタ及び／またはバッファ内の一部のインバータのＷｎ／Ｗｐをいびつにし、入力された反転関係にある２つのクロックをずらすことによって、異なる２つの信号を出力する。この構成によれば、シフトレジスタ内でＷｎ／Ｗｐをいびつにしなくても、前のスイッチを閉じてから次のスイッチを開くことができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、画素ごとにスイッチング素子が設けられたアクティブマトリクス型の表示装置に関する。
【０００２】
【従来の技術】
現在用いられる表示装置は、大きく分けてパッシブマトリクス型と、アクティブマトリクス型に分類できる。このうち、アクティブマトリクス型表示装置は、それぞれの画素にスイッチング素子を設け、それぞれの画素にその画素の画像データに応じた電圧を印加して、または電流を流すなどして表示を行うタイプの表示装置である。
【０００３】
図７は、アクティブマトリクス型液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ；ＬＣＤ）の概略図である。そのパネル領域１００内には、実際に表示を行う表示領域１０が配置されている。この表示領域１０には、列方向に伸びる複数のドレイン線１１と、行方向に延びる複数のゲート線１２が配置されている。ドレイン線１１とゲート線１２の交点付近には、スイッチング用の選択トランジスタ１３とそれに接続する画素電極１４が配置され、表示領域１０を形成している。表示領域１０の周辺には、複数のドレイン線１１が共通に接続されているドレイン線ドライバ２１と、複数のゲート線１２が共通に接続されているゲート線ドライバ２２が配置されている。
【０００４】
図８は、ドレイン線ドライバ２１の内部構造を示す回路図である。ドレイン線ドライバ２１には、複数のシフトレジスタ２５と複数のスイッチ２６が配置されている。各シフトレジスタ２５には、クロック信号ＣＫ及びその反転クロック信号＊ＣＫがそれぞれ入力される。スイッチ２６はそれぞれｎチャネル型及びｐチャネル型のトランジスタが並列に接続された構成である。そのゲートにはシフトレジスタ２５が、ソースにはドレイン線１１が、ドレインにはビデオ信号線３３がそれぞれ接続されている。なお、シフトレジスタ２５ｊからは、互いに反転関係にある２つの信号ＳＷｊ１及びＳＷｊ２がそれぞれ出力され、これらの信号がスイッチ２６ｊを構成するｎチャネル型及びｐチャネル型からなるトランジスタに入力されることによってスイッチ２６ｊがオン／オフする。このスイッチ２６ｊのオン／オフにより、対応するドレイン線１１ｊにビデオ信号線３３からのビデオ信号が供給される。
【０００５】
ここで、ｊ番目のスイッチ２６ｊが開くと、その影響で、一時的にビデオ信号にノイズがのる。このノイズがのっているときに、そのビデオ信号を供給するビデオ信号線３３に接続されているｉ番目のスイッチ２６ｉが閉じると、所望のビデオ信号電圧からずれた値の電圧を保持することとなり、縦すじの発生の原因となる。
【０００６】
そこで、ノイズの影響がなくなってからスイッチ２６ｉを閉じるために、スイッチ２６ｉをオフしてからスイッチ２６ｊをオンするという手法が取られている。具体的には、図９に例示したように、シフトレジスタ２５内に、ｎチャネル型トランジスタのチャネル幅と、ｐチャネル型トランジスタのチャネル幅の比（Ｗｎ／Ｗｐ値）を他のインバータよりいびつな値にしたインバータＩＮＶ０を配置している。例えば、他のインバータのＷｎ／Ｗｐ値を２／３としたのに対して、ＩＮＶ０では３／１とする。このようなインバータにおいては、入力がロー（Ｌ）になってからハイ（Ｈ）が出力されるまでの時間が、入力がＨになってからＬが出力されるまでの時間と比較して遅延する。
【０００７】
この現象を利用することにより、スイッチ２６ｉをオフしてからスイッチ２６ｊをオンするような信号ＳＷｉとＳＷｊが形成される。つまり、図１１に示すように、ＳＷｊ１がハイ（Ｈ）のときにスイッチ２６ｊが開き、ＳＷｊ１がロー（Ｌ）のときにスイッチ２６ｊが閉じる場合、ＳＷｉ１の立下りとＳＷｊ１の立上りにギャップＴｉｊを持たせている。なお、ＳＷｉ２はＳＷｉ１の反転信号であるので、当然ながら、ＳＷｉ２の立上りとＳＷｊ２の立下りにも同様なギャップＴｉｊが保持されている。
【０００８】
【発明が解決しようとする課題】
しかしながら、通常のインバータとして最適な値の場合と比べて、Ｗｎ／Ｗｐをいびつにすると、電源電圧に対するマージンが小さくなってしまう。それだけでなく、トランジスタ特性のばらつきに対するマージンも小さくなる。例えば、スイッチ２６ｊをオフするタイミングが早くなりすぎて、スイッチ２６ｉの前にオンしたスイッチ２６ｈの影響によって生じたノイズがのったままのビデオ信号電圧でスイッチ２６ｊがオフする、といった状況が発生しうる。この場合、スイッチ２６ｊに接続されたドレイン線１１ｊに本来保持するべきビデオ信号電圧と異なる電圧を保持してしまい、結果として、画面に縦すじが発生するという問題が生じる。
【０００９】
さらに、ＩＮＶ０は、各列に配置されるシフトレジスタ２５内にそれぞれ組み込まなければならず、一列に存在する画素電極の数、すなわち、最少でもドレイン線１１の本数分のＩＮＶ０が必要となる。ゆえに、１つの表示装置に形成するＩＮＶ０の数が非常に多く、その分、上述したような問題から、歩留まりが悪くなる。
【００１０】
【課題を解決するための手段】
以上に述べた課題を鑑み、本発明は、以下の特徴を有する。
【００１１】
本発明の表示装置は、列方向に延在する複数のドレイン線と、行方向に延在する複数のゲート線と、ビデオ信号を供給するビデオ信号線と、前記ドレイン線及び前記ビデオ信号線にそれぞれ接続され、前記ドレイン線にビデオ信号を供給するスイッチと、前記スイッチのオン／オフを制御するシフトレジスタと、が配置されたパネル領域を有する表示装置において、前記シフトレジスタには、２つの異なるクロック信号が入力され、各前記スイッチには、接続されている前記シフトレジスタに入力された前記２つの異なるクロック信号から得られた信号が入力され、第１の前記スイッチにスイッチをオフする信号が入力されてから所定時間が経過した後、前記第１のスイッチと共通の前記ビデオ信号線に接続された第２の前記スイッチにスイッチをオンする信号が入力されることを特徴とする。
【００１２】
これにより、スイッチが閉じたときに保持するビデオ信号電圧がばらつかず、縦すじなどが発生しにくい高品質な表示装置を得られると同時に、歩留まりの向上を図ることができる。
【００１３】
また、本発明の表示装置は、列方向に延在する複数のドレイン線と、行方向に延在する複数のゲート線と、ビデオ信号を供給するビデオ信号線と前記ドレイン線及び前記ビデオ信号線にそれぞれ接続され、前記ドレイン線にビデオ信号を供給するスイッチと、前記スイッチのオン／オフを制御するシフトレジスタと、前記シフトレジスタに接続される電位変換回路と、が配置されたパネル領域を有する表示装置において、前記電位変換回路は第１のインバータ群と第２のインバータ群を含む変調回路を有し、前記第１のインバータ群と前記第２のインバータ群のＷｎ／Ｗｐが異なることを特徴とする。
【００１４】
これにより、スイッチが閉じたときに保持するビデオ信号電圧がばらつかず、縦すじなどが発生しにくい高品質な表示装置を得られると同時に、歩留まりの向上を図ることができる。
【００１５】
【発明の実施の形態】
本発明は、ＬＣＤのみならず、有機エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｓｅ）装置や、その他の表示素子を用いるアクティブマトリクス型の表示装置に用いることができるが、以下、その一例としてＬＣＤの場合について説明する。
【００１６】
概略図、ドレイン線ドライバ２１、及びシフトレジスタ２５の構造は図７、図８及び図９と同様である。つまり、パネル領域１００内の表示領域１０には、列方向に伸びる複数のドレイン線１１と、行方向に延びる複数のゲート線１２が配置されている。ドレイン線１１とゲート線１２の交点付近には、スイッチング用の選択トランジスタ１３とそれに接続する画素電極１４が配置され、表示領域１０を形成している。表示領域１０の周辺には、複数のドレイン線１１が共通に接続されているドレイン線ドライバ２１と、複数のゲート線１２が共通に接続されているゲート線ドライバ２２が配置されている。ドレイン線ドライバ２１及びゲート線ドライバ２２には、電圧を上げるレベルシフタ３１と電流駆動能力を高めるバッファ３２を有する電位変換回路３０がそれぞれ接続されている。
【００１７】
また、ドレイン線ドライバ２１には、複数のシフトレジスタ２５と複数のスイッチ２６が配置されている。シフトレジスタ２５は、複数のインバータとクロックドインバータから構成され、スタートパルスＨＳＴ、水平クロック信号ＨＣＫ１及びＨＣＫ２が入力される。スイッチ２６はそれぞれトランジスタで構成され、そのゲートにはシフトレジスタ２５が、ソースにはドレイン線１１が、ドレインにはビデオ信号線３３がそれぞれ接続されている。なお、本発明を適用したＬＣＤは、上述した構成と同一でなくても良く、パネル領域１００の外部に設けられる外部制御回路から供給されるビデオ信号及び各制御信号に応じて、レベルシフタ３１及び／またはバッファ３２がない構成もあり得る。
【００１８】
さらに、パネル領域１００外には外部制御回路２００が接続されており、クロック信号ＣＫ及び＊ＣＫまたは水平クロック信号ＨＣＫ１及びＨＣＫ２、垂直クロック信号ＶＣＫ並びにビデオ信号をパネル領域１００に供給している。
【００１９】
本発明においては、インバータＩＮＶ０が、通常のインバータとして最適に動作するように、つまり、同じインバータ内のｎチャネル型トランジスタとｐチャネル型トランジスタがほぼ等しく動作するように、Ｗｎ／Ｗｐ値が最適化されている。よって、上述の従来の構成と異なり、シフトレジスタ２５を構成する全てのインバータのＷｎ／Ｗｐ値が等しくなるように設計されている。なお、本発明は図９に示した回路構成に限らず、例えば図１０のような回路構成でもよく、通常用いられるシフトレジスタであればどのような回路構成であっても良い。
【００２０】
本発明の特徴は、スイッチ２６を開閉するためのパルス信号であるＳＷｊ１及びＳＷｊ２、それを生成するためのＨＣＫ１及びＨＣＫ２にある。以下、図１（ａ）から（ｇ）を用い、これらの信号と、本実施の形態におけるドレイン線ドライバの動作について説明する。なお、この図の各信号において、Ｈ及びＬとは、その信号における相対的な電位の関係を示したものにすぎず、各信号のＨ同士、Ｌ同士の電位は等しいとは限らない。ただし、（ｄ）〜（ｇ）の信号のＨ同士及びＬ同士の電位は等しいことが好ましい。また、本図においては、ＳＷｊ２を省略しているが、図９及び図１０からも明らかなように、ＳＷｊ１が出力される経路よりもインバータを１つ多く介しているため、ＳＷｊ１の反転信号が生成される。
【００２１】
図１（ａ）及び（ｂ）はシフトレジスタ２５に入力されるＨＣＫ１及びＨＣＫ２を示している。ＨＣＫ１がＨからＬになってから時間ｔ経過後、ＨＣＫ２がＬからＨになり、さらに、ＨＣＫ２がＨからＬになってから時間ｔ’経過後、ＨＣＫ１がＬからＨになる。なお、この図ではｔ＝ｔ’の場合を示したが、ｔ≠ｔ’でも本発明を実施することは可能である。
【００２２】
シフトレジスタ２５ａに入力される、図１（ｃ）に示した水平スタート信号ＨＳＴがＨ、且つＨＣＫ１がＨになると、シフトレジスタ２５ａから出力されるＳＷａ１がＨになる。これにより、スイッチ２６ａがオンし、ビデオ信号がドレイン線１１ａに供給される。その後、ＨＳＴがＬ、且つＨＣＫ２がＬになると、シフトレジスタ２５ａから出力されるＳＷａ１がＬになる。これにより、スイッチ２６ａがオフし、ビデオ信号がドレイン線１１ａに供給されなくなり、ドレイン線１１ａの電位が確定する。このＳＷａ１の出力と同時に、シフトレジスタ２５ａは、ＳＷａと同様な波形を有する信号、シフトパルスＳＨＰａを次列のシフトレジスタ２５ｂに出力する。
【００２３】
前列のシフトレジスタ２５ａからシフトレジスタ２５ｂに入力されたＳＨＰａは、シフトレジスタ２５ａにおけるＨＳＴと同じ役割を担う。ＳＨＰａがＨ、且つＨＣＫ２がＨになると、シフトレジスタ２５ｂから出力されるＳＷｂ１がＨになる。これにより、スイッチ２６ｂがオンし、ビデオ信号がドレイン線１１ｂに供給される。その後、ＳＨＰａがＬ、且つＨＣＫ１がＬになると、シフトレジスタ２５ｂから出力されるＳＷｂ１がＬになる。これにより、スイッチ２６ｂがオフし、ビデオ信号がドレイン線１１ｂに供給されなくなり、ドレイン線１１ｂの電位が確定する。このＳＷｂ１の出力と同時に、シフトレジスタ２５ｂは、ＳＷｂと同様な波形を有する信号、シフトパルスＳＨＰｂを次列のシフトレジスタ２５ｃに出力する。なお、シフトレジスタ２５ａと異なり、ＨＣＫ２の立上りによってＳＷｂがＬからＨとなり、ＨＣＫ１の立下りによってＳＷｂがＨからＬとなるのは、シフトレジスタ２５に配置されるクロックドインバータに入力するクロックＨＣＫ１及びＨＣＫ２の関係を逆にしたためである。
【００２４】
前列のシフトレジスタ２５ｂからシフトレジスタ２５ｃに入力されるＳＨＰｂも、ＨＳＴと同じ役割を担う。このＳＨＰｂとＨＣＫ１及びＨＣＫ２により、シフトレジスタ２５ａと同様にして、シフトレジスタ２５ｃがＳＷｃ１及びＳＷｃ２を出力し、スイッチ２６ｃのオン／オフを制御するとともに、ＳＷｃと同様な波形を有する信号、シフトパルスＳＨＰｃを次列のシフトレジスタ２５ｄに出力する。
【００２５】
このようにして、順次、シフトレジスタ２５がＳＷｊ１、ＳＷｊ２及びＳＨＰｊを出力し、それによって、スイッチ２６ｊのオン／オフを制御する。これらの信号のうち、ＳＷａ１〜ＳＷｄ１を示したものが図１の（ｄ）から（ｇ）である。これらの図から明らかなように、ＳＷａがＬになってから時間ｔ’経過後、ＳＷｃがＨになり、ＳＷｂがＬになってから時間ｔ経過後、ＳＷｄがＨになる。すなわち、ＳＷａの立下りとＳＷｃの立上りにギャップｔ’、及びＳＷｂの立下りとＳＷｄの立上りにギャップｔが生じる。ゆえに、スイッチ２６ａをオフした後にスイッチ２６ｃをオンし、スイッチ２６ｂをオフした後にスイッチ２６ｄをオンすることができる。
【００２６】
ここで、ＨＣＫ２がＨになっている期間をＴとすると、Ｔは、ＳＷｂがＨになってからＳＷａがＬになるまでの時間、つまりスイッチ２６ｂがオンしてからスイッチ２６ａがオフするまでの時間に相当する。このとき、例えばｔ＞Ｔ且つｔ’＞Ｔとすると、ＳＷａの立下りとＳＷｃの立上りにギャップｔ’、及びＳＷｂの立下りとＳＷｄの立上りにギャップｔはとれるものの、ＳＷｂの立上ってからＳＷａの立下るまでの時間Ｔが不十分となる可能性がある。つまり、図８のように、隣り合うシフトレジスタ２５に接続されるスイッチ２６が同じビデオ信号線３３に接続されている構成の場合、スイッチ２６ｂをオンしたときに生じるノイズをスイッチ２６ａが拾ってしまうので、結局、ビデオ信号電圧のばらつきが生じてしまう。ゆえに、ｔ≦Ｔ且つｔ’≦Ｔとすることにより、この可能性を回避することが好ましい。さらに、ＨＣＫ１がＬである期間をＴ’とすると、Ｔ’＝Ｔ＋ｔ＋ｔ’であるので、ｔ≦１／３Ｔ’且つｔ’≦１／３Ｔ’であることが好ましい。より好ましい形態としては、スイッチ２６がオン／オフするタイミングを揃えることのできるｔ＝ｔ’である。
【００２７】
また、製造ばらつき、具体的には例えばオン電流など、電位変換回路３０やドレイン線ドライバ２１などに配置されるトランジスタの特性のばらつきによって生じうるギャップをＴ’’とすると、ｔ≦Ｔ’’及びｔ’≦Ｔ’’とすることが好ましい。
【００２８】
また、ＨＣＫ１及びＨＣＫ２は、以上に述べた相対関係でなくてもよく、図２（ａ）〜（ｃ）に示したように、ＨＣＫ１、ＨＣＫ２及びＨＳＴをそれぞれ反転させた信号＊ＨＣＫ１、＊ＨＣＫ２及び＊ＨＳＴを用いても良い。この場合、先に説明した構成において、各クロックドインバータに入力するクロックを逆にし、シフトレジスタから出力される互いに反転の関係にある２つの信号のうち、スイッチ２６をオンさせるタイミングでＬからＨになる信号をスイッチ２６のｎチャネル型トランジスタに、その反転信号をスイッチ２６のｐチャネル型トランジスタに接続する。この構成により、上述と同様にスイッチ２６ａをオフした後にスイッチ２６ｃをオンし、スイッチ２６ｂをオフした後にスイッチ２６ｄをオンすることができる。
【００２９】
パネル領域１００内の回路構成、特にインバータの信頼性等の観点からすると、ＨＣＫ１及びＨＣＫ２は、パネル領域１００の外部に接続され、ビデオ信号、ＨＳＴを初めとする制御信号を供給する外部制御回路２００から供給されるのが好ましい。この構成においては、パネル領域１００内に配置されるインバータのＷｎ／Ｗｐをいびつにしなくても良いという利点を有する。
【００３０】
しかし、上述した特徴を有するＨＣＫ１及びＨＣＫ２を供給する外部制御回路２００を新たに設計しなくても、従来の問題を解消しつつ、パネル領域１００に設けられた電位変換回路３０内において、一定のクロック信号ＣＫとその反転クロック信号＊ＣＫからＨＣＫ１及びＨＣＫ２を形成することができる。この場合、従来の外部制御回路も適用できるという利点を有する。
【００３１】
以下、電位変換回路３０内でＨＣＫ１及びＨＣＫ２を形成する方法について説明する。
【００３２】
図３は、ドレイン線ドライバ２１に直接的または間接的に接続するレベルシフタ３１においてＨＣＫ１及びＨＣＫ２を形成する場合の、レベルシフタ３１内に設けられるインバータ群を例示している。このインバータ群は、さらに２つのインバータ群から構成されており、第１のインバータ群であるＩＮＶ１、ＩＮＶ２、ＩＮＶ７、ＩＮＶ８は、通常のインバータとして最適且つ等しいＷｎ／Ｗｐに設計されている。よって、入力信号がＬからＨになっても、ＨからＬになっても、同じ速度でＨからＬ、ＬからＨに出力される。第２のインバータ群であるＩＮＶ３、ＩＮＶ４、ＩＮＶ６、ＩＮＶ７は、ＣＫと＊ＣＫを変調するための変調回路として機能するものである。これらは、１種類目のインバータと異なり、上述したような最適なＷｎ／Ｗｐに設計されていない。具体的には、ＩＮＶ３及びＩＮＶ４は、ＩＮＶ１などと比較してＷｎ／Ｗｐが大きな値に設計されており、入力信号がＨからＬになったときはＬからＨに遅れて出力される。インバータＩＮＶ５及びＩＮＶ６は、ＩＮＶ１などと比較してＷｎ／Ｗｐが小さな値に設計されており、入力信号がＬからＨになったときはＨからＬに遅れて出力される。なお、各インバータの実際のチャネル幅Ｗｎ及びＷｐは、レベルシフタとして機能するように設計されている。
【００３３】
図４（ａ）から（ｅ）は、図３のＩＮＶ１及びＩＮＶ２に入力される一定のクロック信号ＣＫ及び＊ＣＫと、各インバータから出力される信号ＣＫ１〜ＣＫ８を示している。以下、本図を用いて、ＣＫ及び＊ＣＫから、ＨＣＫ１及びＨＣＫ２を形成するまでについて説明する。なお、この図の各信号において、Ｈ及びＬとは、その信号における相対的な電位の関係を示したものにすぎず、各信号のＨ同士、Ｌ同士の電位は等しいとは限らない。
（ａ）一定のクロック信号ＣＫがＩＮＶ１に入力され、その反転クロック信号＊ＣＫがＩＮＶ２に入力される。
（ｂ）ＩＮＶ１に入力されたＣＫ及びＩＮＶ２に入力された＊ＣＫは、それぞれ反転され、ＣＫ１及びＣＫ２としてＩＮＶ３及びＩＮＶ４に出力される。
（ｃ）ＩＮＶ３に入力されたＣＫ１は、反転すると共に、ＣＫ１がＨからＬになるタイミングからＴ３だけ遅れてＬからＨになるという特徴を有するＣＫ３としてＩＮＶ５に出力される。また、ＩＮＶ４に入力されたＣＫ２は、反転すると共に、ＣＫ２がＬからＨになるタイミングからＴ４だけ遅れてＨからＬになるという特徴を有するＣＫ４としてＩＮＶ６に出力される。
（ｄ）ＩＮＶ５に入力されたＣＫ３は、反転すると共に、ＣＫ３がＬからＨになるタイミングからＴ５（＞Ｔ３）だけ遅れてＨからＬになるという特徴を有するＣＫ５としてＩＮＶ７に出力される。また、ＩＮＶ６に入力されたＣＫ４は、反転すると共に、ＣＫ４がＬからＨになるタイミングからＴ６（＞Ｔ４）だけ遅れてＨからＬになるという特徴を有するＣＫ６としてＩＮＶ８に出力される。
（ｅ）ＩＮＶ７に入力されたＣＫ５及びＩＮＶ８に入力されたＣＫ６は、反転され、（ｄ）で発生させた時間Ｔ５及びＴ６を保持したＣＫ７及びＣＫ８として出力される。
【００３４】
レベルシフタ３１に電流供給能力を高めるバッファ３２が接続されている場合、ＣＫ７及びＣＫ８はバッファ３２に入力され、それぞれの周期が保たれたまま、ＨＣＫ１及びＨＣＫ２として各シフトレジスタ２５に入力される。また、バッファ３２を介さず、直接、ドレイン線ドライバが接続されている場合、ＣＫ７及びＣＫ８がそのままＨＣＫ１及びＨＣＫ２として各シフトレジスタ２５に入力される。どちらの場合においても、Ｔ５及びＴ６という時間差が保たれたままシフトレジスタ２５に入力されることとなるので、Ｔ５はすなわちｔ’、Ｔ６はすなわちｔとなる。
【００３５】
なお、変調回路は、レベルシフタ３１だけでなく、バッファ３２に設けても良く、その両方に設けても良い。さらに、上述の構成に限らず、電位変換回路３０、レベルシフタ３１またはバッファ３２に設けるインバータの総数、変調回路となるＷｎ／Ｗｐ値をいびつにしたインバータの数及び位置などは適宜変更することができる。ただし、ＣＫ及び＊ＣＫをそれぞれ入力するライン上に設けられるインバータの数は、同数であることが好ましく、変調回路用のインバータの数を１つのクロック信号に対して最少でも１個ずつにすることが好ましい。さらに、後述するファンアウトをなるべく保ったまま、変調回路用のインバータのＷｎ値及びＷｐ値を設定する必要がある。ゆえに、より好ましくは、極端にＷｎ／Ｗｐ値をいびつにしなくても良いように、変調回路用のインバータの数を１つのクロック信号に対して２個以上にすると良い。
【００３６】
また、波形形成の観点等から、レベルシフタ３１、バッファ３２を構成するインバータのうち、最後のインバータは変調回路でないことが好ましい。このインバータのＷｎ／Ｗｐ値をいびつにしてしまうと、インバータの動作マージンが小さくなり、製造ばらつきによって動作不良が生じる可能性が高くなるからである。
【００３７】
Ｗｎ／Ｗｐ値をいびつにする割合は、上述したようなｔ及びｔ’を得られる程度、具体的には、電位変換回路３０やドレイン線ドライバ２１などに配置されるトランジスタの特性のばらつきの割合よりも大きくすることが好ましい。例えば、トランジスタのオン電流という視点から特性のばらつきを考える、等である。さらに、いびつにする割合は、ｎチャネル型トランジスタもｐチャネル型トランジスタも、ファンアウトを保って設定することが望ましい。具体的には、ファンアウトが１〜１０の間に入るようにすることが好ましい。この範囲より大きくなると、クロックの遅延時間が大きくなりすぎる、消費電力が大きくなるなどの不具合が考えられる。また、この範囲より小さくなると、電流駆動能力が低下して表示装置を駆動できなくなるなどの不具合が考えられる。
【００３８】
さらに、本実施の形態では、ビデオ信号線３３が１本の場合について説明したが、カラー表示を行う場合、色ごとにビデオ信号線３３が設けられることが多い。例えば、赤・緑・青色表示に対応する３本のビデオ信号線３３ｒ、３３ｇ及び３３ｂが配置される場合、ドレイン線ドライバ２１は図５のような回路構成となる。つまり、ドレイン線ドライバ２１内に３本のビデオ信号線３３が通されると共に、１つのシフトレジスタ２５に３つのスイッチ２６が設けられ、３つのスイッチは、それぞれ別のビデオ信号線に接続される。
【００３９】
また、図６のように、図５のビデオ信号線３３ｒ、３３ｇ及び３３ｂをそれぞれ２本にした構成も考えられる。この構成では、奇数列のシフトレジスタ２５ａ、２５ｃ・・・に接続されるスイッチ２６ａ、２６ｃ・・・と偶数列のシフトレジスタ２５ｂ、２６ｄ・・・に接続されるスイッチ２６ｂ、２６ｄ・・・では、接続されるビデオ信号線が異なっている。つまり、同じビデオ信号線３３に接続されるスイッチ２６において、必ず前のスイッチ２６ｉがオフしてから次のスイッチ２６ｊがオンする。この構成によれば、上述したスイッチ２６ｂがオンしてからスイッチ２６ａがオフするまでの時間Ｔを考慮しなくても良いので、図５及び図７と比べて、より確実に各ドレイン線１１を所望のビデオ信号電圧に確定することができる。また、ｔ＝ｔ’でなくても、同じビデオ信号線３３に接続されているスイッチ２６のオン／オフのタイミングを揃えることができる。
【００４０】
以上に例示して説明した、パネル領域１００内でＨＣＫ１及びＨＣＫ２を形成する本発明の構成によれば、１つのパネル領域１００内に設けるインバータのうち、Ｗｎ／Ｗｐをいびつにするインバータの数が最小で２個、より望ましい構成の場合は最小で４個で良い。ゆえに、従来の構成と比較して、Ｗｎ／Ｗｐをいびつにすることにより不良となる可能性が飛躍的に低くなり、品質の向上、歩留まりの向上を図ることができる。
【００４１】
なお、これまではＬＣＤのみについて説明したが、エレクトロルミネッセンス表示装置などの表示装置であっても、画素毎にスイッチング素子を設けるアクティブマトリクス型であれば、上述の構成をそのまま適用することができる。
【００４２】
【発明の効果】
本発明によれば、各シフトレジスタにそれぞれ接続されるスイッチが開くときにビデオ信号に生じるノイズを他のスイッチが拾わないようなタイミングで各スイッチの開閉を制御することができる。ゆえに、縦すじなどの表示むらのない高品質の表示装置を提供することができる。
【００４３】
また、各スイッチの開閉を制御する信号を形成するためのクロック信号をパネルの外部から提供しても良いが、一定のクロックド、その反転クロックを用いてパネル内部で形成することもでる。この場合であっても、通常のインバータとして最適なＷｎ／Ｗｐ値をいびつにするインバータの数が少なくて良い。ゆえに、電源電圧に対するマージンやトランジスタ特性に対するマージンが小さくならず、品質の向上及び歩留まりの向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態におけるＨＣＫ、ＨＳＴ、ＳＷのタイミングチャート図である。
【図２】本発明の他の実施の形態におけるＨＣＫ、ＨＳＴのタイミングチャート図である。
【図３】本発明の実施の形態におけるレベルシフタ内のインバータ群を示す図である。
【図４】図３におけるタイミングチャート図である。
【図５】本発明の他の実施の形態におけるドレイン線ドライバの内部構造を示す図である。
【図６】本発明の他の実施の形態におけるドレイン線ドライバの内部構造を示す図である。
【図７】ＬＣＤ装置の概略図である。
【図８】ＬＣＤ装置におけるドレイン線ドライバの内部構造を示す図である。
【図９】ＬＣＤ装置におけるシフトレジスタの内部構造を示す図である。
【図１０】本発明の他の実施の形態におけるシフトレジスタの内部構造を示す図である。
【図１１】従来の表示装置におけるＳＷのタイミングチャート図である。
【符号の説明】
１０ 表示領域
１１ ドレイン線
１２ ゲート線
２１ ドレイン線ドライバ
２２ ゲート線ドライバ
２５ シフトレジスタ
２６ スイッチ
３０ 電位変換回路
３１ レベルシフタ
３２ バッファ
３３ ビデオ信号線
１００ パネル領域
２００ 外部制御回路
【発明の属する技術分野】
本発明は、画素ごとにスイッチング素子が設けられたアクティブマトリクス型の表示装置に関する。
【０００２】
【従来の技術】
現在用いられる表示装置は、大きく分けてパッシブマトリクス型と、アクティブマトリクス型に分類できる。このうち、アクティブマトリクス型表示装置は、それぞれの画素にスイッチング素子を設け、それぞれの画素にその画素の画像データに応じた電圧を印加して、または電流を流すなどして表示を行うタイプの表示装置である。
【０００３】
図７は、アクティブマトリクス型液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ；ＬＣＤ）の概略図である。そのパネル領域１００内には、実際に表示を行う表示領域１０が配置されている。この表示領域１０には、列方向に伸びる複数のドレイン線１１と、行方向に延びる複数のゲート線１２が配置されている。ドレイン線１１とゲート線１２の交点付近には、スイッチング用の選択トランジスタ１３とそれに接続する画素電極１４が配置され、表示領域１０を形成している。表示領域１０の周辺には、複数のドレイン線１１が共通に接続されているドレイン線ドライバ２１と、複数のゲート線１２が共通に接続されているゲート線ドライバ２２が配置されている。
【０００４】
図８は、ドレイン線ドライバ２１の内部構造を示す回路図である。ドレイン線ドライバ２１には、複数のシフトレジスタ２５と複数のスイッチ２６が配置されている。各シフトレジスタ２５には、クロック信号ＣＫ及びその反転クロック信号＊ＣＫがそれぞれ入力される。スイッチ２６はそれぞれｎチャネル型及びｐチャネル型のトランジスタが並列に接続された構成である。そのゲートにはシフトレジスタ２５が、ソースにはドレイン線１１が、ドレインにはビデオ信号線３３がそれぞれ接続されている。なお、シフトレジスタ２５ｊからは、互いに反転関係にある２つの信号ＳＷｊ１及びＳＷｊ２がそれぞれ出力され、これらの信号がスイッチ２６ｊを構成するｎチャネル型及びｐチャネル型からなるトランジスタに入力されることによってスイッチ２６ｊがオン／オフする。このスイッチ２６ｊのオン／オフにより、対応するドレイン線１１ｊにビデオ信号線３３からのビデオ信号が供給される。
【０００５】
ここで、ｊ番目のスイッチ２６ｊが開くと、その影響で、一時的にビデオ信号にノイズがのる。このノイズがのっているときに、そのビデオ信号を供給するビデオ信号線３３に接続されているｉ番目のスイッチ２６ｉが閉じると、所望のビデオ信号電圧からずれた値の電圧を保持することとなり、縦すじの発生の原因となる。
【０００６】
そこで、ノイズの影響がなくなってからスイッチ２６ｉを閉じるために、スイッチ２６ｉをオフしてからスイッチ２６ｊをオンするという手法が取られている。具体的には、図９に例示したように、シフトレジスタ２５内に、ｎチャネル型トランジスタのチャネル幅と、ｐチャネル型トランジスタのチャネル幅の比（Ｗｎ／Ｗｐ値）を他のインバータよりいびつな値にしたインバータＩＮＶ０を配置している。例えば、他のインバータのＷｎ／Ｗｐ値を２／３としたのに対して、ＩＮＶ０では３／１とする。このようなインバータにおいては、入力がロー（Ｌ）になってからハイ（Ｈ）が出力されるまでの時間が、入力がＨになってからＬが出力されるまでの時間と比較して遅延する。
【０００７】
この現象を利用することにより、スイッチ２６ｉをオフしてからスイッチ２６ｊをオンするような信号ＳＷｉとＳＷｊが形成される。つまり、図１１に示すように、ＳＷｊ１がハイ（Ｈ）のときにスイッチ２６ｊが開き、ＳＷｊ１がロー（Ｌ）のときにスイッチ２６ｊが閉じる場合、ＳＷｉ１の立下りとＳＷｊ１の立上りにギャップＴｉｊを持たせている。なお、ＳＷｉ２はＳＷｉ１の反転信号であるので、当然ながら、ＳＷｉ２の立上りとＳＷｊ２の立下りにも同様なギャップＴｉｊが保持されている。
【０００８】
【発明が解決しようとする課題】
しかしながら、通常のインバータとして最適な値の場合と比べて、Ｗｎ／Ｗｐをいびつにすると、電源電圧に対するマージンが小さくなってしまう。それだけでなく、トランジスタ特性のばらつきに対するマージンも小さくなる。例えば、スイッチ２６ｊをオフするタイミングが早くなりすぎて、スイッチ２６ｉの前にオンしたスイッチ２６ｈの影響によって生じたノイズがのったままのビデオ信号電圧でスイッチ２６ｊがオフする、といった状況が発生しうる。この場合、スイッチ２６ｊに接続されたドレイン線１１ｊに本来保持するべきビデオ信号電圧と異なる電圧を保持してしまい、結果として、画面に縦すじが発生するという問題が生じる。
【０００９】
さらに、ＩＮＶ０は、各列に配置されるシフトレジスタ２５内にそれぞれ組み込まなければならず、一列に存在する画素電極の数、すなわち、最少でもドレイン線１１の本数分のＩＮＶ０が必要となる。ゆえに、１つの表示装置に形成するＩＮＶ０の数が非常に多く、その分、上述したような問題から、歩留まりが悪くなる。
【００１０】
【課題を解決するための手段】
以上に述べた課題を鑑み、本発明は、以下の特徴を有する。
【００１１】
本発明の表示装置は、列方向に延在する複数のドレイン線と、行方向に延在する複数のゲート線と、ビデオ信号を供給するビデオ信号線と、前記ドレイン線及び前記ビデオ信号線にそれぞれ接続され、前記ドレイン線にビデオ信号を供給するスイッチと、前記スイッチのオン／オフを制御するシフトレジスタと、が配置されたパネル領域を有する表示装置において、前記シフトレジスタには、２つの異なるクロック信号が入力され、各前記スイッチには、接続されている前記シフトレジスタに入力された前記２つの異なるクロック信号から得られた信号が入力され、第１の前記スイッチにスイッチをオフする信号が入力されてから所定時間が経過した後、前記第１のスイッチと共通の前記ビデオ信号線に接続された第２の前記スイッチにスイッチをオンする信号が入力されることを特徴とする。
【００１２】
これにより、スイッチが閉じたときに保持するビデオ信号電圧がばらつかず、縦すじなどが発生しにくい高品質な表示装置を得られると同時に、歩留まりの向上を図ることができる。
【００１３】
また、本発明の表示装置は、列方向に延在する複数のドレイン線と、行方向に延在する複数のゲート線と、ビデオ信号を供給するビデオ信号線と前記ドレイン線及び前記ビデオ信号線にそれぞれ接続され、前記ドレイン線にビデオ信号を供給するスイッチと、前記スイッチのオン／オフを制御するシフトレジスタと、前記シフトレジスタに接続される電位変換回路と、が配置されたパネル領域を有する表示装置において、前記電位変換回路は第１のインバータ群と第２のインバータ群を含む変調回路を有し、前記第１のインバータ群と前記第２のインバータ群のＷｎ／Ｗｐが異なることを特徴とする。
【００１４】
これにより、スイッチが閉じたときに保持するビデオ信号電圧がばらつかず、縦すじなどが発生しにくい高品質な表示装置を得られると同時に、歩留まりの向上を図ることができる。
【００１５】
【発明の実施の形態】
本発明は、ＬＣＤのみならず、有機エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｓｅ）装置や、その他の表示素子を用いるアクティブマトリクス型の表示装置に用いることができるが、以下、その一例としてＬＣＤの場合について説明する。
【００１６】
概略図、ドレイン線ドライバ２１、及びシフトレジスタ２５の構造は図７、図８及び図９と同様である。つまり、パネル領域１００内の表示領域１０には、列方向に伸びる複数のドレイン線１１と、行方向に延びる複数のゲート線１２が配置されている。ドレイン線１１とゲート線１２の交点付近には、スイッチング用の選択トランジスタ１３とそれに接続する画素電極１４が配置され、表示領域１０を形成している。表示領域１０の周辺には、複数のドレイン線１１が共通に接続されているドレイン線ドライバ２１と、複数のゲート線１２が共通に接続されているゲート線ドライバ２２が配置されている。ドレイン線ドライバ２１及びゲート線ドライバ２２には、電圧を上げるレベルシフタ３１と電流駆動能力を高めるバッファ３２を有する電位変換回路３０がそれぞれ接続されている。
【００１７】
また、ドレイン線ドライバ２１には、複数のシフトレジスタ２５と複数のスイッチ２６が配置されている。シフトレジスタ２５は、複数のインバータとクロックドインバータから構成され、スタートパルスＨＳＴ、水平クロック信号ＨＣＫ１及びＨＣＫ２が入力される。スイッチ２６はそれぞれトランジスタで構成され、そのゲートにはシフトレジスタ２５が、ソースにはドレイン線１１が、ドレインにはビデオ信号線３３がそれぞれ接続されている。なお、本発明を適用したＬＣＤは、上述した構成と同一でなくても良く、パネル領域１００の外部に設けられる外部制御回路から供給されるビデオ信号及び各制御信号に応じて、レベルシフタ３１及び／またはバッファ３２がない構成もあり得る。
【００１８】
さらに、パネル領域１００外には外部制御回路２００が接続されており、クロック信号ＣＫ及び＊ＣＫまたは水平クロック信号ＨＣＫ１及びＨＣＫ２、垂直クロック信号ＶＣＫ並びにビデオ信号をパネル領域１００に供給している。
【００１９】
本発明においては、インバータＩＮＶ０が、通常のインバータとして最適に動作するように、つまり、同じインバータ内のｎチャネル型トランジスタとｐチャネル型トランジスタがほぼ等しく動作するように、Ｗｎ／Ｗｐ値が最適化されている。よって、上述の従来の構成と異なり、シフトレジスタ２５を構成する全てのインバータのＷｎ／Ｗｐ値が等しくなるように設計されている。なお、本発明は図９に示した回路構成に限らず、例えば図１０のような回路構成でもよく、通常用いられるシフトレジスタであればどのような回路構成であっても良い。
【００２０】
本発明の特徴は、スイッチ２６を開閉するためのパルス信号であるＳＷｊ１及びＳＷｊ２、それを生成するためのＨＣＫ１及びＨＣＫ２にある。以下、図１（ａ）から（ｇ）を用い、これらの信号と、本実施の形態におけるドレイン線ドライバの動作について説明する。なお、この図の各信号において、Ｈ及びＬとは、その信号における相対的な電位の関係を示したものにすぎず、各信号のＨ同士、Ｌ同士の電位は等しいとは限らない。ただし、（ｄ）〜（ｇ）の信号のＨ同士及びＬ同士の電位は等しいことが好ましい。また、本図においては、ＳＷｊ２を省略しているが、図９及び図１０からも明らかなように、ＳＷｊ１が出力される経路よりもインバータを１つ多く介しているため、ＳＷｊ１の反転信号が生成される。
【００２１】
図１（ａ）及び（ｂ）はシフトレジスタ２５に入力されるＨＣＫ１及びＨＣＫ２を示している。ＨＣＫ１がＨからＬになってから時間ｔ経過後、ＨＣＫ２がＬからＨになり、さらに、ＨＣＫ２がＨからＬになってから時間ｔ’経過後、ＨＣＫ１がＬからＨになる。なお、この図ではｔ＝ｔ’の場合を示したが、ｔ≠ｔ’でも本発明を実施することは可能である。
【００２２】
シフトレジスタ２５ａに入力される、図１（ｃ）に示した水平スタート信号ＨＳＴがＨ、且つＨＣＫ１がＨになると、シフトレジスタ２５ａから出力されるＳＷａ１がＨになる。これにより、スイッチ２６ａがオンし、ビデオ信号がドレイン線１１ａに供給される。その後、ＨＳＴがＬ、且つＨＣＫ２がＬになると、シフトレジスタ２５ａから出力されるＳＷａ１がＬになる。これにより、スイッチ２６ａがオフし、ビデオ信号がドレイン線１１ａに供給されなくなり、ドレイン線１１ａの電位が確定する。このＳＷａ１の出力と同時に、シフトレジスタ２５ａは、ＳＷａと同様な波形を有する信号、シフトパルスＳＨＰａを次列のシフトレジスタ２５ｂに出力する。
【００２３】
前列のシフトレジスタ２５ａからシフトレジスタ２５ｂに入力されたＳＨＰａは、シフトレジスタ２５ａにおけるＨＳＴと同じ役割を担う。ＳＨＰａがＨ、且つＨＣＫ２がＨになると、シフトレジスタ２５ｂから出力されるＳＷｂ１がＨになる。これにより、スイッチ２６ｂがオンし、ビデオ信号がドレイン線１１ｂに供給される。その後、ＳＨＰａがＬ、且つＨＣＫ１がＬになると、シフトレジスタ２５ｂから出力されるＳＷｂ１がＬになる。これにより、スイッチ２６ｂがオフし、ビデオ信号がドレイン線１１ｂに供給されなくなり、ドレイン線１１ｂの電位が確定する。このＳＷｂ１の出力と同時に、シフトレジスタ２５ｂは、ＳＷｂと同様な波形を有する信号、シフトパルスＳＨＰｂを次列のシフトレジスタ２５ｃに出力する。なお、シフトレジスタ２５ａと異なり、ＨＣＫ２の立上りによってＳＷｂがＬからＨとなり、ＨＣＫ１の立下りによってＳＷｂがＨからＬとなるのは、シフトレジスタ２５に配置されるクロックドインバータに入力するクロックＨＣＫ１及びＨＣＫ２の関係を逆にしたためである。
【００２４】
前列のシフトレジスタ２５ｂからシフトレジスタ２５ｃに入力されるＳＨＰｂも、ＨＳＴと同じ役割を担う。このＳＨＰｂとＨＣＫ１及びＨＣＫ２により、シフトレジスタ２５ａと同様にして、シフトレジスタ２５ｃがＳＷｃ１及びＳＷｃ２を出力し、スイッチ２６ｃのオン／オフを制御するとともに、ＳＷｃと同様な波形を有する信号、シフトパルスＳＨＰｃを次列のシフトレジスタ２５ｄに出力する。
【００２５】
このようにして、順次、シフトレジスタ２５がＳＷｊ１、ＳＷｊ２及びＳＨＰｊを出力し、それによって、スイッチ２６ｊのオン／オフを制御する。これらの信号のうち、ＳＷａ１〜ＳＷｄ１を示したものが図１の（ｄ）から（ｇ）である。これらの図から明らかなように、ＳＷａがＬになってから時間ｔ’経過後、ＳＷｃがＨになり、ＳＷｂがＬになってから時間ｔ経過後、ＳＷｄがＨになる。すなわち、ＳＷａの立下りとＳＷｃの立上りにギャップｔ’、及びＳＷｂの立下りとＳＷｄの立上りにギャップｔが生じる。ゆえに、スイッチ２６ａをオフした後にスイッチ２６ｃをオンし、スイッチ２６ｂをオフした後にスイッチ２６ｄをオンすることができる。
【００２６】
ここで、ＨＣＫ２がＨになっている期間をＴとすると、Ｔは、ＳＷｂがＨになってからＳＷａがＬになるまでの時間、つまりスイッチ２６ｂがオンしてからスイッチ２６ａがオフするまでの時間に相当する。このとき、例えばｔ＞Ｔ且つｔ’＞Ｔとすると、ＳＷａの立下りとＳＷｃの立上りにギャップｔ’、及びＳＷｂの立下りとＳＷｄの立上りにギャップｔはとれるものの、ＳＷｂの立上ってからＳＷａの立下るまでの時間Ｔが不十分となる可能性がある。つまり、図８のように、隣り合うシフトレジスタ２５に接続されるスイッチ２６が同じビデオ信号線３３に接続されている構成の場合、スイッチ２６ｂをオンしたときに生じるノイズをスイッチ２６ａが拾ってしまうので、結局、ビデオ信号電圧のばらつきが生じてしまう。ゆえに、ｔ≦Ｔ且つｔ’≦Ｔとすることにより、この可能性を回避することが好ましい。さらに、ＨＣＫ１がＬである期間をＴ’とすると、Ｔ’＝Ｔ＋ｔ＋ｔ’であるので、ｔ≦１／３Ｔ’且つｔ’≦１／３Ｔ’であることが好ましい。より好ましい形態としては、スイッチ２６がオン／オフするタイミングを揃えることのできるｔ＝ｔ’である。
【００２７】
また、製造ばらつき、具体的には例えばオン電流など、電位変換回路３０やドレイン線ドライバ２１などに配置されるトランジスタの特性のばらつきによって生じうるギャップをＴ’’とすると、ｔ≦Ｔ’’及びｔ’≦Ｔ’’とすることが好ましい。
【００２８】
また、ＨＣＫ１及びＨＣＫ２は、以上に述べた相対関係でなくてもよく、図２（ａ）〜（ｃ）に示したように、ＨＣＫ１、ＨＣＫ２及びＨＳＴをそれぞれ反転させた信号＊ＨＣＫ１、＊ＨＣＫ２及び＊ＨＳＴを用いても良い。この場合、先に説明した構成において、各クロックドインバータに入力するクロックを逆にし、シフトレジスタから出力される互いに反転の関係にある２つの信号のうち、スイッチ２６をオンさせるタイミングでＬからＨになる信号をスイッチ２６のｎチャネル型トランジスタに、その反転信号をスイッチ２６のｐチャネル型トランジスタに接続する。この構成により、上述と同様にスイッチ２６ａをオフした後にスイッチ２６ｃをオンし、スイッチ２６ｂをオフした後にスイッチ２６ｄをオンすることができる。
【００２９】
パネル領域１００内の回路構成、特にインバータの信頼性等の観点からすると、ＨＣＫ１及びＨＣＫ２は、パネル領域１００の外部に接続され、ビデオ信号、ＨＳＴを初めとする制御信号を供給する外部制御回路２００から供給されるのが好ましい。この構成においては、パネル領域１００内に配置されるインバータのＷｎ／Ｗｐをいびつにしなくても良いという利点を有する。
【００３０】
しかし、上述した特徴を有するＨＣＫ１及びＨＣＫ２を供給する外部制御回路２００を新たに設計しなくても、従来の問題を解消しつつ、パネル領域１００に設けられた電位変換回路３０内において、一定のクロック信号ＣＫとその反転クロック信号＊ＣＫからＨＣＫ１及びＨＣＫ２を形成することができる。この場合、従来の外部制御回路も適用できるという利点を有する。
【００３１】
以下、電位変換回路３０内でＨＣＫ１及びＨＣＫ２を形成する方法について説明する。
【００３２】
図３は、ドレイン線ドライバ２１に直接的または間接的に接続するレベルシフタ３１においてＨＣＫ１及びＨＣＫ２を形成する場合の、レベルシフタ３１内に設けられるインバータ群を例示している。このインバータ群は、さらに２つのインバータ群から構成されており、第１のインバータ群であるＩＮＶ１、ＩＮＶ２、ＩＮＶ７、ＩＮＶ８は、通常のインバータとして最適且つ等しいＷｎ／Ｗｐに設計されている。よって、入力信号がＬからＨになっても、ＨからＬになっても、同じ速度でＨからＬ、ＬからＨに出力される。第２のインバータ群であるＩＮＶ３、ＩＮＶ４、ＩＮＶ６、ＩＮＶ７は、ＣＫと＊ＣＫを変調するための変調回路として機能するものである。これらは、１種類目のインバータと異なり、上述したような最適なＷｎ／Ｗｐに設計されていない。具体的には、ＩＮＶ３及びＩＮＶ４は、ＩＮＶ１などと比較してＷｎ／Ｗｐが大きな値に設計されており、入力信号がＨからＬになったときはＬからＨに遅れて出力される。インバータＩＮＶ５及びＩＮＶ６は、ＩＮＶ１などと比較してＷｎ／Ｗｐが小さな値に設計されており、入力信号がＬからＨになったときはＨからＬに遅れて出力される。なお、各インバータの実際のチャネル幅Ｗｎ及びＷｐは、レベルシフタとして機能するように設計されている。
【００３３】
図４（ａ）から（ｅ）は、図３のＩＮＶ１及びＩＮＶ２に入力される一定のクロック信号ＣＫ及び＊ＣＫと、各インバータから出力される信号ＣＫ１〜ＣＫ８を示している。以下、本図を用いて、ＣＫ及び＊ＣＫから、ＨＣＫ１及びＨＣＫ２を形成するまでについて説明する。なお、この図の各信号において、Ｈ及びＬとは、その信号における相対的な電位の関係を示したものにすぎず、各信号のＨ同士、Ｌ同士の電位は等しいとは限らない。
（ａ）一定のクロック信号ＣＫがＩＮＶ１に入力され、その反転クロック信号＊ＣＫがＩＮＶ２に入力される。
（ｂ）ＩＮＶ１に入力されたＣＫ及びＩＮＶ２に入力された＊ＣＫは、それぞれ反転され、ＣＫ１及びＣＫ２としてＩＮＶ３及びＩＮＶ４に出力される。
（ｃ）ＩＮＶ３に入力されたＣＫ１は、反転すると共に、ＣＫ１がＨからＬになるタイミングからＴ３だけ遅れてＬからＨになるという特徴を有するＣＫ３としてＩＮＶ５に出力される。また、ＩＮＶ４に入力されたＣＫ２は、反転すると共に、ＣＫ２がＬからＨになるタイミングからＴ４だけ遅れてＨからＬになるという特徴を有するＣＫ４としてＩＮＶ６に出力される。
（ｄ）ＩＮＶ５に入力されたＣＫ３は、反転すると共に、ＣＫ３がＬからＨになるタイミングからＴ５（＞Ｔ３）だけ遅れてＨからＬになるという特徴を有するＣＫ５としてＩＮＶ７に出力される。また、ＩＮＶ６に入力されたＣＫ４は、反転すると共に、ＣＫ４がＬからＨになるタイミングからＴ６（＞Ｔ４）だけ遅れてＨからＬになるという特徴を有するＣＫ６としてＩＮＶ８に出力される。
（ｅ）ＩＮＶ７に入力されたＣＫ５及びＩＮＶ８に入力されたＣＫ６は、反転され、（ｄ）で発生させた時間Ｔ５及びＴ６を保持したＣＫ７及びＣＫ８として出力される。
【００３４】
レベルシフタ３１に電流供給能力を高めるバッファ３２が接続されている場合、ＣＫ７及びＣＫ８はバッファ３２に入力され、それぞれの周期が保たれたまま、ＨＣＫ１及びＨＣＫ２として各シフトレジスタ２５に入力される。また、バッファ３２を介さず、直接、ドレイン線ドライバが接続されている場合、ＣＫ７及びＣＫ８がそのままＨＣＫ１及びＨＣＫ２として各シフトレジスタ２５に入力される。どちらの場合においても、Ｔ５及びＴ６という時間差が保たれたままシフトレジスタ２５に入力されることとなるので、Ｔ５はすなわちｔ’、Ｔ６はすなわちｔとなる。
【００３５】
なお、変調回路は、レベルシフタ３１だけでなく、バッファ３２に設けても良く、その両方に設けても良い。さらに、上述の構成に限らず、電位変換回路３０、レベルシフタ３１またはバッファ３２に設けるインバータの総数、変調回路となるＷｎ／Ｗｐ値をいびつにしたインバータの数及び位置などは適宜変更することができる。ただし、ＣＫ及び＊ＣＫをそれぞれ入力するライン上に設けられるインバータの数は、同数であることが好ましく、変調回路用のインバータの数を１つのクロック信号に対して最少でも１個ずつにすることが好ましい。さらに、後述するファンアウトをなるべく保ったまま、変調回路用のインバータのＷｎ値及びＷｐ値を設定する必要がある。ゆえに、より好ましくは、極端にＷｎ／Ｗｐ値をいびつにしなくても良いように、変調回路用のインバータの数を１つのクロック信号に対して２個以上にすると良い。
【００３６】
また、波形形成の観点等から、レベルシフタ３１、バッファ３２を構成するインバータのうち、最後のインバータは変調回路でないことが好ましい。このインバータのＷｎ／Ｗｐ値をいびつにしてしまうと、インバータの動作マージンが小さくなり、製造ばらつきによって動作不良が生じる可能性が高くなるからである。
【００３７】
Ｗｎ／Ｗｐ値をいびつにする割合は、上述したようなｔ及びｔ’を得られる程度、具体的には、電位変換回路３０やドレイン線ドライバ２１などに配置されるトランジスタの特性のばらつきの割合よりも大きくすることが好ましい。例えば、トランジスタのオン電流という視点から特性のばらつきを考える、等である。さらに、いびつにする割合は、ｎチャネル型トランジスタもｐチャネル型トランジスタも、ファンアウトを保って設定することが望ましい。具体的には、ファンアウトが１〜１０の間に入るようにすることが好ましい。この範囲より大きくなると、クロックの遅延時間が大きくなりすぎる、消費電力が大きくなるなどの不具合が考えられる。また、この範囲より小さくなると、電流駆動能力が低下して表示装置を駆動できなくなるなどの不具合が考えられる。
【００３８】
さらに、本実施の形態では、ビデオ信号線３３が１本の場合について説明したが、カラー表示を行う場合、色ごとにビデオ信号線３３が設けられることが多い。例えば、赤・緑・青色表示に対応する３本のビデオ信号線３３ｒ、３３ｇ及び３３ｂが配置される場合、ドレイン線ドライバ２１は図５のような回路構成となる。つまり、ドレイン線ドライバ２１内に３本のビデオ信号線３３が通されると共に、１つのシフトレジスタ２５に３つのスイッチ２６が設けられ、３つのスイッチは、それぞれ別のビデオ信号線に接続される。
【００３９】
また、図６のように、図５のビデオ信号線３３ｒ、３３ｇ及び３３ｂをそれぞれ２本にした構成も考えられる。この構成では、奇数列のシフトレジスタ２５ａ、２５ｃ・・・に接続されるスイッチ２６ａ、２６ｃ・・・と偶数列のシフトレジスタ２５ｂ、２６ｄ・・・に接続されるスイッチ２６ｂ、２６ｄ・・・では、接続されるビデオ信号線が異なっている。つまり、同じビデオ信号線３３に接続されるスイッチ２６において、必ず前のスイッチ２６ｉがオフしてから次のスイッチ２６ｊがオンする。この構成によれば、上述したスイッチ２６ｂがオンしてからスイッチ２６ａがオフするまでの時間Ｔを考慮しなくても良いので、図５及び図７と比べて、より確実に各ドレイン線１１を所望のビデオ信号電圧に確定することができる。また、ｔ＝ｔ’でなくても、同じビデオ信号線３３に接続されているスイッチ２６のオン／オフのタイミングを揃えることができる。
【００４０】
以上に例示して説明した、パネル領域１００内でＨＣＫ１及びＨＣＫ２を形成する本発明の構成によれば、１つのパネル領域１００内に設けるインバータのうち、Ｗｎ／Ｗｐをいびつにするインバータの数が最小で２個、より望ましい構成の場合は最小で４個で良い。ゆえに、従来の構成と比較して、Ｗｎ／Ｗｐをいびつにすることにより不良となる可能性が飛躍的に低くなり、品質の向上、歩留まりの向上を図ることができる。
【００４１】
なお、これまではＬＣＤのみについて説明したが、エレクトロルミネッセンス表示装置などの表示装置であっても、画素毎にスイッチング素子を設けるアクティブマトリクス型であれば、上述の構成をそのまま適用することができる。
【００４２】
【発明の効果】
本発明によれば、各シフトレジスタにそれぞれ接続されるスイッチが開くときにビデオ信号に生じるノイズを他のスイッチが拾わないようなタイミングで各スイッチの開閉を制御することができる。ゆえに、縦すじなどの表示むらのない高品質の表示装置を提供することができる。
【００４３】
また、各スイッチの開閉を制御する信号を形成するためのクロック信号をパネルの外部から提供しても良いが、一定のクロックド、その反転クロックを用いてパネル内部で形成することもでる。この場合であっても、通常のインバータとして最適なＷｎ／Ｗｐ値をいびつにするインバータの数が少なくて良い。ゆえに、電源電圧に対するマージンやトランジスタ特性に対するマージンが小さくならず、品質の向上及び歩留まりの向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態におけるＨＣＫ、ＨＳＴ、ＳＷのタイミングチャート図である。
【図２】本発明の他の実施の形態におけるＨＣＫ、ＨＳＴのタイミングチャート図である。
【図３】本発明の実施の形態におけるレベルシフタ内のインバータ群を示す図である。
【図４】図３におけるタイミングチャート図である。
【図５】本発明の他の実施の形態におけるドレイン線ドライバの内部構造を示す図である。
【図６】本発明の他の実施の形態におけるドレイン線ドライバの内部構造を示す図である。
【図７】ＬＣＤ装置の概略図である。
【図８】ＬＣＤ装置におけるドレイン線ドライバの内部構造を示す図である。
【図９】ＬＣＤ装置におけるシフトレジスタの内部構造を示す図である。
【図１０】本発明の他の実施の形態におけるシフトレジスタの内部構造を示す図である。
【図１１】従来の表示装置におけるＳＷのタイミングチャート図である。
【符号の説明】
１０ 表示領域
１１ ドレイン線
１２ ゲート線
２１ ドレイン線ドライバ
２２ ゲート線ドライバ
２５ シフトレジスタ
２６ スイッチ
３０ 電位変換回路
３１ レベルシフタ
３２ バッファ
３３ ビデオ信号線
１００ パネル領域
２００ 外部制御回路
Claims (10)
- 列方向に延在する複数のドレイン線と、
行方向に延在する複数のゲート線と、
ビデオ信号を供給するビデオ信号線と、
前記ドレイン線及び前記ビデオ信号線にそれぞれ接続され、前記ドレイン線にビデオ信号を供給するスイッチと、
前記スイッチのオン／オフを制御するシフトレジスタと、が配置されたパネル領域を有する表示装置において、
前記シフトレジスタには、２つの異なるクロック信号が入力され、各前記スイッチには、接続されている前記シフトレジスタに入力された前記２つの異なるクロック信号から得られた信号が入力され、
第１の前記スイッチにスイッチをオフする信号が入力されてから所定時間が経過した後、前記第１のスイッチと共通の前記ビデオ信号線に接続された第２の前記スイッチにスイッチをオンする信号が入力されることを特徴とする表示装置。 - 前記２つの異なるクロック信号は、
一方の前記クロック信号の立上りが他方の前記クロック信号の立下りよりも早く、前記一方のクロック信号の立下りが前記他方のクロック信号の立上りよりも遅い、
または、一方の前記クロック信号の立下りが他方の前記クロック信号の立上りよりも早く、前記一方のクロック信号の立上りが前記他方のクロック信号の立下りよりも遅いことを特徴とする請求項１に記載の表示装置。 - 前記パネル領域は、少なくとも前記ビデオ信号線及び前記２つの異なるクロック信号のもととなるクロック信号を供給する外部制御回路を前記パネル領域の外部に有し、前記外部制御回路から入力されたクロック信号に基づいて、前記２つの異なるクロック信号を出力する変調回路をさらに有することを特徴とする請求項１または請求項２に記載の記載の表示装置。
- 前記パネル領域は、入力されるクロック信号の振幅を変調するレベルシフタをさらに有し、前記変調回路は、前記レベルシフタに含まれることを特徴とする請求項３に記載の表示装置。
- 前記変調回路は、複数のインバータからなることを特徴とする請求項３または請求項４に記載の表示装置。
- 前記表示装置は、前記パネル領域を動作させるためのクロック信号及び映像信号を前記パネル領域に供給する外部制御回路をさらに有し、
前記２つの異なるクロック信号は、前記外部制御回路から供給されることを特徴とする請求項１または請求項２に記載の表示装置。 - 前記表示装置は、前記共通のビデオ信号線に接続され、前記第１のスイッチと前記第２のスイッチの間に配置される第３の前記スイッチを有し、
前記第３のスイッチにスイッチをオンする信号が入力されてから所定時間経過後、前記第１のスイッチにスイッチをオフする信号が入力されることを特徴とする請求項１から請求項６のいずれかに記載の表示装置。 - 列方向に延在する複数のドレイン線と、
行方向に延在する複数のゲート線と、
ビデオ信号を供給するビデオ信号線と
前記ドレイン線及び前記ビデオ信号線にそれぞれ接続され、前記ドレイン線にビデオ信号を供給するスイッチと、
前記スイッチのオン／オフを制御するシフトレジスタと、
前記シフトレジスタに接続される電位変換回路と、が配置されたパネル領域を有する表示装置において、
前記電位変換回路は第１のインバータ群と第２のインバータ群を含む変調回路を有し、前記第１のインバータ群と前記第２のインバータ群のＷｎ／Ｗｐが異なることを特徴とする表示装置。 - 第１の前記スイッチにスイッチをオフする信号が入力されてから所定時間が経過した後、前記第１のスイッチと共通の前記ビデオ信号線に接続された第２の前記スイッチにスイッチをオンする信号が入力されることを特徴とする請求項８に記載の表示装置。
- 前記変調回路は、前記表示領域の外部から第１のクロック信号と前記第１のクロック信号の反転クロック信号である第２のクロック信号が入力されることによって、第３及び第４のクロック信号を出力し、
前記第３のクロック信号の立上りが前記第４のクロック信号の立下りよりも早く、前記第３のクロック信号の立下りが前記第４のクロック信号の立上りよりも遅い、または、前記第３のクロック信号の立下りが他方の前記第４のクロック信号の立上りよりも早く、前記第３のクロック信号の立上りが前記第４のクロック信号の立下りよりも遅いことを特徴とする請求項８または請求項９に記載の表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003033886A JP2004245953A (ja) | 2003-02-12 | 2003-02-12 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003033886A JP2004245953A (ja) | 2003-02-12 | 2003-02-12 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004245953A true JP2004245953A (ja) | 2004-09-02 |
Family
ID=33019737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003033886A Pending JP2004245953A (ja) | 2003-02-12 | 2003-02-12 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004245953A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100635500B1 (ko) | 2005-05-24 | 2006-10-17 | 삼성에스디아이 주식회사 | 시프트 레지스터 및 이를 포함하는 유기 전계발광 표시장치 |
| KR100742073B1 (ko) * | 2004-11-29 | 2007-07-23 | 산요덴키가부시키가이샤 | 버퍼 회로 |
-
2003
- 2003-02-12 JP JP2003033886A patent/JP2004245953A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100742073B1 (ko) * | 2004-11-29 | 2007-07-23 | 산요덴키가부시키가이샤 | 버퍼 회로 |
| KR100635500B1 (ko) | 2005-05-24 | 2006-10-17 | 삼성에스디아이 주식회사 | 시프트 레지스터 및 이를 포함하는 유기 전계발광 표시장치 |
| US8044916B2 (en) | 2005-05-24 | 2011-10-25 | Samsung Mobile Display Co., Ltd. | Shift register and organic light emitting display having the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101032945B1 (ko) | 시프트 레지스터 및 이를 포함하는 표시 장치 | |
| JP4713246B2 (ja) | 液晶表示素子 | |
| US9153189B2 (en) | Liquid crystal display apparatus | |
| KR101107714B1 (ko) | 쉬프트 레지스터 및 이의 구동방법 | |
| US9865217B2 (en) | Method of driving display panel and display apparatus | |
| US7283603B1 (en) | Shift register with four phase clocks | |
| KR101432717B1 (ko) | 표시 장치 및 이의 구동 방법 | |
| US20060290390A1 (en) | Gate driver | |
| US7949085B2 (en) | Stressless shift register | |
| JP2007011262A (ja) | 液晶表示装置及びその駆動方法 | |
| KR100365500B1 (ko) | 도트 인버젼 방식의 액정 패널 구동 방법 및 그 장치 | |
| KR20170136089A (ko) | 게이트 구동 회로 및 이를 이용한 표시 장치 | |
| US7382348B2 (en) | Shift register | |
| US20110012932A1 (en) | Display device and drive method thereof | |
| KR20130057309A (ko) | 전기영동 표시장치와 그 안정화 기간 제어 방법 | |
| KR20190002694A (ko) | 저온 폴리 실리콘 반도체 박막 트랜지스터에 기초한 게이트 드라이버 온 어레이 회로 | |
| KR20060134758A (ko) | 쉬프트 레지스터와 이를 이용한 액정표시장치 | |
| KR101027827B1 (ko) | 쉬프트 레지스터 및 그 구동 방법 | |
| CN109671382B (zh) | 栅极驱动电路以及使用该栅极驱动电路的显示装置 | |
| JP2007242129A (ja) | シフトレジスタ回路およびそれを備える画像表示装置 | |
| KR101096692B1 (ko) | 표시장치 | |
| KR101043673B1 (ko) | 스토리지 인버젼을 위한 스토리지 드라이버 | |
| JP2004245953A (ja) | 表示装置 | |
| JP2002099256A (ja) | 平面表示装置 | |
| KR20070001475A (ko) | 저전력 액정 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |