JP2004241926A - Network equipment - Google Patents

Network equipment Download PDF

Info

Publication number
JP2004241926A
JP2004241926A JP2003027538A JP2003027538A JP2004241926A JP 2004241926 A JP2004241926 A JP 2004241926A JP 2003027538 A JP2003027538 A JP 2003027538A JP 2003027538 A JP2003027538 A JP 2003027538A JP 2004241926 A JP2004241926 A JP 2004241926A
Authority
JP
Japan
Prior art keywords
data
reception
control command
command data
normal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003027538A
Other languages
Japanese (ja)
Inventor
Machiko Kami
麻智子 上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2003027538A priority Critical patent/JP2004241926A/en
Publication of JP2004241926A publication Critical patent/JP2004241926A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To obtain network equipment which stably operates when the equipment is restored from transmission abnormality to a normal state even in the case the equipment is configured to hold the state before transmission abnormality in abnormality occurrence. <P>SOLUTION: Control command data are sent from master equipment 11 to slave equipment 12 through a network and the slave equipment 12 decides whether the control command data are normal or abnormal by a transmission LSI 13, sets the control command data in a plurality of receiving buffers 14 in order when the data are normal, and generates a reception interrupt signal each time data are received. Then a received data processing module 15 with a reception interrupt counter do not write control command data of the receiving buffers 14 as many as a plurality of receiving buffers to a received data memory 16 when transmission is restored from the abnormal state to a normal state, thereby obtaining stable operation even when the receiving buffers 14 are cleared in case of abnormality. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
この発明は、フィールドネットワークに接続され、ネットワークを介して制御伝送をするネットワーク機器に関するものである。
【0002】
【従来の技術】
従来のネットワーク機器の受信バッファは、ハードウェアが受信データを受信ホールドバッファに書き込むと同時に、伝送が正常か否かの情報をメモリに保持していた。受信データを読むソフトウェアは、正常か否かを判別して、受信ホールドバッファを読んでいた。(例えば、特許文献1参照)
【0003】
【特許文献1】
特開昭64−67632号公報(第2頁、図1)
【0004】
【発明が解決しようとする課題】
従来のネットワーク機器においては、ケーブル外れ等により伝送が異常になった時に、従来から使用されていた伝送LSIでは、伝送LSI内の受信バッファが、ゼロクリアされることなくホールドされていたので、ソフトウェアでデータをホールドする必要がなかった。
しかし、最近はフェイルセーフの概念から、伝送LSIが伝送正常/異常を判断して、異常時には受信バッファをクリアする仕様のものがあり、その場合、伝送LSIを有する受信側のネットワーク機器は、伝送が異常から正常に復帰した時にクリアされた受信バッファのデータを読み、受信バッファに相手側からのデータがセットされるまでの間、0データが送られてきたものとしてしまう。このような場合、伝送異常時に指令値を0にする機器では問題ないが、伝送異常時に、異常前の状態を示す指令値をホールドさせておきたいようなネットワーク機器では、伝送が異常から正常に復帰した時に、一瞬0指令がきたと思い、機器の動作が不安定になるという問題点があった。
【0005】
この発明は、上記のような課題を解決するためになされたものであり、制御指令の伝送異常時に異常発生前の状態を保持する仕様の場合でも、伝送異常時から正常に復帰した時に、安定した動作を行うネットワーク機器を得ることを目的とする。
【0006】
【課題を解決するための手段】
この発明に係わるネットワーク機器においては、制御指令データの受信に用いられる複数の受信バッファを有し、制御指令データの正常または異常を判定して正常のときに制御指令データを受信バッファにセットすると共に受信割込み信号を発生する伝送LSI、この伝送LSIによって受信された受信バッファの制御指令データが書込まれる受信データメモリ、及び伝送LSIによって発生された受信割込み信号に応じて動作する受信割込みカウンタを有すると共に受信割込みカウンタ値により受信バッファの制御指令データを受信データメモリに書込む受信データ処理モジュールを備え、受信データ処理モジュールは、受信割込みカウンタを用いて、制御指令データが異常から正常に復帰したとき、複数の受信バッファのバッファ数だけ受信バッファの制御指令データを受信データメモリに書込まないようにするものである。
【0007】
【発明の実施の形態】
実施の形態1.
図1は、この発明の実施の形態1によるネットワーク機器を示すブロック図である。
図1において、ネットワークのマスター機器11は、ネットワークのスレーブ機器12に接続されている。マスター機器11からスレーブ機器12に送信されたデータ(制御指令データ)は、スレーブ機器12内の伝送LSI13で受信される。伝送LSI13は、受信データが正常か否かを判定し、正常であればデータを伝送LSI13内の受信バッファ14にセットする。伝送LSI13は、正常にデータを受信した場合や一定周期タイマーにより、受信データ処理モジュール1(15)に対して割込み信号を出す。受信データ処理モジュール1(15)は、データ判定処理後、必要なデータをスレーブ機器12の受信データメモリ16に書く。
【0008】
図2は、この発明の実施の形態1によるネットワーク機器に用いられた伝送LSIの受信バッファ関連を示すブロック図である。
図2において、伝送LSI13は、データを受信して正常か否かを判定し、正常であれば、データを受信バッファ1(141)にセットし、割込み生成回路21が受信割込信号を出す。次にデータを受信すると、受信バッファ1(141)のデータは、受信バッファ2(142)に移され、さらに次のデータを受信すると、受信バッファ2(142)のデータは、受信バッファ3(143)に移される。なお、受信割込信号は、正常データを受信する毎に割込み生成回路21より出力される。
図3は、この発明の実施の形態1によるネットワーク機器の受信処理動作を示すフローチャートである。
【0009】
次に、実施の形態1の動作を図1〜3に従って説明する。
まず、図1のマスター機器11から送信されたデータ(制御指令データ)は、ネットワークを介してスレーブ機器12の伝送LSI13で受信される。伝送LSI13は、受信データが正常か否かを判定し、正常であれば、図2の受信バッファ1(141)にデータをセットし、データ受信割込み信号を発生する。
この割込み信号をトリガにして、図1の受信データ処理モジュール1(15)が実行される。なお、割込み信号は、データ受信割込み以外にも、タイマー割込み等により発生される。
【0010】
次に、受信データ処理モジュール1(15)の処理について図3により説明する。
受信データ処理モジュール1(15)は、まずステップ31で、データ受信割込み信号により、伝送が正常かどうかを判断し、伝送が正常でなければ、受信割込みカウンタをクリアして(ステップ33)処理を終了する。伝送が正常であれば、ステップ32で、割込み要因がデータ受信割込みかどうか判断し、要因がデータ受信割込みでなければ処理を終了する。
ステップ32で、割込み要因が、データ受信割込みであれば、ステップ34で、受信割込みカウンタ値と、受信バッファ数、この場合は図2に示すように3、を比較する。受信割込みカウンタ値が、バッファ数より小さければ、ステップ36で、受信割込みカウンタ値を+1して処理を終了する。ステップ34で、受信割込みカウンタ値が、バッファ数以上であれば、ステップ35で、受信バッファ3(143)のデータを受信データメモリ16にセットして処理を終了する。
このように、伝送が異常から正常になった時に受信データを受信バッファ数分の回数、受信データメモリ16にセットしないようにすることで、伝送異常時にゼロクリアされたデータを無視することができ、受信データをホールドすることが可能になる。
【0011】
実施の形態1によれば、伝送が異常から正常になった時に、データ受信側割込み処理を受信バッファ数の回数だけ受信バッファのデータを受信データメモリに書かないようにしたので、伝送異常時に伝送LSIの受信バッファがゼロクリアされても、ゼロデータを正規のデータと間違うことなく安定したスレーブ機器の動作を得ることができる効果がある。
【0012】
実施の形態2.
図4は、この発明の実施の形態2によるネットワーク機器を示すブロック図である。
図4において、11〜14、16は図1におけるものと同一のものである。受信データ処理モジュール2(41)は、時間設定モジュール42によって設定された時間(所定時間)を用いて動作する。
図5は、この発明の実施の形態2によるネットワーク機器の受信処理動作を示すフローチャートである。
【0013】
実施の形態2は、伝送が異常から正常になった時の受信データを無視するパラメータとして、実施の形態1の受信バッファ数の代わりに、図4の時間設定モジュール42を置くことにより、後述する図5のステップ53に示すように、伝送異常から正常になった時に設定時間(所定時間)の間受信データを読まないようにすれば、受信データ処理を割込みでなくポーリングにする場合でも、実施の形態1と同様の効果が得られる。
【0014】
図5において、ステップ31で、伝送が正常かどうかを判断し、伝送が正常でなければ、ステップ52で、受信正常タイマをクリアして終了する。伝送が正常であれば、ステップ51で、データ受信の有無を調べ、データ受信がなければ、終了する。ステップ51で、データ受信が有れば、ステップ53で、受信正常タイマとL、時間設定モジュール42によって設定された設定値を比較し、受信正常タイマが、設定値より小さければ、処理を終了する。受信正常タイマが、設定値以上であれば、ステップ35で、受信バッファ3(143)のデータを受信データメモリ16にセットして処理を終了する。
【0015】
実施の形態2によれば、受信データ処理を割込みでなくポーリングにする場合でも、実施の形態1と同様の効果が得られる。
【0016】
実施の形態3.
図6は、この発明の実施の形態3によるネットワーク機器を示すブロック図である。
図6において、11〜14、16は図1におけるものと同一のものである。設定が容易なネットワーク構成データ設定モジュール63を設けて、ネットワークに接続されている機器台数や各機器の取扱いデータ量などのネットワーク構成による基準値を設定し、この基準値に基づき、時間計算モジュール62で自動時間計算を行って受信データを読み込まない時間(所定時間)を設定し、受信データ処理モジュール3(61)により、その設定時間受信データを読み込まないようにした。
【0017】
実施の形態2では、時間設定モジュール42により、直接受信データを読み込まない時間を設定する場合について述べたが、実施の形態3は、図6に示すように、時間設定に比べてユーザにとってより設定が容易なネットワーク構成データ設定モジュール63を設け、時間計算モジュール62で自動時間計算を行って、時間設定を行うようにしたので、設定作業を容易にでき、より使いやすい装置を得ることができる。
【0018】
実施の形態3によれば、受信データを読み込まない時間設定を容易に行うことができ、使いやすいネットワーク機器とすることができる。
【0019】
実施の形態4.
図7は、この発明の実施の形態4によるネットワーク機器を示すブロック図である。
図7において、11〜14、16は図1におけるものと同一のものである。マスター機器11には、伝送データの特定BITをチェック用データBIT(チェック用ビット)として常時1にするチェック用データ付加処理モジュール71を設け、スレーブ機器12の受信データ処理モジュール4(72)に、チェック用データBITを判定する処理を設けた。
図8は、この発明の実施の形態4によるネットワーク機器の受信処理動作を示すフローチャートである。
【0020】
実施の形態4は、マスター機器11の中に、伝送データの特定BITをチェック用データとして常時1にするチェック用データ付加処理モジュール71を付加し、データ受取り側の受信データ処理モジュール4(72)の中で、図8に示すように、チェック用データBITが、1かどうかをステップ81で判定し、1の時だけ受信バッファのデータを受信メモリにセットするステップ35を実行することにより、実施の形態1、2、3と同様の効果を得るようにした。
【0021】
次に、図8のフローチャートに基づき、受信データ処理モジュール4(72)の処理について説明する。
ステップ31で、伝送が正常かどうかを判断し、伝送が正常でなければ、処理を終了する。伝送が正常であれば、ステップ51で、データ受信の有無を調べ、データ受信がなければ、終了する。ステップ51で、データ受信が有れば、ステップ81で、チェック用データBITが、1かどうかを判定し、1でなければ処理を終了する。ステップ81で、チェック用データBITが1であれば、ステップ35で、受信バッファ3(143)のデータを受信データメモリ16にセットして処理を終了する。
【0022】
実施の形態4によれば、チェック用データBITを用いて、実施の形態1〜実施の形態3と同様の効果が得られる。
【0023】
【発明の効果】
この発明は、以上説明したように構成されているので、以下に示すような効果を奏する。
制御指令データの受信に用いられる複数の受信バッファを有し、制御指令データの正常または異常を判定して正常のときに制御指令データを受信バッファにセットすると共に受信割込み信号を発生する伝送LSI、この伝送LSIによって受信された受信バッファの制御指令データが書込まれる受信データメモリ、及び伝送LSIによって発生された受信割込み信号に応じて動作する受信割込みカウンタを有すると共に受信割込みカウンタ値により受信バッファの制御指令データを受信データメモリに書込む受信データ処理モジュールを備え、受信データ処理モジュールは、受信割込みカウンタを用いて、制御指令データが異常から正常に復帰したとき、複数の受信バッファのバッファ数だけ受信バッファの制御指令データを受信データメモリに書込まないようにするので、伝送が異常から正常になった時に、受信バッファ数の回数だけ受信バッファのデータを受信データメモリに書込まないようにし、伝送異常時に伝送LSIの受信バッファがクリアされても、クリアされたデータを正規のデータと間違うことなく安定した動作を得ることができる。
【図面の簡単な説明】
【図1】この発明の実施の形態1によるネットワーク機器を示すブロック図である。
【図2】この発明の実施の形態1によるネットワーク機器に用いられた伝送LSIの受信バッファ関連を示すブロック図である。
【図3】この発明の実施の形態1によるネットワーク機器の受信処理動作を示すフローチャートである。
【図4】この発明の実施の形態2によるネットワーク機器を示すブロック図である。
【図5】この発明の実施の形態2によるネットワーク機器の受信処理動作を示すフローチャートである。
【図6】この発明の実施の形態3によるネットワーク機器を示すブロック図である。
【図7】この発明の実施の形態4によるネットワーク機器を示すブロック図である。
【図8】この発明の実施の形態4によるネットワーク機器の受信処理動作を示すフローチャートである。
【符号の説明】
11 マスター機器、12 スレーブ機器、13 伝送LSI、
14 伝送LSI内受信バッファ、15 受信データ処理モジュール1、
16 受信データメモリ、21 割込み生成回路、
41 受信データ処理モジュール2、42 時間設定モジュール、
61 受信データ処理モジュール3、62 時間計算モジュール、
63 ネットワーク構成データ設定モジュール、
71 チェック用データ付加処理モジュール、
72 受信データ処理モジュール4、141 受信バッファ1、
142 受信バッファ2、143 受信バッファ3。
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a network device connected to a field network and performing control transmission via the network.
[0002]
[Prior art]
In a reception buffer of a conventional network device, at the same time when hardware writes reception data to a reception hold buffer, information on whether or not transmission is normal is held in a memory. The software that reads the received data determines whether the received data is normal or not, and reads the received hold buffer. (For example, see Patent Document 1)
[0003]
[Patent Document 1]
JP-A-64-67632 (page 2, FIG. 1)
[0004]
[Problems to be solved by the invention]
In a conventional network device, when transmission becomes abnormal due to disconnection of a cable or the like, in a transmission LSI conventionally used, a reception buffer in the transmission LSI is held without being cleared to zero. There was no need to hold the data.
However, recently, from the fail-safe concept, there is a specification in which a transmission LSI determines whether transmission is normal or abnormal, and clears a reception buffer when an abnormality occurs. In this case, a receiving-side network device having the transmission LSI transmits the transmission LSI. The data in the reception buffer that is cleared when is returned to normal from the error is read, and it is assumed that 0 data has been sent until the data from the other party is set in the reception buffer. In such a case, there is no problem with a device that sets the command value to 0 when a transmission error occurs. However, in a network device that wants to hold the command value indicating the state before the error occurred during a transmission error, transmission returns to normal from the error. At that time, there is a problem that the 0 command is momentarily received and the operation of the device becomes unstable.
[0005]
The present invention has been made in order to solve the above-described problem, and even in the case of a specification in which the state before the occurrence of an abnormality is maintained at the time of transmission error of a control command, even if the transmission is restored to a normal state from the time of transmission abnormality, it is stable. It is intended to obtain a network device that performs the above operation.
[0006]
[Means for Solving the Problems]
The network device according to the present invention has a plurality of reception buffers used for receiving the control command data, determines whether the control command data is normal or abnormal, and sets the control command data in the reception buffer when the control command data is normal. It has a transmission LSI for generating a reception interrupt signal, a reception data memory in which control command data of a reception buffer received by the transmission LSI is written, and a reception interrupt counter that operates according to the reception interrupt signal generated by the transmission LSI. And a reception data processing module for writing the control command data of the reception buffer to the reception data memory according to the reception interrupt counter value, and the reception data processing module uses the reception interrupt counter to return the control command data from abnormal to normal. , As many as the number of buffers in multiple receive buffers The control command data in the receive buffer is intended to prevent written in the reception data memory.
[0007]
BEST MODE FOR CARRYING OUT THE INVENTION
Embodiment 1 FIG.
FIG. 1 is a block diagram showing a network device according to Embodiment 1 of the present invention.
In FIG. 1, a network master device 11 is connected to a network slave device 12. Data (control command data) transmitted from the master device 11 to the slave device 12 is received by the transmission LSI 13 in the slave device 12. The transmission LSI 13 determines whether or not the received data is normal, and if the data is normal, sets the data in the reception buffer 14 in the transmission LSI 13. The transmission LSI 13 issues an interrupt signal to the reception data processing module 1 (15) when data is received normally or by a fixed period timer. The reception data processing module 1 (15) writes necessary data to the reception data memory 16 of the slave device 12 after the data determination processing.
[0008]
FIG. 2 is a block diagram showing a reception buffer of the transmission LSI used in the network device according to the first embodiment of the present invention.
In FIG. 2, the transmission LSI 13 receives data and determines whether or not the data is normal. If the data is normal, the data is set in the reception buffer 1 (141), and the interrupt generation circuit 21 issues a reception interrupt signal. Next, when data is received, the data in the reception buffer 1 (141) is moved to the reception buffer 2 (142), and when the next data is received, the data in the reception buffer 2 (142) is transferred to the reception buffer 3 (143). ). Note that the reception interrupt signal is output from the interrupt generation circuit 21 each time normal data is received.
FIG. 3 is a flowchart showing the reception processing operation of the network device according to the first embodiment of the present invention.
[0009]
Next, the operation of the first embodiment will be described with reference to FIGS.
First, data (control command data) transmitted from the master device 11 of FIG. 1 is received by the transmission LSI 13 of the slave device 12 via the network. The transmission LSI 13 determines whether the received data is normal, and if it is normal, sets the data in the reception buffer 1 (141) of FIG. 2 and generates a data reception interrupt signal.
The received data processing module 1 (15) in FIG. 1 is executed by using this interrupt signal as a trigger. The interrupt signal is generated by a timer interrupt or the like in addition to the data reception interrupt.
[0010]
Next, the processing of the reception data processing module 1 (15) will be described with reference to FIG.
First, in step 31, the reception data processing module 1 (15) determines whether or not the transmission is normal based on the data reception interrupt signal. If the transmission is not normal, the reception data processing module 1 (15) clears the reception interrupt counter (step 33). finish. If the transmission is normal, it is determined in step 32 whether or not the cause of the interrupt is a data reception interrupt. If the cause is not a data reception interrupt, the process ends.
In step 32, if the interrupt factor is a data reception interrupt, in step 34, the reception interrupt counter value is compared with the number of reception buffers, in this case 3, as shown in FIG. If the reception interrupt counter value is smaller than the buffer number, in step 36, the reception interrupt counter value is incremented by one, and the process is terminated. If it is determined in step S34 that the reception interrupt counter value is equal to or larger than the number of buffers, in step S35, the data in the reception buffer 3 (143) is set in the reception data memory 16, and the process ends.
In this way, by not setting the reception data in the reception data memory 16 the number of times equal to the number of reception buffers when the transmission becomes normal from abnormal, it is possible to ignore the data cleared to zero when the transmission is abnormal, It becomes possible to hold received data.
[0011]
According to the first embodiment, when the transmission is changed from abnormal to normal, the data receiving side interrupt processing is not written in the receive data memory as many times as the number of receive buffers. Even if the receiving buffer of the LSI is cleared to zero, there is an effect that a stable operation of the slave device can be obtained without mistakenly setting the zero data to normal data.
[0012]
Embodiment 2 FIG.
FIG. 4 is a block diagram showing a network device according to the second embodiment of the present invention.
In FIG. 4, 11 to 14 and 16 are the same as those in FIG. The reception data processing module 2 (41) operates using the time (predetermined time) set by the time setting module 42.
FIG. 5 is a flowchart showing a reception processing operation of the network device according to the second embodiment of the present invention.
[0013]
In the second embodiment, the time setting module 42 of FIG. 4 is provided instead of the number of reception buffers of the first embodiment as a parameter for ignoring the reception data when the transmission is changed from abnormal to normal. As shown in step 53 in FIG. 5, if the reception data is not read for a set time (predetermined time) when the transmission becomes normal after the transmission abnormality, even if the reception data processing is not polled but interrupted, the process is executed. The same effect as in the first embodiment can be obtained.
[0014]
In FIG. 5, it is determined in step 31 whether the transmission is normal. If the transmission is not normal, in step 52, the reception normal timer is cleared and the process ends. If the transmission is normal, it is checked in step 51 whether or not data has been received. If no data has been received, the process ends. In step 51, if there is data reception, in step 53, the normal reception timer is compared with the set value set by the L and time setting module 42. If the normal reception timer is smaller than the set value, the process is terminated. . If the reception normal timer is equal to or longer than the set value, the data in the reception buffer 3 (143) is set in the reception data memory 16 in step 35, and the process is terminated.
[0015]
According to the second embodiment, the same effects as those of the first embodiment can be obtained even when the received data processing is polled instead of interrupted.
[0016]
Embodiment 3 FIG.
FIG. 6 is a block diagram showing a network device according to Embodiment 3 of the present invention.
In FIG. 6, 11 to 14 and 16 are the same as those in FIG. A network configuration data setting module 63 for easy setting is provided to set a reference value according to the network configuration such as the number of devices connected to the network and the amount of data handled by each device. The automatic time calculation is performed to set a time (predetermined time) during which the reception data is not read, and the reception data processing module 3 (61) does not read the set time reception data.
[0017]
In the second embodiment, the case in which the time during which the received data is not directly read is set by the time setting module 42 has been described. However, in the third embodiment, as shown in FIG. Since the network configuration data setting module 63 is provided and the time calculation module 62 performs the automatic time calculation to set the time, the setting operation can be simplified and a more user-friendly device can be obtained.
[0018]
According to the third embodiment, it is possible to easily set the time during which the reception data is not read, and it is possible to provide an easy-to-use network device.
[0019]
Embodiment 4 FIG.
FIG. 7 is a block diagram showing a network device according to Embodiment 4 of the present invention.
7, 11 to 14 and 16 are the same as those in FIG. The master device 11 is provided with a check data addition processing module 71 that always sets the specific BIT of the transmission data as the check data BIT (check bit) to 1, and the reception data processing module 4 (72) of the slave device 12 A process for determining the check data BIT is provided.
FIG. 8 is a flowchart showing the reception processing operation of the network device according to the fourth embodiment of the present invention.
[0020]
In the fourth embodiment, a check data addition processing module 71 that always sets a specific BIT of transmission data to 1 as check data is added to the master device 11, and the reception data processing module 4 (72) on the data receiving side is added. As shown in FIG. 8, in step 81, it is determined whether the check data BIT is 1 or not, and only when the check data BIT is 1, the step 35 of setting the data of the reception buffer in the reception memory is executed. The same effects as in the first, second, and third embodiments are obtained.
[0021]
Next, the processing of the reception data processing module 4 (72) will be described based on the flowchart of FIG.
At step 31, it is determined whether or not the transmission is normal. If the transmission is not normal, the process ends. If the transmission is normal, it is checked in step 51 whether or not data has been received. If no data has been received, the process ends. If there is data reception in step 51, it is determined in step 81 whether or not the check data BIT is 1, and if not, the process is terminated. If the check data BIT is 1 in step 81, the data in the reception buffer 3 (143) is set in the reception data memory 16 in step 35, and the process ends.
[0022]
According to the fourth embodiment, the same effects as in the first to third embodiments can be obtained using the check data BIT.
[0023]
【The invention's effect】
Since the present invention is configured as described above, it has the following effects.
A transmission LSI having a plurality of reception buffers used for receiving control command data, determining whether the control command data is normal or abnormal, setting the control command data in the reception buffer when the control command data is normal, and generating a reception interrupt signal; It has a reception data memory in which the control command data of the reception buffer received by the transmission LSI is written, and a reception interrupt counter that operates in response to a reception interrupt signal generated by the transmission LSI, and stores the reception buffer in accordance with the reception interrupt counter value. A reception data processing module that writes control command data to the reception data memory is provided. The reception data processing module uses the reception interrupt counter and, when the control command data returns from abnormal to normal, only the number of buffers in the plurality of reception buffers. Write the receive buffer control command data to the receive data memo. When the transmission becomes abnormal and normal, the data in the receive buffer is not written to the receive data memory as many times as the number of receive buffers, and the receive buffer of the transmission LSI is cleared when a transmission error occurs. Even if the data is cleared, a stable operation can be obtained without mistaken for the cleared data as the normal data.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a network device according to a first embodiment of the present invention.
FIG. 2 is a block diagram showing a relation of a reception buffer of a transmission LSI used in the network device according to the first embodiment of the present invention;
FIG. 3 is a flowchart illustrating a reception processing operation of the network device according to the first embodiment of the present invention.
FIG. 4 is a block diagram showing a network device according to a second embodiment of the present invention.
FIG. 5 is a flowchart showing a reception processing operation of the network device according to the second embodiment of the present invention.
FIG. 6 is a block diagram showing a network device according to a third embodiment of the present invention.
FIG. 7 is a block diagram showing a network device according to a fourth embodiment of the present invention.
FIG. 8 is a flowchart showing a reception processing operation of a network device according to a fourth embodiment of the present invention.
[Explanation of symbols]
11 master device, 12 slave device, 13 transmission LSI,
14 reception buffer in transmission LSI, 15 reception data processing module 1,
16 reception data memory, 21 interrupt generation circuit,
41 reception data processing module 2, 42 time setting module,
61 reception data processing module 3, 62 time calculation module,
63 network configuration data setting module,
71 Check data addition processing module,
72 reception data processing module 4, 141 reception buffer 1,
142 receive buffer 2, 143 receive buffer 3.

Claims (5)

制御指令データの受信に用いられる複数の受信バッファを有し、上記制御指令データの正常または異常を判定して正常のときに上記制御指令データを上記受信バッファにセットすると共に受信割込み信号を発生する伝送LSI、この伝送LSIによって受信された受信バッファの制御指令データが書込まれる受信データメモリ、及び上記伝送LSIによって発生された受信割込み信号に応じて動作する受信割込みカウンタを有すると共に上記受信割込みカウンタ値により上記受信バッファの制御指令データを上記受信データメモリに書込む受信データ処理モジュールを備え、上記受信データ処理モジュールは、上記受信割込みカウンタを用いて、上記制御指令データが異常から正常に復帰したとき、上記複数の受信バッファのバッファ数だけ上記受信バッファの制御指令データを上記受信データメモリに書込まないようにすることを特徴とするネットワーク機器。A plurality of reception buffers used for receiving the control command data; determining whether the control command data is normal or abnormal; setting the control command data in the reception buffer when the control command data is normal and generating a reception interrupt signal; A transmission LSI, a reception data memory in which control command data of a reception buffer received by the transmission LSI is written, and a reception interrupt counter operating in response to a reception interrupt signal generated by the transmission LSI; A reception data processing module that writes control command data of the reception buffer into the reception data memory according to a value, wherein the reception data processing module uses the reception interrupt counter to return the control command data from abnormal to normal When the number of buffers of the above plurality of receive buffers Network devices, characterized in that the control command data of the serial receive buffer not written in the received data memory. 制御指令データの受信に用いられる受信バッファを有し、上記制御指令データの正常または異常を判定して正常のときに上記制御指令データを上記受信バッファにセットする伝送LSI、この伝送LSIによって受信された受信バッファの制御指令データが書込まれる受信データメモリ、及び上記受信バッファの制御指令データを上記受信データメモリに書込む受信データ処理モジュールを備え、上記受信データ処理モジュールは、制御指令データが異常から正常に復帰したとき、所定時間の間、上記受信バッファの制御指令データを上記受信データメモリに書込まないようにすることを特徴とするネットワーク機器。A transmission LSI that has a reception buffer used for receiving the control command data, determines whether the control command data is normal or abnormal, and sets the control command data in the reception buffer when the control command data is normal; A reception data memory in which the control command data of the received buffer is written, and a reception data processing module in which the control command data of the reception buffer is written in the reception data memory, wherein the control data is abnormal. A network device that does not write the control command data of the reception buffer to the reception data memory for a predetermined time when the device returns to normal from the network. 上記所定時間を設定する時間設定モジュールを備えたことを特徴とする請求項2記載のネットワーク機器。3. The network device according to claim 2, further comprising a time setting module for setting the predetermined time. ネットワーク構成データを設定するネットワーク構成データ設定モジュール、このネットワーク構成データ設定モジュールによって設定されたネットワーク構成データに基づき、上記所定時間の計算を行う時間計算モジュールを備えたことを特徴とする請求項2記載のネットワーク機器。3. A network configuration data setting module for setting network configuration data, and a time calculation module for calculating the predetermined time based on the network configuration data set by the network configuration data setting module. Network equipment. チェック用ビットを含む制御指令データの受信に用いられる受信バッファを有し、上記制御指令データの正常または異常を判定して正常のときに上記制御指令データを上記受信バッファにセットする伝送LSI、この伝送LSIによって受信された受信バッファの制御指令データが書込まれる受信データメモリ、及び上記受信バッファの制御指令データのチェック用ビットをチェックし、上記チェック結果に応じて上記受信バッファの制御指令データを上記受信データメモリに書込む受信データ処理モジュールを備えたことを特徴とするネットワーク機器。A transmission LSI having a reception buffer used for receiving control command data including a check bit, determining whether the control command data is normal or abnormal, and setting the control command data in the reception buffer when normal; A reception data memory in which the control command data of the reception buffer received by the transmission LSI is written, and a check bit of the control command data of the reception buffer are checked, and the control command data of the reception buffer is changed according to the check result. A network device comprising a reception data processing module for writing the reception data in the reception data memory.
JP2003027538A 2003-02-04 2003-02-04 Network equipment Pending JP2004241926A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003027538A JP2004241926A (en) 2003-02-04 2003-02-04 Network equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003027538A JP2004241926A (en) 2003-02-04 2003-02-04 Network equipment

Publications (1)

Publication Number Publication Date
JP2004241926A true JP2004241926A (en) 2004-08-26

Family

ID=32955238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003027538A Pending JP2004241926A (en) 2003-02-04 2003-02-04 Network equipment

Country Status (1)

Country Link
JP (1) JP2004241926A (en)

Similar Documents

Publication Publication Date Title
JP6600518B2 (en) Bus system
KR20190134480A (en) Error checking for primary signal transmitted between first and second clock domains
US7069305B2 (en) Computer system and a data transfer method thereof using remote direct memory access
US8199648B2 (en) Flow control in a variable latency system
JP2010211322A (en) Network processor, reception controller, and data reception processing method
JPH11272603A (en) Bus bridge device and transaction forwarding method
CN106940684B (en) Method and device for writing data according to bits
JP2004241926A (en) Network equipment
JP4947722B2 (en) Interface control circuit and information processing apparatus
KR20050046932A (en) System for checking state of slave devices using i2c bus
JP4212508B2 (en) Packet generator
JP3750467B2 (en) USB simulation apparatus and storage medium
WO2016095340A1 (en) Method and device for determining that data is sent successfully
JP3321265B2 (en) Communication processing apparatus and debugging method thereof
CN112445744A (en) I2C communication
JP4759494B2 (en) Serial data communication system and serial data communication device
CN112765082B (en) Multi-host arbitration method, device and readable storage medium
JP5334173B2 (en) Data transfer system and retry control method
JP3401729B2 (en) Split bus control circuit
KR20070010945A (en) Spi communication method and system between host cpu and peripheral device on pda
JP2006235665A (en) Command tester
JP2011065537A (en) Data receiving system and interruption performing method
JP3473746B2 (en) Data transmission / reception circuit
WO2010061482A1 (en) Testing apparatus, serial transmission system, program, and recording medium
CN117411594A (en) Data packet processing system, method, terminal and medium based on USB speed reduction bridge and applied to USB slave machine