JP2004241535A - Resistance varying element and method of manufacturing it - Google Patents

Resistance varying element and method of manufacturing it

Info

Publication number
JP2004241535A
JP2004241535A JP2003028014A JP2003028014A JP2004241535A JP 2004241535 A JP2004241535 A JP 2004241535A JP 2003028014 A JP2003028014 A JP 2003028014A JP 2003028014 A JP2003028014 A JP 2003028014A JP 2004241535 A JP2004241535 A JP 2004241535A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
layer
lt
varying
recording
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003028014A
Other languages
Japanese (ja)
Inventor
Akito Miyamoto
Tadashi Morimoto
Hideyuki Tanaka
明人 宮本
廉 森本
英行 田中
Original Assignee
Matsushita Electric Ind Co Ltd
松下電器産業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a resistance varying element superior in reliability for suppressing variation in the characteristic of a resistance varying element using a phase varying material for recording layer, and to provide a method of manufacturing it. <P>SOLUTION: The resistance varying element has a first electrode 3, and a dielectric layer 4 and a recording layer 7 with a contact hole 5 formed over them provided on a substrate 1. The recording layer 7 is sandwiched by the first electrode 3 and a second electrode 8. A resistance value of the layer 7 is varied by an electrical pulse impressed between the electrode 3 and the electrode 8. A contact layer 6 of the recording layer is formed between the dielectric layer 4 and the recording layer 7. The contact layer 6 is preferably formed by group 2-6 semiconductor (e.g. ZnS) and preferably includes SiO<SB>2</SB>. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【0001】 [0001]
【発明の属する技術分野】 BACKGROUND OF THE INVENTION
本発明は、相変化を利用した抵抗変化型不揮発性メモリデバイスの構成および製造方法に関するものである。 The present invention relates to a configuration and a manufacturing method of utilizing a phase-change resistive nonvolatile memory device.
【0002】 [0002]
【従来の技術】 BACKGROUND OF THE INVENTION
近年、携帯電話や携帯情報端末(PDA)においても、大量の画像情報を扱うニーズが多くなり、高速、低消費電力かつ小型大容量な不揮発性メモリが切望されている。 Recently, in mobile phones and personal digital assistant (PDA), it increases the need to handle a large amount of image information, high-speed, low power consumption and small size high-capacity non-volatile memory is desired. 中でも、結晶状態によってバルクの抵抗値が変化する特性を利用したメモリ、いわゆる相変化型メモリデバイスが、超高集積でかつ不揮発性動作が可能なメモリとして近年、注目を集めている。 Above all, a memory which utilizes a characteristic that the resistance value of the bulk is changed depending on the crystal state, so-called phase-change memory device, in recent years as a memory capable ultra high integration and, nonvolatile operation, has attracted attention. このメモリデバイスはカルコゲン元素で構成される相変化材料を2つの電極材料で挟んだ単純な構造をしており、2極間に電流を流して相変化材料にジュール熱を加え、結晶状態を変化(非晶質相←→結晶相)させることにより電気的スイッチングを実現している。 The memory device is of a simple structure sandwiched between two electrodes material composed phase change material in a chalcogen element, Joule heat is added by applying a current to the phase change material in 2 machining gap, change the crystalline state It is realized electrical switching by (amorphous phase ← → crystal phase). 例えばGeSbTe系の相変化材料などでは複数の結晶相が混在しており、原理的に2極間の抵抗値をアナログ的に変化させることも可能なため、デジタル回路のメモリ以外にアナログ(多値の)メモリとしても期待されている。 For example, in such phase change material GeSbTe system has a plurality of crystal phases are mixed, in principle for also possible to change the resistance value of 2 interpolar in an analog manner, an analog (multilevel besides memory of the digital circuit It is also expected as of) memory. メモリ活性領域の結晶状態は室温で極めて安定であるため、10年を超える記憶保持も十分可能であるとされる。 Since the crystalline state of the memory active areas is very stable at room temperature, are stored and held in excess of 10 years is sufficiently possible.
【0003】 [0003]
相変化材料を使用するメモリデバイスのデバイス構造、動作理論についてはオブシンスキーらにより開示されている(例えば特許文献1、特許文献2、特許文献3)。 Device structure of the memory device using a phase change material, the theory of operation is disclosed by Ovshinsky, et al (for example, Patent Document 1, Patent Document 2, Patent Document 3).
【0004】 [0004]
【特許文献1】 [Patent Document 1]
米国特許第5166758号公報【特許文献2】 U.S. Patent No. 5166758 [Patent Document 2]
米国特許第5296716号公報【特許文献3】 U.S. Patent No. 5296716 [Patent Document 3]
特表平11−510317号公報【0005】 Japanese Unexamined Patent Publication No. Hei 11-510317 [0005]
【発明が解決しようとする課題】 [Problems that the Invention is to Solve
しかしながら、これらのメモリデバイスを製造するためには、成膜技術やデバイスの微細化技術が必要であり、その製造方法の開発が望まれている。 However, in order to produce these memory devices, requires deposition technology and devices miniaturization technology, it has been desired development of a manufacturing method thereof. しかし従来技術にはこれらのデバイスの詳細な製造方法は開示されていない。 However, the prior art detailed process for the preparation of these devices is not disclosed. また、我々が鋭意検討を行ったところカルコゲン元素を含んだ記録層をスパッタリング法で成膜した結果、コンタクトホール周辺に記録層の膨らみ(ボイド)が生じてしまい、電極の段切れや抵抗変化素子の特性のばらつきを生じる原因であることが明らかとなり、この課題を解決する本発明を見いだすことになった。 In addition, the results that we have forming the recording layer containing a chalcogen element was subjected to extensive studies by the sputtering method, swelling of the recording layer in the peripheral contact hole will be (void) occurs, disconnection and resistance change element of the electrode becomes clearly a cause for variations in the characteristics had to find the present invention to solve this problem. さらに、抵抗変化素子を実用上の信頼性を向上させることや、スイッチング特性の向上が求められている。 Additionally, and to improve the practical reliability variable resistance element, the improvement of the switching characteristics are required.
【0006】 [0006]
また、これらのメモリデバイスの実用化には、従来の半導体製造工程で一環して製造できることが低コスト化、量産性を図るためにも必要とされている。 Further, in the practical application of these memory devices, can be prepared by part in the conventional semiconductor manufacturing process is needed in order to reduce cost, mass productivity.
【0007】 [0007]
本発明は前記従来の課題を解決し、抵抗変化素子および製造方法を提供する事を目的とする。 The present invention solves the conventional problems above, it is an object to provide a variable resistance element and a manufacturing method.
【0008】 [0008]
【課題を解決するための手段】 In order to solve the problems]
前記の目的を達成するため、第1と第2の電極を備えた抵抗変化素子であって、前記電極間に設けられている誘電体層と記録層の間に記録層の密着層を設けることを特徴とする抵抗変化素子としたものであり、これにより信頼性が向上する。 To achieve the above object, a variable resistance element having a first and second electrode, providing a contact layer of the recording layer between the dielectric layer and the recording layer provided between the electrodes the is obtained by a variable resistance element, wherein, thereby improving the reliability. また、抵抗変化素子の記録層の膜厚を15nm以下にすることにより低電力高速動作が可能となる。 The low power, high speed operation is enabled by setting the film thickness of the recording layer of the resistance variable element to 15nm or less.
【0009】 [0009]
また、抵抗変化素子の製造において、記録層の堆積がスパッタリング法でおこなわれ、スパッタリングガス圧が0.4(±0.1)Pa以下であることを特徴とすることにより前記課題のコンタクトホール周辺部のボイドを抑制することが達成でき、信頼性に優れた抵抗変化素子が提供できる。 In the production of the variable resistance element, the deposition of the recording layer is performed by sputtering, the contact holes around the object by sputtering gas pressure is equal to or is 0.4 (± 0.1) Pa less it can be achieved to suppress the voids parts, it can be provided excellent resistance variable element reliability. さらに、従来の半導体製造工程を利用できるため低コスト化で量産性に優れた製造が可能となる。 Furthermore, manufacture suitable for mass production at low cost because it can use the conventional semiconductor manufacturing process can be realized.
【0010】 [0010]
本発明の請求項1に記載の発明は、基板上に第1の電極とその上部にコンタクトホールが形成された誘電体層および記録層が設けられ、第2の電極で記録層が挟持され、前記第1の電極および第2の電極間に電気的パルスを印加することにより抵抗値が変化する記録層を備えた抵抗変化素子であって、前記誘電体層と記録層の間に記録層の密着層を設けることを特徴とする抵抗変化素子としたものであり、これによりデバイスの記録層の密着性が向上し、特性ばらつきの低減、サイクル特性および信頼性に優れた抵抗変化素子が実現できる作用を有する。 According to a first aspect of the present invention, the first electrode and the dielectric layer and the recording layer where a contact hole is formed in the upper portion is provided on a substrate, the recording layer is sandwiched by the second electrode, a variable resistance element having a recording layer in which the resistance value is changed by applying an electrical pulse between the first electrode and the second electrode, the recording layer between the dielectric layer and the recording layer is obtained by a variable resistance element and providing a contact layer, thereby improving the adhesion of the recording layer of the device, reduction in characteristic variation, the cycle characteristics and reliability superior resistance variable element can be realized It is having an effect. 密着層としては、請求項2に記載のように、密着層が酸化物、窒素酸化物、窒化物、フッ化物、硫化物、塩化物、硼化物、燐化物、窒素炭化物、あるいはこれらの混合物から少なくとも1種以上選ばれてなることを特徴とする抵抗変化素子であり、より好ましくは、請求項3に記載した密着層が硫化物から構成されていることを特徴とする抵抗変化素子としたものであり、具体的に請求項4に記載したように密着層がZnSとSiO から構成されていることを特徴とする抵抗変化素子としたものである。 The adhesion layer, as claimed in claim 2, the adhesion layer is an oxide, nitrogen oxides, nitrides, fluorides, sulfides, chlorides, borides, phosphides, nitrogen carbide, or mixtures thereof, a variable resistance element, characterized by comprising selected at least one or more, more preferably, those adhesive layer according to claim 3 has a variable resistance element, characterized in that it is composed of a sulfide , and the one in which the adhesion layer as described in concrete according to claim 4 has a variable resistance element, characterized in that it is composed of ZnS and SiO 2. これにより、抵抗変化の際に生じる膜剥離を抑制し、素子特性のばらつきの低減、サイクル特性および信頼性に優れた抵抗変化素子を提供できる作用を有する。 Thus, the film peeling caused when the resistance change is suppressed, with reduced variations in the device characteristics, the effect capable of providing a variable resistance element which is excellent in cycle characteristics and reliability.
【0011】 [0011]
本発明の請求項5に記載の発明は、基板上に第1の電極とその上部にコンタクトホールが形成された誘電体層および記録層が設けられ、第2の電極で記録層が挟持され、前記第1の電極および第2の電極間に電気的パルスを印加することにより抵抗値が変化する記録層を備えた抵抗変化素子であって、前記記録層の膜厚が15nm以下であることを特徴とする抵抗変化素子としたものであり、これにより低電力駆動、スイッチング速度の高速化が可能となる作用を有する。 The invention described in claim 5 of the present invention, the first electrode and the dielectric layer and the recording layer where a contact hole is formed in the upper portion is provided on a substrate, the recording layer is sandwiched by the second electrode, a variable resistance element having a recording layer in which the resistance value is changed by applying an electrical pulse between the first electrode and the second electrode, the film thickness of the recording layer is 15nm or less It is obtained by a variable resistance element, wherein, thereby having low power drive, effects the switching speed becomes possible.
【0012】 [0012]
請求項6に記載の本発明は、請求項1および5に記載の記録層が、カルコゲン元素S、Se、Te、の中から選ばれる一種以上を含む化合物から構成され、かつ、請求項1および5に記載の第1および第2電極がTi、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Ru、Ptから少なくとも一種以上選ばれる単体、もしくはその化合物であることを特徴とする抵抗変化素子としたものであり、具体的には、請求項7に記載のように記録層の組成比が、Teが30〜60%、Geが10〜40%、Sbが10〜40%から構成されることを特徴とする抵抗変化素子としたものであり、これにより信頼性に優れた抵抗変化素子を提供できる作用を有する。 The present invention of claim 6, the recording layer according to claim 1 and 5, chalcogen element S, Se, Te, is composed of a compound containing one or more kinds selected from among, and claim 1 and the first and second electrodes according to 5 Ti, Zr, to Hf, V, Nb, Ta, Cr, Mo, W, Ru, alone is selected at least one kind from Pt, or being a compound thereof is obtained by a variable resistance element, specifically, the composition ratio of the recording layer as claimed in claim 7, Te is 30 to 60% Ge is 10% to 40%, and Sb is 10-40% is obtained by a variable resistance element, characterized in that it is constructed, it has an action thereby providing superior resistance variable element reliability.
【0013】 [0013]
本発明の請求項8に記載の発明は、基板上に第1の電極とその上部にコンタクトホールが形成された誘電体層および記録層が設けられ、第2の電極で記録層が挟持され、前記第1の電極および第2の電極間に電気的パルスを印加することにより抵抗値が変化する記録層を備えた抵抗変化素子であって、前記記録層の堆積がスパッタリング法でおこなわれ、スパッタリングガス圧が0.4(±0.1)Pa以下であることを特徴とする抵抗変化素子の製造方法としたものである。 The invention of claim 8 of the present invention, the first electrode and the dielectric layer and the recording layer where a contact hole is formed in the upper portion is provided on a substrate, the recording layer is sandwiched by the second electrode, a variable resistance element having a recording layer in which the resistance value is changed by applying an electrical pulse between the first electrode and the second electrode, the deposition of the recording layer is performed by sputtering, sputtering gas pressure is obtained by the manufacturing method of the variable resistance element, characterized in that at 0.4 (± 0.1) Pa or less. より好ましくは0.1(±0.1)Pa以下のスパッタリング圧力である。 More preferably sputtering pressure of 0.1 (± 0.1) Pa or less. また、請求項9には前記記録層が、カルコゲン元素を少なくとも一種以上含む記録層からなることを特徴とする抵抗変化素子の製造方法としたものであり、これにより、コンタクホール周辺に生じる記録層のボイドを抑制することができ、素子特性のばらつきの低減および信頼性に優れた抵抗変化素子を提供できる作用を有する。 Further, the recording layer to claim 9, which has a manufacturing method of the variable resistance element characterized in that it consists of a recording layer containing at least one kind of chalcogen elements, thereby, the recording layer generated around contactee Hall it is possible to suppress the voids, has an action that can provide an excellent resistance variable element to the reduction and reliability of variation of the element characteristic. また、従来の半導体製造工程を利用でき、低コストで量産性に優れた抵抗変化素子が実現できる作用を有する。 Also, available conventional semiconductor manufacturing process has the effect of excellent resistance variable element in mass productivity at low cost can be realized.
【0014】 [0014]
本発明の請求項10に記載の発明は記録層の組成を規定したものであり、請求項8および9に記載の記録層が、カルコゲン元素S、Se、Te、の中から選ばれる一種以上を含み、カルコゲン元素以外が、C、Si、Ge、Sn、P、As、Sb、Ag、In、の中から選ばれる1種以上の元素を含む化合物であることを特徴とする抵抗変化素子の製造方法としたものであり、具体的には、請求項11に記載したように請求項8および9記載の記録層が、Te、Ge、Sbから構成される化合物であることを特徴とする抵抗変化素子の製造方法で、より好ましくは、請求項12に記載したように記録層の組成比が、Teが30〜60%、Geが10〜40%、Sbが10〜40%から構成されることを特徴とする請求項8〜11記載の抵抗変 The invention according to claim 10 of the present invention is obtained by defining the composition of the recording layer, the recording layer according to claim 8 and 9, the chalcogen element S, Se, Te, one or more selected from among wherein, prepared except chalcogen elements, C, Si, Ge, Sn, P, as, Sb, Ag, of the variable resistance element, characterized in that in, is a compound containing one or more elements selected from among is obtained by the method, specifically, the resistance change recording layer according to claim 8 and 9, wherein as set forth in claim 11, to Te, Ge, characterized in that it is a compound composed of Sb the manufacturing method of the element, more preferably, the composition ratio of the recording layer as described in claim 12, Te is 30 to 60%, Ge is 10-40%, Sb is constructed from 10-40% claims, characterized in 8-11 resistance varying according 素子の製造方法としたものである。 It is obtained by the manufacturing method for the device. これによりコンタクホール周辺に生じる記録層のボイドを抑制することが可能となり、電極の段切れの抑制、さらに素子特性のばらつきの低減および信頼性に優れた抵抗変化素子を提供できる作用を有する。 Thus it is possible to suppress the voids of the recording layer generated around contactee holes, suppression of disconnection of the electrode, further has an action that can provide an excellent resistance variable element to the reduction and reliability of variation of the element characteristic. また、従来の半導体製造工程を利用でき、低コストで量産性に優れた抵抗変化素子の製造方法を提供できる作用を有する。 Also, available conventional semiconductor manufacturing process, has an action that can provide a manufacturing method excellent resistance variable element in mass productivity at low cost.
【0015】 [0015]
本発明の請求項13に記載の発明は、第1および第2電極を規定したもので、請求項8に記載の第1および第2電極がTi、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Ru、Ptから少なくとも一種以上選ばれる単体、もしくはその化合物であることを特徴とする抵抗変化素子の製造方法としたものであり、より具体的には請求項14に記載したように、請求項8に記載の第1および第2電極がRuおよびPtである事を特徴とする抵抗変化素子の製造方法としたものである。 The invention according to claim 13 of the present invention, which defines the first and second electrodes, Ti is the first and second electrode according to claim 8, Zr, Hf, V, Nb, Ta, Cr , Mo, W, is obtained by Ru, alone is selected at least one kind from Pt, or a manufacturing method of the variable resistance element which is a compound thereof, more specifically as described in claim 14 the one in which the first and second electrode according to claim 8 is a method of manufacturing a resistance variable element, characterized in that a Ru and Pt. これによりコンタクホール周辺に生じる記録層のボイドを抑制することが可能となり、電極の段切れの抑制、さらに素子特性のばらつきの低減および信頼性に優れた抵抗変化素子を提供できる作用を有する。 Thus it is possible to suppress the voids of the recording layer generated around contactee holes, suppression of disconnection of the electrode, further has an action that can provide an excellent resistance variable element to the reduction and reliability of variation of the element characteristic. また、従来の半導体製造工程を利用でき、低コストで量産性に優れた抵抗変化素子の製造方法を提供できる作用を有する。 Also, available conventional semiconductor manufacturing process, has an action that can provide a manufacturing method excellent resistance variable element in mass productivity at low cost.
【0016】 [0016]
【発明の実施の形態】 DETAILED DESCRIPTION OF THE INVENTION
(実施例1) (Example 1)
本発明の実施例1を図面(図1)に基づいて説明する。 It will be described with reference to Example 1 of the present invention with reference to the drawings (Fig. 1).
【0017】 [0017]
本発明の密着層を用い抵抗変化素子を作製し、その電気特性を評価することにより、本発明の有効性、実用性を検証した。 To produce a variable resistance element using the adhesive layer of the present invention, by evaluating the electric characteristics, the effectiveness of the present invention was verified practicality.
【0018】 [0018]
まず、シリコンウエハ基板1に熱酸化膜2を成長させた基体を用い、この基体の上部にスパッタ法により、ルテニウム(Ru)の第1電極を製膜し、フォトリソグラフィーでレジスト膜のパターンを形成した後、ドライエッチング法により第1電極パターン3を形成した。 First, using a substrate having a silicon wafer substrate 1 is grown a thermal oxide film 2, formed by sputtering on top of the substrate, to form a film of the first electrode of the ruthenium (Ru), the pattern of the resist film by photolithography after, to form a first electrode pattern 3 by dry etching. 次に、誘電体層としてシリコン酸化膜(SiO )4をプラズマCVD法で形成し、フォトリソグラフィー、ドライエッチングにより0.6μmφのコンタクトホール5を形成した。 Next, a silicon oxide film (SiO 2) 4 formed by a plasma CVD method as a dielectric layer, photolithography, to form the contact hole 5 of 0.6μmφ by dry etching. 次に、本発明の密着層6をスパッタ法により成膜した。 Then, an adhesion layer 6 of the present invention was formed by sputtering. このとき用いた誘電材料はZnS−SiO であった。 Dielectric materials used this time was ZnS-SiO 2.
【0019】 [0019]
次にスパッタ法によりGeSbTeからなるカルコゲナイド材料(記録層)7を厚さ100nm製膜し、その上部に第2電極となるRu金属を形成した。 Then thickness 100nm film formation of the chalcogenide material (recording layer) 7 formed of GeSbTe by a sputtering method to form a Ru metal serving as a second electrode thereon. 第2電極パターン8を形成するためにフォトリソグラフィー、ドライエッチングを行い、次に、記録層のドライエッチングを行い、最後に保護層9をプラズマCVD法で作製し、抵抗変化素子を作製した。 Photolithography to form a second electrode pattern 8, by dry etching, then, dry etching is performed of the recording layer, and finally to prepare a protective layer 9 in a plasma CVD method to produce a variable resistance element.
【0020】 [0020]
この抵抗変化素子に10ns〜100nsの電流パルスを印加し、セット、リセットの電気評価したところ、150μAで30kΩ(高抵抗状態)から1kΩ(低抵抗状態)に変化した。 Applying a current pulse of 10ns~100ns this variable resistance element, set, it was electrical evaluation of reset, changed from 30 k.OMEGA (high resistance state) to 1 k [Omega (low resistance state) in 150 .mu.A. また、繰り返しも良好で、少なくとも10 回以上安定性に動作し、安定性に優れた抵抗変化素子が作製できた。 Moreover, repeated also good, works at least 10 4 times higher stability, excellent stability resistive elements could be produced.
【0021】 [0021]
比較例として密着層6を設けない抵抗変化素子を実施例1と同様に作製した。 The variable resistance element provided with no adhesion layer 6 as a comparative example was produced in the same manner as in Example 1. 結果は繰り返し特性が数十回程度であった。 The results repetition characteristics was about dozens of times. これにより本発明の密着層を設けた抵抗変化素子が繰り返し特性、安定性の面で有効であることが明らかとなった。 Thus repetition characteristic resistance change element having a contact layer of the present invention, to be effective in terms of stability was revealed. また、従来の半導体製造工程を利用して製造が可能であり量産性にも優れていることがわかる。 It is also found to be excellent in and mass production can be manufactured using conventional semiconductor fabrication processes. なお、実施例1で用いた記録層の組成はGe Sb Te であった。 The composition of the recording layer used in Example 1 was Ge 2 Sb 2 Te 5.
【0022】 [0022]
なお、上記の実施例においては、密着層6を構成する材料をZnS−SiO としたが、SiO は必須の成分でなく、任意の成分である。 Incidentally, in the above example, the material constituting the adhesion layer 6 was ZnS-SiO 2, SiO 2 is not an essential component, an optional component. また、ZnSに限られず、ZnSe、ZnOのような、2族−6族の半導体から密着層6を構成してもよい。 The invention is not limited to ZnS, ZnSe, such as ZnO, may constitute the adhesion layer 6 from the Group 2 -6 semiconductors. ただし、密着層6としては、ZnSまたはZnSeが好ましく、ZnSがより好ましい。 However, as the adhesion layer 6, ZnS or ZnSe is preferable, ZnS is more preferable. また、密着層6としては、金属硫化物、たとえば、ZnS以外にMnS、FeS、NiS、CdS、SnS、PbS、CuS、HgS、Ag Sを用いても良い。 As the adhesion layer 6, a metal sulfide, for example, MnS besides ZnS, FeS, NiS, CdS, SnS, PbS, CuS, HgS, may be used Ag 2 S.
(実施例2) (Example 2)
実施例1と同様に、シリコンウエハ基板1に熱酸化膜2を成長させた基体を用い、この基体の上部にスパッタ法により、ルテニウム(Ru)の第1電極を製膜し、フォトリソグラフィーでレジスト膜のパターンを形成した後、ドライエッチング法により第1電極パターン3を形成した。 As in Example 1, using the substrate having the silicon wafer substrate 1 is grown a thermal oxide film 2 by sputtering on top of the substrate, to form a film of the first electrode of the ruthenium (Ru), the resist by photolithography after forming the pattern of the film, to form the first electrode pattern 3 by dry etching. 次に、誘電体層としてシリコン酸化膜(SiO )4をプラズマCVD法で形成し、フォトリソグラフィー、ドライエッチングにより0.6μmφのコンタクトホール5を形成した。 Next, a silicon oxide film (SiO 2) 4 formed by a plasma CVD method as a dielectric layer, photolithography, to form the contact hole 5 of 0.6μmφ by dry etching. 次に、本発明の密着層6をスパッタ法により成膜した。 Then, an adhesion layer 6 of the present invention was formed by sputtering. このとき用いた誘電材料はZnS−SiO であった。 Dielectric materials used this time was ZnS-SiO 2.
【0023】 [0023]
次に本発明の記録層7を厚さ15nmでスパッタ法により製膜し、その上部に第2電極8となるRu金属を形成した。 To form a film by then sputtering in a thickness of 15nm recording layer 7 of the present invention, to form a Ru metal serving as the second electrode 8 thereon. 第2電極8を形成するためにフォトリソグラフィー、ドライエッチングを行ってRu金属をパターニングし、次に、記録層7のドライエッチングを行い、最後に保護層9をプラズマCVD法で作製し、抵抗変化素子を作製した。 Photolithography to form the second electrode 8, dry etching is performed to pattern the Ru metal, then, dry etching is performed of the recording layer 7, and finally a protective layer 9 was prepared by plasma CVD, resistance change a device was prepared.
【0024】 [0024]
この抵抗変化素子に10ns〜100nsの電流パルスを印加し、セット、リセットの電気評価したところ、記録層7の膜厚が100nmで作製した抵抗変化素子に比べて、電流パルス時間および電流量が約1桁低減でき、低消費電力な抵抗変化素子が作製できた。 The variable resistance element by applying a current pulse of 10Ns~100ns, set, were electrical evaluation of the reset, the thickness of the recording layer 7 as compared to the variable resistance element manufactured in 100 nm, a current pulse time and the current amount of about 1 digit can be reduced, low power consumption resistive elements could be produced. なお、実施例2で用いた記録層の組成はGe Sb Te であり、また、第1電極3および第2電極8は高融点金属もしくはその化合物であれば特に制限はなく本実施例2で使用したRu金属の他にTi、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Ptなどが挙げられる。 In Examples the composition of the recording layer used in 2 a Ge 2 Sb 2 Te 5, also, the first electrode 3 and the second electrode 8 in this embodiment is not particularly limited as long as it is a refractory metal or a compound thereof in addition to Ti of Ru metal used in 2, Zr, Hf, V, Nb, Ta, Cr, Mo, W, Pt, and the like.
【0025】 [0025]
なお、上記の実施例2では、記録層7の膜厚を15nmとしたが、5〜20nmの範囲であることが好ましい。 In the above second embodiment, the thickness of the recording layer 7 is set to 15 nm, preferably in the range of 5 to 20 nm. 特に、記録層7の膜厚が膜厚が小さくなれば小さくなるほど、電流パルス時間および電流量を低減することができる。 In particular, as the thickness of the recording layer 7 is reduced the smaller the film thickness, it is possible to reduce the current pulse time and the current amount.
(実施例3) (Example 3)
本発明の実施例3について説明する。 It is described in Example 3 of the present invention.
【0026】 [0026]
まず、シリコンウエハ基板1に熱酸化膜2を成長させた基体を用い、この基体の上部にスパッタ法により、ルテニウム(Ru)を製膜し、フォトリソグラフィーでレジスト膜のパターンを形成した後、ドライエッチング法により第1電極3をパターニングして形成した。 First, using a substrate having a silicon wafer substrate 1 is grown a thermal oxide film 2 by sputtering on top of the substrate, to form a film of ruthenium (Ru), after forming a pattern of the resist film by photolithography, dry It was formed by patterning the first electrode 3 by etching. 次に、誘電体層としてシリコン酸化膜(SiO )4をプラズマCVD法で形成し、フォトリソグラフィー、ドライエッチングにより0.6μmφのコンタクトホール5を形成した。 Next, a silicon oxide film (SiO 2) 4 formed by a plasma CVD method as a dielectric layer, photolithography, to form the contact hole 5 of 0.6μmφ by dry etching.
【0027】 [0027]
次に、本発明の密着層6をスパッタ法により成膜した。 Then, an adhesion layer 6 of the present invention was formed by sputtering. このとき用いた誘電材料はZnS−SiO であった。 Dielectric materials used this time was ZnS-SiO 2. 次にスパッタリング法により本発明のスパッタリング条件のアルゴンガス圧0.26(±0.1)Paの条件でGeSbTeからなる記録層7を厚さ100nm製膜した。 Was then thickness 100nm film formation of the recording layer 7 made of GeSbTe in the conditions of an argon gas pressure of 0.26 (± 0.1) Pa sputtering conditions of the present invention by sputtering. このときの基板温度は室温で、スパッタリングレートは3nm/sであった。 The substrate temperature at this time is at room temperature, the sputtering rate was 3 nm / s. 次に、その上部に第2電極8となるRu金属を形成した。 Next, to form a Ru metal serving as the second electrode 8 thereon. 第2電極8を形成するためにRu金属に対してフォトリソグラフィー、ドライエッチングを行ってパターニングし、次に、記録層7のドライエッチングを行い、最後に保護層9をプラズマCVD法で作製し、抵抗変化素子を作製した。 Photolithography respect Ru metal to form the second electrode 8, is patterned by dry etching, then, dry etching is performed of the recording layer 7, and finally a protective layer 9 was prepared by the plasma CVD method, the resistance change element was fabricated.
【0028】 [0028]
この抵抗変化素子に10ns〜100nsの電流パルスを印加し、セット、リセットの電気評価したところ、高抵抗状態から低抵抗状態に変化した。 The variable resistance element by applying a current pulse of 10Ns~100ns, set, were electrical evaluation of the reset, and changes from the high resistance state to the low resistance state. また、繰り返しも良好で、安定性に優れた抵抗変化素子が作製できた。 Moreover, it repeated also good, excellent stability resistive elements could be produced.
【0029】 [0029]
比較例として記録層7をスパッタリング法でアルゴンガス圧1.3(±0.1)Pa、および0.65(±0.1)Paで製膜する事以外は実施例3と同様な抵抗変化素子を作製し電気特性評価を行った。 Argon gas pressure 1.3 recording layer 7 by a sputtering method as a comparative example (± 0.1) Pa, and 0.65 (± 0.1) is similar to the resistance change as in Example 3 except that to a film in Pa a device was produced was subjected to electrophoresis characterization. 結果は抵抗値のばらつきや、繰り返し特性不良などが生じる素子特性となった。 Results and variation in resistance became device characteristics, etc. occur repeatedly defective characteristics.
【0030】 [0030]
また、我々は、さらに鋭意努力しこれら抵抗値ののばらつきや繰り返し特性不良を調べたところ、記録層7の製膜の際、コンタクトホール周辺部に形成される記録層の膨らみ(ボイド)が素子の抵抗値のばらつきや素子特性に影響を与えていることを見い出した。 We also further extensive efforts and was examined for the variations and the repetition characteristics defects such resistance, when the film of the recording layer 7, bulging of the recording layer formed in the contact hole periphery (void) is element It was found to be affecting the variations and elements characteristic of the resistance value.
【0031】 [0031]
さらに詳細に検討した結果、記録層7に生じるボイドはスパッタリング圧力に依存することを見い出だし、これらの課題解決に至った。 Results of further detailed study, voids generated in the recording layer 7 is onsets have seen that depend on the sputtering pressure, led to address these issues. 従って、記録層7の製膜の際、本発明の製造法によりスパッタリング圧力を0.4(±0.1)Pa以下にすることにより信頼性に優れた抵抗変化素子が製造することがきる。 Therefore, when the film of the recording layer 7, wear that excellent resistance variable element reliability by sputtering pressure to 0.4 (± 0.1) Pa less by the production method of the present invention is manufactured. より好ましくは0.1(±0.1)Pa以下のスパッタリング圧力であった。 More preferably has a sputtering pressure of 0.1 (± 0.1) Pa or less. 図2に比較例として作製したボイドが生じた抵抗変化素子の断面模式図を、また、図3に本発明のスパッタリング圧力で作製した抵抗変化素子の断面模式図を示す。 The cross section view of a variable resistance element voids occurred fabricated as a comparative example in FIG. 2, also shows a schematic cross section of a variable resistance element manufactured in sputtering pressure of the present invention in FIG.
【0032】 [0032]
なお、実施例3で用いた記録層の組成はGe Sb Te であり、また、第1および第2電極は高融点金属もしくはその化合物であれば特に制限はなく本実施例3で使用したRu金属の他にTi、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Ptなどが挙げられる。 The composition of the recording layer used in Example 3 was Ge 2 Sb 2 Te 5, also, the first and second electrodes used in the third embodiment is not particularly limited as long as it is a refractory metal or a compound thereof in addition to Ti of the Ru metal, Zr, Hf, V, Nb, Ta, Cr, Mo, W, Pt, and the like.
【0033】 [0033]
【発明の効果】 【Effect of the invention】
以上のように本発明の抵抗変化素子は信頼性に優れ、また、本発明の製造方法により、従来の半導体製造工程を利用して、低コストで量産性に優れた信頼性の高い抵抗変化素子が実現できる。 Is a reliable resistance element of the present invention as described above, also by the production method of the present invention, by utilizing a conventional semiconductor manufacturing process, a high resistance change element reliability with excellent mass productivity at low cost There can be realized.
【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS
【図1】本発明の実施例1に係る抵抗変化素子の断面模式図【図2】本発明の実施例3に係る比較例の抵抗変化素子の断面模式図【図3】本発明の実施例3に係る抵抗変化素子の断面模式図【符号の説明】 Example of cross-sectional schematic view of a resistance element of the comparative example according to the third embodiment of a cross-sectional schematic view of a variable resistance element according to Embodiment 1 of the present invention the present invention, FIG 3 shows the present invention schematic cross-sectional view of a variable resistance element according to 3 [description of symbols]
1・・・シリコンウエハ基板2・・・シリコン熱酸化膜3・・・第1電極4・・・誘電体層5・・・コンタクトホール部6・・・密着層7・・・記録層8・・・第2電極9・・・保護層10・・・コンタクトホール部のボイド 1 ... silicon wafer substrate 2 ... silicon thermal oxide film 3 ... first electrode 4 ... dielectric layer 5 ... contact hole 6 ... adhesion layer 7 ... recording layer 8, .. voids of the second electrode 9 ... protective layer 10 ... contact hole

Claims (14)

  1. 基板上に第1の電極とその上部にコンタクトホールが形成された誘電体層および記録層が設けられ、第2の電極で記録層が挟持され、前記第1の電極および第2の電極間に電気的パルスを印加することにより抵抗値が変化する記録層を備えた抵抗変化素子であって、前記誘電体層と記録層の間に記録層の密着層を設けることを特徴とする抵抗変化素子。 The first electrode and the dielectric layer and the recording layer where a contact hole is formed in the upper portion is provided on a substrate, the recording layer is sandwiched by the second electrode, between the first electrode and the second electrode a variable resistance element having a recording layer in which the resistance value is changed by applying an electric pulse, the variable resistance element and providing a contact layer of the recording layer between the dielectric layer and the recording layer .
  2. 密着層が酸化物、窒素酸化物、窒化物、フッ化物、硫化物、塩化物、硼化物、燐化物、窒素炭化物、あるいはこれらの混合物から少なくとも1種以上選ばれてなることを特徴とする請求項1に記載の抵抗変化素子。 Adhesion layer oxides, nitrogen oxides, nitrides, fluorides, sulfides, chlorides, borides, claims and characterized by being selected at least one kind of phosphorus compound, nitrogen carbide, or mixtures thereof, variable resistance element according to claim 1.
  3. 密着層が硫化物から構成されていることを特徴とする請求項1に記載の抵抗変化素子。 Variable resistance element according to claim 1, the adhesion layer is characterized by being composed of a sulfide.
  4. 密着層がZnSとSiO から構成されていることを特徴とする請求項1〜3に記載の抵抗変化素子。 Variable resistance element according to claims 1 to 3 adhesion layer is characterized by being composed of ZnS and SiO 2.
  5. 基板上に第1の電極とその上部にコンタクトホールが形成された誘電体層および記録層が設けられ、第2の電極で記録層が挟持され、前記第1の電極および第2の電極間に電気的パルスを印加することにより抵抗値が変化する記録層を備えた抵抗変化素子であって、前記記録層の膜厚が15nm以下であることを特徴とする抵抗変化素子。 The first electrode and the dielectric layer and the recording layer where a contact hole is formed in the upper portion is provided on a substrate, the recording layer is sandwiched by the second electrode, between the first electrode and the second electrode a variable resistance element having a recording layer in which the resistance value is changed by applying an electric pulse, the variable resistance element, wherein the thickness of the recording layer is 15nm or less.
  6. 記録層が、カルコゲン元素S、Se、Te、の中から選ばれる一種以上を含む化合物から構成され、かつ、請求項1および5に記載の第1および第2電極がTi、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Ru、Ptから少なくとも一種以上選ばれる単体、もしくはその化合物であることを特徴とする請求項1〜5に記載の抵抗変化素子。 Recording layer, chalcogen element S, Se, Te, is composed of a compound containing one or more kinds selected from among, and, Ti is the first and second electrode according to claim 1 and 5, Zr, Hf, V , Nb, Ta, Cr, Mo, W, Ru, variable resistance element according to claim 1, wherein the at least one or more single selected or a compound from Pt.
  7. 記録層の組成比が、Teが30〜60%、Geが10〜40%、Sbが10〜40%から構成されることを特徴とする請求項6に記載の抵抗変化素子 The composition ratio of the recording layer, Te is 30 to 60% Ge is 10% to 40%, the resistance change device according to claim 6, Sb is characterized in that it is composed of 10-40%
  8. 基板上に第1の電極とその上部にコンタクトホールが形成された誘電体層および記録層が設けられ、第2の電極で記録層が挟持され、前記第1の電極および第2の電極間に電気的パルスを印加することにより抵抗値が変化する記録層を備えた抵抗変化素子であって、前記記録層の堆積がスパッタリング法でおこなわれ、スパッタリングガス圧が0.4(±0.1)Pa以下であることを特徴とする抵抗変化素子の製造方法。 The first electrode and the dielectric layer and the recording layer where a contact hole is formed in the upper portion is provided on a substrate, the recording layer is sandwiched by the second electrode, between the first electrode and the second electrode a variable resistance element having a recording layer in which the resistance value is changed by applying an electric pulse, the deposition of the recording layer is performed by sputtering, the sputtering gas pressure is 0.4 (± 0.1) a method of manufacturing a resistance variable element, characterized in that Pa or less.
  9. 記録層が、カルコゲン元素を少なくとも一種以上含む記録層からなることを特徴とする請求項8に記載の抵抗変化素子の製造方法。 Recording layer, the manufacturing method of the variable resistance element according to claim 8, characterized in that it consists of a recording layer containing a chalcogen element at least one kind.
  10. 記録層が、カルコゲン元素S、Se、Te、の中から選ばれる一種以上を含み、カルコゲン元素以外が、C、Si、Ge、Sn、P、As、Sb、Ag、In、の中から選ばれる1種以上の元素を含む化合物であることを特徴とする請求項8および9に記載の抵抗変化素子の製造方法。 Recording layer comprises chalcogen element S, Se, Te, one or more selected from among, other chalcogen element is selected C, Si, Ge, Sn, P, As, Sb, Ag, In, among manufacturing method of the variable resistance element according to claim 8 and 9 characterized in that it is a compound containing one or more elements.
  11. 記録層が、Te、Ge、Sbから構成される化合物であることを特徴とする請求項8および9記載の抵抗変化素子の製造方法。 Recording layer, Te, Ge, a manufacturing method of the variable resistance element according to claim 8 and 9 wherein it is a compound composed of Sb.
  12. 記録層の組成比が、Teが30〜60%、Geが10〜40%、Sbが10〜40%から構成されることを特徴とする請求項8〜11記載の抵抗変化素子の製造方法。 The composition ratio of the recording layer, Te is 30 to 60% Ge is 10-40%, the production method of the variable resistance element according to claim 8 to 11, wherein Sb is characterized in that it is composed of 10-40%.
  13. 第1および第2電極がTi、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Ru、Ptから少なくとも一種以上選ばれる単体、もしくはその化合物であることを特徴とする請求項8に記載の抵抗変化素子の製造方法。 The first and second electrodes Ti, Zr, Hf, V, Nb, Ta, Cr, Mo, W, Ru, alone is selected at least one kind from Pt, or to claim 8, characterized in that its compound manufacturing method of the variable resistance element according.
  14. 第1および第2電極がRuおよびPtである事を特徴とする請求項8に記載の抵抗変化素子の製造方法。 Manufacturing method of the variable resistance element according to claim 8 in which the first and second electrodes, characterized in that a Ru and Pt.
JP2003028014A 2003-02-05 2003-02-05 Resistance varying element and method of manufacturing it Pending JP2004241535A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003028014A JP2004241535A (en) 2003-02-05 2003-02-05 Resistance varying element and method of manufacturing it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003028014A JP2004241535A (en) 2003-02-05 2003-02-05 Resistance varying element and method of manufacturing it

Publications (1)

Publication Number Publication Date
JP2004241535A true true JP2004241535A (en) 2004-08-26

Family

ID=32955588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003028014A Pending JP2004241535A (en) 2003-02-05 2003-02-05 Resistance varying element and method of manufacturing it

Country Status (1)

Country Link
JP (1) JP2004241535A (en)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005609A (en) * 2005-06-24 2007-01-11 Sharp Corp Memory cell, semiconductor device and manufacturing method therefor
JP2007129200A (en) * 2005-11-03 2007-05-24 Elpida Memory Inc Non-volatile memory element and manufacturing method thereof
JP2007129198A (en) * 2005-11-02 2007-05-24 Elpida Memory Inc Non-volatile memory element and manufacturing method thereof
WO2007099595A1 (en) * 2006-02-28 2007-09-07 Renesas Technology Corp. Semiconductor device and process for producing the same
WO2007119733A1 (en) * 2006-04-13 2007-10-25 Ulvac, Inc. Method for fabricating variable resistance element
WO2007125668A1 (en) * 2006-04-28 2007-11-08 Sharp Kabushiki Kaisha Variable resistance element, and its manufacturing method
WO2007125674A1 (en) * 2006-04-28 2007-11-08 Sharp Kabushiki Kaisha Variable resistance element, and its manufacturing method
JP2007294998A (en) * 2005-12-02 2007-11-08 Sharp Corp Variable resistive element and its manufacturing method
JP2008235904A (en) * 2007-03-21 2008-10-02 Samsung Electronics Co Ltd Method for forming phase change material layer and memory device manufacturing method for using the same
WO2008117679A1 (en) * 2007-03-28 2008-10-02 Nec Corporation Variable resistance element and its manufacturing method, and electronic device
WO2009063950A1 (en) * 2007-11-16 2009-05-22 Ulvac, Inc. Chalcogenide film and method for producing the same
JP2009534835A (en) * 2006-04-20 2009-09-24 オボニックス インク. Typically programming a single phase of the chalcogenide material for use as a memory or fpla
EP2207216A1 (en) * 2007-10-02 2010-07-14 Ulvac, Inc. Chalcogenide film and method for producing the same
JP2013008948A (en) * 2011-06-23 2013-01-10 Macronix International Co Ltd Ge-RICH GST-212 PHASE CHANGE MATERIALS

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005609A (en) * 2005-06-24 2007-01-11 Sharp Corp Memory cell, semiconductor device and manufacturing method therefor
JP2007129198A (en) * 2005-11-02 2007-05-24 Elpida Memory Inc Non-volatile memory element and manufacturing method thereof
JP4577693B2 (en) * 2005-11-03 2010-11-10 エルピーダメモリ株式会社 Non-volatile memory device and manufacturing method thereof
JP2007129200A (en) * 2005-11-03 2007-05-24 Elpida Memory Inc Non-volatile memory element and manufacturing method thereof
JP2007294998A (en) * 2005-12-02 2007-11-08 Sharp Corp Variable resistive element and its manufacturing method
WO2007099595A1 (en) * 2006-02-28 2007-09-07 Renesas Technology Corp. Semiconductor device and process for producing the same
JPWO2007099595A1 (en) * 2006-02-28 2009-07-16 株式会社ルネサステクノロジ Semiconductor device and manufacturing method thereof
US8044489B2 (en) 2006-02-28 2011-10-25 Renesas Electronics Corporation Semiconductor device with fluorine-containing interlayer dielectric film to prevent chalcogenide material layer from exfoliating from the interlayer dielectric film and process for producing the same
WO2007119733A1 (en) * 2006-04-13 2007-10-25 Ulvac, Inc. Method for fabricating variable resistance element
JP2009534835A (en) * 2006-04-20 2009-09-24 オボニックス インク. Typically programming a single phase of the chalcogenide material for use as a memory or fpla
WO2007125674A1 (en) * 2006-04-28 2007-11-08 Sharp Kabushiki Kaisha Variable resistance element, and its manufacturing method
KR101182611B1 (en) 2006-04-28 2012-09-14 샤프 가부시키가이샤 Variable resistance element, and its manufacturing method
KR101147945B1 (en) 2006-04-28 2012-05-23 샤프 가부시키가이샤 Variable resistance element, and its manufacturing method
WO2007125668A1 (en) * 2006-04-28 2007-11-08 Sharp Kabushiki Kaisha Variable resistance element, and its manufacturing method
US8115586B2 (en) 2006-04-28 2012-02-14 Sharp Kabushiki Kaisha Variable resistance element, and its manufacturing method
US8497492B2 (en) 2006-04-28 2013-07-30 Xenogenic Development Limited Liability Company Variable resistive element, and its manufacturing method
US8980722B2 (en) 2006-04-28 2015-03-17 Xenogenic Development Limited Liability Company Variable resistive element, and its manufacturing method
JP2008235904A (en) * 2007-03-21 2008-10-02 Samsung Electronics Co Ltd Method for forming phase change material layer and memory device manufacturing method for using the same
WO2008117679A1 (en) * 2007-03-28 2008-10-02 Nec Corporation Variable resistance element and its manufacturing method, and electronic device
US20100038619A1 (en) * 2007-03-28 2010-02-18 Ayuka Tada Variable resistance element, manufacturing method thereof, and electronic device
JP5387403B2 (en) * 2007-03-28 2014-01-15 日本電気株式会社 Electronic device and method of manufacturing the same
EP2207216A1 (en) * 2007-10-02 2010-07-14 Ulvac, Inc. Chalcogenide film and method for producing the same
EP2207216A4 (en) * 2007-10-02 2012-11-07 Ulvac Inc Chalcogenide film and method for producing the same
JP5116774B2 (en) * 2007-11-16 2013-01-09 株式会社アルバック Chalcogenide film and a manufacturing method thereof
KR101264782B1 (en) 2007-11-16 2013-05-15 가부시키가이샤 아루박 Chalcogenide film and its manufacturing method
WO2009063950A1 (en) * 2007-11-16 2009-05-22 Ulvac, Inc. Chalcogenide film and method for producing the same
JP2013008948A (en) * 2011-06-23 2013-01-10 Macronix International Co Ltd Ge-RICH GST-212 PHASE CHANGE MATERIALS

Similar Documents

Publication Publication Date Title
US6287887B1 (en) Method for fabricating a small area of contact between electrodes
US6674115B2 (en) Multiple layer phrase-change memory
US7772581B2 (en) Memory device having wide area phase change element and small electrode contact area
US6867996B2 (en) Single-polarity programmable resistance-variable memory element
US20040192006A1 (en) Layered resistance variable memory device and method of fabrication
US20060038212A1 (en) Structure for amorphous carbon based non-volatile memory
US7473576B2 (en) Method for making a self-converged void and bottom electrode for memory cell
US20090194758A1 (en) Heating center pcram structure and methods for making
US4845533A (en) Thin film electrical devices with amorphous carbon electrodes and method of making same
US7023014B2 (en) Non-volatile memory and fabrication method thereof
US7476587B2 (en) Method for making a self-converged memory material element for memory cell
US20070158633A1 (en) Method for Forming Self-Aligned Thermal Isolation Cell for a Variable Resistance Memory Array
US20100193763A1 (en) Current constricting phase change memory element structure
US20100055830A1 (en) I-shaped phase change memory cell
US7423300B2 (en) Single-mask phase change memory element
US20030151041A1 (en) Using selective deposition to form phase-change memory cells
US20100328996A1 (en) Phase change memory having one or more non-constant doping profiles
US7220982B2 (en) Amorphous carbon-based non-volatile memory
US20090147564A1 (en) Phase change memory cell having interface structures with essentially equal thermal impedances and manufacturing methods
US20070075347A1 (en) Phase change memory devices with reduced programming current
US20080094873A1 (en) Method and Apparatus for Non-Volatile Multi-Bit Memory
US20080138930A1 (en) Method for Making a Keyhole Opening during the Manufacture of a Memory Cell
US7479649B2 (en) Vacuum jacketed electrode for phase change memory element
US7220983B2 (en) Self-aligned small contact phase-change memory method and device
US20070109836A1 (en) Thermally insulated phase change memory device and manufacturing method