JP2004228933A - Differential analog-digital converter - Google Patents

Differential analog-digital converter Download PDF

Info

Publication number
JP2004228933A
JP2004228933A JP2003014367A JP2003014367A JP2004228933A JP 2004228933 A JP2004228933 A JP 2004228933A JP 2003014367 A JP2003014367 A JP 2003014367A JP 2003014367 A JP2003014367 A JP 2003014367A JP 2004228933 A JP2004228933 A JP 2004228933A
Authority
JP
Japan
Prior art keywords
analog signal
analog
potential
signal
differential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003014367A
Other languages
Japanese (ja)
Inventor
Keisuke Kido
啓介 木戸
Kazuhiro Komatsu
和弘 小松
Yusuke Nishida
祐輔 西田
Yasushi Onishi
康司 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP2003014367A priority Critical patent/JP2004228933A/en
Publication of JP2004228933A publication Critical patent/JP2004228933A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To achieve A/D conversion in a potential difference between two analog signals with high accuracy. <P>SOLUTION: The analog signal A1 input from an input terminal P1 is applied to an electrode 31a, the analog signal A2 input from the input terminal P2 is applied to the electrode 31b, and the potential difference between the analog signals A1 and A2 is held by a capacitor 31. The potential difference held by the capacitor 31 is input to an A/D converter 14 as the potential of a ground reference, and A/D converted by connecting the converter 14 to the electrode 31a and connecting the electrode 31b to a ground. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
この発明は、第１のアナログ信号と第２のアナログ信号との差分をデジタル信号として出力する差分アナログ／デジタル変換器に関し、特に２点間の電位差を高い精度でデジタル信号に変換する差分アナログ／デジタル変換器に関する。
【０００２】
【従来の技術】
従来、アナログ信号をデジタル信号に変換するアナログ／デジタル変換器（Ａ／Ｄ変換器）が広く用いられてきた。この従来のＡ／Ｄ変換器では、アナログ信号のグランドに対する電圧をコンデンサによって保持し、コンデンサが保持した電圧をデジタル信号に変換していた（例えば、特許文献１参照。）。
【０００３】
ところで、Ａ／Ｄ変換器の普及にともない、２点間の電位差をデジタル信号に変換するニーズが大きくなっている。このニーズに応えるため、従来のＡ／Ｄ変換器では、２点の電位をそれぞれＡ／Ｄ変換した後、プロセッサを用いた演算処理によって２つのデジタル信号の差を算出することで２点間の電位差を求めていた。
【０００４】
これを具体的に説明すると、図１３に示すように、Ａ／Ｄ変換器１０１は、アナログ信号Ａ１０１に対して標本化処理および量子化処理をおこない、デジタル信号Ｄ１０１に変換する。また、Ａ／Ｄ変換器１０２は、アナログ信号Ａ１０２に対して標本化処理および量子化処理をおこない、デジタル信号Ｄ１０２に変換する。その後、デジタル演算部１０３がデジタル信号Ｄ１０１の値からデジタル信号１０２の値を減算し、デジタル信号Ｄ１０３を出力する。
【０００５】
【特許文献１】
実開平７−３３０３３号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、この従来のアナログ／デジタル変換器では以下に述べるような問題があり、２点間の電位差を高精度でデジタル信号に変換できなかった。
【０００７】
まず、従来のアナログ／デジタル変換器では２点の電位をそれぞれＡ／Ｄ変換しているために、各Ａ／Ｄ変換において量子化誤差が発生していた。たとえば上述のＡ／Ｄ変換器１０１では、図１４に示すように、標本化したアナログ信号Ａ１０１のデジタル信号Ｄ１０１への量子化の際に量子化誤差Ｅ１０１が発生する。同様に、Ａ／Ｄ変換器１０２においても量子化誤差が発生するので、デジタル信号Ｄ１０１には、Ａ／Ｄ変換２回分の量子化誤差が乗ることとなり、デジタル信号Ｄ１０３の精度が劣化するという問題点があった。
【０００８】
つぎに、従来のアナログ／デジタル変換器では、デジタル信号の演算処理によって電位差を算出しているために、演算処理を担うプロセッサが必要となるという問題点があった。そして、このプロセッサは、Ａ／Ｄ変換に高い分解能や短いサンプリング間隔を要求した場合に特に高い性能が必要となるので、このプロセッサを他の演算処理と共用した場合、Ａ／Ｄ変換にともなうデジタル信号処理がプロセッサの計算資源を圧迫し、全体の処理速度を低下させるという問題点もあった。
【０００９】
さらに、２点のＡ／Ｄ変換にそれぞれ異なるアナログ／デジタル変換器を使用しているため、アナログ／デジタル変換器ごとにオフセット誤差が発生していた。図１４に示したオフセット誤差Ｅ１１１は、Ａ／Ｄ変換器１０１内部に存在するオペアンプやコンパレータに依存して発生する。このオフセット誤差が、Ａ／Ｄ変換器１０２においても発生し、その誤差がＡ／Ｄ変換器ごとに異なるため、デジタル信号Ｄ１０３の精度がさらに劣化するという問題点があった。
【００１０】
この発明は、上述した従来技術による問題点を解消するためになされたものであり、２点間の電位差を高精度でデジタル信号に変換可能な差分アナログ／デジタル変換器を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上述した課題を解決し、目的を達成するため、請求項１の発明にかかる差分アナログ／デジタル変換器は、第１のアナログ信号と第２のアナログ信号との差分をデジタル信号として出力する差分アナログ／デジタル変換器であって、前記第１のアナログ信号と前記第２のアナログ信号との差分を差分アナログ信号として出力する差分検出手段と、前記差分アナログ信号をデジタル信号に変換する変換手段と、を備えたことを特徴とする。
【００１２】
この請求項１の発明によれば、差分アナログ／デジタル変換器は、第１のアナログ信号と第２のアナログ信号との差分をアナログ信号として出力し、差分アナログ信号をデジタル信号に変換するように構成される。
【００１３】
また、請求項２の発明にかかる差分アナログ／デジタル変換器は、請求項１の発明において、前記差分検出手段は、前記第１のアナログ信号の電位と前記第２のアナログ信号の電位との差を前記差分アナログ信号として出力することを特徴とする。
【００１４】
この請求項２の発明によれば、差分アナログ／デジタル変換器は、第１のアナログ信号と第２のアナログ信号との電位差を差分アナログ信号として検出し、この差分アナログ信号をデジタル信号に変換することで第１のアナログ信号と第２のアナログ信号との電位差をデジタル信号として出力する。
【００１５】
また、請求項３の発明にかかる差分アナログ／デジタル変換器は、請求項２の発明において、前記差分検出手段は、第１の電極と第２の電極とを有するコンデンサを備え、前記第１の電極に前記第１のアナログ信号の電位を印加し、前記第２の電極に前記第２のアナログ信号の電位を印加し、該コンデンサに生じた電位差を前記差分アナログ信号として出力することを特徴とする。
【００１６】
この請求項３の発明によれば、差分アナログ／デジタル変換器は、コンデンサの一方の電極に第１アナログ信号の電位を印加し、コンデンサの他方の電極に第２のアナログ信号の電位を印加することでコンデンサに生じた電位差をデジタル信号に変換するように構成される。
【００１７】
また、請求項４の発明にかかる差分アナログ／デジタル変換器は、請求項２の発明において、前記差分検出手段は、前記第１のアナログ信号の電位を保持する第１のコンデンサと、前記第２のアナログ信号の電位を保持する第２のコンデンサとを備え、前記第１のコンデンサが保持した電位と前記第２のコンデンサが保持した電位との差を前記差分アナログ信号として出力することを特徴とする。
【００１８】
この請求項４の発明によれば、差分アナログ／デジタル変換器は、第１のアナログ信号の電位を第１のコンデンサに保持し、第２のアナログ信号の電位を第２のコンデンサに保持し、第１のコンデンサと第２のコンデンサとの電位差をデジタル信号に変換するように構成する。
【００１９】
また、請求項５の発明にかかる差分アナログ／デジタル変換器は、請求項２，３または４の発明において、前記差分検出手段は、前記第１のアナログ信号と前記第２のアナログ信号との電位差、または前記第１のアナログ信号とグランドとの電位差を前記差分アナログ信号として出力することを特徴とする。
【００２０】
この請求項５の発明によれば、差分アナログ／デジタル変換器は、第１のアナログ信号と第２のアナログ信号との電位差をデジタル信号に変換して出力するか、もしくは第１のアナログ信号のグランドに対する電位をデジタル信号に変換して出力する。
【００２１】
また、請求項６の発明にかかる差分アナログ／デジタル変換器は、請求項１〜５の発明において、前記第１のアナログ信号および／または前記第２のアナログ信号は、前記差分検出手段および前記変換手段を集積した集積回路の内部から取得されることを特徴とする。
【００２２】
この請求項６の発明によれば、差分アナログ／デジタル変換器は、集積回路（ＩＣ）上に形成され、第１のアナログ信号と第２のアナログ信号の少なくとも一方に、同一の集積回路（ＩＣ）上から取得したアナログ信号を使用する。
【００２３】
また、請求項７の発明にかかる差分アナログ／デジタル変換器は、請求項１〜６の発明において、前記第１のアナログ信号および／または前記第２のアナログ信号は、前記差分検出手段および前記変換手段を集積した半導体装置の外部から取得されることを特徴とする。
【００２４】
この請求項７の発明によれば、差分アナログ／デジタル変換器は、集積回路（ＩＣ）上に形成され、第１のアナログ信号と第２のアナログ信号の少なくとも一方に、集積回路（ＩＣ）の外側から取得したアナログ信号を使用する。
【００２５】
また、請求項８の発明にかかる差分アナログ／デジタル変換器は、請求項１〜７の発明において、前記第１のアナログ信号と前記第２のアナログ信号とを複数のアナログ信号から選択する信号選択手段をさらに備えたことを特徴とする。
【００２６】
この請求項８の発明によれば、差分アナログ／デジタル変換器は、複数のアナログ信号から第１のアナログ信号と第２のアナログ信号とを選択し、選択したアナログ信号の電位差をデジタル信号として出力する。
【００２７】
また、請求項９の発明にかかる差分アナログ／デジタル変換器は、請求項１〜８の発明において、前記差分アナログ信号の極性を反転する極性反転手段をさらに備えたことを特徴とする。
【００２８】
この請求項９の発明によれば、差分アナログ／デジタル変換器は、第１のアナログ信号と第２のアナログ信号との差分を示す差分アナログ信号について、その極性を反転可能としている。
【００２９】
また、請求項１０の発明にかかる差分アナログ／デジタル変換器は、請求項９の発明において、前記第１のアナログ信号の電位と前記第２のアナログ信号の電位とを比較する比較手段をさらに備え、前記極性反転手段は、前記比較手段による比較結果をもとに前記差分アナログ信号の極性を反転するか否かを決定することを特徴とする。
【００３０】
この請求項１０の発明によれば、差分アナログ／デジタル変換器は、第１のアナログ信号の電位と第２のアナログの電位との大小関係をもとに、差分アナログ信号の極性を制御する。
【００３１】
また、請求項１１の発明にかかる差分アナログ／デジタル変換器は、請求項１０の発明において、前記比較手段による比較結果を前記変換手段が出力するデジタル信号に付加することを特徴とする。
【００３２】
この請求項１１の発明によれば、差分アナログ／デジタル変換器は、第１のアナログ信号の電位と第２のアナログの電位との大小関係を、差分アナログ信号の変換結果に付加する。
【００３３】
また、請求項１２の発明にかかる差分アナログ／デジタル変換器は、請求項９の発明において、差分アナログ／デジタル変換器は、前記変換手段が出力したデジタル信号の値を取得するデジタル信号値取得手段をさらに備え、前記極性反転手段は、前記デジタル信号値取得手段が取得したデジタル信号の値をもとに前記差分アナログ信号の極性を反転するか否かを決定することを特徴とする。
【００３４】
この請求項１２の発明によれば、差分アナログ／デジタル変換器は、差分アナログ信号のＡ／Ｄ変換結果をもとに、以降の差分アナログ信号の極性を反転させる。
【００３５】
また、請求項１３の発明にかかる差分アナログ／デジタル変換器は、請求項１２の発明において、前記極性反転手段は、前記デジタル信号値取得手段が取得したデジタル信号値が「０」である場合に、前記差分アナログ信号の極性の反転を開始することを特徴とする。
【００３６】
この請求項１３の発明によれば、差分アナログ／デジタル変換器は、差分アナログ信号のＡ／Ｄ変換結果が「０」である場合に、以降の差分アナログ信号の極性を反転させる。
【００３７】
また、請求項１４の発明にかかる差分アナログ／デジタル変換器は、請求項１〜１３の発明において、前記差分検出手段と前記変換手段との間にクランプ回路を備えたことを特徴とする。
【００３８】
この請求項１４の発明によれば、差分アナログ／デジタル変換器は、差分検出手段と変換手段との間に電位の調整をおこなうクランプ回路を設けて構成する。
【００３９】
【発明の実施の形態】
以下に添付図面を参照して、この発明に係る差分アナログ／デジタル変換器（差分Ａ／Ｄ変換器）の好適な実施の形態について説明する。
【００４０】
（実施の形態１）
まず、本実施の形態１にかかる差分Ａ／Ｄ変換器の概要構成について説明する。図１は、本実施の形態１にかかる差分Ａ／Ｄ変換器の概要構成を説明する説明図である。図１において差分Ａ／Ｄ変換器１１は差分検出部１３およびＡ／Ｄコンバータ１４を有する。また、差分Ａ／Ｄ変換器１１は、入力端子Ｐ１，Ｐ２および出力端子Ｐ３を備え、さらに、制御マイコン１２と接続されている。
【００４１】
入力端子Ｐ１は、差分検出部１３にアナログ信号Ａ１を入力する。また、入力端子Ｐ２は、差分検出部１３にアナログ信号Ａ２を入力する。差分検出部１３は、アナログ信号Ａ１の電位とアナログ信号Ａ２の電位との電位差をアナログ信号Ａ３としてＡ／Ｄコンバータ１４に出力する。Ａ／Ｄコンバータ１４は、アナログ信号Ａ３をデジタル信号Ｄ１に変換し、出力端子２３を介して外部に出力する。
【００４２】
具体的には差分検出部１３は、その内部にスイッチ２１，２２およびコンデンサ３１を有する。このコンデンサ３１は電極３１ａと電極３１ｂとを対向させて形成しており、スイッチ２１は、入力端子Ｐ１とＡ／Ｄコンバータ１４とのいずれか一方を電極３１ａに接続する。また、スイッチ２２は入力端子Ｐ２とグランドとのいずれか一方を電極３１ｂに接続する。このスイッチ２１およびスイッチ２２の動作は、制御マイコン１２によって制御される。
【００４３】
スイッチ２１，２２の動作によって入力端子Ｐ１を電極３１ａに接続するとともに入力端子Ｐ２を電極３１ｂに接続した場合、アナログ信号Ａ１とアナログ信号Ａ２との電位差がコンデンサ３１に蓄積されることとなる。その後、スイッチ２１，２２を切り替え、Ａ／Ｄコンバータ１４を電極３１ａに接続するとともにグランドを電極３１ｂに接続することで、アナログ信号Ａ１とアナログ信号Ａ２との電位差が、アナログ信号Ａ３としてＡ／Ｄコンバータ１４に入力されることとなる。
【００４４】
たとえば、図２（ａ）に示すように、アナログ信号Ａ１の電位Ｖ１が所定の時刻において「５Ｖ」であり、アナログ信号Ａ２の電位Ｖ２が同時刻に「２Ｖ」であったとすると、電極３１ａに５Ｖの電位が発生し、電極３１ｂに２Ｖの電位が発生する。したがって、コンデンサ３１は、電位差である３Ｖを充電することとなる。
【００４５】
その後、スイッチ２１，２２を切り替えることで電極３１ｂがグランドに接続され、コンデンサ３１に充電した電圧がグランド基準の電位として出力される。したがって、この場合のアナログ信号Ａ３の電位Ｖ３は、「３Ｖ」となる。
【００４６】
この動作を繰り返すことで、図２（ｂ）および図２（ｃ）に示すように、アナログ信号Ａ１とアナログ信号Ａ２との電位差がアナログ信号Ａ３として出力される。なお、ここでは説明を簡略化するためにアナログ信号Ａ２は常に２Ｖの値を出力する定電圧電源としているが、アナログ信号Ａ２の値は任意に変化する信号であっても良く、その場合でもアナログ信号Ａ３は、アナログ信号Ａ１とアナログ信号Ａ２との電位差を出力する。
【００４７】
また、ここではスイッチ２１とスイッチ２２とを同時に切り替えることとしているが、スイッチ２１とスイッチ２２とを独立に制御するようにしてもよい。スイッチ２１とスイッチ２２とを独立に制御可能とすることで、アナログ信号Ａ１とアナログ信号Ａ２との電位差をＡ／Ｄ変換して出力するか、アナログ信号Ａ１の電位をＡ／Ｄ変換して出力するかを任意に選択することができる。
【００４８】
具体的には、スイッチ２２を常にグランドに接続し、スイッチ２１のみを切り替えることで、アナログ信号Ａ１の電位をそのままアナログ信号Ａ３としてＡ／Ｄコンバータに入力することができる。したがって、デジタル信号Ｄ１は、アナログ信号Ａ１をＡ／Ｄ変換した値となる。
【００４９】
一方で、アナログ信号Ａ１とアナログ信号Ａ２の電位差をＡ／Ｄ変換する場合は、スイッチ２１とスイッチ２２とを同時に動作させればよい。すなわち、スイッチ２１とスイッチ２２とを独立に動作可能とすることで、アナログ信号Ａ１，Ａ２の電位差をＡ／Ｄ変換する動作と、アナログ信号Ａ１の電位をＡ／Ｄ変換する動作とを選択可能となる。
【００５０】
つぎに図３を参照し、本実施の形態１にかかる差分Ａ／Ｄ変換器の回路構成例について説明する。図３に示した回路図では、スイッチ２１をＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）４１，４２によって実現し、また、スイッチ２２をＭＯＳＦＥＴ４３，４４によって実現している。
【００５１】
ここでＭＯＳＦＥＴ４１，４３はＮチャンネルＭＯＳＦＥＴであり、ＭＯＳＦＥＴ４２，４４はＰチャンネルＭＯＳＦＥＴである。また、制御マイコン１２は、高電位の「Ｈレベル信号」または低電位「Ｌレベル信号」を制御信号として出力する。したがって、制御マイコン１２が「Ｈレベル信号」を出力した場合、ＭＯＳＦＥＴ４１，４３がオン状態になり、ＭＯＳＦＥＴ４２，４４がオフ状態になる。すなわち、制御マイコン１２が「Ｈレベル信号」を出力した場合、コンデンサ３１は入力端子Ｐ１，Ｐ２と接続され、アナログ信号Ａ１とアナログ信号Ａ２との差電圧を蓄積する。
【００５２】
一方、制御マイコン１２が「Ｌレベル信号」を出力した場合、ＭＯＳＦＥＴ４１，４３がオフ状態になり、ＭＯＳＦＥＴ４２，４４がオン状態になる。したがって、制御マイコン１２が「Ｌレベル信号」を出力した場合にコンデンサ３１はグランドおよびＡ／Ｄコンバータ１４と接続され、蓄積した電圧をアナログ信号Ａ３として出力する。
【００５３】
また、図３に示した回路図では、Ａ／Ｄコンバータ１４として並列比較型Ａ／Ｄ変換回路を用いている。並列比較型Ａ／Ｄ変換回路は、ラダー抵抗回路５１、コンパレータ回路５２、エンコーダ回路５３、出力ラッチ回路５４およびクロック回路５５から構成される。アナログ信号Ａ３は、コンパレータ回路５２に入力される。コンパレータ回路５２はオペアンプを用いて形成され、オペアンプの数はｎビットのＡ／Ｄ変換回路であれば（２ｎ−１）個である。
【００５４】
ラダー抵抗回路５１は、各オペアンプにおいてアナログ信号Ａ３の電位との比較に用いる電位を作成する回路である。各オペアンプは、ラダー抵抗回路５１が出力する電位と入力アナログ信号Ａ３の電位とを比較し、比較結果をエンコーダ回路５３に出力する。エンコーダ回路５３は、どのコンパレータまで「Ｈレベル」となっているかをバイナリで出力し、出力ラッチ回路５４はエンコーダ回路５３の出力をデジタル信号に整えてデジタル信号Ｄ１として出力する。なお、クロック回路５５は、コンパレータ回路５２、エンコーダ回路５３、出力ラッチ回路５４を協動させるタイミング制御をおこなう。
【００５５】
このように、並列比較型Ａ／Ｄ変換回路では、複数のオペアンプにそれぞれ割り当てた比較用の電位とアナログ信号Ａ３の電位とを一斉に比較することでＡ／Ｄ変換を実行するので、非常に高速なＡ／Ｄ変換が実現できる。なお、ここではＡ／Ｄコンバータ１４として並列比較型Ａ／Ｄ変換回路を使用する場合について説明したが、Ａ／Ｄコンバータ１４には任意の回路構成を用いることができる。たとえば逐次比較型Ａ／Ｄ変換回路や二重積分型Ａ／Ｄ変換回路をＡ／Ｄコンバータ１４として用いる構成としてもよい。
【００５６】
ここで、差分Ａ／Ｄ変換器を構成する素子について説明する。電気素子には電圧の上限があり、一般に、５Ｖ程度までの電圧で使用することを前提に製造されている素子が多い。したがって、特に高電圧を使用する回路では、高い電圧に耐える高耐圧素子を使用する必要がある。しかし、高耐圧素子は通常の素子に比して高価であり、また電気特性が犠牲となる場合も多く、出来る限り使用を控えることが望ましい。
【００５７】
そこで差分Ａ／Ｄ変換器１１では、アナログ信号Ａ１およびアナログ信号Ａ２が高電圧信号である場合、差分検出部１３に含まれる素子を高耐圧素子で構成する。一方、Ａ／Ｄコンバータ１４にはアナログ信号Ａ１，Ａ２の差電位が入力されるため、電位差が十分に小さければ低耐圧素子によって構成することができる。
【００５８】
例えば、アナログ信号Ａ１およびアナログ信号Ａ２がそれぞれ１６Ｖ前後のアナログ信号であり、アナログ信号Ａ１の電位とアナログ信号Ａ２の電位との差が５Ｖ以下である場合、差分検出部１３に含まれるＭＯＳＦＥＴ４１〜４４およびコンデンサ３１を４０Ｖ耐圧の高耐圧素子によって構成し、Ａ／Ｄコンバータ１４を５Ｖ耐圧の低耐圧素子によって構成することができる。
【００５９】
つぎに、この差分Ａ／Ｄ変換器の使用例について説明する。図４は、内部に差分Ａ／Ｄ変換器１１ａを有する集積回路（ＩＣ）の概要構成を説明する説明図である。図４においてＩＣ１は、入力端子Ｐ１１，Ｐ１２，Ｐ１３，Ｐ１４および出力端子Ｐ３を備え、内部に差分Ａ／Ｄ変換器１１ａ、制御マイコン１２ａ、発振回路１５および増幅回路１６を有する。この発振回路１５は、ＩＣ１の内部で所定のアナログ信号を生成するアナログ信号生成手段として機能する。また、増幅回路１６は、入力端子Ｐ１１から入力されたアナログ信号を増幅する機能を有する。
【００６０】
ここで、差分Ａ／Ｄ変換器１１ａは、その内部に差分検出部１３、Ａ／Ｄコンバータ１４に加えてマルチプレクサ１７を備えている。マルチプレクサ１７は、制御マイコン１２ａからの制御信号によって、複数のアナログ信号から差分検出部１３に入力するアナログ信号Ａ１，Ａ２を選択する。
【００６１】
具体的には、マルチプレクサ１７に入力されるアナログ信号としては、発振回路１５が出力するアナログ信号、増幅回路１６が出力するアナログ信号、入力端子Ｐ１２，Ｐ１３，Ｐ１４から入力されるアナログ信号、さらにＩＣ１の内部に設けられた内部端子Ｐ１５から入力されるアナログ信号がある。マルチプレクサ１７は、これらのアナログ信号の中から差分検出部１３に入力するアナログ信号Ａ１とアナログ信号Ａ２とを任意に選択することができる。
【００６２】
このように、ＩＣ１の内部に差分Ａ／Ｄ変換器１１ａを設けることで、所望のアナログ信号間の電位差をＡ／Ｄ変換することができる。この時、電位差を求めるアナログ信号はＩＣ１の外部から入力するようにしてもよいし、ＩＣ１の内部のアナログ信号を用いてもよい。さらには、ＩＣ１外部のアナログ信号と、ＩＣ１内部のアナログ信号との電位差をＡ／Ｄ変換することもできる。
【００６３】
また、差分Ａ／Ｄ変換器１１ａの内部にマルチプレクサ１７を設けることで、電位差を検出するアナログ信号を任意に切り替えることができる。したがって、所望のアナログ信号の組み合わせに対して単一の差分Ａ／Ｄ変換器でＡ／Ｄ変換することができる。
【００６４】
なお、図４に示した集積回路では、ＩＣ１の内部に差分Ａ／Ｄ変換器１１ａ、制御マイコン１２ａ、発振回路１５および増幅回路１６を設ける構成としたが、集積回路の構成はこれに限るものではなく、任意の集積回路において差分Ａ／Ｄ変換器を組み込むことができる。
【００６５】
ところで、以上の説明ではコンデンサ３１の一方の電極にアナログ信号Ａ１の電位を与え、他方の電極にアナログ信号Ａ２の電位を与えることでアナログ信号Ａ１とアナログ信号Ａ２との電位差を取得するように構成したが、アナログ信号Ａ１，Ａ２の電位差を取得するための構成はこれに限るものではない。
【００６６】
図５は、差分検出部を変形した差分Ａ／Ｄ変換器の概要構成を説明する説明図である。図５において差分Ａ／Ｄ変換器１１ｂは、入力端子Ｐ１，Ｐ２および出力端子Ｐ３を備えている。また、差分Ａ／Ｄ変換器１１ｂは、制御マイコン１２ｂと接続される。
【００６７】
差分検出部１３ａは、その内部にスイッチ２３，２４，２５およびコンデンサ３２，３３を有する。コンデンサ３２は、電極３２ａと電極３２ｂとを対向させて形成し、コンデンサ３３は、電極３３ａと電極３３ｂとを対向させて形成する。スイッチ２３は、入力端子Ｐ１と電極３３ａとのいずれか一方を電極３２ａに接続する。一方、電極３２ｂはグランドに接続されている。また、スイッチ２４は、入力端子Ｐ２と電極３３ａとの接続のオンオフ制御に用いる。さらに、スイッチ２５は、Ａ／Ｄコンバータ１４とグランドとのいずれか一方を電極３３ｂに接続する。これらのスイッチ２３〜２５の動作は、制御マイコン１２ｂによって制御する。
【００６８】
つぎに、入力端子Ｐ１から入力されるアナログ信号Ａ１と入力端子Ｐ２から入力されるアナログ信号Ａ２との電位差を差分検出部１３ａによって検出する場合の動作について説明する。アナログ信号Ａ１，Ａ２間の電位差を検出する場合、まず、制御マイコン１２ｂによってスイッチ２３〜２５を制御する。この制御によって、スイッチ２３は入力端子Ｐ１と電極３２ａとを接続し、スイッチ２４は入力端子Ｐ２と電極３３ａとを接続し、スイッチ２５は電極３３ｂとグランドとを接続する。
【００６９】
この状態では、電極３２ａにはアナログ信号Ａ１の電位、たとえば５Ｖが発生し、電極３２ｂはグランドに接続されているので電位が「０Ｖ」となる。したがって、コンデンサ３２は、アナログ信号Ａ１の電位「＋５Ｖ」を保持する保持手段として機能する。一方、電極３３ａにはアナログ信号Ａ２の電位、たとえば＋２Ｖが発生し、電極３３ｂはグランドに接続されているので電位が「０Ｖ」となる。したがって、コンデンサ３３は、アナログ信号Ａ２の電位「＋２Ｖ」を保持する保持手段として機能する。
【００７０】
つぎに、制御マイコン１２ｂによるスイッチ２３〜２５の制御をおこなう。この制御によって、スイッチ２３は電極３２ａと電極３３ａとを接続し、スイッチ２４は入力端子Ｐ２と電極３３ａとを切り離し、スイッチ２５は電極３３ｂとＡ／Ｄコンバータ１４とを接続する。
【００７１】
この状態では、電極３２ａの電位がアナログ信号Ａ１の電位、すなわち「＋５Ｖ」であり、電極３３ａの電位がアナログ信号Ａ２の電位、すなわち「＋２Ｖ」であるので、電極３３ａは、相対的に「−３Ｖ」の電圧を有する。したがって、電極３３ｂには「＋３Ｖ」の電圧が発生し、この「＋３Ｖ」がアナログ信号Ａ３の電位としてＡ／Ｄコンバータ１４に出力される。
【００７２】
このように差分検出部１３ａでは、アナログ信号Ａ１の電位をコンデンサ３２に保持し、アナログ信号Ａ２の電位をコンデンサ３３に保持し、コンデンサ３３に保持した電位を逆転させてコンデンサ３２の電位に加えることで、アナログ信号Ａ１，Ａ２の電位差を取得するようにしている。
【００７３】
上述してきたように、本実施の形態１では、差分検出部１３，１３ａによってアナログ信号Ａ１とアナログ信号Ａ２との電位差を検出し、この電位差を示すアナログ信号Ａ３をＡ／Ｄ変換することでデジタル信号Ｄ１を出力するよう構成しているので、単独のＡ／Ｄ変換でアナログ信号Ａ１，Ａ２の電位差をデジタル信号に変換でき、量子化誤差を従来の１／２に低減した高精度なＡ／Ｄ変換を実現できる。
【００７４】
また、この構成ではデジタル信号の演算処理が不要であるため、回路構成を簡略化して、コストを低減するとともに処理速度を向上することができる。さらに、単一のＡ／Ｄコンバータで処理が可能であるため、オフセット誤差を従来の１／２に低減して精度をさらに向上することができる。
【００７５】
また、アナログ信号Ａ１およびアナログ信号Ａ２をマルチプレクサによって決定することで、複数のアナログ信号から任意の差電圧を選択してＡ／Ｄ変換することができる。
【００７６】
さらに、スイッチ２１とスイッチ２２とを独立に制御することで、アナログ信号Ａ１，Ａ２の電位差をＡ／Ｄ変換する動作と、アナログ信号Ａ１の電位をＡ／Ｄ変換する動作とを選択可能な差分Ａ／Ｄ変換器を得ることができる。また、差分検出部に選択的に高耐圧素子を用いることで、高電位のアナログ信号を入力可能な差分Ａ／Ｄ変換器を簡易な構成で、安価に得ることが出来る。
【００７７】
（実施の形態２）
上記実施の形態１では、常にアナログ信号Ａ１の電位からアナログ信号Ａ２の電位を引いた値をアナログ信号Ａ３としてＡ／Ｄ変換する差分Ａ／Ｄ変換器について説明したが、本実施の形態２では、その応用例としてアナログ信号Ａ３の極性を反転させることでアナログ信号Ａ２の電位からアナログ信号Ａ１の電位を引いた値をＡ／Ｄ変換可能な差分Ａ／Ｄ変換器について説明する。
【００７８】
図６は、本実施の形態２にかかる差分Ａ／Ｄ変換器の概要構成を説明する説明図である。図６において、差分Ａ／Ｄ変換器１１ｃは、その内部に差分検出部１３ｂ、Ａ／Ｄコンバータ１４ａに加えて極性制御部１８を備えている。その他の構成は実施の形態１に示した差分Ａ／Ｄ変換器１１と同様であり、同一の構成要素には同一の符号を付して説明を省略する。
【００７９】
極性制御部１８は、入力端子Ｐ１および入力端子Ｐ２と接続され、アナログ信号Ａ１の電位とアナログ信号Ａ２の電位との大小関係を比較する。極性制御部１８は、この比較結果を差分検出部１３ｂおよびＡ／Ｄコンバータ１４ａに出力する。
【００８０】
差分検出部１３ｂは、その内部にスイッチ２１，２２、コンデンサ３１に加え、スイッチ２６およびスイッチ２７を有する。スイッチ２１およびスイッチ２２は、実施の形態１に示した差分検出部１３と同様に、制御マイコン１２によって制御され、コンデンサ３１はアナログ信号Ａ１とアナログ信号Ａ２との電位差を保持する保持手段として機能する。
【００８１】
具体的には、コンデンサ３１は電極３１ａと電極３１ｂとを対向させて形成しており、スイッチ２１は、入力端子Ｐ１とスイッチ２６とのいずれか一方を電極３１ａに接続する。同様に、スイッチ２２は、入力端子Ｐ２とスイッチ２７とのいずれか一方を電極３１ｂに接続する。
【００８２】
一方、スイッチ２６およびスイッチ２７は、極性制御部１８の出力によって制御される。極性制御部１８による比較の結果、アナログ信号Ａ１の電位がアナログ信号Ａ２の電位に比して大きい場合、スイッチ２６は、電極３１ａをＡ／Ｄコンバータ１４に接続し、スイッチ２７は電極３１ｂをグランドに接続する。また、極性制御部１８による比較の結果、アナログ信号Ａ１の電位がアナログ信号Ａ２の電位以下である場合、スイッチ２６は、電極３１ａをグランドに接続し、スイッチ２７は電極３１ｂをＡ／Ｄコンバータ１４に接続する。
【００８３】
したがって、アナログ信号Ａ１の電位がアナログ信号Ａ２の電位に比して大きい場合、差分検出部１３ｂは、アナログ信号Ａ１の電位からアナログ信号Ａ２の電位を引いた値をアナログ信号Ａ４として出力する。一方、アナログ信号Ａ１の電位がアナログ信号Ａ２の電位以下である場合、差分検出部１３ｂは、アナログ信号Ａ２の電位からアナログ信号Ａ１の電位を引いた値をアナログ信号Ａ４として出力する。
【００８４】
Ａ／Ｄコンバータ１４ａは、差分検出部１３ｂが出力したアナログ信号Ａ４をデジタル信号に変換する場合に、極性制御部１８による比較結果を付加してデジタル信号Ｄ４を作成する。すなわち、アナログ信号Ａ４の電位の大きさをＡ／Ｄ変換するとともに、アナログ信号Ａ１の電位とアナログ信号Ａ２の電位の大小関係を情報として付加する。
【００８５】
ここで図７を参照し、差分Ａ／Ｄ変換器１１ｃの動作について説明する。図７（ａ）に示したＶ３１は、コンデンサ３１にかかる電圧、すなわちアナログ信号Ａ１とアナログ信号Ａ２との電位差である。電圧Ｖ３１が正の値である場合、すなわちアナログ信号Ａ１の電位がアナログ信号Ａ２の電位に比して大きい場合、差分検出部１３ｂは電圧Ｖ３１をアナログ信号Ａ４として出力する。一方、電圧Ｖ３１が負の値である場合、すなわちアナログ信号Ａ１の電位がアナログ信号Ａ２の電位以下である場合、差分検出部１３ｂは、電圧Ｖ３１の極性を反転してアナログ信号Ａ４として出力する。
【００８６】
したがって、差分検出部１３ｂが出力するアナログ信号Ａ４は、図７（ｂ）に示すように、電圧Ｖ３１の絶対値を示すものとなる。Ａ／Ｄコンバータ１４ａは、このアナログ信号Ａ４をＡ／Ｄ変換することで、図７（ｃ）に示すデジタル信号ｄ４を作成する。さらにＡ／Ｄコンバータ１４ａは、極性制御部１８の出力をもとに、デジタル信号ｄ４に極性情報を付加することでデジタル信号Ｄ４を作成する。
【００８７】
このように、アナログ信号Ａ１の電位とアナログ信号Ａ２の電位とを極性制御部１８によって比較し、比較結果をもとにアナログ信号Ａ４の極性を制御することで、アナログ信号Ａ４の電位はアナログ信号Ａ１，Ａ２の電位差の絶対値となり、常に正の値をとる。
【００８８】
一般にＡ／Ｄコンバータは、その構成によっては負電位の入力が誤動作の原因となる場合がある。したがって、Ａ／Ｄコンバータに入力するアナログ信号Ａ４の値を常に正の値とすることで、Ａ／Ｄコンバータの誤動作を防止することができる。
【００８９】
換言すれば、アナログ信号Ａ１の電位とアナログ信号Ａ２の電位との大小関係に関わらずアナログ信号Ａ１，Ａ２の電位差を正常にＡ／Ｄ変換することができるので、アナログ信号Ａ１とアナログ信号Ａ２との選択において自由度が向上することとなる。
【００９０】
また、絶対値を取ることでアナログ信号Ａ１，Ａ２の電位差の振幅を半分にした上でＡ／Ｄ変換し、Ａ／Ｄ変換の後に極性情報を付加している。したがって、Ａ／Ｄコンバータに必要な変換レンジは、アナログ信号Ａ１，Ａ２電位差に生じる振幅の半分となる。換言すれば、本構成では、Ａ／Ｄコンバータのコンパレータ回路から得られる分解能にさらに１ビットを加えたＡ／Ｄ変換を実現できる。
【００９１】
つぎに図８を参照し、図６に示した差分Ａ／Ｄ変換器の回路構成例について説明する。図８に示した回路図では、スイッチ２６をＭＯＳＦＥＴ４５，４６によって実現し、また、スイッチ２７をＭＯＳＦＥＴ４７，４８によって実現している。さらに、極性制御部１８はオペアンプ７９によって実現され、オペアンプ７９の出力は、ＭＯＳＦＥＴ４５，４６，４７，４８およびエンコーダ回路５３ａに与えられる。なお、その他の構成は図３に示した回路構成と同様であり、同一の構成要素には同一の符号を付して説明を省略する。
【００９２】
ここでＭＯＳＦＥＴ４５，４８はＮチャンネルＭＯＳＦＥＴであり、ＭＯＳＦＥＴ４６，４７はＰチャンネルＭＯＳＦＥＴである。また、オペアンプ７９は、高電位の「Ｈレベル信号」または低電位の「Ｌレベル信号」を制御信号として出力する。したがって、オペアンプ７９が「Ｈレベル信号」を出力した場合、ＭＯＳＦＥＴ４５，４８がオン状態になり、ＭＯＳＦＥＴ４６，４７がオフ状態になる。すなわち、オペアンプ７９が「Ｈレベル信号」を出力した場合、コンデンサ３１の電極３１ａにＡ／Ｄコンバータ１４ａが接続され、コンデンサ３１の電極３１ｂにグランドが接続されることとなる。この場合、コンデンサ３１の電圧Ｖ３１はそのまま出力されるので、アナログ信号Ａ４の電位は、アナログ信号Ａ１の電位からアナログ信号Ａ２の電位を減じた値となる。
【００９３】
一方、オペアンプ７９が「Ｌレベル信号」を出力した場合、ＭＯＳＦＥＴ４５，４８がオフ状態になり、ＭＯＳＦＥＴ４６，４７がオン状態になる。すなわち、オペアンプ７９が「Ｌレベル信号」を出力した場合、コンデンサ３１の電極３１ａにグランドが接続され、コンデンサ３１の電極３１ｂにＡ／Ｄコンバータ１４ａが接続されることとなる。この場合、コンデンサ３１の電圧Ｖ３１は極性を逆転して出力されるので、アナログ信号Ａ４の電位は、アナログ信号Ａ２の電位からアナログ信号Ａ１の電位を減じた値となる。
【００９４】
コンパレータ回路５２内の各オペアンプは、ラダー抵抗回路５１が出力する電位とアナログ信号Ａ４の電位とを比較し、比較結果をエンコーダ回路５３ａに出力する。エンコーダ回路５３ａは、コンパレータ回路５２が出力する比較結果にオペアンプ７９の出力を加えて出力ラッチ回路５４に送り、デジタル信号Ｄ４を作成する。したがって、Ａ／Ｄコンバータ１４ａでは、コンパレータ回路５２が出力する信号に比して１ビット分だけ高分解能のデジタル信号Ｄ４を出力することができる。
【００９５】
なお、図６に示した差分Ａ／Ｄ変換器１１ｃでは、アナログ信号Ａ１の電位とアナログ信号Ａ２の電位を比較して、比較結果をもとに極性の制御を行う構成を例示したが、極性の制御を行う構成はこれに限るものではない。
【００９６】
図９は、Ａ／Ｄ変換出力をもとに極性の制御をおこなう差分Ａ／Ｄ変換器１１ｄの概要構成を説明する説明図である。図９において、差分Ａ／Ｄ変換器１１ｄは、その内部に差分検出部１３ｂ、Ａ／Ｄコンバータ１４ｂに加えて出力検出部１９、極性制御部１８ａおよびクランプ回路８０を備えている。その他の構成は実施の形態１に示した差分Ａ／Ｄ変換器１１と同様であり、同一の構成要素には同一の符号を付して説明を省略する。なお、ここでのＡ／Ｄコンバータ１４ｂは、出力するデジタル信号の最小値が「０」であり、デジタル信号の値「０」がアナログ信号の「０Ｖ」に対応することを前提とする。
【００９７】
この差分Ａ／Ｄ変換器１１ｄでは、Ａ／Ｄコンバータ１４ｂが出力するデジタル信号Ｄ５の値を出力検出部１９によって検出し、極性制御部１８ａは出力検出部１９による検出結果をもとに差分検出部１３ｂが出力するアナログ信号Ａ５の極性を制御する。
【００９８】
より詳細には、極性制御部１８ａは、差分検出部１３ｂがデジタル信号Ｄ５の値として「０」を検出した場合にスイッチ２６，２７を切り替えて以降のアナログ信号Ａ５の極性を逆転させる。その後、再度差分検出部１３ｂがデジタル信号Ｄ５の値として「０」を検出した場合にスイッチ２６，２７を再び切り替えて以降のアナログ信号Ａ５の極性を逆転させる。
【００９９】
すなわち、極性制御部１８ａは、デジタル信号Ｄ５の値が「０」になる度にアナログ信号Ａ５の極性を逆転させる制御をおこなう。これは、アナログ信号Ａ１とアナログ信号Ａ２との電位差が経時変化して「０」になった場合、その後のアナログ信号Ａ１とアナログ信号Ａ２との大小関係が逆転することが予測されるが、Ａ／Ｄ変換では「０」以下の値はすべて「０」として出力するためである。
【０１００】
例えば、アナログ信号Ａ１の電位がアナログ信号Ａ２の電位に比して大きい場合、コンデンサ３１に保持される電位差は正の値となる。このコンデンサ３１に保持された電位差は、そのままアナログ信号Ａ５として出力され、Ａ／Ｄコンバータ１４ｂによってＡ／Ｄ変換され、デジタル信号Ｄ５が出力される。
【０１０１】
一方、アナログ信号Ａ１およびアナログ信号Ａ２の電位が経時変化し、アナログ信号Ａ１の電位がアナログ信号Ａ２の電位以下となった場合、コンデンサ３１に保持される電位差は０以下となる。この０以下となった電位差は、そのままアナログ信号Ａ５として出力され、Ａ／Ｄコンバータ１４ｂによってＡ／Ｄ変換されるので、この時のデジタル信号Ｄ５の値は「０」となる。
【０１０２】
ここで、出力検出部１９がデジタル信号Ｄ５の値「０」を検出し、極性制御部１８ａは、アナログ信号Ａ５の極性を反転させる。したがって、つぎにコンデンサ３１に保持された電位差は、極性を反転させてアナログ信号Ａ５として出力されることとなる。この極性の反転は、デジタル信号Ｄ５の値が再び「０」となるまで継続して行われる。
【０１０３】
つぎに、具体例を用いて差分Ａ／Ｄ変換器１１ｄの動作を説明する。図１０は差分Ａ／Ｄ変換器１１ｄの動作を説明する説明図である。図１０では、まず、アナログ信号Ａ１の電位がアナログ信号Ａ２の電位より高く、アナログ信号Ａ５の値は正の値である。したがって、極性の反転をすることなく、デジタル出力Ｄ５が正の値を出力する。
【０１０４】
その後、アナログ信号Ａ１の電位とアナログ信号Ａ２の電位とが変動し、時刻Ｔ１においてアナログ信号Ａ１の電位がアナログ信号Ａ２の電位を下回り、アナログ信号Ａ５が負の値となっている。この結果、デジタル信号Ｄ５は値「０」を出力する。このデジタル出力を出力検出部１９が検出し、極性制御部１８ａは時刻Ｔ１の後、アナログ信号Ａ５の極性を反転させる。
【０１０５】
時刻Ｔ１の後、アナログ信号Ａ１の電位はアナログ信号Ａ２の値を下回っているが、極性制御部１８ａによって極性が反転しているためにアナログ信号Ａ５は正の値となる。したがって、デジタル信号Ｄ５は、正の値を出力することができる。
【０１０６】
さらに時刻Ｔ２において、アナログ信号Ａ１の電位が再びアナログ信号Ａ２の電位を上回る。しかし、時刻Ｔ２においては極性制御部１８ａによる極性反転処理が継続しているため、アナログ信号Ａ５は負の値をとる。結果として、デジタル信号Ｄ５は、値「０」を出力する。このデジタル出力を出力検出部１９が検出し、極性制御部１８ａは時刻Ｔ２の後、アナログ信号Ａ５の極性反転を終了する。
【０１０７】
したがって、時刻Ｔ２の後、アナログ信号Ａ５は正の値まま、極性反転することなく出力され、デジタル信号Ｄ５は正の値を出力することができる。この出力は、時刻Ｔ３にアナログ信号Ａ１の電位がアナログ信号Ａ２の値を下回るまで継続することとなる。
【０１０８】
このように、デジタル信号Ｄ５の値を監視し、その値が「０」になった場合にアナログ信号Ａ５の極性を反転させることで、アナログ信号Ａ１とアナログ信号Ａ２の大小関係が変動する場合であってもアナログ信号Ａ１とアナログ信号Ａ２との電位差をＡ／Ｄ変換することができる。
【０１０９】
ところで、Ａ／Ｄコンバータ１４ｂは、その構成によっては負電位の入力が誤動作の原因となる場合がある。したがって、アナログ信号Ａ５として負の値が出力された場合であっても、Ａ／Ｄコンバータ１４ｂに対する負電位の入力を防止することが望ましい。そこで差分Ａ／Ｄ変換器１１ｄは、クランプ回路８０を設けることでＡ／Ｄコンパレータ１４ｂに対する負電位の入力を防止している。
【０１１０】
このクランプ回路８０としては、所定の電位を確保可能であれば任意の回路を用いることができる。図１１に、クランプ回路８０として適用可能な回路例を示す。図１１（ａ）では、ダイオード８１の順方向電圧によって負電位を制限している。具体的には、アナログ信号Ａ５の電位が負になった場合、例えばダイオードの順方向電圧を０．７Ｖとすると、Ａ／Ｄコンバータ１４ｂに対する負電位の入力を−０．７Ｖに制限できる。
【０１１１】
また、図１１（ｂ）では、トランジスタ８２のベースに定電圧電源８３を接続し、トランジスタ８２のコレクタをグランドに接続し、トランジスタ８２のエミッタをＡ／Ｄコンバータ１４ｂの入力側に接続している。この構成においては、「定電圧電源−トランジスタのベース・エミッタ間電圧」によって負電位を制限している。具体的には、アナログ信号Ａ５の電位が負になった場合、例えば定電圧電源を０．５Ｖ、ベース・エミッタ間電圧を０．７Ｖとすると、Ａ／Ｄコンバータ１４ｂに対する負電位の入力を−０．２Ｖに制限できる。
【０１１２】
さらに、図１１（ｃ）では、トランジスタ８２のベースに定電圧電源８３を接続し、トランジスタ８２のエミッタをＡ／Ｄコンバータ１４ｂの入力側に接続し、トランジスタ８２のコレクタを定電圧Ｖｃｃに接続している。この構成においても図１１（ｂ）と同様に、アナログ信号Ａ５の電位が負になった場合、Ａ／Ｄコンバータ１４ｂに対する負電位の入力を制限できる。また、コレクタ・エミッタ間電圧として「Ｖｃｃ−制限電圧」が確保されているため、制限電圧を「０Ｖ」以上にすることが可能である。
【０１１３】
このように、本実施の形態２にかかる差分Ａ／Ｄ変換器では、アナログ信号Ａ１とアナログ信号Ａ２との電位差を保持し、電位差の極性を任意に制御して出力するようにしているので、アナログ信号Ａ１の電位がアナログ信号Ａ２の電位に比して大きい場合であってもアナログ信号Ａ１の電位がアナログ信号Ａ２の電位に比して小さい場合であってもアナログ信号Ａ１とアナログ信号Ａ２との電位差をＡ／Ｄ変換することができる。
【０１１４】
なお、本実施の形態２ではアナログ信号Ａ１とアナログ信号Ａ２との電位差を保持する構成として、図１に示した差分Ａ／Ｄ変換器１１と同様の構成を用いたが、電位差保持のための構成はこれに限るものではない。たとえば、図５に示した差分Ａ／Ｄ変換器１１ｂと同様に、アナログ信号Ａ１の電位とアナログ信号Ａ２の電位とをそれぞれ独立した保持手段に保持する構成としてもよい。
【０１１５】
以上説明した差分アナログ／デジタル変換器は、例えば車載用ＥＣＵ（エレクトロニック・コントロール・ユニット）等に搭載される。差分アナログ／デジタル変換器をＥＣＵに搭載した場合の構成例を図１２に示す。同図に示すように、センサ部９１の抵抗９１ａの２つの所定電位をアナログ信号Ａ１，Ａ２とし、これらの電位差をＥＣＵ９２に搭載した差分アナログ／デジタル変換器１１ｅによりデジタル信号Ｄ１に変換する。変換されたデジタル信号Ｄ１は、マイコン９３等で演算処理され、その結果インジェクタ等のアクチュエータ（負荷）９４を駆動させるようになっている。もちろん、その他の電子機器に適用しても良いことは言うまでもない。
【０１１６】
【発明の効果】
以上説明したように、請求項１の発明によれば、差分アナログ／デジタル変換器は、第１のアナログ信号と第２のアナログ信号との差分をアナログ信号として出力し、差分アナログ信号をデジタル信号に変換するように構成されるので、一度のＡ／Ｄ変換でアナログ信号の差分をデジタル信号に変換可能な差分アナログ／デジタル変換器が得られるという効果を奏する。
【０１１７】
また、請求項２の発明によれば、差分アナログ／デジタル変換器は、第１のアナログ信号と第２のアナログ信号との電位差を差分アナログ信号として検出し、この差分アナログ信号をデジタル信号に変換することで第１のアナログ信号と第２のアナログ信号との電位差をデジタル信号として出力するので、２点間の電位差を高精度でデジタル信号に変換可能な差分アナログ／デジタル変換器が得られるという効果を奏する。
【０１１８】
また、請求項３の発明によれば、差分アナログ／デジタル変換器は、コンデンサの一方の電極に第１アナログ信号の電位を印加し、コンデンサの他方の電極に第２のアナログ信号の電位を印加することでコンデンサに生じた電位差をデジタル信号に変換するように構成されるので、２点間の電位差を高精度でデジタル信号に変換する、簡易な構成の差分アナログ／デジタル変換器が得られるという効果を奏する。
【０１１９】
また、請求項４の発明によれば、差分アナログ／デジタル変換器は、第１のアナログ信号の電位を第１のコンデンサに保持し、第２のアナログ信号の電位を第２のコンデンサに保持し、第１のコンデンサと第２のコンデンサとの電位差をデジタル信号に変換するように構成するで、２点間の電位差を高精度でデジタル信号に変換する、簡易な構成の差分アナログ／デジタル変換器が得られるという効果を奏する。
【０１２０】
また、請求項５の発明によれば、差分アナログ／デジタル変換器は、第１のアナログ信号と第２のアナログ信号との電位差をデジタル信号に変換して出力するか、もしくは第１のアナログ信号のグランドに対する電位をデジタル信号に変換して出力するので、２点間の電位差のＡ／Ｄ変換に加えて、従来と同様のＡ／Ｄ変換を実行可能な差分アナログ／デジタル変換器が得られるという効果を奏する。
【０１２１】
また、請求項６の発明によれば、差分アナログ／デジタル変換器は、集積回路（ＩＣ）上に形成され、第１のアナログ信号と第２のアナログ信号の少なくとも一方に、同一の集積回路（ＩＣ）上から取得したアナログ信号を使用するので、集積回路内のアナログ信号をもとに電位差をＡ／Ｄ変換する差分アナログ／デジタル変換器が得られるという効果を奏する。
【０１２２】
また、請求項７の発明によれば、差分アナログ／デジタル変換器は、集積回路（ＩＣ）上に形成され、第１のアナログ信号と第２のアナログ信号の少なくとも一方に、集積回路（ＩＣ）の外側から取得したアナログ信号を使用するので、集積回路の外から入力されたアナログ信号をもとに電位差をＡ／Ｄ変換する差分アナログ／デジタル変換器が得られるという効果を奏する。
【０１２３】
また、請求項８の発明によれば、差分アナログ／デジタル変換器は、複数のアナログ信号から第１のアナログ信号と第２のアナログ信号とを選択し、選択したアナログ信号の電位差をデジタル信号として出力するので、任意にアナログ信号を選択し、選択したアナログ信号間の電位差をＡ／Ｄ変換可能な差分アナログ／デジタル変換器が得られるという効果を奏する。
【０１２４】
また、請求項９の発明によれば、差分アナログ／デジタル変換器は、第１のアナログ信号と第２のアナログ信号との差分を示す差分アナログ信号について、その極性を反転可能としているので、誤動作を防止し、第１のアナログ信号と第２のアナログ信号との大小関係に関わらず電位差を高精度でＡ／Ｄ変換可能な差分アナログ／デジタル変換器が得られるという効果を奏する。
【０１２５】
また、請求項１０の発明によれば、差分アナログ／デジタル変換器は、第１のアナログ信号の電位と第２のアナログの電位との大小関係をもとに、差分アナログ信号の極性を制御するので、誤動作を防止し、第１のアナログ信号と第２のアナログ信号との大小関係に関わらず、電位差を高精度でＡ／Ｄ変換可能な差分アナログ／デジタル変換器が得られるという効果を奏する。
【０１２６】
また、請求項１１の発明によれば、差分アナログ／デジタル変換器は、第１のアナログ信号の電位と第２のアナログの電位との大小関係を、差分アナログ信号の変換結果に付加するので、ＡＤコンバータの誤動作を防止するとともに分解能を向上した差分アナログ／デジタル変換器が得られるという効果を奏する。
【０１２７】
また、請求項１２の発明によれば、差分アナログ／デジタル変換器は、差分アナログ信号のＡ／Ｄ変換結果をもとに、以降の差分アナログ信号の極性を反転させるので、第１のアナログ信号と第２のアナログ信号との大小関係に関わらず、電位差を高精度でＡ／Ｄ変換可能な差分アナログ／デジタル変換器を簡易な構成で得ることができるという効果を奏する。
【０１２８】
また、請求項１３の発明によれば、差分アナログ／デジタル変換器は、差分アナログ信号のＡ／Ｄ変換結果が「０」である場合に、以降の差分アナログ信号の極性を反転させるので、アナログ信号間の大小関係の変化を推測して電位差をＡ／Ｄ変換する差分アナログ／デジタル変換器を簡易な構成で得ることができるという効果を奏する。
【０１２９】
また、請求項１４の発明によれば、差分アナログ／デジタル変換器は、差分検出手段と変換手段との間に電位の調整をおこなうクランプ回路を設けて構成するので、回路内における負電位の発生を抑止することで誤動作を防止した差分アナログ／デジタル変換器を得ることができるという効果を奏する。
【図面の簡単な説明】
【図１】実施の形態１にかかる差分Ａ／Ｄ変換器の概要構成を説明する説明図である。
【図２】図１に示した差分検出部の動作を説明する説明図である。
【図３】実施の形態１にかかる差分Ａ／Ｄ変換器の回路構成の一例を示す回路図である。
【図４】内部に差分Ａ／Ｄ変換器を有する集積回路の概要構成を説明する説明図である。
【図５】差分検出部を変形した差分Ａ／Ｄ変換器の概要構成を説明する説明図である。
【図６】実施の形態２にかかる差分Ａ／Ｄ変換器の概要構成を説明する説明図である。
【図７】図６に示した差分Ａ／Ｄ変換器の動作について説明する説明図である。
【図８】実施の形態２にかかる差分Ａ／Ｄ変換器の回路構成の一例を示す回路図である。
【図９】Ａ／Ｄ変換出力をもとに極性の制御をおこなう差分Ａ／Ｄ変換器の概要構成を説明する説明図である。
【図１０】図９に示した差分Ａ／Ｄ変換器の動作を説明する説明図である。
【図１１】クランプ回路として適用可能な回路例を示す図である。
【図１２】本発明に係る差分アナログ／デジタル変換器をＥＣＵに搭載した場合の構成例を示す図である。
【図１３】従来のＡ／Ｄ変換における電位差算出を説明する説明図である。
【図１４】図１３に示したアナログ／デジタル変換器によるＡ／Ｄ変換について説明する説明図である。
【符号の説明】
１ ＩＣ
１１，１１ａ，１１ｂ，１１ｃ，１１ｄ，１１ｅ 差分Ａ／Ｄ変換器
１２，１２ａ，１２ｂ 制御マイコン
１３，１３ａ，１３ｂ，１３ｃ 差分検出部
１４，１４ａ，１４ｂ Ａ／Ｄコンバータ
１５ 発振回路
１６ 増幅回路
１７ マルチプレクサ
１８ 極性制御部
２１，２２，２３，２４，２５，２６，２７ スイッチ
３１，３２，３３ コンデンサ
３１ａ，３１ｂ，３２ａ，３２ｂ，３３ａ，３３ｂ 電極
４１，４２，４３，４４，４５，４６，４７，４８ ＭＯＳＦＥＴ
５１ ラダー抵抗回路
５２ コンパレータ回路
５３，５３ａ エンコーダ回路
５４ 出力ラッチ回路
５５ クロック回路
７９ オペアンプ
８１ ダイオード
８２ トランジスタ
８３ 定電圧電源
９１ センサ部
９１ａ 抵抗
９２ ＥＣＵ
９３ マイコン
９４ アクチュエータ
Ａ１，Ａ２，Ａ３，Ａ４，Ａ５ アナログ信号
Ｄ１，ｄ４，Ｄ４，Ｄ５ デジタル信号
Ｐ１，Ｐ２，Ｐ１１，Ｐ１２，Ｐ１３，Ｐ１４ 入力端子
Ｐ３ 出力端子
Ｐ１５ 内部端子
Ｖ３１ 電圧[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a differential analog / digital converter that outputs a difference between a first analog signal and a second analog signal as a digital signal, and particularly to a differential analog / digital converter that converts a potential difference between two points to a digital signal with high accuracy. Related to a digital converter.
[0002]
[Prior art]
Conventionally, an analog / digital converter (A / D converter) for converting an analog signal into a digital signal has been widely used. In this conventional A / D converter, the voltage of the analog signal with respect to the ground is held by a capacitor, and the voltage held by the capacitor is converted into a digital signal (for example, see Patent Document 1).
[0003]
By the way, with the spread of A / D converters, there is an increasing need to convert a potential difference between two points into a digital signal. In order to meet this need, a conventional A / D converter performs A / D conversion on two potentials, and then calculates the difference between the two digital signals by arithmetic processing using a processor. The potential difference was determined.
[0004]
More specifically, as shown in FIG. 13, the A / D converter 101 performs a sampling process and a quantization process on the analog signal A101, and converts the analog signal A101 into a digital signal D101. Further, the A / D converter 102 performs a sampling process and a quantization process on the analog signal A102 and converts the analog signal A102 into a digital signal D102. Thereafter, the digital operation unit 103 subtracts the value of the digital signal 102 from the value of the digital signal D101, and outputs a digital signal D103.
[0005]
[Patent Document 1]
Japanese Utility Model Publication No. 7-33033
[0006]
[Problems to be solved by the invention]
However, this conventional analog / digital converter has the following problems, and cannot convert a potential difference between two points into a digital signal with high accuracy.
[0007]
First, in a conventional analog / digital converter, two potentials are respectively A / D converted, so that a quantization error occurs in each A / D conversion. For example, in the above-described A / D converter 101, as shown in FIG. 14, a quantization error E101 occurs when the sampled analog signal A101 is quantized into a digital signal D101. Similarly, since a quantization error also occurs in the A / D converter 102, a quantization error for two A / D conversions is added to the digital signal D101, and the accuracy of the digital signal D103 is degraded. There was a point.
[0008]
Next, in the conventional analog / digital converter, since the potential difference is calculated by arithmetic processing of a digital signal, there is a problem that a processor for performing arithmetic processing is required. This processor requires high performance especially when high resolution and a short sampling interval are required for A / D conversion. Therefore, when this processor is used in common with other arithmetic processing, digital processing accompanying the A / D conversion is required. There is also a problem that the signal processing presses the computational resources of the processor and lowers the overall processing speed.
[0009]
Further, since different analog / digital converters are used for the two points of A / D conversion, an offset error occurs for each analog / digital converter. The offset error E111 shown in FIG. 14 is generated depending on an operational amplifier and a comparator existing inside the A / D converter 101. This offset error also occurs in the A / D converter 102, and since the error differs for each A / D converter, there is a problem that the accuracy of the digital signal D103 is further deteriorated.
[0010]
SUMMARY OF THE INVENTION The present invention has been made in order to solve the above-described problem of the related art, and has as its object to provide a differential analog / digital converter capable of converting a potential difference between two points into a digital signal with high accuracy. I do.
[0011]
[Means for Solving the Problems]
In order to solve the above-mentioned problem and to achieve the object, a differential analog / digital converter according to the present invention provides a differential analog / digital converter that outputs a difference between a first analog signal and a second analog signal as a digital signal. / Digital converter, difference detecting means for outputting a difference between the first analog signal and the second analog signal as a differential analog signal, and converting means for converting the differential analog signal to a digital signal; It is characterized by having.
[0012]
According to the first aspect of the present invention, the differential analog / digital converter outputs the difference between the first analog signal and the second analog signal as an analog signal, and converts the differential analog signal into a digital signal. Be composed.
[0013]
Also, in the differential analog / digital converter according to the second aspect of the present invention, in the first aspect of the present invention, the difference detecting means may determine a difference between a potential of the first analog signal and a potential of the second analog signal. Is output as the differential analog signal.
[0014]
According to the second aspect of the present invention, the differential analog / digital converter detects a potential difference between the first analog signal and the second analog signal as a differential analog signal, and converts the differential analog signal into a digital signal. Thus, a potential difference between the first analog signal and the second analog signal is output as a digital signal.
[0015]
Also, in the differential analog / digital converter according to a third aspect of the present invention, in the second aspect of the present invention, the differential detection means includes a capacitor having a first electrode and a second electrode, and Applying a potential of the first analog signal to an electrode, applying a potential of the second analog signal to the second electrode, and outputting a potential difference generated in the capacitor as the differential analog signal. I do.
[0016]
According to this invention, the differential analog / digital converter applies the potential of the first analog signal to one electrode of the capacitor and applies the potential of the second analog signal to the other electrode of the capacitor. This converts the potential difference generated in the capacitor into a digital signal.
[0017]
Further, in the differential analog / digital converter according to a fourth aspect of the present invention, in the second aspect of the present invention, the differential detecting means includes: a first capacitor for holding a potential of the first analog signal; And a second capacitor that holds the potential of the analog signal of (b), and outputs the difference between the potential held by the first capacitor and the potential held by the second capacitor as the differential analog signal. I do.
[0018]
According to the invention of claim 4, the differential analog / digital converter holds the potential of the first analog signal in the first capacitor, holds the potential of the second analog signal in the second capacitor, It is configured to convert a potential difference between the first capacitor and the second capacitor into a digital signal.
[0019]
According to a fifth aspect of the present invention, in the differential analog-to-digital converter according to the second, third or fourth aspect, the difference detecting means includes a potential difference between the first analog signal and the second analog signal. Alternatively, a potential difference between the first analog signal and ground is output as the differential analog signal.
[0020]
According to the fifth aspect of the invention, the differential analog / digital converter converts the potential difference between the first analog signal and the second analog signal into a digital signal and outputs the digital signal, or outputs the first analog signal. The potential with respect to the ground is converted into a digital signal and output.
[0021]
According to a sixth aspect of the present invention, in the differential analog-to-digital converter according to the first to fifth aspects, the first analog signal and / or the second analog signal are supplied to the difference detection unit and the conversion unit. It is obtained from inside an integrated circuit in which the means are integrated.
[0022]
According to the sixth aspect of the present invention, the differential analog / digital converter is formed on an integrated circuit (IC), and at least one of the first analog signal and the second analog signal is supplied to the same integrated circuit (IC). ) Use the analog signal obtained from above.
[0023]
Also, in the differential analog / digital converter according to the invention of claim 7, in the invention of claims 1 to 6, the first analog signal and / or the second analog signal may include the difference detection means and the conversion. It is obtained from outside a semiconductor device in which the means are integrated.
[0024]
According to the seventh aspect of the present invention, the differential analog / digital converter is formed on an integrated circuit (IC), and at least one of the first analog signal and the second analog signal is provided on the integrated circuit (IC). Use an analog signal acquired from the outside.
[0025]
According to an eighth aspect of the present invention, in the differential analog / digital converter according to the first to seventh aspects of the present invention, the signal selector selects the first analog signal and the second analog signal from a plurality of analog signals. It is characterized by further comprising means.
[0026]
According to this invention, the differential analog / digital converter selects the first analog signal and the second analog signal from the plurality of analog signals, and outputs a potential difference between the selected analog signals as a digital signal. I do.
[0027]
A ninth aspect of the present invention is a differential analog / digital converter according to the first to eighth aspects, further comprising polarity inverting means for inverting the polarity of the differential analog signal.
[0028]
According to the ninth aspect of the present invention, the differential analog / digital converter can invert the polarity of the differential analog signal indicating the difference between the first analog signal and the second analog signal.
[0029]
A tenth aspect of the present invention is a differential analog / digital converter according to the ninth aspect, further comprising comparing means for comparing the potential of the first analog signal with the potential of the second analog signal. The polarity inverting means determines whether to invert the polarity of the differential analog signal based on a comparison result by the comparing means.
[0030]
According to the tenth aspect, the differential analog / digital converter controls the polarity of the differential analog signal based on the magnitude relationship between the potential of the first analog signal and the potential of the second analog signal.
[0031]
Also, the differential analog / digital converter according to the invention of claim 11 is characterized in that, in the invention of claim 10, the result of the comparison by the comparing means is added to the digital signal output by the converting means.
[0032]
According to the eleventh aspect, the differential analog / digital converter adds the magnitude relationship between the potential of the first analog signal and the potential of the second analog signal to the conversion result of the differential analog signal.
[0033]
According to a twelfth aspect of the present invention, in the differential analog / digital converter according to the ninth aspect, the differential analog / digital converter is a digital signal value acquiring means for acquiring a value of the digital signal output by the converting means. Wherein the polarity inverting means determines whether to invert the polarity of the differential analog signal based on the value of the digital signal acquired by the digital signal value acquiring means.
[0034]
According to the twelfth aspect, the differential analog / digital converter inverts the polarity of the subsequent differential analog signal based on the A / D conversion result of the differential analog signal.
[0035]
According to a thirteenth aspect of the present invention, in the differential analog-to-digital converter according to the twelfth aspect, the polarity inverting means is configured so that the digital signal value acquired by the digital signal value acquiring means is “0”. , Wherein the inversion of the polarity of the differential analog signal is started.
[0036]
According to the thirteenth aspect, when the A / D conversion result of the differential analog signal is “0”, the differential analog / digital converter inverts the polarity of the subsequent differential analog signal.
[0037]
The difference analog / digital converter according to the invention of claim 14 is characterized in that, in the invention of claims 1 to 13, a clamp circuit is provided between the difference detection means and the conversion means.
[0038]
According to the fourteenth aspect of the present invention, the differential analog / digital converter is provided with a clamp circuit for adjusting a potential between the differential detection means and the conversion means.
[0039]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, preferred embodiments of a differential analog / digital converter (differential A / D converter) according to the present invention will be described with reference to the accompanying drawings.
[0040]
(Embodiment 1)
First, a schematic configuration of the differential A / D converter according to the first embodiment will be described. FIG. 1 is an explanatory diagram illustrating a schematic configuration of the differential A / D converter according to the first embodiment. In FIG. 1, the difference A / D converter 11 has a difference detection unit 13 and an A / D converter 14. The difference A / D converter 11 has input terminals P1 and P2 and an output terminal P3, and is further connected to the control microcomputer 12.
[0041]
The input terminal P1 inputs the analog signal A1 to the difference detection unit 13. The input terminal P2 inputs the analog signal A2 to the difference detection unit 13. The difference detector 13 outputs a potential difference between the potential of the analog signal A1 and the potential of the analog signal A2 to the A / D converter 14 as an analog signal A3. The A / D converter 14 converts the analog signal A3 into a digital signal D1, and outputs the digital signal D1 to the outside via the output terminal 23.
[0042]
Specifically, the difference detection unit 13 has switches 21 and 22 and a capacitor 31 therein. The capacitor 31 has an electrode 31a and an electrode 31b facing each other. The switch 21 connects either the input terminal P1 or the A / D converter 14 to the electrode 31a. The switch 22 connects one of the input terminal P2 and the ground to the electrode 31b. The operations of the switches 21 and 22 are controlled by the control microcomputer 12.
[0043]
When the input terminal P1 is connected to the electrode 31a and the input terminal P2 is connected to the electrode 31b by the operation of the switches 21 and 22, the potential difference between the analog signal A1 and the analog signal A2 is accumulated in the capacitor 31. Thereafter, the switches 21 and 22 are switched, and the A / D converter 14 is connected to the electrode 31a and the ground is connected to the electrode 31b, so that the potential difference between the analog signal A1 and the analog signal A2 becomes A / D as the analog signal A3. This is input to the converter 14.
[0044]
For example, as shown in FIG. 2A, if the potential V1 of the analog signal A1 is "5V" at a predetermined time and the potential V2 of the analog signal A2 is "2V" at the same time, the electrode 31a A potential of 5 V is generated, and a potential of 2 V is generated on the electrode 31b. Therefore, the capacitor 31 charges the potential difference of 3V.
[0045]
Thereafter, by switching the switches 21 and 22, the electrode 31b is connected to the ground, and the voltage charged in the capacitor 31 is output as the ground-reference potential. Therefore, the potential V3 of the analog signal A3 in this case is “3V”.
[0046]
By repeating this operation, the potential difference between the analog signal A1 and the analog signal A2 is output as the analog signal A3, as shown in FIGS. 2B and 2C. Here, for the sake of simplicity, the analog signal A2 is a constant voltage power supply that always outputs a value of 2 V. However, the value of the analog signal A2 may be a signal that changes arbitrarily. The signal A3 outputs a potential difference between the analog signal A1 and the analog signal A2.
[0047]
Although the switch 21 and the switch 22 are simultaneously switched here, the switch 21 and the switch 22 may be controlled independently. By enabling the switch 21 and the switch 22 to be controlled independently, the potential difference between the analog signal A1 and the analog signal A2 is A / D converted and output, or the potential of the analog signal A1 is A / D converted and output. Can be arbitrarily selected.
[0048]
Specifically, by always connecting the switch 22 to the ground and switching only the switch 21, the potential of the analog signal A1 can be directly input to the A / D converter as the analog signal A3. Therefore, the digital signal D1 has a value obtained by A / D converting the analog signal A1.
[0049]
On the other hand, when performing A / D conversion on the potential difference between the analog signal A1 and the analog signal A2, the switches 21 and 22 may be operated simultaneously. That is, by enabling the switch 21 and the switch 22 to operate independently, an operation of A / D converting the potential difference between the analog signals A1 and A2 and an operation of A / D converting the potential of the analog signal A1 can be selected. It becomes.
[0050]
Next, an example of a circuit configuration of the differential A / D converter according to the first embodiment will be described with reference to FIG. In the circuit diagram shown in FIG. 3, the switch 21 is realized by MOSFETs (Metal Oxide Semiconductor Field Effect Transistors) 41 and 42, and the switch 22 is realized by MOSFETs 43 and 44.
[0051]
Here, the MOSFETs 41 and 43 are N-channel MOSFETs, and the MOSFETs 42 and 44 are P-channel MOSFETs. The control microcomputer 12 outputs a high-potential “H-level signal” or a low-potential “L-level signal” as a control signal. Therefore, when the control microcomputer 12 outputs the “H level signal”, the MOSFETs 41 and 43 are turned on, and the MOSFETs 42 and 44 are turned off. That is, when the control microcomputer 12 outputs the "H level signal", the capacitor 31 is connected to the input terminals P1 and P2, and accumulates the difference voltage between the analog signal A1 and the analog signal A2.
[0052]
On the other hand, when the control microcomputer 12 outputs the “L level signal”, the MOSFETs 41 and 43 are turned off and the MOSFETs 42 and 44 are turned on. Therefore, when the control microcomputer 12 outputs the "L level signal", the capacitor 31 is connected to the ground and the A / D converter 14, and outputs the accumulated voltage as the analog signal A3.
[0053]
In the circuit diagram shown in FIG. 3, a parallel comparison type A / D conversion circuit is used as the A / D converter 14. The parallel comparison type A / D conversion circuit includes a ladder resistance circuit 51, a comparator circuit 52, an encoder circuit 53, an output latch circuit 54, and a clock circuit 55. The analog signal A3 is input to the comparator circuit 52. The comparator circuit 52 is formed using an operational amplifier, and the number of operational amplifiers is (2) if it is an n-bit A / D conversion circuit. n -1).
[0054]
The ladder resistance circuit 51 is a circuit that creates a potential used for comparison with the potential of the analog signal A3 in each operational amplifier. Each operational amplifier compares the potential output from the ladder resistance circuit 51 with the potential of the input analog signal A3, and outputs the comparison result to the encoder circuit 53. The encoder circuit 53 outputs in binary which comparator is at the “H level”, and the output latch circuit 54 arranges the output of the encoder circuit 53 into a digital signal and outputs it as a digital signal D1. The clock circuit 55 performs timing control for causing the comparator circuit 52, the encoder circuit 53, and the output latch circuit 54 to cooperate.
[0055]
As described above, the parallel comparison type A / D conversion circuit performs the A / D conversion by simultaneously comparing the comparison potential assigned to each of the plurality of operational amplifiers and the potential of the analog signal A3. High-speed A / D conversion can be realized. Here, the case where the parallel comparison type A / D conversion circuit is used as the A / D converter 14 has been described, but the A / D converter 14 may have any circuit configuration. For example, a configuration may be adopted in which a successive approximation type A / D conversion circuit or a double integration type A / D conversion circuit is used as the A / D converter 14.
[0056]
Here, the elements constituting the differential A / D converter will be described. Electric elements have an upper limit of voltage. In general, many elements are manufactured on the assumption that a voltage of up to about 5 V is used. Therefore, especially in a circuit using a high voltage, it is necessary to use a high withstand voltage element that can withstand a high voltage. However, a high breakdown voltage element is more expensive than a normal element, and the electrical characteristics are often sacrificed. Therefore, it is desirable to refrain from using the element as much as possible.
[0057]
Therefore, in the difference A / D converter 11, when the analog signal A1 and the analog signal A2 are high voltage signals, the elements included in the difference detection unit 13 are configured with high withstand voltage elements. On the other hand, since the potential difference between the analog signals A1 and A2 is input to the A / D converter 14, if the potential difference is sufficiently small, the A / D converter 14 can be constituted by a low breakdown voltage element.
[0058]
For example, when the analog signal A1 and the analog signal A2 are each an analog signal of about 16 V and the difference between the potential of the analog signal A1 and the potential of the analog signal A2 is 5 V or less, the MOSFETs 41 to 44 included in the difference detection unit 13 In addition, the capacitor 31 can be constituted by a high withstand voltage element having a withstand voltage of 40 V, and the A / D converter 14 can be constituted by a low withstand voltage element having a withstand voltage of 5 V.
[0059]
Next, an example of use of this differential A / D converter will be described. FIG. 4 is an explanatory diagram illustrating a schematic configuration of an integrated circuit (IC) having a differential A / D converter 11a therein. In FIG. 4, the IC 1 has input terminals P11, P12, P13, P14 and an output terminal P3, and has a differential A / D converter 11a, a control microcomputer 12a, an oscillation circuit 15, and an amplification circuit 16 therein. The oscillation circuit 15 functions as an analog signal generation unit that generates a predetermined analog signal inside the IC 1. Further, the amplifier circuit 16 has a function of amplifying an analog signal input from the input terminal P11.
[0060]
Here, the difference A / D converter 11a includes a multiplexer 17 in addition to the difference detection unit 13 and the A / D converter 14 therein. The multiplexer 17 selects analog signals A1 and A2 to be input to the difference detection unit 13 from a plurality of analog signals according to a control signal from the control microcomputer 12a.
[0061]
Specifically, the analog signal input to the multiplexer 17 includes an analog signal output from the oscillator circuit 15, an analog signal output from the amplifier circuit 16, analog signals input from the input terminals P12, P13, P14, and IC1. There is an analog signal input from an internal terminal P15 provided inside the device. The multiplexer 17 can arbitrarily select an analog signal A1 and an analog signal A2 to be input to the difference detection unit 13 from these analog signals.
[0062]
By providing the differential A / D converter 11a inside the IC 1, the potential difference between the desired analog signals can be A / D converted. At this time, the analog signal for obtaining the potential difference may be input from outside the IC1, or an analog signal inside the IC1 may be used. Further, the potential difference between the analog signal outside the IC 1 and the analog signal inside the IC 1 can be A / D converted.
[0063]
Further, by providing the multiplexer 17 inside the differential A / D converter 11a, an analog signal for detecting a potential difference can be arbitrarily switched. Therefore, a single differential A / D converter can perform A / D conversion on a desired combination of analog signals.
[0064]
In the integrated circuit shown in FIG. 4, the differential A / D converter 11a, the control microcomputer 12a, the oscillation circuit 15, and the amplifier circuit 16 are provided inside the IC1, but the configuration of the integrated circuit is not limited to this. Instead, a differential A / D converter can be incorporated in any integrated circuit.
[0065]
By the way, in the above description, the potential of the analog signal A1 is applied to one electrode of the capacitor 31 and the potential of the analog signal A2 is applied to the other electrode, thereby obtaining a potential difference between the analog signal A1 and the analog signal A2. However, the configuration for acquiring the potential difference between the analog signals A1 and A2 is not limited to this.
[0066]
FIG. 5 is an explanatory diagram illustrating a schematic configuration of a difference A / D converter in which a difference detection unit is modified. In FIG. 5, the difference A / D converter 11b has input terminals P1 and P2 and an output terminal P3. Further, the difference A / D converter 11b is connected to the control microcomputer 12b.
[0067]
The difference detection unit 13a has switches 23, 24, 25 and capacitors 32, 33 therein. The capacitor 32 is formed with the electrodes 32a and 32b facing each other, and the capacitor 33 is formed with the electrodes 33a and 33b facing each other. The switch 23 connects one of the input terminal P1 and the electrode 33a to the electrode 32a. On the other hand, the electrode 32b is connected to the ground. The switch 24 is used for on / off control of the connection between the input terminal P2 and the electrode 33a. Further, the switch 25 connects one of the A / D converter 14 and the ground to the electrode 33b. The operation of these switches 23 to 25 is controlled by the control microcomputer 12b.
[0068]
Next, an operation in the case where the difference detection unit 13a detects a potential difference between the analog signal A1 input from the input terminal P1 and the analog signal A2 input from the input terminal P2 will be described. When detecting the potential difference between the analog signals A1 and A2, first, the switches 23 to 25 are controlled by the control microcomputer 12b. By this control, the switch 23 connects the input terminal P1 to the electrode 32a, the switch 24 connects the input terminal P2 to the electrode 33a, and the switch 25 connects the electrode 33b to the ground.
[0069]
In this state, the potential of the analog signal A1, for example, 5V, is generated at the electrode 32a, and the potential is "0V" because the electrode 32b is connected to the ground. Therefore, the capacitor 32 functions as a holding unit that holds the potential “+5 V” of the analog signal A1. On the other hand, the potential of the analog signal A2, for example, + 2V is generated at the electrode 33a, and the potential is "0V" because the electrode 33b is connected to the ground. Therefore, the capacitor 33 functions as a holding unit that holds the potential “+2 V” of the analog signal A2.
[0070]
Next, the switches 23 to 25 are controlled by the control microcomputer 12b. By this control, the switch 23 connects the electrode 32a to the electrode 33a, the switch 24 disconnects the input terminal P2 from the electrode 33a, and the switch 25 connects the electrode 33b to the A / D converter 14.
[0071]
In this state, the potential of the electrode 32a is the potential of the analog signal A1, ie, “+ 5V”, and the potential of the electrode 33a is the potential of the analog signal A2, ie, “+ 2V”. 3V ". Therefore, a voltage of "+3 V" is generated at the electrode 33b, and this "+3 V" is output to the A / D converter 14 as the potential of the analog signal A3.
[0072]
As described above, in the difference detection unit 13a, the potential of the analog signal A1 is held in the capacitor 32, the potential of the analog signal A2 is held in the capacitor 33, and the potential held in the capacitor 33 is inverted to be added to the potential of the capacitor 32. Thus, the potential difference between the analog signals A1 and A2 is obtained.
[0073]
As described above, in the first embodiment, the difference detectors 13 and 13a detect a potential difference between the analog signal A1 and the analog signal A2, and A / D convert the analog signal A3 indicating the potential difference to perform digital conversion. Since the signal D1 is configured to be output, the potential difference between the analog signals A1 and A2 can be converted into a digital signal by a single A / D conversion, and a high-precision A / D converter that reduces the quantization error to half the conventional value. D conversion can be realized.
[0074]
In addition, since this configuration does not require digital signal arithmetic processing, the circuit configuration can be simplified, cost can be reduced, and processing speed can be improved. Further, since the processing can be performed by a single A / D converter, the offset error can be reduced to half of the conventional one and the accuracy can be further improved.
[0075]
Further, by determining the analog signal A1 and the analog signal A2 by the multiplexer, an arbitrary difference voltage can be selected from a plurality of analog signals and A / D converted.
[0076]
Further, by independently controlling the switch 21 and the switch 22, a differential between the operation of A / D converting the potential difference between the analog signals A1 and A2 and the operation of A / D converting the potential of the analog signal A1 can be selected. An A / D converter can be obtained. In addition, by selectively using a high withstand voltage element for the difference detection section, a difference A / D converter capable of inputting a high-potential analog signal can be obtained at a low cost with a simple configuration.
[0077]
(Embodiment 2)
In the first embodiment, the difference A / D converter that A / D converts a value obtained by subtracting the potential of the analog signal A2 from the potential of the analog signal A1 as the analog signal A3 has been described. A differential A / D converter capable of A / D converting a value obtained by subtracting the potential of the analog signal A1 from the potential of the analog signal A2 by inverting the polarity of the analog signal A3 will be described as an application example.
[0078]
FIG. 6 is an explanatory diagram illustrating a schematic configuration of the differential A / D converter according to the second embodiment. In FIG. 6, the difference A / D converter 11c includes a polarity control unit 18 in addition to the difference detection unit 13b and the A / D converter 14a. Other configurations are the same as those of the differential A / D converter 11 shown in the first embodiment, and the same components are denoted by the same reference numerals and description thereof will be omitted.
[0079]
The polarity control unit 18 is connected to the input terminal P1 and the input terminal P2, and compares the magnitude relationship between the potential of the analog signal A1 and the potential of the analog signal A2. The polarity control unit 18 outputs the comparison result to the difference detection unit 13b and the A / D converter 14a.
[0080]
The difference detection unit 13b has switches 26 and 27 in addition to the switches 21 and 22 and the capacitor 31 therein. The switch 21 and the switch 22 are controlled by the control microcomputer 12 similarly to the difference detection unit 13 described in the first embodiment, and the capacitor 31 functions as a holding unit that holds a potential difference between the analog signal A1 and the analog signal A2. .
[0081]
Specifically, the capacitor 31 has the electrode 31a and the electrode 31b facing each other, and the switch 21 connects one of the input terminal P1 and the switch 26 to the electrode 31a. Similarly, the switch 22 connects one of the input terminal P2 and the switch 27 to the electrode 31b.
[0082]
On the other hand, the switches 26 and 27 are controlled by the output of the polarity control unit 18. As a result of the comparison by the polarity controller 18, when the potential of the analog signal A1 is higher than the potential of the analog signal A2, the switch 26 connects the electrode 31a to the A / D converter 14, and the switch 27 connects the electrode 31b to the ground. Connect to Also, as a result of the comparison by the polarity control unit 18, when the potential of the analog signal A1 is lower than the potential of the analog signal A2, the switch 26 connects the electrode 31a to the ground, and the switch 27 connects the electrode 31b to the A / D converter 14. Connect to
[0083]
Therefore, when the potential of the analog signal A1 is higher than the potential of the analog signal A2, the difference detector 13b outputs a value obtained by subtracting the potential of the analog signal A2 from the potential of the analog signal A1 as the analog signal A4. On the other hand, when the potential of the analog signal A1 is equal to or lower than the potential of the analog signal A2, the difference detection unit 13b outputs a value obtained by subtracting the potential of the analog signal A1 from the potential of the analog signal A2 as the analog signal A4.
[0084]
When converting the analog signal A4 output from the difference detection unit 13b into a digital signal, the A / D converter 14a adds a comparison result by the polarity control unit 18 to create a digital signal D4. That is, the magnitude of the potential of the analog signal A4 is A / D converted, and the magnitude relationship between the potential of the analog signal A1 and the potential of the analog signal A2 is added as information.
[0085]
Here, the operation of the differential A / D converter 11c will be described with reference to FIG. V31 shown in FIG. 7A is a voltage applied to the capacitor 31, that is, a potential difference between the analog signal A1 and the analog signal A2. When the voltage V31 has a positive value, that is, when the potential of the analog signal A1 is higher than the potential of the analog signal A2, the difference detection unit 13b outputs the voltage V31 as the analog signal A4. On the other hand, when the voltage V31 has a negative value, that is, when the potential of the analog signal A1 is equal to or lower than the potential of the analog signal A2, the difference detection unit 13b inverts the polarity of the voltage V31 and outputs the result as the analog signal A4.
[0086]
Therefore, the analog signal A4 output from the difference detection unit 13b indicates the absolute value of the voltage V31, as shown in FIG. The A / D converter 14a performs A / D conversion of the analog signal A4 to create a digital signal d4 shown in FIG. 7C. Further, the A / D converter 14a creates a digital signal D4 by adding polarity information to the digital signal d4 based on the output of the polarity control unit 18.
[0087]
As described above, the potential of the analog signal A1 and the potential of the analog signal A2 are compared by the polarity control unit 18 and the polarity of the analog signal A4 is controlled based on the comparison result, so that the potential of the analog signal A4 becomes analog signal. It becomes the absolute value of the potential difference between A1 and A2, and always takes a positive value.
[0088]
Generally, depending on the configuration of the A / D converter, input of a negative potential may cause a malfunction. Therefore, by making the value of the analog signal A4 input to the A / D converter always a positive value, malfunction of the A / D converter can be prevented.
[0089]
In other words, the potential difference between the analog signals A1 and A2 can be normally A / D-converted regardless of the magnitude relationship between the potential of the analog signal A1 and the potential of the analog signal A2. The degree of freedom in the selection of is improved.
[0090]
Also, by taking the absolute value, the amplitude of the potential difference between the analog signals A1 and A2 is halved, A / D converted, and polarity information is added after the A / D conversion. Therefore, the conversion range required for the A / D converter is half the amplitude generated in the potential difference between the analog signals A1 and A2. In other words, in this configuration, A / D conversion in which one bit is added to the resolution obtained from the comparator circuit of the A / D converter can be realized.
[0091]
Next, an example of a circuit configuration of the differential A / D converter shown in FIG. 6 will be described with reference to FIG. In the circuit diagram shown in FIG. 8, the switch 26 is realized by MOSFETs 45 and 46, and the switch 27 is realized by MOSFETs 47 and 48. Further, the polarity control unit 18 is realized by an operational amplifier 79, and an output of the operational amplifier 79 is provided to the MOSFETs 45, 46, 47, 48 and the encoder circuit 53a. The other configuration is the same as the circuit configuration shown in FIG. 3, and the same components are denoted by the same reference numerals and description thereof will be omitted.
[0092]
Here, MOSFETs 45 and 48 are N-channel MOSFETs, and MOSFETs 46 and 47 are P-channel MOSFETs. The operational amplifier 79 outputs a high-potential “H-level signal” or a low-potential “L-level signal” as a control signal. Therefore, when the operational amplifier 79 outputs the “H level signal”, the MOSFETs 45 and 48 are turned on, and the MOSFETs 46 and 47 are turned off. That is, when the operational amplifier 79 outputs the “H level signal”, the A / D converter 14 a is connected to the electrode 31 a of the capacitor 31, and the ground is connected to the electrode 31 b of the capacitor 31. In this case, since the voltage V31 of the capacitor 31 is output as it is, the potential of the analog signal A4 is a value obtained by subtracting the potential of the analog signal A2 from the potential of the analog signal A1.
[0093]
On the other hand, when the operational amplifier 79 outputs the “L level signal”, the MOSFETs 45 and 48 are turned off and the MOSFETs 46 and 47 are turned on. That is, when the operational amplifier 79 outputs the “L level signal”, the ground is connected to the electrode 31 a of the capacitor 31, and the A / D converter 14 a is connected to the electrode 31 b of the capacitor 31. In this case, since the voltage V31 of the capacitor 31 is output with the polarity inverted, the potential of the analog signal A4 is a value obtained by subtracting the potential of the analog signal A1 from the potential of the analog signal A2.
[0094]
Each operational amplifier in the comparator circuit 52 compares the potential output from the ladder resistance circuit 51 with the potential of the analog signal A4, and outputs the comparison result to the encoder circuit 53a. The encoder circuit 53a adds the output of the operational amplifier 79 to the comparison result output from the comparator circuit 52 and sends the result to the output latch circuit 54 to generate a digital signal D4. Therefore, the A / D converter 14a can output a digital signal D4 having a resolution higher by one bit than the signal output from the comparator circuit 52.
[0095]
In the differential A / D converter 11c shown in FIG. 6, a configuration in which the potential of the analog signal A1 is compared with the potential of the analog signal A2 and the polarity is controlled based on the comparison result is illustrated. Is not limited to this.
[0096]
FIG. 9 is an explanatory diagram illustrating a schematic configuration of a differential A / D converter 11d that performs polarity control based on the A / D conversion output. In FIG. 9, the difference A / D converter 11d includes an output detection unit 19, a polarity control unit 18a, and a clamp circuit 80 in addition to the difference detection unit 13b and the A / D converter 14b. Other configurations are the same as those of the differential A / D converter 11 shown in the first embodiment, and the same components are denoted by the same reference numerals and description thereof will be omitted. Note that the A / D converter 14b here assumes that the minimum value of the output digital signal is “0” and that the value “0” of the digital signal corresponds to “0 V” of the analog signal.
[0097]
In the difference A / D converter 11d, the value of the digital signal D5 output from the A / D converter 14b is detected by the output detection unit 19, and the polarity control unit 18a detects the difference based on the detection result by the output detection unit 19. The polarity of the analog signal A5 output from the unit 13b is controlled.
[0098]
More specifically, when the difference detection unit 13b detects “0” as the value of the digital signal D5, the polarity control unit 18a switches the switches 26 and 27 to reverse the polarity of the analog signal A5 thereafter. Thereafter, when the difference detection unit 13b detects "0" as the value of the digital signal D5 again, the switches 26 and 27 are switched again to reverse the polarity of the subsequent analog signal A5.
[0099]
That is, the polarity control unit 18a performs control to reverse the polarity of the analog signal A5 every time the value of the digital signal D5 becomes “0”. This is because if the potential difference between the analog signal A1 and the analog signal A2 changes with time and becomes “0”, it is predicted that the magnitude relationship between the analog signal A1 and the analog signal A2 will be reversed. This is because all values below “0” are output as “0” in the / D conversion.
[0100]
For example, when the potential of the analog signal A1 is higher than the potential of the analog signal A2, the potential difference held in the capacitor 31 has a positive value. The potential difference held by the capacitor 31 is output as it is as an analog signal A5, A / D converted by the A / D converter 14b, and a digital signal D5 is output.
[0101]
On the other hand, when the potentials of the analog signal A1 and the analog signal A2 change with time and the potential of the analog signal A1 becomes equal to or less than the potential of the analog signal A2, the potential difference held in the capacitor 31 becomes 0 or less. The potential difference that has become 0 or less is output as it is as an analog signal A5 and is A / D converted by the A / D converter 14b, so that the value of the digital signal D5 at this time is “0”.
[0102]
Here, the output detection unit 19 detects the value “0” of the digital signal D5, and the polarity control unit 18a inverts the polarity of the analog signal A5. Therefore, the potential difference held by the capacitor 31 is output as an analog signal A5 after inverting the polarity. This inversion of the polarity is continuously performed until the value of the digital signal D5 becomes “0” again.
[0103]
Next, the operation of the differential A / D converter 11d will be described using a specific example. FIG. 10 is an explanatory diagram for explaining the operation of the differential A / D converter 11d. In FIG. 10, first, the potential of the analog signal A1 is higher than the potential of the analog signal A2, and the value of the analog signal A5 is a positive value. Therefore, the digital output D5 outputs a positive value without inverting the polarity.
[0104]
Thereafter, the potential of the analog signal A1 and the potential of the analog signal A2 fluctuate. At time T1, the potential of the analog signal A1 falls below the potential of the analog signal A2, and the analog signal A5 has a negative value. As a result, the digital signal D5 outputs a value “0”. The output detection unit 19 detects this digital output, and the polarity control unit 18a inverts the polarity of the analog signal A5 after the time T1.
[0105]
After time T1, although the potential of the analog signal A1 is lower than the value of the analog signal A2, the analog signal A5 has a positive value because the polarity is inverted by the polarity control unit 18a. Therefore, the digital signal D5 can output a positive value.
[0106]
Further, at time T2, the potential of the analog signal A1 exceeds the potential of the analog signal A2 again. However, at time T2, since the polarity inversion process by the polarity control unit 18a is continued, the analog signal A5 takes a negative value. As a result, the digital signal D5 outputs the value “0”. This digital output is detected by the output detection unit 19, and the polarity control unit 18a ends the polarity inversion of the analog signal A5 after time T2.
[0107]
Therefore, after the time T2, the analog signal A5 is output with a positive value without reversing the polarity, and the digital signal D5 can output a positive value. This output continues until the potential of the analog signal A1 falls below the value of the analog signal A2 at time T3.
[0108]
In this way, by monitoring the value of the digital signal D5 and inverting the polarity of the analog signal A5 when the value becomes "0", the magnitude relationship between the analog signal A1 and the analog signal A2 fluctuates. Even with this, the potential difference between the analog signal A1 and the analog signal A2 can be A / D converted.
[0109]
By the way, in the A / D converter 14b, depending on the configuration, the input of the negative potential may cause a malfunction. Therefore, even when a negative value is output as the analog signal A5, it is desirable to prevent input of a negative potential to the A / D converter 14b. Therefore, the differential A / D converter 11d prevents the input of the negative potential to the A / D comparator 14b by providing the clamp circuit 80.
[0110]
As the clamp circuit 80, any circuit can be used as long as a predetermined potential can be secured. FIG. 11 shows a circuit example applicable as the clamp circuit 80. In FIG. 11A, the negative potential is limited by the forward voltage of the diode 81. Specifically, when the potential of the analog signal A5 becomes negative, for example, when the forward voltage of the diode is set to 0.7V, the input of the negative potential to the A / D converter 14b can be limited to -0.7V.
[0111]
In FIG. 11B, the constant voltage power supply 83 is connected to the base of the transistor 82, the collector of the transistor 82 is connected to the ground, and the emitter of the transistor 82 is connected to the input side of the A / D converter 14b. . In this configuration, the negative potential is limited by "the constant voltage power supply-base-emitter voltage of the transistor". Specifically, when the potential of the analog signal A5 becomes negative, for example, if the constant voltage power supply is 0.5 V and the base-emitter voltage is 0.7 V, the input of the negative potential to the A / D converter 14b is- It can be limited to 0.2V.
[0112]
Further, in FIG. 11C, a constant voltage power supply 83 is connected to the base of the transistor 82, the emitter of the transistor 82 is connected to the input side of the A / D converter 14b, and the collector of the transistor 82 is connected to the constant voltage Vcc. ing. In this configuration, similarly to FIG. 11B, when the potential of the analog signal A5 becomes negative, the input of the negative potential to the A / D converter 14b can be limited. In addition, since “Vcc−limit voltage” is secured as the collector-emitter voltage, the limit voltage can be set to “0 V” or more.
[0113]
As described above, in the differential A / D converter according to the second embodiment, the potential difference between the analog signal A1 and the analog signal A2 is held, and the polarity of the potential difference is arbitrarily controlled and output. Even when the potential of the analog signal A1 is higher than the potential of the analog signal A2, even when the potential of the analog signal A1 is lower than the potential of the analog signal A2, the analog signal A1 and the analog signal A2 are Can be A / D converted.
[0114]
In the second embodiment, a configuration similar to that of the difference A / D converter 11 shown in FIG. 1 is used as a configuration for holding the potential difference between the analog signal A1 and the analog signal A2. The configuration is not limited to this. For example, similarly to the differential A / D converter 11b shown in FIG. 5, the configuration may be such that the potential of the analog signal A1 and the potential of the analog signal A2 are held in independent holding means.
[0115]
The differential analog / digital converter described above is mounted on, for example, an in-vehicle ECU (electronic control unit). FIG. 12 shows a configuration example when the differential analog / digital converter is mounted on the ECU. As shown in the figure, two predetermined potentials of the resistor 91a of the sensor unit 91 are analog signals A1 and A2, and a difference between these potentials is converted into a digital signal D1 by a differential analog / digital converter 11e mounted on the ECU 92. The converted digital signal D1 is processed by a microcomputer 93 or the like, and as a result, an actuator (load) 94 such as an injector is driven. Of course, it goes without saying that the present invention may be applied to other electronic devices.
[0116]
【The invention's effect】
As described above, according to the first aspect of the present invention, the differential analog / digital converter outputs the difference between the first analog signal and the second analog signal as an analog signal, and converts the differential analog signal into a digital signal. Therefore, there is an effect that a difference analog / digital converter capable of converting a difference between analog signals into a digital signal by one A / D conversion can be obtained.
[0117]
Further, according to the invention of claim 2, the differential analog / digital converter detects a potential difference between the first analog signal and the second analog signal as a differential analog signal, and converts the differential analog signal into a digital signal. By doing so, a potential difference between the first analog signal and the second analog signal is output as a digital signal, so that a differential analog / digital converter capable of converting a potential difference between two points into a digital signal with high accuracy is obtained. It works.
[0118]
According to the invention of claim 3, the differential analog / digital converter applies the potential of the first analog signal to one electrode of the capacitor and applies the potential of the second analog signal to the other electrode of the capacitor. By doing so, it is configured to convert the potential difference generated in the capacitor into a digital signal, so that a difference analog / digital converter with a simple configuration that converts the potential difference between two points into a digital signal with high accuracy can be obtained. It works.
[0119]
Further, according to the invention of claim 4, the differential analog / digital converter holds the potential of the first analog signal in the first capacitor and holds the potential of the second analog signal in the second capacitor. , A differential analog / digital converter having a simple configuration for converting a potential difference between a first capacitor and a second capacitor into a digital signal and converting the potential difference between two points into a digital signal with high accuracy. Is obtained.
[0120]
According to the fifth aspect of the present invention, the differential analog / digital converter converts the potential difference between the first analog signal and the second analog signal into a digital signal and outputs the digital signal, or outputs the first analog signal. Is converted to a digital signal and output, so that in addition to the A / D conversion of the potential difference between two points, a differential analog / digital converter capable of performing the same A / D conversion as in the related art is obtained. This has the effect.
[0121]
According to the invention of claim 6, the differential analog / digital converter is formed on an integrated circuit (IC), and at least one of the first analog signal and the second analog signal has the same integrated circuit (IC). Since the analog signal obtained from the IC) is used, a difference analog / digital converter for A / D converting the potential difference based on the analog signal in the integrated circuit is obtained.
[0122]
According to the seventh aspect of the present invention, the differential analog / digital converter is formed on an integrated circuit (IC), and at least one of the first analog signal and the second analog signal is provided on the integrated circuit (IC). Since an analog signal obtained from outside the integrated circuit is used, there is an effect that a differential analog / digital converter for A / D converting a potential difference based on an analog signal input from outside the integrated circuit is obtained.
[0123]
Further, according to the invention of claim 8, the differential analog / digital converter selects the first analog signal and the second analog signal from the plurality of analog signals, and sets a potential difference between the selected analog signals as a digital signal. Since the output is performed, an analog signal is arbitrarily selected, and a differential analog / digital converter capable of A / D converting a potential difference between the selected analog signals is obtained.
[0124]
According to the ninth aspect of the present invention, the differential analog / digital converter can invert the polarity of the differential analog signal indicating the difference between the first analog signal and the second analog signal, so that the differential analog / digital converter malfunctions. And a differential analog / digital converter capable of A / D converting the potential difference with high accuracy regardless of the magnitude relationship between the first analog signal and the second analog signal is obtained.
[0125]
Further, according to the tenth aspect, the differential analog / digital converter controls the polarity of the differential analog signal based on the magnitude relationship between the potential of the first analog signal and the potential of the second analog signal. Therefore, it is possible to prevent a malfunction and to obtain a differential analog / digital converter capable of A / D converting a potential difference with high accuracy regardless of the magnitude relationship between the first analog signal and the second analog signal. .
[0126]
According to the eleventh aspect, the differential analog / digital converter adds the magnitude relationship between the potential of the first analog signal and the potential of the second analog to the conversion result of the differential analog signal. This has the effect of preventing malfunction of the AD converter and obtaining a differential analog / digital converter with improved resolution.
[0127]
According to the twelfth aspect, the differential analog / digital converter inverts the polarity of the subsequent differential analog signal based on the A / D conversion result of the differential analog signal. Regardless of the magnitude relationship between the analog signal and the second analog signal, it is possible to obtain a differential analog / digital converter capable of A / D converting the potential difference with high accuracy with a simple configuration.
[0128]
According to the thirteenth aspect, when the A / D conversion result of the differential analog signal is “0”, the differential analog / digital converter inverts the polarity of the subsequent differential analog signal. An effect is obtained that a difference analog / digital converter for A / D converting a potential difference by estimating a change in magnitude relationship between signals can be obtained with a simple configuration.
[0129]
According to the fourteenth aspect of the present invention, since the differential analog / digital converter is provided with the clamp circuit for adjusting the potential between the difference detecting means and the converting means, the generation of the negative potential in the circuit is achieved. Is suppressed, a differential analog / digital converter in which malfunction is prevented can be obtained.
[Brief description of the drawings]
FIG. 1 is an explanatory diagram illustrating a schematic configuration of a differential A / D converter according to a first embodiment;
FIG. 2 is an explanatory diagram illustrating an operation of a difference detection unit illustrated in FIG.
FIG. 3 is a circuit diagram illustrating an example of a circuit configuration of the differential A / D converter according to the first embodiment;
FIG. 4 is an explanatory diagram illustrating a schematic configuration of an integrated circuit having a differential A / D converter therein.
FIG. 5 is an explanatory diagram illustrating a schematic configuration of a difference A / D converter in which a difference detection unit is modified.
FIG. 6 is an explanatory diagram illustrating a schematic configuration of a differential A / D converter according to a second embodiment;
FIG. 7 is an explanatory diagram illustrating an operation of the differential A / D converter illustrated in FIG. 6;
FIG. 8 is a circuit diagram illustrating an example of a circuit configuration of a differential A / D converter according to the second exemplary embodiment;
FIG. 9 is an explanatory diagram illustrating a schematic configuration of a differential A / D converter that performs polarity control based on an A / D conversion output.
FIG. 10 is an explanatory diagram illustrating an operation of the differential A / D converter illustrated in FIG. 9;
FIG. 11 is a diagram illustrating a circuit example applicable as a clamp circuit.
FIG. 12 is a diagram showing a configuration example in a case where a differential analog / digital converter according to the present invention is mounted on an ECU.
FIG. 13 is an explanatory diagram illustrating calculation of a potential difference in conventional A / D conversion.
14 is an explanatory diagram illustrating A / D conversion performed by the analog / digital converter illustrated in FIG.
[Explanation of symbols]
1 IC
11, 11a, 11b, 11c, 11d, 11e Differential A / D converter
12,12a, 12b Control microcomputer
13, 13a, 13b, 13c Difference detection unit
14, 14a, 14b A / D converter
15 Oscillation circuit
16 Amplifier circuit
17 Multiplexer
18 Polarity controller
21, 22, 23, 24, 25, 26, 27 switches
31, 32, 33 capacitors
31a, 31b, 32a, 32b, 33a, 33b Electrodes
41, 42, 43, 44, 45, 46, 47, 48 MOSFET
51 Ladder resistance circuit
52 Comparator circuit
53, 53a Encoder circuit
54 output latch circuit
55 clock circuit
79 Operational Amplifier
81 diode
82 transistor
83 constant voltage power supply
91 Sensor section
91a resistance
92 ECU
93 microcomputer
94 Actuator
A1, A2, A3, A4, A5 analog signal
D1, d4, D4, D5 Digital signal
P1, P2, P11, P12, P13, P14 input terminals
P3 output terminal
P15 Internal terminal
V31 voltage

Claims (14)

第１のアナログ信号と第２のアナログ信号との差分をデジタル信号として出力する差分アナログ／デジタル変換器であって、
前記第１のアナログ信号と前記第２のアナログ信号との差分を差分アナログ信号として出力する差分検出手段と、
前記差分アナログ信号をデジタル信号に変換する変換手段と、
を備えたことを特徴とする差分アナログ／デジタル変換器。A differential analog / digital converter for outputting a difference between a first analog signal and a second analog signal as a digital signal,
Difference detection means for outputting a difference between the first analog signal and the second analog signal as a differential analog signal,
Conversion means for converting the differential analog signal into a digital signal,
A differential analog / digital converter, comprising: 前記差分検出手段は、前記第１のアナログ信号の電位と前記第２のアナログ信号の電位との差を前記差分アナログ信号として出力することを特徴とする請求項１に記載の差分アナログ／デジタル変換器。2. The analog-to-digital converter according to claim 1, wherein the differential detector outputs a difference between a potential of the first analog signal and a potential of the second analog signal as the differential analog signal. vessel. 前記差分検出手段は、第１の電極と第２の電極とを有するコンデンサを備え、前記第１の電極に前記第１のアナログ信号の電位を印加し、前記第２の電極に前記第２のアナログ信号の電位を印加し、該コンデンサに生じた電位差を前記差分アナログ信号として出力することを特徴とする請求項２に記載の差分アナログ／デジタル変換器。The difference detecting means includes a capacitor having a first electrode and a second electrode, applies a potential of the first analog signal to the first electrode, and applies the second analog signal to the second electrode. The differential analog / digital converter according to claim 2, wherein a potential of an analog signal is applied, and a potential difference generated in the capacitor is output as the differential analog signal. 前記差分検出手段は、前記第１のアナログ信号の電位を保持する第１のコンデンサと、前記第２のアナログ信号の電位を保持する第２のコンデンサとを備え、前記第１のコンデンサが保持した電位と前記第２のコンデンサが保持した電位との差を前記差分アナログ信号として出力することを特徴とする請求項２に記載の差分アナログ／デジタル変換器。The difference detecting means includes a first capacitor for holding a potential of the first analog signal and a second capacitor for holding a potential of the second analog signal, and the first capacitor holds the first capacitor. The difference analog / digital converter according to claim 2, wherein a difference between a potential and a potential held by the second capacitor is output as the difference analog signal. 前記差分検出手段は、前記第１のアナログ信号と前記第２のアナログ信号との電位差、または前記第１のアナログ信号とグランドとの電位差を前記差分アナログ信号として出力することを特徴とする請求項２，３または４に記載の差分アナログ／デジタル変換器。The difference detection means outputs a potential difference between the first analog signal and the second analog signal or a potential difference between the first analog signal and ground as the difference analog signal. 5. The differential analog / digital converter according to 2, 3, or 4. 前記第１のアナログ信号および／または前記第２のアナログ信号は、前記差分検出手段および前記変換手段を集積した集積回路の内部から取得されることを特徴とする請求項１〜５のいずれか一つに記載の差分アナログ／デジタル変換器。6. The method according to claim 1, wherein the first analog signal and / or the second analog signal are obtained from inside an integrated circuit in which the difference detection unit and the conversion unit are integrated. 4. A differential analog / digital converter according to claim 1. 前記第１のアナログ信号および／または前記第２のアナログ信号は、前記差分検出手段および前記変換手段を集積した集積回路の外部から取得されることを特徴とする請求項１〜６のいずれか一つに記載の差分アナログ／デジタル変換器。7. The method according to claim 1, wherein the first analog signal and / or the second analog signal are obtained from outside an integrated circuit in which the difference detection unit and the conversion unit are integrated. 4. A differential analog / digital converter according to claim 1. 前記第１のアナログ信号と前記第２のアナログ信号とを複数のアナログ信号から選択する信号選択手段をさらに備えたことを特徴とする請求項１〜７のいずれか一つに記載の差分アナログ／デジタル変換器。The differential analog / digital converter according to any one of claims 1 to 7, further comprising signal selection means for selecting the first analog signal and the second analog signal from a plurality of analog signals. Digital converter. 前記差分アナログ信号の極性を反転する極性反転手段をさらに備えたことを特徴とする請求項１〜８のいずれか一つに記載の差分アナログ／デジタル変換器。9. The differential analog / digital converter according to claim 1, further comprising a polarity inverting unit for inverting the polarity of the differential analog signal. 前記第１のアナログ信号の電位と前記第２のアナログ信号の電位とを比較する比較手段をさらに備え、前記極性反転手段は、前記比較手段による比較結果をもとに前記差分アナログ信号の極性を反転するか否かを決定することを特徴とする請求項９に記載の差分アナログ／デジタル変換器。Comparing means for comparing the potential of the first analog signal with the potential of the second analog signal, wherein the polarity inverting means determines the polarity of the differential analog signal based on a comparison result by the comparing means. The differential analog-to-digital converter according to claim 9, wherein it is determined whether or not to invert. 前記比較手段による比較結果を前記変換手段が出力するデジタル信号に付加することを特徴とする請求項１０に記載の差分アナログ／デジタル変換器。The differential analog-to-digital converter according to claim 10, wherein a result of the comparison by the comparing unit is added to a digital signal output by the converting unit. 前記変換手段が出力したデジタル信号の値を取得するデジタル信号値取得手段をさらに備え、前記極性反転手段は、前記デジタル信号値取得手段が取得したデジタル信号の値をもとに前記差分アナログ信号の極性を反転するか否かを決定することを特徴とする請求項９に記載の差分アナログ／デジタル変換器。Digital signal value acquisition means for acquiring the value of the digital signal output by the conversion means, wherein the polarity inversion means of the difference analog signal based on the digital signal value acquired by the digital signal value acquisition means The differential analog / digital converter according to claim 9, wherein it is determined whether to invert the polarity. 前記極性反転手段は、前記デジタル信号値取得手段が取得したデジタル信号値が「０」である場合に、前記差分アナログ信号の極性の反転を開始することを特徴とする請求項１２に記載の差分アナログ／デジタル変換器。13. The difference according to claim 12, wherein the polarity inversion unit starts inversion of the polarity of the differential analog signal when the digital signal value acquired by the digital signal value acquisition unit is "0". Analog / digital converter. 前記差分検出手段と前記変換手段との間にクランプ回路を備えたことを特徴とする請求項１〜１３のいずれか一つに記載の差分アナログ／デジタル変換器。The differential analog / digital converter according to claim 1, further comprising a clamp circuit between the difference detection unit and the conversion unit.
JP2003014367A 2003-01-23 2003-01-23 Differential analog-digital converter Withdrawn JP2004228933A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003014367A JP2004228933A (en) 2003-01-23 2003-01-23 Differential analog-digital converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003014367A JP2004228933A (en) 2003-01-23 2003-01-23 Differential analog-digital converter

Publications (1)

Publication Number Publication Date
JP2004228933A true JP2004228933A (en) 2004-08-12

Family

ID=32902440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003014367A Withdrawn JP2004228933A (en) 2003-01-23 2003-01-23 Differential analog-digital converter

Country Status (1)

Country Link
JP (1) JP2004228933A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009168508A (en) * 2008-01-11 2009-07-30 Toppan Printing Co Ltd Dna chip device, mobile terminal device, and information communication system
JP2012239003A (en) * 2011-05-11 2012-12-06 Fujitsu Semiconductor Ltd Ad converter and ad conversion method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009168508A (en) * 2008-01-11 2009-07-30 Toppan Printing Co Ltd Dna chip device, mobile terminal device, and information communication system
JP2012239003A (en) * 2011-05-11 2012-12-06 Fujitsu Semiconductor Ltd Ad converter and ad conversion method

Similar Documents

Publication Publication Date Title
US6967611B2 (en) Optimized reference voltage generation using switched capacitor scaling for data converters
JP4813568B2 (en) Analog-to-digital converter
US6850178B2 (en) Analog-to-digital conversion method and device
CN109936281B (en) power conversion device
EP3606043B1 (en) Analog-to-digital converter circuit, image sensor, and analog-to-digital conversion method
US10461771B2 (en) Sigma-delta analog-to-digital converter with multiple counters
US20110074617A1 (en) Charge-sharing digital to analog converter and successive approximation analog to digital converter
US7683652B2 (en) Low-voltage detection circuit
US20130033613A1 (en) Analog-to-digital converter, image sensor including the same, and apparatus including image sensor
US6320528B1 (en) Built-in self test for integrated digital-to-analog converters
JP2005269611A (en) Comparator, ad converter, semiconductor device, and imaging device
US6727693B2 (en) Circuit configuration and sensor device
JP4140528B2 (en) A / D converter
JP2004228933A (en) Differential analog-digital converter
JP2001024509A (en) Sequential comparator ad converter of charge redistribution self-correcting system
JP2005295315A (en) Successive comparison a/d converter and comparator
JP2006135655A (en) Semiconductor integrated circuit
JP3896717B2 (en) Successive comparison A / D converter
JPH11266156A (en) Analog-to-digital converter
JP2746081B2 (en) AD converter circuit
JP3298908B2 (en) Analog-to-digital converter
JP2015186111A (en) Analog/digital conversion apparatus
CN114729957A (en) Voltage holding circuit, voltage monitoring circuit, and semiconductor integrated circuit
JP3503524B2 (en) Binarization circuit
JPH08340255A (en) Video signal conversion device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060404