【０００１】
【発明の属する技術分野】
この発明は、半導体装置及びその製造方法に関し、特に、ＤＲＡＭ等のメモリデバイスにおけるキャパシタ構造の半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
ストレージノードコンタクトプラグ（以下、ＳＣプラグという）を有するキャパシタ構造は、一般によく知られた構造であり、絶縁性の層間膜内に形成されたトレンチ（開口部）の底には、蓄積容量部（キャパシタ）とスイッチングトランジスタの拡散層とを電気的につなぐＳＣプラグが形成されており、このＳＣプラグとトレンチ内部を覆う導電性膜が電気的に接触し、この導電性膜がキャパシタの下部電極となり、下部電極の外側に絶縁膜（誘電体）が形成され、誘電体の外側に導電性膜からなる上部電極が形成されてキャパシタが構成される（例えば、特許文献１参照）。
【０００３】
従来、ＳＣプラグを有するキャパシタ製造工程においては、絶縁性の第１の層間膜の上に形成される複数のキャパシタと第１の層間膜の下に形成される複数のメモリセルトランジスタとをそれぞれ第１の層間膜を介して電気的に接続するために、第１の層間膜に複数個の穴をドライエッチング法で開口し、この開口内部を埋めるように耐酸化性を有するＳＣプラグ材を成膜してＳＣプラグを形成し、その後平坦化し、第１の層間膜上面のＳＣプラグ材を除去して複数のＳＣプラグ間を電気的に分離する。
【０００４】
次に、第１の層間膜上にエッチングストッパを成膜し、エッチングストッパ上に第２の層間膜を成膜した後、ＳＣプラグ上部の第２の層間膜にドライエッチング法によって開口部を形成し、この開口部内壁面に下部電極材を成膜し、第２の層間膜上の余分な下部電極材をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法またはドライエッチバック法によって除去し、さらに、第２の層間膜をドライエッチングまたはウェットエッチングで除去して下部電極材からなる下部電極を形成する。
【０００５】
次に、ストレージノード電極面及び第２の層間膜を除去することによって露出したエッチングストッパ面及び下部電極面に誘電体膜を成膜し、さらに、対向上部電極材を成膜して上部電極を形成する。
【０００６】
【特許文献１】
特開平１０−１７３１４８号公報（第３頁、図２）
【０００７】
【発明が解決しようとする課題】
従来、ＳＣプラグには耐酸化性材料、例えば、ＴｉＮを用いているが、ＴｉＮは抵抗が高く、しかも各成膜工程、特に、第２の層間膜、ストッパ膜あるいは下部電極材等の成膜時における熱によって、ＳＣプラグが結晶化し、その結晶化の過程で、例えば、柱状の結晶になり、結晶粒界を介して酸化種が拡散し体積膨張によるクラッキングが発生するという問題があった。
【０００８】
また、ＳＣプラグに酸化種が拡散しコンタクト抵抗が上昇すると、キャパシタへの電荷の入出時に電流が流れにくくなり、動作速度の低下や実効的なキャパシタ容量の低下を招くという問題があった。
【０００９】
この発明は、上記のような問題を解決するものであり、ＳＣプラグの酸化を抑制し、体積膨張によるクラッキングの発生、動作速度の低下や実効的なキャパシタ容量の低下を抑制することを目的とする。
【００１０】
【課題を解決するための手段】
本発明に係る半導体装置は、トランジスタの上部に、絶縁性の層間膜を介してキャパシタが形成され、上記層間膜内にコンタクトホールが形成され、該コンタクトホールに、上記トランジスタと上記キャパシタとを電気的につなぐ導電性のストレージノードコンタクトプラグ（ＳＣプラグ材料）が埋設されており、上記ＳＣプラグ材料の上部に、難酸化性材料を含有する耐酸化層が形成されているものである。
【００１１】
【発明の実施の形態】
図５は本発明に係る半導体装置の一実施の形態を示す断面図である。
同図に示したように、本発明の半導体装置は、半導体基板に形成されたＳ／Ｄ拡散層１４、素子分離絶縁膜１７、ゲート絶縁膜１５、ゲート電極１３及びサイドウォールを有するトランジスタと、このトランジスタの上部に形成された絶縁性の層間膜１と、層間膜１上の下部電極１０、誘電体膜１１及び上部電極１２を有するキャパシタと、層間膜１内にコンタクトホールが形成され、コンタクトホールに、トランジスタとキャパシタとを電気的につなぐ導電性のストレージノードコンタクトプラグ（ＳＣプラグ）４と、トランジスタとビットラインとを接続するビットラインコンタクトプラグ１８とを備え、ＳＣプラグ４の上部に、窒化物等の難酸化性材料を含有する耐酸化層５が形成されているものである。
【００１２】
また、難酸化性材料は、ＳＣプラグ４材料の窒化物であり、ＳＣプラグ４材料として、タングステン、チタンまたはタンタルを用いることによって、これらの窒化物を耐酸化層５内に生成し、ＳＣプラグ４の耐酸化性を向上することができる。
【００１３】
また、難酸化性材料は、タングステン、チタン、タンタル及びシリコンの少なくとも１つと窒素との合金としてもよい。
【００１４】
また、難酸化性材料は、ＳＣプラグ４材料と、窒素と、タングステン、チタン、タンタル及びシリコンの中の上記ＳＣプラグ材料と異なる材料の１つとの合金としてもよい。
【００１５】
また、難酸化性材料が、粒界に偏析していることによって、ＳＣプラグ４の耐酸化性向上に対してより好ましい状態になる。
【００１６】
このようにＳＣプラグ４の上部に、窒化物等の難酸化性材料を含有する耐酸化層が形成されていることによって、製造の各種成膜工程における加熱によってＳＣプラグ内に酸化種が拡散されるのが抑制され、ＳＣプラグの酸化が抑制され、クラッキングの発生、動作速度の低下や実効的なキャパシタ容量の低下が抑制される。
【００１７】
また、上記ＳＣプラグにＡｒ等の不活性ガスをイオン注入する、あるいは上記ＳＣプラグをレーザ照射して、上記ＳＣプラグの上部に非晶質層を形成することによって、ＳＣプラグの酸化抑制効果が得られる。
【００１８】
以下に、図面に基づき、この発明に係る半導体装置の製造方法について好適な実施の形態を詳細に説明する。
【００１９】
実施の形態１．
図１は、本発明に係る半導体装置の製造方法における実施の形態１を示す断面図であり、円筒型キャパシタ構造の製造方法の一例を示している。同図に従って製造方法を説明する。
【００２０】
まず、図示していない下部のトランジスタと上層の配線を分離する絶縁性の第１の層間膜１（ａ）に、フォトリソグラフィ技術及びドライエッチング技術によってコンタクトホール２を開口する（ｂ）。
【００２１】
次に、例えば、Ｗ（タングステン）からなる導電体３を成膜し（ｃ）、ドライエッチバック技術またはＣＭＰ技術を用い、平坦化して上面の余分なＷを除去し、図示していない下部のトランジスタと電気的に接続されるＳＣプラグ４を形成する（ｄ）。本実施の形態及び後述の実施の形態２乃至５では、導電体３としてＷを用いた例を示すが、Ｗに代えてＴｉ（チタン）、Ｔａ（タンタル）を用いることもできる。
【００２２】
次に、イオン注入法または集束イオンビーム（ＦＩＢ（Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ））によってＳＣプラグ４に窒素を注入して難酸化性材料である窒化タングステンを生成し、ＳＣプラグ４上部に窒化タングステンを含有する耐酸化層５を形成する（ｅ）。
【００２３】
窒素の注入量は、化学量論的組成を越える過剰量を注入するのが好ましく、過剰量を注入することによって、結晶粒界に窒化タングステンが偏析された耐酸化層５を形成する。
【００２４】
次に、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、第１の層間膜１及び耐酸化層５を覆うシリコン窒化膜からなるバリア層６を成膜し、さらに、バリア層６上にシリコン酸化膜からなる第２の層間膜７を成膜する（ｆ）。
【００２５】
次に、ホトリソグラフィ技術及びドライエッチング技術を用いて、第２の層間膜７に開口部８を形成する（ｇ）。
【００２６】
次に、ＣＶＤ法またはＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等により、開口部８の内壁に、開口部８底部に露出したＳＣプラグ４の耐酸化層５と電気的に接続されたＲｕ（ルテニウム）からなる下部電極材９を成膜し（ｈ）、ＣＭＰ法またはドライエッチバック法によって、第２の層間膜７上の余分な下部電極材９を除去して下部電極１０を形成する（ｉ）。
【００２７】
次に、第２の層間膜７をドライエッチングまたはウェットエッチングによって除去し（ｊ）、エッチングストッパ６面及び下部電極１０面にＣＶＤ法などによってタンタルオキサイド（Ｔａ２Ｏ５）等からなる誘電体膜１１を成膜し（ｋ）、さらに、誘電体膜１１を覆うようにＣＶＤ法等によってＲｕ等からなる上部電極１２を成膜する（ｌ）ことによって、キャパシタを作製する。
【００２８】
本実施の形態においては、ＳＣプラグ４に窒素を注入して窒化タングステンからなる難酸化性材料を有する耐酸化層５を形成するので、各工程の成膜時における熱によるＳＣプラグ４の酸化が抑制され、クラッキングの発生、動作速度の低下や実効的なキャパシタ容量の低下が抑制される。さらに、化学量論的組成を越える量の窒素を注入した耐酸化層５を形成することによって、酸化抑制に対してより好ましい状態にすることができる。
【００２９】
実施の形態２．
図２は、本発明に係る半導体装置の製造方法における実施の形態２を示す断面図であり、円筒型キャパシタ構造の製造方法の一例を示している。同図に従って製造方法を以下に説明する。
【００３０】
まず、図示していない下部のトランジスタと上層の配線を分離する絶縁性の第１の層間膜１（ａ）に、フォトリソグラフィ技術及びドライエッチング技術によってコンタクトホール２を開口する（ｂ）。
【００３１】
次に、例えば、Ｗ（タングステン）からなる導電体３を成膜し（ｃ）、ドライエッチバック技術またはＣＭＰ技術を用い、平坦化して上面の余分なＷを除去し、図示していない下部のトランジスタと電気的に接続されるＳＣプラグ４を形成する（ｄ）。
【００３２】
次に、ＣＶＤ法により、第１の層間膜１及びＳＣプラグ４を覆うシリコン窒化膜からなるバリア層６を成膜し、さらに、バリア層６上にシリコン酸化膜からなる第２の層間膜７を成膜する（ｅ）。
【００３３】
次に、ホトリソグラフィ技術及びドライエッチング技術を用いて、第２の層間膜７に開口部８を形成する（ｆ）。
【００３４】
次に、イオン注入法またはＦＩＢによってＳＣプラグ４の上部に窒素を注入して耐酸化層５を形成する。好ましくは、化学量論的組成を越える量の窒素を注入して結晶粒界に難酸化性材料である窒化タングステンを偏析させた耐酸化層５を形成する（ｇ）。
【００３５】
次に、ＣＶＤ法またはＰＶＤ法により、開口部８の内壁に、開口部８の底部に露出したＳＣプラグ４の耐酸化層５と電気的に接続されたＲｕからなる下部電極材９を成膜し（ｈ）、ＣＭＰ法またはドライエッチバック法によって、第２の層間膜７上の余分な下部電極材９を除去して下部電極１０を形成する（ｉ）。
【００３６】
次に、第２の層間膜７をドライエッチングまたはウェットエッチングによって除去し（ｊ）、エッチングストッパ６面及び下部電極１０面にＣＶＤ法などによってＴａ２Ｏ５等からなる誘電体膜１１を成膜し（ｋ）、さらに、誘電体膜１１を覆うようにＣＶＤ法等によってＲｕ等からなる上部電極１２を成膜する（ｌ）ことによって、キャパシタを作製する。
【００３７】
本実施の形態においては、ＳＣプラグ４に窒素を注入して、窒化タングステンからなる難酸化性材料を有する耐酸化層５を形成するので、各工程の成膜時における熱によるＳＣプラグ４の酸化が抑制され、クラッキングの発生、動作速度の低下や実効的なキャパシタ容量の低下が抑制される。さらに、化学論的組成を越える量の窒素を注入することによって、結晶粒界に窒化タングステンを偏析させた耐酸化層５を形成するので、より好ましい状態になる。
【００３８】
実施の形態３．
図３は、本発明に係る半導体装置の製造方法の実施の形態３を示す断面図であり、円筒型キャパシタ構造の製造方法の一例を示している。同図に従って製造方法を以下に説明する。
【００３９】
まず、図示していない下部のトランジスタと上層の配線を分離する絶縁性の第１の層間膜１（ａ）に、フォトリソグラフィ技術及びドライエッチング技術によってコンタクトホール２を開口する（ｂ）。
【００４０】
次に、例えば、Ｗ（タングステン）からなる導電体３を成膜し（ｃ）、ドライエッチバック技術またはＣＭＰ技術を用い、平坦化して上面の余分なＷを除去し、図示していない下部のトランジスタと電気的に接続されるＳＣプラグ４を形成する（ｄ）。
【００４１】
次に、ＣＶＤ法により、第１の層間膜１を覆うシリコン窒化膜からなるバリア層６を成膜し、さらに、バリア層６上にシリコン酸化膜からなる第２の層間膜７を成膜する（ｅ）。
【００４２】
次に、ホトリソグラフィ技術及びドライエッチング技術を用いて、第２の層間膜７に開口部８を形成する（ｆ）。
【００４３】
次に、ＣＶＤ法またはＰＶＤ法により、開口部８の内壁に、開口部８の底部に露出したＳＣプラグ４と電気的に接続されたＲｕからなる下部電極材９を成膜する（ｇ）。
【００４４】
次に、イオン注入法またはＦＩＢによってＳＣプラグ４に窒素を注入して耐酸化層５を形成する。好ましくは、化学量論的組成を越える量の窒素を注入して耐酸化層５を形成する（ｈ）。
【００４５】
次に、ＣＭＰ法またはドライエッチバック法によって、第２の層間膜７上の余分な下部電極材９を除去して下部電極１０を形成する（ｉ）。
【００４６】
次に、第２の層間膜７をドライエッチングまたはウェットエッチングによって除去し（ｊ）、エッチングストッパ６面及び下部電極１０面にＣＶＤ法などによってＴａ２Ｏ５等からなる誘電体膜１１を成膜し（ｋ）、さらに、誘電体膜１１を覆うようにＣＶＤ法等によってＲｕ等からなる上部電極１２を成膜する（ｌ）ことによって、キャパシタが作製される。
【００４７】
本実施の形態においては、ＳＣプラグ４に窒素を注入して、窒化タングステンからなる難酸化性材料を有する耐酸化層５を形成するので、各工程の成膜時における熱によるＳＣプラグ４の酸化が抑制され、クラッキングの発生、動作速度の低下や実効的なキャパシタ容量の低下が抑制される。さらに、化学論的組成を越える量の窒素を注入することによって、結晶粒界に窒化タングステンを偏析させた耐酸化層５を形成するので、より好ましい状態になる。
【００４８】
実施の形態４．
図４は、本発明に係る半導体装置の製造方法の実施の形態４を示す断面図であり、円筒型キャパシタ構造の製造方法の一例を示している。同図に従って製造方法を以下に説明する。
【００４９】
まず、図示していない下部のトランジスタと上層の配線を分離する絶縁性の第１の層間膜１（ａ）に、フォトリソグラフィ技術及びドライエッチング技術によってコンタクトホール２を開口する（ｂ）。
【００５０】
次に、例えば、Ｗ（タングステン）からなる導電体３を成膜し（ｃ）、ドライエッチバック技術またはＣＭＰ技術を用い、平坦化して上面の余分なＷを除去し、図示していない下部のトランジスタと電気的に接続されるＳＣプラグ４を形成する（ｄ）。
【００５１】
次に、ＣＶＤ法により、第１の層間膜１を覆うシリコン窒化膜からなるバリア層６を成膜し、さらに、バリア層６上にシリコン酸化膜からなる第２の層間膜７を成膜する（ｅ）。
【００５２】
次に、ホトリソグラフィ技術及びドライエッチング技術を用いて、第２の層間膜７に開口部８を形成する（ｆ）。
【００５３】
次に、イオン注入法またはＦＩＢによって、ＳＣプラグ４にＡｒ（アルゴン）等の不活性ガスを注入する、またはレーザーを照射する等によって非晶質の耐酸化層５をＳＣプラグ４の上部に形成する（ｇ）。
【００５４】
次に、ＣＶＤ法またはＰＶＤ法により、開口部８の内壁に、開口部８の底部に露出したＳＣプラグ４の耐酸化層５と電気的に接続されたＲｕからなる下部電極材９を形成し（ｈ）、ＣＭＰ法またはドライエッチバック法によって、第２の層間膜７上の余分な下部電極材９を除去して下部電極１０を形成する（ｉ）。
【００５５】
次に、第２の層間膜７をドライエッチングまたはウェットエッチングによって除去し（ｊ）、エッチングストッパ６面及び下部電極１０面にＣＶＤ法などによってＴａ２Ｏ５等からなる誘電体膜１１を成膜し（ｋ）、さらに、誘電体膜１１を覆うようにＣＶＤ法等によってＲｕ等からなる上部電極１２を成膜する（ｌ）ことによって、キャパシタを作製する。
【００５６】
本実施の形態においては、ＳＣプラグ４上部に非晶質の耐酸化層５を形成するので、各工程の成膜時における熱によるＳＣプラグ４の酸化が抑制され、クラッキングの発生、動作速度の低下や実効的なキャパシタ容量の低下が抑制される。
【００５７】
実施の形態５．
上記実施の形態１ないし３においては、ＳＣプラグ４に窒素を注入したが、ＳＣプラグ４に窒素と併せて、Ｓｉをイオン注入して、窒素とＳｉとＳＣプラグ材料との合金をＳＣプラグ４上部に生成し、耐酸化層５を形成してもよい。
【００５８】
また、イオン注入の量を過剰にして、ＳＣプラグ４の結晶粒界に窒化物を偏析させることによって、より一層、ＳＣプラグ４の耐酸化性を向上することができる。
【００５９】
【発明の効果】
本発明に係る半導体装置によれば、トランジスタの上部に、絶縁性の層間膜を介してキャパシタが形成され、上記層間膜内にコンタクトホールが形成され、該コンタクトホールに、上記トランジスタと上記キャパシタとを電気的につなぐ導電性のストレージノードコンタクトプラグ（ＳＣプラグ材料）が埋設されており、上記ＳＣプラグ材料の上部に、難酸化性材料を含有する耐酸化層が形成されているものであるので、ＳＣプラグ材料の酸化が抑制され、クラッキングの発生、動作速度の低下や実効的なキャパシタ容量の低下が抑制される。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の製造方法における実施の形態１を示す断面図である。
【図２】本発明に係る半導体装置の製造方法における実施の形態２を示す断面図である。
【図３】本発明に係る半導体装置の製造方法における実施の形態３を示す断面図である。
【図４】本発明に係る半導体装置の製造方法における実施の形態４を示す断面図である。
【図５】本発明に係る半導体装置における一実施の形態を示す断面図である。
【符号の説明】
１ 第１の層間膜、２ コンタクトホール、３ 導電体、４ ＳＣプラグ、
５ 耐酸化層、６ バリア層、７ 第２の層間膜、８ 開口部、
９ 下部電極材、１０ 下部電極、１１ 誘電体膜、１２ 上部電極、
１３ ゲート電極、１４ Ｓ／Ｄ拡散層、１５ ゲート絶縁膜、
１６ サイドウォール絶縁膜、１７ 素子分離絶縁膜、
１８ ビットラインコンタクトプラグ。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a semiconductor device having a capacitor structure in a memory device such as a DRAM and a method of manufacturing the same.
[0002]
[Prior art]
A capacitor structure having a storage node contact plug (hereinafter, referred to as an SC plug) is a generally well-known structure, and a storage capacitor portion (opening portion) is formed at the bottom of a trench (opening) formed in an insulating interlayer film. An SC plug that electrically connects the capacitor and the diffusion layer of the switching transistor is formed. The SC plug electrically contacts the conductive film that covers the inside of the trench, and this conductive film serves as the lower electrode of the capacitor. An insulating film (dielectric) is formed outside the lower electrode, and an upper electrode made of a conductive film is formed outside the dielectric to constitute a capacitor (for example, see Patent Document 1).
[0003]
Conventionally, in a manufacturing process of a capacitor having an SC plug, a plurality of capacitors formed above an insulating first interlayer film and a plurality of memory cell transistors formed below the first interlayer film are respectively formed by a first process. In order to electrically connect via the one interlayer film, a plurality of holes are opened in the first interlayer film by a dry etching method, and an SC plug material having oxidation resistance is formed so as to fill the inside of the opening. A film is formed to form an SC plug, and then planarized, and the SC plug material on the upper surface of the first interlayer film is removed to electrically isolate the plurality of SC plugs.
[0004]
Next, an etching stopper is formed on the first interlayer film, a second interlayer film is formed on the etching stopper, and an opening is formed by dry etching in the second interlayer film above the SC plug. Then, a lower electrode material is formed on the inner wall surface of the opening, and an unnecessary lower electrode material on the second interlayer film is removed by a CMP (Chemical Mechanical Polishing) method or a dry etch-back method. The film is removed by dry etching or wet etching to form a lower electrode made of a lower electrode material.
[0005]
Next, a dielectric film is formed on the etching stopper surface and the lower electrode surface which are exposed by removing the storage node electrode surface and the second interlayer film, and further, a facing upper electrode material is formed to form an upper electrode. Form.
[0006]
[Patent Document 1]
JP-A-10-173148 (page 3, FIG. 2)
[0007]
[Problems to be solved by the invention]
Conventionally, an oxidation resistant material, for example, TiN is used for the SC plug, but TiN has a high resistance and furthermore, each film forming step, particularly, film forming of the second interlayer film, the stopper film, the lower electrode material and the like. The SC plug is crystallized due to heat at the time, and in the process of the crystallization, for example, a columnar crystal is formed, and there is a problem that oxidizing species diffuse through crystal grain boundaries and cracking due to volume expansion occurs.
[0008]
In addition, when the oxidizing species diffuses into the SC plug and the contact resistance increases, it becomes difficult for a current to flow when charges enter and exit the capacitor, resulting in a problem that the operating speed is reduced and the effective capacitor capacity is reduced.
[0009]
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and has as its object to suppress oxidation of an SC plug, suppress cracking due to volume expansion, decrease in operation speed, and decrease in effective capacitor capacity. I do.
[0010]
[Means for Solving the Problems]
In the semiconductor device according to the present invention, a capacitor is formed above an transistor via an insulating interlayer film, a contact hole is formed in the interlayer film, and the transistor and the capacitor are electrically connected to the contact hole. An electrically conductive storage node contact plug (SC plug material) is embedded, and an oxidation-resistant layer containing a non-oxidizable material is formed on the SC plug material.
[0011]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 5 is a sectional view showing an embodiment of the semiconductor device according to the present invention.
As shown in FIG. 1, the semiconductor device of the present invention includes a transistor having an S / D diffusion layer 14, an element isolation insulating film 17, a gate insulating film 15, a gate electrode 13, and a sidewall formed on a semiconductor substrate; An insulating interlayer film 1 formed above the transistor, a capacitor having a lower electrode 10, a dielectric film 11, and an upper electrode 12 on the interlayer film 1, and a contact hole formed in the interlayer film 1, The hole includes a conductive storage node contact plug (SC plug) 4 that electrically connects the transistor and the capacitor, and a bit line contact plug 18 that connects the transistor and the bit line. An oxidation-resistant layer 5 containing a non-oxidizable material such as nitride is formed.
[0012]
The non-oxidizable material is a nitride of the SC plug 4 material. By using tungsten, titanium, or tantalum as the SC plug 4 material, these nitrides are generated in the oxidation-resistant layer 5 and the SC plug 4 is formed. 4 can be improved in oxidation resistance.
[0013]
Further, the non-oxidizable material may be an alloy of at least one of tungsten, titanium, tantalum and silicon and nitrogen.
[0014]
The non-oxidizable material may be an alloy of the SC plug 4 material, nitrogen, and one of tungsten, titanium, tantalum, and silicon different from the SC plug material.
[0015]
In addition, since the hardly oxidizable material is segregated at the grain boundaries, the SC plug 4 is in a more preferable state for improving the oxidation resistance.
[0016]
Since the oxidation-resistant layer containing the non-oxidizable material such as nitride is formed on the SC plug 4 as described above, the oxidized species is diffused into the SC plug by heating in various film forming steps of manufacturing. Oxidization of the SC plug is suppressed, and the occurrence of cracking, a decrease in operation speed, and a decrease in effective capacitor capacity are suppressed.
[0017]
In addition, the SC plug is ion-implanted with an inert gas such as Ar, or the SC plug is irradiated with a laser to form an amorphous layer on the SC plug. can get.
[0018]
Hereinafter, preferred embodiments of a method of manufacturing a semiconductor device according to the present invention will be described in detail with reference to the drawings.
[0019]
Embodiment 1 FIG.
FIG. 1 is a cross-sectional view showing Embodiment 1 of a method for manufacturing a semiconductor device according to the present invention, and shows an example of a method for manufacturing a cylindrical capacitor structure. The manufacturing method will be described with reference to FIG.
[0020]
First, a contact hole 2 is formed in the insulating first interlayer film 1 (a) for separating a lower transistor (not shown) from an upper wiring by a photolithography technique and a dry etching technique (b).
[0021]
Next, a conductor 3 made of, for example, W (tungsten) is formed (c), and is flattened using a dry etch back technique or a CMP technique to remove excess W on the upper surface. An SC plug 4 electrically connected to the transistor is formed (d). In this embodiment and the second to fifth embodiments described later, examples in which W is used as the conductor 3 are shown. However, Ti (titanium) or Ta (tantalum) can be used instead of W.
[0022]
Next, nitrogen is implanted into the SC plug 4 by an ion implantation method or a focused ion beam (FIB (Focused Ion Beam)) to produce tungsten nitride, which is a hardly oxidizable material, and the SC plug 4 contains tungsten nitride. An oxidation resistant layer 5 is formed (e).
[0023]
It is preferable to implant an excessive amount of nitrogen exceeding the stoichiometric composition. By implanting the excessive amount, the oxidation-resistant layer 5 in which tungsten nitride is segregated at crystal grain boundaries is formed.
[0024]
Next, a barrier layer 6 made of a silicon nitride film covering the first interlayer film 1 and the oxidation-resistant layer 5 is formed by a CVD (Chemical Vapor Deposition) method, and a silicon oxide film is formed on the barrier layer 6. A second interlayer film 7 is formed (f).
[0025]
Next, an opening 8 is formed in the second interlayer film 7 using a photolithography technique and a dry etching technique (g).
[0026]
Next, Ru (ruthenium) electrically connected to the oxidation-resistant layer 5 of the SC plug 4 exposed at the bottom of the opening 8 is formed on the inner wall of the opening 8 by CVD or PVD (Physical Vapor Deposition). A lower electrode material 9 is formed (h), and an unnecessary lower electrode material 9 on the second interlayer film 7 is removed by a CMP method or a dry etch-back method to form a lower electrode 10 (i).
[0027]
Next, the second interlayer film 7 is removed by dry etching or wet etching (j), and a dielectric film made of tantalum oxide (Ta 2 O 5 ) or the like is formed on the etching stopper 6 surface and the lower electrode 10 surface by a CVD method or the like. 11 is formed (k), and an upper electrode 12 made of Ru or the like is formed by CVD or the like so as to cover the dielectric film 11 (l), thereby manufacturing a capacitor.
[0028]
In the present embodiment, nitrogen is injected into the SC plug 4 to form the oxidation-resistant layer 5 having an oxidation-resistant material made of tungsten nitride. This suppresses the occurrence of cracking, a reduction in operating speed, and a reduction in effective capacitor capacity. Further, by forming the oxidation-resistant layer 5 into which nitrogen having an amount exceeding the stoichiometric composition has been implanted, a more favorable state can be obtained for suppressing oxidation.
[0029]
Embodiment 2 FIG.
FIG. 2 is a cross-sectional view showing Embodiment 2 of the method for manufacturing a semiconductor device according to the present invention, and shows an example of a method for manufacturing a cylindrical capacitor structure. The manufacturing method will be described below with reference to FIG.
[0030]
First, a contact hole 2 is formed in the insulating first interlayer film 1 (a) for separating a lower transistor (not shown) from an upper wiring by a photolithography technique and a dry etching technique (b).
[0031]
Next, a conductor 3 made of, for example, W (tungsten) is formed (c), and is flattened using a dry etch back technique or a CMP technique to remove excess W on the upper surface. An SC plug 4 electrically connected to the transistor is formed (d).
[0032]
Next, a barrier layer 6 made of a silicon nitride film covering the first interlayer film 1 and the SC plug 4 is formed by CVD, and a second interlayer film 7 made of a silicon oxide film is formed on the barrier layer 6. (E).
[0033]
Next, an opening 8 is formed in the second interlayer film 7 using a photolithography technique and a dry etching technique (f).
[0034]
Next, nitrogen is implanted into the upper portion of the SC plug 4 by ion implantation or FIB to form the oxidation-resistant layer 5. Preferably, an amount of nitrogen exceeding the stoichiometric composition is injected to form an oxidation-resistant layer 5 in which tungsten nitride, which is a non-oxidizable material, is segregated at the crystal grain boundaries (g).
[0035]
Next, a lower electrode material 9 made of Ru electrically connected to the oxidation-resistant layer 5 of the SC plug 4 exposed at the bottom of the opening 8 is formed on the inner wall of the opening 8 by CVD or PVD. (H) Then, the lower electrode material 9 on the second interlayer film 7 is removed by a CMP method or a dry etch back method to form a lower electrode 10 (i).
[0036]
Next, the second interlayer film 7 is removed by dry etching or wet etching (j), and a dielectric film 11 made of Ta 2 O 5 or the like is formed on the surface of the etching stopper 6 and the surface of the lower electrode 10 by a CVD method or the like. (K) Then, an upper electrode 12 made of Ru or the like is formed by a CVD method or the like so as to cover the dielectric film 11 (l), thereby manufacturing a capacitor.
[0037]
In the present embodiment, nitrogen is injected into the SC plug 4 to form the oxidation-resistant layer 5 having a non-oxidizable material made of tungsten nitride. Is suppressed, and the occurrence of cracking, a decrease in operation speed, and a decrease in effective capacitor capacity are suppressed. Further, by implanting nitrogen in an amount exceeding the stoichiometric composition, the oxidation-resistant layer 5 in which tungsten nitride is segregated at the crystal grain boundaries is formed, so that a more preferable state is obtained.
[0038]
Embodiment 3 FIG.
FIG. 3 is a cross-sectional view illustrating Embodiment 3 of a method for manufacturing a semiconductor device according to the present invention, and illustrates an example of a method for manufacturing a cylindrical capacitor structure. The manufacturing method will be described below with reference to FIG.
[0039]
First, a contact hole 2 is formed in the insulating first interlayer film 1 (a) for separating a lower transistor (not shown) from an upper wiring by a photolithography technique and a dry etching technique (b).
[0040]
Next, a conductor 3 made of, for example, W (tungsten) is formed (c), and is flattened using a dry etch back technique or a CMP technique to remove excess W on the upper surface. An SC plug 4 electrically connected to the transistor is formed (d).
[0041]
Next, a barrier layer 6 made of a silicon nitride film covering the first interlayer film 1 is formed by a CVD method, and a second interlayer film 7 made of a silicon oxide film is formed on the barrier layer 6. (E).
[0042]
Next, an opening 8 is formed in the second interlayer film 7 using a photolithography technique and a dry etching technique (f).
[0043]
Next, a lower electrode material 9 made of Ru and electrically connected to the SC plug 4 exposed at the bottom of the opening 8 is formed on the inner wall of the opening 8 by CVD or PVD (g).
[0044]
Next, nitrogen is implanted into the SC plug 4 by ion implantation or FIB to form the oxidation-resistant layer 5. Preferably, an amount of nitrogen exceeding the stoichiometric composition is implanted to form the oxidation-resistant layer 5 (h).
[0045]
Next, an unnecessary lower electrode material 9 on the second interlayer film 7 is removed by a CMP method or a dry etch back method to form a lower electrode 10 (i).
[0046]
Next, the second interlayer film 7 is removed by dry etching or wet etching (j), and a dielectric film 11 made of Ta 2 O 5 or the like is formed on the surface of the etching stopper 6 and the surface of the lower electrode 10 by a CVD method or the like. (K) Then, an upper electrode 12 made of Ru or the like is formed by a CVD method or the like so as to cover the dielectric film 11 (l), whereby a capacitor is manufactured.
[0047]
In the present embodiment, nitrogen is injected into the SC plug 4 to form the oxidation-resistant layer 5 having a non-oxidizable material made of tungsten nitride. Is suppressed, and the occurrence of cracking, a decrease in operation speed, and a decrease in effective capacitor capacity are suppressed. Further, by implanting nitrogen in an amount exceeding the stoichiometric composition, the oxidation-resistant layer 5 in which tungsten nitride is segregated at the crystal grain boundaries is formed, so that a more preferable state is obtained.
[0048]
Embodiment 4 FIG.
FIG. 4 is a sectional view showing a fourth embodiment of a method for manufacturing a semiconductor device according to the present invention, and shows an example of a method for manufacturing a cylindrical capacitor structure. The manufacturing method will be described below with reference to FIG.
[0049]
First, a contact hole 2 is formed in the insulating first interlayer film 1 (a) for separating a lower transistor (not shown) from an upper wiring by a photolithography technique and a dry etching technique (b).
[0050]
Next, a conductor 3 made of, for example, W (tungsten) is formed (c), and is flattened using a dry etch back technique or a CMP technique to remove excess W on the upper surface. An SC plug 4 electrically connected to the transistor is formed (d).
[0051]
Next, a barrier layer 6 made of a silicon nitride film covering the first interlayer film 1 is formed by a CVD method, and a second interlayer film 7 made of a silicon oxide film is formed on the barrier layer 6. (E).
[0052]
Next, an opening 8 is formed in the second interlayer film 7 using a photolithography technique and a dry etching technique (f).
[0053]
Next, an amorphous oxidation-resistant layer 5 is formed on the SC plug 4 by injecting an inert gas such as Ar (argon) into the SC plug 4 by ion implantation or FIB, or by irradiating a laser. (G).
[0054]
Next, a lower electrode material 9 made of Ru electrically connected to the oxidation-resistant layer 5 of the SC plug 4 exposed at the bottom of the opening 8 is formed on the inner wall of the opening 8 by CVD or PVD. (H), a lower electrode 10 is formed by removing an unnecessary lower electrode material 9 on the second interlayer film 7 by a CMP method or a dry etch-back method (i).
[0055]
Next, the second interlayer film 7 is removed by dry etching or wet etching (j), and a dielectric film 11 made of Ta 2 O 5 or the like is formed on the surface of the etching stopper 6 and the surface of the lower electrode 10 by a CVD method or the like. (K) Then, an upper electrode 12 made of Ru or the like is formed by a CVD method or the like so as to cover the dielectric film 11 (l), thereby manufacturing a capacitor.
[0056]
In the present embodiment, since the amorphous oxidation-resistant layer 5 is formed on the SC plug 4, the oxidation of the SC plug 4 due to heat during the film formation in each step is suppressed, and the occurrence of cracking and the reduction of the operation speed are achieved. A decrease and an effective decrease in the capacitance of the capacitor are suppressed.
[0057]
Embodiment 5 FIG.
In the first to third embodiments, nitrogen is injected into the SC plug 4. However, Si is ion-implanted into the SC plug 4 together with nitrogen, and an alloy of nitrogen, Si, and the SC plug material is converted into the SC plug 4. Oxidation-resistant layer 5 may be formed on the upper portion.
[0058]
In addition, by making the amount of ion implantation excessive and segregating nitride at the crystal grain boundaries of the SC plug 4, the oxidation resistance of the SC plug 4 can be further improved.
[0059]
【The invention's effect】
According to the semiconductor device of the present invention, a capacitor is formed above the transistor via an insulating interlayer film, a contact hole is formed in the interlayer film, and the transistor and the capacitor are formed in the contact hole. A conductive storage node contact plug (SC plug material) for electrically connecting the semiconductor device is buried, and an oxidation-resistant layer containing a non-oxidizable material is formed on the SC plug material. In addition, the oxidation of the SC plug material is suppressed, and the occurrence of cracking, a decrease in operation speed, and a decrease in effective capacitor capacity are suppressed.
[Brief description of the drawings]
FIG. 1 is a sectional view showing Embodiment 1 of a method for manufacturing a semiconductor device according to the present invention.
FIG. 2 is a cross-sectional view showing Embodiment 2 of the method for manufacturing a semiconductor device according to the present invention.
FIG. 3 is a sectional view showing Embodiment 3 of the method for manufacturing a semiconductor device according to the present invention.
FIG. 4 is a cross-sectional view showing Embodiment 4 of the method for manufacturing a semiconductor device according to the present invention.
FIG. 5 is a cross-sectional view showing one embodiment of a semiconductor device according to the present invention.
[Explanation of symbols]
1 first interlayer film, 2 contact holes, 3 conductors, 4 SC plugs,
5 oxidation-resistant layer, 6 barrier layer, 7 second interlayer film, 8 opening,
9 lower electrode material, 10 lower electrode, 11 dielectric film, 12 upper electrode,
13 gate electrode, 14 S / D diffusion layer, 15 gate insulating film,
16 sidewall insulating film, 17 element isolation insulating film,
18 bit line contact plug.
