JP2004222227A - D/a converter with offset compensating function, and offset compensation method of d/a converter - Google Patents

D/a converter with offset compensating function, and offset compensation method of d/a converter Download PDF

Info

Publication number
JP2004222227A
JP2004222227A JP2003169384A JP2003169384A JP2004222227A JP 2004222227 A JP2004222227 A JP 2004222227A JP 2003169384 A JP2003169384 A JP 2003169384A JP 2003169384 A JP2003169384 A JP 2003169384A JP 2004222227 A JP2004222227 A JP 2004222227A
Authority
JP
Japan
Prior art keywords
converter
offset
compensation
compensation value
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003169384A
Other languages
Japanese (ja)
Inventor
Minoru Ito
稔 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003169384A priority Critical patent/JP2004222227A/en
Priority to US10/752,040 priority patent/US6888481B2/en
Priority to CNB2004100013807A priority patent/CN100334808C/en
Priority to DE602004002968T priority patent/DE602004002968T2/en
Priority to EP04000277A priority patent/EP1437832B1/en
Publication of JP2004222227A publication Critical patent/JP2004222227A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a D/A converter with offset compensating function and an offset compensation method of the D/A converter for canceling DC offset held by a comparator itself to be used for DC offset compensation of the D/A converter and for realizing an exact DC offset compensation of the D/A converter. <P>SOLUTION: An input changeover switch 40 is provided at a front stage of the comparator 50 which measures the DC offset of the D/A converter 30 and in addition, a selective polarity inversion device 60 is provided at a rear stage. A first compensation value is generated by a compensation value generation circuit 12 and stored in a register 18. Next, a second compensation value is generated by switching the input changeover switch 40 and the polarity inversion device 60 and stored in a register 20. Then, a third compensation value is calculated by taking an average of the first and second compensation values by a compensation value calculation circuit 22 and the DC offset of the D/A converter 30 is compensated by the compensation value. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、Ｄ／Ａ変換器のＤＣオフセットを補償するオフセット補償機能付きＤ／Ａ変換装置およびＤ／Ａ変換装置のオフセット補償方法に関する。
【０００２】
【従来の技術】
デジタル無線通信機では、デジタル変調されたＩ（正相）、Ｑ（直交）各々の信号をＤ／Ａ変換して、無線電話の無線周波数部に結合し無線信号としてアンテナに送り出す。Ｄ／Ａ変換器のアナログ出力電圧はデジタル入力値に対応する理想のアナログ出力電圧（ＤＣオフセットを持たないアナログ出力電圧）と一致しているのが理想であるが、実際には種々の要因により、実際のアナログ出力電圧と理想のアナログ出力電圧との間にＤＣオフセットが生じる。
【０００３】
差動出力タイプのＤ／Ａ変換器の場合は、Ｉ信号、Ｑ信号それぞれに対するＤ／Ａ変換器の差動出力（Ｉ＋とＩ−、またはＱ＋とＱ−）間で、ＤＣオフセットが発生する（つまり、Ｄ／Ａ変換器の差動出力の入出力特性が異なっている）と、Ｉ、Ｑの各信号間の位相がずれて送信誤差となる。よって、Ｄ／Ａ変換器の差動出力間ＤＣオフセットをキャンセルして、Ｄ／Ａ変換器の特性を揃える必要がある。
【０００４】
Ｄ／Ａ変換器の差動出力間ＤＣオフセットをキャンセルするためには、まず、入力信号が存在しない状態であるテストモード時に、テスト用データに対するＤ／Ａ変換器の差動出力間ＤＣオフセットを測定する必要があり、このためにコンパレータ（電圧比較器）が用いられる。
【０００５】
従来、コンパレータによる電圧比較結果に基づいて得られる＋１（ハイレベル）または１（ローレベル）を補償値（初期値は０）に加算し、次にテスト用データから補償値を減算して次のＤ／Ａ変換器のデジタル入力とする。そして、上記コンパレータの極性が切り替るまで以上のことを繰り返す。極性が切り替る時の補償値が、Ｄ／Ａ変換器の差動出力間ＤＣオフセットを補償するための補償値（制御用のデータ）となり、この補償値で入力データを補正して、Ｄ／Ａ変換器の差動出力間ＤＣオフセットをキャンセルする技術がある（例えば、特許文献１参照）。
【０００６】
【特許文献１】
特開平７−２０２６９３号公報（図１、図２など）
【０００７】
【発明が解決しようとする課題】
しかしながら、実際には、シングル出力タイプのＤ／Ａ変換装置におけるＤ／Ａ変換器のＤＣオフセットを検出するコンパレータ、および差動出力タイプのＤ／Ａ変換装置におけるＤ／Ａ変換器の差動出力間ＤＣオフセットを検出するコンパレータにもＤＣオフセットが存在する。通常、コンパレータのＤＣオフセットは、数ｍＶ以内に収まるように設計される。
【０００８】
ところが、本発明者の検討により、トランジスタサイズやＬＳＩの製造プロセス条件のばらつき等に起因して、コンパレータ自体のＤＣオフセットが、２０ｍＶ以上になる場合があることが確認されている。特に、トランジスタサイズを微細化していくと、コンパレータのＤＣオフセットは大きくなる傾向がある。
【０００９】
コンパレータがもつＤＣオフセットは、Ｄ／Ａ変換器のＤＣオフセット（差動出力間ＤＣオフセットを含む）を測定する際の誤差となる。よって、コンパレータ自体のＤＣオフセットが大きいと、正確な測定ができず、Ｄ／Ａ変換器のＤＣオフセットの完全な除去ができない。
【００１０】
本発明は、上記従来の事情に鑑みてなされたものであって、コンパレータにＤＣオフセットが存在しても、Ｄ／Ａ変換器のＤＣオフセットをほぼ完全に除去することができるオフセット補償機能付きＤ／Ａ変換装置およびＤ／Ａ変換装置のオフセット補償方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明のオフセット補償機能付きＤ／Ａ変換装置は、Ｄ／Ａ変換器のＤＣオフセットを補償するオフセット補償機能付きＤ／Ａ変換装置であって、前記Ｄ／Ａ変換器のＤＣオフセットを検出するコンパレータと、少なくとも一方が前記Ｄ／Ａ変換器の出力信号である第１および第２の信号をそれぞれ、前記コンパレータの第１および第２の入力端子に入力させる第１の入力モードと、前記第２および第１の信号をそれぞれ、前記コンパレータの第１および第２の入力端子に入力させる第２の入力モードとを選択するための切替スイッチと、前記第１の入力モードであるときに、前記コンパレータの出力信号に基づいて求めた第１の補償値と、前記第２の入力モードであるときに、前記コンパレータの出力信号に基づいて求めた第２の補償値とから第３の補償値を求めると共に、前記第３の補償値を用いて前記Ｄ／Ａ変換器の入力データを補正する入力データ補正手段と、を有する。
【００１２】
本発明によれば、第１と第２の補償値の中に、コンパレータ自体がもつＤＣオフセットと同じ値をもち、その極性が反転している電圧の情報を間接的に作成し、Ｄ／Ａ変換器のＤＣオフセットを測定するときにコンパレータ自体のＤＣオフセットを相殺する。すなわち、第１の入力モードで測定した第１の補償値においては、例えば、コンパレータ自体のＤＣオフセットが、コンパレータに入力される２つの信号の差を拡大させる方向に作用していたものが、第２の入力モードで測定した第２の補償値においては、２つの信号の差を縮小させる方向に作用するようになる。つまり、第１と第２の入力モードでは、コンパレータ自体がもつＤＣオフセットの極性が反転していることになる。一方、Ｄ／Ａ変換器のＤＣオフセットは、コンパレータへの入力切替に関係なく、第１と第２の入力モードにおいて同じ（極性も同じ）である。したがって、コンパレータへの入力切替前および後のそれぞれの測定信号に基づいて生成される第１および第２の補償値から、コンパレータ自体がもつＤＣオフセット成分を相殺するように第３の補償値を求めることにより、Ｄ／Ａ変換器のＤＣオフセットの正確な補償が可能となる。
【００１３】
このように、本発明によれば、コンパレータ自体がもつＤＣオフセットとＤ／Ａ変換器がもつＤＣオフセットとを含めて補償値を生成し、Ｄ／Ａ変換器の入力データに対して負帰還をかけるため、Ｄ／Ａ変換装置全体としてみると、コンパレータはＤＣオフセットが無いように見える。すなわち、実質的に、ＤＣオフセットが除去されたコンパレータにより、Ｄ／Ａ変換装置のＤＣオフセットを測定していることになり、Ｄ／Ａ変換装置のＤＣオフセットをほぼ完全に除去することができる。
【００１４】
また、本発明のオフセット補償機能付きＤ／Ａ変換装置は、前記入力データ補正手段が、前記第２の入力モードであるときに、前記コンパレータの出力信号に対して反転した信号に基づいて求めた第２の補償値と、前記第１の補償値との平均をとることで前記第３の補償値を求めるものである。
【００１５】
本発明によれば、第１と第２の入力モード、すなわちコンパレータへの入力切替前および後のそれぞれの測定信号に基づいて生成された第１および第２の補償値を加えることで、実質的に、コンパレータ自体がもつＤＣオフセット成分は相殺されて見えなくなり、一方、Ｄ／Ａ変換器のＤＣオフセット成分は単純に２倍されることになる。よって、これを２で割る（つまり、平均をとる）ことで、コンパレータのＤＣオフセットを除去した正味のＤ／Ａ変換器のＤＣオフセットに対する補償値を、正確に算出することができる。
【００１６】
また、本発明のオフセット補償機能付きＤ／Ａ変換装置は、前記入力データ補正手段が、前記第１の入力モードであるときに、前記コンパレータの出力信号に対して反転した信号に基づいて求めた第１の補償値と、前記第２の補償値との平均をとることで前記第３の補償値を求めるものである。
【００１７】
本発明によれば、第１と第２の入力モード、すなわちコンパレータへの入力切替前および後のそれぞれの測定信号に基づいて生成された第１および第２の補償値を加えることで、実質的に、コンパレータ自体がもつＤＣオフセット成分は相殺されて見えなくなり、一方、Ｄ／Ａ変換器のＤＣオフセット成分は単純に２倍されることになる。よって、これを２で割る（つまり、平均をとる）ことで、コンパレータのＤＣオフセットを除去した正味のＤ／Ａ変換器のＤＣオフセットに対する補償値を、正確に算出することができる。
【００１８】
また、本発明のオフセット補償機能付きＤ／Ａ変換装置は、前記入力データ補正手段が、前記第１の補償値と前記第２の補償値との差分値を２で割ることで前記第３の補償値を求めるものである。
【００１９】
本発明によれば、第１と第２の入力モード、すなわちコンパレータへの入力切替前および後のそれぞれの測定信号に基づいて生成された第１および第２の補償値の差分をとることで、実質的に、コンパレータ自体がもつＤＣオフセット成分は相殺されて見えなくなり、一方、Ｄ／Ａ変換器のＤＣオフセット成分は単純に２倍されることになる。よって、これを２で割ることで、コンパレータのＤＣオフセットを除去した正味のＤ／Ａ変換器のＤＣオフセットに対する補償値を、正確に算出することができる。
【００２０】
また、本発明のオフセット補償機能付きＤ／Ａ変換装置は、前記入力データ補正手段が、前記第１および前記第２の入力モードであるときに、前記コンパレータの出力信号に対して反転した信号に基づいてそれぞれ求めた第１の補償値と第２の補償値との差分値を２で割ることで前記第３の補償値を求めるものである。
【００２１】
本発明によれば、第１と第２の入力モード、すなわちコンパレータへの入力切替前および後のそれぞれの測定信号に基づいて生成された第１および第２の補償値の差分をとることで、実質的に、コンパレータ自体がもつＤＣオフセット成分は相殺されて見えなくなり、一方、Ｄ／Ａ変換器のＤＣオフセット成分は単純に２倍されることになる。よって、これを２で割ることで、コンパレータのＤＣオフセットを除去した正味のＤ／Ａ変換器のＤＣオフセットに対する補償値を、正確に算出することができる。
【００２２】
また、本発明のオフセット補償機能付きＤ／Ａ変換装置は、前記Ｄ／Ａ変換器が、位相が反転した２系統のアナログ信号を出力する差動出力タイプであり、前記第１および第２の信号が、前記Ｄ／Ａ変換器から出力される２系統のアナログ信号であるものである。
【００２３】
本発明によれば、Ｄ／Ａ変換器を変換出力のダイナミックレンジを拡大するために差動出力（相補出力）タイプとした場合に、Ｄ／Ａ変換器のＤＣオフセットをほぼ完全に除去することができる。
【００２４】
また、本発明のオフセット補償機能付きＤ／Ａ変換装置は、前記Ｄ／Ａ変換器が、シングル出力タイプであり、前記第１および第２の信号が、一方が前記Ｄ／Ａ変換器の出力信号であり、他方が所定の基準電圧であるものである。
【００２５】
本発明によれば、Ｄ／Ａ変換器をシングル出力タイプとした場合においても、Ｄ／Ａ変換器のＤＣオフセットをほぼ完全に除去することができる。
【００２６】
また、本発明のオフセット補償機能付きＤ／Ａ変換装置は、前記入力データ補正手段が、逐次比較法を用いて前記第１および第２の補償値を求めるものである。
【００２７】
本発明によれば、逐次比較法を用いて第１および第２の補償値を求めるので、Ｄ／Ａ変換器のＤＣオフセットとコンパレータ自体がもつＤＣオフセット成分を合わせて正確に算出することができる。
【００２８】
また、本発明のオフセット補償機能付きＤ／Ａ変換装置は、前記入力データ補正手段が、前記オフセット補償Ｄ／Ａ変換器の入力データを１ビットずつ変化させて前記第１および第２の補償値を求めるものである。
【００２９】
本発明によれば、オフセット補償Ｄ／Ａ変換器の入力データを１ビットずつ変化させて第１および第２の補償値を求めるので、Ｄ／Ａ変換器のＤＣオフセットとコンパレータ自体がもつＤＣオフセット成分を合わせて正確に算出することができる。
【００３０】
また、本発明のオフセット補償機能付きＤ／Ａ変換装置の前記入力データ補正手段は、バイナリーサーチによる逐次比較法を用いて前記第１および第２の補償値を求めるものである。
【００３１】
本発明によれば、バイナリーサーチによる逐次比較法により第１および第２の補償値を求めるので、測定時間の短縮を図ることができる。
【００３２】
また、本発明のオフセット補償機能付きＤ／Ａ変換装置は、前記入力データ補正手段が、前記第１および第２の補償値の最下位ビットが０である場合は、前記第１および第２の補償値に１／２を加え、前記第１および第２の補償値の最下位ビットが１である場合は、前記第１および第２の補償値から１／２を引くものである。
【００３３】
本発明によれば、Ｄ／Ａ変換器のＤＣオフセットとコンパレータ自体がもつＤＣオフセット成分を合計した補償値の精度を向上することができる。
【００３４】
また、本発明のＬＳＩは、オフセット補償機能付きＤ／Ａ変換装置を搭載したことを特徴とする。
【００３５】
本発明によれば、ＤＣオフセットが補償されたＩ、Ｑそれぞれの信号を送信するデジタル無線送信機の小型化、低消費電力化が可能となる。
【００３６】
また、本発明のＤ／Ａ変換装置のオフセット補償方法は、Ｄ／Ａ変換器のＤＣオフセットをコンパレータを用いて検出し、前記Ｄ／Ａ変換器のＤＣオフセットを補償するＤ／Ａ変換装置のオフセット補償方法であって、少なくとも一方が前記Ｄ／Ａ変換器の出力信号である第１および第２の信号をそれぞれ、前記コンパレータの第１および第２の入力端子に入力させる第１の入力モードであるときに、前記コンパレータの出力信号に基づいて第１の補償値を求めるステップと、前記第２および第１の信号をそれぞれ、前記コンパレータの第１および第２の入力端子に入力させる第２の入力モードであるときに、前記コンパレータの出力信号に基づいて第２の補償値を求めるステップと、前記第１の補償値と前記第２の補償値とから第３の補償値を求めるステップと、前記第３の補償値を用いて前記Ｄ／Ａ変換器の入力データを補正するステップと、を有する。
【００３７】
本発明によれば、第１と第２の補償値の中に、コンパレータ自体がもつＤＣオフセットと同じ値をもち、その極性が反転している電圧の情報を間接的に作成し、Ｄ／Ａ変換器のＤＣオフセットを測定するときにコンパレータ自体のＤＣオフセットを相殺して第３の補償値を求めるので、Ｄ／Ａ変換器のＤＣオフセットの正確な補償が可能となる。
【００３８】
また、本発明のＤ／Ａ変換装置のオフセット補償方法は、前記第２の入力モードであるときに、前記コンパレータの出力信号に対して反転した信号に基づいて求めた第２の補償値と前記第１の補償値との平均をとることで前記第３の補償値を求めるステップを有する。
【００３９】
本発明によれば、第１と第２の入力モード、すなわちコンパレータへの入力切替前および後のそれぞれの測定信号に基づいて生成された第１および第２の補償値の平均をとることで、コンパレータのＤＣオフセットを除去した正味のＤ／Ａ変換器のＤＣオフセットに対する第３の補償値を、正確に算出することができる。
【００４０】
また、本発明のＤ／Ａ変換装置のオフセット補償方法は、前記第１の入力モードであるときに、前記コンパレータの出力信号に対して反転した信号に基づいて求めた第１の補償値と前記第２の補償値との平均をとることで前記第３の補償値を求めるステップを有する。
【００４１】
本発明によれば、第１と第２の入力モード、すなわちコンパレータへの入力切替前および後のそれぞれの測定信号に基づいて生成される第１および第２の補償値の平均をとることで、コンパレータのＤＣオフセットを除去した正味のＤ／Ａ変換器のＤＣオフセットに対する第３の補償値を、正確に算出することができる。
【００４２】
また、本発明のＤ／Ａ変換装置のオフセット補償方法は、前記第１の補償値と前記第２の補償値との差分値を２で割ることで前記第３の補償値を求めるステップを有する。
【００４３】
本発明によれば、第１と第２の入力モード、すなわちコンパレータへの入力切替前および後のそれぞれの測定信号に基づいて生成される第１および第２の補償値の差分値を２で割るので、コンパレータのＤＣオフセットを除去した正味のＤ／Ａ変換器のＤＣオフセットに対する第３の補償値を、正確に算出することができる。
【００４４】
また、本発明のＤ／Ａ変換装置のオフセット補償方法は、前記第１および第２の入力モードであるときに、前記コンパレータの出力信号に対して反転した信号に基づいてそれぞれ第１の補償値および第２の補償値を求めるステップと、前記第１の補償値と前記第２の補償値との差分値を２で割ることで前記第３の補償値を求めることを特徴とする。
【００４５】
本発明によれば、第１と第２の入力モード、すなわちコンパレータへの入力切替前および後のそれぞれの測定信号に基づいて生成された第１および第２の補償値の差分値を２で割るので、コンパレータのＤＣオフセットを除去した正味のＤ／Ａ変換器のＤＣオフセットに対する第３の補償値を、正確に算出することができる。
【００４６】
本発明のアナログ信号出力装置は、オフセット補償機能付きＤ／Ａ変換装置を用いたことを特徴とする。
【００４７】
【発明の実施の形態】
次に、本発明の実施の形態について、図面を参照して説明するが、以下の説明は本発明の範囲を限定する趣旨ではない。
【００４８】
（第１の実施形態）
図１〜図４は、本発明の第１の実施形態におけるオフセット補償機能付きＤ／Ａ変換装置の概略構成および動作を説明するためのブロック図であり、図５および図６は、コンパレータ自体のＤＣオフセットがキャンセルされる理由を説明するための図である。
【００４９】
まず、図１を用いて、オフセット補償機能付きＤ／Ａ変換装置の概略構成を説明する。図示されるように、本実施形態のＤ／Ａ変換装置は、入力データ補正部１０と、差動出力構成のＤ／Ａ変換器３０と、コンパレータ５０と、このコンパレータ５０の前段に設けられた入力切替用のスイッチ４０と、コンパレータ５０の出力信号の極性を選択的に反転させるための極性反転器６０（インバータ６２とセレクタ６４を具備する）とを有する。入力切替用のスイッチ４０と極性反転器６０はモード切替信号によって制御される。Ｄ／Ａ変換器３０には、ローパスフィルタが内蔵されていることもある。
【００５０】
また、入力データ補正部１０は、参照値を１ＬＳＢ（Ｌｅａｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）ずつ変化させる逐次比較法を用いた補償値生成手段１２（実質的にアップダウンカウンタ１４とレジスタ２６により構成される）と、第１の補償値および第２の補償値を一時的に格納するための２つのレジスタ１８，２０と、補償値演算回路２２と、補償値演算結果を格納するためのレジスタ２４と、入力データに対して補償値を減算する減算器１６とを有する。
【００５１】
このオフセット補償機能付きＤ／Ａ変換装置では、コンパレータ５０自体がＤＣオフセットを有することを考慮し、Ｄ／Ａ変換器３０の差動出力間ＤＣオフセットおよびコンパレータ５０自体のＤＣオフセットを含めたトータルのＤＣオフセットを、負帰還制御により補正する。
【００５２】
次に、ＤＣオフセットを補償するための動作を説明する。この動作は、無線経路に送られるべき信号が存在しないテストモード時における、第１の補償値を求める段階（図１）と、第２の補償値を求める段階（図２）と、第３の補償値を求める段階（図３）と、に大別される。そして、図４に示されるように、正規の入力データを、求められた第３の補償値を用いて補正することにより、Ｄ／Ａ変換器３０の差動出力間ＤＣオフセットを除去することができる。
【００５３】
以下、具体的に説明する。図１において、テストモード時に第１の補償値を求める動作（手順）が太線で示されている。まず、テスト用データ（例えば、Ｄ／Ａ変換器３０のアナログ０Ｖの出力（ＶＤＤとＶＳＳの約中間値）に対応するデジタル入力データ）が、入力データ補正部１０に与えられる。最初は、補償値生成手段１２のカウント値はゼロであるため、与えられたテスト用データは、減算器１６からそのまま出力されて、差動出力構成のＤ／Ａ変換器３０に与えられる。Ｄ／Ａ変換器３０からは、位相が互いに反転した相補出力が得られる。これらの２つの出力信号を各々、“Ａ＋”，“Ａ−”と表わす。Ａ＋はデジタル入力データに対して正相出力であり、Ａ−は逆相出力とする。各々の信号は、切替スイッチ４０を介してコンパレータ５０に入力する。
【００５４】
切替スイッチ４０は、図示されるように、入力端子ａ，ｂを、出力端子ｃ，ｄのうちのいずれかに選択的に接続する機能をもつ。図１の切替スイッチ４０では、ａ端子とｃ端子が接続され、また、ｂ端子とｄ端子が接続されている。この状態を、第１の入力モードとする。この第１の入力モードのときは、極性反転器６０におけるセレクタ６４は、コンパレータ５０の出力信号をそのまま通過させる。
【００５５】
コンパレータ５０の出力信号は、補償値生成手段１２として機能するアップダウンカウンタ１４およびレジスタ２６に与えられる。アップダウンカウンタ１４は、このとき与えられるコンパレータ５０の出力信号が＋１（ハイレベル）の時はアップカウントし、−１（ローレベル）の時はダウンカウントし、カウント値をレジスタ２６に格納する。一方、減算器１６は、テスト用データからレジスタ２６の値（カウント値）を減算し、その出力が次のデジタル入力値としてＤ／Ａ変換器３０に入力される。以下、ループを回して同様の動作を行い、その動作は、コンパレータ５０の出力信号の極性が反転するまで継続される。
【００５６】
すなわち、補償値生成手段１２は、コンパレータ５０の出力信号の極性の反転を検知すると、そのときのカウント値（これが、第１の補償値である）をレジスタ１８に保持させる。なお、極性の反転の検出は、信号電圧の微小な揺れを考慮して慎重に行う必要がある。
【００５７】
次に、図２に示すように、切替スイッチ４０を制御して、ａ端子をｄ端子に接続し、ｂ端子をｃ端子に接続する。これを第２の入力モードとする。このとき、極性反転器６０のセレクタ６４は、インバータ６２の出力信号を選択する。すなわち、コンパレータ５０の出力信号の極性を反転した信号が、カウンタ１４およびレジスタ２６に与えられることになる。
【００５８】
このような状態で、補償値生成手段１２のカウント値をゼロに戻し、図１と同様の動作を行うか、または図１の動作で求めた第１の補償値と同じカウント値から継続して第２の補償値を求める動作を行う。その結果として得られた第２の補償値がレジスタ２０に格納される。そして、図３に示すように、レジスタ１８およびレジスタ２０から、第１および第２の補償値を取り出し、補償値演算回路２２にて、平均演算を行って第３の補償値を算出し、それをレジスタ２４に格納する。
【００５９】
この第３の補償値は、コンパレータ５０がまったくＤＣオフセットを有しない場合における補償値（つまり、Ｄ／Ａ変換器３０の差動出力間ＤＣオフセットを正確に測定し、その測定結果に基づいて生成される、ＤＣオフセットを完全にキャンセルすることができる補償値）である。
【００６０】
したがって、図４に示されるように、正規の入力データを、求められた第３の補償値を用いて補正することにより、Ｄ／Ａ変換器３０の差動出力間ＤＣオフセットを完全に除去することができる。
【００６１】
上述の方法により、コンパレータ５０自体が有するオフセットが完全にマスクされて見えなくなる理由を、図５および図６を用いて、具体的に説明する。ここでは、Ｄ／Ａ変換器３０の最小分解能（ＬＳＢ）を１ｍＶとする。図５（ａ）では、コンパレータ５０がまったくＤＣオフセットを有さない場合を想定している。
【００６２】
Ｄ／Ａ変換器３０には、テスト用データ（テスト用制御値：０Ｖに相当するデータ）が与えられると、Ｄ／Ａ変換器３０の差動出力Ａ＋、Ａ−は、互いに独立しているので、仮にＤ／Ａ変換器３０にＤＣオフセットがあればそれは差動出力間ＤＣオフセットとして現れる。ここでは、Ｄ／Ａ変換器３０の相補出力のうち、Ａ＋の電圧が２０ｍＶであり、Ａ−の電圧が０ｍＶであったと仮定する。本来なら、２つの出力は、共に０ｍＶになるはずである。したがって、この場合には、２０ｍＶの差動出力間ＤＣオフセットが生じていることになる。
【００６３】
次に、この２０ｍＶのＤＣオフセットをキャンセルするためには、どのような補償値が必要になるのか（補償値の値をどれだけにすればよいか）について、検討する。ここで、留意すべき点は、差動出力タイプのＤ／Ａ変換器３０の場合は、補償値「＋１」に対して、Ａ＋では−１ｍＶ補正され、Ａ−では逆に１ｍＶ補正されるという点である。つまり、差動出力タイプのＤ／Ａ変換器３０の場合、補償値「＋１」に対して、Ａ＋、Ａ−間では合計−２ｍＶの補正がかかることになる。
【００６４】
上述のとおり、いま、Ａ＋、Ａ−間には２０ｍＶの差動出力間ＤＣオフセットがある。したがって、このオフセットをキャンセルするためには、図５（ｂ）に示すように、Ａ＋（２０ｍＶ）から１０ｍＶだけ減算し、かつ、Ａ−（０ｍＶ）に１０ｍＶを加算するような補正を行えばよい（つまり、Ａ＋，Ａ−の各々についてみれば、１０ｍＶ分の補正を行えばよい）。したがって、必要な補償値は「＋１０」となる。
【００６５】
ここで、図５（ｃ）に示すように、コンパレータ５０がＤＣオフセットを有している（ここでは、実質的に、反転端子の電圧が非反転端子の電圧に対して８ｍＶだけ高いようなＤＣオフセットを想定する）。この場合には、Ｄ／Ａ変換器３０の本来の差動出力間ＤＣオフセット２０ｍＶに、コンパレータ５０のＤＣオフセット８ｍＶが加算され、ＤＣオフセットは２８ｍＶに拡大される。この２８ｍＶのＤＣオフセットをキャンセルするためには、図５（ｄ）に示すように、Ａ＋（２０ｍＶ）から１４ｍＶ減算し、かつ、Ａ−（０ｍＶ）に１４ｍＶを加算するような補正を行えばよい。したがって、必要な補償値（第１の補償値）は「＋１４」となる。
【００６６】
次に、図５（ｅ）に示すように、コンパレータ５０への入力を切り替える。すると、Ａ＋（Ｄ／Ａ変換機３０のＤＣオフセットの影響で＋２０ｍＶになっている）は、コンパレータ５０の反転端子に入力される。Ａ−（０ｍＶ）は、コンパレータ５０の非反転端子に入力される。
【００６７】
この結果、Ｄ／Ａ変換器３０の本来の差動出力間ＤＣオフセット２０ｍＶからコンパレータ５０のＤＣオフセット８ｍＶが減算されて１２ｍＶとなり、誤差が縮小する。ただし、実際は、コンパレータ５０の入力として、−１２ｍＶ（＝（−２０ｍＶ＋８ｍＶ））が印加されているので、コンパレータ５０の出力は極性がマイナスとなる。そこで、インバータ６２により極性を反転させ、補償値を算出する。
【００６８】
この１２ｍＶのＤＣオフセットをキャンセルするためには、図５（ｆ）に示すように、Ａ＋（２０ｍＶ）から６ｍＶ減算し、かつ、Ａ−（０ｍＶ）に６ｍＶを加算するような補正を行えばよい。このため、補償値（第２の補償値）は「＋６」となる。そして、図５（ｇ）に示すように、第１の補償値と第２の補償値の平均をとると、第３の補償値（＝「＋１０」）が得られる。この第３の補償値の値は、図５（ａ）の、コンパレータ５０がまったくＤＣオフセットを有さない場合において得られる補償値（＝「＋１０」）と一致する。
【００６９】
つまり、コンパレータ５０自体のＤＣオフセットは、マスクされて見えなくなり、Ｄ／Ａ変換器３０の差動出力間ＤＣオフセットが正確に測定され、これに基づいて的確な補償値が得られたことになる。
【００７０】
つまり、Ｄ／Ａ変換器３０の差動出力間ＤＣオフセット補償値は、「＋１０」であり、コンパレータ５０の入力切替前には、この本来のＤＣオフセットに、コンパレータ５０自体のＤＣオフセット補償値（＝「＋４」）が加算される形になるのに対して、入力切替後には、コンパレータ５０自体のＤＣオフセット（＝「＋４」）が減算される形となる。すなわち、入力切替の前後において、コンパレータ５０自体のＤＣオフセットの極性は反対になっている。
【００７１】
これに対し、Ｄ／Ａ変換器３０がもつ本来の差動出力間ＤＣオフセット（＝＋２０ｍＶ）の極性は、入力切替の前後で同じである。つまり、入力切替後では、出力値の極性が逆転するが、これをインバータ６２で反転するため、測定された差動出力間ＤＣオフセット補償値は「＋１０」のままである。
【００７２】
したがって、第１の補償値（補償値１）と第２の補償値（補償値２）を加算すると、コンパレータ５０のＤＣオフセット成分は相殺され、一方、Ｄ／Ａ変換器３０の本来の差動出力間ＤＣオフセット成分は２倍となるため、これを２で割ることにより、Ｄ／Ａ変換器３０の本来の差動出力間ＤＣオフセット成分のみに対応した補償値が得られることになる。
【００７３】
このＤＣオフセットキャンセルの原理を、わかりやすく示したのが、図６である。Ｄ／Ａ変換器３０の差動出力Ａ＋とＡ−間の本来のＤＣオフセット補償値をＶｏｆｆとすると、Ｖｏｆｆは、上述のとおり、「＋１０（＋２０ｍＶ相当）」である。コンパレータ５０の入力切替前（非交差入力）のときは、コンパレータ５０のもつオフセットＤＣｏｆｆ（＝＋８ｍＶ）が加算される形となる。第１の補償値（補償値１）をｙとすると、ｙは「＋１４」となる。一方、コンパレータ５０の入力切替後（交差入力）のときは、コンパレータ５０のもつＤＣオフセットＤＣｏｆｆ（＝＋８ｍＶ）が減算される形となる。第２の補償値をｘとすると、ｘは「＋６」となる。ここで、ｘ＋ｙ＝２Ｖｏｆｆとなる。
【００７４】
したがって、（ｘ＋ｙ）／２＝Ｖｏｆｆ＝ｚとなり、この第３の補償値ｚは、本来の差動出力間ＤＣオフセットに対応した補償値となっている。
【００７５】
第１の実施形態において、コンパレータ５０の反転端子、非反転端子と、切替スイッチ４０のｃ、ｄとの接続を逆にした場合は、コンパレータ５０の出力が第１の実施形態と全く反対になり、アップダウンカウンタ１４の動作が第１の実施形態と逆になるので、ここで得られる補償値の極性は反対になる。したがって、テスト用データに補償値を加算して補正する必要がある。
【００７６】
同様に、第１、第２および第３の補償値は第１の実施形態におけるそれぞれの補償値と値が同じで極性が逆になる。したがって、正規の入力データに第３の補償値を加算して補正することにより、Ｄ／Ａ変換器３０の差動出力間ＤＣオフセットを完全に除去することができる。
【００７７】
また、第１の実施形態において、第１の入力モードの時、コンパレータ５０の出力信号に対し反転する信号に基づいて第１の補償値を求め、第２の入力モードの時、コンパレータ５０の出力信号に基づいて第２の補償値を求める場合も同様に、各入力モード時の補償値、第１の補償値、第２の補償値および第３の補償値は第１の実施形態におけるそれぞれの補償値と値が同じで極性が逆になる。したがって、この場合も、減算器の代わりに加算器にすることにより、第１の実施形態と同様に、Ｄ／Ａ変換器３０の差動出力間ＤＣオフセットを完全に除去することができる。
【００７８】
（第２の実施形態）
図７は、図１〜図４に示す本発明の第１の実施形態におけるオフセット補償機能付きＤ／Ａ変換装置の機能を変えず、構成を一部変更したブロック図である。
【００７９】
本実施形態では、コンパレータ５０の出力信号の極性を選択的に反転させるための極性反転器６０（インバータ６２とセレクタ６４を具備する）を取り除く代わりに、モード切替信号により、アップダウンカウンタ１４のカウント動作を、第１の入力モード時と第２の入力モード時で逆に動作させるようにする。
【００８０】
すなわち、第１の入力モード時ではアップダウンカウンタ１４は、コンパレータの出力が＋１（ハイレベル）の時はアップカウントし、−１（ローレベル）の時はダウンカウントするが、第２の入力モード時ではアップダウンカウンタ１４は、上記と逆に、コンパレータの出力が＋１（ハイレベル）の時はダウンカウントし、−１（ローレベル）の時はアップカウントするようにする。この変更が成されても、アップダウンカウンタ１４の出力はいずれのモード時でも第１の実施形態と全く同じであるので、オフセット補償機能付きＤ／Ａ変換装置の機能および動作は何ら変わらない。
【００８１】
（第３の実施形態）
図８は、図１〜図４に示す本発明の第１の実施形態におけるオフセット補償機能付きＤ／Ａ変換装置の機能を変えず、構成を一部変更した別のブロック図である。
【００８２】
本実施形態では、コンパレータ５０の出力信号の極性を選択的に反転させるための極性反転器６０（インバータ６２とセレクタ６４を具備する）を取り除く代わりに、減算器１６を演算器１７に変え、モード切替信号により、入力データに対して補償値を演算する演算器１７の動作を、第１の入力モード時では減算器とし、第２の入力モード時では逆に加算器となるように切り替えるようにする。
【００８３】
この変更により、第２の入力モード時に求める第２の補償値が、第１の実施形態の第２の補償値とは値が同じで極性が逆になるため、第１の補償値から第２の補償値を引き、その値を２で割ることにより第３の補償値を求めれば、正規の入力データを、上記で求めた第３の補償値分だけ減算することにより、Ｄ／Ａ変換器３０の差動出力間ＤＣオフセットを完全に除去することができる。
【００８４】
同様に、第２の補償値から第１の補償値を引き、その値を２で割ることにより第３の補償値を求めれば、正規の入力データを、上記で求めた第３の補償値分だけ加算することにより、Ｄ／Ａ変換器３０の差動出力間ＤＣオフセットを完全に除去することができる。
【００８５】
第３の実施形態において、コンパレータ５０の入力端子と切替スイッチ４０の接続を逆にした場合、またはコンパレータ５０の出力信号を反転させた信号を補償値生成手段１２に入力するようにした場合は、演算器１７の動作が第３の実施形態とは逆になり、また第１の補償値、第２の補償値および第３の補償値は、第３の実施形態と値が同じで極性が逆になる。
【００８６】
（第４の実施形態）
図９は、図１〜図４に示す本発明の第１の実施形態において、第１および第２の入力モードである時の第１および第２の補償値を求めるために、バイナリーサーチ法を用いたオフセット補償機能付きＤ／Ａ変換装置のブロック図である。
【００８７】
本実施形態は、図１〜図４に示す第１の実施形態で用いたアップダウンカウンタを使った１ＬＳＢずつ変化させる逐次比較法の代わりに、バイナリーサーチ法を用いたものである。
【００８８】
図１０にバイナリーサーチ法を使って補償値を求める具体的な手順を示す。上記で説明したように、Ｄ／Ａ変換器３０の１ＬＳＢを１ｍＶとすると、差動出力タイプのＤ／Ａ変換器３０の場合、補償値「＋１」に対して、Ａ＋、Ａ−間では合計−２ｍＶの補正がかかることになる。
Ａ＋とＡ−間の差分出力間ＤＣオフセットが＋４０ｍＶ〜＋４１ｍＶあるとし、コンパレータのＤＣオフセットは無いものとし、補償値の桁数を５桁とすると、第１の入力モード時においては、コンパレータ５０の出力はそのままロジック回路１５に入力されるので、コンパレータ５０の最初の出力はＡ＋がＡ−より大きいため＋１となる。これは補償値の極性が“プラス”であることを示しており、ロジック回路１５からレジスタ２６に「＋１００００」を出力する。
【００８９】
次に、減算器１６でテスト用データに対し＋１６が減算され、Ａ＋とＡ−の電圧差は＋８ｍＶ〜＋９ｍＶとなる。コンパレータ５０の出力は依然＋１のままであり、これにより補償値の５桁目は“１”となり、ロジック回路１５からレジスタ２６に「＋１１０００」を出力する。
【００９０】
次に、減算器１６でテスト用データに対し＋２４が減算され、Ａ＋とＡ−の電圧差は−８ｍＶ〜−７ｍＶとなる。この場合コンパレータ５０の出力は−１となるので、補償値の４桁目は“０”となり、ロジック回路１５からレジスタ２６に「＋１０１００」を出力する。
【００９１】
次に、減算器１６でテスト用データに対し＋２０が減算され、Ａ＋とＡ−の電圧差は０ｍＶ〜＋１ｍＶとなる。この場合コンパレータ５０の出力は＋１となるので、補償値の３桁目は“１”となり、ロジック回路１５からレジスタ２６に「＋１０１１０」を出力する。
【００９２】
次に、減算器１６でテスト用データに対し＋２２が減算され、Ａ＋とＡ−の電圧差は−４ｍＶ〜−３ｍＶとなる。この場合コンパレータ５０の出力は−１となるので、補償値の２桁目は“０”となり、ロジック回路１５からレジスタ２６に「＋１０１０１」を出力する。
【００９３】
次に、さらに減算器１６でテスト用データに対し＋２１が減算され、Ａ＋とＡ−の電圧差は−２ｍＶ〜−１ｍＶとなる。この場合コンパレータ５０の出力は−１となり、補償値の１桁目は“０”となる。すなわち、第１の補償値は「＋１０１００」となる。
【００９４】
バイナリーサーチ法で求めた第１の補償値のＬＳＢの桁が「０」の場合は、Ｄ／Ａ変換器３０のＤＣオフセット補償精度は「０ｍＶ〜−２ｍＶ」であるので、第１の補償値に「＋１／２」を加えることにより、Ｄ／Ａ変換器３０のＤＣオフセット補償精度は「±１ｍＶ」となる。
【００９５】
また、第１の補償値のＬＳＢの桁が「１」の場合は、Ｄ／Ａ変換器３０のＤＣオフセット補償精度は「０ｍＶ〜＋２ｍＶ」であるので、第１の補償値に「−１／２」を加えることにより、Ｄ／Ａ変換器３０のＤＣオフセット補正精度は「±１ｍＶ」となる。
【００９６】
従って、バイナリーサーチ法で求めた第１の補償値のＬＳＢの桁が「０」の場合と「１」の場合の両方を合わせると、上記のように第１の補償値に「＋１／２」か「−１／２」の補正を加えることにより、Ｄ／Ａ変換器３０のＤＣオフセット補償精度が「最大４ｍＶ誤差」から「最大２ｍＶ誤差」に向上することになる。
【００９７】
また、図１などに示す逐次比較法では、２２回の測定が必要であるが、今回のバイナリーサーチ法を用いれば、６回の測定で、ＭＳＢ（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）からＬＳＢに向かって補償値が決まるため、測定時間の短縮を図ることができる。第２の入力モード時においても、同様の手順により第２の補償値を求める事ができる。また、第１および第２の補償値を求める手順以外は、第１の実施形態と全く同じである。
【００９８】
（第５の実施形態）
図１１は、本発明を、シングル出力タイプのＤ／Ａ変換器３１のオフセット補償に用いた例を示す。切替スイッチ４０の一方の入力（Ａ＋）は、Ｄ／Ａ変換器３１の出力信号であり、他方の入力（Ａ−）は、基準電圧（理想的なＤ／Ａ変換器の出力電圧に相当する）である。他の構成は、前掲のものと同じである。図１１中、前掲の例と同じ部分には同じ符号が付してある。
【００９９】
その特徴的な動作が、図１２（ａ）〜（ｄ）に示される。原理的には図５を用いて説明した動作と同様である。ここにおいても、Ｄ／Ａ変換器３１の最小分解能（ＬＳＢ）を１ｍＶとすると、シングル出力タイプのＤ／Ａ変換器３１の場合は、補償値「＋１」に対して、Ａ＋のみに−１ｍＶの補正がかかることになる。つまり、シングル出力タイプのＤ／Ａ変換装置の補償値は差動出力タイプのＤ／Ａ変換装置の補償値の２倍となる。
【０１００】
つまり、図１２（ａ）は、コンパレータ５０にＤＣオフセットがないとした場合のＤ／Ａ変換器３１のＤＣオフセット補償値を示しており、図１２（ｂ）は、コンパレータ５０にＤＣオフセットが有り、かつ、入力切替前におけるＤ／Ａ変換器３１のＤＣオフセット補償値（第１の補償値に対応する）を示しており、図１２（ｃ）は、コンパレータ５０にＤＣオフセットが有り、かつ、入力切替後におけるＤ／Ａ変換器３１のＤＣオフセット補償値（第２の補償値に対応する）を示しており、図１２（ｄ）は、第１および第２の補償値を平均して得られる第３の補償値が、図１２（ａ）の場合の補償値と一致することを示している。ただし、ここで用いた基準電圧は必ずしも理想的なＤ／Ａ変換器の出力に相当する電圧にする必要はなく、一定電圧値であれば良い。
【０１０１】
また、第１の実施形態で説明したように、第５の実施形態においても同様に、コンパレータ５０の入力端子と切替スイッチ４０の接続を逆にした構成や、第１の入力モードの時、コンパレータ５０の出力信号に対し反転する信号に基づいて第１の補償値を求め、第２の入力モードの時、コンパレータ５０の出力信号に基づいて第２の補償値を求める構成も可能である。
【０１０２】
また、第２と第３の実施形態で説明したように、第５の実施形態においても同様に、コンパレータ５０の出力信号の極性を選択的に反転させるための極性反転器６０を取り除く代わりに、モード切替信号により、アップダウンカウンタ１４のカウント動作を、第１の入力モード時と第２の入力モード時で逆に動作させるようにした構成も可能である。
【０１０３】
また、コンパレータ５０の出力信号の極性を選択的に反転させるための極性反転器６０を取り除く代わりに、減算器１６を演算器１７に変え、モード切替信号により、入力データに対して補償値を演算する演算器１７の動作を、第１の入力モード時では減算器とし、第２の入力モード時では逆に加算器となるように切り替えるようにした構成も可能である。
【０１０４】
（第６の実施形態）
図１３は、本発明のオフセット補償機能付きＤ／Ａ変換装置を用いた、デジタル無線送信機の概略構成を示すブロック図である。
図示されるように、デジタル無線送信機は、デジタル変調器３００と、Ｉ、Ｑそれぞれに対応したＤ／Ａ変換装置（本発明のオフセット補償機能付きＤ／Ａ変換装置である）５００ａ，５００ｂと、直交変調器６００と、送信回路７００と、アンテナ７１０と、を有する。デジタル変調器３００は、例えば、拡散変調器である。また、直交変調器６００は、例えば、ＱＰＳＫ（Ｑｕａｄ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調器である。デジタル変調器３００と、Ｄ／Ａ変換装置５００ａ，５００ｂおよび直交変調器６００と、送信回路７００とは、それぞれ一つのＬＳＩに集積されている。
【０１０５】
本実施形態によれば、ＤＣオフセットがキャンセルされていることから、２つのＤ／Ａ変換装置５００ａ，５００ｂの入出力特性は一致し、Ｉ，Ｑそれぞれの送信信号の位相が一致するため、正確な送信が可能となる。
【０１０６】
なお、本発明のオフセット補償機能付きのＤ／Ａ変換装置は、通信用途のみならず、オーディオ機器等においても利用することができる。
【０１０７】
【発明の効果】
以上説明したように、本発明に係るオフセット補償機能付きＤ／Ａ変換装置およびＤ／Ａ変換装置のオフセット補償方法によれば、コンパレータ自体にＤＣオフセットが存在しても、Ｄ／Ａ変換器のＤＣオフセットをほぼ完全に除去することが可能となる。また、本発明は構成が簡単であり、また、その制御方法も簡単であり、したがって、実現が容易である。
【０１０８】
さらに、アナログ回路の微細化を進めていくと、コンパレータのＤＣオフセットがますます増大することになる。よって、微細プロセスを用いてＤＣオフセットをほぼ完全に取り除いたＤ／Ａ変換器を実現する手段として、本発明は非常に有効である。
【図面の簡単な説明】
【図１】本発明のオフセット補償機能付きＤ／Ａ変換装置の一例（Ｄ／Ａ変換器が差動出力構成）の構成と動作（第１の補償値の生成動作）を説明するための図。
【図２】本発明のオフセット補償機能付きＤ／Ａ変換装置の一例の動作（第２の補償値の生成動作）を説明するための図。
【図３】本発明のオフセット補償機能付きＤ／Ａ変換装置の一例の動作（第３の補償値の生成動作）を説明するための図。
【図４】本発明のオフセット補償機能付きＤ／Ａ変換装置における通常の動作（第３の補償値を用いてＤ／Ａ変換器のＤＣオフセットを補償しながらＤ／Ａ変換を行う動作）を説明するための図。
【図５】（ａ）、（ｂ）は、図４においてコンパレータにＤＣオフセットがない場合のＤＣオフセット補償値を示す図、
（ｃ）、（ｄ）は、コンパレータにＤＣオフセットが存在しかつ入力切替前（非交差入力時）におけるＤＣオフセット補償値を示す図、
（ｅ）、（ｆ）は、コンパレータにＤＣオフセットが存在しかつ入力切替後（交差入力時）におけるＤＣオフセット補償値を示す図、
（ｇ）は、第３の補償値の基礎となるＤＣオフセット補償値が、ＤＣオフセットのないコンパレ−タで測定したＤＣオフセット補償値（（ａ）の場合）と同じであることを示す図。
【図６】本発明のオフセット補償機能付きＤ／Ａ変換装置においてＤＣオフセットをキャンセルできる理由を説明するための図。
【図７】第１の実施形態におけるオフセット補償機能付きＤ／Ａ変換装置の機能を変えずに構成を一部変更したブロック図。
【図８】第１の実施形態におけるオフセット補償機能付きＤ／Ａ変換装置の機能を変えずに構成を一部変更した別のブロック図。
【図９】バイナリーサーチ法を用いた本発明のオフセット補償機能付きＤ／Ａ変換装置例の構成を説明するための図。
【図１０】バイナリーサーチ法を用いた本発明のオフセット補償機能付きＤ／Ａ変換装置の動作を説明するための図。
【図１１】本発明のオフセット補償機能付きＤ／Ａ変換装置の他の例（Ｄ／Ａ変換器がシングル出力構成）の構成を説明するための図。
【図１２】（ａ）は、図１１においてコンパレータにはＤＣオフセットがない場合のＤＣオフセット補償値を示す図、
（ｂ）は、コンパレータにＤＣオフセットが存在しかつ入力切替前（非交差入力時）におけるＤＣオフセット補償値を示す図、
（ｃ）は、コンパレータにＤＣオフセットが存在しかつ入力切替後（交差入力時）におけるＤＣオフセット補償値を示す図、
（ｄ）は、平均補償値の基礎となるＤＣオフセット補償値がＤＣオフセットのないコンパレ−タで測定したＤＣオフセット補償値（（ａ）の場合）と同じであることを示す図。
【図１３】本発明のオフセット補償機能付きＤ／Ａ変換装置（ＬＳＩ化されている）を搭載したデジタル無線送信機の構成を示すブロック図。
【符号の説明】
１０ 入力データ補正部
１２ 補償値発生手段
１４ アップダウンカウンタ
１５ ロジック回路
１６ 減算器
１７ 演算器（加算器／減算器）
１８，２０，２４，２６ レジスタ
２２ 補償値演算回路
３０ 差動出力タイプＤ／Ａ変換器
３１ シングル出力タイプＤ／Ａ変換器
４０ 入力切替スイッチ
５０ コンパレータ
６０ 極性反転器切替回路
６２ インバータ
６４ セレクタ
３００ デジタル変調器
５００ａ，５００ｂ Ｄ／Ａ変換装置
６００ 直交変調器
７００ 送信回路
７１０ アンテナ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a D / A converter having an offset compensation function for compensating for a DC offset of a D / A converter and an offset compensation method for the D / A converter.
[0002]
[Prior art]
In a digital wireless communication device, each of the digitally modulated I (positive phase) and Q (quadrature) signals is D / A converted, coupled to a radio frequency part of a radio telephone, and transmitted as a radio signal to an antenna. Ideally, the analog output voltage of the D / A converter coincides with an ideal analog output voltage (analog output voltage having no DC offset) corresponding to a digital input value. , A DC offset occurs between the actual analog output voltage and the ideal analog output voltage.
[0003]
In the case of a differential output type D / A converter, a DC offset occurs between the differential outputs (I + and I- or Q + and Q-) of the D / A converter for the I signal and the Q signal, respectively. (That is, the input / output characteristics of the differential output of the D / A converter are different), and the phase between the I and Q signals is shifted, resulting in a transmission error. Therefore, it is necessary to cancel the DC offset between the differential outputs of the D / A converter and make the characteristics of the D / A converter uniform.
[0004]
In order to cancel the DC offset between the differential outputs of the D / A converter, first, in the test mode in which no input signal exists, the DC offset between the differential outputs of the D / A converter with respect to the test data is determined. It is necessary to measure, and a comparator (voltage comparator) is used for this.
[0005]
Conventionally, +1 (high level) or 1 (low level) obtained based on the result of voltage comparison by a comparator is added to a compensation value (initial value is 0), and then the compensation value is subtracted from test data to obtain the next value. Digital input of D / A converter. The above operations are repeated until the polarity of the comparator is switched. The compensation value when the polarity is switched becomes a compensation value (control data) for compensating for a DC offset between the differential outputs of the D / A converter. There is a technique for canceling a DC offset between differential outputs of an A converter (for example, see Patent Document 1).
[0006]
[Patent Document 1]
JP-A-7-202693 (FIGS. 1 and 2)
[0007]
[Problems to be solved by the invention]
However, actually, a comparator that detects the DC offset of the D / A converter in the single output type D / A converter, and the differential output of the D / A converter in the differential output type D / A converter There is also a DC offset in the comparator that detects the interim DC offset. Typically, the DC offset of the comparator is designed to be within a few mV.
[0008]
However, the present inventor has confirmed that the DC offset of the comparator itself may be 20 mV or more due to variations in transistor size, LSI manufacturing process conditions, and the like. In particular, as the transistor size is reduced, the DC offset of the comparator tends to increase.
[0009]
The DC offset of the comparator becomes an error when measuring the DC offset of the D / A converter (including the DC offset between differential outputs). Therefore, if the DC offset of the comparator itself is large, accurate measurement cannot be performed, and the DC offset of the D / A converter cannot be completely removed.
[0010]
The present invention has been made in view of the above-described conventional circumstances, and has a D / A converter with an offset compensation function that can almost completely remove a DC offset of a D / A converter even if a DC offset exists in a comparator. An object of the present invention is to provide an offset compensation method for a / A converter and a D / A converter.
[0011]
[Means for Solving the Problems]
A D / A converter with an offset compensation function according to the present invention is a D / A converter with an offset compensation function for compensating for a DC offset of a D / A converter, and detects a DC offset of the D / A converter. A comparator, a first input mode for inputting first and second signals, at least one of which is an output signal of the D / A converter, to first and second input terminals of the comparator, respectively; A changeover switch for selecting a second input mode for inputting the second and first signals to first and second input terminals of the comparator, respectively, and a switch for selecting the second input mode when the first input mode is selected. A first compensation value obtained based on an output signal of the comparator, and a second compensation value obtained based on an output signal of the comparator when in the second input mode. With Request et third compensation value, having an input data correcting means for correcting the input data of the D / A converter by using the third compensation value.
[0012]
According to the present invention, in the first and second compensation values, the information of the voltage having the same value as the DC offset of the comparator itself and having the polarity inverted is indirectly created, and the D / A It cancels the DC offset of the comparator itself when measuring the DC offset of the converter. That is, in the first compensation value measured in the first input mode, for example, the one in which the DC offset of the comparator itself acts in a direction to enlarge the difference between two signals input to the comparator, The second compensation value measured in the two input modes works in a direction to reduce the difference between the two signals. That is, in the first and second input modes, the polarity of the DC offset of the comparator itself is inverted. On the other hand, the DC offset of the D / A converter is the same (and the same polarity) in the first and second input modes regardless of the input switching to the comparator. Therefore, a third compensation value is obtained from the first and second compensation values generated based on the respective measurement signals before and after the input switching to the comparator so as to cancel the DC offset component of the comparator itself. This enables accurate compensation of the DC offset of the D / A converter.
[0013]
As described above, according to the present invention, a compensation value is generated including the DC offset of the comparator itself and the DC offset of the D / A converter, and negative feedback is applied to the input data of the D / A converter. Therefore, when viewed as a whole D / A converter, the comparator appears to have no DC offset. That is, the DC offset of the D / A converter is substantially measured by the comparator from which the DC offset has been removed, and the DC offset of the D / A converter can be almost completely removed.
[0014]
In the D / A converter with an offset compensation function according to the present invention, the input data correction means obtains the value based on a signal inverted with respect to an output signal of the comparator when the input mode is in the second input mode. The third compensation value is obtained by taking an average of the second compensation value and the first compensation value.
[0015]
According to the present invention, the first and second input modes, that is, the first and second compensation values generated based on the respective measurement signals before and after switching the input to the comparator are substantially added. In addition, the DC offset component of the comparator itself is canceled out, and the DC offset component of the D / A converter is simply doubled. Therefore, by dividing this by two (that is, taking the average), it is possible to accurately calculate the compensation value for the DC offset of the net D / A converter from which the DC offset of the comparator has been removed.
[0016]
In the D / A converter with an offset compensation function according to the present invention, the input data correction means obtains the input data based on a signal inverted with respect to an output signal of the comparator when the input mode is in the first input mode. The third compensation value is obtained by averaging the first compensation value and the second compensation value.
[0017]
According to the present invention, the first and second input modes, that is, the first and second compensation values generated based on the respective measurement signals before and after switching the input to the comparator are substantially added. In addition, the DC offset component of the comparator itself is canceled out, and the DC offset component of the D / A converter is simply doubled. Therefore, by dividing this by two (that is, taking the average), it is possible to accurately calculate the compensation value for the DC offset of the net D / A converter from which the DC offset of the comparator has been removed.
[0018]
Further, in the D / A converter with an offset compensation function according to the present invention, the input data correction means divides a difference value between the first compensation value and the second compensation value by 2 to obtain the third compensation value. This is for obtaining a compensation value.
[0019]
According to the present invention, the first and second input modes, that is, the difference between the first and second compensation values generated based on the respective measurement signals before and after the input switching to the comparator is obtained, In effect, the DC offset component of the comparator itself is canceled out, and the DC offset component of the D / A converter is simply doubled. Therefore, by dividing this by 2, it is possible to accurately calculate the compensation value for the DC offset of the net D / A converter from which the DC offset of the comparator has been removed.
[0020]
Further, in the D / A converter with the offset compensation function of the present invention, when the input data correction unit is in the first and second input modes, the input data correction unit converts the output signal of the comparator into a signal inverted with respect to the output signal of the comparator. The third compensation value is obtained by dividing the difference value between the first compensation value and the second compensation value respectively obtained based on the above by two.
[0021]
According to the present invention, the first and second input modes, that is, the difference between the first and second compensation values generated based on the respective measurement signals before and after the input switching to the comparator is obtained, In effect, the DC offset component of the comparator itself is canceled out, and the DC offset component of the D / A converter is simply doubled. Therefore, by dividing this by 2, it is possible to accurately calculate the compensation value for the DC offset of the net D / A converter from which the DC offset of the comparator has been removed.
[0022]
Further, in the D / A converter with an offset compensation function of the present invention, the D / A converter is a differential output type that outputs two-system analog signals with inverted phases, and The signal is a two-system analog signal output from the D / A converter.
[0023]
According to the present invention, when a D / A converter is of a differential output (complementary output) type for expanding a dynamic range of a conversion output, a DC offset of the D / A converter is almost completely removed. Can be.
[0024]
Further, in the D / A converter with the offset compensation function of the present invention, the D / A converter is a single output type, and the first and second signals are one of the outputs of the D / A converter. Signal and the other is a predetermined reference voltage.
[0025]
According to the present invention, even when the D / A converter is a single output type, the DC offset of the D / A converter can be almost completely removed.
[0026]
Further, in the D / A converter with an offset compensation function of the present invention, the input data correction means obtains the first and second compensation values using a successive approximation method.
[0027]
According to the present invention, since the first and second compensation values are obtained by using the successive approximation method, the DC offset of the D / A converter and the DC offset component of the comparator itself can be accurately calculated. .
[0028]
Further, in the D / A conversion device with the offset compensation function of the present invention, the input data correction means changes the input data of the offset compensation D / A converter one bit at a time and the first and second compensation values are changed. Is what you want.
[0029]
According to the present invention, the first and second compensation values are obtained by changing the input data of the offset compensation D / A converter bit by bit, so that the DC offset of the D / A converter and the DC offset of the comparator itself are obtained. It can be calculated accurately by combining the components.
[0030]
Further, the input data correction means of the D / A conversion apparatus with an offset compensation function of the present invention obtains the first and second compensation values using a successive approximation method using a binary search.
[0031]
According to the present invention, since the first and second compensation values are obtained by the successive approximation method using the binary search, the measurement time can be reduced.
[0032]
Further, in the D / A converter with an offset compensation function according to the present invention, when the least significant bit of the first and second compensation values is 0, the first and second compensation values are set. One half is added to the compensation value, and when the least significant bit of the first and second compensation values is 1, half is subtracted from the first and second compensation values.
[0033]
According to the present invention, it is possible to improve the accuracy of the compensation value obtained by summing the DC offset of the D / A converter and the DC offset component of the comparator itself.
[0034]
Further, the LSI of the present invention is characterized in that a D / A converter with an offset compensation function is mounted.
[0035]
According to the present invention, it is possible to reduce the size and power consumption of a digital wireless transmitter that transmits each of I and Q signals whose DC offset has been compensated.
[0036]
In addition, the offset compensation method for a D / A converter according to the present invention detects the DC offset of the D / A converter using a comparator, and compensates for the DC offset of the D / A converter. An offset compensation method, wherein a first input mode in which first and second signals at least one of which is an output signal of the D / A converter is input to first and second input terminals of the comparator, respectively. And a step of obtaining a first compensation value based on an output signal of the comparator, and a second step of inputting the second and first signals to first and second input terminals of the comparator, respectively. Calculating the second compensation value based on the output signal of the comparator when the input mode is the third compensation mode, and determining the third compensation value from the first compensation value and the second compensation value. A determining a, a step of correcting the input data of the D / A converter by using the third compensation value.
[0037]
According to the present invention, in the first and second compensation values, the information of the voltage having the same value as the DC offset of the comparator itself and having the polarity inverted is indirectly created, and the D / A Since the third compensation value is obtained by canceling the DC offset of the comparator itself when measuring the DC offset of the converter, the DC offset of the D / A converter can be accurately compensated.
[0038]
Further, in the offset compensation method of the D / A converter according to the present invention, in the second input mode, a second compensation value obtained based on a signal inverted with respect to an output signal of the comparator and the second compensation value may be used. Calculating a third compensation value by averaging with the first compensation value.
[0039]
According to the present invention, by taking the average of the first and second compensation values generated based on the first and second input modes, that is, the respective measurement signals before and after the input switching to the comparator, The third compensation value for the DC offset of the net D / A converter from which the DC offset of the comparator has been removed can be accurately calculated.
[0040]
Further, in the offset compensation method for a D / A converter according to the present invention, in the first input mode, the first compensation value obtained based on a signal inverted with respect to an output signal of the comparator and Calculating the third compensation value by averaging the third compensation value.
[0041]
According to the present invention, by averaging the first and second compensation values generated based on the first and second input modes, that is, the respective measurement signals before and after the input switching to the comparator, The third compensation value for the DC offset of the net D / A converter from which the DC offset of the comparator has been removed can be accurately calculated.
[0042]
Further, the offset compensation method of the D / A converter according to the present invention includes a step of obtaining the third compensation value by dividing a difference value between the first compensation value and the second compensation value by two. .
[0043]
According to the present invention, the first and second input modes, that is, the difference between the first and second compensation values generated based on the respective measurement signals before and after the input switching to the comparator is divided by two. Therefore, it is possible to accurately calculate the third compensation value for the net DC offset of the D / A converter from which the DC offset of the comparator has been removed.
[0044]
Further, in the offset compensation method of the D / A converter according to the present invention, when the first and second input modes are set, the first compensation value is based on a signal inverted with respect to the output signal of the comparator. And calculating a second compensation value, and calculating the third compensation value by dividing a difference value between the first compensation value and the second compensation value by two.
[0045]
According to the present invention, the difference between the first and second compensation values generated based on the first and second input modes, that is, the first and second compensation values generated based on the respective measurement signals before and after the input switching to the comparator is divided by two. Therefore, it is possible to accurately calculate the third compensation value for the net DC offset of the D / A converter from which the DC offset of the comparator has been removed.
[0046]
An analog signal output device according to the present invention is characterized by using a D / A converter having an offset compensation function.
[0047]
BEST MODE FOR CARRYING OUT THE INVENTION
Next, embodiments of the present invention will be described with reference to the drawings, but the following description is not intended to limit the scope of the present invention.
[0048]
(1st Embodiment)
FIGS. 1 to 4 are block diagrams for explaining a schematic configuration and operation of a D / A converter with an offset compensation function according to a first embodiment of the present invention. FIGS. FIG. 9 is a diagram for explaining a reason why a DC offset is canceled.
[0049]
First, a schematic configuration of a D / A converter with an offset compensation function will be described with reference to FIG. As shown in the figure, the D / A converter of the present embodiment is provided at an input data correction unit 10, a D / A converter 30 having a differential output configuration, a comparator 50, and a stage preceding the comparator 50. It has an input switching switch 40 and a polarity inverter 60 (including an inverter 62 and a selector 64) for selectively inverting the polarity of the output signal of the comparator 50. The input switching switch 40 and the polarity inverter 60 are controlled by a mode switching signal. The D / A converter 30 may have a built-in low-pass filter.
[0050]
Also, the input data correction unit 10 includes a compensation value generation unit 12 (substantially composed of an up / down counter 14 and a register 26) using a successive approximation method of changing a reference value by 1 LSB (Least Significant Bit). Two registers 18 and 20 for temporarily storing the first compensation value and the second compensation value, a compensation value calculation circuit 22, a register 24 for storing the compensation value calculation result, and input data And a subtractor 16 for subtracting a compensation value from the subtractor.
[0051]
In the D / A converter with the offset compensation function, considering that the comparator 50 itself has a DC offset, the total of the DC offset between the differential output of the D / A converter 30 and the DC offset of the comparator 50 itself is included. DC offset is corrected by negative feedback control.
[0052]
Next, an operation for compensating for a DC offset will be described. This operation includes a step of determining a first compensation value (FIG. 1), a step of determining a second compensation value (FIG. 2), and a third step in a test mode in which no signal to be sent to the radio path exists. And a step of obtaining a compensation value (FIG. 3). Then, as shown in FIG. 4, the DC offset between the differential outputs of the D / A converter 30 can be removed by correcting the normal input data using the obtained third compensation value. it can.
[0053]
This will be specifically described below. In FIG. 1, the operation (procedure) for obtaining the first compensation value in the test mode is indicated by a thick line. First, test data (for example, digital input data corresponding to an analog 0 V output (approximately an intermediate value between VDD and VSS) of the D / A converter 30) is provided to the input data correction unit 10. At first, since the count value of the compensation value generating means 12 is zero, the given test data is output as it is from the subtractor 16 and is applied to the D / A converter 30 having a differential output configuration. From the D / A converter 30, complementary outputs whose phases are inverted from each other are obtained. These two output signals are represented as "A +" and "A-", respectively. A + is a normal phase output for digital input data, and A− is a negative phase output. Each signal is input to the comparator 50 via the changeover switch 40.
[0054]
The changeover switch 40 has a function of selectively connecting the input terminals a and b to one of the output terminals c and d, as shown. In the changeover switch 40 of FIG. 1, the terminal a and the terminal c are connected, and the terminal b and the terminal d are connected. This state is referred to as a first input mode. In the first input mode, the selector 64 in the polarity inverter 60 passes the output signal of the comparator 50 as it is.
[0055]
The output signal of the comparator 50 is provided to the up / down counter 14 and the register 26 functioning as the compensation value generating means 12. The up / down counter 14 counts up when the output signal of the comparator 50 given at this time is +1 (high level), counts down when it is -1 (low level), and stores the count value in the register 26. On the other hand, the subtracter 16 subtracts the value (count value) of the register 26 from the test data, and the output is input to the D / A converter 30 as the next digital input value. Hereinafter, the same operation is performed by turning the loop, and the operation is continued until the polarity of the output signal of the comparator 50 is inverted.
[0056]
That is, when detecting the inversion of the polarity of the output signal of the comparator 50, the compensation value generation means 12 causes the register 18 to hold the count value at that time (this is the first compensation value). Note that the detection of the polarity inversion needs to be performed carefully in consideration of the slight fluctuation of the signal voltage.
[0057]
Next, as shown in FIG. 2, the changeover switch 40 is controlled so that the terminal a is connected to the terminal d and the terminal b is connected to the terminal c. This is the second input mode. At this time, the selector 64 of the polarity inverter 60 selects the output signal of the inverter 62. That is, a signal obtained by inverting the polarity of the output signal of the comparator 50 is supplied to the counter 14 and the register 26.
[0058]
In such a state, the count value of the compensation value generation means 12 is returned to zero, and the same operation as that of FIG. 1 is performed, or the count value of the first compensation value obtained by the operation of FIG. The operation for obtaining the second compensation value is performed. The resulting second compensation value is stored in register 20. Then, as shown in FIG. 3, the first and second compensation values are extracted from the registers 18 and 20, and an average operation is performed by the compensation value calculation circuit 22 to calculate a third compensation value. Is stored in the register 24.
[0059]
The third compensation value is generated based on the compensation value when the comparator 50 has no DC offset at all (that is, accurately measures the DC offset between the differential outputs of the D / A converter 30 and based on the measurement result). (A compensation value that can completely cancel the DC offset).
[0060]
Therefore, as shown in FIG. 4, by correcting the normal input data using the obtained third compensation value, the DC offset between the differential outputs of the D / A converter 30 is completely removed. be able to.
[0061]
The reason why the offset of the comparator 50 itself is completely masked and becomes invisible by the above method will be specifically described with reference to FIGS. 5 and 6. Here, the minimum resolution (LSB) of the D / A converter 30 is 1 mV. FIG. 5A assumes that the comparator 50 has no DC offset at all.
[0062]
When test data (data corresponding to a test control value: 0 V) is applied to the D / A converter 30, the differential outputs A + and A− of the D / A converter 30 are independent of each other. Therefore, if the D / A converter 30 has a DC offset, it appears as a DC offset between the differential outputs. Here, it is assumed that, among the complementary outputs of the D / A converter 30, the voltage of A + is 20 mV and the voltage of A− is 0 mV. Normally, both outputs should be 0 mV. Therefore, in this case, a DC offset between differential outputs of 20 mV has occurred.
[0063]
Next, what kind of compensation value is needed to cancel the DC offset of 20 mV (how much the compensation value should be) will be examined. Here, it should be noted that in the case of the D / A converter 30 of the differential output type, the compensation value "+1" is corrected by -1 mV for A + and 1 mV for A-. Is a point. That is, in the case of the D / A converter 30 of the differential output type, the compensation value “+1” is corrected by a total of −2 mV between A + and A−.
[0064]
As described above, there is a DC offset between differential outputs of 20 mV between A + and A-. Therefore, in order to cancel the offset, as shown in FIG. 5 (b), a correction may be performed such that 10 mV is subtracted from A + (20 mV) and 10 mV is added to A− (0 mV). (That is, for each of A + and A-, a correction of 10 mV may be performed). Therefore, the required compensation value is “+10”.
[0065]
Here, as shown in FIG. 5C, the comparator 50 has a DC offset (here, the DC voltage is substantially such that the voltage at the inverting terminal is higher than the voltage at the non-inverting terminal by 8 mV). Offset). In this case, the DC offset 8 mV of the comparator 50 is added to the original DC offset 20 mV between the differential outputs of the D / A converter 30, and the DC offset is expanded to 28 mV. In order to cancel the DC offset of 28 mV, as shown in FIG. 5D, a correction may be performed such that 14 mV is subtracted from A + (20 mV) and 14 mV is added to A− (0 mV). . Therefore, the required compensation value (first compensation value) is “+14”.
[0066]
Next, as shown in FIG. 5E, the input to the comparator 50 is switched. Then, A + (+20 mV due to the influence of the DC offset of the D / A converter 30) is input to the inverting terminal of the comparator 50. A− (0 mV) is input to the non-inverting terminal of the comparator 50.
[0067]
As a result, the DC offset 8 mV of the comparator 50 is subtracted from the original DC offset 20 mV between the differential outputs of the D / A converter 30 to be 12 mV, and the error is reduced. However, since −12 mV (= (− 20 mV + 8 mV)) is actually applied as an input to the comparator 50, the output of the comparator 50 has a negative polarity. Therefore, the polarity is inverted by the inverter 62 to calculate the compensation value.
[0068]
In order to cancel the DC offset of 12 mV, as shown in FIG. 5 (f), a correction may be performed such that 6 mV is subtracted from A + (20 mV) and 6 mV is added to A− (0 mV). . Therefore, the compensation value (second compensation value) is “+6”. Then, as shown in FIG. 5G, by averaging the first compensation value and the second compensation value, a third compensation value (= “+ 10”) is obtained. The value of the third compensation value matches the compensation value (= “+ 10”) obtained when the comparator 50 has no DC offset at all in FIG.
[0069]
That is, the DC offset of the comparator 50 itself is masked and becomes invisible, the DC offset between the differential outputs of the D / A converter 30 is accurately measured, and an accurate compensation value is obtained based on the measured DC offset. .
[0070]
That is, the DC offset compensation value between the differential outputs of the D / A converter 30 is “+10”, and before the input of the comparator 50 is switched, the original DC offset is replaced with the DC offset compensation value of the comparator 50 itself ( = + 4) is added, whereas after input switching, the DC offset of the comparator 50 itself (= + 4) is subtracted. That is, before and after the input switching, the polarity of the DC offset of the comparator 50 itself is opposite.
[0071]
On the other hand, the polarity of the original DC offset between differential outputs (= + 20 mV) of the D / A converter 30 is the same before and after input switching. That is, after the input is switched, the polarity of the output value is reversed, but this is inverted by the inverter 62, so that the measured DC offset compensation value between the differential outputs remains “+10”.
[0072]
Therefore, when the first compensation value (compensation value 1) and the second compensation value (compensation value 2) are added, the DC offset component of the comparator 50 is canceled, while the original differential value of the D / A converter 30 is changed. Since the DC offset component between outputs is doubled, by dividing this by 2, a compensation value corresponding to only the DC offset component between the differential outputs of the D / A converter 30 is obtained.
[0073]
FIG. 6 illustrates the principle of the DC offset cancellation in an easy-to-understand manner. Assuming that the original DC offset compensation value between the differential outputs A + and A− of the D / A converter 30 is Voff, Voff is “+10 (corresponding to +20 mV)” as described above. Before the input switching of the comparator 50 (non-crossing input), the offset DCoff (= + 8 mV) of the comparator 50 is added. Assuming that the first compensation value (compensation value 1) is y, y is “+14”. On the other hand, after the input switching of the comparator 50 (crossing input), the DC offset DCoff (= + 8 mV) of the comparator 50 is subtracted. Assuming that the second compensation value is x, x is “+6”. Here, x + y = 2Voff.
[0074]
Therefore, (x + y) / 2 = Voff = z, and the third compensation value z is a compensation value corresponding to the original DC offset between differential outputs.
[0075]
In the first embodiment, when the connection between the inverting terminal and the non-inverting terminal of the comparator 50 and the switches c and d is reversed, the output of the comparator 50 is completely opposite to that of the first embodiment. , The operation of the up / down counter 14 is opposite to that of the first embodiment, and the polarity of the compensation value obtained here is opposite. Therefore, it is necessary to add a compensation value to the test data for correction.
[0076]
Similarly, the first, second, and third compensation values have the same values as the respective compensation values in the first embodiment, but have opposite polarities. Therefore, the DC offset between the differential outputs of the D / A converter 30 can be completely removed by adding and correcting the third compensation value to the normal input data.
[0077]
Further, in the first embodiment, in the first input mode, a first compensation value is obtained based on a signal inverted with respect to the output signal of the comparator 50, and in the second input mode, the output of the comparator 50 is determined. Similarly, when the second compensation value is obtained based on the signal, the compensation value, the first compensation value, the second compensation value, and the third compensation value in each input mode are the respective compensation values in the first embodiment. The polarity is reversed with the same value as the compensation value. Therefore, also in this case, by using an adder instead of the subtractor, the DC offset between the differential outputs of the D / A converter 30 can be completely removed as in the first embodiment.
[0078]
(Second embodiment)
FIG. 7 is a block diagram in which the function of the D / A converter with offset compensation function according to the first embodiment of the present invention shown in FIGS.
[0079]
In the present embodiment, instead of removing the polarity inverter 60 (including the inverter 62 and the selector 64) for selectively inverting the polarity of the output signal of the comparator 50, the mode switching signal is used to count the up / down counter 14 The operation is reversed between the first input mode and the second input mode.
[0080]
That is, in the first input mode, the up / down counter 14 counts up when the output of the comparator is +1 (high level) and counts down when the output of the comparator is -1 (low level). Conversely, the up-down counter 14 counts down when the output of the comparator is +1 (high level), and counts up when the output of the comparator is -1 (low level). Even if this change is made, the output of the up / down counter 14 is exactly the same as in the first embodiment in any mode, so that the function and operation of the D / A converter with the offset compensation function are not changed at all.
[0081]
(Third embodiment)
FIG. 8 is another block diagram in which the function of the D / A converter with the offset compensation function according to the first embodiment of the present invention shown in FIGS.
[0082]
In the present embodiment, instead of removing the polarity inverter 60 (including the inverter 62 and the selector 64) for selectively inverting the polarity of the output signal of the comparator 50, the subtractor 16 is changed to the arithmetic unit 17 and the mode is changed. According to the switching signal, the operation of the computing unit 17 that computes the compensation value for the input data is switched so as to be a subtractor in the first input mode and to be an adder in the second input mode. I do.
[0083]
Due to this change, the second compensation value obtained in the second input mode has the same value as the second compensation value of the first embodiment but has the opposite polarity. If the third compensation value is obtained by dividing the compensation value by 2, the D / A converter is obtained by subtracting the normal input data by the third compensation value obtained above. The 30 DC offsets between the differential outputs can be completely eliminated.
[0084]
Similarly, if the third compensation value is obtained by subtracting the first compensation value from the second compensation value and dividing the value by 2, the regular input data can be divided by the third compensation value obtained above. , The DC offset between the differential outputs of the D / A converter 30 can be completely removed.
[0085]
In the third embodiment, when the connection between the input terminal of the comparator 50 and the changeover switch 40 is reversed, or when a signal obtained by inverting the output signal of the comparator 50 is input to the compensation value generation unit 12, The operation of the arithmetic unit 17 is opposite to that of the third embodiment, and the first compensation value, the second compensation value, and the third compensation value have the same values as those of the third embodiment but have opposite polarities. become.
[0086]
(Fourth embodiment)
FIG. 9 illustrates a binary search method according to the first embodiment of the present invention shown in FIGS. 1 to 4 in order to obtain first and second compensation values in the first and second input modes. It is a block diagram of the D / A converter with an offset compensation function used.
[0087]
In this embodiment, a binary search method is used instead of the successive approximation method using the up / down counter and changing by 1 LSB, which is used in the first embodiment shown in FIGS.
[0088]
FIG. 10 shows a specific procedure for obtaining a compensation value using the binary search method. As described above, assuming that 1 LSB of the D / A converter 30 is 1 mV, in the case of the D / A converter 30 of the differential output type, the compensation value “+1” and the sum between A + and A− A correction of -2 mV will be applied.
Assuming that the DC offset between the differential outputs between A + and A− is between +40 mV and +41 mV, that there is no DC offset for the comparator, and that the number of digits of the compensation value is five, in the first input mode, Since the output is directly input to the logic circuit 15, the first output of the comparator 50 is +1 because A + is larger than A-. This indicates that the polarity of the compensation value is "plus", and the logic circuit 15 outputs "+10000" to the register 26.
[0089]
Next, +16 is subtracted from the test data by the subtractor 16, and the voltage difference between A + and A- becomes +8 mV to +9 mV. The output of the comparator 50 is still +1. As a result, the fifth digit of the compensation value becomes "1", and "+11000" is output from the logic circuit 15 to the register 26.
[0090]
Next, +24 is subtracted from the test data by the subtractor 16, and the voltage difference between A + and A− becomes −8 mV to −7 mV. In this case, since the output of the comparator 50 is -1, the fourth digit of the compensation value is "0", and the logic circuit 15 outputs "+10100" to the register 26.
[0091]
Next, +20 is subtracted from the test data by the subtractor 16, and the voltage difference between A + and A- becomes 0 mV to +1 mV. In this case, the output of the comparator 50 is +1. Therefore, the third digit of the compensation value is “1”, and the logic circuit 15 outputs “+10110” to the register 26.
[0092]
Next, +22 is subtracted from the test data by the subtractor 16, and the voltage difference between A + and A− becomes −4 mV to −3 mV. In this case, since the output of the comparator 50 is -1, the second digit of the compensation value is "0", and the logic circuit 15 outputs "+10101" to the register 26.
[0093]
Next, the subtracter 16 further subtracts +21 from the test data, and the voltage difference between A + and A− becomes −2 mV to −1 mV. In this case, the output of the comparator 50 is −1, and the first digit of the compensation value is “0”. That is, the first compensation value is “+10100”.
[0094]
When the LSB digit of the first compensation value obtained by the binary search method is “0”, the DC offset compensation accuracy of the D / A converter 30 is “0 mV to −2 mV”. By adding “+ ／” to the above, the DC offset compensation accuracy of the D / A converter 30 becomes “± 1 mV”.
[0095]
When the LSB digit of the first compensation value is “1”, the DC offset compensation accuracy of the D / A converter 30 is “0 mV to +2 mV”. By adding “2”, the DC offset correction accuracy of the D / A converter 30 becomes “± 1 mV”.
[0096]
Therefore, when both the case where the LSB digit of the first compensation value obtained by the binary search method is “0” and the case where it is “1” are combined, the first compensation value becomes “+ ／” as described above. By adding the correction of “− ／”, the DC offset compensation accuracy of the D / A converter 30 is improved from “maximum 4 mV error” to “maximum 2 mV error”.
[0097]
In the successive approximation method shown in FIG. 1 and the like, 22 measurements are required. However, when the binary search method is used this time, the compensation value is shifted from the MSB (Most Significant Bit) to the LSB in 6 measurements. Is determined, the measurement time can be reduced. Even in the second input mode, a second compensation value can be obtained by the same procedure. Except for the procedure for obtaining the first and second compensation values, the procedure is exactly the same as that of the first embodiment.
[0098]
(Fifth embodiment)
FIG. 11 shows an example in which the present invention is used for offset compensation of a D / A converter 31 of a single output type. One input (A +) of the changeover switch 40 is an output signal of the D / A converter 31, and the other input (A−) is a reference voltage (corresponding to an ideal output voltage of the D / A converter). ). Other configurations are the same as those described above. In FIG. 11, the same parts as those in the above-described example are denoted by the same reference numerals.
[0099]
The characteristic operation is shown in FIGS. The operation is basically the same as the operation described with reference to FIG. Here, assuming that the minimum resolution (LSB) of the D / A converter 31 is 1 mV, in the case of the D / A converter 31 of the single output type, the compensation value “+1” is −1 mV only for A +. Correction will be applied. That is, the compensation value of the D / A converter of the single output type is twice the compensation value of the D / A converter of the differential output type.
[0100]
That is, FIG. 12A shows the DC offset compensation value of the D / A converter 31 when the comparator 50 has no DC offset, and FIG. 12B shows the comparator 50 with the DC offset. 12 shows the DC offset compensation value (corresponding to the first compensation value) of the D / A converter 31 before the input switching, and FIG. 12C shows that the comparator 50 has a DC offset and FIG. 12D shows the DC offset compensation value (corresponding to the second compensation value) of the D / A converter 31 after the input switching, and FIG. 12D shows the average obtained by averaging the first and second compensation values. This shows that the third compensation value obtained matches the compensation value in the case of FIG. However, the reference voltage used here does not necessarily need to be a voltage corresponding to an ideal output of the D / A converter, and may be a constant voltage value.
[0101]
Also, as described in the first embodiment, similarly in the fifth embodiment, the configuration in which the connection between the input terminal of the comparator 50 and the changeover switch 40 is reversed, or the comparator in the first input mode, A configuration is also possible in which a first compensation value is obtained based on a signal that is inverted with respect to the output signal of 50, and a second compensation value is obtained based on the output signal of the comparator 50 in the second input mode.
[0102]
Further, as described in the second and third embodiments, similarly in the fifth embodiment, instead of removing the polarity inverter 60 for selectively inverting the polarity of the output signal of the comparator 50, A configuration is also possible in which the count operation of the up / down counter 14 is operated in the first input mode and the second input mode in reverse according to the mode switching signal.
[0103]
Also, instead of removing the polarity inverter 60 for selectively inverting the polarity of the output signal of the comparator 50, the subtractor 16 is changed to an arithmetic unit 17 and a compensation value is calculated for input data by a mode switching signal. It is also possible to adopt a configuration in which the operation of the computing unit 17 is switched to be a subtractor in the first input mode and to be an adder in the second input mode.
[0104]
(Sixth embodiment)
FIG. 13 is a block diagram showing a schematic configuration of a digital wireless transmitter using the D / A converter with an offset compensation function of the present invention.
As shown in the figure, the digital wireless transmitter includes a digital modulator 300, and D / A converters (a D / A converter with an offset compensation function of the present invention) 500a and 500b corresponding to I and Q, respectively. , A quadrature modulator 600, a transmission circuit 700, and an antenna 710. The digital modulator 300 is, for example, a spread modulator. The quadrature modulator 600 is, for example, a QPSK (Quad Phase Shift Keying) modulator. The digital modulator 300, the D / A converters 500a and 500b, the quadrature modulator 600, and the transmission circuit 700 are each integrated in one LSI.
[0105]
According to the present embodiment, since the DC offset is canceled, the input / output characteristics of the two D / A converters 500a and 500b match, and the phases of the I and Q transmission signals match. Transmission is possible.
[0106]
It should be noted that the D / A converter with the offset compensation function of the present invention can be used not only for communication purposes but also for audio equipment and the like.
[0107]
【The invention's effect】
As described above, according to the D / A conversion device with the offset compensation function and the offset compensation method of the D / A conversion device according to the present invention, even if a DC offset exists in the comparator itself, the D / A converter does not need to be provided. DC offset can be almost completely removed. Further, the present invention has a simple configuration and a simple control method, and is therefore easy to realize.
[0108]
Further, as the analog circuit is miniaturized, the DC offset of the comparator is further increased. Therefore, the present invention is very effective as a means for realizing a D / A converter from which a DC offset is almost completely removed by using a fine process.
[Brief description of the drawings]
FIG. 1 is a diagram for explaining the configuration and operation (operation of generating a first compensation value) of an example of a D / A converter having an offset compensation function according to the present invention (D / A converter has a differential output configuration); .
FIG. 2 is a diagram for explaining an operation (an operation of generating a second compensation value) of an example of a D / A converter with an offset compensation function according to the present invention;
FIG. 3 is a view for explaining an operation (an operation of generating a third compensation value) of an example of a D / A converter with an offset compensation function according to the present invention;
FIG. 4 shows a normal operation (operation of performing D / A conversion while compensating for a DC offset of a D / A converter using a third compensation value) in the D / A converter with an offset compensation function of the present invention. FIG.
FIGS. 5A and 5B are diagrams showing a DC offset compensation value when the comparator has no DC offset in FIG. 4;
(C), (d) is a diagram showing a DC offset compensation value when there is a DC offset in the comparator and before input switching (at the time of non-crossing input).
(E), (f) is a diagram showing a DC offset compensation value when there is a DC offset in the comparator and after input switching (cross input),
(G) is a diagram showing that the DC offset compensation value that is the basis of the third compensation value is the same as the DC offset compensation value (in the case of (a)) measured by the comparator having no DC offset.
FIG. 6 is a diagram for explaining the reason why a DC offset can be canceled in the D / A converter with an offset compensation function of the present invention.
FIG. 7 is a block diagram in which the configuration of the D / A converter with the offset compensation function according to the first embodiment is partially changed without changing the function;
FIG. 8 is another block diagram in which the configuration is partially changed without changing the function of the D / A converter with the offset compensation function in the first embodiment.
FIG. 9 is a diagram for explaining the configuration of an example of a D / A converter with an offset compensation function according to the present invention using a binary search method.
FIG. 10 is a diagram for explaining the operation of the D / A converter with an offset compensation function of the present invention using a binary search method.
FIG. 11 is a diagram for explaining the configuration of another example of a D / A converter with an offset compensation function (D / A converter has a single output configuration) according to the present invention.
12A is a diagram showing a DC offset compensation value when the comparator has no DC offset in FIG. 11;
(B) is a diagram showing a DC offset compensation value when a DC offset exists in the comparator and before input switching (at the time of non-crossing input);
(C) is a diagram showing a DC offset compensation value when a DC offset exists in the comparator and after input switching (at the time of cross input);
FIG. 4D is a diagram showing that the DC offset compensation value serving as the basis of the average compensation value is the same as the DC offset compensation value measured in the comparator having no DC offset (in the case of (a)).
FIG. 13 is a block diagram showing the configuration of a digital wireless transmitter equipped with a D / A converter with an offset compensation function (made into an LSI) according to the present invention.
[Explanation of symbols]
10 Input data correction unit
12 Compensation value generation means
14 Up / down counter
15 Logic circuit
16 Subtractor
17 arithmetic unit (adder / subtractor)
18, 20, 24, 26 registers
22 Compensation value calculation circuit
30 Differential output type D / A converter
31 Single output type D / A converter
40 Input selector switch
50 comparator
60 polarity inverter switching circuit
62 Inverter
64 selector
300 digital modulator
500a, 500b D / A converter
600 quadrature modulator
700 transmission circuit
710 antenna

Claims (18)

Ｄ／Ａ変換器のＤＣオフセットを補償するオフセット補償機能付きＤ／Ａ変換装置であって、
前記Ｄ／Ａ変換器のＤＣオフセットを検出するコンパレータと、
少なくとも一方が前記Ｄ／Ａ変換器の出力信号である第１および第２の信号をそれぞれ、前記コンパレータの第１および第２の入力端子に入力させる第１の入力モードと、前記第２および第１の信号をそれぞれ、前記コンパレータの第１および第２の入力端子に入力させる第２の入力モードとを選択するための切替スイッチと、
前記第１の入力モードであるときに、前記コンパレータの出力信号に基づいて求めた第１の補償値と、前記第２の入力モードであるときに、前記コンパレータの出力信号に基づいて求めた第２の補償値とから第３の補償値を求めると共に、前記第３の補償値を用いて前記Ｄ／Ａ変換器の入力データを補正する入力データ補正手段と、
を有するオフセット補償機能付きＤ／Ａ変換装置。A D / A converter with an offset compensation function for compensating for a DC offset of a D / A converter,
A comparator for detecting a DC offset of the D / A converter;
A first input mode in which first and second signals, at least one of which is an output signal of the D / A converter, are input to first and second input terminals of the comparator, respectively; A changeover switch for selecting a second input mode for inputting the first signal to the first and second input terminals of the comparator;
A first compensation value determined based on an output signal of the comparator when in the first input mode, and a first compensation value determined based on an output signal of the comparator in the second input mode. Input data correction means for obtaining a third compensation value from the second compensation value, and correcting the input data of the D / A converter using the third compensation value;
D / A converter with offset compensation function having: 請求項１記載のオフセット補償機能付きＤ／Ａ変換装置であって、
前記入力データ補正手段は、前記第２の入力モードであるときに、前記コンパレータの出力信号に対して反転した信号に基づいて求めた第２の補償値と、前記第１の補償値との平均をとることで前記第３の補償値を求めるオフセット補償機能付きＤ／Ａ変換装置。The D / A converter with an offset compensation function according to claim 1,
The input data correction means calculates an average of a second compensation value obtained based on a signal inverted with respect to an output signal of the comparator and the first compensation value in the second input mode. A D / A converter with an offset compensation function for obtaining the third compensation value. 請求項１記載のオフセット補償機能付きＤ／Ａ変換装置であって、
前記入力データ補正手段は、前記第１の入力モードであるときに、前記コンパレータの出力信号に対して反転した信号に基づいて求めた第１の補償値と、前記第２の補償値との平均をとることで前記第３の補償値を求めるオフセット補償機能付きＤ／Ａ変換装置。The D / A converter with an offset compensation function according to claim 1,
The input data correction means, when in the first input mode, calculates an average of a first compensation value obtained based on a signal inverted from an output signal of the comparator and the second compensation value. A D / A converter with an offset compensation function for obtaining the third compensation value. 請求項１記載のオフセット補償機能付きＤ／Ａ変換装置であって、
前記入力データ補正手段は、前記第１の補償値と前記第２の補償値との差分値を２で割ることで前記第３の補償値を求めるオフセット補償機能付きＤ／Ａ変換装置。The D / A converter with an offset compensation function according to claim 1,
A D / A converter with an offset compensation function for obtaining the third compensation value by dividing a difference value between the first compensation value and the second compensation value by two. 請求項１記載のオフセット補償機能付きＤ／Ａ変換装置であって、
前記入力データ補正手段は、前記第１および前記第２の入力モードであるときに、前記コンパレータの出力信号に対して反転した信号に基づいてそれぞれ求めた第１の補償値と第２の補償値との差分値を２で割ることで前記第３の補償値を求めるオフセット補償機能付きＤ／Ａ変換装置。The D / A converter with an offset compensation function according to claim 1,
The input data correction means includes a first compensation value and a second compensation value obtained based on a signal inverted from an output signal of the comparator in the first and second input modes. A D / A converter with an offset compensation function for obtaining the third compensation value by dividing the difference value between the two by 2. 請求項１ないし５のいずれか１項記載のオフセット補償機能付きＤ／Ａ変換装置であって、
前記Ｄ／Ａ変換器は、位相が反転した２系統のアナログ信号を出力する差動出力タイプであり、
前記第１および第２の信号は、前記Ｄ／Ａ変換器から出力される２系統のアナログ信号であるオフセット補償機能付きＤ／Ａ変換装置。A D / A converter with an offset compensation function according to any one of claims 1 to 5,
The D / A converter is a differential output type that outputs two-system analog signals with inverted phases.
A D / A converter with an offset compensation function, wherein the first and second signals are two-system analog signals output from the D / A converter. 請求項１ないし５のいずれか１項記載のオフセット補償機能付きＤ／Ａ変換装置であって、
前記Ｄ／Ａ変換器は、シングル出力タイプであり、
前記第１および第２の信号は、一方が前記Ｄ／Ａ変換器の出力信号であり、他方が所定の基準電圧であるオフセット補償機能付きＤ／Ａ変換装置。A D / A converter with an offset compensation function according to any one of claims 1 to 5,
The D / A converter is a single output type,
One of the first and second signals is an output signal of the D / A converter, and the other is a D / A converter with an offset compensation function, which is a predetermined reference voltage. 請求項１ないし７のいずれか１項記載のオフセット補償機能付きＤ／Ａ変換装置であって、
前記入力データ補正手段は、逐次比較法を用いて前記第１および第２の補償値を求めるオフセット補償機能付きＤ／Ａ変換装置。A D / A converter with an offset compensation function according to any one of claims 1 to 7,
The input data correction means is a D / A converter with an offset compensation function for obtaining the first and second compensation values using a successive approximation method. 請求項８記載のオフセット補償機能付きＤ／Ａ変換装置であって、
前記入力データ補正手段は、前記オフセット補償Ｄ／Ａ変換器の入力データを１ビットずつ変化させて前記第１および第２の補償値を求めるオフセット補償機能付きＤ／Ａ変換装置。A D / A converter with an offset compensation function according to claim 8,
A D / A converter with an offset compensation function, wherein the input data correction means changes the input data of the offset compensation D / A converter one bit at a time to obtain the first and second compensation values. 請求項８記載のオフセット補償機能付きＤ／Ａ変換装置であって、
前記入力データ補正手段は、バイナリーサーチによる逐次比較法を用いて前記第１および第２の補償値を求めるオフセット補償機能付きＤ／Ａ変換装置。A D / A converter with an offset compensation function according to claim 8,
A D / A converter having an offset compensation function for obtaining the first and second compensation values by using a successive approximation method based on a binary search. 請求項１０記載のオフセット補償機能付きＤ／Ａ変換装置であって、
前記入力データ補正手段は、前記第１および第２の補償値の最下位ビットが０である場合は、前記第１および第２の補償値に１／２を加え、前記第１および第２の補償値の最下位ビットが１である場合は、前記第１および第２の補償値から１／２を引くオフセット補償機能付きＤ／Ａ変換装置。The D / A converter with an offset compensation function according to claim 10,
When the least significant bit of the first and second compensation values is 0, the input data correction means adds １ ／ to the first and second compensation values, and adds the first and second compensation values. A D / A converter with an offset compensation function for subtracting か ら from the first and second compensation values when the least significant bit of the compensation value is 1. 請求項１ないし１１のいずれか１項記載のオフセット補償機能付きＤ／Ａ変換装置を搭載したＬＳＩ。An LSI equipped with the D / A converter with an offset compensation function according to any one of claims 1 to 11. Ｄ／Ａ変換器のＤＣオフセットをコンパレータを用いて検出し、前記Ｄ／Ａ変換器のＤＣオフセットを補償するＤ／Ａ変換装置のオフセット補償方法であって、
少なくとも一方が前記Ｄ／Ａ変換器の出力信号である第１および第２の信号をそれぞれ、前記コンパレータの第１および第２の入力端子に入力させる第１の入力モードであるときに、前記コンパレータの出力信号に基づいて第１の補償値を求めるステップと、
前記第２および第１の信号をそれぞれ、前記コンパレータの第１および第２の入力端子に入力させる第２の入力モードであるときに、前記コンパレータの出力信号に基づいて第２の補償値を求めるステップと、
前記第１の補償値と前記第２の補償値とから第３の補償値を求めるステップと、
前記第３の補償値を用いて前記Ｄ／Ａ変換器の入力データを補正するステップと、を有するＤ／Ａ変換装置のオフセット補償方法。An offset compensation method for a D / A conversion device, wherein a DC offset of a D / A converter is detected using a comparator, and the DC offset of the D / A converter is compensated.
When at least one of the first and second signals, which is an output signal of the D / A converter, is input to first and second input terminals of the comparator, respectively, the comparator is configured to be in a first input mode. Determining a first compensation value based on the output signal of
In a second input mode in which the second and first signals are input to first and second input terminals of the comparator, respectively, a second compensation value is obtained based on an output signal of the comparator. Steps and
Obtaining a third compensation value from the first compensation value and the second compensation value;
Correcting the input data of the D / A converter using the third compensation value. 請求項１３記載のＤ／Ａ変換装置のオフセット補償方法であって、
前記第２の入力モードであるときに、前記コンパレータの出力信号に対して反転した信号に基づいて求めた第２の補償値と前記第１の補償値との平均をとることで前記第３の補償値を求めるステップを有するＤ／Ａ変換装置のオフセット補償方法。An offset compensation method for a D / A converter according to claim 13,
In the second input mode, the third compensation value is obtained by averaging the second compensation value and the first compensation value obtained based on an inverted signal of the output signal of the comparator. An offset compensation method for a D / A converter, comprising a step of obtaining a compensation value. 請求項１３記載のＤ／Ａ変換装置のオフセット補償方法であって、
前記第１の入力モードであるときに、前記コンパレータの出力信号に対して反転した信号に基づいて求めた第１の補償値と前記第２の補償値との平均をとることで前記第３の補償値を求めるステップを有するＤ／Ａ変換装置のオフセット補償方法。An offset compensation method for a D / A converter according to claim 13,
In the first input mode, the third compensation value obtained by averaging the first compensation value and the second compensation value obtained based on the inverted signal of the output signal of the comparator is obtained. An offset compensation method for a D / A converter, comprising a step of obtaining a compensation value. 請求項１３記載のＤ／Ａ変換装置のオフセット補償方法であって、
前記第１の補償値と前記第２の補償値との差分値を２で割ることで前記第３の補償値を求めるステップを有するＤ／Ａ変換装置のオフセット補償方法。An offset compensation method for a D / A converter according to claim 13,
An offset compensation method for a D / A conversion device, comprising: obtaining a third compensation value by dividing a difference value between the first compensation value and the second compensation value by two. 請求項１３記載のＤ／Ａ変換装置のオフセット補償方法であって、
前記第１および第２の入力モードであるときに、前記コンパレータの出力信号に対して反転した信号に基づいてそれぞれ第１の補償値および第２の補償値を求めるステップと、
前記第１の補償値と前記第２の補償値との差分値を２で割ることで前記第３の補償値を求めるステップと、
を有するＤ／Ａ変換装置のオフセット補償方法。An offset compensation method for a D / A converter according to claim 13,
Obtaining a first compensation value and a second compensation value based on a signal inverted with respect to the output signal of the comparator when in the first and second input modes;
Obtaining the third compensation value by dividing a difference value between the first compensation value and the second compensation value by 2;
Offset compensation method for a D / A conversion device, comprising: 請求項１ないし１２のいずれか１項記載のオフセット補償機能付きＤ／Ａ変換装置を用いたアナログ信号出力装置。An analog signal output device using the D / A converter with an offset compensation function according to any one of claims 1 to 12.
JP2003169384A 2003-01-10 2003-06-13 D/a converter with offset compensating function, and offset compensation method of d/a converter Pending JP2004222227A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003169384A JP2004222227A (en) 2003-06-13 2003-06-13 D/a converter with offset compensating function, and offset compensation method of d/a converter
US10/752,040 US6888481B2 (en) 2003-01-10 2004-01-07 D/A converting device with offset compensation function and offset compensation method of D/A converting device
CNB2004100013807A CN100334808C (en) 2003-01-10 2004-01-07 Digital-analog conversion device with offset cornpensating function and its offset compensating method
DE602004002968T DE602004002968T2 (en) 2003-01-10 2004-01-08 Offset compensating D / A converter and offset compensation method in a D / A converter
EP04000277A EP1437832B1 (en) 2003-01-10 2004-01-08 D/A converting device with offset compensation function and offset compensation method of D/A converting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003169384A JP2004222227A (en) 2003-06-13 2003-06-13 D/a converter with offset compensating function, and offset compensation method of d/a converter

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003004041A Division JP2004221720A (en) 2003-01-10 2003-01-10 D/a converter with offset compensation function and offset compensation method of d/a converter

Publications (1)

Publication Number Publication Date
JP2004222227A true JP2004222227A (en) 2004-08-05

Family

ID=32906113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003169384A Pending JP2004222227A (en) 2003-01-10 2003-06-13 D/a converter with offset compensating function, and offset compensation method of d/a converter

Country Status (1)

Country Link
JP (1) JP2004222227A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8289197B2 (en) 2009-12-02 2012-10-16 Fujitsu Semiconductor Limited System having correction unit and correcting method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8289197B2 (en) 2009-12-02 2012-10-16 Fujitsu Semiconductor Limited System having correction unit and correcting method thereof

Similar Documents

Publication Publication Date Title
EP1437832B1 (en) D/A converting device with offset compensation function and offset compensation method of D/A converting device
US20060252392A1 (en) Internal calibration system for a radio frequency (RF) transmitter
JP2008526152A (en) Transmitter
JP4516973B2 (en) DC offset compensation method and DC offset compensation apparatus
JP4901679B2 (en) Wireless transmission / reception device and wireless transmission method
JP2005005873A (en) D/a converter with offset compensation function, and offset compensation method of d/a converter
JP2924373B2 (en) A / D conversion circuit
JP3934585B2 (en) Wideband modulation PLL, wideband modulation PLL timing error correction system, modulation timing error correction method, and wireless communication apparatus adjustment method including wideband modulation PLL
JP2001333120A (en) Orthogonal demodulator, method and recording medium
US8059757B2 (en) Signal processing device and method
JP5293441B2 (en) Phase correction apparatus and phase correction method
JP2006025365A (en) D/a converter with offset compensation function, and offset compensation method of d/a converter
JP5251748B2 (en) Phase correction apparatus and phase correction method
JP2004222227A (en) D/a converter with offset compensating function, and offset compensation method of d/a converter
JP2004221720A (en) D/a converter with offset compensation function and offset compensation method of d/a converter
JPH09149089A (en) Line quality monitoring circuit
US8060037B2 (en) Circuit and method of calibrating direct current offset in wireless communication device
JP2004505546A (en) Determination of differential offset in radio
JP2853728B2 (en) Digital demodulation circuit
JP2003234790A (en) Circuit for detecting and correcting center level of fsk demodulating signal
JPH0677734A (en) Fm demodulator
JP5257190B2 (en) Offset calibration circuit, offset calibration method and system
JP6801514B2 (en) Feedback amplifier and transmitter using it
JP4243168B2 (en) Offset compensator
JP2001085950A (en) Arctangent circuit