JP2004221414A - Method for building minute wiring structure - Google Patents

Method for building minute wiring structure Download PDF

Info

Publication number
JP2004221414A
JP2004221414A JP2003008536A JP2003008536A JP2004221414A JP 2004221414 A JP2004221414 A JP 2004221414A JP 2003008536 A JP2003008536 A JP 2003008536A JP 2003008536 A JP2003008536 A JP 2003008536A JP 2004221414 A JP2004221414 A JP 2004221414A
Authority
JP
Japan
Prior art keywords
film
insulating film
forming
porous insulating
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003008536A
Other languages
Japanese (ja)
Other versions
JP4481572B2 (en
Inventor
Chihiro Uchibori
千尋 内堀
Takahiro Kimura
孝浩 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2003008536A priority Critical patent/JP4481572B2/en
Publication of JP2004221414A publication Critical patent/JP2004221414A/en
Application granted granted Critical
Publication of JP4481572B2 publication Critical patent/JP4481572B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To form a homogenous diffusion preventing film on the surface of a porous insulating film for building a minute wiring structure. <P>SOLUTION: A thin film such as a monomolecular film 4 is formed on the surface of a porous insulating film 2, and, thereon, a diffusion preventing film 8 and a conductive film 9 for wiring are formed successively. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は微細配線構造の形成方法に関するものであり、特に、層間絶縁膜として低誘電率の多孔質絶縁膜を用いた場合の孔に起因するバリアメタル膜の膜厚の不均一化を防止するための構成に特徴のある微細配線構造の形成方法に関するものである。
【0002】
【従来の技術】
高集積度の半導体集積回路装置に用いられる配線の性能は、微細化、層間絶縁膜の低誘電率化、低比抵抗化によって決まるため、配線の微細化による高性能化では、近年では100nmよりも細い、例えば、70nmの配線形成プロセスの実現が求められている。
【0003】
一方、層間絶縁膜の低誘電率化による高性能化では層絶縁間膜を多孔質化することにより誘電率を低下させることが可能になっている(例えば、特許文献1参照)。
【0004】
また、低抵抗化による高性能化では従来用いられてきたアルミニウム(2.5μΩcm at0℃)に代わりより比抵抗の低い銅(1.55μΩcm at0℃)が配線材料に用いられるようになってきた。
【0005】
ところが、銅は層間絶縁膜やシリコン基板中を容易に拡散するため、拡散防止膜を形成する必要があり、そのための拡散防止膜としては一般にTa等の高融点金属やTaNやWN等のそれらの化合物が用いられており、これらは銅の約100倍近く高い抵抗値を示す。
【0006】
そのため、拡散防止膜の膜厚をできるだけ薄くしないと配線抵抗が高くなり、配線性能が劣化するので、この事情を図8を参照して説明する。
図8参照
図8は、ダマシン法によってCu埋込配線を形成した場合の配線比抵抗の配線幅依存性を拡散防止膜厚をパラメータとして示したものであり、拡散防止膜厚が厚くなるほど配線比抵抗の配線幅依存性が大きくなる。
なお、ここでは拡散防止膜としてTaを想定する。
【0007】
近年の要求性能である、配線幅70nmにおいて、2μΩcm以下の比抵抗を考えると、図8から明らかなように拡散防止膜の膜厚を5nm以下にすることが必要になる。
【0008】
この様な5nm以下の膜厚を持つ拡散防止膜を配線やビア形状に合わせて均一に形成するために、従来のスパッタリング法による薄膜形成法に代わり、化学気相合成法(CVD法)による拡散防止膜の形成が行われている。
【0009】
【特許文献1】
特開2001−223269号公報
【0010】
【発明が解決しようとする課題】
しかしながら、化学気相合成法により拡散防止膜を形成する際に、層間絶縁膜として多孔質絶縁膜を用いた場合、多孔質絶縁膜の孔よりも化学気相合成法による薄膜形成に用いるガスの分子の大きさが小さいため、多孔質絶縁膜内にガスが入り込み、均一に薄い拡散防止膜が形成できなくなり、拡散防止膜の薄い部分を通って銅が拡散するという問題があるので、この事情を図9を参照して説明する。
【0011】
図9(a)及び(b)参照
例えば、メチルシルセスキオキサン(MSQ:Methyl Silsesquioxane)を塗布して形成した多孔質絶縁膜41の全面にCVD法によってTa膜42を形成した場合、孔43が露出している部分でTa膜42の膜厚が厚くなり、孔43が露出していない部分ではTa膜42の膜厚が薄くなり、この薄くなった部分でCuが内部に拡散することになる。
【0012】
逆に、拡散防止を確実に行うために拡散防止膜を厚くすると、上述のように配線全体としての比抵抗が増大し、配線に対する要求性能を満たさなくなるという問題がある。
【0013】
したがって、本発明は、多孔質絶縁膜の表面に均一な拡散防止膜を形成することを目的とする。
【0014】
【課題を解決するための手段】
図1は本発明の原理的構成図であり、この図1を参照して本発明における課題を解決するための手段を説明する。
図1参照
上記目的を達成するため、本発明は、微細配線構造の形成方法において、多孔質絶縁膜2の表面に薄膜を均一に形成する工程と、薄膜を介して拡散防止膜8及び配線用導電膜9を順次成膜する工程とを有することを特徴とする。
【0015】
この様に、均一に形成した薄膜により、多孔質絶縁膜2の表面に露出する孔3を被覆することにより、拡散防止膜8を形成する際に成膜用ガスが孔3内に入り込むことがなく、均一な膜厚の拡散防止膜8を形成することが可能になり、それによって、比抵抗の小さな微細な配線7の形成が可能になる。
【0016】
この場合、薄膜を溶液表面において均一な単分子膜4として形成した後、少なくとも多孔質絶縁膜2を溶液中に浸漬して多孔質絶縁膜2の表面に単分子膜4を均一に形成すること、即ち、LB(Langmuir−Blogett)法を用いて付着させることが好適である。
【0017】
また、単分子膜4としては、親水基6と疎水基5の組み合わせによりなる単分子膜、特に、疎水基5が、シリコン、酸素、炭素、フッ素、窒素の化合物である単分子膜、例えば、疎水基5がフタロシアニンからなり、親水基6がブチル基からなる単分子膜が好適である。
なお、この場合の疎水基5のサイズは、長軸方向の径が多孔質絶縁膜2の孔径よりも大きいものであれば良い。
【0018】
また、単分子膜4を多孔質絶縁膜2に付着させる場合には、基板1を浸漬する際の下降時のみに単分子膜4が移し取られるX型累積または下降時と引上げ時の両方で単分子膜4が移し取られるY型累積が望ましく、それによって、単分子膜4を構成する疎水基5を多孔質絶縁膜2側にして付着させることができる。
なお、基板1を浸漬したのち引き上げる時のみに単分子膜4が移し取られるZ型累積の場合には、親水基6が多孔質絶縁膜2側になり、孔3を塞ぐことができなくなる。
【0019】
この様な単分子膜4を介して拡散防止膜8及び配線用導電膜9からなる配線7を設けることによって、微細配線構造を設けた電子デバイスの信頼性を向上することができる。
【0020】
なお、本発明における薄膜は、典型的には絶縁膜であるが、導電性有機物を用いて導電性膜としても良く、また、多孔質絶縁膜2としては典型的には層間絶縁膜であるが、必ずしも層間絶縁膜に限られるものではない。
【0021】
【発明の実施の形態】
ここで、図2及び図3を参照して、本発明の第1の実施の形態の微細配線構造の製造工程を説明する。
図2(a)参照
まず、シリコン基板11上に下地絶縁膜12を介してマトリクスとなるメチルシルセスキオキサン(MSQ)にporogenとを溶媒に分散した塗布溶液をスピンコートしたのち、300〜450℃でアニールして溶媒の除去とキュアを行って多孔質絶縁膜13を形成する。
このアニール工程において、porogenは蒸発したり或いはマトリクスと反応して孔径が例えば20Åの孔14が形成されることになる。
なお、porogenは、特定の物質を指すものではなく、各社各様の材料を用いている。
【0022】
図2(b)参照
次いで、配線を形成するための溝15を、通常のフォトレジスト法とエッチング法とを用いて形成する。
【0023】
図3(c)参照
次いで、疎水基24と親水基25をもつ分子で疎水基24の大きさが20オングストロームよりも大きい分子として、例えば、フタロシアニン(Pc)とブチル基(butyl)の化合物(t−butyl)Pcを溶媒により溶解させたのち、純水21上に滴下して、純水21の表面に均一な単分子膜23を形成する。
【0024】
図3(d)参照
次いで、配線用の溝15を形成したシリコン基板11を水面22に対して垂直にして純水21中に浸漬する。
【0025】
図4(e)及び(f)参照
この時、シリコン基板11の浸漬工程における下降時にのみ単分子膜23が移し取られるX型累積を用いることによって、引き上げたときは、溝15の内面を含めた多孔質絶縁膜13の表面に均一な単分子膜23を形成することができる。
【0026】
なお、累積型は、水のpH、温度、水面に拡がった単分子膜23の表面圧、多孔質絶縁膜13を形成したシリコン基板11の下降速度・引上げ速度等の多くのパラメータに依存するものであり、X型累積の場合には単分子膜23を構成する疎水基24が多孔質絶縁膜13側に付着するので、孔14を孔14よりサイズの大きな疎水基24で塞ぐことができる。
【0027】
図5(g)参照
次いで、W(CO)及びNHを原料ガスとしたCVD法により、例えば、350℃の温度で厚さが、例えば、5nm以下、例えば、5nmのWN(タングステンナイトライド)からなる拡散防止膜26を成膜する。
【0028】
図5(h)参照
次いで、スパッタリング法を用いて全面にCuメッキシード層27を形成したのち、電解メッキ法によってCu膜28を析出させて溝15を埋め込み、次いで、CMP(化学機械研磨)法を用いて多孔質絶縁膜13の平坦部が露出するまで研磨することによって埋込配線29を形成する。
【0029】
以降は、説明を省略するものの、再び、多孔質絶縁膜を形成し、ビアホール或いは配線用溝の形成工程、単分子膜の形成工程、拡散防止膜及び配線用導電膜の堆積工程、及び、CMP工程を必要とする配線層数だけ繰り返すことによって、微細配線構造の多層配線を備えた半導体集積回路装置が得られる。
【0030】
この様に、本発明の第1の実施の形態においては、低誘電率化のために多孔質絶縁膜を層間絶縁膜として用いる際に、拡散防止膜の成膜に先立って、単分子膜を多孔質絶縁膜の表面に形成しているので、拡散防止膜を形成するためのガスが孔内に入り込むことがなく、薄い拡散防止膜を均一な膜厚に形成することができ、それによって、拡散防止膜を介したCuの拡散を防止することができる。
【0031】
次に、本発明の第2の実施の形態の微細配線の製造工程を説明するが、単分子膜の移し取り工程が異なるだけで、他の工程は上記の第1の実施の形態と同じであるので、単分子膜の移し取り工程のみを図示し、その他は、第1の実施の形態に用いた符号を援用し、図示は省略する。
【0032】
まず、シリコン基板11上に下地絶縁膜12を介してマトリクスとなるメチルシルセスキオキサン(MSQ)にporogenとを溶媒に分散した塗布溶液をスピンコートしたのち、300〜450℃でアニールして溶媒の除去とキュアを行って多孔質絶縁膜13を形成する。
【0033】
次いで、配線を形成するための溝15を、通常のフォトレジスト法とエッチング法とを用いて形成したのち、シリコン基板11を均一な単分子膜23が形成された水面22に対して垂直にして純水21中に浸漬する。
【0034】
図6(a)及び(b)参照
この時、シリコン基板11の浸漬工程における下降時及び引上げ時の両方で単分子膜23が移し取られるY型累積を用いることによって、溝15の内面を含めた多孔質絶縁膜13の表面に均一な単分子膜23を形成することができる。
このY型累積においても、単分子膜23を構成する疎水基24が多孔質絶縁膜13側に付着するので、孔14を孔14よりサイズの大きな疎水基24で塞ぐことができる。
【0035】
以降は、再び、上記の第1の実施の形態と同様に、CVD法により、例えば、350℃の温度で厚さが、例えば、7nm以下、例えば、5nmのWNからなる拡散防止膜26を成膜し、次いで、スパッタリング法を用いて全面にCuメッキシード層27を形成したのち、電解メッキ法によってCu膜28を析出させて溝15を埋め込み、次いで、CMP法を用いて多孔質絶縁膜13の平坦部が露出するまで研磨することによって埋込配線29を形成する。
【0036】
次いで、再び、多孔質絶縁膜を形成し、ビアホール或いは配線用溝の形成工程、単分子膜の形成工程、拡散防止膜及び配線用導電膜の堆積工程、及び、CMP工程を必要とする配線層数だけ繰り返すことによって、微細配線構造の多層配線を備えた半導体集積回路装置が得られる。
【0037】
図7(a)及び(b)参照
図7は、参考のためにZ型累積による単分子膜23の移し取り工程を示したものであり、このZ型累積において基板の浸漬後の引上げ工程においてのみ単分子膜23が移し取られる。
なお、この場合には、単分子膜23を構成する孔14よりサイズの小さな親水基25が多孔質絶縁膜13側に付着するので、孔14を単分子膜23により塞ぐことができず、後の拡散防止膜の成膜工程において、ガスが孔14内に入り込むことになる。
【0038】
以上、本発明の各実施の形態を説明したが、本発明は各実施の形態に記載した構成及び条件に限られるものではなく、各種の変更が可能である。
例えば、上記の各実施の形態において、多孔質絶縁膜をMSQを用いて形成しているが、HSQ(Hydrogen Silsesquioxane)やSiLKT.M.(ダウ・ケミカル社の商品名)等を用いても良いものである。
なお、添加するporogenは、各社各様の材料を持ちいている。
【0039】
また、多孔質絶縁膜の成膜方法は、スピンコート法に限られるものではなく、CVD法を用いて化学組成がSiOCの多孔質絶縁膜を形成しても良いものである。
【0040】
さらには、クラスター状になった微細な構造を塗布した後、焼成して溶媒を除去するとともにクラスターどうしを結合させて多孔質絶縁膜としても良いものである。
【0041】
また、上記の各実施の形態においては、拡散防止膜としWNを用いているが、WNに限られるものではなく、TaN(タンタルナイトライド)を用いても良いものである。
【0042】
このTaNを形成する場合には、TaBrとNHを原料ガスとして例えば、350℃でCVD法により成膜しても良いし、或いは、さらにH或いはNを混入するプラズマCVD法により反応を促進するようにしても良いものである。
【0043】
また、上記の各実施の形態においては、単分子膜をフタロシアニン(Pc)とブチル基(butyl)の化合物である(t−butyl)Pcから形成しているが、この様な化合物に限られるものではなく、各種の疎水基と親水基からなる単分子膜を用いても良いものであり、疎水基のサイズが、孔の孔径より大きなものであれば良い。
【0044】
例えば、疎水基としては、酸素、炭素、フッ素、窒素の化合物を用いても良いものであり、具体的には、フッ化炭素、飽和炭化水素、芳香族炭化水素、ニトロ化物等を用いても良いものである。
【0045】
また、上記の各実施の形態においては、埋め込み配線層の形成工程として、説明しているが、Cu膜を平坦に成膜したのちパターニングにより配線を形成する場合にも適用されるものである。
【0046】
また、上記の各実施の形態においては、半導体装置の製造工程として説明しているが、本発明は半導体装置に限られるものではなく、光偏光素子或いは光偏向素子等の強誘電体デバイス等の他の電子デバイスの配線の形成工程にも適用されるものである。
【0047】
また、上記の各実施の形態においては、多孔質絶縁膜を層間絶縁膜として説明しているが、層間絶縁膜に限られるものではなく、配線が1層の場合にも適用されるものであり、例えば、分布定数回路等を構成するコプレーナ配線の形成工程にも適用されるものである。
【0048】
ここで、再び図1を参照して、改めて本発明の詳細な特徴を説明する。
再び、図1参照
(付記1) 多孔質絶縁膜2の表面に薄膜を均一に形成する工程と、前記薄膜を介して拡散防止膜8及び配線用導電膜9を順次成膜する工程とを有することを特徴とする微細配線構造の形成方法。
(付記2) 上記薄膜を溶液表面において均一な単分子膜4として形成した後、少なくとも上記多孔質絶縁膜2を溶液中に浸漬して前記多孔質絶縁膜2の表面に単分子膜4を均一に形成することを特徴とする付記1記載の微細配線構造の形成方法。
(付記3) 上記単分子膜4が、親水基6と疎水基5の組み合わせによりなることを特徴とする付記1または2に記載の微細配線構造の形成方法。
(付記4) 上記疎水基5が、シリコン、酸素、炭素、フッ素、窒素の化合物であることを特徴とする付記3記載の微細配線構造の形成方法。
(付記5) 上記疎水基5がフタロシアニンからなり、上記親水基6がブチル基からなることを特徴とする付記4記載の微細配線構造の形成方法。
(付記6) 上記疎水基5の長軸方向の径が、上記多孔質絶縁膜2の孔3径よりも大きいことを特徴とする付記3乃至5のいずれか1に記載の微細配線構造の形成方法。
(付記7) 上記単分子膜4を、X型累積またはY型累積により多孔質絶縁膜2の表面に付着させることを特徴とする付記3乃至6のいずれか1に記載の微細配線構造の形成方法。
(付記8) 多孔質絶縁膜2上に、単分子膜4を介して拡散防止膜8及び配線用導電膜9からなる配線7を設けたことを特徴とする電子デバイス。
【0049】
【発明の効果】
本発明によれば、拡散防止膜を形成する前に、多孔質絶縁膜の表面を単分子膜で覆って孔を疎水基で塞いでいるので、多孔質絶縁膜内に拡散防止膜が進入することなく均一に拡散防止膜を形成することができ、且つ、多孔質絶縁膜の特性の一つである低誘電率を損なうことなく配線性能を向上することができ、ひいては、微細配線構造を有する半導体集積回路装置等の電子デバイスの信頼性の向上に寄与するところが大きい。
【図面の簡単な説明】
【図1】本発明の原理的構成の説明図である。
【図2】本発明の第1の実施の形態の途中までの形成工程の説明図である。
【図3】本発明の第1の実施の形態の図2以降の途中までの形成工程の説明図である。
【図4】本発明の第1の実施の形態の図3以降の途中までの形成工程の説明図である。
【図5】本発明の第1の実施の形態の図4以降の形成工程の説明図である。
【図6】本発明の第2の実施の形態の単分子膜の移し取り工程の説明図である。
【図7】Z型累積による単分子膜の移し取り工程の説明図である。
【図8】配線比抵抗の配線幅依存性の説明図である。
【図9】多孔質絶縁膜上に拡散防止膜を直接設けた場合の問題点の説明図である。
【符号の説明】
1 基板
2 多孔質絶縁膜
3 孔
4 単分子膜
5 疎水基
6 親水基
7 配線
8 拡散防止膜
9 配線用導電膜
11 シリコン基板
12 下地絶縁膜
13 多孔質絶縁膜
14 孔
15 溝
21 純水
22 水面
23 単分子膜
24 疎水基
25 親水基
26 拡散防止膜
27 Cuメッキシード層
28 Cu膜
29 配線
41 多孔質絶縁膜
42 Ta膜
43 孔
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for forming a fine wiring structure, and more particularly, to preventing unevenness in the thickness of a barrier metal film due to holes when a low dielectric constant porous insulating film is used as an interlayer insulating film. And a method of forming a fine wiring structure having a characteristic for the structure.
[0002]
[Prior art]
The performance of wiring used in highly integrated semiconductor integrated circuit devices is determined by miniaturization, lowering of the dielectric constant and lowering of specific resistance of an interlayer insulating film. For example, it is required to realize a wiring forming process having a small thickness, for example, 70 nm.
[0003]
On the other hand, in order to improve the performance by lowering the dielectric constant of the interlayer insulating film, it is possible to lower the dielectric constant by making the interlayer insulating film porous (for example, see Patent Document 1).
[0004]
In order to improve the performance by lowering the resistance, copper (1.55 μΩcm at 0 ° C.) having a lower specific resistance has come to be used as a wiring material instead of aluminum (2.5 μΩcm at 0 ° C.) which has been conventionally used.
[0005]
However, since copper easily diffuses into an interlayer insulating film or a silicon substrate, it is necessary to form a diffusion preventing film. As the diffusion preventing film, generally, a high melting point metal such as Ta or a metal such as TaN or WN is used. Compounds have been used, which exhibit resistance values that are nearly 100 times higher than copper.
[0006]
Therefore, if the thickness of the diffusion prevention film is not made as thin as possible, the wiring resistance increases and the wiring performance deteriorates. This situation will be described with reference to FIG.
FIG. 8 shows the dependence of the wiring specific resistance on the wiring width when the Cu buried wiring is formed by the damascene method using the diffusion prevention film thickness as a parameter. The wiring width dependence of the resistance increases.
Here, Ta is assumed as the diffusion prevention film.
[0007]
Considering the specific resistance of 2 μΩcm or less at a wiring width of 70 nm, which is a required performance in recent years, it is necessary to reduce the thickness of the diffusion prevention film to 5 nm or less as is apparent from FIG.
[0008]
In order to uniformly form such a diffusion preventing film having a thickness of 5 nm or less according to the shape of wiring or via, instead of the conventional thin film forming method by sputtering, diffusion by chemical vapor synthesis (CVD) is used. The formation of the prevention film is performed.
[0009]
[Patent Document 1]
JP 2001-223269 A
[Problems to be solved by the invention]
However, when a porous insulating film is used as an interlayer insulating film when forming a diffusion barrier film by a chemical vapor synthesis method, the gas used for forming a thin film by the chemical vapor synthesis method is more likely to be used than the pores of the porous insulating film. Due to the small size of the molecules, gas enters the porous insulating film, making it impossible to form a uniform thin diffusion prevention film, and there is a problem that copper diffuses through a thin portion of the diffusion prevention film. Will be described with reference to FIG.
[0011]
9A and 9B, for example, when a Ta film 42 is formed by CVD on the entire surface of a porous insulating film 41 formed by applying methyl silsesquioxane (MSQ: Methyl Silsesquioxane), a hole 43 is formed. The thickness of the Ta film 42 is increased in the portion where the hole 43 is exposed, and the thickness of the Ta film 42 is reduced in the portion where the hole 43 is not exposed. Become.
[0012]
Conversely, if the thickness of the anti-diffusion film is increased in order to surely prevent the diffusion, the specific resistance of the wiring as a whole increases as described above, and the required performance for the wiring cannot be satisfied.
[0013]
Therefore, an object of the present invention is to form a uniform diffusion preventing film on the surface of a porous insulating film.
[0014]
[Means for Solving the Problems]
FIG. 1 is a diagram showing the basic configuration of the present invention, and means for solving the problems in the present invention will be described with reference to FIG.
In order to achieve the above object, the present invention relates to a method for forming a fine wiring structure, comprising the steps of uniformly forming a thin film on the surface of a porous insulating film 2; A step of sequentially forming the conductive film 9.
[0015]
As described above, by covering the hole 3 exposed on the surface of the porous insulating film 2 with the uniformly formed thin film, the film forming gas can enter the hole 3 when the diffusion preventing film 8 is formed. In addition, it is possible to form the diffusion prevention film 8 having a uniform film thickness, thereby forming the fine wiring 7 having a small specific resistance.
[0016]
In this case, after the thin film is formed as a uniform monomolecular film 4 on the solution surface, at least the porous insulating film 2 is immersed in the solution to form the monomolecular film 4 uniformly on the surface of the porous insulating film 2. That is, it is preferable to adhere using the LB (Langmuir-Blogett) method.
[0017]
As the monomolecular film 4, a monomolecular film composed of a combination of a hydrophilic group 6 and a hydrophobic group 5, particularly a monomolecular film in which the hydrophobic group 5 is a compound of silicon, oxygen, carbon, fluorine and nitrogen, for example, A monomolecular film in which the hydrophobic group 5 is composed of phthalocyanine and the hydrophilic group 6 is composed of butyl group is preferable.
In this case, the size of the hydrophobic group 5 may be any size as long as the diameter in the long axis direction is larger than the pore diameter of the porous insulating film 2.
[0018]
When the monomolecular film 4 is adhered to the porous insulating film 2, the X-type accumulation in which the monomolecular film 4 is transferred only at the time of descent when the substrate 1 is immersed, or both at the time of descent and at the time of pulling up Desirably, Y-type accumulation in which the monomolecular film 4 is transferred is performed, whereby the hydrophobic group 5 constituting the monomolecular film 4 can be attached to the porous insulating film 2 side.
In the case of the Z-type accumulation in which the monomolecular film 4 is transferred only when the substrate 1 is immersed and then pulled up, the hydrophilic group 6 is on the side of the porous insulating film 2 and the hole 3 cannot be closed.
[0019]
By providing the wiring 7 composed of the diffusion preventing film 8 and the conductive film 9 for wiring through such a monomolecular film 4, the reliability of the electronic device provided with the fine wiring structure can be improved.
[0020]
Although the thin film in the present invention is typically an insulating film, it may be a conductive film using a conductive organic material, and the porous insulating film 2 is typically an interlayer insulating film. However, the present invention is not necessarily limited to the interlayer insulating film.
[0021]
BEST MODE FOR CARRYING OUT THE INVENTION
Here, with reference to FIG. 2 and FIG. 3, the manufacturing process of the fine wiring structure according to the first embodiment of the present invention will be described.
Referring to FIG. 2A, first, a coating solution in which porogen is dispersed in a solvent of methyl silsesquioxane (MSQ) serving as a matrix is spin-coated on a silicon substrate 11 via a base insulating film 12, and then 300 to 450 The porous insulating film 13 is formed by annealing at ℃ and removing the solvent and curing.
In this annealing step, porogen evaporates or reacts with the matrix to form a hole 14 having a hole diameter of, for example, 20 °.
It should be noted that porogen does not indicate a specific substance, but uses various materials from various companies.
[0022]
Next, referring to FIG. 2B, a groove 15 for forming a wiring is formed using a normal photoresist method and an etching method.
[0023]
Next, as a molecule having a hydrophobic group 24 and a hydrophilic group 25 and a size of the hydrophobic group 24 larger than 20 angstroms, for example, a compound of phthalocyanine (Pc) and a butyl group (butyl) (t -Butyl) After the 4 H 2 Pc is dissolved by a solvent, was dropped on the pure water 21, to form a uniform monomolecular film 23 on the surface of the pure water 21.
[0024]
Next, as shown in FIG. 3D, the silicon substrate 11 on which the wiring grooves 15 are formed is immersed in pure water 21 so as to be perpendicular to the water surface 22.
[0025]
4 (e) and 4 (f). At this time, by using the X-type accumulation in which the monomolecular film 23 is transferred only when the silicon substrate 11 is lowered in the dipping step, when the silicon substrate 11 is pulled up, the inner surface of the groove 15 is included. A uniform monomolecular film 23 can be formed on the surface of the porous insulating film 13 thus formed.
[0026]
The cumulative type depends on many parameters such as the pH of water, the temperature, the surface pressure of the monomolecular film 23 spreading on the water surface, the descending speed and the pulling speed of the silicon substrate 11 on which the porous insulating film 13 is formed. In the case of the X-type accumulation, since the hydrophobic group 24 constituting the monomolecular film 23 adheres to the porous insulating film 13 side, the hole 14 can be closed by the hydrophobic group 24 having a size larger than that of the hole 14.
[0027]
Next, referring to FIG. 5 (g), WN x (tungsten nitride) having a thickness of, for example, 5 nm or less, for example, 5 nm at a temperature of, for example, 350 ° C. by a CVD method using W (CO) 6 and NH 3 as source gases. A diffusion prevention film 26 made of a film (ride) is formed.
[0028]
Referring to FIG. 5H, a Cu plating seed layer 27 is formed on the entire surface by using a sputtering method, and then a Cu film 28 is deposited by electrolytic plating to fill the groove 15, and then a CMP (chemical mechanical polishing) method is used. The buried wiring 29 is formed by polishing until the flat portion of the porous insulating film 13 is exposed using the method described above.
[0029]
Hereinafter, although a description is omitted, a porous insulating film is formed again, a step of forming a via hole or a groove for wiring, a step of forming a monomolecular film, a step of depositing a diffusion prevention film and a conductive film for wiring, and a step of CMP. By repeating the process for the number of required wiring layers, a semiconductor integrated circuit device having multilayer wiring having a fine wiring structure can be obtained.
[0030]
As described above, in the first embodiment of the present invention, when the porous insulating film is used as the interlayer insulating film for lowering the dielectric constant, the monomolecular film is formed before the formation of the diffusion preventing film. Since it is formed on the surface of the porous insulating film, the gas for forming the diffusion prevention film does not enter the pores, and a thin diffusion prevention film can be formed with a uniform film thickness. Cu diffusion through the diffusion prevention film can be prevented.
[0031]
Next, the manufacturing process of the fine wiring according to the second embodiment of the present invention will be described. The other processes are the same as those of the above-described first embodiment, except that the monomolecular film transfer process is different. Therefore, only the step of transferring the monomolecular film is shown, and the other reference numerals used in the first embodiment are used, and illustration is omitted.
[0032]
First, a coating solution in which porogen is dispersed in methylsilsesquioxane (MSQ) serving as a matrix in a solvent is spin-coated on a silicon substrate 11 via a base insulating film 12, and then annealed at 300 to 450 ° C. Is removed and cured to form a porous insulating film 13.
[0033]
Next, after forming a groove 15 for forming a wiring by using a normal photoresist method and an etching method, the silicon substrate 11 is set perpendicular to the water surface 22 on which the uniform monomolecular film 23 is formed. Immerse in pure water 21.
[0034]
6 (a) and 6 (b). At this time, the inner surface of the groove 15 is included by using the Y-type accumulation in which the monomolecular film 23 is transferred both at the time of lowering and at the time of pulling up in the dipping step of the silicon substrate 11. A uniform monomolecular film 23 can be formed on the surface of the porous insulating film 13 thus formed.
Also in this Y-type accumulation, since the hydrophobic groups 24 forming the monomolecular film 23 adhere to the porous insulating film 13 side, the holes 14 can be closed by the hydrophobic groups 24 having a size larger than that of the holes 14.
[0035]
Thereafter, again, as in the first embodiment described above, by CVD, for example, a thickness at a temperature of 350 ° C., for example, 7 nm or less, for example, the diffusion preventing film 26 made of 5nm of WN x After forming a film, and then forming a Cu plating seed layer 27 on the entire surface using a sputtering method, a Cu film 28 is deposited by an electrolytic plating method to fill the groove 15, and then a porous insulating film is formed using a CMP method. The buried wiring 29 is formed by polishing until the flat portion 13 is exposed.
[0036]
Next, a porous insulating film is formed again, and a step of forming a via hole or a groove for wiring, a step of forming a monomolecular film, a step of depositing a diffusion preventing film and a conductive film for wiring, and a wiring layer requiring a CMP step By repeating the above process a number of times, a semiconductor integrated circuit device having a multilayer wiring having a fine wiring structure can be obtained.
[0037]
7 (a) and 7 (b) FIG. 7 shows a step of transferring the monomolecular film 23 by Z-type accumulation for reference. In this Z-type accumulation, in the pulling-up step after immersion of the substrate, FIG. Only the monomolecular film 23 is transferred.
In this case, since the hydrophilic groups 25 smaller in size than the holes 14 forming the monomolecular film 23 adhere to the porous insulating film 13 side, the holes 14 cannot be closed by the monomolecular film 23, and In the step of forming the diffusion preventing film, the gas enters the hole 14.
[0038]
The embodiments of the present invention have been described above. However, the present invention is not limited to the configurations and conditions described in the embodiments, and various changes can be made.
For example, in the above embodiments, although the porous insulating film formed by using the MSQ, HSQ (Hydrogen Silsesquioxane) or SiLK T. M. (Trade name of Dow Chemical Company) or the like may be used.
The porogen to be added has various materials from various companies.
[0039]
Further, the method of forming the porous insulating film is not limited to the spin coating method, and a porous insulating film having a chemical composition of SiOC may be formed by using a CVD method.
[0040]
Further, a fine structure in the form of clusters is applied, followed by firing to remove the solvent and to combine the clusters to form a porous insulating film.
[0041]
Further, in each of the above embodiments, WN x is used as the diffusion prevention film. However, the invention is not limited to WN x , and TaN x (tantalum nitride) may be used.
[0042]
When this TaN x is formed, the film may be formed by a CVD method at 350 ° C. using TaBr 5 and NH 3 as source gases, or a plasma CVD method in which H 2 or N 2 is further mixed. The reaction may be promoted.
[0043]
In each of the above embodiments, the monomolecular film is formed from (t-butyl) 4 H 2 Pc which is a compound of phthalocyanine (Pc) and a butyl group (butyl). The invention is not limited thereto, and a monomolecular film composed of various kinds of hydrophobic groups and hydrophilic groups may be used. Any size may be used as long as the size of the hydrophobic group is larger than the pore diameter.
[0044]
For example, as the hydrophobic group, a compound of oxygen, carbon, fluorine and nitrogen may be used.Specifically, even if a fluorocarbon, a saturated hydrocarbon, an aromatic hydrocarbon, a nitrate or the like is used. Good thing.
[0045]
Further, in each of the above-described embodiments, the process of forming the buried wiring layer is described. However, the present invention is also applied to a case where a Cu film is formed flat and then a wiring is formed by patterning.
[0046]
Further, in each of the above-described embodiments, the description has been given as a manufacturing process of a semiconductor device. However, the present invention is not limited to a semiconductor device, and may be applied to a ferroelectric device such as an optical polarizing element or an optical deflecting element. The present invention is also applied to a wiring forming process of another electronic device.
[0047]
Further, in each of the above embodiments, the porous insulating film is described as an interlayer insulating film. However, the present invention is not limited to the interlayer insulating film, and is also applicable to a case where the wiring is a single layer. For example, the present invention is also applied to a process of forming a coplanar wiring forming a distributed constant circuit or the like.
[0048]
Here, referring to FIG. 1 again, the detailed features of the present invention will be described again.
Again referring to FIG. 1 (Appendix 1), the method includes a step of uniformly forming a thin film on the surface of the porous insulating film 2 and a step of sequentially forming a diffusion prevention film 8 and a wiring conductive film 9 via the thin film. A method for forming a fine wiring structure.
(Supplementary Note 2) After the thin film is formed as a uniform monomolecular film 4 on the surface of the solution, at least the porous insulating film 2 is immersed in the solution to uniformly form the monomolecular film 4 on the surface of the porous insulating film 2. The method for forming a fine wiring structure according to claim 1, wherein the fine wiring structure is formed.
(Supplementary Note 3) The method for forming a fine wiring structure according to Supplementary Note 1 or 2, wherein the monomolecular film 4 includes a combination of a hydrophilic group 6 and a hydrophobic group 5.
(Supplementary note 4) The method for forming a fine wiring structure according to supplementary note 3, wherein the hydrophobic group 5 is a compound of silicon, oxygen, carbon, fluorine, and nitrogen.
(Supplementary Note 5) The method for forming a fine wiring structure according to Supplementary Note 4, wherein the hydrophobic group 5 is formed of phthalocyanine, and the hydrophilic group 6 is formed of butyl group.
(Supplementary Note 6) The formation of the fine wiring structure according to any one of Supplementary Notes 3 to 5, wherein a diameter of the hydrophobic group 5 in a major axis direction is larger than a diameter of the hole 3 of the porous insulating film 2. Method.
(Supplementary Note 7) The formation of the fine wiring structure according to any one of Supplementary Notes 3 to 6, wherein the monomolecular film 4 is attached to the surface of the porous insulating film 2 by X-type accumulation or Y-type accumulation. Method.
(Supplementary Note 8) An electronic device, wherein a wiring 7 composed of a diffusion prevention film 8 and a conductive film 9 for wiring is provided on a porous insulating film 2 via a monomolecular film 4.
[0049]
【The invention's effect】
According to the present invention, before forming the diffusion prevention film, since the surface of the porous insulating film is covered with the monomolecular film and the pores are closed with the hydrophobic groups, the diffusion prevention film enters the porous insulating film. It is possible to form a diffusion prevention film uniformly without any problems, and to improve wiring performance without impairing a low dielectric constant, which is one of the characteristics of the porous insulating film, and thus, has a fine wiring structure. This greatly contributes to improvement in the reliability of electronic devices such as semiconductor integrated circuit devices.
[Brief description of the drawings]
FIG. 1 is an explanatory diagram of a basic configuration of the present invention.
FIG. 2 is an explanatory diagram of a forming process up to a halfway point in the first embodiment of the present invention.
FIG. 3 is an explanatory view of a forming process of the first embodiment of the present invention up to the middle after FIG. 2;
FIG. 4 is an explanatory diagram of a forming process of the first embodiment of the present invention up to the middle of FIG. 3;
FIG. 5 is an explanatory diagram of a forming process after FIG. 4 in the first embodiment of the present invention.
FIG. 6 is an explanatory diagram of a monomolecular film transfer step according to a second embodiment of the present invention.
FIG. 7 is an explanatory diagram of a monomolecular film transfer step by Z-type accumulation.
FIG. 8 is an explanatory diagram of wiring width dependence of wiring specific resistance.
FIG. 9 is an explanatory diagram of a problem when a diffusion prevention film is provided directly on a porous insulating film.
[Explanation of symbols]
REFERENCE SIGNS LIST 1 substrate 2 porous insulating film 3 hole 4 monomolecular film 5 hydrophobic group 6 hydrophilic group 7 wiring 8 diffusion preventing film 9 conductive film for wiring 11 silicon substrate 12 base insulating film 13 porous insulating film 14 hole 15 groove 21 pure water 22 Water surface 23 Monomolecular film 24 Hydrophobic group 25 Hydrophilic group 26 Diffusion prevention film 27 Cu plating seed layer 28 Cu film 29 Wiring 41 Porous insulating film 42 Ta film 43 Hole

Claims (5)

多孔質絶縁膜の表面に薄膜を均一に形成する工程と、前記薄膜を介して拡散防止膜及び配線用導電膜を順次成膜する工程とを有することを特徴とする微細配線構造の形成方法。A method for forming a fine wiring structure, comprising: a step of forming a thin film uniformly on the surface of a porous insulating film; and a step of sequentially forming a diffusion prevention film and a conductive film for wiring via the thin film. 上記薄膜を溶液表面において均一な単分子膜として形成した後、少なくとも上記多孔質絶縁膜を溶液中に浸漬して前記多孔質絶縁膜の表面に単分子膜を均一に形成することを特徴とする請求項1記載の微細配線構造の形成方法。After forming the thin film as a uniform monomolecular film on the solution surface, at least the porous insulating film is immersed in the solution to form a uniform monomolecular film on the surface of the porous insulating film. A method for forming a fine wiring structure according to claim 1. 上記単分子膜が、親水基と疎水基の組み合わせによりなることを特徴とする請求項1または2に記載の微細配線構造の形成方法。3. The method according to claim 1, wherein the monomolecular film comprises a combination of a hydrophilic group and a hydrophobic group. 上記疎水基が、シリコン、酸素、炭素、フッ素、窒素の化合物であることを特徴とする請求項3記載の微細配線構造の形成方法。4. The method according to claim 3, wherein the hydrophobic group is a compound of silicon, oxygen, carbon, fluorine and nitrogen. 上記疎水基の長軸方向の径が、上記多孔質絶縁膜の孔径よりも大きいことを特徴とする請求項3または4に記載の微細配線構造の形成方法。The method for forming a fine wiring structure according to claim 3, wherein a diameter of the hydrophobic group in a major axis direction is larger than a pore diameter of the porous insulating film.
JP2003008536A 2003-01-16 2003-01-16 Method for forming fine wiring structure Expired - Fee Related JP4481572B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003008536A JP4481572B2 (en) 2003-01-16 2003-01-16 Method for forming fine wiring structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003008536A JP4481572B2 (en) 2003-01-16 2003-01-16 Method for forming fine wiring structure

Publications (2)

Publication Number Publication Date
JP2004221414A true JP2004221414A (en) 2004-08-05
JP4481572B2 JP4481572B2 (en) 2010-06-16

Family

ID=32898300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003008536A Expired - Fee Related JP4481572B2 (en) 2003-01-16 2003-01-16 Method for forming fine wiring structure

Country Status (1)

Country Link
JP (1) JP4481572B2 (en)

Also Published As

Publication number Publication date
JP4481572B2 (en) 2010-06-16

Similar Documents

Publication Publication Date Title
US11177167B2 (en) Ultrathin multilayer metal alloy liner for nano Cu interconnects
US6777325B2 (en) Semiconductor manufacturing method for low-k insulating film
US10879107B2 (en) Method of forming barrier free contact for metal interconnects
CN1305111C (en) Non-lithographic printing method for producing self-alignment mask, produced products and compsns, for such products
US7811926B2 (en) Multilayer hardmask scheme for damage-free dual damascene processing of SiCOH dielectrics
US7435676B2 (en) Dual damascene process flow enabling minimal ULK film modification and enhanced stack integrity
KR20010076349A (en) Semiconductor device and process for producing the same
US20200219765A1 (en) Interconnect structures containing patternable low-k dielectrics and anti-reflective coatings and method of fabricating the same
US7485566B2 (en) Method of manufacturing semiconductor device
JP2008147562A (en) Manufacturing method of semiconductor device, and the semiconductor device
KR20050013492A (en) Improved chemical planarization performance for copper/low-k interconnect structures
US20060160362A1 (en) Via hole and trench structures and fabrication methods thereof and dual damascene structures and fabrication methods thereof
US20040061236A1 (en) Semiconductor device provided with a dielectric film including porous structure and manufacturing method thereof
JP2005223012A (en) Semiconductor device
US20090232971A1 (en) Self-encapsulated silver alloys for interconnects
US6844627B2 (en) Metal film semiconductor device and a method for forming the same
US20040126482A1 (en) Method and structure for selective surface passivation
JP2003332422A (en) Semiconductor device and its manufacturing method
JP2000294633A (en) Semiconductor device and its manufacture
KR100387256B1 (en) Method of forming copper wiring in a semiconductor device
JP4481572B2 (en) Method for forming fine wiring structure
JP2006073569A (en) Semiconductor apparatus and its manufacturing method
US10770537B2 (en) Metal resistor structures with nitrogen content
CN1961417A (en) Porous ceramic materials as low-k films in semiconductor devices
US20230154757A1 (en) Selective deposition on metals using porous low-k materials

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100318

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140326

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees