JP2004221075A - Electronic device, and picture image display device using same - Google Patents

Electronic device, and picture image display device using same Download PDF

Info

Publication number
JP2004221075A
JP2004221075A JP2003434541A JP2003434541A JP2004221075A JP 2004221075 A JP2004221075 A JP 2004221075A JP 2003434541 A JP2003434541 A JP 2003434541A JP 2003434541 A JP2003434541 A JP 2003434541A JP 2004221075 A JP2004221075 A JP 2004221075A
Authority
JP
Japan
Prior art keywords
film
electron
substrate
conductor
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003434541A
Other languages
Japanese (ja)
Other versions
JP2004221075A5 (en
Inventor
Kazuo Kuroda
和生 黒田
Nobuaki Oguri
宣明 大栗
Yoshio Suzuki
義勇 鈴木
Toshifumi Yoshioka
利文 吉岡
Takeo Tsukamoto
健夫 塚本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2003434541A priority Critical patent/JP2004221075A/en
Publication of JP2004221075A publication Critical patent/JP2004221075A/en
Publication of JP2004221075A5 publication Critical patent/JP2004221075A5/ja
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an antistatic film with low power consumption and good electrical contact as an antistatic measure for the insulating substrate surface on which, an electronic device is formed. <P>SOLUTION: The electron device comprises a conductor and a resistance film connected to the conductor on the insulating substrate. The resistance film has an area connected to the conductor where the thickness is thicker than that of another area. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

本発明は、絶縁性の基板上に設けられ、該基板表面の帯電を防止するための抵抗膜を有する電子源等の電子デバイスに関する。   The present invention relates to an electronic device such as an electron source provided on an insulating substrate and having a resistive film for preventing charging of the substrate surface.

近年、電子デバイスとして、半導体素子、電子放出素子等様様なものが、多くの分野で活用されている。中でも、電子放出素子については、画像表示装置への応用が検討されている。電子放出素子は大別して、熱電子放出素子と冷陰極電子放出素子を用いた2種類のものが知られている。冷陰極電子放出素子には電界放出型(以下、「FE型」という。)、金属/絶縁層/金属型(以下、「MIM型」という。)や表面伝導型電子放出素子等がある。表面伝導型放出素子は、構造が単純で、製造も容易であることから、画像表示装置への応用に大きな期待がかかっている。   In recent years, semiconductor devices, electron-emitting devices, and the like have been used in many fields as electronic devices. Above all, application of an electron-emitting device to an image display device is being studied. Electron-emitting devices are roughly classified into two types using a thermionic electron-emitting device and a cold cathode electron-emitting device. The cold cathode electron emitting device includes a field emission type (hereinafter, referred to as “FE type”), a metal / insulating layer / metal type (hereinafter, referred to as “MIM type”), a surface conduction type electron emitting device, and the like. Since the surface conduction electron-emitting device has a simple structure and is easy to manufacture, great expectations are placed on its application to an image display device.

これらの電子デバイスは、ガラス基板等の絶縁性の基板上に形成される場合があるが、この場合、電子デバイスの動作中に絶縁性基板の表面が帯電し、電子デバイスの動作状態が変化したり、不安定になることがあり、問題であった。この問題を解決すべく、例えば特許文献1及び2には、絶縁性基板の表面に高抵抗な導電膜を形成することが開示されている。
EP343645A(対応日本公報:特開平01−298624号公報) 特開平08−180801号公報
These electronic devices may be formed on an insulating substrate such as a glass substrate.In this case, the surface of the insulating substrate is charged during the operation of the electronic device, and the operation state of the electronic device changes. Or become unstable, which was a problem. In order to solve this problem, for example, Patent Documents 1 and 2 disclose forming a high-resistance conductive film on the surface of an insulating substrate.
EP 343645A (corresponding Japanese gazette: Japanese Patent Application Laid-Open No. 01-298624) JP 08-180801 A

電子デバイスの形成された絶縁性基板の表面を抵抗膜で被覆することによって、基板表面の帯電を防止することが可能となるが、その反面、抵抗膜を流れる電流によって、電子デバイス全体として消費電力が増してしまう。一方、消費電力の低減を重んじれば、帯電の防止が不十分となり、消費電力の低減と帯電防止の両立のためには更なる改善が求められている。特に、基板表面に電子放出部を有する表面伝導型放出素子においては、電子放出部及びその近傍における帯電防止用抵抗膜の形状が、電子放出特性に大きく関るため、抵抗膜の形成には最新の注意が必要である。更に、表面伝導型放出素子の場合、上述の特許文献にも記載のとおり、電子放出部の形成にフォーミングプロセスと呼ばれる通電処理を施すが、このプロセスにおいて、帯電防止のための抵抗膜の形状によっては、電子放出部がうまく形成されない場合があることを我々は確認しており、これによって、電子放出量を低減するだけでなく、不要なリーク電流を増加させることとなる。また、表面伝導型電子放出素子に限らず、他の電子放出素子においても、上述の問題が発生する場合があり、改善が求められていた。本発明は、これらを鑑み、絶縁基板表面の抵抗膜の新規な構成及びその製造方法を提供するものである。   By covering the surface of the insulating substrate on which the electronic device is formed with a resistive film, it is possible to prevent charging of the substrate surface, but on the other hand, the electric current flowing through the resistive film causes power consumption of the entire electronic device. Will increase. On the other hand, if reduction of power consumption is valued, prevention of charging becomes insufficient, and further improvement is required to achieve both reduction of power consumption and prevention of charging. In particular, in a surface conduction electron-emitting device having an electron-emitting portion on the substrate surface, the shape of the antistatic resistive film in and around the electron-emitting portion greatly affects the electron emission characteristics. Attention is necessary. Further, in the case of the surface conduction electron-emitting device, as described in the above-mentioned patent document, an energization process called a forming process is performed for forming the electron-emitting portion. In this process, depending on the shape of the resistive film for preventing electrification, Have confirmed that the electron-emitting portion may not be formed well, which not only reduces the amount of electron emission but also increases unnecessary leakage current. Further, not only the surface conduction electron-emitting device but also other electron-emitting devices may cause the above-described problem, and improvement has been demanded. In view of the above, the present invention provides a novel configuration of a resistive film on the surface of an insulating substrate and a method for manufacturing the same.

本発明は、電子源等の電子デバイスであって、
絶縁性の基体上に、導体と該導体に接続した抵抗膜とを備える電子デバイスであって、前記抵抗膜の厚さは、前記導体との接続領域において他の領域よりも厚い部分を有することを特徴とする。また、別の発明は、絶縁性の基体上に、電子放出部と該電子放出部と電気的に接続した導体と該導体に接続した抵抗膜とを備える電子源であって、前記抵抗膜の厚さは、前記導体との接続領域において他の領域よりも厚い部分を有することを特徴とする。
The present invention relates to an electronic device such as an electron source,
An electronic device comprising a conductor and a resistive film connected to the conductor on an insulating substrate, wherein the resistive film has a thicker portion in a connection region with the conductor than in other regions. It is characterized by. Another aspect of the present invention is an electron source including, on an insulating substrate, an electron-emitting portion, a conductor electrically connected to the electron-emitting portion, and a resistive film connected to the conductor. The thickness is characterized by having a portion thicker in the connection region with the conductor than in other regions.

また、別の発明は、電子デバイス基板の製造方法であって、
表面に絶縁領域と導電領域を有する基板を用意する工程と、
導体領域の接触角を80°よりも小さくする表面処理工程と
表面処理された基板の導体領域と絶縁領域に跨るように抵抗膜を形成する工程とを有することを特徴とする。
Another invention is a method of manufacturing an electronic device substrate,
A step of preparing a substrate having an insulating region and a conductive region on the surface,
The method includes a surface treatment step of making the contact angle of the conductor region smaller than 80 ° and a step of forming a resistive film so as to extend over the conductor region and the insulation region of the surface-treated substrate.

また、好ましい形態として、電子デバイス、具体的には電子源の製造方法であって、
絶縁性の基板上の一部に、複数の電子放出素子と、該電子放出素子を駆動する複数の多孔質性を有する配線とを形成する工程と、電子放出素子及び多孔質配線の形成された絶縁性基板表面上に該配線及び該絶縁性基板表面上に跨るように導電性の溶液を塗布、乾燥し、抵抗膜を形成する工程とを有し、前記導電性溶液の塗布量は、前記多孔質配線の吸水量の飽和量以上であることを特徴とする。
Also, as a preferred embodiment, an electronic device, specifically, a method for manufacturing an electron source,
Forming a plurality of electron-emitting devices and a plurality of porous wirings for driving the electron-emitting devices on a part of the insulating substrate; and forming the electron-emitting devices and the porous wiring. A step of applying a conductive solution on the surface of the insulating substrate to cover the wiring and the surface of the insulating substrate, drying and forming a resistive film. It is characterized by being equal to or more than the saturated amount of water absorption of the porous wiring.

本発明によれば、消費電力を十分低減しながら、配線と帯電防止膜(抵抗膜)との電気的接続が確保され、帯電防止機能を十分に得られた。また、電子デバイスの一つである、電子放出素子に本発明を適用すれば、良好な電子放出を得つつ、消費電力を十分低減し、かつ帯電防止膜(抵抗膜)と配線等の導電体との電気的接続が確保され、帯電防止機能を十分に得ることができる。   According to the present invention, the electric connection between the wiring and the antistatic film (resistive film) is ensured while the power consumption is sufficiently reduced, and the antistatic function is sufficiently obtained. In addition, when the present invention is applied to an electron-emitting device, which is one of electronic devices, it is possible to obtain good electron emission, sufficiently reduce power consumption, and to use a conductor such as an antistatic film (resistance film) and wiring. And the electrical connection with the battery can be secured, and the antistatic function can be sufficiently obtained.

本発明は、絶縁基板表面の帯電を防止するための抵抗膜(帯電防止膜)に関する新規な構成及びその製造方法を提供するものであり、詳述すると、電子源等の電子デバイスであって、絶縁性の基体上に、導体と該導体に接続した抵抗膜とを備える電子デバイスであり、前記抵抗膜の厚さは、前記導体との接続領域において他の領域よりも厚い部分を有することを特徴とする。これによって、消費電力を十分に抑えながら、絶縁性基板表面の帯電を防止する。つまり、(1)絶縁表面は帯電を防止しながら、消費電力を抑える目的で、十分に高抵抗であることが望ましいので、極めて薄い薄膜構成とする。とくに絶縁基板上に電子放出素子を有する電子源の場合は、電子放出部の上部を覆う抵抗膜は、電子放出の妨げにならないよう、極めて薄い薄膜構成が望まれる。一方、(2)導体との接続領域は、十分な電気的導通が可能なように比較的低抵抗であること、及び機械強度的にも導体と確実に接触することが望ましいので、比較的厚みのある膜で構成する。これについて、図7〜図10を用いて説明する。図7〜9は、上述の(1)または(2)の機能を有さない構成の例を示すもので、11は導体、12は絶縁基板、13は帯電防止のための抵抗膜、14は導体との接続領域における抵抗膜の厚みである。図7においては、接続領域の抵抗膜の厚みが、絶縁面を覆う領域の抵抗膜の厚みよりも薄い構成であり、上記(1)を満たすように抵抗膜の厚みを決めると(実線)、良好な電気的接続が達成できず、上記(2)を満たすように抵抗膜の厚みを決めると(破線)、必要以上に消費電力を浪費することになる。また、図8、9においては、接続領域の抵抗膜の厚みが、絶縁面を覆う領域の抵抗膜の厚みと同じ場合の構成であり、これらも図7と同様に(1)、(2)の両者の条件を満たせない。一方、本願発明の一例である図10においては、接続領域の抵抗膜の厚みが、絶縁面を覆う領域の抵抗膜の厚みよりも厚い部分を有するため、上記(1)、(2)の両者の条件を満たし、導体と確実かつ機械的強度に優れた接触状態を実現し、導体との良好な電気的接続を確立するとともに、消費電力を抑えながら、帯電防止を達成することが出来る。尚、ここで、導体との接続領域における抵抗膜の厚みとは、各図中の太線矢印線分で示したものであり、換言すれば、導体と抵抗膜とによって形成する界面と、抵抗膜の表面との最短距離のうち、一番大きい距離を意味する。つまり、図9、10における細線の矢印線分は、導体と抵抗膜とによって形成する界面と、抵抗膜の表面との最短距離ではあるが、一番大きいものではないので、本願発明で言う「導体との接続領域における抵抗膜の厚み」には該当しない。   SUMMARY OF THE INVENTION The present invention provides a novel configuration and a method for manufacturing a resistive film (antistatic film) for preventing electrification of the surface of an insulating substrate, and more specifically, an electronic device such as an electron source, An electronic device comprising a conductor and a resistive film connected to the conductor on an insulating substrate, wherein the resistive film has a thicker portion in a connection region with the conductor than other regions. Features. This prevents charging of the surface of the insulating substrate while sufficiently suppressing power consumption. That is, (1) It is desirable that the insulating surface has a sufficiently high resistance for the purpose of suppressing power consumption while preventing electrification. In particular, in the case of an electron source having an electron-emitting device on an insulating substrate, it is desired that the resistive film covering the upper part of the electron-emitting portion has an extremely thin film configuration so as not to hinder electron emission. On the other hand, (2) it is desirable that the connection region with the conductor has a relatively low resistance so that sufficient electrical conduction is possible, and that the contact region also reliably contacts the conductor in terms of mechanical strength. It is composed of a film having a shape. This will be described with reference to FIGS. 7 to 9 show an example of a configuration having no function of the above (1) or (2), wherein 11 is a conductor, 12 is an insulating substrate, 13 is a resistive film for preventing electrification, and 14 is This is the thickness of the resistance film in the connection region with the conductor. In FIG. 7, the thickness of the resistive film in the connection region is smaller than the thickness of the resistive film in the region covering the insulating surface. If the thickness of the resistive film is determined so as to satisfy the above (1) (solid line), If good electrical connection cannot be achieved and the thickness of the resistive film is determined so as to satisfy the above (2) (broken line), power consumption is unnecessarily wasted. 8 and 9 show a configuration in which the thickness of the resistive film in the connection region is the same as the thickness of the resistive film in the region covering the insulating surface, and these are the same as (1) and (2) in FIG. Cannot satisfy both conditions. On the other hand, in FIG. 10 which is an example of the present invention, since the thickness of the resistance film in the connection region has a portion thicker than the thickness of the resistance film in the region covering the insulating surface, both of the above (1) and (2) are used. Satisfies the conditions described above, realizes a contact state with the conductor reliably and with excellent mechanical strength, establishes a good electrical connection with the conductor, and achieves antistatic while suppressing power consumption. Here, the thickness of the resistive film in the connection region with the conductor is indicated by a thick arrow line in each drawing. In other words, the interface formed by the conductor and the resistive film and the resistive film Means the largest of the shortest distances to the surface. In other words, although the thin arrow line segment in FIGS. 9 and 10 is the shortest distance between the interface formed by the conductor and the resistive film and the surface of the resistive film, it is not the largest distance, so it is referred to in the present invention. It does not correspond to "thickness of resistive film in connection region with conductor".

以下、より具体的な例を基に本発明を説明する。   Hereinafter, the present invention will be described based on more specific examples.

図1に示すのと同様の構成の電子放出素子を、図2に模式的に示すように基体上に複数配置し、表示装置を形成した。複数の電子放出素子をマトリクス状配線を配置した電子源(図2の4)を、以下に示す手順により作成した。   A plurality of electron-emitting devices having the same configuration as that shown in FIG. 1 were arranged on a substrate as schematically shown in FIG. 2 to form a display device. An electron source (4 in FIG. 2) in which a plurality of electron-emitting devices are arranged in a matrix wiring was prepared by the following procedure.

図中、7は導電性薄膜を、5,6は素子電極を、9bはY方向配線を、9aはX方向配線を示している。   In the figure, 7 is a conductive thin film, 5 and 6 are device electrodes, 9b is a Y-direction wiring, and 9a is an X-direction wiring.

尚、Y方向配線とX方向配線間には、実際は絶縁層が形成されているが、図では、構造をわかりやすくするために、これらの部材の一部を消去してある。   Although an insulating layer is actually formed between the Y-direction wiring and the X-direction wiring, some of these members are omitted in the figure to make the structure easy to understand.

次に、具体的な製造方法について説明する。   Next, a specific manufacturing method will be described.

[工程1]
青板ガラスを洗剤と純水により洗浄した後フォトリソブラフィーの方法を用いて、素子電極5,6の形状のパターンを形成した。
[Step 1]
After the blue plate glass was washed with a detergent and pure water, a pattern of the shape of the device electrodes 5 and 6 was formed by a photolithography method.

なお、素子電極間隔は10μmとした。   The element electrode interval was set to 10 μm.

[工程2]
次いで、金属成分として銀を含むペースト材料(NP−4028A;ノリタケ(株)製)を用い、スクリーン印刷法によりY方向配線9bのパターンを形成、工程1と同様の条件で焼成してY方向配線を形成した。
[Step 2]
Next, using a paste material containing silver as a metal component (NP-4028A; manufactured by Noritake Co., Ltd.), a pattern of the Y-directional wiring 9b is formed by a screen printing method. Was formed.

その後、後の工程で形成するX方向配線9aの形成予定位置に、酸化シリコン前駆体となるペーストを、同じくスクリーン印刷法により印刷し、Y方向配線9bとX方向配線9aとを絶縁するための絶縁層を形成した。尚、この絶縁層の素子電極5の上部に位置する部分は、素子電極5と後に作成するX方向配線9aとの接続を達成するため、一部を切り欠いた。   Thereafter, a paste serving as a silicon oxide precursor is also printed by a screen printing method at a position where the X-directional wiring 9a to be formed in a later step is to be formed, to insulate the Y-directional wiring 9b from the X-directional wiring 9a. An insulating layer was formed. A portion of the insulating layer located above the device electrode 5 was partially cut away in order to achieve connection between the device electrode 5 and an X-directional wiring 9a to be formed later.

[工程4]
工程2と同様の方法で、X方向配線9aを形成し、配線を形成した。
[Step 4]
An X-directional wiring 9a was formed in the same manner as in Step 2, and a wiring was formed.

[工程5]
次いで、導電性薄膜7を形成した。
[Step 5]
Next, a conductive thin film 7 was formed.

具体的には、有機パラジウム含有溶液を、バブルジェット(R)方式のインクジェット噴射装置を用いて、幅が200μmとなるように付与して行って、その後350℃で10分間の加熱処理を行って、酸化パラジウム微粒子から成る微粒子膜を得た。   Specifically, an organic palladium-containing solution is applied by using a bubble jet (R) type inkjet ejector so as to have a width of 200 μm, and then subjected to a heat treatment at 350 ° C. for 10 minutes. Thus, a fine particle film composed of fine palladium oxide particles was obtained.

その後前述のようにして出来上がった基板を弱アルカリ洗浄液で超音波洗浄した。洗浄液は0.4wt.%TMAH(トリメチルアンモニウムハイドライド)を用い、超音波洗浄は二分間行った。   Thereafter, the substrate thus completed was subjected to ultrasonic cleaning with a weak alkaline cleaning liquid. 0.4 wt. Ultrasonic cleaning was performed for 2 minutes using% TMAH (trimethylammonium hydride).

洗浄後は純水で流水置換すすぎを5分間おこない、付着水をエアーナイフで除去した後、オーブンにて120℃、2分間の乾燥を行った。   After the washing, rinsing with running water was performed for 5 minutes with pure water, and attached water was removed with an air knife, followed by drying at 120 ° C. for 2 minutes in an oven.

このとき、基板4における各部分の接触角を計測した。接触角の測定は、微細なキャピラリー管から水を滴下し、その瞬間を高速度カメラで上から撮影し液滴径を観測することにより行った。滴下量と液滴径から接触角を求めることができる。このときの接触角は下の表の通りである。   At this time, the contact angle of each part on the substrate 4 was measured. The contact angle was measured by dropping water from a fine capillary tube, photographing the moment from above with a high-speed camera, and observing the droplet diameter. The contact angle can be determined from the drop amount and the droplet diameter. The contact angle at this time is as shown in the table below.

Figure 2004221075
Figure 2004221075

その後以下に述べる方法により、基板4の表面を抵抗膜10で被覆した。   Thereafter, the surface of the substrate 4 was covered with the resistance film 10 by the method described below.

抵抗膜10は、酸化スズに酸化アンチモンをドープした酸化物微粒子をエタノールとイソプロパノールの1:1混合液に分散させたものを用いた。固形物の重量濃度は約0.1Wt%とした。   The resistive film 10 used was obtained by dispersing oxide fine particles obtained by doping tin oxide with antimony oxide in a 1: 1 mixture of ethanol and isopropanol. The weight concentration of the solid was about 0.1 Wt%.

塗布方法としてはスプレー法を用いた。スプレー装置を用い、液圧0.025Mpa、エアー圧1.5Kg/cm2,基板−ヘッド間距離50mm、ヘッド移動速度0.8m/sec.の条件で塗布を行った。   A spray method was used as a coating method. Using a spray device, a liquid pressure of 0.025 Mpa, an air pressure of 1.5 kg / cm2, a distance between the substrate and the head of 50 mm, and a head moving speed of 0.8 m / sec. Was applied under the following conditions.

塗布後は膜の安定化のために425℃、20min.の大気焼成を行った。   After coating, 425 ° C., 20 min. Was fired in the air.

つぎに,以上のようにして作成した電子源を用いて表示装置を構成した。図2を用いて説明する。   Next, a display device was constructed using the electron source created as described above. This will be described with reference to FIG.

上記のようにして、多数の平面型表面伝導電子放出素子を作製した基板4をリアプレート29上に固定した後、基板4の5mm上方に、フェースプレート34(ガラス基板31の内面に蛍光膜32とメタルバック33が形成されて構成される)を、支持枠30を介して配置し、フェースプレート34,支持枠30,リアプレート29の接合部にフリットガラスを塗布し、大気中あるいは窒素雰囲気中で400℃ないし500℃で10min.以上焼成することで封着した。   After fixing the substrate 4 on which a large number of planar surface conduction electron-emitting devices have been formed as described above on the rear plate 29, the face plate 34 (the inner surface of the glass substrate 31 is And a metal back 33 are formed), and are arranged via a support frame 30. Frit glass is applied to the joint between the face plate 34, the support frame 30, and the rear plate 29, and the frit glass is applied in the air or in a nitrogen atmosphere. At 400 ° C. to 500 ° C. for 10 min. The above was fired to seal.

また、リアプレート29への基板4の固定もフリットガラスで行った。   The fixing of the substrate 4 to the rear plate 29 was also performed using frit glass.

図2おいて、1は電子放出素子、9a,9bはそれぞれX方向及びY方向の素子配線である。   In FIG. 2, reference numeral 1 denotes an electron-emitting device, and 9a and 9b denote device wirings in the X and Y directions, respectively.

蛍光膜32は、モノクロームの場合は蛍光体のみからなるが、本実施例では、蛍光体はストライプ形状を採用し、先にブラックストライプを形成し、その間隙部に各色蛍光体を塗布し、蛍光膜32を作製した。   The fluorescent film 32 is made of only a phosphor in the case of monochrome, but in this embodiment, the phosphor adopts a stripe shape, a black stripe is formed first, and a phosphor of each color is applied to a gap between the phosphors. A film 32 was produced.

ブラックストライプの材料としては、通常良く用いられている黒鉛を主成分とする材料を用いた。   As a material for the black stripe, a material mainly containing graphite, which is commonly used, was used.

ガラス基板31に蛍光体を塗布する方法はスラリー法を用いた。   A slurry method was used to apply the phosphor onto the glass substrate 31.

また、蛍光膜32の内面側には、通常メタルバック33が設けられる。   On the inner surface side of the fluorescent film 32, a metal back 33 is usually provided.

メタルバックは、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理(通常フィルミングと呼ばれる)を行い、その後、Alを真空蒸着することで作製した。   The metal back was manufactured by performing a smoothing process (usually called filming) on the inner surface of the fluorescent film after the fluorescent film was manufactured, and then performing vacuum deposition of Al.

フェースプレート34には、更に蛍光膜32の導電性を高めるため、蛍光膜32の外面側に透明電極(不図示)が設けられる場合もあるが、本実施例では、メタルバックのみで十分な導電性が得られたので省略した。   The face plate 34 may be provided with a transparent electrode (not shown) on the outer surface side of the fluorescent film 32 in order to further increase the conductivity of the fluorescent film 32. In this embodiment, however, only a metal back is sufficient to provide sufficient conductivity. It is omitted because it has the property.

前述の封着を行う際、カラーの場合は各色蛍光体と電子放出素子とを対応させなくてはいけないため、十分な位置合わせを行った。   When the above-mentioned sealing is performed, in the case of color, the phosphors of each color must correspond to the electron-emitting devices.

以上のようにして完成したガラス容器内の雰囲気を、排気管(図示せず)を通じ真空ポンプにて排気し、十分な真空度に達した後、容器外端子Dxo1ないしDoxmとDoy1ないしDoynを通じて、電子放出素子6の電極5,6間に電圧を印加し、電子放出部形成用薄膜7をフォーミング処理することにより、電子放出部8を作成した。   The atmosphere in the glass container completed as described above is evacuated by a vacuum pump through an exhaust pipe (not shown), and after reaching a sufficient degree of vacuum, through the external terminals Dxo1 to Doxm and Doy1 to Doyn. A voltage was applied between the electrodes 5 and 6 of the electron-emitting device 6 to form the electron-emitting portion forming thin film 7, thereby forming an electron-emitting portion 8.

フォーミング処理の電圧波形は、図3(b)と同様である。   The voltage waveform of the forming process is the same as that in FIG.

本実施例ではT1を1msec.、T2を10msec.とし、約2×10−3Paの圧力下で行った。尚、図3(a)の波形電圧を用いることも可能である。   In this embodiment, T1 is set to 1 msec. , T2 is 10 msec. And performed under a pressure of about 2 × 10 −3 Pa. Incidentally, it is also possible to use the waveform voltage shown in FIG.

このように作成された電子放出部8は、パラジウム元素を主成分とする微粒子が分散配置された状態となり、その微粒子の平均粒径は3nmであった。   In the electron-emitting portion 8 thus formed, fine particles mainly composed of palladium element were dispersed and arranged, and the average particle size of the fine particles was 3 nm.

次に、パネルの排気管より、アセトンを、スローリークバルブを通してパネル内に導入し、0.1Paを維持した。   Next, acetone was introduced into the panel from the exhaust pipe of the panel through a slow leak valve to maintain 0.1 Pa.

次いで、上記フォーミング処理で使用した三角波を矩形波に変えて、波高14Vで、素子電流If(素子電極5,6間を流れる電流),放出電流Ie(アノード(メタルバック)に到達する(流れる)電流)を測定しながら、活性化処理をおこなった。   Next, the triangular wave used in the forming process is changed to a rectangular wave, and at a wave height of 14 V, the device current If (current flowing between the device electrodes 5 and 6) and the emission current Ie (reach (flow) the anode (metal back)). The activation process was performed while measuring the current.

以上のようにフォーミング、活性化処理を行い、電子放出部8を形成し、電子放出素子を作製した。   As described above, the forming and activating processes were performed to form the electron-emitting portion 8, and the electron-emitting device was manufactured.

この通電フォーミング及び活性化の工程は、抵抗膜10で被覆を行っていない電子放出素子(比較例)と比べて全く同等の挙動を示した。   The steps of the energization forming and the activation showed completely the same behavior as those of the electron-emitting device not covered with the resistive film 10 (comparative example).

これは、電子放出素子膜上を被覆する抵抗膜10の膜厚が、十分に薄いために素子に何ら影響を及ぼさなかったからであると考えられる。   This is probably because the thickness of the resistive film 10 covering the electron-emitting device film was sufficiently small to have no effect on the device.

次に、10−6Pa程度の圧力まで排気し、不図示の排気管をガスバーナーで熱することで溶着して外囲器の封止を行った。   Next, the gas was evacuated to a pressure of about 10 −6 Pa, and the envelope was sealed by heating an exhaust pipe (not shown) by heating with a gas burner.

最後に封止後の真空度を維持するために、高周波加熱法でゲッター処理を行った。   Finally, in order to maintain the degree of vacuum after sealing, getter processing was performed by a high-frequency heating method.

以上のように完成した本実施例の画像表示装置35において、各電子放出素子には、容器外端子Dox1ないしDoxm,Doy1ないしDoynを通じ、走査信号及び変調信号を不図示の信号発生手段より、それぞれ印加することにより、電子放出させて、高圧端子Hvを通じて、メタルバック33、あるいは透明電極(不図示)に数kV以上の高圧を印加して電子ビームを加速し、蛍光膜32に衝突させて励起・発光させることで画像を表示した。   In the image display device 35 of the present embodiment completed as described above, the scanning signal and the modulation signal are supplied to the respective electron-emitting devices through signal terminals (not shown) through the external terminals Dox1 to Doxm and Doy1 to Doyn. By applying the voltage, electrons are emitted, and a high voltage of several kV or more is applied to the metal back 33 or the transparent electrode (not shown) through the high voltage terminal Hv to accelerate the electron beam and collide with the fluorescent film 32 for excitation. -Images were displayed by emitting light.

その結果、安定した画像を表示し、電子ビームの偏向等もおきず、放電による破壊等も見られず、非常に鮮明な画像を得た。   As a result, a stable image was displayed, the electron beam was not deflected or the like, no destruction due to electric discharge was observed, and a very clear image was obtained.

また、Va=10kVにおいて平均3.0μA/1素子の放出電流Ieが得られ、放出効率(Ie/If)は2.6%であり、各素子間でのIeばらつきはσ=5.6%と良好な値が得られた。   At Va = 10 kV, an average emission current Ie of 3.0 μA / element was obtained, the emission efficiency (Ie / If) was 2.6%, and the variation of Ie among the elements was σ = 5.6%. And good values were obtained.

その後、この画像形成装置を分解してSEMによる塗布形態観察と、断面TEMによる塗布膜厚分析をおこなった。その結果基板2上の抵抗膜の膜厚プロファイルは図4(b)のようになっていることがわかった。尚、図4(b)は図1のA−A'断面図である。   After that, the image forming apparatus was disassembled, and the coating form was observed by SEM and the coating film thickness was analyzed by cross-sectional TEM. As a result, it was found that the thickness profile of the resistive film on the substrate 2 was as shown in FIG. FIG. 4B is a sectional view taken along the line AA ′ of FIG.

断面TEMにより、抵抗膜10の各部の膜厚を評価したところ、次のようであった(膜厚はおよその値)   When the film thickness of each part of the resistance film 10 was evaluated by the cross-sectional TEM, the result was as follows (the film thickness is an approximate value).

Figure 2004221075
Figure 2004221075

このように、四方を井戸型に囲まれた形状の場合、中に存在する液体のプロファイルは、壁面(この場合は導体領域)と液体の接触角によって大きく二つの形態が存在する。導体領域の接触角が80°以下ならば、基本的に液体と固体は表面に存在する自由エネルギーのために互いに引き合い、固―液界面を減らそうとするので、図4(b)のようなプロファイルを形成する。逆に、80°〜90°以上になると、今度は固体―液体同士が引き合う力は弱く、液体同士で固まる力が相対的に大きくなるので、図4(a)のようなプロファイルを形成する。   As described above, in the case of a shape surrounded by a well shape on all sides, the profile of the liquid present therein largely depends on the contact angle between the wall surface (the conductor region in this case) and the liquid, and there are two forms. If the contact angle of the conductor region is less than 80 °, basically, the liquid and the solid attract each other due to the free energy existing on the surface, and try to reduce the solid-liquid interface. Form a profile. Conversely, when the angle is 80 ° to 90 ° or more, the force of attraction between the solid and the liquid is weak, and the force of solidification between the liquids becomes relatively large, so that a profile as shown in FIG. 4A is formed.

このようなメカニズムによって図4(b)のように、配線との接続領域が他の部分よりも厚い形状の抵抗膜(帯電防止膜)を形成し、消費電力を十分低減しながら、配線と帯電防止膜(抵抗膜)との電気的接続が確保され、帯電防止機能を十分に得ることができる。   By such a mechanism, as shown in FIG. 4B, a resistive film (antistatic film) having a thicker connection region with the wiring than other parts is formed, and the power consumption and the wiring are sufficiently reduced. The electrical connection with the prevention film (resistive film) is ensured, and a sufficient antistatic function can be obtained.

実施例2に関しては、Y方向配線の形成に銀を含む導電性ペーストを用いたが、有機高分子バインダーの組成を実施例1より多くしてある。この配線は焼成が終了すると、多孔質になり、粘度の低い液体を吸い込むようになっている。   In Example 2, the conductive paste containing silver was used for forming the Y-direction wiring, but the composition of the organic polymer binder was larger than that in Example 1. After firing, the wiring becomes porous and sucks a liquid having a low viscosity.

このような多孔質は、飽和まで液体を吸い込むと、その液体との親和性が非常によくなり、表面に液滴を形成せず、実質的に接触角0度の表面を形成する。   When such a porous material absorbs a liquid until saturation, it has a very good affinity with the liquid, does not form a droplet on the surface, and forms a surface having a substantially zero contact angle.

本実施例においては、抵抗膜10の塗布に際して、溶液の濃度を実施例1に比較して1/2に低減し、その代わりに単位面積あたりの塗付量を2倍になるように、ヘッドの移動速度を1/2にし、配線の吸水量の飽和量を上回るようにした。   In this embodiment, when applying the resistive film 10, the head concentration is reduced so that the concentration of the solution is reduced to 比較 compared to the first embodiment, and instead, the coating amount per unit area is doubled. Of the wiring is reduced to half, so as to exceed the saturated amount of water absorption of the wiring.

具体的な条件は次の通りである。   The specific conditions are as follows.

抵抗膜10は、酸化スズに酸化アンチモンをドープした酸化物微粒子をエタノールとイソプロパノールの1:1混合液に分散、固形物の重量濃度は約0.05Wt%とした。   The resistance film 10 was prepared by dispersing oxide fine particles obtained by doping tin oxide with antimony oxide in a 1: 1 mixture of ethanol and isopropanol, and the weight concentration of the solid was about 0.05 Wt%.

塗布方法としてはスプレー法を用いた。ノードソン社のスワールスプレー装置を用い、液圧0.025Mpa、エアー圧1.5Kg/cm2,基板−ヘッド間距離50mm、ヘッド移動速度0.4m/sec.の条件で塗布を行った。   A spray method was used as a coating method. Using a swirl spray device manufactured by Nordson Corporation, a liquid pressure of 0.025 Mpa, an air pressure of 1.5 kg / cm2, a distance between the substrate and the head of 50 mm, and a head moving speed of 0.4 m / sec. Was applied under the following conditions.

その後の組立工程を実施例1と同様に行い、画像形成装置を製作した。   The subsequent assembling process was performed in the same manner as in Example 1 to produce an image forming apparatus.

その結果、安定した画像を表示し、電子ビームの偏向等もおきず、放電による破壊等も見られず、非常に鮮明な画像を得た。   As a result, a stable image was displayed, the electron beam was not deflected or the like, no destruction due to electric discharge was observed, and a very clear image was obtained.

また、Va=10kVにおいて平均3.2μA/1素子の放出電流Ieが得られ、放出効率は2.9%であり、各素子間でのIeばらつきはσ=5.3%と良好な値が得られた。   At Va = 10 kV, an emission current Ie of 3.2 μA / 1 element on average was obtained, the emission efficiency was 2.9%, and the variation of Ie among the elements was as good as σ = 5.3%. Obtained.

その後、この画像形成装置を分解してSEMによる塗布形態観察と、断面TEMによる塗布膜厚分析をおこなった。その結果基板2上の抵抗膜10の膜厚プロファイルは実施例1と同じようになっていることがわかった。   After that, the image forming apparatus was disassembled, and the coating form was observed by SEM and the coating film thickness was analyzed by cross-sectional TEM. As a result, it was found that the film thickness profile of the resistive film 10 on the substrate 2 was the same as in Example 1.

各部の膜厚は以下のようになった。   The film thickness of each part was as follows.

Figure 2004221075
Figure 2004221075

尚、Y方向配線表面には非常に多くの膜成分(酸化物微粒子)が存在するが、表面形状が複雑なため膜厚として定義するのは難しい。ここでの値はあくまで概略値である。   It should be noted that although a great number of film components (oxide fine particles) exist on the surface of the Y-direction wiring, it is difficult to define the film thickness because of the complicated surface shape. The values here are only approximate values.

本実施例においては、Y方向配線が多孔質のため、毛細管現象により塗布液体を吸収する。毛細管現象は、接触角が90°以下、より好ましくは、80°以下の場合に好適に発現する。このような状態により飽和量まで液体を吸収したY方向配線はその液体との親和性が非常によくなり、擬似的な接触角0°の表面を形成する。よって、配線が多孔質の場合は、塗付量が飽和量以上であり、かつ、配線材料と塗布液の接触角が80°以下の場合に図4(b)のような塗布形状を発現することができる。   In this embodiment, since the Y-direction wiring is porous, the coating liquid is absorbed by the capillary phenomenon. The capillary phenomenon is suitably exhibited when the contact angle is 90 ° or less, more preferably 80 ° or less. In such a state, the Y-directional wiring that has absorbed the liquid up to the saturation amount has a very good affinity for the liquid, and forms a surface having a pseudo contact angle of 0 °. Therefore, when the wiring is porous, the coating amount is equal to or more than the saturation amount, and when the contact angle between the wiring material and the coating liquid is 80 ° or less, a coating shape as shown in FIG. be able to.

本実施例においても、消費電力を十分低減しながら、配線と帯電防止膜(抵抗膜)との電気的接続が確保され、帯電防止機能を十分に得られた。   Also in this example, the electric connection between the wiring and the antistatic film (resistive film) was secured while the power consumption was sufficiently reduced, and the antistatic function was sufficiently obtained.

実施例3においては基本的に実施例1と同様の組立工程を行っている。   In the third embodiment, basically the same assembling process as in the first embodiment is performed.

また、抵抗膜10の塗布条件は実施例1と同様にした。   The conditions for applying the resistive film 10 were the same as in Example 1.

また、抵抗膜10の形成前にTEOS(テトラエトキシオルガノシラン)を用いて絶縁表面を疎水化処理している。   Before forming the resistance film 10, the insulating surface is subjected to a hydrophobic treatment using TEOS (tetraethoxyorganosilane).

具体的には、TEOSと基板をチャンバー内に密閉して、2分放置することにより室温で気相吸着を行った。その後、EtOHにより五分間有機US洗浄を行った。   Specifically, TEOS and the substrate were sealed in a chamber and left for 2 minutes to perform gas phase adsorption at room temperature. Thereafter, organic US washing was performed for 5 minutes with EtOH.

抵抗膜10の形成前の各部の接触角は以下の通りである。   The contact angles of the respective parts before the formation of the resistance film 10 are as follows.

Figure 2004221075
Figure 2004221075

抵抗膜10の塗布条件は実施例1と同じにおこない、また、その後組み立てについても実施例1と同様に行った。   The conditions for applying the resistive film 10 were the same as in Example 1, and the assembly was performed in the same manner as in Example 1.

できた画像形成装置で画像の形成までを行った。   Image formation was performed using the resulting image forming apparatus.

その結果、安定した画像を表示し、電子ビームの偏向等もおきず、放電による破壊等も見られず、非常に鮮明な画像を得た。   As a result, a stable image was displayed, the electron beam was not deflected or the like, no destruction due to electric discharge was observed, and a very clear image was obtained.

また、Va=10kVにおいて平均2.1μA/1素子の放出電流Ieが得られ、放出効率は2.0%であった。また、素子間でのIeばらつきは5.3%であった。   At Va = 10 kV, an average emission current Ie of 2.1 μA / element was obtained, and the emission efficiency was 2.0%. Further, the Ie variation between the devices was 5.3%.

その後、この画像形成装置を分解し、実施例1と同様に抵抗膜10のプロファイルを調べたところ、実施例1と同様のプロファイルであり、膜厚もほぼ同様であることがわかった。   Thereafter, the image forming apparatus was disassembled, and the profile of the resistive film 10 was examined in the same manner as in Example 1. As a result, it was found that the profile was the same as that of Example 1, and the film thickness was almost the same.

本実施例4における電子源基板4の製造方法を以下に記す。概略構成は図1、図4(b)に同じである。   A method for manufacturing the electron source substrate 4 according to the fourth embodiment will be described below. The schematic configuration is the same as FIGS. 1 and 4B.

[工程1]
青板ガラス上に厚さ1μmのシリコン酸化膜をCVD法で形成した基板2を洗剤と純水により洗浄した後、素子電極5、6と素子電極間ギャップとなるべきパターンをホトレジスト(RD−2000N−41 日立化成社製)形成し、真空蒸着法により、厚さ5nmのTi、厚さ100nmのPtを順次堆積した。
[Step 1]
A substrate 2 having a silicon oxide film having a thickness of 1 μm formed on a blue plate glass by a CVD method is washed with a detergent and pure water, and then a pattern to be a gap between the device electrodes 5 and 6 and a device electrode is formed by a photoresist (RD-2000N-). 41, manufactured by Hitachi Chemical Co., Ltd.), and a 5 nm-thick Ti and a 100 nm-thick Pt were sequentially deposited by a vacuum evaporation method.

そして、ホトレジストパターンを有機溶剤で溶解し、Pt/Ti堆積膜をリフトオフし、素子電極間隔Lを20μm、素子電極幅Wを150μm、となるような素子電極5、6を形成した。   Then, the photoresist pattern was dissolved with an organic solvent, and the Pt / Ti deposited film was lifted off to form device electrodes 5 and 6 having a device electrode interval L of 20 μm and a device electrode width W of 150 μm.

[工程2]
次いで、金属成分としてAgを主成分とする感光性ペースト材料を用い、全面スクリーン印刷塗布の後フォトリソグラフ法によりパターンニングを行うことにより不要部分を除去する。次いで熱処理装置によりピーク温度480℃ピーク保持時間10分間の条件で上記パターン化されたペーストを焼成し、厚さ約20μmのY方向配線9bを形成した。この方法で形成された配線材料は多孔質性を有している。
[Step 2]
Next, a photosensitive paste material containing Ag as a main component as a metal component is used, and unnecessary portions are removed by performing patterning by photolithography after screen printing on the entire surface. Next, the patterned paste was fired by a heat treatment apparatus under the conditions of a peak temperature of 480 ° C. and a peak holding time of 10 minutes to form a Y-directional wiring 9b having a thickness of about 20 μm. The wiring material formed by this method has porosity.

[工程3]
次に、PbOを主成分とする感光性ペースト材料を用い、全面スクリーン印刷塗布の後フォトリソグラフ法によりパターンニングを行い、不要部分を除去する。その後工程2と同様の条件で焼成し、層間絶縁層を形成する。
[Step 3]
Next, using a photosensitive paste material containing PbO as a main component, patterning is performed by a photolithographic method after screen printing on the entire surface, and unnecessary portions are removed. After that, firing is performed under the same conditions as in step 2 to form an interlayer insulating layer.

本実施例では絶縁安定性確保のためこの工程を繰り返し、絶縁層を3層からなる積層構成とし厚さは平均で30ミクロンとした。前記Y方向配線9b同様この絶縁層も多孔質性を有している。   In this example, this step was repeated to ensure insulation stability, and the insulating layer was formed into a laminated structure of three layers, with an average thickness of 30 microns. Like the Y-direction wiring 9b, this insulating layer also has porosity.

[工程4]
金属成分としてAgを主成分とする感光性ペースト材料を用い、工程2と同様の方法でX方向配線72を形成した。前記同様この配線も多孔質性を有しており厚さは約20μmである。
[Step 4]
An X-directional wiring 72 was formed in the same manner as in Step 2, using a photosensitive paste material containing Ag as a main component as a metal component. As described above, this wiring is also porous and has a thickness of about 20 μm.

[工程5]
次いで、導電性薄膜7を形成する。
[Step 5]
Next, a conductive thin film 7 is formed.

具体的には、有機パラジウム含有溶液(奥野製薬(株)製、ccp−4230)を、バブルジェット(R)方式のインクジェット噴射装置を用いて、導電性薄膜7の幅が100μmになるよう素子電極5、6のギャップ中央部に形成した。   Specifically, an organic palladium-containing solution (ccp-4230, manufactured by Okuno Pharmaceutical Co., Ltd.) was applied to a device electrode using a bubble jet (R) type inkjet ejector so that the width of the conductive thin film 7 became 100 μm. It was formed at the center of the gaps 5 and 6.

その後、350℃で10分間の加熱処理を行って、パラジウム微粒子から成る微粒子膜を得た。   Thereafter, a heat treatment was performed at 350 ° C. for 10 minutes to obtain a fine particle film composed of fine palladium particles.

[工程6]
引き続き帯電防止膜(抵抗膜)10を形成する。
[Step 6]
Subsequently, an antistatic film (resistance film) 10 is formed.

液体加圧式の1流体スプレー装置により酸化スズ(アンチモンドープ)の超微粒子を有機溶媒(イソプロピルアルコール、nブチルアルコール混合液)に分散させた溶液を供給しながら噴霧ノズルを移動させ全域に塗布し帯電防止膜10を形成する。   The spray nozzle is moved by applying a solution in which ultrafine particles of tin oxide (antimony dope) are dispersed in an organic solvent (a mixture of isopropyl alcohol and n-butyl alcohol) by a liquid pressurized one-fluid spray device, and the spray is applied to the entire area to be charged. The prevention film 10 is formed.

本実施例において噴霧量を100ml/mとなるようにスプレー条件を調整し、配線の吸水量の飽和値を超えるに十分な量の溶液を塗布した。 In this example, the spray conditions were adjusted so that the spray amount was 100 ml / m 2, and a sufficient amount of solution was applied so as to exceed the saturation value of the water absorption of the wiring.

所定の導電率を得るためには最終的に膜となる固形分濃度を調整する必要があり、本実施例においては固形分濃度を0.1wt%とした。   In order to obtain a predetermined electrical conductivity, it is necessary to adjust the solid content concentration which finally becomes a film. In this embodiment, the solid content concentration was set to 0.1 wt%.

スプレー塗布後、この基板を380℃、10分の熱処理を行い特性の安定化を行った。   After spray coating, the substrate was heat-treated at 380 ° C. for 10 minutes to stabilize the characteristics.

電子放出素子の特性を評価した後、基板を破壊してセル内の膜厚分布を測定した結果の代表例を図5に示す。   FIG. 5 shows a typical example of the result of measuring the film thickness distribution in the cell by breaking the substrate after evaluating the characteristics of the electron-emitting device.

帯電防止膜10のセル内(図1の配線9a、9bで囲まれる部分)での膜厚分布測定結果より、電子放出部の設けられたセル中央付近の膜厚は周辺部の半分以下に抑えることができている。以下の画像表示装置の製造方法は、実施例1に同じゆえ、省略する。   From the result of the film thickness distribution measurement inside the cell of the antistatic film 10 (portion surrounded by the wirings 9a and 9b in FIG. 1), the film thickness near the center of the cell where the electron emission portion is provided is suppressed to less than half of the peripheral portion. I can do it. The following manufacturing method of the image display device is the same as that of the first embodiment, and thus the description is omitted.

本実施例においては、基板上の全ての絶縁性表面が高抵抗導電物質よりなる帯電防止膜10により被覆され、電子放出にともなう帯電が効果的に防止されている。   In this embodiment, all the insulating surfaces on the substrate are covered with an antistatic film 10 made of a high-resistance conductive material, thereby effectively preventing electrification due to electron emission.

更に本発明を用いることにより中央付近に形成されている電子放出部上の帯電防止膜の厚みが周囲よりも小さく抑えられていることにより、電子放出効率が低下することも無かった。また、消費電力を十分低減しながら、配線と帯電防止膜(抵抗膜)との電気的接続が確保され、帯電防止機能を十分に得られた。これにより、電子放出素子から高効率な電子放出が安定して得られるとともに、帯電に伴う電子ビームの偏向等もおきず、放電による破壊等も見られなかった。   Further, by using the present invention, the thickness of the antistatic film on the electron emission portion formed near the center is suppressed to be smaller than that of the periphery, so that the electron emission efficiency does not decrease. Further, while sufficiently reducing the power consumption, the electrical connection between the wiring and the antistatic film (resistance film) was ensured, and the antistatic function was sufficiently obtained. As a result, high-efficiency electron emission was stably obtained from the electron-emitting device, the electron beam was not deflected due to charging, and no destruction due to discharge was observed.

本実施例は、実施例4の[工程6]において使用した有機溶媒をnブチルアルコールからエチルアルコールへと変更し、溶媒成分の蒸発速度を速くしたものである。   In this example, the organic solvent used in [Step 6] of Example 4 was changed from n-butyl alcohol to ethyl alcohol, and the evaporation rate of the solvent component was increased.

[工程6]の前後の工程は実施例4と同様であるのでここでの説明は省略する。   Steps before and after [Step 6] are the same as those in Example 4, and thus description thereof will be omitted.

本実施例においても基板の構成、スプレー条件は実施例4と同一とした。   Also in the present embodiment, the configuration of the substrate and the spray conditions were the same as those in the fourth embodiment.

本実施例において形成した帯電防止膜のセル内での膜厚分布基板を分解して測定した結果の代表例を図6に示す。   FIG. 6 shows a representative example of the results of measurement by disassembling the film thickness distribution substrate in the cell of the antistatic film formed in this example.

蒸発速度を速めた溶媒を用いることにより図5と比べて中央と周辺部との膜厚分布比が小さくなってはいるが、中央部の膜厚を周辺部よりも薄くする効果は得られている。   The use of a solvent having an increased evaporation rate reduces the film thickness distribution ratio between the center and the periphery as compared with FIG. 5, but has the effect of making the film thickness in the center thinner than the periphery. I have.

本実施例により、本発明が特定の溶媒成分に限定されるものではないことが確認できた。   This example confirmed that the present invention was not limited to a specific solvent component.

本実施例においても、配線に囲まれたセル内の中央付近に形成されている電子放出部上の帯電防止膜の厚みが周囲よりも小さく抑えられていることにより、電子放出効率が低下することも無かった。また、消費電力を十分低減しながら、配線と帯電防止膜(抵抗膜)との電気的接続が確保され、帯電防止機能を十分に得られた。   Also in the present embodiment, since the thickness of the antistatic film on the electron emission portion formed near the center of the cell surrounded by the wiring is suppressed to be smaller than the surroundings, the electron emission efficiency decreases. There was no. Further, while sufficiently reducing the power consumption, the electrical connection between the wiring and the antistatic film (resistance film) was ensured, and the antistatic function was sufficiently obtained.

尚、以下に素子膜のフォーミング時における切れ残り対策として、電子放出部上に疎水性膜を設けた例について詳述する。概略構成は図1と同様のため、図1を基に説明する。   In the following, an example in which a hydrophobic film is provided on an electron emission portion will be described in detail as a countermeasure for remaining uncut during forming of an element film. Since the schematic configuration is the same as that of FIG.

工程1:絶縁基板として900×600(mm)の青板ガラス基板を用い、有機溶剤等により充分に洗浄後、120℃で乾燥させた。該基板上に、真空成膜技術及びフォトリソグラフィ技術を用いてPtからなる素子電極5,6を形成した。このときのPtの厚みは500Å、素子電極5、6の距離Lは10μmとした。   Step 1: A 900 × 600 (mm) blue plate glass substrate was used as an insulating substrate, washed sufficiently with an organic solvent or the like, and then dried at 120 ° C. The device electrodes 5 and 6 made of Pt were formed on the substrate by using a vacuum film forming technique and a photolithography technique. At this time, the thickness of Pt was 500 °, and the distance L between the device electrodes 5 and 6 was 10 μm.

工程2:次に、材料に銀フォトぺーストインキを用い、スクリーン印刷した後、乾燥させてから、所定のパターンに露光し現像した後480℃前後の温度で焼成してY方向配線9bを形成した。配線の厚さ約10μ、幅50μmである。   Step 2: Next, using silver photopaste as a material, screen printing is performed, then dried, exposed to a predetermined pattern, developed, and baked at a temperature of about 480 ° C. to form a Y-directional wiring 9b. did. The wiring has a thickness of about 10 μm and a width of 50 μm.

工程3:その後、PbOを主成分とする感光性のガラスペーストをスクリーン印刷した後、露光−現像行った後に480℃前後の温度で焼成して、X方向配線9a作成予定箇所に、素子電極5に対応する箇所にコンタクトホールを開けた層間絶縁膜を形成した。この層間絶縁膜の厚みは、全体で約30μmであり、幅は150μmである。   Step 3: Thereafter, a photosensitive glass paste containing PbO as a main component is screen-printed, exposed and developed, and then baked at a temperature of about 480 ° C., so that the element electrode 5 An interlayer insulating film having a contact hole was formed at a location corresponding to. The thickness of the interlayer insulating film is about 30 μm as a whole, and the width is 150 μm.

工程4:更に、絶縁膜の上に、Agぺーストインキをスクリーン印刷した後乾燥させ、この上に再度同様なことを行い2度塗りしてから、480℃前後の温度で焼成してX方向配線9aを形成した。上記絶縁膜を挟んでY方向配線9bと交差しており、絶縁膜のコンタクトホール部分で素子電極5とも接続されている。この配線によって素子電極5は連結されており、パネル化した後は走査電極として作用する。このX方向配線の厚さは、約15μmである。   Step 4: Further, an Ag paste ink is screen-printed on the insulating film and then dried. The same operation is performed again on the insulating film, followed by coating twice, and baking at a temperature of about 480 ° C. in the X direction. The wiring 9a was formed. It intersects with the Y-directional wiring 9b with the insulating film interposed therebetween, and is also connected to the element electrode 5 at a contact hole portion of the insulating film. The element electrodes 5 are connected by these wirings, and function as scanning electrodes after paneling. The thickness of the X-direction wiring is about 15 μm.

工程5:更に、前記XYマトリクス基板に若干の撥水処理を行い基板表面の水の接触角を65°に調整した。   Step 5: Further, the XY matrix substrate was slightly water-repellent to adjust the contact angle of water on the substrate surface to 65 °.

工程6:その後、素子膜形成装置(インクジェット装置)を用いて導電性膜7を形成した。使用したインクは、有機パラジウム含有溶液(パラジウム−プロリン錯体0.15wt%、イソプロピルアルコール15%、エチレングリコール2.0%、ポリビニルアルコール0.05%の水溶液)を使用した。この溶液の液滴を、吐出ヘッドとしてピエゾ素子を用いたインクジェット噴射装置を用い、ドット径が60μmとなるように調整して素子電極間に付与した。その後、この基板を空気中にて350℃で10分間の加熱焼成処理をして酸化パラジウム(PdO)とした。得られた素子膜の平均ドット径は60μm,平均膜厚は8nmであった。   Step 6: Thereafter, the conductive film 7 was formed using an element film forming apparatus (inkjet apparatus). The ink used was an organic palladium-containing solution (aqueous solution of palladium-proline complex 0.15 wt%, isopropyl alcohol 15%, ethylene glycol 2.0%, polyvinyl alcohol 0.05%). Droplets of this solution were applied between element electrodes by adjusting the dot diameter to 60 μm using an inkjet ejector using a piezo element as a discharge head. Thereafter, the substrate was heated and baked at 350 ° C. for 10 minutes in air to obtain palladium oxide (PdO). The average dot diameter of the obtained element film was 60 μm, and the average film thickness was 8 nm.

工程7:更に、上記の素子膜形成装置と同様な装置を使用し、疎水性薄膜を含む溶液をインクとして用いて、導電性膜7上に疎水性薄膜を形成した。使用インクは、イソプロピルアルコールとDDS(ジメチルジエトキシシラン)を少量含有する水溶液を用いた。ドット径は65μmになるように調整した。その後、130℃で10分間の加熱処理を行い、疎水性薄膜とした。疎水性薄膜上の接触角は、70°〜80°になるように調整した。   Step 7: Further, a hydrophobic thin film was formed on the conductive film 7 using an apparatus similar to the above-described element film forming apparatus and using a solution containing the hydrophobic thin film as ink. As the ink used, an aqueous solution containing a small amount of isopropyl alcohol and DDS (dimethyldiethoxysilane) was used. The dot diameter was adjusted to be 65 μm. Thereafter, a heat treatment was performed at 130 ° C. for 10 minutes to obtain a hydrophobic thin film. The contact angle on the hydrophobic thin film was adjusted to be 70 ° to 80 °.

工程8:次いで、スプレー塗布装置を用いて、酸化スズを主成分とする超微粒子を有機溶媒(nブチルアルコール、エタノール,水の混合溶媒)に分散させた溶液を噴霧ノズルを移動させながら基板全域に塗布し、焼成工程等を経て帯電防止膜10を形成する。本実施例において帯電防止膜10の平均的な厚さは30nm、シート抵抗としては1010Ω/□となるように調整して噴霧した後、380℃10分の熱処理を行い帯電防止膜10を形成した。   Step 8: Next, using a spray coating device, a solution in which ultrafine particles containing tin oxide as a main component are dispersed in an organic solvent (a mixed solvent of n-butyl alcohol, ethanol, and water) is moved over the entire substrate while moving the spray nozzle. To form an antistatic film 10 through a baking process and the like. In this example, the antistatic film 10 was sprayed with an average thickness of 30 nm and a sheet resistance of 1010 Ω / □, and then heat-treated at 380 ° C. for 10 minutes to form the antistatic film 10. .

以下、実施例1同様の工程を経て、画像表示装置を作製した。   Hereinafter, an image display device was manufactured through the same steps as in Example 1.

本実施例の製造方法により以上の如く作製した電子放出素子は、フォーミング工程における素子膜7の切れ残りが無く、素子膜7のつながった部分が残ることに起因した漏れ電流が無いため、素子特性のばらつきは少ない。   The electron-emitting device manufactured as described above by the manufacturing method of the present embodiment has no leakage current due to the remaining of the element film 7 in the forming step and the remaining of the connected portion of the element film 7. Is small.

又、基板上の絶縁性表面が高抵抗導電物質よりなる帯電防止膜10により効果的に被覆され、電子放出にともなう帯電が防止されているため、各電子放出素子の電子放出特性は極めて安定で、安定した画像を表示し、電子ビームの偏向等もおきず、放電による破壊等も見られなかった。   In addition, since the insulating surface on the substrate is effectively covered with the antistatic film 10 made of a high-resistance conductive material to prevent electrification due to electron emission, the electron emission characteristics of each electron emission element are extremely stable. A stable image was displayed, no electron beam deflection occurred, and no destruction due to electric discharge was observed.

このため、良好な画像表示装置を歩留まりよく得ることができた。   Therefore, a good image display device can be obtained with high yield.

本件発明の帯電防止膜(抵抗膜)を、他のマトリクス配置された電子源構成に対して、適応した例について述べる。尚、電子現構成以外は、実施例1と同様ゆえ、説明を省略する。   An example in which the antistatic film (resistive film) of the present invention is applied to another electron source configuration arranged in a matrix will be described. Note that the configuration other than the electronic current configuration is the same as that of the first embodiment, and a description thereof will be omitted.

図11は基板表面を上から見たときの平面配置図、図12は、図11の破線A−A‘での断面図である。図11、12において101は基板ガラス、102は共通配線電極(走査配線)、103は層間絶縁層、104a、104bは共通配線電極(信号配線)、105a、105bはゲート電極(引き出し電極)、106は電子放出部であるカーボンナノチューブ、106a、106bはカーボンナノチューブの集合体、107は本発明による帯電防止膜、108はコンタクトホールである。   11 is a plan view of the substrate surface when viewed from above, and FIG. 12 is a cross-sectional view taken along a broken line AA # in FIG. 11 and 12, 101 is a substrate glass, 102 is a common wiring electrode (scanning wiring), 103 is an interlayer insulating layer, 104a and 104b are common wiring electrodes (signal wiring), 105a and 105b are gate electrodes (lead electrodes), 106 Is a carbon nanotube as an electron emitting portion, 106a and 106b are aggregates of carbon nanotubes, 107 is an antistatic film according to the present invention, and 108 is a contact hole.

本実施例では以下のように作製された。
1.ガラス基板(PD200)101を用いて、表面に厚さ500nmITOを蒸着し、ホトリソグラフィー技術を用いて幅600μmの走査共通配線電極102を形成した。
2.次に酸化鉛とシリカを主成分とする厚さ約10μmの層間絶縁層103を塗布、焼成工程を経て形成した。
3.次にコンタクトホール108をホトリソグラフィー技術を用いて直径約150μmの孔を層間絶縁層103に形成した。
4.基板全面に厚さ約1μmのクロムを全面に蒸着により形成した後、ホトリソグラフィー技術を用いて104a、104bの共通配線電極(信号線)と105a、105bのゲート電極(引き出し電極)を同時に形成した。
5.カーボンナノチューブ106を含み、有機材料、無機材料、感光性有機材料を適当に含む印刷用ペースト材料を用いて、電子放出部となる106a、106bのカーボンナノチューブの集合体を104a、104bの一部に印刷形成した。この後、基板裏面から透過される光を用いたホトリソグラフィーにより精密な形状に形成した。
6.帯電防止膜は実施例1と同様の方法で作製した。
In this example, the device was manufactured as follows.
1. Using a glass substrate (PD200) 101, ITO having a thickness of 500 nm was deposited on the surface, and a scanning common wiring electrode 102 having a width of 600 μm was formed using photolithography technology.
2. Next, an interlayer insulating layer 103 containing lead oxide and silica as main components and having a thickness of about 10 μm was applied and formed through a firing step.
3. Next, a contact hole 108 having a diameter of about 150 μm was formed in the interlayer insulating layer 103 by photolithography.
4. After chromium having a thickness of about 1 μm was formed on the entire surface of the substrate by vapor deposition, common wiring electrodes (signal lines) 104a and 104b and gate electrodes (lead electrodes) 105a and 105b were simultaneously formed by photolithography. .
5. Using a printing paste material containing a carbon nanotube 106 and appropriately containing an organic material, an inorganic material, and a photosensitive organic material, an aggregate of the carbon nanotubes 106 a and 106 b serving as electron emission portions is formed in a part of 104 a and 104 b. Print formed. Thereafter, a precise shape was formed by photolithography using light transmitted from the back surface of the substrate.
6. The antistatic film was produced in the same manner as in Example 1.

本発明の手法によると図12から分かるように、帯電防止膜107は電極と電極の間、あるいはコンタクトホール内において、水平な表面領域と電極(導体)等の端との接続部がその他の帯電防止膜形成厚さよりも比較的厚みを持って接続されることで、消費電力を抑えながら、確実に帯電を防止することが可能となった。   According to the method of the present invention, as can be seen from FIG. 12, the antistatic film 107 is formed between the electrodes or in the contact hole, and the connection between the horizontal surface area and the end of the electrode (conductor) is formed by another charge. Since the connection is made relatively thicker than the thickness of the prevention film, charging can be reliably prevented while suppressing power consumption.

特に本件では、電子源形成領域106a,106bとゲート電極105a、105bとの間、及びゲート電極105a、105bと信号線104a、104bの間は本件発明の構成となっていた。   In particular, in the present case, the configuration of the present invention is between the electron source formation regions 106a and 106b and the gate electrodes 105a and 105b, and between the gate electrodes 105a and 105b and the signal lines 104a and 104b.

本素子に帯電防止処理をしない場合は、一定の電子放出電流を得ようとすると、時間と共に次第に駆動電圧の上昇だけでなく、ビーム位置の変動もあったが、本件の構成により一定の駆動電圧で駆動することが出来た。また得られた電子ビームによる蛍光スポット位置も長時間に渡り変動することは無かった。   If this device is not subjected to antistatic treatment, in order to obtain a constant electron emission current, not only the drive voltage gradually increased with time, but also the beam position fluctuated. Was able to be driven. Also, the position of the fluorescent spot by the obtained electron beam did not fluctuate over a long period of time.

本件発明の帯電防止膜(抵抗膜)を、他のマトリクス配置された電子源構成に対して、適応した例について述べる。尚、電子現構成以外は、実施例1と同様ゆえ、説明を省略する。   An example in which the antistatic film (resistive film) of the present invention is applied to another electron source configuration arranged in a matrix will be described. Note that the configuration other than the electronic current configuration is the same as that of the first embodiment, and a description thereof will be omitted.

図13は基板表面を上から見たときの平面配置図、図14は図13の破線A−A‘での断面図である。図13,14において111は基板ガラス、112は共通配線電極(走査配線)、113は層間絶縁層、114a、114bはカソード電極、115a、115bはゲート電極(引き出し電極)、116は電子放出部であるグラファイトナノファイバ、116a、116bはグラファイトナノファイバの集合体、117は本発明による帯電防止膜、118は共通配線電極(信号配線)である。   FIG. 13 is a plan layout view when the substrate surface is viewed from above, and FIG. 14 is a sectional view taken along a broken line AA # in FIG. 13 and 14, 111 is a substrate glass, 112 is a common wiring electrode (scanning wiring), 113 is an interlayer insulating layer, 114a and 114b are cathode electrodes, 115a and 115b are gate electrodes (extraction electrodes), and 116 is an electron emission portion. Certain graphite nanofibers, 116a and 116b are aggregates of graphite nanofibers, 117 is an antistatic film according to the present invention, and 118 is a common wiring electrode (signal wiring).

本実施例では以下のように作製された。
1.ガラス基板(PD200)111を用いて、表面に厚さ100nmTiNを蒸着し、ホトリソグラフィー技術を用いて114a、114bのカソード電極と115a、115bのゲート電極(引き出し電極)を同時に形成した。
2.銀の印刷用ペーストを用いて厚さ約1μmの共通配線電極(信号配線)118a、118bを印刷、焼成工程を経て形成した。
3.酸化鉛とシリカを主成分とする印刷用ペーストを用いて厚さ約20μmの層間絶縁層113a、113bを印刷し、焼成工程を経て形成した。
4.銀の印刷用ペーストを用いて厚さ約2μmの共通配線電極(走配線)112を印刷、焼成工程を経て形成した。
5.PdCoからなる触媒超微粒子をカソード電極114上に分散塗布し、Arによるドライエッチングを行ない、カソード電極の一部領域に触媒を形成した。
6.アセチレンガス、水素ガスを用いて減圧熱CVDにより触媒超微粒子を介しておよそ550℃でグラファイトナノファイバーを生成させた。この結果グラファイトナノファイバーの集合体からなるカソード領域116a、116bが形成された。なお、本件ではグラファイトナノファイバ−とカーボンナノチューブでは炭素の六角網面の構成が異なっているため、グラファイトナノファイバーとカーボンナノチューブを区別して呼んでいる。
7.最後に帯電防止膜は実施例6と同様の方法により作製した。
In this example, the device was manufactured as follows.
1. Using a glass substrate (PD200) 111, TiN having a thickness of 100 nm was deposited on the surface, and cathode electrodes 114a and 114b and gate electrodes (extraction electrodes) 115a and 115b were simultaneously formed by photolithography.
2. Common wiring electrodes (signal wiring) 118a and 118b having a thickness of about 1 μm were formed using a silver printing paste by printing and firing.
3. The interlayer insulating layers 113a and 113b having a thickness of about 20 μm were printed using a printing paste containing lead oxide and silica as main components, and formed through a firing step.
4. Using a silver printing paste, a common wiring electrode (running wiring) 112 having a thickness of about 2 μm was formed through a printing and firing process.
5. Ultrafine catalyst particles made of PdCo were dispersed and applied on the cathode electrode 114, and dry-etched with Ar to form a catalyst in a partial region of the cathode electrode.
6. Graphite nanofibers were generated at about 550 ° C. through ultrafine catalyst particles by low pressure thermal CVD using acetylene gas and hydrogen gas. As a result, cathode regions 116a and 116b composed of an aggregate of graphite nanofibers were formed. In the present case, graphite nanofibers and carbon nanotubes are different from each other because the structure of the hexagonal mesh plane of carbon is different between graphite nanofibers and carbon nanotubes.
7. Finally, an antistatic film was produced in the same manner as in Example 6.

本件構成においてもカソード−ゲート電極間、印刷により形成された電極間、及びカソード電極と印刷配線、ゲート電極と印刷配線のいずれの箇所の帯電防止膜(抵抗膜)においても、電極、配線等の導体との接続部が他の領域に比べて厚い状態で接続されていた。   Also in the present configuration, the antistatic film (resistive film) between the cathode and the gate electrode, between the electrodes formed by printing, and between the cathode electrode and the printed wiring, and between the gate electrode and the printed wiring, is formed of the electrode, the wiring, etc. The connection with the conductor was thicker than in other regions.

この結果、実施例6と同様に、駆動電圧の上昇をおさえ、ビーム位置の変動が抑えられる結果が得られた。   As a result, similar to the sixth embodiment, a result was obtained in which the increase in the driving voltage was suppressed and the fluctuation of the beam position was suppressed.

本発明の電子放出素子の部分鳥瞰図Partial bird's-eye view of the electron-emitting device of the present invention 本発明を用いた画像表示装置の概略図Schematic diagram of an image display device using the present invention フォーミング電圧波形の説明図Diagram of forming voltage waveform 図1の部分断面図Partial sectional view of FIG. 実施例4の抵抗膜の膜厚分布を説明する図FIG. 8 is a view for explaining the thickness distribution of the resistance film according to the fourth embodiment. 実施例5の抵抗膜の膜厚分布を説明する図FIG. 10 is a view for explaining the film thickness distribution of the resistance film according to the fifth embodiment. 帯電防止膜の課題を説明する第一の例を説明する図The figure explaining the 1st example explaining the problem of an antistatic film 帯電防止膜の課題を説明する第二の例を説明する図The figure explaining the 2nd example explaining the problem of an antistatic film 帯電防止膜の課題を説明する第三の例を説明する図The figure explaining the 3rd example explaining the problem of an antistatic film 本発明の帯電防止膜の一例を説明する図FIG. 3 illustrates an example of an antistatic film of the present invention. 実施例6の電子源構造を説明する図FIG. 9 is a view for explaining an electron source structure according to a sixth embodiment. 図11のA−A'断面を説明する図The figure explaining the AA 'cross section of FIG. 実施例7の電子源構造を説明する図FIG. 9 is a view for explaining an electron source structure according to a seventh embodiment. 図13のA−A'断面を説明する図FIG. 13 illustrates a cross section taken along line AA ′ of FIG. 13.

符号の説明Explanation of reference numerals

4 基板
5,6 素子電極
7 導電性薄膜
8 電子放出部
9a Y方向配線
9b X方向配線
10 抵抗膜(帯電防止膜)
11 導体
12 絶縁基板
13 抵抗膜(帯電防止膜)
14 接続領域における抵抗膜の厚み
29 リアプレート
30 枠
31 ガラス基板
32 蛍光膜
33 メタルバック
34 フェースプレート
35 画像表示装置
101 基板ガラス
102 共通配線電極(走査配線)
103 層間絶縁層
104 共通配線電極(信号配線)
105 ゲート電極
106 カーボンナノチューブ
107 帯電防止膜(抵抗膜)
108 コンタクトホール
111 基板ガラス
112 共通配線電極(走査配線)
113 層間絶縁層
114 カソード電極
115 ゲート電極
116 グラファイトナノファイバ
117 帯電防止膜(抵抗膜)
118 共通配線電極(信号配線)
DESCRIPTION OF SYMBOLS 4 Substrate 5, 6 Device electrode 7 Conductive thin film 8 Electron emission part 9a Y direction wiring 9b X direction wiring 10 Resistive film (antistatic film)
Reference Signs List 11 conductor 12 insulating substrate 13 resistive film (antistatic film)
14 Resistive film thickness in connection region 29 Rear plate 30 Frame 31 Glass substrate 32 Fluorescent film 33 Metal back 34 Face plate 35 Image display device 101 Substrate glass 102 Common wiring electrode (scanning wiring)
103 interlayer insulating layer 104 common wiring electrode (signal wiring)
105 gate electrode 106 carbon nanotube 107 antistatic film (resistive film)
108 contact hole 111 substrate glass 112 common wiring electrode (scanning wiring)
113 interlayer insulating layer 114 cathode electrode 115 gate electrode 116 graphite nanofiber 117 antistatic film (resistive film)
118 common wiring electrode (signal wiring)

Claims (6)

絶縁性の基体上に、導体と該導体に接続した抵抗膜とを備える電子デバイスであって、前記抵抗膜の厚さは、前記導体との接続領域において他の領域よりも厚い部分を有することを特徴とする電子デバイス。   An electronic device comprising, on an insulating substrate, a conductor and a resistive film connected to the conductor, wherein the resistive film has a thicker portion in a connection region with the conductor than another region. An electronic device characterized by the above. 絶縁性の基体上に、電子放出部と該電子放出部と電気的に接続した導体と該導体に接続した抵抗膜とを備える電子源であって、前記抵抗膜の厚さは、前記導体との接続領域において他の領域よりも厚い部分を有することを特徴とする電子源。   An electron source comprising an electron-emitting portion, a conductor electrically connected to the electron-emitting portion, and a resistive film connected to the conductor on an insulating substrate, wherein the thickness of the resistive film is An electron source having a thicker portion in the connection region than in the other region. 前記電子放出部が、カーボンナノチューブから構成されることを特徴とする請求項2に記載の電子源。   3. The electron source according to claim 2, wherein the electron emission section is made of a carbon nanotube. 前記電子放出部が、グラファイトナノファイバから構成されることを特徴とする請求項2に記載の電子源。   The electron source according to claim 2, wherein the electron emission unit is made of a graphite nanofiber. 電子デバイス基板の製造方法であって、
表面に絶縁領域と導電領域を有する基板を用意する工程と、
導体領域の接触角を80°よりも小さくする表面処理工程と
表面処理された基板の導体領域と絶縁領域に跨るように抵抗膜を形成する工程とを有することを特徴とする電子デバイス基板の製造方法。
A method for manufacturing an electronic device substrate, comprising:
A step of preparing a substrate having an insulating region and a conductive region on the surface,
A method of manufacturing an electronic device substrate, comprising: a surface treatment step of making a contact angle of a conductor region smaller than 80 °; and a step of forming a resistive film over a conductor region and an insulation region of a surface-treated substrate. Method.
電子デバイス基板の製造方法であって、絶縁性の基板上の一部に、複数の電子放出素子と、該電子放出素子を駆動する複数の多孔質性を有する配線とを形成する工程と、電子放出素子及び多孔質配線の形成された絶縁性基板表面上に該配線及び該絶縁性基板表面上に跨るように導電性の溶液を塗布、乾燥し、抵抗膜を形成する工程とを有し、前記導電性溶液の塗布量は、前記多孔質配線の吸水量の飽和量以上であることを特徴とする電子デバイス基板の製造方法。   A method for manufacturing an electronic device substrate, comprising: forming a plurality of electron-emitting devices and a plurality of porous wirings for driving the electron-emitting devices on a part of an insulating substrate; A step of applying a conductive solution on the surface of the insulating substrate on which the emission element and the porous wiring are formed so as to straddle the wiring and the surface of the insulating substrate, drying and forming a resistive film, The method of manufacturing an electronic device substrate, wherein an amount of the conductive solution applied is equal to or greater than a saturated amount of water absorption of the porous wiring.
JP2003434541A 2002-12-26 2003-12-26 Electronic device, and picture image display device using same Withdrawn JP2004221075A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003434541A JP2004221075A (en) 2002-12-26 2003-12-26 Electronic device, and picture image display device using same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002377085 2002-12-26
JP2003434541A JP2004221075A (en) 2002-12-26 2003-12-26 Electronic device, and picture image display device using same

Publications (2)

Publication Number Publication Date
JP2004221075A true JP2004221075A (en) 2004-08-05
JP2004221075A5 JP2004221075A5 (en) 2007-02-15

Family

ID=32911152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003434541A Withdrawn JP2004221075A (en) 2002-12-26 2003-12-26 Electronic device, and picture image display device using same

Country Status (1)

Country Link
JP (1) JP2004221075A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269254A (en) * 2005-03-24 2006-10-05 Seiko Epson Corp Electron-emitting element substrate and manufacturing method of the electron-emitting element substrate, as well as display device, and electronic equipment
JP2009099384A (en) * 2007-10-17 2009-05-07 Hitachi Ltd Image display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269254A (en) * 2005-03-24 2006-10-05 Seiko Epson Corp Electron-emitting element substrate and manufacturing method of the electron-emitting element substrate, as well as display device, and electronic equipment
JP2009099384A (en) * 2007-10-17 2009-05-07 Hitachi Ltd Image display device

Similar Documents

Publication Publication Date Title
US7442404B2 (en) Electronic device, electron source and manufacturing method for electronic device
US7312561B2 (en) Electron-emitting device, electron source, and method for manufacturing image displaying apparatus
EP0789383B1 (en) Method of manufacturing electron-emitting device, electron source and image-forming apparatus and method of examining the manufacturing
JP3634702B2 (en) Electron source substrate and image forming apparatus
JP3323851B2 (en) Electron emitting element, electron source using the same, and image forming apparatus using the same
KR100395602B1 (en) Manufacture method for electron-emitting device, electron source, and image-forming apparatus
JP3323852B2 (en) Electron emitting element, electron source using the same, and image forming apparatus using the same
EP1288994B1 (en) Production method of an image display apparatus
EP2120246A2 (en) Electron-emitting device and image display apparatus
EP1413561B1 (en) Manufacturing method of airtight container, manufacturing method of image display device, and bonding method
JP2000208033A (en) Nonevaporative getter, its manufacture, and image forming device
JP2004221075A (en) Electronic device, and picture image display device using same
JP2002358874A (en) Manufacturing method of electron source and image forming device
JP2003068192A (en) Image forming device and manufacturing method thereof
JP2002313220A (en) Electron emission element, manufacturing method of electron source and imaging device
JP2003045321A (en) Manufacturing method of electron emission element, electron source and image formation equipment
KR20120058136A (en) Metal-carbon nanotube composite powder, metal-carbon nanotube composite paste, and field emission device using the same
JP3943864B2 (en) Electron source substrate, manufacturing method thereof, and image forming apparatus using electron source substrate
JP2000231876A (en) Electron emitting element, electron source, image forming device, and their manufacture
JP2002208343A (en) Electron emission element, glass substrate for electron emission element, electron source and image forming device
JP2005353463A (en) Electron emitting element, electron source, and image forming apparatus
JP2005228508A (en) Formation method of thin film, spacer and image display device
JP2004111363A (en) Image display device and its manufacturing method
JP2002216614A (en) Electron source substrate and its manufacturing method and image generator using it
JP2005254052A (en) Film formation method onto substrate having recess/projection structure surface and method for manufacturing atmospheric pressure support member of image formation device using it

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061221

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061221

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20071025