【０００１】
【発明の属する技術分野】
本発明は、小型軽量の電子機器などに搭載して好適な、いわゆるチップスケールパッケージ（ＣＳＰ）型半導体装置に関し、特に、高い放熱効果を備えた半導体チップ、半導体装置及びそれらの製造方法に関するものである。
【０００２】
【従来の技術】
先ず、従来技術の半導体装置の構成、構造を説明する。
【０００３】
従来技術のＣＳＰ型などの半導体装置は、その小型、薄型、軽量などにより、携帯電話機、ＰＤＡなどの小型のＩＴ機器に大いに貢献していた。しかし、そのような小型のＩＴ機器の高機能化、高速化に伴い、半導体装置も機能が向上した結果、前記のようなＣＳＰ型半導体装置からの発熱が大きな問題となりつつある。
【０００４】
この発熱問題を解決する半導体装置としては、図５に示したような構成、構造のものがある。図５において、符号１０は全体として半導体装置を指す。この半導体装置１０は、ケース２０と、このケースに収容された半導体チップＳと、この半導体チップＳの発熱を放熱する放熱部材３０とから構成されている。
【０００５】
ケース２０は、その中央部に比較的小口径の開口２１が形成されており、その開口２１に望んで段部２２、２３が形成され、段部２３に比較的大口径の開口２４が形成されている。このケース２０の比較的小口径の開口２１側には、この開口２１を閉鎖する熱伝導性の蓋２５があり、この蓋２５の中央部は開口２１内にはまり、半導体チップＳを固定する比較的厚い板の載置台２６が、この外周は比較的厚みが薄く、開口２１の外側に係合する縁部２７が形成されているものである。また、一方の比較的大口径の開口２４は厚みが均一な板体のキャップ２８で閉鎖される構造となっている。段部２３の下面には複数本のピン２９が植設されている。
【０００６】
半導体チップＳは蓋２５の載置台２６に固定され、開口２１の内部に納められるように蓋２５の縁部２７が開口２１の外周の外方に係合させて、開口２１を閉鎖している。半導体チップＳの各電極バンプ（不図示）はピン２９に接続されている段部２２の電極ランド（不図示）に金ワイヤＷで半田付けされている。下方の開口２４をキャップ２８で閉鎖される。このようにして半導体チップＳはパッケージされている。
【０００７】
放熱部材３０は水平な基板３１の中央部に垂直に植設されている支柱３２で支持されている複数枚の熱伝導性プレート３３が所定の間隔で水平に形成された構造のものである。
【０００８】
この半導体装置１０は図５において蓋２５の上面に放熱部材３０の基板３１が接着剤などで固定されて構成されている。
【０００９】
従って、この半導体装置１０は、半導体チップＳなどからの発熱を蓋２５、接着剤を介して放熱部材３０の基板３１から各プレート３３に熱伝導し、各プレート３３から放熱されるものである。
【００１０】
【発明が解決しようとする課題】
しかし、このような構成、構造の半導体装置１０は大きくなり、重く、小型電子機器には不向きである。また、この半導体装置１０の構造では、図５で○で囲んで示したように、半導体チップＳと放熱部材３０とが接着剤で貼り付けられた構造となっている。接着剤は主原料がエポキシなどの有機樹脂であることから熱伝導度が数Ｗ／ｍ・Ｋであり、この部分で大きな熱抵抗となり、放熱部材へ熱が伝わりにくくなり、放熱効果が低い。
【００１１】
このように従来技術の半導体装置では、放熱を重視すると大きく重くなり、一方、小型化した半導体装置では放熱性がよくないという課題がある。
【００１２】
本発明はこのような課題を解決しようとするものであって、小型、軽量、薄型の電子機器に用いて好適な厚みが薄くて高放熱性を備えた半導体チップ、半導体装置及びそれらの製造方法を得ることを目的とするものである。
【００１３】
【課題を解決するための手段】
それ故、前記課題を解決するために、請求項１に記載の発明の半導体チップは半導体基板の集積回路が形成されているアクティブ面とは反対側の裏面の前記半導体基板に放熱素子が一体化されて形成されていることを特徴とする。
【００１４】
そして、請求項２に記載の発明の半導体チップでは、請求項１に記載の半導体チップにおける前記放熱素子の表面に補強用金属膜が被覆されていることを特徴とする。
【００１５】
また、請求項３に記載の発明の半導体チップの製造方法は、半導体ウェーハのアクティブ面に所定の間隔でマトリックス状配列で複数個の所望の集積回路を形成し、それらの集積回路が形成された半導体ウェーハの裏面に前記各集積回路に悪影響を与えない深さで複数本の溝を各集積回路毎に形成し、その後、前記各集積回路及び放熱素子毎にダイシングして、個片の半導体チップを得ることを特徴とする。
【００１６】
そしてまた、請求項４に記載の発明の半導体チップの製造方法は、請求項３に記載の半導体チップの製造方法における前記各放熱素子の表面に補強用金属膜を被覆することを特徴とする。
【００１７】
更に、請求項５に記載の発明の半導体装置は、半導体基板のアクティブ面に集積回路が形成され、それら各集積回路に接続された電極パッドが形成されているアクティブ面と、そのアクティブ面とは反対側の裏面の前記半導体基板に放熱素子が一体化されて形成された半導体チップが、電子回路基板に形成されている電極ランドに接続されていることを特徴とする。
【００１８】
更にまた、請求項６に記載の発明の半導体装置の製造方法は、複数の電極ランドを含む配線が予め形成されている電子回路基板を用意し、集積回路が形成され、それら各集積回路に接続された複数の電極パッドが形成されている半導体基板のアクティブ面とは反対側の裏面の前記半導体基板に放熱素子が一体化されて形成された半導体チップを、その前記各電極パッドが前記各電極ランドに対応するように載置し、加熱、加圧、或いは超音波などの手段を用いて、またはそれら複数の手段を組み合わせて用いることによって前記各電極バンプを前記各電極ランドに接続して前記電子回路基板上に実装することを特徴とする。
【００１９】
従って、請求項１に記載の発明によれば、集積回路が形成されている半導体基板の裏面に放熱素子が直接形成されていることから放熱効果が大幅に向上させることができる。
【００２０】
そして請求項２に記載の発明によれば、形成された放熱素子の機械的強度を補強用金属膜で補強することができる。
【００２１】
また、請求項３に記載の発明によれば、マトリックス状配列で複数個の所望の集積回路が形成されているダイシング前の半導体ウェーハの裏面の半導体基板に複数本の溝を形成する工程を追加することのみで放熱素子が形成された半導体チップを得ることができる。
【００２２】
そしてまた、請求項４に記載の発明によれば、半導体ウェーハ状態で形成されているそれぞれの放熱素子の表面に補強用金属膜を被覆したことにより、個々の半導体チップにダイシングする時に各放熱素子を損傷することを防止できる。
【００２３】
更に、請求項５に記載の発明によれば、電子回路基板から放熱素子を含めた非常に薄い半導体装置を得ることができる。
【００２４】
更にまた、請求項６に記載の発明によれば、本発明の半導体チップをフェイスダウン接続方法で、その各電極パッドを電子回路基板に形成されたそれぞれの電極ランドに接続して実装することができる。
【００２５】
【発明の実施の形態】
以下、図を用いて、本発明の一実施形態の半導体チップ、半導体装置及びそれらの製造方法を順次説明する。
【００２６】
図１は本発明の一実施形態の半導体チップを示していて、同図Ａはその放熱素子が形成されている側（裏面或いは背面）から見た平面図、同図Ｂはその集積回路が形成されているアクティブ面から見た平面図、同図Ｃは同図ＡのＡ−Ａ線上における断面図、図２は図１に示した本発明の一実施形態の半導体チップの製造方法を示す一部工程図、図３は一実施形態の半導体装置を示していて、同図Ａはその放熱素子が形成されている側（裏面或いは背面）から見た平面図、同図Ｂは同図ＡのＡ−Ａ線上における断面図、そして図４は図３に示した半導体装置の製造方法を示す工程図である。
【００２７】
先ず、図１を用いて本発明の一実施形態の半導体チップを説明する。
【００２８】
図１において符号Ｓは本発明の一実施形態の半導体チップを指す。この半導体チップＳは、例えば、シリコン単結晶などの半導体基板１のアクティブ面２に集積回路が形成されており、そのアクティブ面２とは反対側の裏面３の前記半導体基板１に複数の放熱フィン４からなる放熱素子５が直接形成された構造のものである。そしてアクティブ面２には集積回路に接続されている複数の電極パッド７が所定の間隔で形成されている。これらの電極パッド７には後記する電極バンプが形成される。また、それぞれの放熱フィン４の表面に１〜２μｍの厚さ金属膜、例えば、金（Ａｕ）、銅（Ｃｕ）などの金属が放熱フィン４の補強用として被覆されている。
【００２９】
次に、図２を参照しながら本発明の半導体チップＳの製造方法を説明する。
【００３０】
図２において符号１００は半導体ウェーハを指す。この半導体ウェーハ１００のアクティブ面２には、所定の間隔でマトリックス状配列で複数個の所望の集積回路が形成されているものである。この半導体ウェーハ１００のアクティブ面２とは反対側の裏面３に前記各集積回路に悪影響を与えない深さで複数本の溝を各集積回路毎に形成する。
【００３１】
寸法の一例を挙げるならば、半導体ウェーハ１００の厚みが６２５μｍであれば、縦横に幅が２５０μｍ、ピッチが５００μｍで深さが４００μｍの溝をダイシングツールＴｄで切削する。そして図示していない工程で金（Ａｕ）、銅（Ｃｕ）などの金属を１〜２μｍの厚みで蒸着し、半導体基板１に用いられる機械的に脆いシリコン単結晶の放熱フィン４を補強する。
【００３２】
その後、その半導体ウェーハ１００を反転して各集積回路が形成されているアクティブ面２から通常通りダイシングすることによって、図１に示した本発明の個片の半導体チップＳが得られる。
【００３３】
次に、図３を参照しながら、本発明の一実施形態の半導体装置の構成、構造を説明する。
【００３４】
図３において、符号２００は全体として本発明の半導体装置を指す。この半導体装置２００は、電子回路基板２１０と本発明の半導体チップＳとから構成されている。電子回路基板２１０はインターポーザーのような基板であってもよく、その表面には複数の配線回路（不図示）と電極パッド（不図示）が、そしてこれらにバイアホールなどで接続された配線回路（不図示）と電極パッド２１１が所望の配列で予め形成されている。また、後に、電極パッド２１１の表面に電極バンプ（不図示）を形成してもよい。また、電子回路基板の表面には異方性導電膜２２０が被覆されており、半導体チップＳはこの異方性導電膜２２０を介して半導体チップＳが、その複数の電極パッド７に形成されている金製の電極バンプ８が電極パッド（不図示）に接続されている。
【００３５】
次に、図４を参照しながら、前記本発明の半導体装置２００の製造方法を説明する。
【００３６】
図４Ａにおいて、半導体ウェーハ１００からダイシングして個片化された半導体チップＳの全ての電極パッド７｛図４（ｂ）｝の表面にボンディングツールＴｂ｛図４（ａ）｝を用いて、例えば、金（Ａｕ）の電極バンプ８を形成する。符号８ａはボンディングツールＴｂの中心を通って供給される金ワイヤを指す。
【００３７】
次に、同図Ｂに半導体チップＳを実装しようとする電子回路基板２１０を示した。この電子回路基板２１０の表面には、実装しようとする半導体チップＳの電極バンプ８の数、間隔に対応して複数の電極ランド２１２や配線が予め形成されている。電極ランド２１２は銅箔をエッチングして形成し、その上に金メッキを施して形成されている。そしてそれらの電極ランド２１２を含んで電子回路基板２１０上に異方性導電膜２２０を被覆しておく。
【００３８】
電子回路基板２１０の厚みは、例えば、０．２〜０．６μｍ程度であり、異方性導電膜２２０の厚みは、例えば、３０〜５０μｍ程度である。
【００３９】
次に、半導体チップＳを電子回路基板２１０の所定の位置に実装する。半導体チップＳの各電極バンプ８が異方性導電膜２２０を介して電子回路基板２１０の各電極ランド２１２に位置するように載置し、その載置した半導体チップＳの放熱素子５側から、その半導体チップＳを電子回路基板２１０へ加熱加圧ツールＴｈで加熱しながら加圧し、前記異方性導電膜２２０を溶融、硬化させて各電極バンプ６を各電極ランド２１２に接続する。このようにして電子回路基板２１０上に実装することができる。
【００４０】
図４Ｄに１個の電極バンプ８が電子回路基板２１０上の電極ランド２１２に接続されている部分を拡大して示した。なお、電子回路基板２１０上の電極ランド２１２や配線（不図示）が形されていない部分にはソルダーレジスト２１３で被覆されている。更に、半導体チップＳのアクティブ面２はパッシベーション層９で保護されている。
【００４１】
以上、説明したように、本発明の半導体チップ及び半導体装置によれば、半導体基板を加工した放熱素子は、その面積が放熱素子を加工していない従来の半導体チップに比べ、放熱対象の空気との接触面積を大きく向上させることができる。
【００４２】
また、本発明の半導体チップの半導体基板は一般にシリコン（Ｓｉ）であり、その熱伝導度は約１５０Ｗ／ｍ・Ｋであり、一般的に使用される放熱部材のニッケル（Ｎｉ）の熱伝導度９０．５Ｗ／ｍ・Ｋと比較すると遙かに放熱性が優れている。
【００４３】
更にまた、本発明の半導体チップＳにおける放熱素子５のサイズはベアチップと同一面積であり、小面積化ができる。
【００４４】
従って、小型、軽量、薄型の電子機器に用いて好適な高放熱性を備えた半導体チップ及びチップスケールパッケージの半導体装置を得ることができる。
【００４５】
前記の実施形態の半導体装置では、本発明の半導体チップを異方性導電膜を介して電子回路基板の電極パッドに接続したが、半田接合型のフリップチップ接続構造を採ってもよい。
【００４６】
また、超音波によるフェイスダウン接合、バンプレスでのフェイスダウン接合などの接続構造を採ってもよい。
【００４７】
更にまた、本発明の半導体装置の電極はランドグリッドアレイ（ＬＧＡ）型以外にボールグリッドアレイ（ＢＧＡ）型であってもよいことを付言しておく。
【００４８】
【発明の効果】
以上の説明から明らかなように、本発明の半導体チップによれば、同一の半導体基板の一方の面に集積回路が、他方の面に放熱素子が形成されており、それら両者間には接着剤も介在することなく一体的に形成されていることから、集積回路から発生する熱の放熱性が極めて高く、しかも全体の面積を半導体チップの面積と同一にできるため、小型化を図ることができ、また、全体の厚みも極めて薄く形成することができる。無論、半導体チップと同一の重さであり、軽量化がはかれる。
【００４９】
更に、本発明の半導体チップをマザーボードのような電子回路基板に直接実装した構造であっても、フリップチップ接続構造で実装すれば、全体の厚みも極めて薄くできる。
【００５０】
更にまた、本発明の半導体装置の面積は従来のものと同一か、それよりも小面積化できるので、小型、軽量、薄型の電子機器へ搭載し易い。
【００５１】
そして更にまた、これらの製造方法においても、特に半導体チップの製造に当たっては、既存の設備を用いることで製造でき、それも半導体基板の裏面に溝を形成し、補強用金属膜を施す工程を追加するのみで、容易に本発明の半導体チップを得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態の半導体チップを示していて、同図Ａはその放熱素子が形成されている側（背面或いは裏面）から見た平面図、同図Ｂはその集積回路が形成されているアクティブ面から見た平面図、同図Ｃは同図ＡのＡ−Ａ線上における断面図である。
【図２】図１に示した本発明の一実施形態の半導体チップの製造方法を示す一部工程図である。
【図３】一実施形態の半導体装置を示していて、同図Ａはその放熱素子が形成されている側（背面或いは裏面）から見た平面図、同図Ｂは同図ＡのＡ−Ａ線上における断面図である。
【図４】図３に示した半導体装置の製造方法を示す工程図である。
【図５】従来技術の半導体装置の断面図である。
【符号の説明】
Ｓ…本発明の一実施形態の半導体チップ、１…半導体基板、２…半導体基板のアクティブ面、３…半導体基板の裏面、４…放熱フィン、５…放熱素子、６…金属膜、７…電極パッド、８…電極バンプ、８ａ…金ワイヤ、９…パッシベーション層、１００…半導体ウェーハ、２１０…電子回路基板、２１１…電極パッド、２１２…電極ランド、２１３…ソルダーレジスト、２２０…異方性導電膜、Ｔｄ…ダイシングツール、Ｔｈ…加熱加圧ツール[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a so-called chip-scale package (CSP) type semiconductor device suitable for being mounted on a small and light electronic device, and more particularly to a semiconductor chip having a high heat radiation effect, a semiconductor device, and a method for manufacturing the same. is there.
[0002]
[Prior art]
First, the configuration and structure of a conventional semiconductor device will be described.
[0003]
2. Description of the Related Art Semiconductor devices such as CSP type semiconductor devices of the prior art have greatly contributed to small IT devices such as mobile phones and PDAs due to their small size, thinness, and light weight. However, as the function and speed of such a small IT device become higher and higher, the function of the semiconductor device also improves. As a result, heat generation from the CSP type semiconductor device as described above is becoming a serious problem.
[0004]
As a semiconductor device that solves this heat generation problem, there is a semiconductor device having a configuration and a structure as shown in FIG. In FIG. 5, reference numeral 10 indicates a semiconductor device as a whole. The semiconductor device 10 includes a case 20, a semiconductor chip S housed in the case, and a heat radiating member 30 for radiating heat generated by the semiconductor chip S.
[0005]
The case 20 has a relatively small-diameter opening 21 formed in the center thereof. Steps 22 and 23 are formed in the opening 21 as desired, and a relatively large-diameter opening 24 is formed in the step 23. ing. On the relatively small-diameter opening 21 side of the case 20, there is provided a heat-conductive lid 25 for closing the opening 21. The center of the lid 25 fits into the opening 21 to fix the semiconductor chip S. The mounting plate 26 is a relatively thick plate, and its outer periphery is relatively thin, and an edge portion 27 engaging with the outside of the opening 21 is formed. The opening 24 having a relatively large diameter is closed by a cap 28 of a plate having a uniform thickness. A plurality of pins 29 are implanted on the lower surface of the step 23.
[0006]
The semiconductor chip S is fixed to the mounting table 26 of the lid 25, and the edge 27 of the lid 25 is engaged with the outer periphery of the opening 21 so as to be accommodated in the opening 21, thereby closing the opening 21. . Each electrode bump (not shown) of the semiconductor chip S is soldered to an electrode land (not shown) of the step portion 22 connected to the pin 29 by a gold wire W. The lower opening 24 is closed with a cap 28. The semiconductor chip S is thus packaged.
[0007]
The heat dissipating member 30 has a structure in which a plurality of heat conductive plates 33 supported by columns 32 vertically implanted in the center of a horizontal substrate 31 are horizontally formed at predetermined intervals.
[0008]
The semiconductor device 10 is configured by fixing a substrate 31 of a heat radiation member 30 to the upper surface of a lid 25 in FIG. 5 with an adhesive or the like.
[0009]
Therefore, in the semiconductor device 10, heat generated from the semiconductor chip S or the like is conducted from the substrate 31 of the heat radiation member 30 to each plate 33 via the lid 25 and the adhesive, and is radiated from each plate 33.
[0010]
[Problems to be solved by the invention]
However, the semiconductor device 10 having such a configuration and structure is large, heavy, and unsuitable for small electronic devices. In addition, the structure of the semiconductor device 10 has a structure in which the semiconductor chip S and the heat radiation member 30 are adhered with an adhesive as shown by circles in FIG. Since the main material of the adhesive is an organic resin such as epoxy, the thermal conductivity is several W / m · K. At this portion, a large heat resistance is generated, heat is hardly transmitted to the heat radiation member, and the heat radiation effect is low.
[0011]
As described above, the prior art semiconductor device has a problem that the heat dissipation becomes large when importance is placed on heat dissipation, while the heat dissipation is not good in a miniaturized semiconductor device.
[0012]
The present invention is intended to solve such problems, and is suitable for use in small, lightweight, and thin electronic devices. The semiconductor chip, the semiconductor device, and the method for manufacturing the same have a small thickness and high heat dissipation. The purpose is to obtain.
[0013]
[Means for Solving the Problems]
Therefore, in order to solve the above-mentioned problem, in the semiconductor chip according to the first aspect of the present invention, a heat dissipation element is integrated with the semiconductor substrate on the back surface opposite to the active surface on which the integrated circuit of the semiconductor substrate is formed. It is characterized by being formed.
[0014]
The semiconductor chip according to the second aspect of the present invention is characterized in that a surface of the heat dissipation element in the semiconductor chip according to the first aspect is covered with a reinforcing metal film.
[0015]
According to a third aspect of the present invention, there is provided a method of manufacturing a semiconductor chip, comprising forming a plurality of desired integrated circuits in a matrix at predetermined intervals on an active surface of a semiconductor wafer, and forming the integrated circuits. A plurality of grooves are formed for each integrated circuit on the back surface of the semiconductor wafer at a depth that does not adversely affect each of the integrated circuits, and thereafter, dicing is performed for each of the integrated circuits and the heat radiating elements, so that individual semiconductor chips are formed. It is characterized by obtaining.
[0016]
According to a fourth aspect of the present invention, there is provided a method of manufacturing a semiconductor chip according to the third aspect, wherein a surface of each of the heat dissipation elements is coated with a reinforcing metal film.
[0017]
Further, in the semiconductor device according to the fifth aspect of the present invention, an active surface in which an integrated circuit is formed on an active surface of a semiconductor substrate and an electrode pad connected to each of the integrated circuits is formed, A semiconductor chip in which a heat dissipation element is formed integrally with the semiconductor substrate on the opposite back surface is connected to an electrode land formed on an electronic circuit board.
[0018]
According to a sixth aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising preparing an electronic circuit board on which wiring including a plurality of electrode lands is formed in advance, forming an integrated circuit, and connecting to each of the integrated circuits. A semiconductor chip formed by integrating a heat dissipation element with the semiconductor substrate on the back surface opposite to the active surface of the semiconductor substrate on which the plurality of electrode pads are formed, wherein each of the electrode pads is The respective electrode bumps are connected to the respective electrode lands by placing them corresponding to the lands, using means such as heating, pressing, or ultrasonic waves, or by using a combination of the plurality of means. It is characterized in that it is mounted on an electronic circuit board.
[0019]
Therefore, according to the first aspect of the present invention, since the heat dissipation element is directly formed on the back surface of the semiconductor substrate on which the integrated circuit is formed, the heat dissipation effect can be greatly improved.
[0020]
According to the second aspect of the invention, the mechanical strength of the formed heat dissipation element can be reinforced by the reinforcing metal film.
[0021]
According to the third aspect of the present invention, a step of forming a plurality of grooves in a semiconductor substrate on a back surface of a semiconductor wafer before dicing in which a plurality of desired integrated circuits are formed in a matrix arrangement is added. Only by doing so, a semiconductor chip on which a heat dissipation element is formed can be obtained.
[0022]
According to the fourth aspect of the present invention, since the surface of each of the heat radiating elements formed in a semiconductor wafer state is coated with a reinforcing metal film, each heat radiating element is diced into individual semiconductor chips. Can be prevented from being damaged.
[0023]
Further, according to the invention described in claim 5, it is possible to obtain a very thin semiconductor device including a heat dissipation element from the electronic circuit board.
[0024]
Furthermore, according to the invention described in claim 6, the semiconductor chip of the present invention can be mounted by connecting the respective electrode pads to respective electrode lands formed on the electronic circuit board by the face-down connection method. it can.
[0025]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a semiconductor chip, a semiconductor device, and a method of manufacturing the same according to an embodiment of the present invention will be sequentially described with reference to the drawings.
[0026]
FIG. 1 shows a semiconductor chip according to an embodiment of the present invention. FIG. 1A is a plan view seen from the side (rear or back) on which the heat radiating element is formed, and FIG. FIG. 2C is a cross-sectional view taken along the line AA of FIG. 2A, and FIG. 2 is a view showing a method of manufacturing the semiconductor chip of the embodiment of the present invention shown in FIG. FIG. 3 shows a semiconductor device of one embodiment, FIG. 3A is a plan view seen from the side (rear or back) on which the heat dissipation element is formed, and FIG. FIG. 4 is a sectional view taken along line AA, and FIG. 4 is a process chart showing a method for manufacturing the semiconductor device shown in FIG.
[0027]
First, a semiconductor chip according to an embodiment of the present invention will be described with reference to FIG.
[0028]
In FIG. 1, reference symbol S indicates a semiconductor chip of one embodiment of the present invention. In this semiconductor chip S, for example, an integrated circuit is formed on an active surface 2 of a semiconductor substrate 1 made of silicon single crystal or the like, and a plurality of radiation fins are formed on the semiconductor substrate 1 on a back surface 3 opposite to the active surface 2. In this structure, the heat radiating element 5 made of the metal 4 is directly formed. On the active surface 2, a plurality of electrode pads 7 connected to the integrated circuit are formed at predetermined intervals. On these electrode pads 7, electrode bumps described later are formed. A metal film having a thickness of 1 to 2 μm, for example, a metal such as gold (Au) or copper (Cu) is coated on the surface of each heat radiation fin 4 for reinforcing the heat radiation fin 4.
[0029]
Next, a method for manufacturing the semiconductor chip S of the present invention will be described with reference to FIG.
[0030]
In FIG. 2, reference numeral 100 indicates a semiconductor wafer. On the active surface 2 of the semiconductor wafer 100, a plurality of desired integrated circuits are formed in a matrix at predetermined intervals. A plurality of grooves are formed on the back surface 3 of the semiconductor wafer 100 opposite to the active surface 2 at a depth that does not adversely affect the integrated circuits.
[0031]
For example, if the thickness of the semiconductor wafer 100 is 625 μm, a groove having a width of 250 μm, a pitch of 500 μm, and a depth of 400 μm is cut by the dicing tool Td. Then, in a step not shown, a metal such as gold (Au) or copper (Cu) is deposited in a thickness of 1 to 2 μm to reinforce the heat-dissipating fins 4 made of mechanically fragile silicon single crystal used for the semiconductor substrate 1.
[0032]
Thereafter, the semiconductor wafer 100 is inverted and diced as usual from the active surface 2 on which each integrated circuit is formed, whereby the individual semiconductor chips S of the present invention shown in FIG. 1 are obtained.
[0033]
Next, the configuration and structure of the semiconductor device according to one embodiment of the present invention will be described with reference to FIG.
[0034]
In FIG. 3, reference numeral 200 indicates the semiconductor device of the present invention as a whole. The semiconductor device 200 includes an electronic circuit board 210 and a semiconductor chip S of the present invention. The electronic circuit board 210 may be a substrate such as an interposer, and has a plurality of wiring circuits (not shown) and electrode pads (not shown) on the surface thereof, and a wiring circuit connected to these via holes or the like. (Not shown) and electrode pads 211 are previously formed in a desired arrangement. Further, an electrode bump (not shown) may be formed on the surface of the electrode pad 211 later. The surface of the electronic circuit board is covered with an anisotropic conductive film 220, and the semiconductor chip S is formed on the plurality of electrode pads 7 via the anisotropic conductive film 220. Gold electrode bumps 8 are connected to electrode pads (not shown).
[0035]
Next, a method for manufacturing the semiconductor device 200 of the present invention will be described with reference to FIG.
[0036]
4A, using a bonding tool Tb {FIG. 4 (a)} on the surface of all the electrode pads 7 (FIG. 4 (b)) of the semiconductor chip S diced and diced from the semiconductor wafer 100, for example. And an electrode bump 8 of gold (Au). Reference numeral 8a indicates a gold wire supplied through the center of the bonding tool Tb.
[0037]
Next, FIG. B shows an electronic circuit board 210 on which the semiconductor chip S is to be mounted. On the surface of the electronic circuit board 210, a plurality of electrode lands 212 and wirings are formed in advance corresponding to the number and intervals of the electrode bumps 8 of the semiconductor chip S to be mounted. The electrode lands 212 are formed by etching a copper foil and applying gold plating thereon. Then, the anisotropic conductive film 220 is coated on the electronic circuit board 210 including the electrode lands 212.
[0038]
The thickness of the electronic circuit board 210 is, for example, about 0.2 to 0.6 μm, and the thickness of the anisotropic conductive film 220 is, for example, about 30 to 50 μm.
[0039]
Next, the semiconductor chip S is mounted at a predetermined position on the electronic circuit board 210. The electrode bumps 8 of the semiconductor chip S are mounted so as to be positioned on the electrode lands 212 of the electronic circuit board 210 via the anisotropic conductive film 220, and from the heat dissipation element 5 side of the mounted semiconductor chip S, The semiconductor chip S is pressed against the electronic circuit board 210 while being heated by the heating / pressing tool Th, and the anisotropic conductive film 220 is melted and hardened to connect each electrode bump 6 to each electrode land 212. Thus, it can be mounted on the electronic circuit board 210.
[0040]
FIG. 4D shows an enlarged portion where one electrode bump 8 is connected to the electrode land 212 on the electronic circuit board 210. Note that portions of the electronic circuit board 210 where the electrode lands 212 and wiring (not shown) are not formed are covered with a solder resist 213. Further, the active surface 2 of the semiconductor chip S is protected by a passivation layer 9.
[0041]
As described above, according to the semiconductor chip and the semiconductor device of the present invention, the heat radiating element obtained by processing the semiconductor substrate has a smaller area than the conventional semiconductor chip that does not process the heat radiating element. Can greatly improve the contact area.
[0042]
The semiconductor substrate of the semiconductor chip of the present invention is generally silicon (Si), and its thermal conductivity is about 150 W / m · K, and the thermal conductivity of nickel (Ni) of a generally used heat radiation member Compared with 90.5 W / m · K, the heat dissipation is much better.
[0043]
Furthermore, the size of the heat dissipation element 5 in the semiconductor chip S of the present invention is the same as that of the bare chip, and the area can be reduced.
[0044]
Therefore, a semiconductor chip and a chip scale package semiconductor device having high heat dissipation suitable for use in small, lightweight, and thin electronic devices can be obtained.
[0045]
In the semiconductor device of the above embodiment, the semiconductor chip of the present invention is connected to the electrode pad of the electronic circuit board via the anisotropic conductive film. However, a flip-chip connection structure of a solder joint type may be adopted.
[0046]
Further, a connection structure such as face-down bonding by ultrasonic waves or face-down bonding by bumpless press may be employed.
[0047]
Furthermore, it should be added that the electrodes of the semiconductor device of the present invention may be of the ball grid array (BGA) type in addition to the land grid array (LGA) type.
[0048]
【The invention's effect】
As is apparent from the above description, according to the semiconductor chip of the present invention, the integrated circuit is formed on one surface of the same semiconductor substrate, and the heat radiating element is formed on the other surface, and the adhesive is provided between the two. Since they are integrally formed without any interposition, the heat dissipation of heat generated from the integrated circuit is extremely high, and the entire area can be made the same as the area of the semiconductor chip, so that the size can be reduced. Also, the entire thickness can be formed extremely thin. Of course, the weight is the same as that of the semiconductor chip, and the weight can be reduced.
[0049]
Further, even when the semiconductor chip of the present invention is directly mounted on an electronic circuit board such as a motherboard, the entire thickness can be extremely reduced if the semiconductor chip is mounted by a flip-chip connection structure.
[0050]
Furthermore, since the area of the semiconductor device of the present invention is the same as or smaller than that of a conventional device, it can be easily mounted on a small, light, and thin electronic device.
[0051]
Furthermore, even in these manufacturing methods, particularly in the case of manufacturing a semiconductor chip, it can be manufactured by using existing equipment, which also includes a step of forming a groove on the back surface of the semiconductor substrate and applying a reinforcing metal film. Only by doing so, the semiconductor chip of the present invention can be easily obtained.
[Brief description of the drawings]
FIG. 1 shows a semiconductor chip according to an embodiment of the present invention. FIG. 1A is a plan view as viewed from a side (rear or rear surface) on which a heat radiating element is formed, and FIG. A plan view as viewed from the formed active surface, and FIG. C is a cross-sectional view taken along the line AA of FIG.
FIG. 2 is a partial process chart showing a method for manufacturing the semiconductor chip of one embodiment of the present invention shown in FIG. 1;
FIG. 3 shows a semiconductor device according to one embodiment, FIG. A is a plan view seen from the side (rear or rear surface) on which the heat dissipation element is formed, and FIG. B is AA of FIG. It is sectional drawing on a line.
FIG. 4 is a process chart showing a method for manufacturing the semiconductor device shown in FIG. 3;
FIG. 5 is a cross-sectional view of a conventional semiconductor device.
[Explanation of symbols]
S: semiconductor chip of one embodiment of the present invention, 1: semiconductor substrate, 2: active surface of semiconductor substrate, 3: rear surface of semiconductor substrate, 4: heat radiation fin, 5: heat radiation element, 6: metal film, 7: electrode Pad, 8 ... electrode bump, 8a ... gold wire, 9 ... passivation layer, 100 ... semiconductor wafer, 210 ... electronic circuit board, 211 ... electrode pad, 212 ... electrode land, 213 ... solder resist, 220 ... anisotropic conductive film , Td: dicing tool, Th: heating and pressing tool
