JP2004193446A - Method for manufacturing semiconductor device and method for manufacturing thin-film transistor - Google Patents

Method for manufacturing semiconductor device and method for manufacturing thin-film transistor Download PDF

Info

Publication number
JP2004193446A
JP2004193446A JP2002361694A JP2002361694A JP2004193446A JP 2004193446 A JP2004193446 A JP 2004193446A JP 2002361694 A JP2002361694 A JP 2002361694A JP 2002361694 A JP2002361694 A JP 2002361694A JP 2004193446 A JP2004193446 A JP 2004193446A
Authority
JP
Japan
Prior art keywords
forming
semiconductor layer
insulating layer
manufacturing
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002361694A
Other languages
Japanese (ja)
Inventor
Katsutoshi Takeda
勝利 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2002361694A priority Critical patent/JP2004193446A/en
Publication of JP2004193446A publication Critical patent/JP2004193446A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor device having excellent electric characteristics with a manufacturing process simplified and reduced in cost. <P>SOLUTION: The method for manufacturing a semiconductor device comprises a step of forming a semiconductor layer 2 made of practically impurity-free ZnO on a substrate 1, and a step of forming a gate insulating layer 4 made of practically impurity-free ZnO on the substrate layer 2. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体装置の製造方法および薄膜トランジスタの製造方法に関し、特に、ＺｎＯ（酸化亜鉛）からなる半導体装置の製造方法および薄膜トランジスタの製造方法に関する。
【０００２】
近年、ＺｎＯ系の透光性を有する半導体を用いた半導体装置が提案されている（例えば、特許文献１〜３参照）。ここで、ＺｎＯは、直接遷移型の半導体材料で、禁制帯幅が大きい（〜３．４ｅＶ）という特徴を有している。このＺｎＯ系半導体を用いることによって、透光性を有する薄膜トランジスタ（ＴＦＴ）やダイオードなどの半導体装置を形成することができる。
【０００３】
【特許文献１】
特開２０００−１５０９００号公報
【特許文献２】
特開２０００−２７７５３４号公報
【特許文献３】
特開２００２−０７６３５６号公報
【０００４】
図９〜図１１は、従来のＴＦＴの製造プロセスを説明するための断面図である。図９〜図１１を参照して、従来のＴＦＴの製造プロセスについて説明する。
【０００５】
まず、図９に示すように、ガラス基板１０１の上に、スパッタ法によって、約２００ｎｍの膜厚を有するＮｉやＭｎなどの３ｄ遷移金属元素が添加されたＺｎＯ膜からなる半導体層１０２を形成する。スパッタターゲットとしてはＮｉやＭｎなどがドープされたＺｎＯを、また、スパッタガスとしてはＡｒと酸素の混合ガスを用いる。
【０００６】
次に、図１０に示すように、半導体層１０２におけるチャネル領域１０２ｃの上に、スパッタ法によって、約３００ｎｍの膜厚を有するＬｉやＮａなどの１価の価数を取りうる元素が添加されたＺｎＯ膜からなるゲート絶縁層１０３を形成する。ここで、スパッタターゲットとしてはＬｉやＮａなどがドープされたＺｎＯ膜を、また、スパッタガスとしてはＡｒと酸素の混合ガスを用いる。
【０００７】
最後に、図１１に示すように、ゲート絶縁層１０３の上に、ゲート電極１０５を形成する。また、半導体層１０２におけるソース領域１０２ｓ、ドレイン領域１０２ｄの上に、それぞれソース電極１０４ｓおよびドレイン電極１０４ｄを形成する。各電極は、スパッタ法によって形成される、約３００ｎｍの膜厚を有するＡｌやＧａなどが添加されたＺｎＯ膜から構成される。ここで、スパッタターゲットとしてはＡｌやＧａなどがドープされたＺｎＯを、また、スパッタガスとしてはＡｒと酸素の混合ガスを用いる。このようにして、従来のＴＦＴが形成される。
【０００８】
上記のように、基板上にチャネル領域を含む半導体層、ゲート絶縁層およびゲート電極の順序で形成されている構造のＴＦＴは、一般に、トップゲート型ＴＦＴと呼ばれており、また、チャネル領域を含む半導体層に対して、ソース電極、ドレイン電極およびゲート電極が同一面上に形成されているＴＦＴは、一般に、コプレーナー型ＴＦＴと呼ばれている。反対に、基板上にゲート電極、ゲート絶縁層およびチャネル領域を含む半導体層の順序で形成されている構造のＴＦＴは、ボトムゲート型ＴＦＴと呼ばれており、ソース電極およびドレイン電極とゲート電極とがチャネル領域を含む半導体層のそれぞれ反対の面上に形成されているＴＦＴは、スタガ型ＴＦＴと呼ばれている。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記した従来のＴＦＴの製造方法では、ゲート絶縁層１０３を形成する際に、絶縁性を高めるために、ＺｎＯ膜中にＬｉやＮａなどの導電性制御用の不純物を添加する必要があった。また、半導体層１０２やソース電極１０４ｓ、ドレイン電極１０４ｄおよびゲート電極１０５の形成においても、ＺｎＯ膜中にＮｉ、Ｍｎ、ＡｌおよびＧａなどの導電型および導電性などの電気的特性制御用の不純物を添加する必要があった。その結果、各構成層中の結晶格子に乱れが生じることによって、特に、チャネル領域を含む半導体層とゲート絶縁層との間の界面接合の整合性が低下するために界面準位が増加したり、あるいは、各構成層中の導電性制御用の不純物が相互に拡散したりすることによって、ＴＦＴの電気的特性が悪化するという問題点があった。
【００１０】
また、各不純物元素を含むターゲットをそれぞれ準備する必要があり、製造コストが増加するという問題点があった。
【００１１】
さらに、各構成層の形成時に、形成室内部の壁面などに付着したＺｎＯ膜からのＬｉ、Ｎａ、Ｎｉ、Ｍｎ、ＡｌおよびＧａなどの不純物の侵入を防止するために、各構成層に添加する不純物毎に形成室を準備する必要があり、製造プロセスが複雑化するとともに製造コストが増加するという問題点があった。
【００１２】
この発明は、上記のような課題を解決するためになされたものであり、
この発明の目的は、良好な電気的特性を有するとともに製造プロセスの簡略化と低コスト化が可能な半導体装置の製造方法を提供することである。
【００１３】
この発明のさらにもう１つの目的は、良好な電気的特性と透光性とを有するとともに製造プロセスの簡略化と低コスト化が可能な薄膜トランジスタの製造方法を提供することである。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、この発明の第１の局面による半導体装置の製造方法は、実質的に不純物を含まないＺｎＯからなる半導体層を形成する工程と、実質的に不純物を含まないＺｎＯからなる絶縁層を形成する工程とを備えている。ここで、不純物とは、ＺｎＯ膜の導電性や導電型を制御することが可能な電気的特性制御用の不純物であって、例えば、Ｂ、Ａｌ、Ｇａ、ＩｎおよびＴｌなどのＩＩＩ族元素、Ｆ、Ｃｌ、ＢｒおよびＩなどのＶＩＩ族元素、Ｌｉ、Ｎａ、Ｋ、ＲｂおよびＣｓなどのＩ族元素Ｎ、Ｐ、Ａｓ、ＳｂおよびＢｉなどのＶ族元素、ＣｄやＨｇなどのＩＩＢ族元素、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、ＢａおよびＲａなどのＩＩＡ族元素、Ｓ、Ｓｅ、ＴｅおよびＰｏなどのＶＩＢ族元素、Ｎｉ、Ｍｎ、Ｃｏ、Ｆｅ、Ｓｃ、Ｔｉ、Ｖ、ＣｒおよびＣｕなどの３ｄ遷移金属元素、Ｓｃ、ＹおよびＬａなどの希土類元素、およびＡｕおよびＡｇなどの１価の価数を取りうる元素などである。
【００１５】
なお、本発明における「実質的に不純物を含まない」とは、ＺｎＯの電気的特性が実質的に変化しない程度の電気的特性制御用の不純物がＺｎＯ中に存在する場合も含んでおり、例えば、Ａｌ、Ｇａ、Ｌｉ、Ｎｉ、Ｍｎ、ＣｏおよびＦｅなどにおいては、ＺｎＯ中の濃度は１０ｐｐｍ以下である。また、Ａｒ、Ｈｅ、ＮｅおよびＫｒなどの希ガス元素などは、ＺｎＯの電気的特性に影響を与えないので、本発明の不純物には含まれない。
【００１６】
この第１の局面による半導体装置の製造方法では、上記のように、実質的に不純物を含まないＺｎＯを用いて半導体層および絶縁層を形成することによって、電気的特性制御用の不純物を用いることなく半導体層および絶縁層を形成することができる。これにより、半導体層および絶縁層は、実質的にＺｎとＯとのみから形成されため、各層に不純物が混入することがない。その結果、半導体装置における半導体層中では、キャリヤが不純物によって散乱されることがなく、絶縁層中では、不純物の移動などが生じないので、移動度の低下や閾値電圧の変化などがない安定した電気特性を得ることができる。したがって、この第１の局面による半導体装置の製造方法では、良好な電気的特性を有する半導体装置を製造することができる。
【００１７】
上記第１の局面による半導体装置の製造方法において、好ましくは、半導体層と絶縁層とは、接するように形成される。このように構成すれば、各層間で相互に不純物が拡散することがないとともに、半導体層と絶縁層との間の界面は、良好な格子整合を得ることができる。その結果、半導体層と絶縁層との間の界面準位を低減させることができるため、半導体装置の電気的特性をさらに向上させることができる。
【００１８】
上記の半導体装置の製造方法においては、好ましくは、半導体層を形成する工程および絶縁層を形成する工程は、実質的に不純物を含んでいないＺｎＯからなるターゲットを不活性ガスおよび酸素の少なくともいずれかを含むスパッタガスによってスパッタする工程をそれぞれ含んでいる。このように構成すれば、半導体層および絶縁層の形成を同一の形成プロセスで行うことができるとともに、半導体層および絶縁層中に電気的特性に影響を与える不純物が混入しにくくなる。その結果、さらに良好な電気的特性を有する半導体装置を容易にかつ低コストで製造することができる。
【００１９】
上記の場合、好ましくは、半導体層を形成する工程および絶縁層を形成する工程は、半導体層および絶縁層が所定の導電率をそれぞれ有するように、不活性ガスおよび酸素の流量を制御する工程を含んでいる。このように構成すれば、不活性ガスおよび酸素の流量を制御することで、ＺｎＯ膜の導電率を絶縁性から高導電性まで大きく変化させることができるので、ＺｎＯからなる半導体層および絶縁層を容易に形成することができる。その結果、良好な電気的特性を有する半導体装置を製造することができる。
【００２０】
また、上記の場合、絶縁層を形成する工程で用いるスパッタガス中の酸素流量比は、半導体層を形成する工程で用いるスパッタガス中の酸素流量比よりも大きい方が、より好ましい。このように構成すれば、半導体層よりも高い絶縁性を有する絶縁層を容易に形成することができるので、良好な電気的特性を有する半導体装置を製造することができる。
【００２１】
さらに、上記の場合、半導体層を形成する工程および絶縁層を形成する工程は、半導体層および絶縁層が所定の導電率をそれぞれ有するように、半導体層および絶縁層の膜厚を制御する工程を含んでいることが好ましい。このように構成すれば、スパッタ工程によるＺｎＯ膜の形成において、ＺｎＯ膜の導電率を酸素流量比の制御により大きく変化させることができるのに加えて、ＺｎＯ膜の膜厚を制御することによってもその導電率を変化させることができる。即ち、ＺｎＯ膜では、その膜厚を小さくすることにより導電率を小さくできるので、絶縁層は半導体層よりも小さな膜厚とするのが好ましい。その結果、半導体層よりも高い絶縁性を有する絶縁層をさらに容易に形成することができるので、良好な電気的特性を有する半導体装置を製造することができる。
【００２２】
上記の半導体装置の製造方法においては、半導体層を形成する工程および絶縁層を形成する工程は、同一の形成室内で行われることが好ましい。このように構成すれば、半導体層および絶縁層の形成ごとに形成室を準備する必要がなく、半導体層および絶縁層の形成ごとに形成室からの出し入れを行う必要もないので、半導体層および絶縁層の内部や界面への大気中の不純物の侵入および表面への異物の付着などをさらに抑制することができる。これにより、良好な電気的特性を有する半導体装置を容易にかつ低コストで製造することができる。
【００２３】
また、上記の半導体装置の製造方法においては、絶縁層の導電率は、１×１０-10Ω-1・ｃｍ-1以下であることが好ましい。このように構成すれば、半導体層やその他の電極などに対して十分絶縁することができるので、良好な電気的特性を有する半導体装置を製造することができる。
【００２４】
上記の半導体装置の製造方法においては、好ましくは、基板上に、半導体層を形成する工程と、半導体層上に、絶縁層を形成する工程とを備ええている。また、上記の半導体装置の製造方法においては、好ましくは、基板上に、絶縁層を形成する工程と、絶縁層上に、半導体層を形成する工程とを備えている。このように構成すれば、基板上に容易に半導体層および絶縁層を形成することができる。これにより、良好な電気的特性を有する半導体装置を容易にかつ低コストで製造することができる。
【００２５】
上記第１の局面による半導体装置の製造方法において、好ましくは、半導体層は、薄膜トランジスタのチャネル領域を含み、絶縁層は、薄膜トランジスタのゲート絶縁層を含んでいる。このように構成すれば、良好な電気的特性を有するＴＦＴを含む半導体装置を容易にかつ低コストで製造することができる。
【００２６】
また、この発明の第２の局面による薄膜トランジスタの製造方法は、基板上に、実質的に不純物を含まないＺｎＯからなる半導体層を形成する工程と、半導体層上に、実質的に不純物を含まないＺｎＯからなる絶縁層を形成する工程と、実質的に不純物を含まないＺｎＯからなるソース電極を形成する工程と、実質的に不純物を含まないＺｎＯからなるドレイン電極を形成する工程と、絶縁層上に、実質的に不純物を含まないＺｎＯからなるゲート電極を形成する工程とを備え、半導体層と絶縁層とは、接するように形成されるとともに、ソース電極およびドレイン電極は、半導体層と接するように形成される。
【００２７】
また、この発明の第３の局面による薄膜トランジスタの製造方法は、基板上に、実質的に不純物を含まないＺｎＯからなるゲート電極を形成する工程と、ゲート電極上に、実質的に不純物を含まないＺｎＯからなる絶縁層を形成する工程と、絶縁層上に、実質的に不純物を含まないＺｎＯからなる半導体層を形成する工程と、実質的に不純物を含まないＺｎＯからなるソース電極を形成する工程と、実質的に不純物を含まないＺｎＯからなるドレイン電極を形成する工程とを備え、半導体層と絶縁層とは、接するように形成されるとともに、ソース電極およびドレイン電極は、半導体層と接するように形成される。
【００２８】
この第２の局面および第３の局面による薄膜トランジスタの製造方法では、上記のように、実質的に不純物を含まないＺｎＯを用いて半導体層および絶縁層を形成することによって、電気的な特性を制御するための不純物を用いることなく半導体層および絶縁層を形成することができる。これにより、半導体層および絶縁層は、実質的にＺｎとＯとのみから形成されるため、各層間で相互に不純物が拡散することがないとともに、半導体層と絶縁層との間の界面は、良好な格子整合を得ることができるので、半導体層と絶縁層との間の界面準位を低減させることができる。また、実質的に不純物を含まないＺｎＯを用いてソース電極、ドレイン電極およびゲート電極を形成することによって、各層の電気的特性に影響を与える不純物の侵入を防止することができる。その結果、薄膜トランジスタの電気的特性を向上させることができる。
【００２９】
さらに、透光性を有するＺｎＯからなるソース電極、ドレイン電極およびゲート電極を用いることで、透光性を有する薄膜トランジスタを製造することができる。したがって、この第２の局面および第３の局面による半導体装置の製造方法では、良好な電気的特性とともに透光性を有する薄膜トランジスタを製造することができる。
【００３０】
上記第２の局面および第３の局面による薄膜トランジスタの製造方法において、好ましくは、ソース電極およびドレイン電極は、半導体層上に形成される。このように構成すれば、ソース電極およびドレイン電極と半導体層との間の界面についても、良好な格子整合を得ることができるので、ソース電極およびドレイン電極と半導体層との間の界面準位を低減させることができる。その結果、薄膜トランジスタの電気的特性を向上させることができる。
【００３１】
また、上記薄膜トランジスタの製造方法において、好ましくは、半導体層を形成する工程、絶縁層を形成する工程、ソース電極を形成する工程、ドレイン電極を形成する工程、およびゲート電極を形成する工程は、実質的に不純物を含んでいないＺｎＯからなるターゲットを不活性ガスおよび酸素の少なくともいずれかを含むスパッタガスによってスパッタする工程をそれぞれ含んでいる。このように構成すれば、半導体層、絶縁層、ソース電極、ドレイン電極およびゲート電極の形成を同一の形成プロセスで行うことができるとともに、半導体層、絶縁層、ソース電極、ドレイン電極およびゲート電極中に電気的特性に影響を与える不純物が混入しにくくなる。その結果、さらに良好な電気的特性を有する薄膜トランジスタを容易にかつ低コストで製造することができる。
【００３２】
上記の半導体装置の製造方法においては、半導体層を形成する工程、絶縁層を形成する工程、ソース電極を形成する工程、ドレイン電極を形成する工程、およびゲート電極を形成する工程は、同一の形成室内で行われることが好ましい。このように構成すれば、半導体層、絶縁層、ソース電極、ドレイン電極およびゲート電極の形成ごとに形成室を準備する必要がない。また、特に、半導体層および絶縁層の形成など、連続して形成することができるプロセスについては、形成室からの出し入れを行う必要もないので、半導体層、絶縁層、ソース電極、ドレイン電極およびゲート電極の内部や界面への大気中の不純物の侵入および表面への異物の付着などをさらに抑制することができる。これにより、良好な電気的特性を有する薄膜トランジスタを容易にかつ低コストで製造することができる。
【００３３】
また、上記の半導体装置の製造方法においては、絶縁層を形成する工程で用いるスパッタガス中の酸素流量比は、半導体層を形成する工程で用いるスパッタガス中の酸素流量比よりも大きく、ソース電極を形成する工程、ドレイン電極を形成する工程、およびゲート電極を形成する工程で用いるスパッタガス中の酸素流量比は、半導体層を形成する工程で用いるスパッタガス中の酸素流量比よりも小さいことが好ましい。このように構成すれば、半導体層よりも高い絶縁性を有する絶縁層を容易に形成することができるとともに、半導体層よりも高い導電性を有する各電極を容易に形成することができるので、良好な電気的特性を有する薄膜トランジスタを容易に製造することができる。
【００３４】
なお、本発明における「半導体装置」とは、例えば、薄膜トランジスタ（ＴＦＴ）やダイオードだけでなく、液晶やＥＬ素子との組み合わせによる表示装置なども含む広い概念である。
【００３５】
【発明の実施形態】
以下、本発明の実施形態について説明する。
【００３６】
（第１実施形態）
図１は、本発明の第１実施形態に係る、ＲＦマグネトロンスパッタ法によりガラス基板上に作製されたＺｎＯ膜の導電率と、スパッタガス中における酸素流量比との関係を示す特性図である。作製条件を表１に示す。形成装置としては、一般的なＲＦマグネトロンスパッタを用い、スパッタターゲットとしてはＬｉ、Ｎａ、Ｎｉ、Ｍｎ、ＡｌおよびＧａなどの電気的特性制御用の不純物を添加していないノンドープのＺｎＯ（９９．９９ｗｔ％）を、スパッタガスとしてＡｒと酸素の混合ガスをそれぞれ用いた。ここで、本実施形態においては、酸素流量比とは、トータル流量（Ａｒ流量＋酸素流量＝約１５ｓｃｃｍ）中に占める酸素流量の割合（Ｏ2／（Ａｒ＋Ｏ2））のことである。また、導電率は、ＺｎＯ膜の表面に形成したギャップ電極間の抵抗を測定することにより算出した。
【００３７】
【表１】

Figure 2004193446
【００３８】
図１に示すように、約２００ｎｍの膜厚を有するＺｎＯ膜の導電率はスパッタガス中の酸素流量比に大きく依存し、酸素流量比が大きくなるほど導電率が小さくなり、抵抗の高いＺｎＯ膜となることがわかる。図１から分かるように、スパッタガス中の酸素流量比を変化させることによって、ＺｎＯ膜中に不純物を添加することなく、約８桁〜約９桁にわたって広範囲にＺｎＯ膜の導電性を制御できる。この理由は、酸素流量比を変化させることで、形成されるＺｎＯ膜中の酸素欠損量（ドナー）や、結晶粒のサイズおよび分布などが変化することで、結晶粒の内部や結晶粒界を流れる電流のパスが変化するためと考えられる。なお、ホール効果測定の結果から、酸素流量比を小さくして形成した導電率の高いＺｎＯ膜は、ｎ型の導電性を有することがわかっている。
【００３９】
また、表１の作製条件において、スパッタガスを約１５ｓｃｃｍのＡｒのみ（酸素流量比：０％）とした状態で、膜厚のみを変化させて形成したＺｎＯ膜の導電性を測定した。結果を表２に示す。
【００４０】
【表２】
Figure 2004193446
【００４１】
表２に示すように、ＺｎＯ膜の導電率は膜厚によっても変化し、膜厚の増加とともに導電率は高くなり、約２桁程度変化させることができることがわかった。
【００４２】
これらの結果より、スパッタ法でＺｎＯ膜を形成する際の酸素流量比やＺｎＯ膜の膜厚を変えることによって、約１０2Ω-1・ｃｍ-1〜約１０-10Ω-1・ｃｍ-1にわたって広範囲にＺｎＯ膜の導電性を制御することが可能であり、このうち、１０0Ω-1・ｃｍ-1程度以上の導電率（酸素流量比：０％〜約２．５％）を有するＺｎＯ膜は電極層として、１０0Ω-1・ｃｍ-1〜１０-10Ω-1・ｃｍ-1程度の導電率（酸素流量比：０％〜約５０％）を有するＺｎＯ膜は半導体層として、１０-10Ω-1・ｃｍ-1程度以下の導電率（酸素流量比：約５０％〜１００％）を有するＺｎＯ膜は絶縁層として、それぞれ用いることができる。また、好ましくは、電極層としては、１０1Ω-1・ｃｍ-1程度以上の導電率（酸素流量比：約０％）を有するＺｎＯ膜を、半導体層としては、１０-8Ω-1・ｃｍ-1〜１０-10Ω-1・ｃｍ-1程度の導電率（酸素流量比：約１０％〜約３５％）を有するＺｎＯ膜を、絶縁層としては、１０-10Ω-1・ｃｍ-1程度以下の導電率（酸素流量比：約７５％〜１００％）を有するＺｎＯ膜をそれぞれ用いるのがよい。
【００４３】
（実施例１）
図２〜図５は、本発明の実施例１に係る、トップゲート型でコプレーナー構造を有するＴＦＴの製造プロセスを説明するための断面図である。ここで、ＴＦＴは、本発明の「半導体装置」の一例である。また、表３にその作製条件を示す。各ＺｎＯ膜の形成には、形成装置としては、一般的なＲＦマグネトロンスパッタ装置を用い、スパッタターゲットとしてはＬｉ、Ｎａ、Ｎｉ、Ｍｎ、ＡｌおよびＧａなどの電気的特性制御用の不純物を添加していないノンドープのＺｎＯ（９９．９９ｗｔ％）を、スパッタガスとしてＡｒと酸素の混合ガスをそれぞれ用いた。図２〜図５および表３を参照して、本発明の実施例１に係るＴＦＴの製造プロセスについて説明する。
【００４４】
【表３】
Figure 2004193446
【００４５】
まず、図２に示すように、ガラスからなる絶縁性かつ透光性を有する基板１の上に、ＲＦマグネトロンスパッタ法によって、約２００ｎｍの膜厚を有する電気的特性制御用の不純物を含まないＺｎＯ膜からなる半導体層２を作製した。スパッタガスとしては約１１．２ｓｃｃｍの流量のＡｒと約３．８ｓｃｃｍの流量の酸素との混合ガス（酸素流量比：約２５％）を用いた。このとき形成されるＺｎＯ膜の導電率は、１０-9Ω-1・ｃｍ-1程度である。その後、表３を参照して、Ａｒの流量を約１１．２ｓｃｃｍから約１５ｓｃｃｍまで漸次増加させるとともに、酸素の流量を約３．８ｓｃｃｍから０ｓｃｃｍまで（酸素流量比：約２５％から０％まで）漸次減少させながらＲＦマグネトロンスパッタ法による成膜プロセスを引き続き行うことによって、半導体層２の上に、約１０ｎｍの膜厚を有する、電気的特性制御用の不純物を含まないＺｎＯ膜からなるＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）層３を作製した。このとき形成されるＺｎＯ膜の導電率は、１０-9Ω-1・ｃｍ-1〜１０-2Ω-1・ｃｍ-1程度の範囲で膜厚方向に漸次増加している。ここで、半導体層２およびＬＤＤ層３は、本発明の「半導体層」の一例である。
【００４６】
次に、図３に示すように、半導体層２におけるチャネル領域２ｃの表面が露出するように、ＬＤＤ層３の所定領域をエッチングにより除去する。さらに、図４に示すように、チャネル領域２ｃの上に、ＲＦマグネトロンスパッタ法によって、約３００ｎｍの膜厚を有する電気的特性制御用の不純物を含まないＺｎＯ膜からなるゲート絶縁層４を作製する。スパッタガスとしては約１５ｓｃｃｍの流量の酸素のみ（酸素流量比：１００％）を用いた。このとき形成されるＺｎＯ膜の導電率は、図１を参照して、１０-10Ω-1・ｃｍ-1程度である。ここで、ゲート絶縁層４は、本発明の「絶縁層」の一例である。
【００４７】
最後に、図５に示すように、ゲート絶縁層４の上に、ゲート電極６を形成する。また、半導体層２におけるソース領域２ｓ、ドレイン領域２ｄの上に、それぞれソース電極５ｓおよびドレイン電極５ｄを形成する。各電極は、ＲＦマグネトロンスパッタ法によって形成される、約３００ｎｍの膜厚を有する電気的特性制御用の不純物を含まないＺｎＯ膜から構成される。ここで、スパッタガスとしては約１５ｓｃｃｍの流量のＡｒのみ（酸素流量比：０％）を用いた。このとき形成されるＺｎＯ膜の導電率は、１０1Ω-1・ｃｍ-1程度である。このようにして、本発明の実施例１に係るＴＦＴが形成される。
【００４８】
上記実施例では、半導体層２、ＬＤＤ層３、およびゲート絶縁層４は、それぞれ、実質的に不純物を含んでいないＺｎＯからなるターゲットを、酸素を含むスパッタガスによってスパッタすることによって作製される。これにより、半導体層２、ＬＤＤ層３およびゲート絶縁層４は、実質的にＺｎとＯとのみから形成されるとともに、電気的特性制御用の不純物を含んでいないため、各層間で相互に不純物が拡散することがないとともに、半導体層２とゲート絶縁層４との間の界面は、良好な格子整合を得ることができる。その結果、半導体層２とゲート絶縁層４との間の界面準位を低減させることができるため、半導体装置の電気的特性を向上させることができる。また、各構成層の形成を同一の形成プロセスで行うことができるので、製造プロセスの簡略化と低コスト化を図ることができる。
【００４９】
また、上記実施例では、ゲート絶縁層４を形成する工程で用いるスパッタガス中の酸素流量比は、半導体層２およびＬＤＤ層３を形成する工程で用いるスパッタガス中の酸素流量比よりも大きい。これにより、半導体層２およびＬＤＤ層３よりも高い絶縁性を有するゲート絶縁層４を容易に形成することができるとともに、本作製条件においては１×１０-10Ω-1・ｃｍ-1以下の導電率を有するＺｎＯ膜を形成することができるので、半導体層２およびＬＤＤ層３と、ゲート電極６とを十分絶縁することができる。
【００５０】
また、上記実施例では、実質的に不純物を含まないＺｎＯ膜を用いてソース電極５ｓ、ドレイン電極５ｄおよびゲート電極６を形成している。これにより、各電極の形成についても、半導体層２、ＬＤＤ層３およびゲート絶縁層４と同一の形成プロセスで行うことができる。これにより、ＴＦＴの製造プロセス全体を簡略化することができる。また、ソース電極５ｓ、ドレイン電極５ｄおよびゲート電極６の形成中に、半導体層２、ＬＤＤ層３およびゲート絶縁層４の電気的特性に影響を与える不純物の侵入を防止することができる。その結果、ＴＦＴの電気的特性を向上させることができる。
【００５１】
また、上記実施例では、透光性を有するＺｎＯ膜からなるソース電極５ｓ、ドレイン電極５ｄおよびゲート電極６を形成している。これにより、透光性を有するＴＦＴを製造することができる。また、上記実施例では、基板１も透光性を有している。これにより、すべての構成が透光性を有するＴＦＴを製造することができる。
【００５２】
また、上記実施例では、ソース電極５ｓ、ドレイン電極５ｄ、およびゲート電極６を形成する工程で用いるスパッタガス中の酸素流量比は、半導体層２およびＬＤＤ層３を形成する工程で用いるスパッタガス中の酸素流量比よりも小さい。これにより、半導体層２およびＬＤＤ層３よりも高い導電性を有するソース電極５ｓ、ドレイン電極５ｄ、およびゲート電極６を容易に形成することができるとともに、本作製条件においては１×１０1Ω-1・ｃｍ-1程度の導電率のＺｎＯ膜を形成することができるので、半導体層２およびＬＤＤ層３と、ソース電極５ｓおよびドレイン電極５ｄとの間の電気的接続を良好に行うことができる。
【００５３】
また、上記実施例では、ソース電極５ｓおよびドレイン電極５ｄは、半導体層２上に形成している。これにより、ソース電極５ｓおよびドレイン電極５ｄと半導体層２との間の界面についても、良好な格子整合を得ることができるので、ソース電極５ｓおよびドレイン電極５ｄと半導体層２との間の界面準位を低減させることができる。その結果、ＴＦＴの電気的特性を向上させることができる。
【００５４】
また、上記実施例では、半導体層２、ＬＤＤ層３、ゲート絶縁層４、ソース電極５ｓ、ドレイン電極５ｄおよびゲート電極６の形成は同一の形成室内で行なわれる。これにより、各構成層の形成中に大気中の不純物が混入しにくくなるので、さらに製造プロセスの簡略化と低コスト化を図ることができるとともに、良好な電気的特性を有するＴＦＴを製造することができる。
【００５５】
また、上記実施例では、スパッタガス中の酸素流量を漸次減少させながらＺｎＯ膜を作製することにより、半導体層２の上にＬＤＤ層３を連続的に形成している。これにより、導電率が膜厚方向に漸次増加しているＬＤＤ層３をゲート絶縁層４の近傍に形成することができるので、ゲート電極６とソース電極５ｓおよびドレイン電極５ｄとの間の電界集中を防止することができ、さらに良好な電気的特性を有するＴＦＴを製造することができる。
【００５６】
（実施例２）
この実施例２では、上記実施例１と異なり、ボトムゲート型のＴＦＴを作製した。
【００５７】
図６、図７は、本発明の実施例２に係る、ボトムゲート型でスタガ構造を有するＴＦＴの製造プロセスを説明するための断面図である。また、各構成層の作製条件は、実施例１の表３に示した条件と同じであって、一般的なＲＦマグネトロンスパッタ装置により各構成層を作製した。図６、図７および表３を参照して、本発明の実施例２による薄膜トランジスタの製造プロセスについて説明する。
【００５８】
まず、図６に示すように、ガラスからなる絶縁性かつ透光性を有する基板１１の上に、ＲＦマグネトロンスパッタ法によって、約３００ｎｍの膜厚を有する電気的特性制御用の不純物を含まないＺｎＯ膜からなるゲート電極１６を作製した。スパッタガスとしては約１５ｓｃｃｍの流量のＡｒのみ（酸素流量比：０％）を用いた。このとき形成されるＺｎＯ膜の導電率は、１０1Ω-1・ｃｍ-1程度である。また、ゲート電極１６の上の取り出し電極部を除く領域に、ＲＦマグネトロンスパッタ法によって、約３００ｎｍの膜厚を有する電気的特性制御用の不純物を含まないＺｎＯ膜からなるゲート絶縁層１４を作製した。スパッタガスとしては１５ｓｃｃｍの流量の酸素のみ（酸素流量比：１００％）を用いた。このとき形成されるＺｎＯ膜の導電率は、１０-10Ω-1・ｃｍ-1程度である。
【００５９】
次に、ゲート絶縁層１４の上に、ＲＦマグネトロンスパッタ法によって、約２００ｎｍの膜厚を有する電気的特性制御用の不純物を含まないＺｎＯ膜からなる半導体層１２、および約１０ｎｍの膜厚を有する、電気的特性制御用の不純物を含まないＺｎＯ膜からなるＬＤＤ層１３を連続して作製した。ここで、スパッタガスとしてはＡｒと酸素の混合ガスを用いたが、半導体層１２の作製においてはＡｒ流量は約１１．２ｓｃｃｍ、酸素流量は約３．８ｓｃｃｍ（酸素流量比：約２５％）と一定にし、ＬＤＤ層１３の作製においては、Ａｒの流量は約１１．２ｓｃｃｍから約１５ｓｃｃｍまで漸次増加させるとともに、酸素流量を約３．８ｓｃｃｍから０ｓｃｃｍまで（酸素流量比：約２５％から０％まで）漸次減少させた。このとき形成されるＺｎＯ膜の導電率は、半導体層１２では１０-9Ω-1・ｃｍ-1程度、ＬＤＤ層１３では１０-9Ω-1・ｃｍ-1〜１０-2Ω-1・ｃｍ-1程度の範囲で膜厚方向に漸次増加している。
【００６０】
また、ＬＤＤ層１３の上に、ＲＦマグネトロンスパッタ法によって、約３００ｎｍの膜厚を有する電気的特性制御用の不純物を含まないＺｎＯ膜からなる電極層１５を作製した。スパッタガスとしては約１５ｓｃｃｍの流量のＡｒのみ（酸素流量比：０％）を用いた。このとき形成されるＺｎＯ膜の導電率は、１０1Ω-1・ｃｍ-1程度である。
【００６１】
最後に、図７に示すように、半導体層１２におけるチャネル領域１２ｃ上の電極層１５およびＬＤＤ層１３をエッチング除去することによって、電極層１５およびＬＤＤ層１３を分離し、ソース電極１５ｓおよびドレイン電極１５ｄを作製した。このようにして、本発明の実施例２に係るＴＦＴを作製した。
【００６２】
上記実施例２による効果を確認するために、作製したＴＦＴの特性評価を行った。図８は、本発明の実施例２に係るＴＦＴのゲート電圧（Ｖｇ）とドレイン電流（Ｉｄ）との関係を示す特性図である。また、比較例として、ゲート絶縁層をＳｉＯ2で作製する以外は実施例２と同じ構造のＴＦＴを作製し、同様の評価を行った。
【００６３】
図８に示すように、いずれのＴＦＴも４桁〜５桁程度のＯＮ／ＯＦＦ比を有していることが確認できたが、本実施例のＴＦＴは比較例のＴＦＴと比べると、Ｉｄの立ち上がりが急峻で、その立ち上がるＶｇも低く、また、ヒステリシスも小さいことから、より良好な特性を有していることがわかる。
【００６４】
上記実施例では、ゲート絶縁層１４と半導体層１２とは、電気的特性制御用の不純物を含まない、実質的にＺｎとＯとのみからＺｎＯから構成されているとともに、その形成も連続して行われている。これにより、ゲート絶縁層１４と半導体層１２との界面の界面は良好な格子整合を得ることができていると考えられる。その結果、ゲート絶縁層１４と半導体層１２との間の界面準位を低減させることができたため、上記のようにＩｄの立ち上がりが急峻で、立ち上がるＶｇも低く、また、ヒステリシスも小さい、良好なＴＦＴ特性が得られていると考えられる。
【００６５】
なお、今回開示された実施例は、すべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施例の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００６６】
たとえば、上記各実施例では、半導体装置はＴＦＴであるが、本発明はこれに限らず、ダイオードなどの他の半導体素子であってもよく、また、ＴＦＴやダイオードなどと液晶やＥＬ素子との組み合わせによる表示装置などであってもよい。
【００６７】
また、上記第１実施例では、トップゲート型でコプレーナー構造を有するＴＦＴを、上記第２実施例では、ボトムゲート型でスタガ構造を有するＴＦＴをそれぞれ作製したが、本発明はこれに限らず、トップゲート型でスタガ構造を有するＴＦＴやボトムゲート型でコプレーナー構造を有するＴＦＴであってもよい。さらには、トップゲート型あるいはボトムゲート型のいずれの構造においても、チャネル領域を含む半導体層に対して、ソース電極およびドレイン電極のいずれか一方だけがゲート電極と同一面上に形成され、他方が反対の面に形成されている構造のＴＦＴであってもよい。
【００６８】
また、上記各実施例では、スパッタガスとして、Ａｒと酸素の混合ガスを用いたが、本発明はこれに限らず、Ａｒの代わりにＨｅ、ＮｅおよびＫｒなどの他の希ガスを用いてもよい。つまり、ＺｎＯ膜の電気的特性に対して、実質的に影響を及ぼさない元素であることが好ましい。
【００６９】
また、上記各実施例では、基板として、ガラス基板を用いたが、本発明はこれに限らず、石英、サファイアおよびプラスチックなどの透光性を有する材料から構成される基板を用いてもよい。また、少なくとも表面が絶縁性を有している基板である方が好ましい。
【００７０】
また、上記各実施例において、各構成層はＲＦマグネトロンスパッタ法により形成されたが、本発明はこれに限らず、ＤＣスパッタ法、イオンビームスパッタ法や、真空蒸着法、ＣＶＤ法などの他の真空プロセスによりＺｎＯ膜を形成してもよい。
【００７１】
【発明の効果】
以上のように、本発明によれば、良好な電気的特性を有するとともに製造プロセスの簡略化と低コスト化が可能な半導体装置の製造方法を提供することができる。
【００７２】
また、本発明によれば、良好な電気的特性と透光性を有するとともに製造プロセスの簡略化と低コスト化が可能な薄膜トランジスタの製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る、ＲＦマグネトロンスパッタ法により作製したＺｎＯ膜の導電率と、スパッタガス中における酸素流量比との関係を示す特性図である。
【図２】本発明の実施例１に係る、トップゲート型のＴＦＴの製造プロセスの第１工程を説明するための断面図である。
【図３】本発明の実施例１に係る、トップゲート型のＴＦＴの製造プロセスの第２工程を説明するための断面図である。
【図４】本発明の実施例１に係る、トップゲート型のＴＦＴの製造プロセスの第３工程を説明するための断面図である。
【図５】本発明の実施例１に係る、トップゲート型のＴＦＴの製造プロセスの第４工程を説明するための断面図である。
【図６】本発明の実施例２に係る、ボトムゲート型のＴＦＴの製造プロセスの第１工程を説明するための断面図である。
【図７】本発明の実施例２に係る、ボトムゲート型のＴＦＴの製造プロセスの第２工程を説明するための断面図である。
【図８】本発明の実施例２に係るＴＦＴのゲート電圧（Ｖｇ）とドレイン電流（Ｉｄ）との関係を示す特性図である。
【図９】従来のＴＦＴの製造プロセスの第１工程を説明するための断面図である。
【図１０】従来のＴＦＴの製造プロセスの第２工程を説明するための断面図である。
【図１１】従来のＴＦＴの製造プロセスの第３工程を説明するための断面図である。
【符号の説明】
１ 基板
２ 半導体層（半導体層）
３ ＬＤＤ層（半導体層）
４ ゲート絶縁層（絶縁層）
５ｓ ソース電極
５ｄ ドレイン電極
６ ゲート電極[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device and a method for manufacturing a thin film transistor, and more particularly, to a method for manufacturing a semiconductor device made of ZnO (zinc oxide) and a method for manufacturing a thin film transistor.
[0002]
In recent years, semiconductor devices using a ZnO-based semiconductor having a light-transmitting property have been proposed (for example, see Patent Documents 1 to 3). Here, ZnO is a direct transition type semiconductor material and has a feature that the forbidden band width is large (up to 3.4 eV). By using this ZnO-based semiconductor, a semiconductor device such as a light-transmitting thin film transistor (TFT) or diode can be formed.
[0003]
[Patent Document 1]
JP 2000-150900 A
[Patent Document 2]
JP 2000-277534 A
[Patent Document 3]
JP-A-2002-076356
[0004]
9 to 11 are cross-sectional views illustrating a conventional TFT manufacturing process. A conventional TFT manufacturing process will be described with reference to FIGS.
[0005]
First, as shown in FIG. 9, a semiconductor layer 102 having a thickness of about 200 nm and made of a ZnO film to which a 3d transition metal element such as Ni or Mn is added is formed on a glass substrate 101 by a sputtering method. . As a sputtering target, ZnO doped with Ni or Mn is used, and as a sputtering gas, a mixed gas of Ar and oxygen is used.
[0006]
Next, as shown in FIG. 10, a monovalent element such as Li or Na having a thickness of about 300 nm is added to the channel region 102c in the semiconductor layer 102 by a sputtering method. A gate insulating layer 103 made of a ZnO film is formed. Here, a ZnO film doped with Li or Na is used as a sputtering target, and a mixed gas of Ar and oxygen is used as a sputtering gas.
[0007]
Finally, a gate electrode 105 is formed on the gate insulating layer 103 as shown in FIG. Further, a source electrode 104s and a drain electrode 104d are formed over the source region 102s and the drain region 102d in the semiconductor layer 102, respectively. Each electrode is formed of a ZnO film having a thickness of about 300 nm to which Al or Ga is added by a sputtering method. Here, ZnO doped with Al or Ga is used as a sputtering target, and a mixed gas of Ar and oxygen is used as a sputtering gas. Thus, a conventional TFT is formed.
[0008]
As described above, a TFT having a structure in which a semiconductor layer including a channel region, a gate insulating layer, and a gate electrode are formed over a substrate in this order is generally called a top-gate TFT. A TFT in which a source electrode, a drain electrode, and a gate electrode are formed on the same surface with respect to a semiconductor layer including the same is generally called a coplanar TFT. Conversely, a TFT having a structure in which a gate electrode, a gate insulating layer, and a semiconductor layer including a channel region are formed in this order on a substrate is called a bottom-gate TFT, and a source electrode, a drain electrode, and a gate electrode are formed. Are formed on opposite surfaces of the semiconductor layer including the channel region, respectively, are called staggered TFTs.
[0009]
[Problems to be solved by the invention]
However, in the above-described conventional method of manufacturing a TFT, when forming the gate insulating layer 103, it is necessary to add an impurity for controlling conductivity such as Li or Na to the ZnO film in order to enhance the insulating property. Was. In the formation of the semiconductor layer 102, the source electrode 104s, the drain electrode 104d, and the gate electrode 105, impurities for controlling electrical characteristics such as conductivity and conductivity such as Ni, Mn, Al, and Ga are also contained in the ZnO film. It had to be added. As a result, disorder occurs in the crystal lattice in each constituent layer, and in particular, the interface state increases due to a decrease in the consistency of the interface junction between the semiconductor layer including the channel region and the gate insulating layer. Alternatively, there is a problem that the electrical characteristics of the TFT are deteriorated due to mutual diffusion of impurities for controlling conductivity in each constituent layer.
[0010]
In addition, it is necessary to prepare targets each containing each impurity element, and there is a problem that the manufacturing cost increases.
[0011]
Further, when each constituent layer is formed, it is added to each constituent layer in order to prevent intrusion of impurities such as Li, Na, Ni, Mn, Al and Ga from a ZnO film adhered to a wall surface or the like inside the formation chamber. It is necessary to prepare a formation chamber for each impurity, and there is a problem that a manufacturing process becomes complicated and a manufacturing cost increases.
[0012]
The present invention has been made to solve the above problems,
SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing a semiconductor device having good electrical characteristics and capable of simplifying a manufacturing process and reducing costs.
[0013]
Still another object of the present invention is to provide a method of manufacturing a thin film transistor having good electric characteristics and light transmitting properties, and capable of simplifying a manufacturing process and reducing costs.
[0014]
[Means for Solving the Problems]
In order to achieve the above object, a method of manufacturing a semiconductor device according to a first aspect of the present invention includes a step of forming a semiconductor layer made of ZnO substantially free of impurities, and a step of forming a semiconductor layer of ZnO substantially free of impurities. Forming an insulating layer. Here, the impurity is an impurity for controlling electric characteristics capable of controlling the conductivity and the conductivity type of the ZnO film, for example, a group III element such as B, Al, Ga, In and Tl, Group VII elements such as F, Cl, Br and I; Group I elements such as Li, Na, K, Rb and Cs; Group V elements such as P, As, Sb and Bi; and Group IIB elements such as Cd and Hg. , Be, Mg, Ca, Sr, Group IIA elements such as Ba and Ra, Group VIB elements such as S, Se, Te and Po, Ni, Mn, Co, Fe, Sc, Ti, V, Cr and Cu. Examples thereof include a 3d transition metal element, a rare earth element such as Sc, Y and La, and an element capable of taking a monovalent valence such as Au and Ag.
[0015]
Note that “substantially free of impurities” in the present invention includes the case where impurities for controlling electrical properties of ZnO are present in ZnO to such an extent that the electrical properties of ZnO do not substantially change, and includes, for example, , Al, Ga, Li, Ni, Mn, Co, Fe, etc., the concentration in ZnO is 10 ppm or less. In addition, rare gas elements such as Ar, He, Ne, and Kr do not affect the electrical characteristics of ZnO and are not included in the impurities of the present invention.
[0016]
In the method of manufacturing a semiconductor device according to the first aspect, as described above, the impurities for controlling electrical characteristics are used by forming the semiconductor layer and the insulating layer using ZnO containing substantially no impurities. Without forming a semiconductor layer and an insulating layer. Thus, since the semiconductor layer and the insulating layer are substantially formed only of Zn and O, no impurity is mixed into each layer. As a result, in the semiconductor layer of the semiconductor device, carriers are not scattered by impurities, and impurities do not move in the insulating layer. Therefore, the mobility is stable and the threshold voltage is not changed. Electrical characteristics can be obtained. Therefore, in the method of manufacturing a semiconductor device according to the first aspect, a semiconductor device having good electric characteristics can be manufactured.
[0017]
In the method for manufacturing a semiconductor device according to the first aspect, preferably, the semiconductor layer and the insulating layer are formed so as to be in contact with each other. According to this structure, the impurities do not diffuse between the layers, and the interface between the semiconductor layer and the insulating layer can obtain good lattice matching. As a result, the interface state between the semiconductor layer and the insulating layer can be reduced, so that the electrical characteristics of the semiconductor device can be further improved.
[0018]
In the above method for manufacturing a semiconductor device, the step of forming a semiconductor layer and the step of forming an insulating layer preferably include the step of forming a target made of ZnO substantially containing no impurities by at least one of an inert gas and oxygen. And a step of sputtering with a sputtering gas containing According to this structure, the semiconductor layer and the insulating layer can be formed by the same formation process, and impurities which affect electric characteristics are hardly mixed into the semiconductor layer and the insulating layer. As a result, a semiconductor device having better electric characteristics can be manufactured easily and at low cost.
[0019]
In the above case, preferably, the step of forming the semiconductor layer and the step of forming the insulating layer include a step of controlling the flow rates of the inert gas and oxygen so that the semiconductor layer and the insulating layer each have a predetermined conductivity. Contains. According to this structure, by controlling the flow rates of the inert gas and oxygen, the conductivity of the ZnO film can be largely changed from insulating to high conductivity. It can be easily formed. As a result, a semiconductor device having good electric characteristics can be manufactured.
[0020]
In the above case, it is more preferable that the oxygen flow rate in the sputtering gas used in the step of forming the insulating layer is larger than the oxygen flow rate in the sputter gas used in the step of forming the semiconductor layer. With such a structure, an insulating layer having higher insulating properties than the semiconductor layer can be easily formed, so that a semiconductor device having favorable electric characteristics can be manufactured.
[0021]
Further, in the above case, the step of forming the semiconductor layer and the step of forming the insulating layer include the step of controlling the thickness of the semiconductor layer and the insulating layer such that the semiconductor layer and the insulating layer have predetermined conductivity, respectively. It is preferred to include. With this configuration, in forming the ZnO film by the sputtering process, the conductivity of the ZnO film can be largely changed by controlling the oxygen flow rate ratio, and also by controlling the thickness of the ZnO film. Its conductivity can be changed. That is, in the case of a ZnO film, the conductivity can be reduced by reducing the thickness of the ZnO film. Therefore, it is preferable that the thickness of the insulating layer be smaller than that of the semiconductor layer. As a result, an insulating layer having higher insulating properties than the semiconductor layer can be formed more easily, so that a semiconductor device having favorable electric characteristics can be manufactured.
[0022]
In the above method for manufacturing a semiconductor device, the step of forming a semiconductor layer and the step of forming an insulating layer are preferably performed in the same formation chamber. With this configuration, it is not necessary to prepare a formation chamber for each formation of the semiconductor layer and the insulating layer, and it is not necessary to move the semiconductor layer and the insulation layer in and out of the formation chamber for each formation of the insulating layer. Infiltration of impurities in the atmosphere into the inside and the interface of the layer and attachment of foreign matter to the surface can be further suppressed. Thus, a semiconductor device having good electric characteristics can be easily manufactured at low cost.
[0023]
In the above method for manufacturing a semiconductor device, the conductivity of the insulating layer is 1 × 10 -Ten Ω -1 ・ Cm -1 The following is preferred. With such a structure, the semiconductor layer and other electrodes can be sufficiently insulated, so that a semiconductor device having good electrical characteristics can be manufactured.
[0024]
The method for manufacturing a semiconductor device preferably includes a step of forming a semiconductor layer on the substrate, and a step of forming an insulating layer on the semiconductor layer. Further, the above-described method for manufacturing a semiconductor device preferably includes a step of forming an insulating layer on the substrate, and a step of forming a semiconductor layer on the insulating layer. According to this structure, the semiconductor layer and the insulating layer can be easily formed on the substrate. Thus, a semiconductor device having good electric characteristics can be easily manufactured at low cost.
[0025]
In the method of manufacturing a semiconductor device according to the first aspect, preferably, the semiconductor layer includes a channel region of the thin film transistor, and the insulating layer includes a gate insulating layer of the thin film transistor. With this configuration, a semiconductor device including a TFT having good electric characteristics can be easily manufactured at low cost.
[0026]
Further, according to the method of manufacturing a thin film transistor according to the second aspect of the present invention, a step of forming a semiconductor layer made of ZnO substantially containing no impurities on a substrate and a step of forming substantially no impurities on the semiconductor layer Forming an insulating layer made of ZnO, forming a source electrode made of ZnO containing substantially no impurities, forming a drain electrode made of ZnO containing substantially no impurities, Forming a gate electrode made of ZnO substantially free from impurities, wherein the semiconductor layer and the insulating layer are formed so as to be in contact with each other, and the source electrode and the drain electrode are so formed as to be in contact with the semiconductor layer. Formed.
[0027]
Further, in the method for manufacturing a thin film transistor according to the third aspect of the present invention, a step of forming a gate electrode made of ZnO containing substantially no impurities on a substrate and a step of forming substantially no impurities on the gate electrode A step of forming an insulating layer made of ZnO, a step of forming a semiconductor layer made of ZnO substantially free of impurities on the insulating layer, and a step of forming a source electrode made of ZnO substantially free of impurities Forming a drain electrode made of ZnO substantially free from impurities, wherein the semiconductor layer and the insulating layer are formed so as to be in contact with each other, and the source electrode and the drain electrode are in contact with the semiconductor layer. Formed.
[0028]
In the method of manufacturing a thin film transistor according to the second and third aspects, as described above, the electrical characteristics are controlled by forming the semiconductor layer and the insulating layer using ZnO substantially containing no impurities. Without using an impurity for forming the semiconductor layer and the insulating layer. Accordingly, the semiconductor layer and the insulating layer are substantially formed only of Zn and O, so that impurities do not diffuse between the layers, and the interface between the semiconductor layer and the insulating layer is Since good lattice matching can be obtained, the interface state between the semiconductor layer and the insulating layer can be reduced. In addition, when the source electrode, the drain electrode, and the gate electrode are formed using ZnO which does not substantially contain impurities, entry of impurities which affect electric characteristics of each layer can be prevented. As a result, the electrical characteristics of the thin film transistor can be improved.
[0029]
Further, a light-transmitting thin film transistor can be manufactured by using a source electrode, a drain electrode, and a gate electrode made of ZnO having a light-transmitting property. Therefore, in the method for manufacturing a semiconductor device according to the second aspect and the third aspect, it is possible to manufacture a thin film transistor having good electrical characteristics and light-transmitting properties.
[0030]
In the method for manufacturing a thin film transistor according to the second aspect and the third aspect, preferably, the source electrode and the drain electrode are formed on the semiconductor layer. According to this structure, good lattice matching can be obtained also at the interface between the source electrode and the drain electrode and the semiconductor layer, so that the interface state between the source electrode and the drain electrode and the semiconductor layer can be reduced. Can be reduced. As a result, the electrical characteristics of the thin film transistor can be improved.
[0031]
In the method for manufacturing a thin film transistor, preferably, the step of forming a semiconductor layer, the step of forming an insulating layer, the step of forming a source electrode, the step of forming a drain electrode, and the step of forming a gate electrode are substantially performed. And a step of sputtering a target made of ZnO that does not substantially contain impurities with a sputtering gas containing at least one of an inert gas and oxygen. With this structure, the semiconductor layer, the insulating layer, the source electrode, the drain electrode, and the gate electrode can be formed in the same formation process, and the semiconductor layer, the insulating layer, the source electrode, the drain electrode, and the gate electrode can be formed. Impurities that affect the electrical characteristics are less likely to be mixed. As a result, a thin film transistor having better electric characteristics can be manufactured easily and at low cost.
[0032]
In the above method for manufacturing a semiconductor device, the steps of forming a semiconductor layer, forming an insulating layer, forming a source electrode, forming a drain electrode, and forming a gate electrode are the same. It is preferably performed indoors. With this structure, it is not necessary to prepare a formation chamber for each formation of the semiconductor layer, the insulating layer, the source electrode, the drain electrode, and the gate electrode. In addition, in particular, for a process that can be formed continuously, such as formation of a semiconductor layer and an insulating layer, there is no need to insert and remove the semiconductor layer, the insulating layer, the source electrode, the drain electrode, and the gate. Infiltration of impurities in the air into the inside and the interface of the electrode and attachment of foreign matter to the surface can be further suppressed. Thus, a thin film transistor having good electric characteristics can be easily manufactured at low cost.
[0033]
In the above method for manufacturing a semiconductor device, the flow rate of oxygen in the sputtering gas used in the step of forming the insulating layer is larger than the flow rate of oxygen in the sputtering gas used in the step of forming the semiconductor layer, and the source electrode The oxygen flow rate in the sputtering gas used in the step of forming the semiconductor layer, the step of forming the drain electrode, and the step of forming the gate electrode is smaller than the oxygen flow rate in the sputtering gas used in the step of forming the semiconductor layer. preferable. According to this structure, an insulating layer having higher insulating property than the semiconductor layer can be easily formed, and each electrode having higher conductivity than the semiconductor layer can be easily formed. A thin film transistor having excellent electrical characteristics can be easily manufactured.
[0034]
The “semiconductor device” in the present invention is a broad concept including, for example, not only a thin film transistor (TFT) and a diode, but also a display device in combination with a liquid crystal or an EL element.
[0035]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described.
[0036]
(1st Embodiment)
FIG. 1 is a characteristic diagram showing a relationship between the conductivity of a ZnO film formed on a glass substrate by an RF magnetron sputtering method and an oxygen flow ratio in a sputtering gas according to the first embodiment of the present invention. Table 1 shows the manufacturing conditions. As a forming apparatus, a general RF magnetron sputter is used, and as a sputter target, non-doped ZnO (99.99 wt. %), And a mixed gas of Ar and oxygen was used as a sputtering gas. Here, in the present embodiment, the oxygen flow rate ratio refers to the ratio of the oxygen flow rate to the total flow rate (Ar flow rate + oxygen flow rate = about 15 sccm) (O Two / (Ar + O Two )). The conductivity was calculated by measuring the resistance between gap electrodes formed on the surface of the ZnO film.
[0037]
[Table 1]
Figure 2004193446
[0038]
As shown in FIG. 1, the conductivity of a ZnO film having a thickness of about 200 nm largely depends on the oxygen flow ratio in the sputtering gas, and the conductivity decreases as the oxygen flow ratio increases, and the ZnO film has a high resistance. It turns out that it becomes. As can be seen from FIG. 1, by changing the oxygen flow rate ratio in the sputtering gas, the conductivity of the ZnO film can be controlled over a wide range of about 8 to 9 digits without adding impurities to the ZnO film. The reason for this is that, by changing the oxygen flow rate ratio, the amount of oxygen deficiency (donor) in the formed ZnO film, the size and distribution of the crystal grains, and the like, change the inside of the crystal grains and the crystal grain boundaries. It is considered that the path of the flowing current changes. From the results of the Hall effect measurement, it is known that a ZnO film having a high conductivity formed with a small oxygen flow ratio has n-type conductivity.
[0039]
Further, the conductivity of the ZnO film formed by changing only the film thickness was measured with the sputtering conditions of only about 15 sccm of Ar (oxygen flow ratio: 0%) under the manufacturing conditions shown in Table 1. Table 2 shows the results.
[0040]
[Table 2]
Figure 2004193446
[0041]
As shown in Table 2, it was found that the conductivity of the ZnO film also changed depending on the film thickness, and the conductivity increased with an increase in the film thickness, and could be changed by about two digits.
[0042]
From these results, by changing the oxygen flow ratio and the thickness of the ZnO film when forming the ZnO film by the sputtering method, about 10 Two Ω -1 ・ Cm -1 ~ About 10 -Ten Ω -1 ・ Cm -1 It is possible to control the conductivity of the ZnO film over a wide range, 0 Ω -1 ・ Cm -1 A ZnO film having an electrical conductivity (oxygen flow rate ratio: 0% to about 2.5%) of about 10% or more is used as an electrode layer. 0 Ω -1 ・ Cm -1 -10 -Ten Ω -1 ・ Cm -1 A ZnO film having an electrical conductivity (oxygen flow rate ratio: 0% to about 50%) of about 10% is used as a semiconductor layer. -Ten Ω -1 ・ Cm -1 ZnO films having a conductivity of about or less (oxygen flow ratio: about 50% to 100%) can be used as insulating layers. Preferably, the electrode layer has a thickness of 10 1 Ω -1 ・ Cm -1 A ZnO film having an electrical conductivity (oxygen flow ratio: about 0%) of about 10% or more is used as a semiconductor layer. -8 Ω -1 ・ Cm -1 -10 -Ten Ω -1 ・ Cm -1 A ZnO film having an electrical conductivity of about 10% (oxygen flow ratio: about 10% to about 35%) is used as an insulating layer. -Ten Ω -1 ・ Cm -1 It is preferable to use a ZnO film having an electric conductivity (oxygen flow rate ratio: about 75% to 100%) of about or less.
[0043]
(Example 1)
2 to 5 are cross-sectional views illustrating a manufacturing process of a top-gate TFT having a coplanar structure according to the first embodiment of the present invention. Here, the TFT is an example of the “semiconductor device” of the present invention. Table 3 shows the manufacturing conditions. In forming each ZnO film, a general RF magnetron sputtering apparatus is used as a forming apparatus, and impurities for controlling electric characteristics such as Li, Na, Ni, Mn, Al, and Ga are added as a sputtering target. Undoped ZnO (99.99 wt%) was used, and a mixed gas of Ar and oxygen was used as a sputtering gas. The manufacturing process of the TFT according to the first embodiment of the present invention will be described with reference to FIGS.
[0044]
[Table 3]
Figure 2004193446
[0045]
First, as shown in FIG. 2, ZnO having a thickness of about 200 nm and containing no impurity for controlling electric characteristics having a thickness of about 200 nm is formed on an insulating and translucent substrate 1 made of glass by RF magnetron sputtering. A semiconductor layer 2 made of a film was produced. As the sputtering gas, a mixed gas of Ar at a flow rate of about 11.2 sccm and oxygen at a flow rate of about 3.8 sccm (oxygen flow rate ratio: about 25%) was used. The conductivity of the ZnO film formed at this time is 10 -9 Ω -1 ・ Cm -1 It is about. Thereafter, referring to Table 3, the flow rate of Ar is gradually increased from about 11.2 sccm to about 15 sccm, and the flow rate of oxygen is increased from about 3.8 sccm to 0 sccm (oxygen flow rate ratio: from about 25% to 0%). By continuously performing a film forming process by the RF magnetron sputtering method while gradually decreasing the thickness, an LDD (Lightly) made of a ZnO film having a thickness of about 10 nm and containing no impurity for controlling electric characteristics is formed on the semiconductor layer 2. Doped Drain) layer 3 was produced. The conductivity of the ZnO film formed at this time is 10 -9 Ω -1 ・ Cm -1 -10 -2 Ω -1 ・ Cm -1 It gradually increases in the film thickness direction in the range of about. Here, the semiconductor layer 2 and the LDD layer 3 are examples of the “semiconductor layer” of the present invention.
[0046]
Next, as shown in FIG. 3, a predetermined region of the LDD layer 3 is removed by etching so that the surface of the channel region 2c in the semiconductor layer 2 is exposed. Further, as shown in FIG. 4, a gate insulating layer 4 made of a ZnO film having a thickness of about 300 nm and containing no impurity for controlling electric characteristics is formed on the channel region 2c by RF magnetron sputtering. . As the sputtering gas, only oxygen having a flow rate of about 15 sccm (oxygen flow rate ratio: 100%) was used. The conductivity of the ZnO film formed at this time is 10 as shown in FIG. -Ten Ω -1 ・ Cm -1 It is about. Here, the gate insulating layer 4 is an example of the “insulating layer” of the present invention.
[0047]
Finally, a gate electrode 6 is formed on the gate insulating layer 4 as shown in FIG. A source electrode 5s and a drain electrode 5d are formed on the source region 2s and the drain region 2d in the semiconductor layer 2, respectively. Each electrode is formed of a ZnO film having a thickness of about 300 nm and containing no impurity for controlling electric characteristics, which is formed by an RF magnetron sputtering method. Here, only Ar having a flow rate of about 15 sccm (oxygen flow rate ratio: 0%) was used as a sputtering gas. The conductivity of the ZnO film formed at this time is 10 1 Ω -1 ・ Cm -1 It is about. Thus, the TFT according to the first embodiment of the present invention is formed.
[0048]
In the above embodiment, each of the semiconductor layer 2, the LDD layer 3, and the gate insulating layer 4 is manufactured by sputtering a target made of ZnO substantially containing no impurities with a sputtering gas containing oxygen. Thereby, the semiconductor layer 2, the LDD layer 3, and the gate insulating layer 4 are substantially formed only of Zn and O and do not contain impurities for controlling electric characteristics. Is not diffused, and good lattice matching can be obtained at the interface between the semiconductor layer 2 and the gate insulating layer 4. As a result, the interface state between the semiconductor layer 2 and the gate insulating layer 4 can be reduced, so that the electrical characteristics of the semiconductor device can be improved. In addition, since each constituent layer can be formed by the same forming process, the manufacturing process can be simplified and the cost can be reduced.
[0049]
Further, in the above embodiment, the oxygen flow rate ratio in the sputtering gas used in the step of forming the gate insulating layer 4 is larger than the oxygen flow rate ratio in the sputtering gas used in the step of forming the semiconductor layer 2 and the LDD layer 3. As a result, the gate insulating layer 4 having a higher insulating property than the semiconductor layer 2 and the LDD layer 3 can be easily formed. -Ten Ω -1 ・ Cm -1 Since a ZnO film having the following conductivity can be formed, the semiconductor layer 2 and the LDD layer 3 can be sufficiently insulated from the gate electrode 6.
[0050]
In the above embodiment, the source electrode 5s, the drain electrode 5d, and the gate electrode 6 are formed using a ZnO film containing substantially no impurities. Thus, the formation of each electrode can be performed by the same formation process as that of the semiconductor layer 2, the LDD layer 3, and the gate insulating layer 4. Thereby, the entire TFT manufacturing process can be simplified. In addition, during formation of the source electrode 5s, the drain electrode 5d, and the gate electrode 6, the intrusion of impurities that affect the electrical characteristics of the semiconductor layer 2, the LDD layer 3, and the gate insulating layer 4 can be prevented. As a result, the electrical characteristics of the TFT can be improved.
[0051]
In the above embodiment, the source electrode 5s, the drain electrode 5d, and the gate electrode 6 made of a light-transmitting ZnO film are formed. Thereby, a light-transmitting TFT can be manufactured. Further, in the above embodiment, the substrate 1 also has a light transmitting property. This makes it possible to manufacture a TFT in which all components have a light-transmitting property.
[0052]
In the above embodiment, the flow rate ratio of oxygen in the sputter gas used in the step of forming the source electrode 5s, the drain electrode 5d, and the gate electrode 6 is set in the sputter gas used in the step of forming the semiconductor layer 2 and the LDD layer 3. Is smaller than the oxygen flow ratio. Thereby, the source electrode 5s, the drain electrode 5d, and the gate electrode 6 having higher conductivity than the semiconductor layer 2 and the LDD layer 3 can be easily formed. 1 Ω -1 ・ Cm -1 Since a ZnO film having a degree of conductivity can be formed, electrical connection between the semiconductor layer 2 and the LDD layer 3 and the source electrode 5s and the drain electrode 5d can be made well.
[0053]
In the above embodiment, the source electrode 5s and the drain electrode 5d are formed on the semiconductor layer 2. Thereby, good lattice matching can be obtained also at the interface between the source electrode 5s and the drain electrode 5d and the semiconductor layer 2, so that the interface state between the source electrode 5s and the drain electrode 5d and the semiconductor layer 2 can be obtained. Position can be reduced. As a result, the electrical characteristics of the TFT can be improved.
[0054]
In the above embodiment, the formation of the semiconductor layer 2, the LDD layer 3, the gate insulating layer 4, the source electrode 5s, the drain electrode 5d, and the gate electrode 6 is performed in the same forming chamber. This makes it difficult for impurities in the atmosphere to be mixed during the formation of each constituent layer, so that the manufacturing process can be further simplified and the cost can be reduced, and a TFT having good electrical characteristics can be manufactured. Can be.
[0055]
Further, in the above embodiment, the LDD layer 3 is continuously formed on the semiconductor layer 2 by forming the ZnO film while gradually decreasing the flow rate of oxygen in the sputtering gas. Thereby, the LDD layer 3 whose conductivity gradually increases in the film thickness direction can be formed near the gate insulating layer 4, so that the electric field concentration between the gate electrode 6 and the source electrode 5s and the drain electrode 5d can be increased. Can be prevented, and a TFT having better electric characteristics can be manufactured.
[0056]
(Example 2)
In the second embodiment, unlike the first embodiment, a bottom gate type TFT was manufactured.
[0057]
6 and 7 are cross-sectional views illustrating a manufacturing process of a bottom-gate type TFT having a staggered structure according to the second embodiment of the present invention. The conditions for forming each constituent layer were the same as those shown in Table 3 of Example 1, and each constituent layer was formed using a general RF magnetron sputtering apparatus. Second Embodiment A manufacturing process of a thin film transistor according to a second embodiment of the present invention will be described with reference to FIGS.
[0058]
First, as shown in FIG. 6, a ZnO layer having a thickness of about 300 nm and containing no impurity for controlling electric characteristics having a thickness of about 300 nm is formed on an insulating and translucent substrate 11 made of glass by RF magnetron sputtering. A gate electrode 16 made of a film was manufactured. Only Ar having a flow rate of about 15 sccm (oxygen flow rate ratio: 0%) was used as a sputtering gas. The conductivity of the ZnO film formed at this time is 10 1 Ω -1 ・ Cm -1 It is about. Further, a gate insulating layer 14 made of a ZnO film having a thickness of about 300 nm and containing no impurity for controlling electric characteristics was formed by RF magnetron sputtering in a region other than the extraction electrode portion on the gate electrode 16. . Only oxygen having a flow rate of 15 sccm (oxygen flow rate ratio: 100%) was used as a sputtering gas. The conductivity of the ZnO film formed at this time is 10 -Ten Ω -1 ・ Cm -1 It is about.
[0059]
Next, a semiconductor layer 12 made of a ZnO film containing no impurity for controlling electric characteristics and having a thickness of about 200 nm and a thickness of about 10 nm are formed on the gate insulating layer 14 by RF magnetron sputtering. An LDD layer 13 made of a ZnO film containing no impurity for controlling electric characteristics was continuously formed. Here, a mixed gas of Ar and oxygen was used as the sputtering gas, but in the production of the semiconductor layer 12, the Ar flow rate was about 11.2 sccm and the oxygen flow rate was about 3.8 sccm (oxygen flow rate ratio: about 25%). In the production of the LDD layer 13, the flow rate of Ar is gradually increased from about 11.2 sccm to about 15 sccm, and the oxygen flow rate is increased from about 3.8 sccm to 0 sccm (oxygen flow ratio: from about 25% to 0%). ) Gradually reduced. The conductivity of the ZnO film formed at this time is 10 -9 Ω -1 ・ Cm -1 About 10 in the LDD layer 13 -9 Ω -1 ・ Cm -1 -10 -2 Ω -1 ・ Cm -1 It gradually increases in the film thickness direction in the range of about.
[0060]
Further, an electrode layer 15 made of a ZnO film having a thickness of about 300 nm and containing no impurity for controlling electric characteristics was formed on the LDD layer 13 by RF magnetron sputtering. Only Ar having a flow rate of about 15 sccm (oxygen flow rate ratio: 0%) was used as a sputtering gas. The conductivity of the ZnO film formed at this time is 10 1 Ω -1 ・ Cm -1 It is about.
[0061]
Finally, as shown in FIG. 7, the electrode layer 15 and the LDD layer 13 on the channel region 12c in the semiconductor layer 12 are removed by etching, thereby separating the electrode layer 15 and the LDD layer 13, and forming the source electrode 15s and the drain electrode 15s. 15d was produced. Thus, a TFT according to Example 2 of the present invention was manufactured.
[0062]
In order to confirm the effects of Example 2, the characteristics of the manufactured TFT were evaluated. FIG. 8 is a characteristic diagram illustrating a relationship between a gate voltage (Vg) and a drain current (Id) of the TFT according to the second embodiment of the present invention. Further, as a comparative example, the gate insulating layer was made of SiO 2. Two A TFT having the same structure as in Example 2 was prepared except for the above, and the same evaluation was performed.
[0063]
As shown in FIG. 8, it was confirmed that each of the TFTs has an ON / OFF ratio of about 4 to 5 digits. However, the TFT of the present embodiment has a lower Id than the TFT of the comparative example. Since the rising is steep, the rising Vg is low, and the hysteresis is small, it can be seen that the device has better characteristics.
[0064]
In the above embodiment, the gate insulating layer 14 and the semiconductor layer 12 are substantially composed of only Zn and O and do not include impurities for controlling electric characteristics, and are formed of ZnO. Is being done. Thus, it is considered that good lattice matching can be obtained at the interface between the gate insulating layer 14 and the semiconductor layer 12. As a result, the interface state between the gate insulating layer 14 and the semiconductor layer 12 was able to be reduced, so that the rising of Id was sharp, the rising Vg was low, and the hysteresis was small, as described above. It is considered that TFT characteristics were obtained.
[0065]
It should be noted that the embodiments disclosed this time are illustrative in all respects, and are not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description of the embodiments, and further includes all modifications within the scope and meaning equivalent to the terms of the claims.
[0066]
For example, in each of the above embodiments, the semiconductor device is a TFT, but the present invention is not limited to this, and may be another semiconductor element such as a diode. The display device may be a combination display device.
[0067]
In the first embodiment, a top-gate type TFT having a coplanar structure is manufactured, and in the second embodiment, a bottom-gate type TFT having a staggered structure is manufactured. However, the present invention is not limited to this. A top gate type TFT having a staggered structure or a bottom gate type TFT having a coplanar structure may be used. Further, in either the top gate type or the bottom gate type structure, with respect to the semiconductor layer including the channel region, only one of the source electrode and the drain electrode is formed on the same plane as the gate electrode, and the other is formed on the same surface. A TFT having a structure formed on the opposite surface may be used.
[0068]
In each of the above embodiments, a mixed gas of Ar and oxygen was used as the sputtering gas. However, the present invention is not limited to this, and other rare gases such as He, Ne, and Kr may be used instead of Ar. Good. That is, it is preferable that the element does not substantially affect the electrical characteristics of the ZnO film.
[0069]
In each of the above embodiments, a glass substrate is used as the substrate. However, the present invention is not limited to this, and a substrate made of a light-transmitting material such as quartz, sapphire, or plastic may be used. In addition, it is preferable that the substrate has at least a surface having an insulating property.
[0070]
Further, in each of the above embodiments, each constituent layer was formed by the RF magnetron sputtering method, but the present invention is not limited to this, and other layers such as a DC sputtering method, an ion beam sputtering method, a vacuum evaporation method, and a CVD method may be used. A ZnO film may be formed by a vacuum process.
[0071]
【The invention's effect】
As described above, according to the present invention, it is possible to provide a method of manufacturing a semiconductor device having good electrical characteristics and capable of simplifying a manufacturing process and reducing costs.
[0072]
Further, according to the present invention, it is possible to provide a method for manufacturing a thin film transistor which has good electric characteristics and light-transmitting properties, and can simplify a manufacturing process and reduce costs.
[Brief description of the drawings]
FIG. 1 is a characteristic diagram showing a relationship between the conductivity of a ZnO film produced by an RF magnetron sputtering method and an oxygen flow ratio in a sputtering gas according to a first embodiment of the present invention.
FIG. 2 is a cross-sectional view for explaining a first step of a manufacturing process of the top gate type TFT according to the first embodiment of the present invention.
FIG. 3 is a cross-sectional view for explaining a second step in the manufacturing process of the top gate type TFT according to the first embodiment of the present invention.
FIG. 4 is a cross-sectional view for explaining a third step in the manufacturing process of the top gate type TFT according to the first embodiment of the present invention.
FIG. 5 is a cross-sectional view for explaining a fourth step in the process of manufacturing the top-gate TFT according to the first embodiment of the present invention.
FIG. 6 is a cross-sectional view for explaining a first step in a manufacturing process of the bottom gate type TFT according to the second embodiment of the present invention.
FIG. 7 is a cross-sectional view for explaining a second step in the manufacturing process of the bottom gate type TFT according to the second embodiment of the present invention.
FIG. 8 is a characteristic diagram showing a relationship between a gate voltage (Vg) and a drain current (Id) of a TFT according to Example 2 of the present invention.
FIG. 9 is a cross-sectional view for describing a first step of a conventional TFT manufacturing process.
FIG. 10 is a cross-sectional view for explaining a second step of the conventional TFT manufacturing process.
FIG. 11 is a cross-sectional view for explaining a third step of the conventional TFT manufacturing process.
[Explanation of symbols]
1 substrate
2 Semiconductor layer (semiconductor layer)
3 LDD layer (semiconductor layer)
4 Gate insulating layer (insulating layer)
5s source electrode
5d drain electrode
6 Gate electrode

Claims (17)

実質的に不純物を含まないＺｎＯからなる半導体層を形成する工程と、
実質的に不純物を含まないＺｎＯからなる絶縁層を形成する工程とを備える、半導体装置の製造方法。Forming a semiconductor layer made of ZnO substantially free from impurities;
Forming an insulating layer made of ZnO containing substantially no impurities. 前記半導体層と前記絶縁層とは、接するように形成される、請求項１に記載の半導体装置の製造方法。The method for manufacturing a semiconductor device according to claim 1, wherein the semiconductor layer and the insulating layer are formed so as to be in contact with each other. 前記半導体層を形成する工程および前記絶縁層を形成する工程は、実質的に不純物を含んでいないＺｎとＯとからなるターゲットを不活性ガスおよび酸素の少なくともいずれかを含むスパッタガスによってスパッタする工程をそれぞれ含む、請求項１または２に記載の半導体装置の製造方法。The step of forming the semiconductor layer and the step of forming the insulating layer include a step of sputtering a target made of Zn and O containing substantially no impurities with a sputtering gas containing at least one of an inert gas and oxygen. The method for manufacturing a semiconductor device according to claim 1, further comprising: 前記半導体層を形成する工程および前記絶縁層を形成する工程は、前記半導体層および前記絶縁層が所定の導電率をそれぞれ有するように、前記不活性ガスおよび前記酸素の流量を制御する工程を含む、請求項３に記載の半導体装置の製造方法。The step of forming the semiconductor layer and the step of forming the insulating layer include a step of controlling the flow rates of the inert gas and the oxygen such that the semiconductor layer and the insulating layer each have a predetermined conductivity. A method for manufacturing a semiconductor device according to claim 3. 前記絶縁層を形成する工程で用いるスパッタガス中の酸素流量比は、前記半導体層を形成する工程で用いるスパッタガス中の酸素流量比よりも大きい、請求項４に記載の半導体装置の製造方法。The method of manufacturing a semiconductor device according to claim 4, wherein an oxygen flow rate ratio in a sputtering gas used in the step of forming the insulating layer is larger than an oxygen flow rate ratio in a sputtering gas used in the step of forming the semiconductor layer. 前記半導体層を形成する工程および前記絶縁層を形成する工程は、前記半導体層および前記絶縁層が所定の導電率をそれぞれ有するように、前記半導体層および前記絶縁層の膜厚を制御する工程を含む、請求項３〜５のいずれか１項に記載の半導体装置の製造方法。The step of forming the semiconductor layer and the step of forming the insulating layer include a step of controlling the thickness of the semiconductor layer and the insulating layer so that the semiconductor layer and the insulating layer each have a predetermined conductivity. The method for manufacturing a semiconductor device according to claim 3, further comprising: 前記半導体層を形成する工程および前記絶縁層を形成する工程は、同一の形成室内で行われる、請求項１〜６のいずれか１項に記載の半導体装置の製造方法。The method of manufacturing a semiconductor device according to claim 1, wherein the step of forming the semiconductor layer and the step of forming the insulating layer are performed in the same forming chamber. 前記絶縁層の導電率は、１×１０-10Ω-1・ｃｍ-1以下である、請求項１〜７のいずれか１項に記載の半導体装置の製造方法。The method of manufacturing a semiconductor device according to claim 1, wherein the conductivity of the insulating layer is 1 × 10 −10 Ω −1 · cm −1 or less. 基板上に、前記半導体層を形成する工程と、
当該半導体層上に、前記絶縁層を形成する工程とを備えた、請求項１〜８のいずれか１項に記載の半導体装置の製造方法。Forming the semiconductor layer on a substrate;
The method of manufacturing a semiconductor device according to claim 1, further comprising: forming the insulating layer on the semiconductor layer. 基板上に、前記絶縁層を形成する工程と、
当該絶縁層上に、前記半導体層を形成する工程とを備えた、請求項１〜８のいずれか１項に記載の半導体装置の製造方法。Forming the insulating layer on a substrate;
The method of manufacturing a semiconductor device according to claim 1, further comprising: forming the semiconductor layer on the insulating layer. 前記半導体層は、薄膜トランジスタのチャネル領域を含み、
前記絶縁層は、前記薄膜トランジスタのゲート絶縁層を含む、請求項１〜１０のいずれか１項に記載の半導体装置の製造方法。The semiconductor layer includes a channel region of a thin film transistor,
The method according to claim 1, wherein the insulating layer includes a gate insulating layer of the thin film transistor. 基板上に、実質的に不純物を含まないＺｎＯからなる半導体層を形成する工程と、
前記半導体層上に、実質的に不純物を含まないＺｎＯからなる絶縁層を形成する工程と、
実質的に不純物を含まないＺｎＯからなるソース電極を形成する工程と、
実質的に不純物を含まないＺｎＯからなるドレイン電極を形成する工程と、
前記絶縁層上に、実質的に不純物を含まないＺｎＯからなるゲート電極を形成する工程とを備え、
前記半導体層と前記絶縁層とは、接するように形成されるとともに、
前記ソース電極および前記ドレイン電極は、前記半導体層と接するように形成される、薄膜トランジスタの製造方法。Forming a semiconductor layer made of ZnO containing substantially no impurities on the substrate;
Forming an insulating layer made of ZnO containing substantially no impurities on the semiconductor layer;
Forming a source electrode made of ZnO containing substantially no impurities;
Forming a drain electrode made of ZnO substantially free from impurities;
Forming a gate electrode made of ZnO containing substantially no impurities on the insulating layer,
The semiconductor layer and the insulating layer are formed so as to be in contact with each other,
The method for manufacturing a thin film transistor, wherein the source electrode and the drain electrode are formed to be in contact with the semiconductor layer. 基板上に、実質的に不純物を含まないＺｎＯからなるゲート電極を形成する工程と、
前記ゲート電極上に、実質的に不純物を含まないＺｎＯからなる絶縁層を形成する工程と、
前記絶縁層上に、実質的に不純物を含まないＺｎＯからなる半導体層を形成する工程と、
実質的に不純物を含まないＺｎＯからなるソース電極を形成する工程と、
実質的に不純物を含まないＺｎＯからなるドレイン電極を形成する工程とを備え、
前記半導体層と前記絶縁層とは、接するように形成されるとともに、
前記ソース電極および前記ドレイン電極は、前記半導体層と接するように形成される、薄膜トランジスタの製造方法。Forming a gate electrode made of ZnO containing substantially no impurities on the substrate;
Forming an insulating layer made of ZnO containing substantially no impurities on the gate electrode;
Forming a semiconductor layer made of ZnO containing substantially no impurities on the insulating layer;
Forming a source electrode made of ZnO containing substantially no impurities;
Forming a drain electrode made of ZnO containing substantially no impurities,
The semiconductor layer and the insulating layer are formed so as to be in contact with each other,
The method for manufacturing a thin film transistor, wherein the source electrode and the drain electrode are formed to be in contact with the semiconductor layer. 前記ソース電極および前記ドレイン電極は、前記半導体層上に形成される、請求項１２または１３のいずれかに記載の薄膜トランジスタの製造方法。14. The method according to claim 12, wherein the source electrode and the drain electrode are formed on the semiconductor layer. 前記半導体層を形成する工程、前記絶縁層を形成する工程、前記ソース電極を形成する工程、前記ドレイン電極を形成する工程、および前記ゲート電極を形成する工程は、
実質的に不純物を含んでいないＺｎＯからなるターゲットを不活性ガスおよび酸素の少なくともいずれかを含むスパッタガスによってスパッタする工程をそれぞれ含む、請求項１２〜１４のいずれか１項に記載の薄膜トランジスタの製造方法。The step of forming the semiconductor layer, the step of forming the insulating layer, the step of forming the source electrode, the step of forming the drain electrode, and the step of forming the gate electrode
The method of manufacturing a thin film transistor according to claim 12, further comprising a step of sputtering a target made of ZnO substantially containing no impurities with a sputtering gas containing at least one of an inert gas and oxygen. Method. 前記半導体層を形成する工程、前記絶縁層を形成する工程、前記ソース電極を形成する工程、前記ドレイン電極を形成する工程、および前記ゲート電極を形成する工程は、同一の形成室内で行われる、請求項１２〜１５のいずれか１項に記載の薄膜トランジスタの製造方法。The step of forming the semiconductor layer, the step of forming the insulating layer, the step of forming the source electrode, the step of forming the drain electrode, and the step of forming the gate electrode are performed in the same forming chamber; A method for manufacturing the thin film transistor according to claim 12. 前記絶縁層を形成する工程で用いるスパッタガス中の酸素流量比は、前記半導体層を形成する工程で用いるスパッタガス中の酸素流量比よりも大きく、
前記ソース電極を形成する工程、前記ドレイン電極を形成する工程、および前記ゲート電極を形成する工程で用いるスパッタガス中の酸素流量比は、前記半導体層を形成する工程で用いるスパッタガス中の酸素流量比よりも小さい、請求項１２〜１６のいずれか１項に記載の薄膜トランジスタの製造方法。The oxygen flow rate ratio in the sputtering gas used in the step of forming the insulating layer is larger than the oxygen flow rate ratio in the sputtering gas used in the step of forming the semiconductor layer,
The oxygen flow rate in the sputtering gas used in the step of forming the source electrode, the step of forming the drain electrode, and the step of forming the gate electrode is the same as the oxygen flow rate in the step of forming the semiconductor layer. The method for manufacturing a thin film transistor according to claim 12, wherein the ratio is smaller than the ratio.
JP2002361694A 2002-12-13 2002-12-13 Method for manufacturing semiconductor device and method for manufacturing thin-film transistor Withdrawn JP2004193446A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002361694A JP2004193446A (en) 2002-12-13 2002-12-13 Method for manufacturing semiconductor device and method for manufacturing thin-film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002361694A JP2004193446A (en) 2002-12-13 2002-12-13 Method for manufacturing semiconductor device and method for manufacturing thin-film transistor

Publications (1)

Publication Number Publication Date
JP2004193446A true JP2004193446A (en) 2004-07-08

Family

ID=32760335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002361694A Withdrawn JP2004193446A (en) 2002-12-13 2002-12-13 Method for manufacturing semiconductor device and method for manufacturing thin-film transistor

Country Status (1)

Country Link
JP (1) JP2004193446A (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150155A (en) * 2005-11-30 2007-06-14 Toppan Printing Co Ltd Thin-film transistor and its manufacturing method, and film forming apparatus
JP2007150158A (en) * 2005-11-30 2007-06-14 Toppan Printing Co Ltd Transistor and its manufacturing method
JP2008053356A (en) * 2006-08-23 2008-03-06 Canon Inc Method for manufacturing thin film transistor using amorphous oxide semiconductor film
JP2008060099A (en) * 2006-08-29 2008-03-13 Casio Comput Co Ltd Thin-film transistor and manufacturing method therefor
JP2008108985A (en) * 2006-10-26 2008-05-08 Kochi Prefecture Sangyo Shinko Center Method of manufacturing semiconductor element
WO2009020183A1 (en) * 2007-08-08 2009-02-12 Rohm Co., Ltd. Semiconductor element and method for production of semiconductor element
JP2009135380A (en) * 2007-05-30 2009-06-18 Canon Inc Method for manufacturing thin film transistor using oxide semiconductor and display device
US7863607B2 (en) 2007-06-14 2011-01-04 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
JP2012238763A (en) * 2011-05-12 2012-12-06 Fujitsu Ltd Semiconductor device and method of manufacturing semiconductor device
WO2013008419A1 (en) * 2011-07-08 2013-01-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film, method for manufacturing semiconductor device, and semiconductor device
KR101344483B1 (en) 2007-06-27 2013-12-24 삼성전자주식회사 Thin Film Transistor
JP2015133513A (en) * 2010-02-05 2015-07-23 株式会社半導体エネルギー研究所 semiconductor device
JP2019071485A (en) * 2010-07-02 2019-05-09 株式会社半導体エネルギー研究所 Semiconductor device

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150155A (en) * 2005-11-30 2007-06-14 Toppan Printing Co Ltd Thin-film transistor and its manufacturing method, and film forming apparatus
JP2007150158A (en) * 2005-11-30 2007-06-14 Toppan Printing Co Ltd Transistor and its manufacturing method
JP2008053356A (en) * 2006-08-23 2008-03-06 Canon Inc Method for manufacturing thin film transistor using amorphous oxide semiconductor film
US8415198B2 (en) 2006-08-23 2013-04-09 Canon Kabushiki Kaisha Production method of thin film transistor using amorphous oxide semiconductor film
JP2008060099A (en) * 2006-08-29 2008-03-13 Casio Comput Co Ltd Thin-film transistor and manufacturing method therefor
JP2008108985A (en) * 2006-10-26 2008-05-08 Kochi Prefecture Sangyo Shinko Center Method of manufacturing semiconductor element
JP2009135380A (en) * 2007-05-30 2009-06-18 Canon Inc Method for manufacturing thin film transistor using oxide semiconductor and display device
US7863607B2 (en) 2007-06-14 2011-01-04 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR101344483B1 (en) 2007-06-27 2013-12-24 삼성전자주식회사 Thin Film Transistor
WO2009020183A1 (en) * 2007-08-08 2009-02-12 Rohm Co., Ltd. Semiconductor element and method for production of semiconductor element
JP2015133513A (en) * 2010-02-05 2015-07-23 株式会社半導体エネルギー研究所 semiconductor device
JP2019071485A (en) * 2010-07-02 2019-05-09 株式会社半導体エネルギー研究所 Semiconductor device
JP2012238763A (en) * 2011-05-12 2012-12-06 Fujitsu Ltd Semiconductor device and method of manufacturing semiconductor device
WO2013008419A1 (en) * 2011-07-08 2013-01-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film, method for manufacturing semiconductor device, and semiconductor device
US9496138B2 (en) 2011-07-08 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film, method for manufacturing semiconductor device, and semiconductor device

Similar Documents

Publication Publication Date Title
TWI397183B (en) Amorphous oxide and field effect transistor
TWI433312B (en) Amorphous oxide, field effect transistor and display apparatus
CN104022155B (en) stable amorphous metal oxide semiconductor
US6878962B1 (en) Semiconductor device
JP6338361B2 (en) Semiconductor material, thin film transistor including the same, and electronic device including the thin film transistor
JP5467728B2 (en) Thin film field effect transistor and method of manufacturing the same
TWI514588B (en) Thin film transistor
KR102518392B1 (en) Array Substrate For Thin Film Transistor
JP5371467B2 (en) FIELD EFFECT TRANSISTOR AND METHOD FOR MANUFACTURING FIELD EFFECT TRANSISTOR
US20120025187A1 (en) Transistors, methods of manufacturing transistors, and electronic devices including transistors
US9378981B2 (en) Thin film device and manufacturing method thereof
TW200939470A (en) Oxide semiconductor material and method for manufacturing the same, electronic device and field effect transistor
JP2004193446A (en) Method for manufacturing semiconductor device and method for manufacturing thin-film transistor
TW200947088A (en) Thin film transistor and display
KR20130018300A (en) Oxide for semiconductor layer of thin-film transistor, sputtering target, and thin-film transistor
JP2010074061A (en) Thin-film field effect transistor
Rha et al. Performance variation according to device structure and the source/drain metal electrode of a-IGZO TFTs
JP2009010348A (en) Channel layer and its forming method, and thin film transistor including channel layer and its manufacturing method
KR101603246B1 (en) Thin film transistor
KR102627305B1 (en) Thin film trnasistor substrate and display device
JP2012028481A (en) Field-effect transistor and manufacturing method of the same
KR20120082479A (en) Semiconductor memory device
Jeong et al. Study on the effects of Zr-incorporated InZnO thin-film transistors using a solution process
KR102247029B1 (en) Vertical non-volatile memory device including c-axis aligned crystalline oxide semiconductor layer
KR101539294B1 (en) Thin-Film Transistor with ZnO/MgZnO Active Structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20041213

Free format text: JAPANESE INTERMEDIATE CODE: A621

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061106

A761 Written withdrawal of application

Effective date: 20070727

Free format text: JAPANESE INTERMEDIATE CODE: A761