JP2004193385A - 半導体素子のレイアウト設計装置、レイアウト設計方法及びレイアウト設計プログラム - Google Patents
半導体素子のレイアウト設計装置、レイアウト設計方法及びレイアウト設計プログラム Download PDFInfo
- Publication number
- JP2004193385A JP2004193385A JP2002360382A JP2002360382A JP2004193385A JP 2004193385 A JP2004193385 A JP 2004193385A JP 2002360382 A JP2002360382 A JP 2002360382A JP 2002360382 A JP2002360382 A JP 2002360382A JP 2004193385 A JP2004193385 A JP 2004193385A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- layout design
- rows
- layout
- gate width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】パワートランジスタのレイアウト作業の負担を軽減できるレイアウト設計方法を提供する。
【解決手段】パワートランジスタのゲート長Ｌ及び全ゲート幅Ｗｔを取得する工程Ｓ２００と、トランジスタ要素のゲート幅Ｗを取得する工程Ｓ２０２と、トランジスタ要素の列数Ｎｃ及び行数Ｎｒを取得し、前記ゲート幅Ｗ、前記列数Ｎc及び前記行数Ｎrの積が前記全ゲート幅Ｗｔ以上である場合に、前記ゲート長Ｌ及び前記ゲート幅Ｗを有するトランジスタ要素を前記列数Ｎｃ及び前記行数Ｎｒで配置してパワートランジスタのレイアウトを行う工程Ｓ２０４とを含むレイアウト設計方法によって上記課題を解決できる。
【選択図】 図２
【解決手段】パワートランジスタのゲート長Ｌ及び全ゲート幅Ｗｔを取得する工程Ｓ２００と、トランジスタ要素のゲート幅Ｗを取得する工程Ｓ２０２と、トランジスタ要素の列数Ｎｃ及び行数Ｎｒを取得し、前記ゲート幅Ｗ、前記列数Ｎc及び前記行数Ｎrの積が前記全ゲート幅Ｗｔ以上である場合に、前記ゲート長Ｌ及び前記ゲート幅Ｗを有するトランジスタ要素を前記列数Ｎｃ及び前記行数Ｎｒで配置してパワートランジスタのレイアウトを行う工程Ｓ２０４とを含むレイアウト設計方法によって上記課題を解決できる。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、パワートランジスタのレイアウト及び配線を行うために用いられるレイアウト設計装置、レイアウト設計方法及びレイアウト設計プログラムに関する。
【０００２】
【従来の技術】
トランジスタのレイアウト設計において、同一の特性を有するトランジスタ要素を並列に配置することによって所望の電流出力を有するトランジスタを構成することが多い。特に、大電力を取り扱うパワートランジスタにおいては、並列配置されるトランジスタ要素の個数は莫大なものとなる。
【０００３】
一般的なパワートランジスタのレイアウト設計作業では、図８のように、必要なパワートランジスタの特性からゲート長と全ゲート幅が定められ（ステップＳ１００）、デザインルールに基づいてトランジスタ要素のゲート幅が定められ（Ｓ１０２）、トランジスタ要素の電極やドーピング領域の形状、サイズ及び配置の基本構成が決定される（Ｓ１０４）。続いて、複数個のトランジスタ要素を配置して、集積回路の全体レイアウトに沿うようにパワーＴｒ下地セルのレイアウト及び第１層の配線を行い（Ｓ１０６）、パワーＴｒ下地セルのレイアウトに合わせて第２層、第３層・・・と多層配線を行い（Ｓ１０８）、それらの配線間を接続するスルーホールのレイアウトを行う（Ｓ１１０）。
【０００４】
このとき、レイアウト設計作業の負担を軽減するために、多層配線間のスルーホールの数を自動的に調整する自動レイアウト装置等が開発されている。（例えば、特許第２７８５８６１号）。
【０００５】
【特許文献１】
特許第２７８５８６１号
【０００６】
【発明が解決しようとする課題】
従来技術においては、トランジスタの要求特性を満たし、集積回路全体のレイアウトからの要求に合うレイアウトを行うために、多数のトランジスタ要素を試行錯誤によって配置及び配線してレイアウトを行っている。従って、レイアウト設計者の作業が煩雑かつ長時間に及び、作業効率が悪い。
【０００７】
さらに、レイアウト設計を行った後に、トランジスタが要求特性を満たすか否かを判断し、もし要求特性が満たされない場合には再度レイアウト設計を行う必要があるため、特に膨大な数のトランジスタ要素を含むパワートランジスタのレイアウト設計の作業負担が大きい。
【０００８】
また、無数のスルーホールの配置を手作業で行うために作業が煩雑となるうえに、エレクトロマイグレーションによる断線が生じず出力電流に合ったスルーホールのレイアウトを行うことが困難であった。
【０００９】
また、トランジスタの出力電流が要求特性を満たしているか、各配線やスルーホールが出力電流と合っているのか、最終的にレイアウトされたパワートランジスタのオン抵抗が十分であるか、を容易に判断することができない。
【００１０】
本発明は、上記従来技術の問題を鑑みて、上記課題を少なくとも１つ解決すべく、トランジスタ要素を含むトランジスタのレイアウト作業の負担を軽減することができるレイアウト設計装置、レイアウト設計方法及びレイアウト設計プログラムを提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記課題を解決するための本発明は、複数のトランジスタ要素を並列に配置してパワートランジスタのレイアウトを行うためのレイアウト設計方法であって、パワートランジスタの要求特性を取得する工程と、トランジスタ要素の構成を取得する工程と、トランジスタ要素の列数及び行数を取得して、前記構成を有するトランジスタ要素を当該列数及び当該行数で配置することによって前記パワートランジスタの要求特性が満たされる場合に、前記構成を有するトランジスタ要素を前記列数及び前記行数で配置してパワートランジスタのレイアウトを行う工程と、を含むことを特徴とする。
【００１２】
より具体的には、パワートランジスタのゲート長Ｌ及び全ゲート幅Ｗｔを取得する工程と、トランジスタ要素のゲート幅Ｗを取得する工程と、トランジスタ要素の列数Ｎｃ及び行数Ｎｒを取得し、前記ゲート幅Ｗ、前記列数Ｎc及び前記行数Ｎrの積が前記全ゲート幅Ｗｔ以上である場合に、前記ゲート長Ｌ及び前記ゲート幅Ｗを有するトランジスタ要素を前記列数Ｎｃ及び前記行数Ｎｒで配置してパワートランジスタのレイアウトを行う工程と、を含むものとしても良い。
【００１３】
同様に、バイポーラトランジスタについてもトランジスタ要素の配列が要求特性を満たす場合にレイアウトを行うものとすることができる。
【００１４】
また、上記課題を解決するための本発明は、複数のトランジスタ要素を含むパワートランジスタのレイアウト設計を行うためのレイアウト設計方法であって、トランジスタ要素に対する多層配線の配線パターンを取得する工程と、エレクトロマイグレーションによるスルーホールの寿命に基づいて、前記多層配線間のスルーホールの個数及び配置を求めてレイアウトを行う工程と、を含むことを特徴とする。
【００１５】
さらに、上記レイアウト設計方法において、デザインルールに基づいて定められるスルーホールの断面積Ｓと、エレクトロマイグレーションによるスルーホールの寿命とトランジスタの必要寿命との関係から求められるスルーホールの最大電流密度ｊｍａｘと、スルーホールがレイアウトされる配線の総電流値Ｉｔと、に基づいて、スルーホールの個数ｎを算出することが好適である。
【００１６】
上記課題を解決するための本発明は、複数のトランジスタ要素を並列に配置してパワートランジスタのレイアウトを行うためのレイアウト設計装置であって、パワートランジスタの要求特性を取得する手段と、トランジスタ要素の構成を取得する手段と、トランジスタ要素の列数及び行数を取得して、前記構成を有するトランジスタ要素を当該列数及び当該行数で配置することによって前記パワートランジスタの要求特性が満たされる場合に、前記構成を有するトランジスタ要素を前記列数及び前記行数で配置してパワートランジスタのレイアウトを行う手段と、を含むことを特徴とする。
【００１７】
より具体的には、パワートランジスタのゲート長Ｌ及び全ゲート幅Ｗｔを取得する手段と、トランジスタ要素のゲート幅Ｗを取得する手段と、トランジスタ要素の列数Ｎｃ及び行数Ｎｒを取得し、前記ゲート幅Ｗ、前記列数Ｎc及び前記行数Ｎrの積が前記全ゲート幅Ｗｔ以上である場合に、前記ゲート長Ｌ及び前記ゲート幅Ｗを有するトランジスタ要素を前記列数Ｎｃ及び前記行数Ｎｒで配置してパワートランジスタのレイアウトを行う手段と、を含むものとしても良い。
【００１８】
同様に、バイポーラトランジスタについてもトランジスタ要素の配列が要求特性を満たす場合にレイアウトを行うものとすることができる。
【００１９】
また、上記課題を解決するための本発明は、複数のトランジスタ要素を含むパワートランジスタのレイアウト設計を行うためのレイアウト設計装置であって、トランジスタ要素に対する多層配線の配線パターンを取得する手段と、エレクトロマイグレーションによるスルーホールの寿命に基づいて、前記多層配線間のスルーホールの個数及び配置を求めてレイアウトを行う手段と、を含むことを特徴とする。
【００２０】
さらに、上記レイアウト設計装置において、デザインルールに基づいて定められるスルーホールの断面積Ｓと、エレクトロマイグレーションによるスルーホールの寿命とトランジスタの必要寿命との関係から求められるスルーホールの最大電流密度ｊｍａｘと、スルーホールがレイアウトされる配線の総電流値Ｉｔと、に基づいて、スルーホールの個数ｎを算出することも好適である。
【００２１】
上記課題を解決するための本発明は、複数のトランジスタ要素を並列に配置してパワートランジスタのレイアウトを行うためのレイアウト設計プログラムであって、コンピュータに、パワートランジスタの要求特性を取得する工程と、トランジスタ要素の構成を取得する工程と、トランジスタ要素の列数及び行数を取得して、前記構成を有するトランジスタ要素を当該列数及び当該行数で配置することによって前記パワートランジスタの要求特性が満たされる場合に、前記構成を有するトランジスタ要素を前記列数及び前記行数で配置してパワートランジスタのレイアウトを行う工程と、を含む処理を実行させることを特徴とする。
【００２２】
より具体的には、複数のトランジスタ要素を並列に配置してパワートランジスタのレイアウトを行うためのレイアウト設計プログラムであって、コンピュータに、パワートランジスタのゲート長Ｌ及び全ゲート幅Ｗｔを取得する工程と、トランジスタ要素のゲート幅Ｗを取得する工程と、トランジスタ要素の列数Ｎｃ及び行数Ｎｒを取得し、前記ゲート幅Ｗ、前記列数Ｎc及び前記行数Ｎrの積が前記全ゲート幅Ｗｔ以上である場合に、前記ゲート長Ｌ及び前記ゲート幅Ｗを有するトランジスタ要素を前記列数Ｎｃ及び前記行数Ｎｒで配置してパワートランジスタのレイアウトを行う工程と、を含む処理を実行させるものとしても良い。
【００２３】
同様に、バイポーラトランジスタについてもトランジスタ要素の配列が要求特性を満たす場合にレイアウトを行うものとすることができる。
【００２４】
また、上記課題を解決するための本発明は、複数のトランジスタ要素を含むパワートランジスタのレイアウト設計を行うためのレイアウト設計プログラムであって、コンピュータに、トランジスタ要素に対する多層配線の配線パターンを取得する工程と、エレクトロマイグレーションによるスルーホールの寿命に基づいて、前記多層配線間のスルーホールの個数及び配置を求めてレイアウトを行う工程と、を含む処理を実行させることを特徴とする。
【００２５】
さらに、上記レイアウト設計プログラムにおいて、コンピュータに、デザインルールに基づいて定められるスルーホールの断面積Ｓと、エレクトロマイグレーションによるスルーホールの寿命とトランジスタの必要寿命との関係から求められるスルーホールの最大電流密度ｊｍａｘと、スルーホールがレイアウトされる配線の総電流値Ｉｔと、に基づいて、スルーホールの個数ｎを算出させることも好適である。
【００２６】
ここで、パワートランジスタの特性は広い意味を含み、例えば、電界効果型トランジスタのオン抵抗、ゲート−ソース間の電圧、ゲート幅、ゲート長、最大出力電流、相互コンダクタンスやバイポーラトランジスタの飽和電圧、ベース電流、エミッタ面積、エミッタセル幅、最大出力電流、ｈｆｅ等を含む。
【００２７】
【発明の実施の形態】
本発明の実施の形態におけるレイアウト設計装置は、図１のように、制御部１０、入力部１２、出力部１４、記憶部１６及びバス１８から基本的に構成される。制御部１０、入力部１２、出力部１４及び記憶部１６は、バス１８を介して、情報伝達可能に接続される。
【００２８】
また、レイアウト設計装置は、インターフェース部２０を含むことも好適である。インターフェース部２０を介して、外部のネットワークと情報伝達可能に接続することによって、レイアウト設計に必要なパラメータ等のデータを装置外部から受け取り、又は、レイアウト設計で得られた結果を装置外部のコンピュータに出力することができる。
【００２９】
制御部１０は、記憶部１６に保持されているレイアウト設計プログラムを実行することによって、入力部１２又はインターフェース部２０からレイアウト設計のためのパラメータを取得し、パワートランジスタのレイアウト設計の処理を行う。
【００３０】
入力部１２は、レイアウト設計に必要なパラメータ値の入力に用いられる。入力されたデータは、バス１８を介して、制御部１０又は記憶部１６に転送される。入力部１２としては、例えば、キーボード等の文字入力装置やマウス、ライトペン、トラックボール等のポインティングデバイスを適宜選択して用いることができる。
【００３１】
出力部１４は、レイアウト結果や入力部１２から取得したパラメータ等を表示する。出力部１４としては、例えば、ディスプレイ、プリンタ等の出力装置を適宜選択して用いることができる。
【００３２】
記憶部１６は、制御部１０で実行されるレイアウト設計プログラムや入力部１２から入力されたパラメータ値を格納及び保持するために用いられる。記憶部１６の記憶内容は、制御部１０によって適宜参照することができる。記憶部１６としては、例えば、半導体メモリ、ハードディスク、フレキシブルディスク、光磁気ディスク又は磁気テープ等を適宜選択して用いることができる。
【００３３】
以下、本実施の形態におけるレイアウト設計方法を、図２のフローチャートを参照して、詳細に説明する。レイアウト設計方法は、コンピュータで実行可能なプログラムに変換されて記憶部１６に格納及び保持され、制御部１０によって読み出されて実行される。
【００３４】
なお、ここではパワートランジスタとして電界効果型トランジスタ（ＭＯＳＦＥＴ）を例として説明を行うが、バイポーラトランジスタ等の他のトランジスタにおいても同様に処理することができる。
【００３５】
１．パワーＴｒ下地セルの生成処理
ステップＳ２００では、制御部１０は、レイアウト設計の対象となるパワートランジスタに必要とされる特性に基づいてゲート長Ｌと全ゲート幅Ｗｔを取得する。ゲート長Ｌ及び全ゲート幅Ｗｔは、レイアウト設計者が入力部１２を用いて直接入力しても良いし、パワートランジスタのタイプ等の入力に基づいて予め準備されたデータベース等から読み込んでも良い。
【００３６】
ステップＳ２０２では、制御部１０は、パワートランジスタの構成要素であるトランジスタ要素のゲート幅Ｗを取得する。ゲート幅Ｗは、レイアウト設計者が入力部１２を用いて入力しても良いし、予め定められたデザインルールに基づいて算出しても良い。
【００３７】
ステップＳ２０４では、取得されたゲート長Ｌ、全ゲート幅Ｗｔ及びゲート幅Ｗに基づいて、トランジスタ要素を配列したパワーＴｒ下地セルの生成及び第１層の配線パターンの生成を行う。
【００３８】
制御部１０は、図３に示す入力画面５００を出力部１４に表示させ、レイアウト設計者にトランジスタ要素の配列の列数Ｎｃ、行数Ｎｒ及び第１層の配線幅Ｗｍ１の入力を促す。レイアウト設計者は、入力部１２を用いて列数Ｎｃ、行数Ｎｒ及び配線幅Ｗｍ１を入力する。制御部１０は、列数Ｎｃ、行数Ｎｒ及びゲート幅Ｗの積を求めて算出ゲート幅Ｗｃａｌとして入力画面５００上に表示する。
【００３９】
また、各列の行数及び配線幅を異なるものとしたい場合には、入力画面５００の設定ボタン３０を“ＯＦＦ”にすると、制御部１０は、図４に示す入力画面５０２を出力部１４に表示させ、レイアウト設計者に列数Ｎｃの入力を促す。レイアウト設計者が列数Ｎｃを入力すると、制御部１０は、図５のように、その列数Ｎｃに応じてそれぞれの列毎の行数Ｎｒ１，Ｎｒ２，Ｎｒ３・・・及び配線幅Ｗｍ１１，Ｗｍ１２，Ｗｍ１３，Ｗｍ１４・・・の入力画面５０４を出力部１４に表示させ、各値の入力を促す。レイアウト設計者は、入力部１２を用いて各行数Ｎｒ１・・・及び配線幅Ｗｍ１１，Ｗｍ１２・・・を入力する。制御部１０は、各行数Ｎｒ１・・・の総和と列数Ｎｃ及びゲート幅Ｗの積を求めて算出ゲート幅Ｗｃａｌとして入力画面５０４上に表示する。
【００４０】
レイアウト設計者は、算出ゲート幅Ｗｃａｌと全ゲート幅Ｗｔとを比較検討して妥当と判断すれば、ポインティングデバイス等を用いて確認ボタン３２をクリックして確認行為を行う。制御部１０は、レイアウト設計者からの確認を受けて、デザインルール、ゲート幅Ｗ及びゲート長Ｌからトランジスタ要素４０の構成を求め、さらに列数Ｎｃ、行数Ｎｒ（又は、Ｎｒ１・・・）及び配線幅Ｗｍ１（又は、Ｗｍ１１・・・）に基づいてトランジスタ要素４０の配置及び第１層目の配線パターン４４の生成を行って、図４の条件に従えば図６（ａ）のようにパワーＴｒ下地セル４２のレイアウトを自動生成する。また、図３の条件に従えば、図６（ｂ）のように行方向に一定の要素が配置されたレイアウトを生成する。
【００４１】
また、レイアウト設計者に確認を求める代わりに、算出ゲート幅Ｗｃａｌと全ゲート幅Ｗｔとを比較して設定値の妥当性を判定しても良い。すなわち、（算出ゲート幅Ｗｃａｌ−全ゲート幅Ｗｔ）／全ゲート幅Ｗｔを算出して、その値が予め定めた基準範囲内にあるか否かで判断することができる。例えば、基準範囲が±１０％以内のときには、−０．１≦（算出ゲート幅Ｗｃａｌ−全ゲート幅Ｗｔ）／全ゲート幅Ｗｔ≦０．１であればパワーＴｒ下地セル４２のレイアウトを自動生成する。また、基準範囲を満たさない場合には、出力部１４にエラー表示をさせて、再入力を促しても良い。
【００４２】
また、パワートランジスタが動作時に使用するゲート−ソース間電圧Ｖｇｓを予め取得しておくことによって、最大電流値Ｉｍａｘ及びオン抵抗Ｒｏｎの要求特性を満たすパワートランジスタのレイアウトを行うことも可能である。
【００４３】
ステップＳ２０６では、制御部１０は、生成されたパワーＴｒ下地セル４２を出力部１４に表示させ、レイアウト設計者の確認を促す。レイアウト設計者が、パワーＴｒ下地セル４２が妥当なものであると確認入力した場合にはステップＳ２０８へ処理を移行し、パワーＴｒ下地セル４２が妥当なものでないと確認入力した場合にはステップＳ２００へ処理を戻す。
【００４４】
ここでは、ＭＯＳＦＥＴを例に説明を行ったが、バイポーラトランジスタ等の他種類の半導体素子においても構成要素の配列が要求特性を満たすか否かを判定することができる。
【００４５】
以上のように、レイアウト設計者に対してトランジスタ要素の列数、行数及び配線幅の入力を求めることによって、パワーＴｒ下地セルのゲート幅の妥当性を判断したうえでパワーＴｒ下地セルのレイアウトを自動的に行うことができる。
【００４６】
その結果、試行錯誤によるレイアウト図の作成負担を軽減でき、集積回路の全体レイアウトに合ったブロックセルのレイアウトを行うことができる。
【００４７】
２．多層配線及びスルーホールの生成処理
例えば図４の条件が選択された場合、ステップＳ２０８では、制御部１０は、図４の条件で生成されたパワーＴｒ下地セルを入力画面５０２として出力部１４に表示させ、レイアウト設計者に図７のように第２層目以降の配線パターンの入力を促す。レイアウト設計者は、ポインティングデバイス等の入力部１２を用いて、第２層目以降の配線パターン４６の座標データを入力する。
【００４８】
ここで、既存の自動配線ツールを用いて、生成されたパワーＴｒ下地セルの座標データに基づき第２層目以降の配線パターン４６を自動生成させても良い。
【００４９】
ステップＳ２１０では、第２層目以降の配線パターン４６の入力を受けて、制御部１０は、デザインルールに基づいて各層間を接続するスルーホールの個数の設定及び配置を行う。
【００５０】
具体的には、互いに接続される配線に繋がるトランジスタ要素の個数を調査し、各配線に流れる総電流値Ｉｔを求める。次に、エレクトロマイグレーションによる配線寿命を示す数式（１）を用いて、集積回路に必要とされる配線寿命を満たすように、各スルーホールに許容される最大電流密度ｊｍａｘを計算する。各層間を繋ぐスルーホールの総断面積Ｓｔは、総電流値Ｉｔ／最大電流密度ｊｍａｘ以上となるように定める。
【００５１】
【数１】
ｔ0.1：配線寿命（任意の温度での累積故障確率が0.1％の時間）
Ａ：定数
ｊ：スルーホールの電流密度（Ａ／ｃｍ２）
Ｑ：活性化エネルギー（ｅＶ）
ｋ：ボルツマン定数
Ｔ：温度（Ｋ）
【００５２】
一方、各スルーホールの断面積Ｓはデザインルールに基づいて定めることができるので、必要なスルーホールの総数ｎは総断面積Ｓｔ／断面積Ｓによって算出できる。スルーホールの総数ｎが算出されると、下部配線に繋がるトランジスタ要素の個数に比例するようにスルーホールを配置する。
【００５３】
例えば、トランジスタ要素１個の出力電流が０．１Ａであり、第１層の配線によって１０個のパワートランジスタが並列に接続され、さらに第２層の配線によって３つの第１層の配線が並列接続されている場合を想定すると、第２層の配線には総電流値Ｉｔ＝３Ａの電流が流れ、数式（１）より最大電流密度ｊｍａｘ＝１０５Ａ／ｃｍ２であることから、スルーホールの総断面積Ｓｔは３×１０−５ｃｍ２となる。デザインルールから各スルーホールの断面積Ｓが１０μｍ２であるとすると、スルーホールの総数は３００個となり、各ドレイン、ソースの第１層の配線毎に１５０個のスルーホールを配置すれば良い。
【００５４】
以上の処理を第１層目と第２層目、第２層目と第３層目・・・と繰り返すことにより、多層配線間のスルーホールのレイアウトを行う。
【００５５】
ステップＳ２１２では、制御部１０は、スルーホールがレイアウトされたパワーＴｒ下地セルを出力部１４に表示させ、レイアウト設計者の確認を促す。レイアウト設計者が、各層の配線パターンやスルーホールのレイアウトが妥当なものであると確認入力した場合にはステップＳ２１４へ処理を移行し、配線やレイアウトが妥当なものでないと確認入力した場合にはステップＳ２０４へ処理を戻す。
【００５６】
以上のように、多層配線の第２層目以降の配線パターンの座標データを入力するだけで、エレクトロマイグレーションに対する要求を満たしたスルーホールのレイアウトを自動で行うことができる。非常に個数の多いスルーホールのレイアウトを自動的に行うことで、レイアウト設計者の作業負担を軽減することができる。
【００５７】
３．全体レイアウトの評価及び判定処理
ステップＳ２１４では、制御部１０は、各層の配線に繋がるトランジスタ要素の数を抽出して、各層の配線及び各層間のスルーホールに流れる最大電流値を算出する。さらに、各層の配線及びスルーホールを流れる最大電流値を予め取得しておいた目標電流値と比較し、各層全ての配線及びスルーホールの最大電流値が目標電流値以下である場合にはステップＳ２０４へ処理を移行し、少なくとも１つでも目標電流値以下である場合にはステップＳ２００へ処理を戻す。
【００５８】
【発明の効果】
本発明によれば、同一特性を有する複数のトランジスタ要素を含む素子のレイアウト作業の負担を軽減することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態におけるレイアウト設計装置の構成のブロック図である。
【図２】本発明の実施の形態におけるレイアウト設計方法のフローチャートを示す図である。
【図３】本発明の実施の形態における第１の入力画面を示す図である。
【図４】本発明の実施の形態における第２の入力画面を示す図である。
【図５】本発明の実施の形態における第３の入力画面を示す図である。
【図６】本発明の実施の形態におけるパワーＴｒ下地セルのレイアウト例を示す図である。
【図７】本発明の実施の形態における多層配線パターンの入力画面を示す図である。
【図８】パワートランジスタのレイアウト設計のフローチャートを示す図である。
【符号の説明】
１０ 制御部、１２ 入力部、１４ 出力部、１６ 記憶部、１８ バス、２０ インターフェース部、２２ ネットワーク、３０ 設定ボタン、３２ 確認ボタン、４０ トランジスタ要素、４２ パワーＴｒ下地セル、４４ 第１層目の配線パターン、４６ 第２層目以降の配線パターン、５００，５０２，５０４入力画面。
【発明の属する技術分野】
本発明は、パワートランジスタのレイアウト及び配線を行うために用いられるレイアウト設計装置、レイアウト設計方法及びレイアウト設計プログラムに関する。
【０００２】
【従来の技術】
トランジスタのレイアウト設計において、同一の特性を有するトランジスタ要素を並列に配置することによって所望の電流出力を有するトランジスタを構成することが多い。特に、大電力を取り扱うパワートランジスタにおいては、並列配置されるトランジスタ要素の個数は莫大なものとなる。
【０００３】
一般的なパワートランジスタのレイアウト設計作業では、図８のように、必要なパワートランジスタの特性からゲート長と全ゲート幅が定められ（ステップＳ１００）、デザインルールに基づいてトランジスタ要素のゲート幅が定められ（Ｓ１０２）、トランジスタ要素の電極やドーピング領域の形状、サイズ及び配置の基本構成が決定される（Ｓ１０４）。続いて、複数個のトランジスタ要素を配置して、集積回路の全体レイアウトに沿うようにパワーＴｒ下地セルのレイアウト及び第１層の配線を行い（Ｓ１０６）、パワーＴｒ下地セルのレイアウトに合わせて第２層、第３層・・・と多層配線を行い（Ｓ１０８）、それらの配線間を接続するスルーホールのレイアウトを行う（Ｓ１１０）。
【０００４】
このとき、レイアウト設計作業の負担を軽減するために、多層配線間のスルーホールの数を自動的に調整する自動レイアウト装置等が開発されている。（例えば、特許第２７８５８６１号）。
【０００５】
【特許文献１】
特許第２７８５８６１号
【０００６】
【発明が解決しようとする課題】
従来技術においては、トランジスタの要求特性を満たし、集積回路全体のレイアウトからの要求に合うレイアウトを行うために、多数のトランジスタ要素を試行錯誤によって配置及び配線してレイアウトを行っている。従って、レイアウト設計者の作業が煩雑かつ長時間に及び、作業効率が悪い。
【０００７】
さらに、レイアウト設計を行った後に、トランジスタが要求特性を満たすか否かを判断し、もし要求特性が満たされない場合には再度レイアウト設計を行う必要があるため、特に膨大な数のトランジスタ要素を含むパワートランジスタのレイアウト設計の作業負担が大きい。
【０００８】
また、無数のスルーホールの配置を手作業で行うために作業が煩雑となるうえに、エレクトロマイグレーションによる断線が生じず出力電流に合ったスルーホールのレイアウトを行うことが困難であった。
【０００９】
また、トランジスタの出力電流が要求特性を満たしているか、各配線やスルーホールが出力電流と合っているのか、最終的にレイアウトされたパワートランジスタのオン抵抗が十分であるか、を容易に判断することができない。
【００１０】
本発明は、上記従来技術の問題を鑑みて、上記課題を少なくとも１つ解決すべく、トランジスタ要素を含むトランジスタのレイアウト作業の負担を軽減することができるレイアウト設計装置、レイアウト設計方法及びレイアウト設計プログラムを提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記課題を解決するための本発明は、複数のトランジスタ要素を並列に配置してパワートランジスタのレイアウトを行うためのレイアウト設計方法であって、パワートランジスタの要求特性を取得する工程と、トランジスタ要素の構成を取得する工程と、トランジスタ要素の列数及び行数を取得して、前記構成を有するトランジスタ要素を当該列数及び当該行数で配置することによって前記パワートランジスタの要求特性が満たされる場合に、前記構成を有するトランジスタ要素を前記列数及び前記行数で配置してパワートランジスタのレイアウトを行う工程と、を含むことを特徴とする。
【００１２】
より具体的には、パワートランジスタのゲート長Ｌ及び全ゲート幅Ｗｔを取得する工程と、トランジスタ要素のゲート幅Ｗを取得する工程と、トランジスタ要素の列数Ｎｃ及び行数Ｎｒを取得し、前記ゲート幅Ｗ、前記列数Ｎc及び前記行数Ｎrの積が前記全ゲート幅Ｗｔ以上である場合に、前記ゲート長Ｌ及び前記ゲート幅Ｗを有するトランジスタ要素を前記列数Ｎｃ及び前記行数Ｎｒで配置してパワートランジスタのレイアウトを行う工程と、を含むものとしても良い。
【００１３】
同様に、バイポーラトランジスタについてもトランジスタ要素の配列が要求特性を満たす場合にレイアウトを行うものとすることができる。
【００１４】
また、上記課題を解決するための本発明は、複数のトランジスタ要素を含むパワートランジスタのレイアウト設計を行うためのレイアウト設計方法であって、トランジスタ要素に対する多層配線の配線パターンを取得する工程と、エレクトロマイグレーションによるスルーホールの寿命に基づいて、前記多層配線間のスルーホールの個数及び配置を求めてレイアウトを行う工程と、を含むことを特徴とする。
【００１５】
さらに、上記レイアウト設計方法において、デザインルールに基づいて定められるスルーホールの断面積Ｓと、エレクトロマイグレーションによるスルーホールの寿命とトランジスタの必要寿命との関係から求められるスルーホールの最大電流密度ｊｍａｘと、スルーホールがレイアウトされる配線の総電流値Ｉｔと、に基づいて、スルーホールの個数ｎを算出することが好適である。
【００１６】
上記課題を解決するための本発明は、複数のトランジスタ要素を並列に配置してパワートランジスタのレイアウトを行うためのレイアウト設計装置であって、パワートランジスタの要求特性を取得する手段と、トランジスタ要素の構成を取得する手段と、トランジスタ要素の列数及び行数を取得して、前記構成を有するトランジスタ要素を当該列数及び当該行数で配置することによって前記パワートランジスタの要求特性が満たされる場合に、前記構成を有するトランジスタ要素を前記列数及び前記行数で配置してパワートランジスタのレイアウトを行う手段と、を含むことを特徴とする。
【００１７】
より具体的には、パワートランジスタのゲート長Ｌ及び全ゲート幅Ｗｔを取得する手段と、トランジスタ要素のゲート幅Ｗを取得する手段と、トランジスタ要素の列数Ｎｃ及び行数Ｎｒを取得し、前記ゲート幅Ｗ、前記列数Ｎc及び前記行数Ｎrの積が前記全ゲート幅Ｗｔ以上である場合に、前記ゲート長Ｌ及び前記ゲート幅Ｗを有するトランジスタ要素を前記列数Ｎｃ及び前記行数Ｎｒで配置してパワートランジスタのレイアウトを行う手段と、を含むものとしても良い。
【００１８】
同様に、バイポーラトランジスタについてもトランジスタ要素の配列が要求特性を満たす場合にレイアウトを行うものとすることができる。
【００１９】
また、上記課題を解決するための本発明は、複数のトランジスタ要素を含むパワートランジスタのレイアウト設計を行うためのレイアウト設計装置であって、トランジスタ要素に対する多層配線の配線パターンを取得する手段と、エレクトロマイグレーションによるスルーホールの寿命に基づいて、前記多層配線間のスルーホールの個数及び配置を求めてレイアウトを行う手段と、を含むことを特徴とする。
【００２０】
さらに、上記レイアウト設計装置において、デザインルールに基づいて定められるスルーホールの断面積Ｓと、エレクトロマイグレーションによるスルーホールの寿命とトランジスタの必要寿命との関係から求められるスルーホールの最大電流密度ｊｍａｘと、スルーホールがレイアウトされる配線の総電流値Ｉｔと、に基づいて、スルーホールの個数ｎを算出することも好適である。
【００２１】
上記課題を解決するための本発明は、複数のトランジスタ要素を並列に配置してパワートランジスタのレイアウトを行うためのレイアウト設計プログラムであって、コンピュータに、パワートランジスタの要求特性を取得する工程と、トランジスタ要素の構成を取得する工程と、トランジスタ要素の列数及び行数を取得して、前記構成を有するトランジスタ要素を当該列数及び当該行数で配置することによって前記パワートランジスタの要求特性が満たされる場合に、前記構成を有するトランジスタ要素を前記列数及び前記行数で配置してパワートランジスタのレイアウトを行う工程と、を含む処理を実行させることを特徴とする。
【００２２】
より具体的には、複数のトランジスタ要素を並列に配置してパワートランジスタのレイアウトを行うためのレイアウト設計プログラムであって、コンピュータに、パワートランジスタのゲート長Ｌ及び全ゲート幅Ｗｔを取得する工程と、トランジスタ要素のゲート幅Ｗを取得する工程と、トランジスタ要素の列数Ｎｃ及び行数Ｎｒを取得し、前記ゲート幅Ｗ、前記列数Ｎc及び前記行数Ｎrの積が前記全ゲート幅Ｗｔ以上である場合に、前記ゲート長Ｌ及び前記ゲート幅Ｗを有するトランジスタ要素を前記列数Ｎｃ及び前記行数Ｎｒで配置してパワートランジスタのレイアウトを行う工程と、を含む処理を実行させるものとしても良い。
【００２３】
同様に、バイポーラトランジスタについてもトランジスタ要素の配列が要求特性を満たす場合にレイアウトを行うものとすることができる。
【００２４】
また、上記課題を解決するための本発明は、複数のトランジスタ要素を含むパワートランジスタのレイアウト設計を行うためのレイアウト設計プログラムであって、コンピュータに、トランジスタ要素に対する多層配線の配線パターンを取得する工程と、エレクトロマイグレーションによるスルーホールの寿命に基づいて、前記多層配線間のスルーホールの個数及び配置を求めてレイアウトを行う工程と、を含む処理を実行させることを特徴とする。
【００２５】
さらに、上記レイアウト設計プログラムにおいて、コンピュータに、デザインルールに基づいて定められるスルーホールの断面積Ｓと、エレクトロマイグレーションによるスルーホールの寿命とトランジスタの必要寿命との関係から求められるスルーホールの最大電流密度ｊｍａｘと、スルーホールがレイアウトされる配線の総電流値Ｉｔと、に基づいて、スルーホールの個数ｎを算出させることも好適である。
【００２６】
ここで、パワートランジスタの特性は広い意味を含み、例えば、電界効果型トランジスタのオン抵抗、ゲート−ソース間の電圧、ゲート幅、ゲート長、最大出力電流、相互コンダクタンスやバイポーラトランジスタの飽和電圧、ベース電流、エミッタ面積、エミッタセル幅、最大出力電流、ｈｆｅ等を含む。
【００２７】
【発明の実施の形態】
本発明の実施の形態におけるレイアウト設計装置は、図１のように、制御部１０、入力部１２、出力部１４、記憶部１６及びバス１８から基本的に構成される。制御部１０、入力部１２、出力部１４及び記憶部１６は、バス１８を介して、情報伝達可能に接続される。
【００２８】
また、レイアウト設計装置は、インターフェース部２０を含むことも好適である。インターフェース部２０を介して、外部のネットワークと情報伝達可能に接続することによって、レイアウト設計に必要なパラメータ等のデータを装置外部から受け取り、又は、レイアウト設計で得られた結果を装置外部のコンピュータに出力することができる。
【００２９】
制御部１０は、記憶部１６に保持されているレイアウト設計プログラムを実行することによって、入力部１２又はインターフェース部２０からレイアウト設計のためのパラメータを取得し、パワートランジスタのレイアウト設計の処理を行う。
【００３０】
入力部１２は、レイアウト設計に必要なパラメータ値の入力に用いられる。入力されたデータは、バス１８を介して、制御部１０又は記憶部１６に転送される。入力部１２としては、例えば、キーボード等の文字入力装置やマウス、ライトペン、トラックボール等のポインティングデバイスを適宜選択して用いることができる。
【００３１】
出力部１４は、レイアウト結果や入力部１２から取得したパラメータ等を表示する。出力部１４としては、例えば、ディスプレイ、プリンタ等の出力装置を適宜選択して用いることができる。
【００３２】
記憶部１６は、制御部１０で実行されるレイアウト設計プログラムや入力部１２から入力されたパラメータ値を格納及び保持するために用いられる。記憶部１６の記憶内容は、制御部１０によって適宜参照することができる。記憶部１６としては、例えば、半導体メモリ、ハードディスク、フレキシブルディスク、光磁気ディスク又は磁気テープ等を適宜選択して用いることができる。
【００３３】
以下、本実施の形態におけるレイアウト設計方法を、図２のフローチャートを参照して、詳細に説明する。レイアウト設計方法は、コンピュータで実行可能なプログラムに変換されて記憶部１６に格納及び保持され、制御部１０によって読み出されて実行される。
【００３４】
なお、ここではパワートランジスタとして電界効果型トランジスタ（ＭＯＳＦＥＴ）を例として説明を行うが、バイポーラトランジスタ等の他のトランジスタにおいても同様に処理することができる。
【００３５】
１．パワーＴｒ下地セルの生成処理
ステップＳ２００では、制御部１０は、レイアウト設計の対象となるパワートランジスタに必要とされる特性に基づいてゲート長Ｌと全ゲート幅Ｗｔを取得する。ゲート長Ｌ及び全ゲート幅Ｗｔは、レイアウト設計者が入力部１２を用いて直接入力しても良いし、パワートランジスタのタイプ等の入力に基づいて予め準備されたデータベース等から読み込んでも良い。
【００３６】
ステップＳ２０２では、制御部１０は、パワートランジスタの構成要素であるトランジスタ要素のゲート幅Ｗを取得する。ゲート幅Ｗは、レイアウト設計者が入力部１２を用いて入力しても良いし、予め定められたデザインルールに基づいて算出しても良い。
【００３７】
ステップＳ２０４では、取得されたゲート長Ｌ、全ゲート幅Ｗｔ及びゲート幅Ｗに基づいて、トランジスタ要素を配列したパワーＴｒ下地セルの生成及び第１層の配線パターンの生成を行う。
【００３８】
制御部１０は、図３に示す入力画面５００を出力部１４に表示させ、レイアウト設計者にトランジスタ要素の配列の列数Ｎｃ、行数Ｎｒ及び第１層の配線幅Ｗｍ１の入力を促す。レイアウト設計者は、入力部１２を用いて列数Ｎｃ、行数Ｎｒ及び配線幅Ｗｍ１を入力する。制御部１０は、列数Ｎｃ、行数Ｎｒ及びゲート幅Ｗの積を求めて算出ゲート幅Ｗｃａｌとして入力画面５００上に表示する。
【００３９】
また、各列の行数及び配線幅を異なるものとしたい場合には、入力画面５００の設定ボタン３０を“ＯＦＦ”にすると、制御部１０は、図４に示す入力画面５０２を出力部１４に表示させ、レイアウト設計者に列数Ｎｃの入力を促す。レイアウト設計者が列数Ｎｃを入力すると、制御部１０は、図５のように、その列数Ｎｃに応じてそれぞれの列毎の行数Ｎｒ１，Ｎｒ２，Ｎｒ３・・・及び配線幅Ｗｍ１１，Ｗｍ１２，Ｗｍ１３，Ｗｍ１４・・・の入力画面５０４を出力部１４に表示させ、各値の入力を促す。レイアウト設計者は、入力部１２を用いて各行数Ｎｒ１・・・及び配線幅Ｗｍ１１，Ｗｍ１２・・・を入力する。制御部１０は、各行数Ｎｒ１・・・の総和と列数Ｎｃ及びゲート幅Ｗの積を求めて算出ゲート幅Ｗｃａｌとして入力画面５０４上に表示する。
【００４０】
レイアウト設計者は、算出ゲート幅Ｗｃａｌと全ゲート幅Ｗｔとを比較検討して妥当と判断すれば、ポインティングデバイス等を用いて確認ボタン３２をクリックして確認行為を行う。制御部１０は、レイアウト設計者からの確認を受けて、デザインルール、ゲート幅Ｗ及びゲート長Ｌからトランジスタ要素４０の構成を求め、さらに列数Ｎｃ、行数Ｎｒ（又は、Ｎｒ１・・・）及び配線幅Ｗｍ１（又は、Ｗｍ１１・・・）に基づいてトランジスタ要素４０の配置及び第１層目の配線パターン４４の生成を行って、図４の条件に従えば図６（ａ）のようにパワーＴｒ下地セル４２のレイアウトを自動生成する。また、図３の条件に従えば、図６（ｂ）のように行方向に一定の要素が配置されたレイアウトを生成する。
【００４１】
また、レイアウト設計者に確認を求める代わりに、算出ゲート幅Ｗｃａｌと全ゲート幅Ｗｔとを比較して設定値の妥当性を判定しても良い。すなわち、（算出ゲート幅Ｗｃａｌ−全ゲート幅Ｗｔ）／全ゲート幅Ｗｔを算出して、その値が予め定めた基準範囲内にあるか否かで判断することができる。例えば、基準範囲が±１０％以内のときには、−０．１≦（算出ゲート幅Ｗｃａｌ−全ゲート幅Ｗｔ）／全ゲート幅Ｗｔ≦０．１であればパワーＴｒ下地セル４２のレイアウトを自動生成する。また、基準範囲を満たさない場合には、出力部１４にエラー表示をさせて、再入力を促しても良い。
【００４２】
また、パワートランジスタが動作時に使用するゲート−ソース間電圧Ｖｇｓを予め取得しておくことによって、最大電流値Ｉｍａｘ及びオン抵抗Ｒｏｎの要求特性を満たすパワートランジスタのレイアウトを行うことも可能である。
【００４３】
ステップＳ２０６では、制御部１０は、生成されたパワーＴｒ下地セル４２を出力部１４に表示させ、レイアウト設計者の確認を促す。レイアウト設計者が、パワーＴｒ下地セル４２が妥当なものであると確認入力した場合にはステップＳ２０８へ処理を移行し、パワーＴｒ下地セル４２が妥当なものでないと確認入力した場合にはステップＳ２００へ処理を戻す。
【００４４】
ここでは、ＭＯＳＦＥＴを例に説明を行ったが、バイポーラトランジスタ等の他種類の半導体素子においても構成要素の配列が要求特性を満たすか否かを判定することができる。
【００４５】
以上のように、レイアウト設計者に対してトランジスタ要素の列数、行数及び配線幅の入力を求めることによって、パワーＴｒ下地セルのゲート幅の妥当性を判断したうえでパワーＴｒ下地セルのレイアウトを自動的に行うことができる。
【００４６】
その結果、試行錯誤によるレイアウト図の作成負担を軽減でき、集積回路の全体レイアウトに合ったブロックセルのレイアウトを行うことができる。
【００４７】
２．多層配線及びスルーホールの生成処理
例えば図４の条件が選択された場合、ステップＳ２０８では、制御部１０は、図４の条件で生成されたパワーＴｒ下地セルを入力画面５０２として出力部１４に表示させ、レイアウト設計者に図７のように第２層目以降の配線パターンの入力を促す。レイアウト設計者は、ポインティングデバイス等の入力部１２を用いて、第２層目以降の配線パターン４６の座標データを入力する。
【００４８】
ここで、既存の自動配線ツールを用いて、生成されたパワーＴｒ下地セルの座標データに基づき第２層目以降の配線パターン４６を自動生成させても良い。
【００４９】
ステップＳ２１０では、第２層目以降の配線パターン４６の入力を受けて、制御部１０は、デザインルールに基づいて各層間を接続するスルーホールの個数の設定及び配置を行う。
【００５０】
具体的には、互いに接続される配線に繋がるトランジスタ要素の個数を調査し、各配線に流れる総電流値Ｉｔを求める。次に、エレクトロマイグレーションによる配線寿命を示す数式（１）を用いて、集積回路に必要とされる配線寿命を満たすように、各スルーホールに許容される最大電流密度ｊｍａｘを計算する。各層間を繋ぐスルーホールの総断面積Ｓｔは、総電流値Ｉｔ／最大電流密度ｊｍａｘ以上となるように定める。
【００５１】
【数１】
Ａ：定数
ｊ：スルーホールの電流密度（Ａ／ｃｍ２）
Ｑ：活性化エネルギー（ｅＶ）
ｋ：ボルツマン定数
Ｔ：温度（Ｋ）
【００５２】
一方、各スルーホールの断面積Ｓはデザインルールに基づいて定めることができるので、必要なスルーホールの総数ｎは総断面積Ｓｔ／断面積Ｓによって算出できる。スルーホールの総数ｎが算出されると、下部配線に繋がるトランジスタ要素の個数に比例するようにスルーホールを配置する。
【００５３】
例えば、トランジスタ要素１個の出力電流が０．１Ａであり、第１層の配線によって１０個のパワートランジスタが並列に接続され、さらに第２層の配線によって３つの第１層の配線が並列接続されている場合を想定すると、第２層の配線には総電流値Ｉｔ＝３Ａの電流が流れ、数式（１）より最大電流密度ｊｍａｘ＝１０５Ａ／ｃｍ２であることから、スルーホールの総断面積Ｓｔは３×１０−５ｃｍ２となる。デザインルールから各スルーホールの断面積Ｓが１０μｍ２であるとすると、スルーホールの総数は３００個となり、各ドレイン、ソースの第１層の配線毎に１５０個のスルーホールを配置すれば良い。
【００５４】
以上の処理を第１層目と第２層目、第２層目と第３層目・・・と繰り返すことにより、多層配線間のスルーホールのレイアウトを行う。
【００５５】
ステップＳ２１２では、制御部１０は、スルーホールがレイアウトされたパワーＴｒ下地セルを出力部１４に表示させ、レイアウト設計者の確認を促す。レイアウト設計者が、各層の配線パターンやスルーホールのレイアウトが妥当なものであると確認入力した場合にはステップＳ２１４へ処理を移行し、配線やレイアウトが妥当なものでないと確認入力した場合にはステップＳ２０４へ処理を戻す。
【００５６】
以上のように、多層配線の第２層目以降の配線パターンの座標データを入力するだけで、エレクトロマイグレーションに対する要求を満たしたスルーホールのレイアウトを自動で行うことができる。非常に個数の多いスルーホールのレイアウトを自動的に行うことで、レイアウト設計者の作業負担を軽減することができる。
【００５７】
３．全体レイアウトの評価及び判定処理
ステップＳ２１４では、制御部１０は、各層の配線に繋がるトランジスタ要素の数を抽出して、各層の配線及び各層間のスルーホールに流れる最大電流値を算出する。さらに、各層の配線及びスルーホールを流れる最大電流値を予め取得しておいた目標電流値と比較し、各層全ての配線及びスルーホールの最大電流値が目標電流値以下である場合にはステップＳ２０４へ処理を移行し、少なくとも１つでも目標電流値以下である場合にはステップＳ２００へ処理を戻す。
【００５８】
【発明の効果】
本発明によれば、同一特性を有する複数のトランジスタ要素を含む素子のレイアウト作業の負担を軽減することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態におけるレイアウト設計装置の構成のブロック図である。
【図２】本発明の実施の形態におけるレイアウト設計方法のフローチャートを示す図である。
【図３】本発明の実施の形態における第１の入力画面を示す図である。
【図４】本発明の実施の形態における第２の入力画面を示す図である。
【図５】本発明の実施の形態における第３の入力画面を示す図である。
【図６】本発明の実施の形態におけるパワーＴｒ下地セルのレイアウト例を示す図である。
【図７】本発明の実施の形態における多層配線パターンの入力画面を示す図である。
【図８】パワートランジスタのレイアウト設計のフローチャートを示す図である。
【符号の説明】
１０ 制御部、１２ 入力部、１４ 出力部、１６ 記憶部、１８ バス、２０ インターフェース部、２２ ネットワーク、３０ 設定ボタン、３２ 確認ボタン、４０ トランジスタ要素、４２ パワーＴｒ下地セル、４４ 第１層目の配線パターン、４６ 第２層目以降の配線パターン、５００，５０２，５０４入力画面。
Claims (12)
- 複数のトランジスタ要素を並列に配置してパワートランジスタのレイアウトを行うためのレイアウト設計方法であって、
パワートランジスタの要求特性を取得する工程と、
トランジスタ要素の構成を取得する工程と、
トランジスタ要素の列数及び行数を取得して、前記構成を有するトランジスタ要素を当該列数及び当該行数で配置することによって前記パワートランジスタの要求特性が満たされる場合に、前記構成を有するトランジスタ要素を前記列数及び前記行数で配置してパワートランジスタのレイアウトを行う工程と、
を含むことを特徴とするレイアウト設計方法。 - 複数のトランジスタ要素を並列に配置してパワートランジスタのレイアウトを行うためのレイアウト設計方法であって、
パワートランジスタのゲート長Ｌ及び全ゲート幅Ｗｔを取得する工程と、
トランジスタ要素のゲート幅Ｗを取得する工程と、
トランジスタ要素の列数Ｎｃ及び行数Ｎｒを取得し、前記ゲート幅Ｗ、前記列数Ｎc及び前記行数Ｎrの積が前記全ゲート幅Ｗｔ以上である場合に、前記ゲート長Ｌ及び前記ゲート幅Ｗを有するトランジスタ要素を前記列数Ｎｃ及び前記行数Ｎｒで配置してパワートランジスタのレイアウトを行う工程と、
を含むことを特徴とするレイアウト設計方法。 - 複数のトランジスタ要素を含むパワートランジスタのレイアウト設計を行うためのレイアウト設計方法であって、
トランジスタ要素に対する多層配線の配線パターンを取得する工程と、
エレクトロマイグレーションによるスルーホールの寿命に基づいて、前記多層配線間のスルーホールの個数及び配置を求めてレイアウトを行う工程と、
を含むことを特徴とするレイアウト設計方法。 - 請求項３に記載のレイアウト設計方法において、
デザインルールに基づいて定められるスルーホールの断面積Ｓと、エレクトロマイグレーションによるスルーホールの寿命とトランジスタの必要寿命との関係から求められるスルーホールの最大電流密度ｊｍａｘと、スルーホールがレイアウトされる配線の総電流値Ｉｔと、に基づいて、スルーホールの個数ｎを算出することを特徴とするレイアウト設計方法。 - 複数のトランジスタ要素を並列に配置してパワートランジスタのレイアウトを行うためのレイアウト設計装置であって、
パワートランジスタの要求特性を取得する手段と、
トランジスタ要素の構成を取得する手段と、
トランジスタ要素の列数及び行数を取得して、前記構成を有するトランジスタ要素を当該列数及び当該行数で配置することによって前記パワートランジスタの要求特性が満たされる場合に、前記構成を有するトランジスタ要素を前記列数及び前記行数で配置してパワートランジスタのレイアウトを行うレイアウト手段と、
を含むことを特徴とするレイアウト設計装置。 - 複数のトランジスタ要素を並列に配置してパワートランジスタのレイアウトを行うためのレイアウト設計装置であって、
パワートランジスタのゲート長Ｌ及び全ゲート幅Ｗｔを取得する手段と、
トランジスタ要素のゲート幅Ｗを取得する手段と、
トランジスタ要素の列数Ｎｃ及び行数Ｎｒを取得し、前記ゲート幅Ｗ、前記列数Ｎc及び前記行数Ｎrの積が前記全ゲート幅Ｗｔ以上である場合に、前記ゲート長Ｌ及び前記ゲート幅Ｗを有するトランジスタ要素を前記列数Ｎｃ及び前記行数Ｎｒで配置してパワートランジスタのレイアウトを行う手段と、
を含むことを特徴とするレイアウト設計装置。 - 複数のトランジスタ要素を含むパワートランジスタのレイアウト設計を行うためのレイアウト設計装置であって、
トランジスタ要素に対する多層配線の配線パターンを取得する手段と、
エレクトロマイグレーションによるスルーホールの寿命に基づいて、前記多層配線間のスルーホールの個数及び配置を求めてレイアウトを行う手段と、
を含むことを特徴とするレイアウト設計装置。 - 請求項７に記載のレイアウト設計装置において、
デザインルールに基づいて定められるスルーホールの断面積Ｓと、エレクトロマイグレーションによるスルーホールの寿命とトランジスタの必要寿命との関係から求められるスルーホールの最大電流密度ｊｍａｘと、スルーホールがレイアウトされる配線の総電流値Ｉｔと、に基づいて、スルーホールの個数ｎを算出することを特徴とするレイアウト設計装置。 - 複数のトランジスタ要素を並列に配置してパワートランジスタのレイアウトを行うためのレイアウト設計プログラムであって、
コンピュータに、
パワートランジスタの要求特性を取得する工程と、
トランジスタ要素の構成を取得する工程と、
トランジスタ要素の列数及び行数を取得して、前記構成を有するトランジスタ要素を当該列数及び当該行数で配置することによって前記パワートランジスタの要求特性が満たされる場合に、前記構成を有するトランジスタ要素を前記列数及び前記行数で配置してパワートランジスタのレイアウトを行う工程と、
を含む処理を実行させることを特徴とするレイアウト設計プログラム。 - 複数のトランジスタ要素を並列に配置してパワートランジスタのレイアウトを行うためのレイアウト設計プログラムであって、
コンピュータに、
パワートランジスタのゲート長Ｌ及び全ゲート幅Ｗｔを取得する工程と、
トランジスタ要素のゲート幅Ｗを取得する工程と、
トランジスタ要素の列数Ｎｃ及び行数Ｎｒを取得し、前記ゲート幅Ｗ、前記列数Ｎc及び前記行数Ｎrの積が前記全ゲート幅Ｗｔ以上である場合に、前記ゲート長Ｌ及び前記ゲート幅Ｗを有するトランジスタ要素を前記列数Ｎｃ及び前記行数Ｎｒで配置してパワートランジスタのレイアウトを行う工程と、
を含む処理を実行させることを特徴とするレイアウト設計プログラム。 - 複数のトランジスタ要素を含むパワートランジスタのレイアウト設計を行うためのレイアウト設計プログラムであって、
コンピュータに、
トランジスタ要素に対する多層配線の配線パターンを取得する工程と、
エレクトロマイグレーションによるスルーホールの寿命に基づいて、前記多層配線間のスルーホールの個数及び配置を求めてレイアウトを行う工程と、
を含む処理を実行させることを特徴とするレイアウト設計プログラム。 - 請求項１１に記載のレイアウト設計プログラムにおいて、
コンピュータに、
デザインルールに基づいて定められるスルーホールの断面積Ｓと、エレクトロマイグレーションによるスルーホールの寿命とトランジスタの必要寿命との関係から求められるスルーホールの最大電流密度ｊｍａｘと、スルーホールがレイアウトされる配線の総電流値Ｉｔと、に基づいて、スルーホールの個数ｎを算出させることを特徴とするレイアウト設計プログラム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002360382A JP2004193385A (ja) | 2002-12-12 | 2002-12-12 | 半導体素子のレイアウト設計装置、レイアウト設計方法及びレイアウト設計プログラム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002360382A JP2004193385A (ja) | 2002-12-12 | 2002-12-12 | 半導体素子のレイアウト設計装置、レイアウト設計方法及びレイアウト設計プログラム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004193385A true JP2004193385A (ja) | 2004-07-08 |
Family
ID=32759465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002360382A Withdrawn JP2004193385A (ja) | 2002-12-12 | 2002-12-12 | 半導体素子のレイアウト設計装置、レイアウト設計方法及びレイアウト設計プログラム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004193385A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018051903A (ja) * | 2016-09-28 | 2018-04-05 | ブラザー工業株式会社 | アクチュエータ装置、及び、液体吐出装置 |
| JP2022095995A (ja) * | 2016-09-28 | 2022-06-28 | ブラザー工業株式会社 | アクチュエータ装置、及び、液体吐出装置 |
-
2002
- 2002-12-12 JP JP2002360382A patent/JP2004193385A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018051903A (ja) * | 2016-09-28 | 2018-04-05 | ブラザー工業株式会社 | アクチュエータ装置、及び、液体吐出装置 |
| US10862019B2 (en) | 2016-09-28 | 2020-12-08 | Brother Kogyo Kabushiki Kaisha | Actuator device and liquid ejection apparatus |
| JP2021104682A (ja) * | 2016-09-28 | 2021-07-26 | ブラザー工業株式会社 | アクチュエータ装置、及び、液体吐出装置 |
| JP7074232B2 (ja) | 2016-09-28 | 2022-05-24 | ブラザー工業株式会社 | アクチュエータ装置、及び、液体吐出装置 |
| US11367828B2 (en) | 2016-09-28 | 2022-06-21 | Brother Kogyo Kabushiki Kaisha | Actuator device and liquid ejection apparatus |
| JP2022095995A (ja) * | 2016-09-28 | 2022-06-28 | ブラザー工業株式会社 | アクチュエータ装置、及び、液体吐出装置 |
| JP7201116B2 (ja) | 2016-09-28 | 2023-01-10 | ブラザー工業株式会社 | アクチュエータ装置、及び、液体吐出装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10509884B2 (en) | Method for routing between pins of semiconductor device and design system therewith | |
| US6775818B2 (en) | Device parameter and gate performance simulation based on wafer image prediction | |
| US6631502B2 (en) | Method of analyzing integrated circuit power distribution in chips containing voltage islands | |
| US8839175B2 (en) | Scalable meta-data objects | |
| US11238207B2 (en) | Method and system for fabricating integrated circuit with aid of programmable circuit synthesis | |
| US20230274074A1 (en) | Generation of layout including power delivery network | |
| US8850374B2 (en) | Method of reducing parasitic mismatch | |
| US20070162881A1 (en) | Layout method, CAD apparatus, computer-readable program and computer-readable storage medium | |
| JP2005196468A (ja) | 半導体集積回路の静電放電の解析装置および解析プログラム | |
| JP2004193385A (ja) | 半導体素子のレイアウト設計装置、レイアウト設計方法及びレイアウト設計プログラム | |
| US20120004896A1 (en) | Component behavior modeling using separate behavior model | |
| US7712057B2 (en) | Determining allowance antenna area as function of total gate insulator area for SOI technology | |
| CN115796113A (zh) | 一种快速分析集成电路版图的em/ir的方法、装置及存储介质 | |
| Daseking et al. | Vista: a VLSI CAD system | |
| Schroter et al. | Compact layout and bias-dependent base-resistance modeling for advanced SiGe HBTs | |
| Venkataraman et al. | Determination of yield bounds prior to routing | |
| JP2004171075A (ja) | 半導体集積回路のレイアウト設計装置、レイアウト設計方法及びレイアウト設計プログラム | |
| Stanojević et al. | Cell Designer-a Comprehensive TCAD-Based Framework for DTCO of Standard Logic Cells | |
| US20110078649A1 (en) | Wafer layout assisting method and system | |
| JP2004165572A (ja) | 半導体集積回路のレイアウト設計装置、レイアウト設計方法及びレイアウト設計プログラム | |
| KR100567069B1 (ko) | 반도체 장치의 설계 방법 | |
| JP2004171076A (ja) | 半導体集積回路のレイアウト設計装置、レイアウト設計方法及びレイアウト設計プログラム | |
| JP2008097541A (ja) | レイアウト検証方法およびレイアウト検証装置 | |
| Lomelí-Illescas et al. | A tool for the automatic generation and analysis of regular analog layout modules | |
| JPH1056167A (ja) | 半導体のシミュレーション方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051111 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081219 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090706 |