JP2004185982A - Surge absorption device and surge absorption circuit - Google Patents

Surge absorption device and surge absorption circuit Download PDF

Info

Publication number
JP2004185982A
JP2004185982A JP2002351376A JP2002351376A JP2004185982A JP 2004185982 A JP2004185982 A JP 2004185982A JP 2002351376 A JP2002351376 A JP 2002351376A JP 2002351376 A JP2002351376 A JP 2002351376A JP 2004185982 A JP2004185982 A JP 2004185982A
Authority
JP
Japan
Prior art keywords
electrode
discharge gap
voltage
impedance
surge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002351376A
Other languages
Japanese (ja)
Other versions
JP4204855B2 (en
Inventor
Kenshichiro Mishima
健七郎 三島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Otowa Electric Co Ltd
Original Assignee
Otowa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Otowa Electric Co Ltd filed Critical Otowa Electric Co Ltd
Priority to JP2002351376A priority Critical patent/JP4204855B2/en
Publication of JP2004185982A publication Critical patent/JP2004185982A/en
Application granted granted Critical
Publication of JP4204855B2 publication Critical patent/JP4204855B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To enable to perform an insulation performance test with surge restrained in a low voltage, with high insulation performance and without separating the grounding connection of an equipment used. <P>SOLUTION: A discharge gap device 1 has a first and a second electrodes 7, 6 constituting a first discharge gap 9, and a third electrode 8, constituting a second discharge gap 10 having a lower discharge starting voltage than the discharge gap 9 together with a second electrode 6. A capacitor 2 and an inductor 3 are arranged to the discharge gaps 9, 10 of the device 1 respectively. Since frequency characteristics in impedance of the capacitor 2 and the inductor 3 are different, a low frequency voltage is impressed mainly on the discharge gap 9 side, and a surge voltage including a high frequency component is impressed mainly on the discharge gap 10 side. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
この発明は、サージ吸収装置、特に各種の電気機器や電子機器を、雷サージや、回路中に設置された機器によって生じる開閉サージ等から保護することに好適なサージ吸収装置およびサージ吸収回路に関する。
【0002】
【従来の技術】
近年、産業用および民生用の各種機器の制御機能部分等が半導体化されて来ている。そして、家庭用電気機器たとえば空調装置や調理関連機器等についても急速に半導体技術が導入され、さらにはそれらをネットワークに組み入れてその利便性を高めるために、いわゆる情報家電システムの実用化が進められている。
【0003】
半導体素子については、集積度の向上とそれによる内部パターンの微細化に伴って、その駆動電圧の低下および消費電力の低減等の取組が進められており、サージ等に対する耐性が一層低くなる傾向にある。
【0004】
一般に、雷サージや開閉サージ等のサージから電気機器や電子機器を防護するために、電圧依存性非線形素子(バリスタ)や放電ギャップ素子(以下これらをアレスタ素子と総称する)を、単独であるいはそれらを組み合わせて、電力供給系や情報伝送系のラインとアースとの間やライン間に接続することが広く行われている。上述したように、機器のサージ耐性の低下に伴って、これら素子にはこれまでよりも低い電圧レベルで動作することが求められる一方で、機器としての絶縁性能を少なくともこれまでと同等レベルに維持しなければならない。そのためには、電気機器や電子機器の絶縁性能を試験する際、アレスタ素子が試験電圧で導通しないような方策が必要となる。
【0005】
ところで、機器の絶縁性能を試験するための代表的な方法として、電源ラインとアースとの間からアレスタ素子をいったん切り離してそれらに電圧が印加されないようにして試験電圧を印加するという方法がある。この方法によれば、試験電圧よりも低い放電開始電圧のアレスタ素子を使用しても、絶縁性能試験を行うことができるという利点がある。ところが、この方法によれば、試験の際に上述のようなアース接続の切り離しという煩雑な作業が必要になり、また、試験後にはそれを接続し直さなければならないという煩わしさがあるわけでなく、接続忘れのおそれもある。
【0006】
その試験手順の煩雑さを解消するために、アレスタ素子に対して常閉接点を備えたリレー装置を直列に接続しておき、絶縁性能試験の際には、試験に先立ってこのリレー装置をオフにして、アレスタ素子を一時的に電源ラインとアースとの間から切り離すという構成の装置が提案されている(例えば、特許文献1参照)。あるいは、絶縁性能試験が電源ライン同士を短絡した状態で行われることに着目して、常開型のリレー装置を使用し、その励磁コイルを電源ライン間に接続するとともに、接点機構部をアレスタ素子に直列に接続しておき、機器の絶縁性能試験時には接点機構部がオフ状態、通常の使用状態ではオン状態となるよう構成した装置も提案されている(例えば、特許文献2参照)。
【0007】
さらに他の方法として、アレスタ素子をバリスタと放電ギャップ素子とを直列に接続して構成し、放電ギャップ素子の放電開始電圧を絶縁性能試験に耐えることができる電圧とする方法がある。この方法には、絶縁性能試験時にアレスタ素子を切り離す必要はないという利点があるものの、サージ電圧印加レベルが放電ギャップ素子の放電開始電圧によって決まることから,非常に高くなってしまい、半導体素子を搭載した電気機器や電子機器に適用するには実際的ではない。さらに、電源ラインとアースとの間のサージに対する絶縁を高めなければならず、また、絶縁トランスを使用するときには、その一次巻線と二次巻線との間の容量結合によるサージ減衰量を低くする絶縁設計が必要となり、適用機器のコストアップを招く。
【0008】
したがって、サージ抑制レベルを低く保持しながら、絶縁性能に優れた機器を実現するためには、前者の方法が後者の方法に比べてより実際的である。
【0009】
【特許文献1】
特開2001−286057号公報 第3−4ページ 図1−4
【特許文献2】
特開平8−205393号公報 第2−3ページ 図1、図4、図5
【0010】
【発明が解決しようとする課題】
前者の方法を具体化した装置によれば、試験時にリレーを動作させることによってアレスタ素子を電源・アース間から切り離し、試験終了後にそれを復帰させることから、絶縁性能試験の作業がきわめて容易となる。ところが、試験時にのみ使用するための装置を新たに付加しなければならず、そのために機器の構成が複雑となり、使用機器が大型化する。また、接点機構を備えていることから、信頼性の高いリレー装置を使用しなければならず、そのために使用機器がコスト高となってしまう。
【0011】
このようなことから、各種機器に使用される半導体素子の駆動電圧のより一層の低下、さらには情報家電システムに適した新たな機器の実用化を促進するためには、これまでよりも低い電圧レベルのサージから機器を保護することができ、さらには電源ライン・アース間からアレスタ素子を切り離さずに絶縁性能試験を行うことができる装置や回路の実現が、強く望まれ、さらに上述の動向はサージ電流の大きさに影響されることなくサージ電圧を所定の電圧以下に抑制することが必要とされ、特にこれは電源ライン間についてより強く望まれている。
【0012】
この発明は、このような課題を解決することができたもので、絶縁性能が高く、サージに対してはそれを低い電圧に抑制することができ、かつ機器のアース接続を切り離すことなく絶縁性能試験を行うことができるサージ吸収装置ならびにサージ吸収回路を提供する。
【0013】
【課題を解決するための手段】
この発明のサージ吸収装置は、第1の放電ギャップを構成する第1,第2の電極と、第2の電極との間で、第1の放電ギャップよりも放電開始電圧が低い第2の放電ギャップを構成する第3の電極とを有する放電ギャップ素子、高周波数領域で低インピーダンス特性を、また低周波数領域で高インピーダンス特性を有する、第1,第2の電極間に接続された第1のインピーダンス素子、ならびに、高周波数領域では高インピーダンス特性を、また低周波数領域では低インピーダンス特性を有する、第2,第3の電極間に接続された第2のインピーダンス素子を備える。
【0014】
この発明のサージ吸収装置は、第1の放電ギャップを構成する第1,第2の電極と、第2の電極との間で、第1の放電ギャップよりも放電開始電圧が低い第2の放電ギャップを構成する第3の電極とを有する放電ギャップ素子、一方の端子が第1の電極に接続された電圧依存性非線形素子、高周波数領域で低インピーダンス特性を、また低周波数領域で高インピーダンス特性を有する、放電ギャップ素子の第1の電極と電圧依存性非線形素子の他方の端子との間に接続された第1のインピーダンス素子、ならびに、高周波数領域では高インピーダンス特性を、また低周波数領域では低インピーダンス特性を有する、第2,第3の電極間に接続された第2のインピーダンス素子を備える。
【0015】
この発明のサージ吸収回路は、第1の放電ギャップを構成する第1,第2の電極と、第2の電極との間で、第1の放電ギャップよりも放電開始電圧が低い第2の放電ギャップを構成する第3の電極とを有する放電ギャップ素子、第1の電極と第1のラインとの間に接続された電圧依存性非線形素子、第2の電極と第1のラインとの間に接続された、高周波数領域で低インピーダンス特性を、また低周波数領域で高インピーダンス特性を有する第1のインピーダンス素子、ならびに、第3の電極と第2のラインとの間に接続された、高周波数領域では高インピーダンス特性を、また低周波数領域では低インピーダンス特性を有する第2のインピーダンス素子を備える。
【0016】
この発明のサージ吸収回路は、第1の放電ギャップを構成する第1,第2の電極と、第2の電極との間で、第1の放電ギャップよりも放電開始電圧が低い第2の放電ギャップを構成する第3の電極とを有する放電ギャップ素子、第1の電極と複数のラインとの間にそれぞれ接続された複数個の電圧依存性非線形素子、第2の電極と複数のラインとの間にそれぞれ接続された、高周波数領域で低インピーダンス特性を、また低周波数領域で高インピーダンス特性を有する複数個の第1のインピーダンス素子、ならびに、第2の電極と前記第3の電極との間に接続された、高周波数領域では高インピーダンス特性を、また低周波数領域では低インピーダンス特性を有する第2のインピーダンス素子を備え、さらに第3の電極がアースに接続されている。
【0017】
【発明の実施の形態】
以下、この発明の実施の形態について、図面を用いて説明する。
【0018】
(実施の形態1)
【0019】
図1は実施の形態1としてのサージ吸収装置を説明するための図で、図の(A)は装置の構造の概念図、(B)はその等価回路図である。
【0020】
このサージ吸収装置は、図(A)に示すように、放電ギャップ素子1と、第1のインピーダンス要素としてのキャパシタ2と、第2のインピーダンス要素としてのインダクタ3とで構成されている。キャパシタ2は、インピーダンスが高周波数領域では低く、低周波数領域では高いという周波数−インピーダンス特性を持つ。またインダクダンス3は、それとは反対の周波数−インピーダンス特性を示し、インピーダンスが高周波数領域では高く、低周波数領域で低い。
【0021】
放電ギャップ素子1は、長さの異なる2個の絶縁性筒状体4,5と、これらを気密な状態で連結する環状の電極6と、筒状体4,5の開口端をそれぞれ封止する電極7,8とで構成され、さらにその内部には不活性ガスたとえばアルゴン、ヘリウム、またはその混合ガス等、もしくはSF等が所定の圧力で封入されている。
【0022】
筒状体4,5はセラミックスたとえばアルミナ磁器またはガラスで構成され、その形状は円筒状、四角形筒状または多角形の筒状をしている。電極6,7,8は融点の高い金属たとえばタングステン、タンタル、モリブデン、ニオブ、およびバナジウム等や、それよりも比較的融点の低いクロムやチタン、鉄、コバルト、ニッケル、マンガン、銅、アルミニウム等、さらにはそれらの合金で構成される。そして、電極6は円環状をなし、その内径が筒状体の4,5の内径よりも小さく、外径が筒状体4,5の外径と等しいかそれよりも大きい。電極7,8は、その形状がディスク状で、互いに対向する面側に突起部を有する。なお、それらはキャップ状であってもよく、外観形状が放電開始電圧に影響を与えないものであれば、特にその形状が制約されるものでない。
【0023】
電極6,7によって第1の放電ギャップ9が形成され、また電極6,8によって第2の放電ギャップ10が形成される。それぞれのギャップ長すなわち電極間距離は放電開始電圧に応じて設定されている。この例では、筒状体4の寸法を筒状体5よりも長くすることで電極7,6間距離を電極6,8間距離よりも大として、放電ギャップ9の放電開始電圧が放電ギャップ10のそれよりも高くなるよう構成している。これによって、電極7,6間の放電開始電圧を所定の絶縁性能試験に耐え得る電圧とし、電極6,8間のそれをサージ抑制レベルの電圧としている。
【0024】
キャパシタ2およびインダクタ3のそれぞれの一方の電極は、放電ギャップ素子1の電極6に接続されている。そして、キャパシタ2の他方の電極は放電ギャップ素子1の電極7とともに端子11と接続され、また、インダクタ3の他方の電極は放電ギャップ素子1の電極8とともに端子12と接続されている。すなわち、この実施の形態のサージ吸収装置においては、キャパシタ2およびインダクタ3が放電ギャップ10および同10とそれぞれ並列に接続されている。
【0025】
この装置の端子11と端子12との間に試験電圧を印加すると、キャパシタ2とインダクタ3のそれぞれにはインピーダンス比に応じて分圧された電圧が印加される。
【0026】
試験電圧の周波数をfとし、キャパシタ2の容量をC、インダクタ3のインダクタンスをLとすれば、キャパシタ2のインピーダンスXとインダクタ3のインピーダンスXはそれぞれ次の関係式で表される。
【0027】
=1/(2πfC)
【0028】
=2πfL
【0029】
試験電圧をVとし、キャパシタ2およびインダクタ3による分圧電圧をそれぞれV,Vとすると、それらは次の関係式で表される。
【0030】
={X/(X +X 1/2}・V
【0031】
={X/(X +X 1/2}・V
【0032】
絶縁性能試験で商用電源周波数の交流電圧VINを試験電圧として端子11,12間に印加すると、その周波数が低いため、電圧VINは実質的にキャパシタ2に印加されることになり、インダクタ3にはほとんど印加されない。すなわち、電極7,6間すなわち第1の放電ギャップ9に実質的に電圧VINと等しい電圧が印加され、電極6,8間すなわち第2の放電ギャップ10には、それに比べてきわめて低い電圧が印加されることになる。これから明らかなように、機器の絶縁性能はキャパシタ2と並列に接続される放電ギャップ9の特性に依存する。したがって、この形態の装置によれば、インダクタ3と並列に接続される放電ギャップ10の放電開始電圧を試験電圧と同等の値とし、それに比べて非常に低く設定した放電ギャップ素子1を使用して、端子11,12をアース接続から切り離すことなく適切な絶縁試験を行うことができる。
【0033】
交流電圧VINが放電ギャップ9の放電開始電圧と同等かそれよりも高い過電圧であるときには、その電圧が端子11,12間に印加されると、放電ギャップ素子1の放電ギャップ9において放電が発生し、それがトリガとなってただちに電極7,8間で放電が生じて、過電圧を吸収する。無論、過電圧が直流であっても、この形態の装置は同じ応答動作をし、それが機器に組み込まれているときには、それを過電圧から保護する。
【0034】
一方、サージ試験電圧、たとえば周波数100kHzのサージ電圧VSURを端子11,12間に印加すると、キャパシタ2とインダクタ3との直列接続体において、そのほとんどがインダクタ3に印加されることになり、キャパシタ2への印加電圧はきわめて低い値となる。このため、サージ電圧VSURは電極6,8間すなわち放電ギャップ10に実質的に印加されることになり、電極7,6間すなわち放電ギャップ9にはそれに比べてきわめて低い電圧が印加される。
【0035】
電圧VSURが放電ギャップ10の放電開始電圧以上であるとき、まずこのギャップ10で放電が発生し、それがトリガとなってただちに電極7,8間に放電が生じる。これによって端子11,12間に印加されるサージ電圧が素子1の電極7,8間の放電維持電圧のレベルに抑制されることから、この形態の装置はそれが組み込まれた機器を過大なサージから保護する。さらに、キャパシタ2とインダクタ3との共振周波数がサージ周波数成分に応じてそれらの回路定数を選定することで、放電ギャップ10におけるサージ応答性を高めることができる。
【0036】
一例として、キャパシタ2に容量0.01μFのキャパシタを、またインダクタ3にインダクタンス0.8Hのインダクタンスを使用して、周波数60Hzの交流電圧1600Vを印加したとき、キャパシタ2による分圧は約1598V、インダクタ3による分圧は約2Vであった。すなわち、放電ギャップ9側に実質的に全電圧が印加され、放電ギャップ10側の印加電圧はきわめて低く、絶縁性能が放電ギャップ9の放電特性に依存していることがわかる。次に、周波数100kHzのサージ電圧1000Vを印加したときには、インダクタ3による分圧が約1000Vとなって、キャパシタ2による分圧は1Vにも達せず、放電ギャップ10側に実質的に全電圧が印加された。これから、サージ抑制電圧は放電ギャップ10の放電特性によって決まることがわかる。
【0037】
そして、少なくとも電極8をタングステンやモリブデン等の高融点材料に比べて比較的融点の低い金属たとえば銅やアルミニウム等で構成し、または電極表面を被覆したり、さらには電極表面を粗面化したり、表面に突起を設けたりすることで、電極6,8間の放電開始を低下させ、電極7,8間の放電を確実に発生させ、素子1によるサージ抑制効果を高めることができる。
【0038】
通常の使用状態においては、上述からも明らかなように、その電圧はキャパシタ2側、すなわち放電開始電圧の高い放電ギャップ10に実質的に印加される。放電ギャップ10はこの通常使用時の電圧に十分に耐えることができる。
【0039】
このように、実施の形態1の装置によれば、キャパシタ2が並列に接続される側の放電ギャップ9の放電開始電圧を、それが組み込まれる機器に対する絶縁性能試験に適合した電圧とすることで、これまでのように電源ラインとアースラインとを切り離すことなく、その試験を行うことができる。また、インダクタ3が並列に接続される側の放電ギャップ10については、絶縁性能試験電圧を特に考慮することなく、その放電開始電圧を所望のサージの抑制電圧レベルに応じて非常に低い値に設定することが可能となり、適用機器に求められるサージ耐性をきわめて容易に実現することができる。
【0040】
したがって、半導体素子等の耐電圧特性のきわめて低い素子を使用した機器についても、絶縁性能がよく、サージに対してはそれを損傷から保護するのに十分な低いレベルに抑制することができることから、電気機器や電子機器の耐サージ信頼性を高めることができるだけでなく、今後普及すると考えられる情報家電機器に組み込むことで高い信頼性を保持させることができる。そして、情報伝送システムのような比較的ライン間インピーダンスの高いシステムでは、過電圧や過大電圧サージに応じてこの形態の装置が動作しても、ラインインピーダンスによる電圧降下によって続流の発生が抑圧され、復帰する。
【0041】
(実施の形態2)
【0042】
図2は実施の形態2としてのサージ吸収装置を説明するための図で、その(A)は装置の構造の概念図、(B)はその等価回路図である。
【0043】
この形態が、上述の実施の形態1と最も異なるところは、放電ギャップ素子1の電極7と端子11との間にバリスタ13を挿入接続し、これによって放電ギャップ素子1の放電後の続流を遮断できる構成としたことである。なお、図において、実施の形態1における構成要素と対応するものには同じ符号を付した。
【0044】
絶縁性能試験時の電圧は、放電ギャップ9とバリスタ13との直列接続体に主として印加されることから、このサージ吸収装置を使用する電気機器または電子機器の使用電圧を考慮して、それに適合した特性の放電ギャップ9をもつ放電ギャップ素子1と電圧依存性非線形素子であるバリスタ13とを使用する。バリスタ13には、たとえば酸化亜鉛バリスタを使用することができる。
【0045】
この形態の装置において、周波数の低い交流電圧または直流電圧は実質的にバリスタ13と素子1の放電ギャップ9との直列接続体に印加され、一方、それに比べて周波数の著しく高いサージ電圧は実質的に放電ギャップ10に印加される。したがって、この形態の装置においても、低い周波数の交流電圧または直流電圧はバリスタ13と放電ギャップ9との直列接続体の導通電圧レベルに抑制され、サージ電圧は放電ギャップ10の導通電圧レベルに抑制される。そして、適用機器の絶縁性能試験を、アース接続を切り離すことなく実施することができる。
【0046】
さらに、この装置によれば、バリスタ13が端子11,12間に過電圧やサージ電圧の抑制動作後における続流を即時に遮断することができるため、搭載機器の信頼性向上が可能となる。特にこの形態の装置は、線間インピーダンスの低い電源ライン等に接続して使用される機器に適用して有用なものである。
【0047】
(実施の形態3)
【0048】
図3は実施の形態3として商用周波数電源から電力の供給を受ける機器に適用したサージ吸収回路の例を示す図である。
【0049】
この実施の形態では、実施の形態2のサージ吸収装置を機器14に組み込んで、それを介して機器の本体部15に電源16から給電される構成としたものである。すなわち、端子11が一方の電源ライン17に接続され、端子12がアースされている。そして、他方の電源ライン18がアースされている。
【0050】
これによれば、実施の形態2において述べたことから明らかなように、端子12をアースから切り離すことなく機器14の絶縁性能試験を行うことができる。そして、サージに対しては、放電開始電圧の低い放電ギャップ10側で放電が発生し、ただちにそれがトリガとなって電極7,8間での放電を惹き起こし、これによってライン17,18間をバリスタ13の導通電圧と電極7,8間の放電電圧との和で決まる電圧レベルに抑制することができる。バリスタ13の導通電圧をライン17,18間の定常的な電圧に対応させて選定しておくことで、ライン17,18間を所定電圧に保持するとともに、続流を遮断する。このため、サージによる電源16や機器本体15への影響を著しく軽減することができる。
【0051】
なお、この形態を電力供給システムに代えて情報伝送システムに適用しても、同様の効果が得られることは言うまでもないことである。
【0052】
なお、この形態は電源ラインとアースとの間に設置した例であるが、電源ライン間に適用する場合にも、同様の効果が奏せられることは言うまでもないことである。この場合においては、この形態の回路の動作開始電圧を電源ライン・アース間電圧よりも低くし、放電ギャップ素子およびバリスタによるサージ抑制電圧をより一層低く設定することによって、ライン間に直接に接続される半導体素子に対する耐電圧レベルを低下させることが可能となり、半導体素子を使用する上での制約を緩和するとともに、使用機器の耐サージ信頼性を高めることができる。
【0053】
(実施の形態4)
【0054】
図4は実施の形態4としてのサージ吸収回路を示す図である。
【0055】
この形態では、実施の形態2のサージ吸収装置の構成を一部変形して使用している。
【0056】
すなわち、放電ギャップ素子1の電極7に2個のバリスタ13−1、同11−2の一方の端子が接続され、またその電極6に2個のキャパシタ2−1,2−2の一方の端子11−1,11−2が接続されている。さらに、バリスタ13−1およびキャパシタ2−1の他方の端子が一方の電源ライン19−1に、またバリスタ13−2およびキャパシタ2−2の他方の端子が他方の電源ライン19−2にそれぞれ接続されている。そして、放電ギャップ素子1の電極12がアースされている。無論、電極12をアースラインに接続してもよい。
【0057】
この装置は機器20に組み込まれて使用され、電源21から機器本体部22が受電している際に、ライン19−1,19−2のいずれか一方、たとえばライン19−1にサージが発生したとき、まず放電ギャップ素子1の放電ギャップ10側で放電し、それによってただちに電極7,8間で放電が惹き起こされ、バリスタ13−1が通電して、サージを低い電圧レベルに抑制するとともに、ライン19−1とアースとの間の電圧を保持する。そして、バリスタ13―1,13−2がライン19−1,19−2間に直列に接続されて介挿されているので、ライン19−1,19−2間の電圧もそれらの導通電圧の和に等しい電圧で保持されるため、電源21や機器20が効果的にサージから保護される。無論、ライン19−2や、さらには両ライン19−1,19−2においてサージが発生したときにも同様にそれを低い電圧レベルに抑制することができる。この場合においても、バリスタ13−1,13−2によってサージ抑制後の続流を遮断するとともに,ライン19−1,19−2間の電圧を所定の値に保持することができる。
【0058】
なお、この形態を電力供給システムに代えて情報伝送システムに適用しても、同様の効果が得られることは言うまでもないことである。
【0059】
【発明の効果】
この発明によれば、放電ギャップ素子内に放電開始電圧が互いに異なる放電ギャップを配置するとともに、放電開始電圧の高い第1の放電ギャップに並列に、高周波数領域で低インピーダンス特性を、また低周波数領域で高インピーダンス特性を有する第1のインピーダンス素子を、また放電開始電圧の低い第2の放電ギャップに並列に、高周波数領域では高インピーダンス特性を、また低周波数領域では低インピーダンス特性を有する第2のインピーダンス素子をそれぞれ配置することによって、商用電源周波数のような低い周波数の交流電圧や直流電圧が実質的に第1の放電ギャップ側に、また高周波数成分を含むサージ電圧は第2のインピーダンス素子にそれぞれ印加される。これによって、第1の放電ギャップの放電開始電圧を所定の絶縁性能試験条件を満たす値に設定し、また、第2の放電ギャップの放電開始電圧を機器に組み込まれる回路要素の耐電圧性能に対応した電圧に設定することで、サージをより低い電圧レベルに抑制することができ、かつその使用機器のアース接続を切り離すことなく絶縁性能試験を行うことができる。さらに、放電ギャップ素子に対してその第1の放電ギャップ側に電圧依存性非線形素子を直列に接続することで、過電圧またはサージに対して装置の動作後の続流を遮断することができる。
【0060】
さらに、複数の電圧依存性非線形素子の一端を対応するラインと放電ギャップ素子の第1の放電ギャップとの間に配置し、また各ラインと共通の第2のインピーダンス素子との間にそれぞれ第2のインピーダンス素子を配置しているので、サージをより低い電圧レベルに抑制することができ、かつその使用機器のアース接続を切り離すことなく絶縁性能試験を行うことができるとともに、ライン間を電圧依存性非線形素子の導通電圧で規制することができる。
【図面の簡単な説明】
【図1】(A)はこの発明における実施の形態1のサージ吸収装置の構造を示す図、(B)はその回路図である。
【図2】(A)はこの発明における実施の形態2のサージ吸収装置の構造を示す図、(B)はその回路図である。
【図3】この発明の実施の形態3のサージ吸収回路の構成を示す図である。
【図4】この発明の実施の形態4のサージ吸収回路の構成を示す図である。
【符号の説明】
1 放電ギャップ素子
2 キャパシタ
2−1,2−2 キャパシタ
3 インダクタ
4,5 絶縁性筒状体
6,7,8 電極
9,10 放電ギャップ
11,12 端子
11−1,11−2 端子
13 バリスタ
13−1,13−2 バリスタ
14 サージ吸収装置を組み込んだ機器
15 機器本体部
16 電源
17,18 電源ライン
19−1,19−2 電源ライン
20 機器
21 電源
22 機器本体部
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a surge absorbing device, and particularly to a surge absorbing device and a surge absorbing circuit suitable for protecting various electric and electronic devices from a lightning surge and a switching surge caused by devices installed in a circuit.
[0002]
[Prior art]
2. Description of the Related Art In recent years, control functions of various types of industrial and consumer devices have been made semiconductor. Semiconductor technology has also been rapidly introduced into household electric appliances such as air conditioners and cooking related appliances. In addition, in order to incorporate them into a network and enhance the convenience thereof, so-called information home appliance systems have been put into practical use. ing.
[0003]
With the improvement of the integration degree and the miniaturization of the internal pattern due to the improvement of the integration degree, efforts are being made to reduce the driving voltage and the power consumption of the semiconductor element, and the resistance to surge and the like tends to be further reduced. is there.
[0004]
Generally, in order to protect electrical and electronic equipment from surges such as lightning surges and switching surges, voltage-dependent nonlinear elements (varistors) and discharge gap elements (hereinafter collectively referred to as arrester elements) are used alone or individually. It has been widely practiced to connect the power supply system or the information transmission system between the line and the ground or between the lines. As mentioned above, as the surge resistance of equipment decreases, these elements are required to operate at lower voltage levels than before, while maintaining the insulation performance of equipment at at least the same level as before. Must. For this purpose, when testing the insulation performance of electric or electronic equipment, it is necessary to take measures to prevent the arrester element from conducting at the test voltage.
[0005]
Meanwhile, as a typical method for testing the insulation performance of a device, there is a method in which an arrester element is temporarily separated from a power supply line and a ground to apply a test voltage so that no voltage is applied to them. According to this method, there is an advantage that the insulation performance test can be performed even if an arrester element having a discharge starting voltage lower than the test voltage is used. However, according to this method, a complicated operation of disconnecting the ground connection as described above is required at the time of the test, and there is no need to reconnect it after the test. There is also a risk of forgetting to connect.
[0006]
In order to eliminate the complexity of the test procedure, connect a relay device with normally closed contacts to the arrester element in series, and turn off this relay device prior to the insulation performance test. An apparatus has been proposed in which the arrester element is temporarily disconnected from between the power supply line and the ground (for example, see Patent Document 1). Alternatively, paying attention to the fact that the insulation performance test is performed with the power supply lines short-circuited, using a normally open type relay device, connecting the excitation coil between the power supply lines, and connecting the contact mechanism to the arrester element There is also proposed a device in which the contact mechanism is turned off during an insulation performance test of the device and turned on in a normal use condition (for example, see Patent Document 2).
[0007]
As still another method, there is a method in which a varistor element is configured by connecting a varistor and a discharge gap element in series, and a discharge starting voltage of the discharge gap element is set to a voltage that can withstand an insulation performance test. Although this method has the advantage that it is not necessary to disconnect the arrester element during the insulation performance test, the surge voltage applied level is determined by the discharge starting voltage of the discharge gap element, so it becomes extremely high, and the semiconductor element is mounted. It is not practical to apply it to electrical and electronic equipment that has been used. Furthermore, the insulation against surges between the power supply line and ground must be increased, and when using an isolation transformer, the amount of surge attenuation due to capacitive coupling between the primary and secondary windings should be reduced. Required insulation design, which leads to an increase in cost of applied equipment.
[0008]
Therefore, the former method is more practical than the latter method in order to realize a device having excellent insulation performance while keeping the surge suppression level low.
[0009]
[Patent Document 1]
Japanese Patent Application Laid-Open No. 2001-286057, page 3-4, FIG.
[Patent Document 2]
JP-A-8-205393, page 2-3, FIGS. 1, 4, and 5
[0010]
[Problems to be solved by the invention]
According to the device embodying the former method, the arrester element is disconnected from the power supply and the ground by operating the relay at the time of the test, and the arrester element is restored after the test is completed. Therefore, the work of the insulation performance test becomes extremely easy. . However, a device to be used only at the time of a test must be newly added, which complicates the configuration of the device and increases the size of the device used. In addition, since a contact mechanism is provided, a highly reliable relay device must be used, which increases the cost of equipment used.
[0011]
Therefore, in order to further reduce the drive voltage of semiconductor devices used in various devices and further promote the practical use of new devices suitable for information home appliances systems, lower voltage than ever before There is a strong demand for devices and circuits that can protect equipment from level surges and that can perform insulation performance tests without disconnecting the arrester element between the power supply line and ground. It is necessary to suppress the surge voltage to a predetermined voltage or less without being affected by the magnitude of the surge current. In particular, this is more strongly desired between power supply lines.
[0012]
The present invention has solved such a problem, and has a high insulation performance, can suppress a surge to a low voltage, and can provide an insulation performance without disconnecting a ground connection of equipment. Provided are a surge absorbing device and a surge absorbing circuit capable of performing a test.
[0013]
[Means for Solving the Problems]
According to the surge absorbing device of the present invention, the second discharge having a lower firing voltage than the first discharge gap between the first and second electrodes forming the first discharge gap and the second electrode. A discharge gap element having a third electrode forming a gap, a first electrode connected between the first and second electrodes, having a low impedance characteristic in a high frequency region and a high impedance characteristic in a low frequency region; An impedance element, and a second impedance element connected between the second and third electrodes, having high impedance characteristics in a high frequency region and low impedance characteristics in a low frequency region.
[0014]
According to the surge absorbing device of the present invention, the second discharge having a lower firing voltage than the first discharge gap between the first and second electrodes forming the first discharge gap and the second electrode. A discharge gap element having a third electrode forming a gap, a voltage-dependent nonlinear element having one terminal connected to the first electrode, a low impedance characteristic in a high frequency region, and a high impedance characteristic in a low frequency region A first impedance element connected between the first electrode of the discharge gap element and the other terminal of the voltage-dependent nonlinear element; and a high impedance characteristic in a high frequency region, and a high impedance characteristic in a low frequency region. A second impedance element having low impedance characteristics and connected between the second and third electrodes;
[0015]
In the surge absorbing circuit according to the present invention, the second discharge having a lower firing voltage than the first discharge gap between the first and second electrodes forming the first discharge gap and the second electrode. A discharge gap element having a third electrode forming a gap, a voltage-dependent nonlinear element connected between the first electrode and the first line, and a voltage-dependent nonlinear element connected between the second electrode and the first line A first impedance element having a low impedance characteristic in a high frequency region and a high impedance characteristic in a low frequency region, and a high frequency element connected between the third electrode and the second line; A second impedance element having high impedance characteristics in a region and low impedance characteristics in a low frequency region is provided.
[0016]
In the surge absorbing circuit according to the present invention, the second discharge having a lower firing voltage than the first discharge gap between the first and second electrodes forming the first discharge gap and the second electrode. A discharge gap element having a third electrode forming a gap; a plurality of voltage-dependent nonlinear elements connected between the first electrode and the plurality of lines; A plurality of first impedance elements connected between the plurality of first impedance elements having low impedance characteristics in a high frequency region and high impedance characteristics in a low frequency region, and between a second electrode and the third electrode; A second impedance element having a high impedance characteristic in a high frequency range and a low impedance characteristic in a low frequency range, and a third electrode connected to ground. That.
[0017]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0018]
(Embodiment 1)
[0019]
FIG. 1 is a diagram for explaining a surge absorbing device according to a first embodiment. FIG. 1A is a conceptual diagram of the structure of the device, and FIG. 1B is an equivalent circuit diagram thereof.
[0020]
As shown in FIG. 1A, this surge absorbing device includes a discharge gap element 1, a capacitor 2 as a first impedance element, and an inductor 3 as a second impedance element. The capacitor 2 has a frequency-impedance characteristic in which the impedance is low in a high frequency region and high in a low frequency region. Further, the inductance 3 exhibits the opposite frequency-impedance characteristic, and the impedance is high in a high frequency region and low in a low frequency region.
[0021]
The discharge gap element 1 seals two insulating tubular bodies 4 and 5 having different lengths, an annular electrode 6 for connecting them in an airtight state, and an open end of the tubular bodies 4 and 5. And an inert gas such as argon, helium, or a mixed gas thereof, or SF.6Are sealed at a predetermined pressure.
[0022]
The cylindrical bodies 4 and 5 are made of ceramics such as alumina porcelain or glass, and have a cylindrical, quadrangular or polygonal cylindrical shape. The electrodes 6, 7, 8 are made of a metal having a high melting point, such as tungsten, tantalum, molybdenum, niobium, and vanadium, and chromium, titanium, iron, cobalt, nickel, manganese, copper, and aluminum having a relatively lower melting point. Furthermore, it is composed of those alloys. The electrode 6 has an annular shape, and has an inner diameter smaller than the inner diameters of the cylindrical bodies 4 and 5 and an outer diameter equal to or larger than the outer diameters of the cylindrical bodies 4 and 5. The electrodes 7 and 8 are disk-shaped and have protrusions on the surfaces facing each other. In addition, they may be cap-shaped, and their shapes are not particularly limited as long as their appearance does not affect the firing voltage.
[0023]
The electrodes 6 and 7 form a first discharge gap 9 and the electrodes 6 and 8 form a second discharge gap 10. Each gap length, that is, the distance between the electrodes is set in accordance with the firing voltage. In this example, the distance between the electrodes 7 and 6 is made larger than the distance between the electrodes 6 and 8 by making the size of the cylindrical body 4 longer than that of the cylindrical body 5, and the discharge starting voltage of the discharge gap 9 is reduced. It is configured to be higher than that of. Thus, the discharge starting voltage between the electrodes 7 and 6 is set to a voltage that can withstand a predetermined insulation performance test, and the voltage between the electrodes 6 and 8 is set to a voltage at a surge suppression level.
[0024]
One electrode of each of the capacitor 2 and the inductor 3 is connected to the electrode 6 of the discharge gap element 1. The other electrode of the capacitor 2 is connected to the terminal 11 together with the electrode 7 of the discharge gap element 1, and the other electrode of the inductor 3 is connected to the terminal 12 together with the electrode 8 of the discharge gap element 1. That is, in the surge absorbing device of the present embodiment, capacitor 2 and inductor 3 are connected in parallel with discharge gap 10 and 10, respectively.
[0025]
When a test voltage is applied between the terminals 11 and 12 of the device, a voltage divided according to the impedance ratio is applied to each of the capacitor 2 and the inductor 3.
[0026]
If the frequency of the test voltage is f, the capacitance of the capacitor 2 is C, and the inductance of the inductor 3 is L, the impedance X of the capacitor 2CAnd the impedance X of the inductor 3LAre represented by the following relational expressions.
[0027]
XC= 1 / (2πfC)
[0028]
XL= 2πfL
[0029]
The test voltage is V, and the divided voltage by the capacitor 2 and the inductor 3 is VC, VLThen, they are represented by the following relational expressions.
[0030]
VC= {XC/ (XC 2+ XL 2)1/2} ・ V
[0031]
VL= {XL/ (XC 2+ XL 2)1/2} ・ V
[0032]
AC voltage V at commercial power frequency in insulation performance testINIs applied between the terminals 11 and 12 as a test voltage, since the frequency is low, the voltage VINIs substantially applied to the capacitor 2, and is hardly applied to the inductor 3. That is, the voltage V is substantially applied between the electrodes 7 and 6, that is, in the first discharge gap 9.INIs applied between the electrodes 6 and 8, that is, the second discharge gap 10, a voltage much lower than that is applied. As is apparent from this, the insulation performance of the device depends on the characteristics of the discharge gap 9 connected in parallel with the capacitor 2. Therefore, according to the device of this embodiment, the discharge starting voltage of the discharge gap 10 connected in parallel with the inductor 3 is set to the same value as the test voltage, and the discharge gap element 1 set very low compared to the test voltage is used. In addition, an appropriate insulation test can be performed without disconnecting the terminals 11 and 12 from the ground connection.
[0033]
AC voltage VINIs an overvoltage equal to or higher than the discharge starting voltage of the discharge gap 9, when the voltage is applied between the terminals 11 and 12, a discharge occurs in the discharge gap 9 of the discharge gap element 1. Immediately as a trigger, a discharge occurs between the electrodes 7 and 8 to absorb the overvoltage. Of course, even if the overvoltage is direct current, this type of device will perform the same response and protect it from overvoltage when it is built into the equipment.
[0034]
On the other hand, a surge test voltage, for example, a surge voltage V having a frequency of 100 kHzSURIs applied between the terminals 11 and 12, most of the series connection of the capacitor 2 and the inductor 3 is applied to the inductor 3, and the voltage applied to the capacitor 2 becomes an extremely low value. Therefore, the surge voltage VSURIs substantially applied to the discharge gap 10 between the electrodes 6 and 8, and a much lower voltage is applied to the space between the electrodes 7 and 6, ie, the discharge gap 9.
[0035]
Voltage VSURIs higher than the discharge starting voltage of the discharge gap 10, a discharge is first generated in the gap 10, which triggers and immediately causes a discharge between the electrodes 7 and 8. As a result, the surge voltage applied between the terminals 11 and 12 is suppressed to the level of the sustaining voltage between the electrodes 7 and 8 of the element 1. Protect from. Furthermore, the surge responsiveness in the discharge gap 10 can be improved by selecting the circuit constant of the resonance frequency of the capacitor 2 and the inductor 3 according to the surge frequency component.
[0036]
As an example, when a capacitor having a capacitance of 0.01 μF is used as the capacitor 2 and an inductance of 0.8H is used as the inductor 3 and an AC voltage of 1600 V at a frequency of 60 Hz is applied, the voltage division by the capacitor 2 is about 1598 V, The partial pressure by 3 was about 2V. That is, it is understood that substantially the entire voltage is applied to the discharge gap 9 side, the applied voltage to the discharge gap 10 side is extremely low, and the insulation performance depends on the discharge characteristics of the discharge gap 9. Next, when a surge voltage of 1000 V at a frequency of 100 kHz is applied, the voltage divided by the inductor 3 becomes about 1000 V, the voltage divided by the capacitor 2 does not reach 1 V, and substantially all the voltage is applied to the discharge gap 10 side. Was done. This shows that the surge suppression voltage is determined by the discharge characteristics of the discharge gap 10.
[0037]
Then, at least the electrode 8 is made of a metal having a relatively low melting point, such as copper or aluminum, as compared with a high melting point material such as tungsten or molybdenum, or covers the electrode surface, or further roughens the electrode surface, By providing projections on the surface, the start of discharge between the electrodes 6 and 8 is reduced, the discharge between the electrodes 7 and 8 is reliably generated, and the surge suppression effect of the element 1 can be enhanced.
[0038]
In a normal use state, as is apparent from the above description, the voltage is substantially applied to the capacitor 2 side, that is, the discharge gap 10 having a high discharge starting voltage. The discharge gap 10 can sufficiently withstand the voltage during normal use.
[0039]
As described above, according to the device of the first embodiment, the discharge starting voltage of the discharge gap 9 on the side to which the capacitor 2 is connected in parallel is set to a voltage suitable for the insulation performance test for the device in which the device is incorporated. The test can be performed without disconnecting the power line and the ground line as in the past. Regarding the discharge gap 10 on the side where the inductor 3 is connected in parallel, the discharge starting voltage is set to a very low value in accordance with the desired surge suppression voltage level without particular consideration of the insulation performance test voltage. This makes it possible to extremely easily realize the surge resistance required for the applied device.
[0040]
Therefore, even devices that use devices with extremely low withstand voltage characteristics, such as semiconductor devices, have good insulation performance, and surges can be suppressed to a level low enough to protect them from damage. Not only can the surge resistance of electric devices and electronic devices be improved, but also high reliability can be maintained by incorporating it into information home appliances that are expected to spread in the future. In a system having a relatively high impedance between lines, such as an information transmission system, even if the device of this embodiment operates in response to an overvoltage or an excessive voltage surge, the generation of a follow-up current is suppressed by a voltage drop due to the line impedance, To return.
[0041]
(Embodiment 2)
[0042]
2A and 2B are diagrams for explaining a surge absorbing device as a second embodiment, in which FIG. 2A is a conceptual diagram of the structure of the device, and FIG. 2B is an equivalent circuit diagram thereof.
[0043]
This embodiment is most different from the above-described first embodiment in that a varistor 13 is inserted and connected between the electrode 7 and the terminal 11 of the discharge gap element 1, so that the subsequent flow of the discharge gap element 1 after discharge is reduced. This is a configuration that can be shut off. In the drawings, components corresponding to those in Embodiment 1 are denoted by the same reference numerals.
[0044]
Since the voltage at the time of the insulation performance test is mainly applied to the series connection of the discharge gap 9 and the varistor 13, the voltage is adapted in consideration of the operating voltage of the electric device or the electronic device using the surge absorbing device. A discharge gap element 1 having a discharge gap 9 having characteristics and a varistor 13 which is a voltage-dependent nonlinear element are used. As the varistor 13, for example, a zinc oxide varistor can be used.
[0045]
In this type of device, a low-frequency AC or DC voltage is substantially applied to the series connection of the varistor 13 and the discharge gap 9 of the element 1, whereas a surge voltage of a significantly higher frequency is substantially reduced. Is applied to the discharge gap 10. Therefore, also in the device of this embodiment, the low-frequency AC voltage or DC voltage is suppressed to the conduction voltage level of the series connection of the varistor 13 and the discharge gap 9, and the surge voltage is suppressed to the conduction voltage level of the discharge gap 10. You. Then, the insulation performance test of the applicable device can be performed without disconnecting the ground connection.
[0046]
Furthermore, according to this device, since the varistor 13 can immediately block the subsequent flow between the terminals 11 and 12 after the operation of suppressing the overvoltage and the surge voltage, the reliability of the mounted device can be improved. In particular, the device of this embodiment is useful when applied to equipment used by being connected to a power supply line having a low line impedance.
[0047]
(Embodiment 3)
[0048]
FIG. 3 is a diagram illustrating an example of a surge absorbing circuit applied to a device that receives power supply from a commercial frequency power supply according to a third embodiment.
[0049]
In this embodiment, the surge absorbing device according to the second embodiment is incorporated in a device 14, and power is supplied from a power supply 16 to a main body 15 of the device via the device. That is, the terminal 11 is connected to one power supply line 17, and the terminal 12 is grounded. The other power supply line 18 is grounded.
[0050]
According to this, as is clear from the description in the second embodiment, the insulation performance test of the device 14 can be performed without disconnecting the terminal 12 from the ground. With respect to the surge, a discharge is generated on the side of the discharge gap 10 where the discharge starting voltage is low, and the discharge is immediately triggered to cause a discharge between the electrodes 7 and 8, thereby causing the lines 17 and 18 to be disconnected. It can be suppressed to a voltage level determined by the sum of the conduction voltage of the varistor 13 and the discharge voltage between the electrodes 7 and 8. By selecting the conduction voltage of the varistor 13 in accordance with the steady voltage between the lines 17 and 18, the voltage between the lines 17 and 18 is maintained at a predetermined voltage, and the downstream current is cut off. Therefore, the influence of the surge on the power supply 16 and the device main body 15 can be significantly reduced.
[0051]
It is needless to say that the same effect can be obtained by applying this embodiment to an information transmission system instead of the power supply system.
[0052]
Although this embodiment is an example in which the power supply line is installed between the power supply line and the ground, it goes without saying that a similar effect can be obtained when applied between the power supply lines. In this case, by setting the operation start voltage of the circuit of this embodiment lower than the voltage between the power supply line and the ground and setting the surge suppression voltage by the discharge gap element and the varistor much lower, the circuit is directly connected between the lines. It is possible to reduce the withstand voltage level with respect to the semiconductor device, thereby alleviating restrictions on the use of the semiconductor device and increasing the surge resistance of the equipment used.
[0053]
(Embodiment 4)
[0054]
FIG. 4 is a diagram illustrating a surge absorbing circuit according to a fourth embodiment.
[0055]
In this embodiment, the configuration of the surge absorber of the second embodiment is partially modified and used.
[0056]
That is, one terminal of the two varistors 13-1 and 11-2 is connected to the electrode 7 of the discharge gap element 1, and one terminal of the two capacitors 2-1 and 2-2 is connected to the electrode 6. 11-1 and 11-2 are connected. Further, the other terminals of the varistor 13-1 and the capacitor 2-1 are connected to one power supply line 19-1, and the other terminals of the varistor 13-2 and the capacitor 2-2 are connected to the other power supply line 19-2. Have been. The electrode 12 of the discharge gap element 1 is grounded. Of course, the electrode 12 may be connected to a ground line.
[0057]
This device is used by being incorporated in the device 20. When the device main body 22 receives power from the power source 21, a surge occurs in one of the lines 19-1 and 19-2, for example, the line 19-1. At this time, a discharge is first caused on the discharge gap 10 side of the discharge gap element 1, whereby a discharge is immediately generated between the electrodes 7, 8 and the varistor 13-1 is energized to suppress the surge to a low voltage level. Holds the voltage between line 19-1 and ground. Since the varistors 13-1 and 13-2 are connected and inserted in series between the lines 19-1 and 19-2, the voltage between the lines 19-1 and 19-2 is also the conduction voltage of those lines. Since the voltage is maintained at a voltage equal to the sum, the power supply 21 and the device 20 are effectively protected from surge. Of course, when a surge occurs in the line 19-2 and also in the two lines 19-1 and 19-2, the surge can be similarly suppressed to a low voltage level. Also in this case, the varistors 13-1 and 13-2 can cut off the subsequent current after the surge is suppressed, and can maintain the voltage between the lines 19-1 and 19-2 at a predetermined value.
[0058]
It is needless to say that the same effect can be obtained by applying this embodiment to an information transmission system instead of the power supply system.
[0059]
【The invention's effect】
According to the present invention, a discharge gap having a different firing voltage is arranged in the discharge gap element, and a low impedance characteristic in a high frequency region and a low impedance characteristic are provided in parallel with the first discharge gap having a high firing voltage. A first impedance element having a high impedance characteristic in a region and a second impedance having a low impedance characteristic in a high frequency region and a second impedance having a low impedance characteristic in a low frequency region in parallel with a second discharge gap having a low firing voltage. Are arranged so that an AC voltage or a DC voltage having a low frequency such as a commercial power supply frequency is substantially on the first discharge gap side, and a surge voltage including a high frequency component is generated on the second impedance element. Respectively. As a result, the discharge starting voltage of the first discharge gap is set to a value that satisfies predetermined insulation performance test conditions, and the discharge starting voltage of the second discharge gap corresponds to the withstand voltage performance of the circuit element incorporated in the device. By setting the voltage to the above value, the surge can be suppressed to a lower voltage level, and the insulation performance test can be performed without disconnecting the ground connection of the equipment used. Further, by connecting a voltage-dependent nonlinear element in series with the discharge gap element on the first discharge gap side, it is possible to cut off a follow-up current after the operation of the device against an overvoltage or a surge.
[0060]
Further, one end of each of the plurality of voltage-dependent nonlinear elements is arranged between the corresponding line and the first discharge gap of the discharge gap element, and each of the lines has a second impedance between the line and the common second impedance element. Since the impedance element is located, surge can be suppressed to a lower voltage level, and the insulation performance test can be performed without disconnecting the ground connection of the equipment used. It can be regulated by the conduction voltage of the nonlinear element.
[Brief description of the drawings]
FIG. 1A is a diagram showing a structure of a surge absorbing device according to a first embodiment of the present invention, and FIG. 1B is a circuit diagram thereof.
FIG. 2A is a diagram showing a structure of a surge absorbing device according to a second embodiment of the present invention, and FIG. 2B is a circuit diagram thereof.
FIG. 3 is a diagram showing a configuration of a surge absorbing circuit according to Embodiment 3 of the present invention.
FIG. 4 is a diagram showing a configuration of a surge absorbing circuit according to a fourth embodiment of the present invention.
[Explanation of symbols]
1 Discharge gap element
2 Capacitor
2-1 and 2-2 capacitors
3 Inductor
4,5 Insulating tubular body
6,7,8 electrode
9,10 Discharge gap
11, 12 terminals
11-1 and 11-2 terminals
13 Varistor
13-1, 13-2 Varistor
14 Equipment incorporating a surge absorber
15 Main unit
16 Power supply
17, 18 Power line
19-1, 19-2 Power line
20 equipment
21 Power supply
22 Main unit

Claims (12)

第1の放電ギャップを構成する第1の電極および第2の電極と、前記第2の電極との間で、前記第1の放電ギャップよりも放電開始電圧が低い第2の放電ギャップを構成する第3の電極とを有する放電ギャップ素子、
高周波数領域で低インピーダンス特性を、また低周波数領域で高インピーダンス特性を有する、前記第1の電極と前記第2の電極との間に接続された第1のインピーダンス素子、ならびに、
高周波数領域では高インピーダンス特性を、また低周波数領域では低インピーダンス特性を有する、前記第2の電極と前記第3の電極との間に接続された第2のインピーダンス素子を備えたサージ吸収装置。
A second discharge gap having a lower firing voltage than the first discharge gap is formed between the first and second electrodes forming the first discharge gap and the second electrode. A discharge gap element having a third electrode;
A first impedance element connected between the first electrode and the second electrode, having a low impedance characteristic in a high frequency region and having a high impedance characteristic in a low frequency region, and
A surge absorbing device having a second impedance element connected between the second electrode and the third electrode, having a high impedance characteristic in a high frequency region and a low impedance characteristic in a low frequency region.
前記放電ギャップ素子の前記第1の電極と前記第2の電極との距離が前記第2の電極と前記第3の電極との距離よりも長いことを特徴とする請求項1に記載のサージ吸収装置。2. The surge absorber according to claim 1, wherein a distance between the first electrode and the second electrode of the discharge gap element is longer than a distance between the second electrode and the third electrode. 3. apparatus. 前記第2の電極が高融点金属に比べて融点の低い金属で構成された請求項1または2に記載のサージ吸収装置。The surge absorber according to claim 1, wherein the second electrode is made of a metal having a lower melting point than a metal having a high melting point. 前記放電ギャップ素子において、前記第1の放電ギャップの放電開始電圧が絶縁試験電圧に応じて設定され、前記第2の放電ギャップの放電開始電圧がサージ電圧抑制レベルに応じて設定されていることを特徴とする請求項1に記載のサージ吸収装置。In the discharge gap element, a discharge start voltage of the first discharge gap is set according to an insulation test voltage, and a discharge start voltage of the second discharge gap is set according to a surge voltage suppression level. The surge absorber according to claim 1, wherein 前記第1のインピーダンス素子がキャパシタであり、前記第2のインピーダンス素子がインダクタである請求項1に記載のサージ吸収装置。The surge absorber according to claim 1, wherein the first impedance element is a capacitor, and the second impedance element is an inductor. 第1の放電ギャップを構成する第1の電極および第2の電極と、前記第2の電極との間で、前記第1の放電ギャップよりも放電開始電圧が低い第2の放電ギャップを構成する第3の電極とを有する放電ギャップ素子、
一方の端子が前記第1の電極に接続された電圧依存性非線形素子、
高周波数領域で低インピーダンス特性を、また低周波数領域で高インピーダンス特性を有する、前記放電ギャップ素子の前記第1の電極と前記電圧依存性非線形素子の他方の端子との間に接続された第1のインピーダンス素子、ならびに、
高周波数領域では高インピーダンス特性を、また低周波数領域では低インピーダンス特性を有する、前記第2の電極と前記第3の電極との間に接続された第2のインピーダンス素子を備えたサージ吸収装置。
A second discharge gap having a lower firing voltage than the first discharge gap is formed between the first and second electrodes forming the first discharge gap and the second electrode. A discharge gap element having a third electrode;
A voltage-dependent nonlinear element having one terminal connected to the first electrode;
A first terminal connected between the first electrode of the discharge gap element and the other terminal of the voltage-dependent nonlinear element, having a low impedance characteristic in a high frequency region and a high impedance characteristic in a low frequency region. Impedance element, and
A surge absorbing device having a second impedance element connected between the second electrode and the third electrode, having a high impedance characteristic in a high frequency region and a low impedance characteristic in a low frequency region.
前記放電ギャップ素子の前記第1の電極と前記第2の電極との距離が前記第2の電極と前記第3の電極との距離よりも長いことを特徴とする請求項6に記載のサージ吸収装置。The surge absorber according to claim 6, wherein a distance between the first electrode and the second electrode of the discharge gap element is longer than a distance between the second electrode and the third electrode. apparatus. 前記第2の電極が高融点金属に比べて融点の低い金属で構成された請求項6または7に記載のサージ吸収装置。The surge absorber according to claim 6 or 7, wherein the second electrode is made of a metal having a lower melting point than a metal having a high melting point. 前記放電ギャップ素子において、前記第1の放電ギャップの放電開始電圧が絶縁試験電圧に応じて設定され、前記第2の放電ギャップの放電開始電圧がサージ電圧抑制レベルに応じて設定されていることを特徴とする請求項6に記載のサージ吸収装置。In the discharge gap element, a discharge start voltage of the first discharge gap is set according to an insulation test voltage, and a discharge start voltage of the second discharge gap is set according to a surge voltage suppression level. The surge absorber according to claim 6, wherein 前記第1のインピーダンス素子がキャパシタであり、前記第2のインピーダンス素子がインダクタである請求項6に記載のサージ吸収装置。The surge absorber according to claim 6, wherein the first impedance element is a capacitor, and the second impedance element is an inductor. 第1の放電ギャップを構成する第1の電極および第2の電極と、前記第2の電極との間で、前記第1の放電ギャップよりも放電開始電圧が低い第2の放電ギャップを構成する第3の電極とを有する放電ギャップ素子、
前記第1の電極と第1のラインとの間に接続された電圧依存性非線形素子、
前記第2の電極と前記第1のラインとの間に接続された、高周波数領域で低インピーダンス特性を、また低周波数領域で高インピーダンス特性を有する第1のインピーダンス素子、ならびに、
前記第3の電極と第2のラインとの間に接続された、高周波数領域では高インピーダンス特性を、また低周波数領域では低インピーダンス特性を有する第2のインピーダンス素子を備えたことを特徴とするサージ吸収回路。
A second discharge gap having a lower firing voltage than the first discharge gap is formed between the first and second electrodes forming the first discharge gap and the second electrode. A discharge gap element having a third electrode;
A voltage-dependent nonlinear element connected between the first electrode and a first line;
A first impedance element connected between the second electrode and the first line, having a low impedance characteristic in a high frequency region and having a high impedance characteristic in a low frequency region; and
A second impedance element connected between the third electrode and the second line, the second impedance element having high impedance characteristics in a high frequency region and low impedance characteristics in a low frequency region. Surge absorption circuit.
第1の放電ギャップを構成する第1の電極および第2の電極と、前記第2の電極との間で、前記第1の放電ギャップよりも放電開始電圧が低い第2の放電ギャップを構成する第3の電極とを有する放電ギャップ素子、
前記第1の電極と複数のラインとの間にそれぞれ接続された複数個の電圧依存性非線形素子、
前記第2の電極と前記複数のラインとの間にそれぞれ接続された、高周波数領域で低インピーダンス特性を、また低周波数領域で高インピーダンス特性を有する複数個の第1のインピーダンス素子、ならびに、
前記第2の電極と前記第3の電極との間に接続された、高周波数領域では高インピーダンス特性を、また低周波数領域では低インピーダンス特性を有する第2のインピーダンス素子を備え、
前記第3の電極がアースに接続されることを特徴とするサージ吸収回路。
A second discharge gap having a lower firing voltage than the first discharge gap is formed between the first and second electrodes forming the first discharge gap and the second electrode. A discharge gap element having a third electrode;
A plurality of voltage-dependent nonlinear elements respectively connected between the first electrode and a plurality of lines,
A plurality of first impedance elements connected between the second electrode and the plurality of lines, each having a low impedance characteristic in a high frequency region, and having a high impedance characteristic in a low frequency region;
A second impedance element connected between the second electrode and the third electrode, having a high impedance characteristic in a high frequency region, and having a low impedance characteristic in a low frequency region;
A surge absorbing circuit, wherein the third electrode is connected to a ground.
JP2002351376A 2002-12-03 2002-12-03 Surge absorption device and surge absorption circuit Expired - Fee Related JP4204855B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002351376A JP4204855B2 (en) 2002-12-03 2002-12-03 Surge absorption device and surge absorption circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002351376A JP4204855B2 (en) 2002-12-03 2002-12-03 Surge absorption device and surge absorption circuit

Publications (2)

Publication Number Publication Date
JP2004185982A true JP2004185982A (en) 2004-07-02
JP4204855B2 JP4204855B2 (en) 2009-01-07

Family

ID=32753310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002351376A Expired - Fee Related JP4204855B2 (en) 2002-12-03 2002-12-03 Surge absorption device and surge absorption circuit

Country Status (1)

Country Link
JP (1) JP4204855B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008059870A (en) * 2006-08-30 2008-03-13 Nippon Steel Corp Lightning arrester, structure pillar having lightning arresting function, and reduction method of lightning surge voltage
JP2009232629A (en) * 2008-03-25 2009-10-08 Mitsubishi Electric Corp Surge absorbing circuit
JP2010521794A (en) * 2007-08-28 2010-06-24 サージラボコリア Discharge element having discharge control electrode and control circuit thereof
WO2013014167A1 (en) * 2011-07-28 2013-01-31 Epcos Ag Electric three-electrode surge arrester
KR101476977B1 (en) * 2013-11-21 2014-12-29 주식회사 한국서지연구소 Gate Control Arrestor device and driving circuit of GCA device
CN109217275A (en) * 2018-08-22 2019-01-15 深圳市瑞隆源电子有限公司 High voltage bearing anti-thunder surge suppression circuit, device and power supply adaptor
CN112332396A (en) * 2020-10-22 2021-02-05 马鞍山市槟城电子有限公司 Discharge circuit, surge protection circuit, ignition circuit, and electronic device
CN113346364A (en) * 2021-04-30 2021-09-03 华能湖北新能源有限责任公司 Cable terminal explosion-proof system and method

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008059870A (en) * 2006-08-30 2008-03-13 Nippon Steel Corp Lightning arrester, structure pillar having lightning arresting function, and reduction method of lightning surge voltage
JP4709715B2 (en) * 2006-08-30 2011-06-22 新日本製鐵株式会社 Lightning arrester, structural pillar having lightning protection function, and method of reducing lightning surge voltage
JP2010521794A (en) * 2007-08-28 2010-06-24 サージラボコリア Discharge element having discharge control electrode and control circuit thereof
JP2009232629A (en) * 2008-03-25 2009-10-08 Mitsubishi Electric Corp Surge absorbing circuit
WO2013014167A1 (en) * 2011-07-28 2013-01-31 Epcos Ag Electric three-electrode surge arrester
KR101476977B1 (en) * 2013-11-21 2014-12-29 주식회사 한국서지연구소 Gate Control Arrestor device and driving circuit of GCA device
CN109217275A (en) * 2018-08-22 2019-01-15 深圳市瑞隆源电子有限公司 High voltage bearing anti-thunder surge suppression circuit, device and power supply adaptor
CN112332396A (en) * 2020-10-22 2021-02-05 马鞍山市槟城电子有限公司 Discharge circuit, surge protection circuit, ignition circuit, and electronic device
CN113346364A (en) * 2021-04-30 2021-09-03 华能湖北新能源有限责任公司 Cable terminal explosion-proof system and method

Also Published As

Publication number Publication date
JP4204855B2 (en) 2009-01-07

Similar Documents

Publication Publication Date Title
US5555150A (en) Surge suppression system
TWI651908B (en) Fast switching fault current limiter
EP1551089B1 (en) Overvoltage protection circuit
CA2697674C (en) Discharge element with discharge-control electrode and the control circuit thereof
US6839251B2 (en) Apparatus and method for filtering voltage for an electrostatic precipitator
GB2421860A (en) Common mode surge protection filter
EA006836B1 (en) Protecting medium voltage inductive coupler device from electric transients
JP4204855B2 (en) Surge absorption device and surge absorption circuit
JP4983677B2 (en) Surge absorption circuit
WO2022083708A1 (en) Discharge circuit, surge protection circuit, ignition circuit, and electric device
WO2005093923A1 (en) Surge absorber and surge absorbing circuit
CN111064172A (en) Protection circuit and variable pitch system
JP4020210B2 (en) Lightning arrester for signal lines
JP2991266B2 (en) Gas circuit breaker
JP2002101505A (en) Switchboard
CN109787210B (en) Surge protection circuit and surge protection device
JP2012095446A (en) Power supply unit and withstand voltage test method therefor
JP4385104B2 (en) Steep wave suppression device
KR100767620B1 (en) Surge protective device for power supply line
KR100398824B1 (en) Lightning arrester device
JP2000236627A (en) Phase advance capacitor device
JP2020156139A (en) Electric apparatus with noise filter circuit
JPS631557Y2 (en)
KR101476977B1 (en) Gate Control Arrestor device and driving circuit of GCA device
WO2003023803A1 (en) A method of avoiding electric arc and a transient arc suppression means with the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081001

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081015

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111024

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4204855

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111024

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121024

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121024

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131024

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131024

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees