JP4983677B2 - Surge absorption circuit - Google Patents
Surge absorption circuit Download PDFInfo
- Publication number
- JP4983677B2 JP4983677B2 JP2008077067A JP2008077067A JP4983677B2 JP 4983677 B2 JP4983677 B2 JP 4983677B2 JP 2008077067 A JP2008077067 A JP 2008077067A JP 2008077067 A JP2008077067 A JP 2008077067A JP 4983677 B2 JP4983677 B2 JP 4983677B2
- Authority
- JP
- Japan
- Prior art keywords
- surge
- surge absorber
- voltage
- resistor
- absorber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
この発明は、電力変換装置等の電源機器に搭載し、配電系統の電源ラインから電源機器に印加される雷サージや開閉サージ等のサージから電源機器を保護するためのサージ吸収回路に関する。 The present invention relates to a surge absorption circuit that is mounted on a power supply device such as a power converter and protects the power supply device from surges such as lightning surge and switching surge applied to the power supply device from a power supply line of a power distribution system.
電力の配電系統に連系して運転がなされる太陽光発電に代表される分散型電源等においては、雷サージや開閉サージから電源機器を保護するために、放電ギャップ型のサージアブソーバや半導体の非線形性を利用したバリスタ等の保護素子を備えたサージ吸収回路が一般に用いられている。サージ吸収回路には、サージに対する電源機器の保護を確実にするために、保護動作時におけるサージアブソーバ等の動作電圧を低く設定することが望まれている。 In distributed power sources such as photovoltaic power generation that are operated in conjunction with the power distribution system, discharge gap type surge absorbers and semiconductors are used to protect power equipment from lightning surges and switching surges. A surge absorption circuit provided with a protection element such as a varistor using non-linearity is generally used. In the surge absorbing circuit, in order to ensure the protection of the power supply device against the surge, it is desired to set the operating voltage of the surge absorber or the like during the protection operation to be low.
一方、電源機器には絶縁耐性を維持する必要があるので、電源機器を製品として出荷する際には、そのシステムの絶縁耐性の確認のために、絶縁耐圧試験が行われる。絶縁耐圧試験時には商用周波数で大電圧の交流が電源機器に印加されることが一般的であるが、主に電源ラインとアースとの間に接続されているサージアブソーバ等が絶縁耐圧試験時に動作しないよう、絶縁耐圧試験電圧に応じてサージアブソーバ等の動作電圧を高めに選定する必要があった。このため、雷サージ等のサージに対する電源機器の保護電圧レベルを十分に低くできなかった。 On the other hand, since it is necessary to maintain the insulation resistance of the power supply device, an insulation withstand voltage test is performed to confirm the insulation resistance of the system when the power supply device is shipped as a product. It is common for high voltage AC at commercial frequency to be applied to power supply equipment during the dielectric strength test, but surge absorbers etc. connected mainly between the power line and ground do not work during the dielectric strength test Thus, it was necessary to select a higher operating voltage such as a surge absorber according to the dielectric strength test voltage. For this reason, the protection voltage level of the power supply device against a surge such as a lightning surge cannot be sufficiently lowered.
このような問題を解決するために、従来のサージ吸収回路においては、絶縁耐圧試験時には高耐圧リレー等のスイッチ素子を用いて、アースとサージアブソーバを切り離していた(例えば、特許文献1参照)。また、スイッチ等の能動素子を用いずに、直列接続された2つの放電ギャップ素子の一方にコンデンサ、他方にインダクタをそれぞれ並列に接続し、受動素子のみで構成していた(例えば、特許文献2参照)。 In order to solve such a problem, in the conventional surge absorption circuit, the ground and the surge absorber are separated from each other by using a switching element such as a high breakdown voltage relay during the withstand voltage test (see, for example, Patent Document 1). In addition, without using an active element such as a switch, a capacitor is connected in parallel to one of two discharge gap elements connected in series, and an inductor is connected in parallel to the other, and only a passive element is used (for example, Patent Document 2). reference).
従来のサージ吸収回路では、リレー等のスイッチ素子を用いる場合には、サージアブソーバの動作電圧を低く設定できるものの、高耐圧リレー等のスイッチ素子やそのスイッチ素子を動作させるための駆動回路の搭載により装置サイズが大きくなり、製造コストも増加するという問題点があった。また、受動素子のみでサージ吸収回路を構成する場合には、回路構成が簡単であるものの、インダクタとコンデンサとの直列共振により高調波漏れ電流が大きくなるという問題点があった。 In a conventional surge absorption circuit, when a switching element such as a relay is used, the operating voltage of the surge absorber can be set low, but by installing a switching element such as a high breakdown voltage relay and a drive circuit for operating the switching element There is a problem that the apparatus size increases and the manufacturing cost also increases. Further, when the surge absorbing circuit is configured only by passive elements, although the circuit configuration is simple, there is a problem that harmonic leakage current increases due to series resonance of the inductor and the capacitor.
この発明は、上述のような課題を解決するためになされたもので、回路全体を小型化し、製造コストを低減し、且つ雷サージ印加時には絶縁耐圧試験電圧よりも小さい電圧値で動作し、絶縁耐圧試験時には動作しないサージ吸収回路を得るものである。また、全周波数領域で高インピーダンス特性を維持し、高調波漏れ電流を抑制することができるサージ吸収回路を得るものである。 The present invention has been made to solve the above-described problems. The entire circuit is miniaturized, the manufacturing cost is reduced, and when a lightning surge is applied, the circuit operates at a voltage value lower than the withstand voltage test voltage. A surge absorbing circuit that does not operate during a withstand voltage test is obtained. In addition, a surge absorption circuit capable of maintaining high impedance characteristics in all frequency regions and suppressing harmonic leakage current is obtained.
この発明に係るサージ吸収回路は、電源ラインとアースとの間に接続されるサージ吸収回路であって、直列接続された第1のサージアブソーバ及び第2のサージアブソーバと、第1のサージアブソーバに並列接続された第1の抵抗器と、第2のサージアブソーバに並列接続された第2の抵抗器と、第2の抵抗器に並列接続されたコンデンサとを備えたことを特徴とするものである。 The surge absorbing circuit according to the present invention is a surge absorbing circuit connected between a power supply line and ground, and is connected to the first surge absorber and the second surge absorber connected in series, and the first surge absorber. A first resistor connected in parallel; a second resistor connected in parallel to the second surge absorber; and a capacitor connected in parallel to the second resistor. is there.
この発明に係るサージ吸収回路は、第2のサージアブソーバ及び第2の抵抗器に並列接続されたコンデンサを備えたので、スイッチ素子を用いることなく、雷サージ印加時には絶縁耐圧試験電圧よりも小さい電圧値で動作し、絶縁耐圧試験時には動作しない回路であり、回路全体を小型化することできる。また、全周波数領域で高インピーダンス特性を維持し、高調波漏れ電流を抑制することができる。 Since the surge absorption circuit according to the present invention includes the capacitor connected in parallel to the second surge absorber and the second resistor, a voltage lower than the withstand voltage test voltage when a lightning surge is applied without using a switch element. This circuit operates with values and does not operate during the dielectric strength test, and the entire circuit can be reduced in size. In addition, high impedance characteristics can be maintained in the entire frequency region, and harmonic leakage current can be suppressed.
実施の形態1.
図1は、この発明を実施するための実施の形態1を示すサージ吸収回路の回路図である。また、図2は、雷サージのような高周波電圧が印加される場合の電流の経路、図3は、絶縁耐圧試験に用いられる低周波電圧が印加される場合の電流の経路である。図1において、サージ吸収回路10は、直列接続された第1のサージアブソーバ1及び第2のサージアブソーバ2、第1のサージアブソーバ1に並列接続された第1の抵抗器5、第2のサージアブソーバ2に並列接続された第2の抵抗器6、及び第2の抵抗器6に並列接続されたコンデンサである第1のコンデンサ7によって構成されている。また、サージ吸収回路10は、電源ライン3とアース4との間に接続されている。つまり、電源ライン3とアース4との間に第1のサージアブソーバ1及び第2のサージアブソーバ2が直列に接続されている。
FIG. 1 is a circuit diagram of a surge absorption circuit showing a first embodiment for carrying out the present invention. FIG. 2 shows a current path when a high-frequency voltage such as a lightning surge is applied, and FIG. 3 shows a current path when a low-frequency voltage used in a dielectric strength test is applied. In FIG. 1, a
第1及び第2のサージアブソーバ1,2は放電管型であり、放電管型のサージアブソーバの放電開始電圧(以降、動作電圧と称す)以上の電圧がサージアブソーバの両端に印加されたときに放電が発生し、短絡するものである。電源ライン3と第1のサージアブソーバ1との接続点をa、第1のサージアブソーバ1と第2のサージアブソーバ2との接続点をb、第2のサージアブソーバ2とアース4との接続点をcとする。上述のとおり、第1のサージアブソーバ1の両端(ab間)には第1の抵抗器5が並列接続され、第2のサージアブソーバ2の両端(bc間)には第2の抵抗器6及び第1のコンデンサ7がそれぞれ並列接続されている。
The first and second surge absorbers 1 and 2 are discharge tube types, and when a voltage higher than the discharge start voltage (hereinafter referred to as an operating voltage) of the discharge tube type surge absorber is applied to both ends of the surge absorber. Discharge occurs and short-circuits. The connection point between the
ここで、第2のサージアブソーバ2の動作電圧V2Sは、第1のサージアブソーバ1の動作電圧V1S以下とする。電源ライン3とアース4との間に電圧Vacが印加されたとき、第1のサージアブソーバ1の両端と第2のサージアブソーバ2の両端に印加される電圧は、その両端のインピーダンスの比により決定される。第1のサージアブソーバ1の両端の電圧をVab、インピーダンスをZabとし、第2のサージアブソーバ2の両端の電圧をVbc、インピーダンスをZbcとすると、上述の電圧及びインピーダンスは式1、式2の関係をもつことになる。
Here, the operating voltage V2S of the
まず、電源ライン3とアース4との間に雷サージが印加された場合について説明する。一般的に雷サージの電圧立ち上がりは1.2μs(マイクロ秒)とされている。高周波電圧の1/4周期分がこの電圧立ち上がりに相当するとした場合、雷サージの周波数は約208.3kHzとなる。このような高周波電圧が印加された場合、コンデンサは低インピーダンスとなるので、第1のコンデンサ7のインピーダンスZCが小さくなる。このため、雷サージの周波数における第1のコンデンサ7のインピーダンスZCが、第2の抵抗器6のインピーダンスZR2の例えば10分の1以下と十分小さくなるように仕様を決めた場合には、第1のコンデンサ7に並列接続されている第2の抵抗器6のインピーダンスZR2は無視されて、図2(a)に示した矢印線のような経路21を通って電源ライン3とアース4との間にサージ電流が流れる。
First, a case where a lightning surge is applied between the
この結果、インピーダンスZbcは非常に小さくなるので、インピーダンスZabがインピーダンスZbcよりも非常に大きい値となるように設定すれば、雷サージによる電圧のほぼ全てが第1のサージアブソーバ1に印加されることになる。このため、雷サージに対する電源機器の保護電圧レベルは第1のサージアブソーバ1の動作電圧V1Sで決定されることになる。 As a result, since the impedance Zbc becomes very small, almost all of the voltage caused by the lightning surge is applied to the first surge absorber 1 if the impedance Zab is set to a value that is much larger than the impedance Zbc. become. For this reason, the protection voltage level of the power supply device against the lightning surge is determined by the operating voltage V1S of the first surge absorber 1.
雷サージによって第1のサージアブソーバ1の動作電圧V1S以上の電圧が、電源ライン3とアース4との間に印加され、第1のサージアブソーバ1が動作する場合には、図2(b)に示した矢印線のような経路22を通ってサージ電流が流れる。このため、インピーダンスZabはほぼ0となり、第2のサージアブソーバ2の両端にほぼ全てのサージ電圧が印加されることになる。第2のサージアブソーバ2の動作電圧V2Sを第1のサージアブソーバ1の動作電圧V1S以下としたため、第2のサージアブソーバ2もすぐに動作し、図2(c)に示した矢印線のような経路23を通って電流が流れる。つまり、第1のサージアブソーバ1の動作に続いて、第2のサージアブソーバ2も速やかに動作するので、サージアブソーバを単品で使った場合と比較しても雷サージへの反応時間について遜色はない。
When a voltage higher than the operating voltage V1S of the
次に、絶縁耐圧試験における電圧の印加について説明する。絶縁耐圧試験では一般的に商用周波数の交流が用いられる。その周波数は50Hzもしくは60Hzであるが、このような低周波では第1のコンデンサ7のインピーダンスZCは非常に大きくなる。このため、電源ライン3とアース4との間の電流の流れに対しては、第2のサージアブソーバ2に接続されている第1のコンデンサ7のインピーダンスZCは無視でき、図3に示した矢印線のような経路24を通って電流が流れる。
Next, voltage application in the dielectric strength test will be described. In the withstand voltage test, a commercial frequency alternating current is generally used. The frequency is 50 Hz or 60 Hz. At such a low frequency, the impedance ZC of the
このとき、サージ吸収回路10に印加される電圧は、第1の抵抗器5と第2の抵抗器6との抵抗比で分圧されるため、第1の抵抗器5と第2の抵抗器6との抵抗比を1対1とすると絶縁耐圧試験に用いる試験電圧の最大値をVINSとすれば、第1のサージアブソーバ1の両端と第2のサージアブソーバ2の両端とに印加される電圧はVINSの半分の値となる。このため、VINSからVINSの半分の値の間の電圧値を第1のサージアブソーバ1及び第2のサージアブソーバ2の動作電圧として選定すれば、絶縁耐圧試験でサージ吸収回路10が動作することは無くなる。このため、従来のようにVINS以上の動作電圧であるサージアブソーバを選定する必要は無くなり、雷サージに対する電源機器の保護電圧レベルを下げることが可能となる。
At this time, since the voltage applied to the
上述のとおり、雷サージからの保護のためには、第2のサージアブソーバ2の動作電圧V2Sを第1のサージアブソーバ1の動作電圧V1S以下とする必要があるので、動作電圧V1S及び動作電圧V2Sを以下のように設定する。
VINS>V1S≧V2S>VINS/2
As described above, since the operating voltage V2S of the
VINS> V1S ≧ V2S> VINS / 2
仮に、第1のコンデンサ7の静電容量を100[pF]とすると、雷サージの周波数208.3[kHz]ではその第1のコンデンサ7のインピーダンスは7.6[kΩ]となり、商用周波数(50[Hz])では32[MΩ]となる。ここで、一例として第1の抵抗器5及び第2の抵抗器6の抵抗値を1[MΩ]に選定すれば、上述のインピーダンスを無視できる条件を満足し、さらに絶縁耐圧試験を1500[V]で行った場合のサージ吸収回路10で発生する漏れ電流を約0.75[mA]と小さくすることができる。
Assuming that the capacitance of the
以上の説明では、電源ライン3とアース4との間に低周波の電圧が印加される場合には、第1のコンデンサ7のインピーダンスを無視できるように第1のコンデンサ7を選択しているが、第1のコンデンサ7の高インピーダンスを利用し、更に高い抵抗値を有する第1の抵抗器5及び第2の抵抗器6を選択することによって、サージ吸収回路10の両端のインピーダンスを増加させ、漏れ電流を更に抑えることも可能である。また、インダクタを使用していないので共振周波数領域でライン間のインピーダンスの低下は発生せず、サージ吸収回路10の両端のインピーダンスは第1の抵抗器5の存在によって、全周波数領域にて高インピーダンスとなり、高調波に対する漏れ電流も小さくすることが可能である。
In the above description, when a low-frequency voltage is applied between the
以上のように、第2のサージアブソーバ2に並列接続並列接続された第1のコンデンサ7を備えたことにより、以下のようなサージ吸収回路10を得ることができる。電源ライン3とアース4との間に電圧が印加された場合、第1のサージアブソーバ1の両端と第2のサージアブソーバ2の両端とのインピーダンス比で印加電圧が分圧され、雷サージのような高周波電圧が印加される場合には、第2のサージアブソーバ2に並列接続されている第1のコンデンサ7が低インピーダンスとなるため、第2の抵抗器6のインピーダンスは無視できる。第1のサージアブソーバ1に接続されている第1の抵抗器5が第2のサージアブソーバ2に並列接続されている第1のコンデンサ7よりも十分大きいインピーダンスを有しているので、雷サージは最初に第1のサージアブソーバ1の両端に印加され、第1のサージアブソーバ1の動作電圧以上に雷サージの電圧値が上昇したときサージ吸収回路10が動作する。
As described above, by providing the
そして、絶縁耐圧試験に用いられる低周波電圧が印加される場合には、第2のサージアブソーバ2に接続されている第1のコンデンサ7は高インピーダンスとなり、そのインピーダンスは第2の抵抗器6のインピーダンスより十分大きいので、第1及び第2のサージアブソーバ1,2に接続されている第1及び第2の抵抗器5,6のインピーダンスが第1のサージアブソーバ1の両端と第2のサージアブソーバ2の両端とのインピーダンスを支配することになる。このため、第1の抵抗器5と第2の抵抗器6とのインピーダンス比によって低周波電圧が分圧されるため、第1及び第2のサージアブソーバ1,2の各々の動作電圧が、絶縁耐圧試験にて印加される最大電圧より低くても、絶縁耐圧試験時のサージ吸収回路10の動作を防ぎ、電源機器の絶縁耐圧試験を行うことができる。
When a low-frequency voltage used for the dielectric strength test is applied, the
このように、スイッチ素子を用いることなく、雷サージのような高周波電圧が印加される場合には低い電圧で動作し、絶縁耐圧試験に用いられる低周波電圧が印加される場合には動作しないサージ吸収回路10を得ることができるので、回路全体を小型化することできる。また、第1の抵抗器5及び第2の抵抗器6に高抵抗値の抵抗器を選定することによって、全周波数領域にて高インピーダンス特性を維持した回路となるため、通常動作時の高調波漏れ電流を抑制することができる。
Thus, without using a switching element, a surge that operates at a low voltage when a high-frequency voltage such as a lightning surge is applied, and does not operate when a low-frequency voltage used in a dielectric strength test is applied. Since the
なお、本実施の形態においては、第1のコンデンサ7を並列接続した第2のサージアブソーバ2及び第2の抵抗器6をアース4側に設けた場合について説明したが、図4に示すように、第1のコンデンサ7を並列接続した第2のサージアブソーバ2及び第2の抵抗器6を電源ライン3側に設け、第1のサージアブソーバ1及び第1の抵抗器5をアース4側に設けたサージ吸収回路20においても同様の効果を得ることができる。
In the present embodiment, the case where the
実施の形態2.
図5は、この発明を実施するための実施の形態2を示すサージ吸収回路の回路図である。本実施の形態のサージ吸収回路30は、第1の抵抗器5と第2のコンデンサ8とを直列に接続した直列回路を第1のサージアブソーバ1に並列に接続したことが実施の形態1と異なる。図5において、図1と同一の符号を付したものは、同一またはこれに相当するものであり、このことは明細書の全文において共通することである。また、明細書全文に表れている構成要素の態様は、あくまで例示であってこれらの記載に限定されるものではない。
FIG. 5 is a circuit diagram of a surge absorption circuit showing a second embodiment for carrying out the present invention. The
雷サージのような高周波電圧が印加される場合には、第2のコンデンサ8は低インピーダンスとなり、そのインピーダンスは第1の抵抗器5よりも十分に低いため、雷サージ印加時には、第2のコンデンサ8のインピーダンスを無視して良いので、実施の形態1と同様の動作にて雷サージを吸収することができる。そして、絶縁耐圧試験に用いられる低周波電圧が印加される場合には、第2のコンデンサ8は高インピーダンスとなるため、低い次数の高調波に対する漏れ電流の抑制能力を高くすることができる。
When a high-frequency voltage such as a lightning surge is applied, the
なお、本実施の形態においては、第1の抵抗器5と第2のコンデンサ8との直列回路を電源ライン3側に設けた第1のサージアブソーバ1に並列に接続した場合について説明したが、この直列回路をアース4側に設けた第2のサージアブソーバ2に並列に接続し、第2の抵抗器6と第1のコンデンサ7との並列回路を電源ライン3側に設けた第1のサージアブソーバ1に並列に接続しても同様の効果を得ることができる。
In the present embodiment, the case where the series circuit of the
実施の形態3.
図6は、この発明を実施するための実施の形態3を示すサージ吸収回路の回路図である。本実施の形態のサージ吸収回路40は、半導体の非線形性を利用した保護素子(非線形抵抗素子)であるバリスタ9を第2のサージアブソーバ2とアース4との間に挿入したことが実施の形態1と異なる。
FIG. 6 is a circuit diagram of a surge absorption circuit showing a third embodiment for carrying out the present invention. In the
図6において、バリスタ9が第2のサージアブソーバ2とアース4との間に挿入され、ている。このような構成によって、放電管であるサージアブソーバの続流を抑制することができる。バリスタ9は、ある程度の静電容量を保持しているものの、雷サージの印加時に第1のサージアブソーバ1の両端の電圧が小さくならないようにするために、バリスタ9が保持する静電容量によっては、バリスタ用コンデンサ11をバリスタ9に並列に接続して、静電容量を大きくしてもよい。
In FIG. 6, a
なお、実施の形態2に示したサージ吸収回路とアースとの間に、本実施の形態のように非線形抵抗素子を挿入してもよい。このような構成によって、本実施の形態と同様に放電管であるサージアブソーバの続流を抑制することができる。 A non-linear resistance element may be inserted between the surge absorbing circuit shown in the second embodiment and the ground as in the present embodiment. With such a configuration, the continuation of the surge absorber, which is a discharge tube, can be suppressed as in the present embodiment.
1 第1のサージアブソーバ、2 第2のサージアブソーバ、3 電源ライン、4 アース、5 第1の抵抗器、6 第2の抵抗器、7 第1のコンデンサ、8 第2のコンデンサ、9 バリスタ、10,20,30,40 サージ吸収回路、11 バリスタ用コンデンサ。
DESCRIPTION OF
Claims (5)
直列接続された第1のサージアブソーバ及び第2のサージアブソーバと、
前記第1のサージアブソーバに並列接続された第1の抵抗器と、
前記第2のサージアブソーバに並列接続された第2の抵抗器と、
前記第2の抵抗器に並列接続されたコンデンサとを備えたことを特徴とするサージ吸収回路。 A surge absorbing circuit connected between the power line and ground,
A first surge absorber and a second surge absorber connected in series;
A first resistor connected in parallel to the first surge absorber;
A second resistor connected in parallel to the second surge absorber;
A surge absorption circuit comprising: a capacitor connected in parallel to the second resistor.
前記第1の抵抗器及び前記第2のコンデンサで構成された直列回路は、前記第1のサージアブソーバに並列接続されたことを特徴とする請求項1に記載のサージ吸収回路。 A second capacitor connected in series to the first resistor;
2. The surge absorbing circuit according to claim 1, wherein a series circuit including the first resistor and the second capacitor is connected in parallel to the first surge absorber.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008077067A JP4983677B2 (en) | 2008-03-25 | 2008-03-25 | Surge absorption circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008077067A JP4983677B2 (en) | 2008-03-25 | 2008-03-25 | Surge absorption circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009232629A JP2009232629A (en) | 2009-10-08 |
JP4983677B2 true JP4983677B2 (en) | 2012-07-25 |
Family
ID=41247400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008077067A Expired - Fee Related JP4983677B2 (en) | 2008-03-25 | 2008-03-25 | Surge absorption circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4983677B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012095446A (en) * | 2010-10-27 | 2012-05-17 | Mitsubishi Electric Corp | Power supply unit and withstand voltage test method therefor |
CN102222897B (en) * | 2011-06-15 | 2014-08-27 | 中国电力科学研究院 | High-reliability controllable multiple spark discharge gap |
CN105932547B (en) * | 2016-06-22 | 2017-11-10 | 国网四川省电力公司电力科学研究院 | A kind of ground electrode circuit condenser type is released can inter space device |
US10869374B2 (en) | 2016-12-02 | 2020-12-15 | Mistubishi Electric Corporation | Power supply device, lighting equipment, and method for manufacturing power supply device |
CN109217275A (en) * | 2018-08-22 | 2019-01-15 | 深圳市瑞隆源电子有限公司 | High voltage bearing anti-thunder surge suppression circuit, device and power supply adaptor |
CN110071494A (en) * | 2019-06-04 | 2019-07-30 | 深圳市槟城电子有限公司 | A kind of protection circuit and electronic equipment |
CN112332396A (en) * | 2020-10-22 | 2021-02-05 | 马鞍山市槟城电子有限公司 | Discharge circuit, surge protection circuit, ignition circuit, and electronic device |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0728503B2 (en) * | 1986-08-13 | 1995-03-29 | ダイキン工業株式会社 | Lightning surge protector |
JPS6352633A (en) * | 1986-08-21 | 1988-03-05 | 株式会社村田製作所 | Surge absorber |
JP4204855B2 (en) * | 2002-12-03 | 2009-01-07 | 音羽電機工業株式会社 | Surge absorption device and surge absorption circuit |
-
2008
- 2008-03-25 JP JP2008077067A patent/JP4983677B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009232629A (en) | 2009-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4983677B2 (en) | Surge absorption circuit | |
US7933108B2 (en) | Motor drive with low leakage surge protection | |
US8520355B2 (en) | Methods and systems for transient voltage protection | |
US9735725B2 (en) | Methods and systems for transient voltage protection | |
WO2015026570A1 (en) | System and method of providing isolated power to gate driving circuits in solid state fault current limiters | |
JP2012210048A (en) | Surge protected power supply | |
JP6317539B2 (en) | Voltage change device for electric meters | |
US11374548B2 (en) | Filter circuit for reducing feedback of a consumer on an energy supply | |
WO2018101081A1 (en) | Power supply device, lighting equipment, and method for manufacturing power supply device | |
JP5508104B2 (en) | Surge test circuit | |
JP5513791B2 (en) | Power conversion device for solar cell and solar power generation system including the same | |
JP4204855B2 (en) | Surge absorption device and surge absorption circuit | |
KR20150052446A (en) | Protection Circuit for Power Supply | |
JP5192726B2 (en) | Semiconductor integrated circuit | |
JP2012095446A (en) | Power supply unit and withstand voltage test method therefor | |
CN109787210B (en) | Surge protection circuit and surge protection device | |
CN209748190U (en) | Protection circuit and electronic equipment | |
US20180159320A1 (en) | Voltage shunt regulator for the protection of an electrical load from over-voltages and voltage transients | |
US20160172848A1 (en) | Powerline surge protection | |
JP5396591B2 (en) | Lightning arrestor | |
JP5809860B2 (en) | Noise filter | |
US11973322B2 (en) | Spark gap assembly for overvoltage protection and surge arrester | |
US20220200245A1 (en) | Spark gap assembly for overvoltage protection and surge arrester | |
JP4361923B2 (en) | GPT addition type ground voltage suppression device | |
JP2012182956A (en) | Power supply circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120327 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120409 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4983677 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |