JP2004179329A - Semiconductor device and manufacturing method therefor - Google Patents
Semiconductor device and manufacturing method therefor Download PDFInfo
- Publication number
- JP2004179329A JP2004179329A JP2002342822A JP2002342822A JP2004179329A JP 2004179329 A JP2004179329 A JP 2004179329A JP 2002342822 A JP2002342822 A JP 2002342822A JP 2002342822 A JP2002342822 A JP 2002342822A JP 2004179329 A JP2004179329 A JP 2004179329A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- mis transistor
- hydrogen
- semiconductor device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、より詳しくはMIS型素子を有する半導体装置及びその製造方法に関する。
【0002】
【従来の技術】
MIS(Metal Insulator Semiconductor)型トランジスタの製造プロセスでは、トランジスタの諸特性を改善するため、アセンブリ工程の直前に水素を含む雰囲気中で熱処理が行なわれる。水素を含む雰囲気とは、例えば、純水素雰囲気、或いは3%から20%程度の水素を含む窒素ガス雰囲気(もしくは、アルゴンガス雰囲気)であり、熱処理温度は400〜450℃程度である。この熱処理は、トランジスタのゲート絶縁膜の未結合手(Dangling Bond)を水素によってターミネイトして、ゲート絶縁膜の界面準位をなくすこと、即ちトランジスタの特性を改善することを主たる目的として行なわれる。しかしながら、従来技術では以下に示すような問題点があった。
【0003】
上記したように、熱処理は水素を含む雰囲気で行なわれるが、近年の論理回路を有する半導体装置では、トランジスタの上に10層以上もの配線があるため、水素がトランジスタへの拡散を抑制され、ゲート絶縁膜に到達しにくい。このため、水素を含む雰囲気中で熱処理を行なっても、トランジスタの特性を改善することが難しくなりつつある。また、トランジスタの特性を充分に改善するには、450℃以上の高温で熱処理を行なうことが効果的であったが、CuやAl配線の抵抗が上昇する上、層間膜の剥がれが発生するなどの問題が生ずる。そこで、400℃以下の低温にて、水素ラジカル雰囲気中で熱処理することが考えられるが、水素ラジカルの自由行程が短いため、水素ラジカルがトランジスタのゲート絶縁膜まで到達しない。
【0004】
ゲート絶縁膜に水素を到達させるため、MIS型トランジスタの上に水素含有膜を設ける例があった(例えば、特許文献1参照。)。しかし、水素含有膜は膜厚が薄いため、充分な水素をトランジスタのゲート絶縁膜に供給できないという問題がある。
【0005】
【特許文献1】特開2002−16249号公報(2−5頁、図1)
【0006】
【発明が解決しようとする課題】
このように、トランジスタの諸特性を改善するという観点から、ゲート絶縁膜の未結合手(Dangling Bond)を水素によってターミネイトすることが重要であるが、従来の構造及び方法では、配線抵抗の上昇や、層間膜の剥がれといった弊害なくして、ゲート絶縁膜に充分な水素が供給できないという問題があった。
【0007】
そこで、本発明の目的は、水素を含む雰囲気中で、低温の熱処理を行なっても、トランジスタの特性を充分に改善することが可能な半導体装置及びその製造方法を提供することにある。
【0008】
【課題を解決するための手段】
上記の目的を達成するために、本発明の一つの側面は、半導体装置のトランジスタ近傍に、分子を原子へと変換する触媒作用を持つ材料を配置するようにしたものである。従って、半導体装置を水素を含む雰囲気中で熱処理する際に、半導体装置内を拡散してきた水素分子が、触媒作用を有する材料に接触することによって水素原子へと変換され、その水素原子によってトランジスタの特性を改善するものである。
【0009】
その半導体装置とは、例えば、MIS型トランジスタを有する半導体装置において、半導体基板上に形成されたMIS型トランジスタと、そのMIS型トランジスタ上に形成された絶縁膜と、その絶縁膜に形成され、前記MIS型トランジスタのゲート電極用もしくはソース/ドレイン領域用のコンタクトホールと、そのコンタクトホール内に、分子を原子へと変換する触媒作用のある導電性材料と、該材料とは異なる導電性材料とが形成されていることを特徴とする半導体装置である。
【0010】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態例を説明する。しかしながら、本発明の保護範囲は、以下の実施の形態例に限定されるものではなく、特許請求の範囲に記載された発明とその均等物にまで及ぶものである。
【0011】
(第1の実施の形態例)
図1は、本発明の第1の実施の形態例の構造を示す断面図である。図1において、半導体基板1は、例えばシリコン基板である。シリコン基板上にMIS(Metal Insulator Semiconductor)型トランジスタが形成されている。このMIS型トランジスタは、ゲート絶縁膜2、ゲート電極3、ソース領域4、ドレイン領域5、金属シリサイド6から構成されている。ゲート絶縁膜2は、半導体基板がシリコンの場合、シリコン酸化膜やシリコン酸窒化膜が用いられる。ゲート電極3は、導電性の材料からなり、不純物を含む多結晶シリコン膜が用いられる。ソース領域4とドレイン領域5は、イオン注入法により不純物イオンを注入し、熱処理によって不純物を活性化した導電性の領域である。金属シリサイド6は、ゲート電極3、ソース領域4、ドレイン領域5をより低抵抗とするために用いられる膜であり、金属とシリコンとの化合物である。その金属は例えば、Co(コバルト)、W(タングステン)、Ti(チタン)、Ta(タンタル)、Pt(プラチナ)等である。
【0012】
また、このMIS型トランジスタは、素子分離領域7によって、他の素子とは絶縁されている。本実施の形態では、酸化膜の埋め込みによって他の素子との絶縁がなされている。
【0013】
この構造上に、絶縁膜8が形成されている。絶縁膜は、単層の膜でもよいし2層以上の絶縁膜からなる多層膜でもよい。この絶縁膜にはコンタクトホール9が設けられており、上層側の配線膜等との接続をとるために導電性の物質で埋め込まれている。導電性の物質は、2種類以上の異なる材料を用いる。例えば、密着性を向上するとともに金属の拡散を防止するバリア層10を介して分子を原子へと変換する触媒作用のある導電性材料11と、埋め込み金属12とによってコンタクトホール9が、埋め込まれている。
【0014】
ここで、バリア層10とは、例えばTiN(窒化チタン)/Ti(チタン)からなる積層膜(Tiが下層)である。Tiは密着性が高く、TiNは金属汚染の抑制作用が高い。また、分子を原子へと変換する触媒作用のある導電性材料11とは、例えば、Ru(ルテニウム)、Pd(パラジウム)、Pt(プラチナ)等であるが、これらに限定するものではない。これらの材料に特有な性質は反応性が高いことであり、その性質によって分子レベルの物質が接触すると原子レベルまで、その物質を変換することである。更に、埋め込み金属12とは、例えば、W(タングステン)等の高融点金属である。
【0015】
上記構造を有する半導体装置を、水素を含む雰囲気中で熱処理すると、水素は半導体装置の中を拡散し、触媒作用のある導電性材料11に接触する。この時、上記した触媒作用によって、水素分子は水素原子へと変換される。水素原子は、水素分子よりも反応性が高いため、ゲート絶縁膜2の未結合手をターミネイトする作用が強い。この水素原子は、触媒作用のある導電性材料とゲート絶縁膜2との距離が短いので、ゲート絶縁膜2に効率的に供給される。また、反応性が高いため、たとえ少量であってもゲート絶縁膜2の未結合手を効果的にターミネイトできる。従って、より効果的にMIS型トランジスタの諸特性を改善できるのである。
【0016】
次に、上記構造を実現するための製造方法について説明する。図2は、本発明の第1の実施の形態の製造方法を示す工程断面図である。図1と同一の部分には、同一の符号を用いている。
【0017】
図2(1)に示すとおり、半導体基板1上にMIS型トランジスタを形成する。半導体基板は、例えばシリコン基板である。MIS型トランジスタは、公知のプロセスによって形成され、ゲート絶縁膜2、ゲート電極3、ソース領域4、ドレイン領域5、金属シリサイド6等からなり、素子分離領域7によって、他の素子とは絶縁分離されている。
【0018】
次に、図2(2)に示すとおり、まず1層目の絶縁膜として30nmのSiN膜(シリコン窒化膜)を、例えばCVD(Chemical Vapor Deposition)法で形成する。次に、2層目の絶縁膜として650nmのSiO2膜(シリコン酸化膜)を、同じくCVD法で形成する。そして、CMP(Chemical Mechanical Polishing)法によってSiO2膜を研磨して表面を平坦化する。次に、公知のホトリソグラフィー法及びエッチング法によってコンタクトホール9を開口する。この結果、例えばゲート電極上の金属シリサイド膜と、ドレイン5上の金属シリサイド膜が露出される。
【0019】
次に、図2(3)に示すとおり、まずTiを10nm形成し、続いてTiNを10nm形成する。次に、例えばRuを触媒作用のある導電性材料として、公知のスパッタ法で5〜50nm程度形成する。スパッタ時の半導体基板の温度は、例えば300℃である。また、RuはCVD法によっても形成できる。
【0020】
ここで、コンタクトホールを、触媒作用のある導電性材料のみで埋め込んでプラグ形状にすると、その後の熱処理でプラグが劣化して、コンタクトホールとの間に隙間ができる等の問題が生ずる。よって、触媒作用のある材料のみでなく、他の導電性材料とともにコンタクトホールを埋め込む必要がある。
【0021】
そして、W等の高融点金属をCVD法等によって形成する。コンタクトホールは、高融点金属によって埋め込まれ、図1に示した構造が得られる。
【0022】
その後、公知の多層配線製造工程を経て、アセンブリ直前の半導体装置を水素を含む雰囲気中で熱処理する。論理回路を有する半導体装置の場合は、400℃以上の熱処理を行なうと、配線抵抗の上昇や、層間膜の剥がれ等の問題があるため、熱処理の温度は400℃以下の低温である。
【0023】
上記した製造方法によれば、水素を含む雰囲気中で熱処理することによって半導体装置内を拡散した水素分子が、触媒作用のある導電性材料に接触し、水素原子に変換される。その水素原子によってゲート絶縁膜の未結合手が効率的にターミネイトされる。従って、トランジスタの諸特性が改善されるのである。
【0024】
(第2の実施の形態例)
図3は、本発明の第2の実施の形態例とその変形例の構造を示す断面図である。図3(1)乃至(4)において、同一部分には同一の符号を用いている。図3(1)において、半導体基板1上に、絶縁膜20が形成され、そこに第1のバリア層21、触媒作用のある材料22、第2のバリア層23が埋め込まれている。図においては、基板が半導体基板である例を示している。また、絶縁膜20は例えば、SiO2膜(シリコン酸化膜)である。第1のバリア層21は、例えばTiとTiNからなる積層膜である。また、触媒作用のある材料は、例えばRu、Pd、Pt等の金属である。第2のバリア層23は、例えばTiNとTiからなる積層膜である。
【0025】
そして、この構造の上に積層絶縁膜24を介して半導体層25が形成されている。この半導体層25は例えばシリコンである。この半導体層25にMIS型のトランジスタ26が形成されている。
【0026】
上記した構造を有する半導体装置を、水素を含む雰囲気中で400℃以下の熱処理を行なうと、水素分子が半導体装置内を拡散し触媒作用のある材料22に接触する。接触した水素分子は水素原子へと変換され、MIS型トランジスタのゲート絶縁膜へと供給される。そして、ゲート絶縁膜の未結合手がターミネイトされる。従って、トランジスタの諸特性が改善される。
【0027】
ここで、この埋め込まれた触媒作用のある材料22と、それを囲む第1、第2のバリア層は、ゲート絶縁膜の直下にある。この様な構造とすることによって、水素原子の供給源である触媒作用のある材料22とゲート絶縁膜との距離が近くなるので、より水素原子をゲート絶縁膜に供給し易くなる。従って、ゲート絶縁膜の未結合手が、効率的にターミネイトされる。更に、積層絶縁膜24が存在することにより、第2のバリア膜23からの金属の拡散をブロックすることができる。従って、金属汚染が防止できる。
【0028】
図3(2)は、第2の実施の形態例の第1変形例である。図3(1)で説明した構造との相違点は、積層絶縁膜24が形成されていないことである。第2のバリア層は、上層の半導体層25と直接接触している。それ以外の構造は図3(1)と変わらない。
【0029】
図3(2)の構造を有する半導体装置が、水素を含む雰囲気中で400℃以下の熱処理を受けると、雰囲気中の水素分子が半導体装置内を拡散して触媒作用のある材料22に接触し、水素原子へと変換される。この水素原子は積層絶縁膜24がないため、直接半導体層25を拡散しゲート絶縁膜へと供給されるため、より効率的にゲート絶縁膜の未結合手をターミネイトすることができる。従って、MIS型トランジスタの諸特性を改善できる。
【0030】
図3(3)は、第2の実施の形態例の第2変形例である。図3(1)で説明した構造との相違点は、触媒作用のある材料22がゲート絶縁膜の直下ではなく、近傍に複数存在することである。
【0031】
図3(3)の構造を有する半導体装置が、水素を含む雰囲気中で400℃以下の熱処理を受けると、雰囲気中の水素分子が半導体装置内を拡散して触媒作用のある材料22に接触して、水素原子へと変換される。変換された水素原子は、複数の供給源があるためゲート絶縁膜に充分な量を供給できる。従って、ゲート絶縁膜の未結合手を効果的にターミネイトでき、MIS型トランジスタの諸特性を改善できる。更に、積層絶縁膜24によって、第2のバリア膜からの金属の拡散を抑えることができるので、金属汚染を防止できる。
【0032】
図3(4)は、第2の実施の形態例の第3変形例である。図3(2)で説明した第1変形例との相違点は、触媒作用のある材料22がゲート絶縁膜の直下ではなく、近傍に複数存在することである。
【0033】
図3(4)の構造を有する半導体装置が、水素を含む雰囲気中で400℃以下の熱処理を受けると、雰囲気中の水素分子が半導体装置内を拡散して触媒作用のある材料22に接触し、水素原子へと変換される。この水素原子は、複数の供給源があるためゲート絶縁膜に充分な量を供給できる。また、積層絶縁膜24がないため、直接半導体層25を拡散し、ゲート絶縁膜へと供給される。従って、ゲート絶縁膜の未結合手を効果的にターミネイトでき、MIS型トランジスタの諸特性を改善できる。
【0034】
次に、第2の実施の形態例の構造を実現するための製造方法を説明する。図4は、第2の実施の形態例の第3変形例を実現するための製造方法を示す工程断面図である。
まず、図4(1)に示すとおり基板上に絶縁膜20を形成する。基板は例えば半導体基板1であり、その半導体とは例えばシリコンである。絶縁膜20は例えばSiO2膜である。このSiO2膜に凹部30を形成する。SiO2膜の厚さは150nm程度、凹部の深さは50nm程度である。この凹部の形状は特に限定しないが、典型的な例を図5を用いて説明する。
【0035】
図5は、図4(1)の凹部の形状を説明するための図である。図5(1)に示すとおり、凹部30は例えば、矩形の溝27である。そして、そのA−A’断面は、図5(3)に示すとおりである。また、図5(2)に示すとおり円形、または楕円形の溝28であってもよい。そして、そのB−B’断面は、図5(1)の例と同じく図5(3)に示すとおりである。
【0036】
図4に話を戻し、図4(2)の説明をする。上記した凹部30に第1のバリア層21を形成する。このバリア層は、例えばTiとTiNからなる積層膜である。続いて触媒作用のある材料22を形成する。この材料は、例えばRu、Pd、Pt等の金属であるが、これに限定されない。
【0037】
次に、図4(3)に示すとおり、第2のバリア膜23を形成する。この第2のバリア層23は、例えばTiNとTiの積層膜である。その上層に絶縁膜24を形成する。この絶縁膜は例えばSiO2膜である。
【0038】
次に、図4(4)に示すとおり、半導体層25にMIS型トランジスタ26を形成する。半導体層は、例えばシリコンである。単結晶の薄いシリコン基板と半導体基板1とを、絶縁膜24を挟んで張り合わせる方法により、半導体層25を形成できる。基板の張り合わせ以外の方法で、半導体層25を形成してもよい。MIS型トランジスタは公知の製造方法により形成する。その後、公知の多層配線製造工程を経て、アセンブリ直前の半導体装置を、水素を含む雰囲気中で熱処理する。この熱処理の温度は、400℃以下である。
【0039】
上記した製造方法によれば、水素を含む雰囲気中で熱処理することによって半導体装置内を拡散した水素分子が、触媒作用のある材料に接触し、水素原子へと変換されて、ゲート絶縁膜の未結合手をターミネイトする。従って、トランジスタの諸特性が改善されるのである。
【0040】
(第3の実施の形態)
図6は、本発明の第3の実施の形態例とその変形例を示す構造の断面図である。図6(1)において、基板40上に第1のバリア層41が形成され、その上層に触媒作用のある材料42が形成されている。更に、その上層に第2のバリア層43が形成されている。ここで、基板40は、例えば半導体基板である。また、バリア層41、43はTiとTiNの積層膜である。触媒作用のある材料42は、例えばRu、Pd、Pt等の金属であるがこれらに限定されない。
【0041】
上記した構造の上に絶縁膜44が形成されている。更にその上層に半導体層45が形成され、そこにMIS型トランジスタ46が形成されている。ここで、絶縁膜44は、例えばSiO2膜である。このSiO2膜は、第2のバリア層43からの金属の拡散を防止する。更に、MIS型トランジスタは公知の方法によって形成されている。
【0042】
また、図6(2)は、第3の実施の形態例の変形例である。図6(1)との違いは、絶縁膜44が形成されていない点である。そのため触媒作用のある材料からMIS型トランジスタへの距離が、絶縁膜44の膜厚分だけ近くなる。
【0043】
上記した、図6(1)、(2)に示す構造を有する半導体装置を、水素を含む雰囲気中で400℃以下の熱処理を行なうと、半導体装置内を水素分子が拡散し触媒作用のある材料に接触する。接触した水素分子は、水素原子に変換され上方のMIS型トランジスタへと供給される。そして、水素原子がMIS型トランジスタのゲート絶縁膜の未結合手をターミネイトする。従って、MIS型トランジスタの諸特性を改善できる。
【0044】
上記した構造を得るには、例えば基板40上に第1のバリア層41を形成し、続いて触媒作用のある材料を形成する。そして、第2のバリア層43を形成し、その上層に絶縁膜44を形成する。更に、その上層に半導体層45を形成して、公知の方法により、MIS型トランジスタを形成することで、得ることができる。
【0045】
(第4の実施の形態)
図7は、本発明の第4の実施の形態例と変形例の構造を示す断面図である。図7(1)において、基板50の上層に水素含有膜51が形成されている。基板は、特に限定しないが、例えば誘電体基板である。水素含有膜51は、SiN膜(シリコン窒化膜)もしくは、α−Si膜(アモルファスシリコン膜)である。前者は、例えばSiH4(シラン)とNH3(アンモニア)とを材料ガスとするプラズマCVD法で、25%程度の水素を含むSiN膜として形成できる。また後者は、SiH4(シラン)とAr(アルゴン)とを、両者の流量比10:1でプラズマCVD法によりα−Si膜として形成できる。SiN膜もα−Si膜も、MIS型トランジスタに充分な水素を供給するために、1000nm以上の膜厚とすることが望ましい。
【0046】
図7(1)においては、水素含有膜51の上層に絶縁膜52が形成されている。その上層には、半導体層53が形成されている。そして半導体層53に公知の方法によりMIS型トランジスタが形成されている。
【0047】
図7(2)においては、絶縁膜52が形成されていない。その他は、図7(1)と同様である。ここで、絶縁膜52が形成されていないため、水素含有膜51とMIS型トランジスタ54との距離は、図7(1)の構造に比べて、絶縁膜52の膜厚分だけ短くなる。そのため、水素の拡散距離が図7(1)の構造よりも短くて済む。
【0048】
上記した図7(1)、(2)に示す構造を有する半導体装置を、400℃以下の熱処理を行なう。この熱処理の雰囲気は水素を含んでいても、含んでいなくともよい。熱処理中に水素含有膜51から水素が拡散し、充分な量の水素が上層に形成されたMIS型トランジスタへと供給され、ゲート絶縁膜の未結合手がターミネイトされる。従って、MIS型トランジスタの諸特性が改善される。
【0049】
上記した構造を得るには、例えば、基板50上に水素含有膜51を形成し、その上層に絶縁膜52を形成する。更に、その上層に半導体層53を形成して、MIS型トランジスタ54を公知の方法により形成することで、得ることができる。
【0050】
また、本実施の形態例は、本発明の第1の実施の形態例と併用するとより効果的である。図示はしないが、上記した図7(1)、(2)のMIS型トランジスタの上層に絶縁膜を形成して、コンタクトホールを開口し、触媒作用のある導電性材料と、その材料とは異なる導電性材料とで、コンタクトホールを埋め込む。その後、400℃以下の温度で熱処理を行なうと、水素含有膜51から拡散した水素分子が触媒作用のある導電性材料に接触して、水素原子へと変換される。この水素原子が再度拡散して、MIS型トランジスタのゲート絶縁膜へと供給されて未結合手が効果的にターミネイトされる。従って、MIS型トランジスタの特性が改善される。
【0051】
以上、実施の形態例をまとめると以下の付記の通りである。
【0052】
(付記1)MIS型トランジスタを有する半導体装置において、
半導体基板上に形成されたMIS型トランジスタと、
前記MIS型トランジスタ上に形成された絶縁膜と、
前記絶縁膜に形成され、前記MIS型トランジスタのゲート電極用もしくはソース/ドレイン領域用のコンタクトホールとを有し、
前記コンタクトホール内は、分子を原子へと変換する触媒作用のある導電性材料と、該材料とは異なる導電性材料とが形成されていることを特徴とする半導体装置。
【0053】
(付記2)付記1において、
前記半導体基板がシリコンであることを特徴とする半導体装置。
【0054】
(付記3)付記1又は2において、
前記絶縁膜が、シリコン酸化膜であることを特徴とする半導体装置。
【0055】
(付記4)付記1又は2において
前記絶縁膜が、シリコン窒化膜であることを特徴とする半導体装置。
【0056】
(付記5)付記1において、
前記触媒作用のある導電性材料が、Ru、Pd、Ptのいずれかであることを特徴とする半導体装置。
【0057】
(付記6)MIS型トランジスタを有する半導体装置の製造方法であって、
半導体基板上にMIS型トランジスタを形成する工程と、
前記MIS型トランジスタ上に絶縁膜を形成する工程と、
前記絶縁膜にゲート電極用もしくはソース/ドレイン領域用のコンタクトホールを形成する工程と、
前記コンタクトホールを触媒作用のある導電性材料と、該材料とは異なる導電性材料とで埋め込む工程と、
前記半導体基板を、水素を含む雰囲気中で熱処理する工程とを含むことを特徴とする半導体装置の製造方法。
【0058】
(付記7)付記6において、
前記熱処理の温度が400℃以下であることを特徴とする半導体装置の製造方法。
【0059】
(付記8)MIS型トランジスタを有する半導体装置において、
基板上に形成され、分子を原子へと変換する触媒作用のある材料を埋め込まれた絶縁膜と、
前記絶縁膜の上に形成されたMIS型トランジスタとを有することを特徴とする半導体装置。
【0060】
(付記9)付記8において、
前記触媒作用のある材料が、Ru、Pd、Ptのいずれかであることを特徴とする半導体装置。
【0061】
(付記10)MIS型トランジスタを有する半導体装置の製造方法であって、
基板上に絶縁膜を形成する工程と、
前記絶縁膜に溝を形成する工程と、
前記溝を触媒作用のある材料と当該材料とは異なる他の材料とで埋め込む工程と、
前記絶縁膜の上層にMIS型トランジスタを形成する工程と、
前記基板を水素を含む雰囲気中で熱処理を行う工程とを含むことを特徴とする半導体装置の製造方法。
【0062】
(付記11)付記10において、
前記熱処理の温度が400℃以下であることを特徴とする半導体装置の製造方法。
【0063】
(付記12)MIS型トランジスタを有する半導体装置において、
基板上に形成された分子を原子へと変換する触媒作用のある材料層と、
前記材料層の上に形成されたMIS型トランジスタとを有することを特徴とする半導体装置。
【0064】
(付記13)付記12において、
前記触媒作用のある材料が、Ru、Pd、Ptのいずれかであることを特徴とする半導体装置。
【0065】
(付記14)MIS型トランジスタを有する半導体装置の製造方法であって、
基板上に触媒作用のある材料を形成する工程と、
前記材料の上層にMIS型トランジスタを形成する工程と、
前記基板を水素を含む雰囲気中で熱処理する工程とを含むことを特徴とする半導体装置の製造方法。
【0066】
(付記15)付記14において、
前記熱処理の温度が400℃以下であることを特徴とする半導体装置の製造方法。
【0067】
(付記16)MIS型トランジスタを有する半導体装置において、
基板上に形成された水素を含有する水素含有膜と、
前記水素含有膜の上に形成されたMIS型トランジスタとを有することを特徴とする半導体装置。
【0068】
(付記17)付記16において、
前記水素を含有する膜がSiN膜又はα−Si膜であることを特徴とする半導体装置。
【0069】
(付記18)付記16において、
更に、MIS型トランジスタ上に形成された絶縁膜と、
前記絶縁膜に形成され、前記MIS型トランジスタのゲート電極用もしくはソース/ドレイン領域用のコンタクトホールとを有し、
前記コンタクトホール内に、分子を原子へと変換する触媒作用のある導電性材料と、該材料とは異なる導電性材料とが形成されていることを特徴とする半導体装置。
【0070】
(付記19)MIS型トランジスタを有する半導体装置の製造方法であって、
基板上に水素を含有する膜を形成する工程と、
前記膜の上にMIS型トランジスタを形成する工程と、
前記基板を熱処理する工程とを含むことを特徴とする半導体装置の製造方法。
【0071】
(付記20)付記19において、
更に、MIS型トランジスタ上に絶縁膜を形成する工程と、
前記絶縁膜にゲート電極用もしくはソース/ドレイン領域用のコンタクトホールを形成する工程と、
前記コンタクトホールを、分子を原子へと変換する触媒作用のある導電性材料と、該材料とは異なる導電性材料とで埋め込む工程と、
前記半導体基板を熱処理する工程とを含むことを特徴とする半導体装置の製造方法。
【0072】
【発明の効果】
以上、本発明によれば、MIS型トランジスタを有する半導体装置において、水素を含む雰囲気中で400℃以下の低温での熱処理を行なうだけで、反応性の高い水素原子がゲート絶縁膜へと供給でき、水素原子が少量であっても効果的にゲート絶縁膜の未結合手をターミネイトできる。従って、トランジスタの上層側に10層以上の配線を有する半導体装置であっても、MIS型トランジスタの特性を改善できる。
【0073】
また、MIS型トランジスタを有する半導体装置において、水素を充分に含有する膜を、トランジスタの下層に設けたので、外部からの水素の拡散に依存することなく、ゲート絶縁膜の未結合手をターミネイトするのに充分な水素がトランジスタの下層側から供給される。従って、MIS型トランジスタの特性を改善できる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態例の構造を示す断面図である。
【図2】本発明の第1の実施の形態の製造方法を示す工程断面図である。
【図3】本発明の第2の実施の形態例とその変形例の構造を示す断面図である。
【図4】第2の実施の形態例の第3変形例を実現するための製造方法を示す工程断面図である。
【図5】図4(1)の凹部の形状を説明するための図である。
【図6】本発明の第3の実施の形態例とその変形例を示す構造の断面図である。
【図7】本発明の第4の実施の形態例と変形例の構造を示す断面図である。
【符号の説明】
1 半導体基板
2 ゲート絶縁膜
3 ゲート電極
4 ソース領域
5 ドレイン領域
6 シリサイド
10 バリア層
11 触媒作用のある導電性材料
22,42 触媒作用のある材料
12 埋め込み金属
21、41 第1のバリア層
23、43 第2のバリア層
26、46、54 MIS型トランジスタ
30 凹部[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly, to a semiconductor device having a MIS element and a method for manufacturing the same.
[0002]
[Prior art]
In a manufacturing process of a MIS (Metal Insulator Semiconductor) transistor, a heat treatment is performed in an atmosphere containing hydrogen immediately before an assembly process in order to improve various characteristics of the transistor. The atmosphere containing hydrogen is, for example, a pure hydrogen atmosphere or a nitrogen gas atmosphere (or an argon gas atmosphere) containing about 3% to 20% of hydrogen, and the heat treatment temperature is about 400 to 450 ° C. This heat treatment is performed mainly for the purpose of terminating dangling bonds of the gate insulating film of the transistor with hydrogen to eliminate the interface state of the gate insulating film, that is, to improve the characteristics of the transistor. However, the prior art has the following problems.
[0003]
As described above, the heat treatment is performed in an atmosphere containing hydrogen. In a recent semiconductor device having a logic circuit, since there are ten or more wirings over a transistor, diffusion of hydrogen into the transistor is suppressed, and Difficult to reach the insulating film. Therefore, it is becoming difficult to improve the characteristics of the transistor even when the heat treatment is performed in an atmosphere containing hydrogen. In order to sufficiently improve the characteristics of the transistor, it is effective to perform a heat treatment at a high temperature of 450 ° C. or higher. However, the resistance of the Cu or Al wiring is increased and the interlayer film is peeled off. Problem arises. Therefore, it is conceivable to perform heat treatment at a low temperature of 400 ° C. or lower in a hydrogen radical atmosphere. However, since the free path of the hydrogen radical is short, the hydrogen radical does not reach the gate insulating film of the transistor.
[0004]
There has been an example in which a hydrogen-containing film is provided on a MIS transistor in order to allow hydrogen to reach a gate insulating film (for example, see Patent Document 1). However, since the thickness of the hydrogen-containing film is small, there is a problem that sufficient hydrogen cannot be supplied to the gate insulating film of the transistor.
[0005]
[Patent Document 1] JP-A-2002-16249 (page 2-5, FIG. 1)
[0006]
[Problems to be solved by the invention]
As described above, from the viewpoint of improving various characteristics of a transistor, it is important to terminate a dangling bond of a gate insulating film with hydrogen. Further, there has been a problem that sufficient hydrogen cannot be supplied to the gate insulating film without the adverse effect such as peeling of the interlayer film.
[0007]
Therefore, an object of the present invention is to provide a semiconductor device capable of sufficiently improving the characteristics of a transistor even when a low-temperature heat treatment is performed in an atmosphere containing hydrogen, and a method for manufacturing the same.
[0008]
[Means for Solving the Problems]
In order to achieve the above object, one aspect of the present invention is to arrange a material having a catalytic action for converting molecules into atoms in the vicinity of a transistor of a semiconductor device. Therefore, when a semiconductor device is heat-treated in an atmosphere containing hydrogen, hydrogen molecules diffused in the semiconductor device are converted into hydrogen atoms by contacting a material having a catalytic action, and the hydrogen atoms of the transistor are converted by the hydrogen atoms. This is to improve the characteristics.
[0009]
The semiconductor device includes, for example, in a semiconductor device having a MIS transistor, an MIS transistor formed over a semiconductor substrate, an insulating film formed over the MIS transistor, and an insulating film formed over the insulating film. A contact hole for a gate electrode or a source / drain region of a MIS transistor, a conductive material having a catalytic action of converting molecules into atoms, and a conductive material different from the material are provided in the contact hole. A semiconductor device characterized by being formed.
[0010]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the scope of protection of the present invention is not limited to the following embodiments, but extends to the inventions described in the claims and their equivalents.
[0011]
(First Embodiment)
FIG. 1 is a sectional view showing the structure of the first embodiment of the present invention. In FIG. 1, a
[0012]
The MIS transistor is insulated from other elements by the
[0013]
On this structure, an insulating film 8 is formed. The insulating film may be a single-layer film or a multilayer film including two or more insulating films. A contact hole 9 is provided in the insulating film, and is filled with a conductive material in order to establish connection with an upper wiring film or the like. As the conductive substance, two or more different materials are used. For example, the contact hole 9 is filled with a conductive material 11 having a catalytic action for converting molecules into atoms via a barrier layer 10 for improving adhesion and preventing metal diffusion, and a buried metal 12. I have.
[0014]
Here, the barrier layer 10 is a laminated film (Ti is a lower layer) made of, for example, TiN (titanium nitride) / Ti (titanium). Ti has high adhesion, and TiN has a high effect of suppressing metal contamination. In addition, the conductive material 11 having a catalytic action of converting molecules into atoms is, for example, Ru (ruthenium), Pd (palladium), Pt (platinum), or the like, but is not limited thereto. A characteristic property of these materials is that they are highly reactive, and when they come into contact with a substance at the molecular level, they convert the substance to the atomic level. Further, the buried metal 12 is, for example, a high melting point metal such as W (tungsten).
[0015]
When the semiconductor device having the above structure is heat-treated in an atmosphere containing hydrogen, hydrogen diffuses in the semiconductor device and comes into contact with the conductive material 11 having a catalytic action. At this time, a hydrogen molecule is converted into a hydrogen atom by the above-mentioned catalysis. Since hydrogen atoms are more reactive than hydrogen molecules, they have a strong effect of terminating dangling bonds of the
[0016]
Next, a manufacturing method for realizing the above structure will be described. FIG. 2 is a process sectional view illustrating the manufacturing method according to the first embodiment of the present invention. 1 are denoted by the same reference numerals.
[0017]
As shown in FIG. 2A, an MIS transistor is formed on a
[0018]
Next, as shown in FIG. 2B, a 30-nm SiN film (silicon nitride film) is first formed as a first insulating film by, for example, a CVD (Chemical Vapor Deposition) method. Next, 650
[0019]
Next, as shown in FIG. 2C, first, 10 nm of Ti is formed, and then 10 nm of TiN is formed. Next, for example, Ru is formed as a conductive material having a catalytic action by a known sputtering method to a thickness of about 5 to 50 nm. The temperature of the semiconductor substrate at the time of sputtering is, for example, 300 ° C. Ru can also be formed by a CVD method.
[0020]
Here, if the contact hole is buried only with a conductive material having a catalytic action to form a plug, the plug is deteriorated by the subsequent heat treatment, causing a problem that a gap is formed between the contact hole and the contact hole. Therefore, it is necessary to fill the contact hole with not only a material having a catalytic action but also another conductive material.
[0021]
Then, a high melting point metal such as W is formed by a CVD method or the like. The contact hole is filled with a high melting point metal to obtain the structure shown in FIG.
[0022]
After that, the semiconductor device immediately before the assembly is subjected to a heat treatment in an atmosphere containing hydrogen through a known multilayer wiring manufacturing process. In the case of a semiconductor device having a logic circuit, if heat treatment at 400 ° C. or higher is performed, there are problems such as an increase in wiring resistance and peeling of an interlayer film. Therefore, the heat treatment temperature is as low as 400 ° C. or lower.
[0023]
According to the above-described manufacturing method, hydrogen molecules diffused in the semiconductor device by heat treatment in an atmosphere containing hydrogen come into contact with a conductive material having a catalytic action, and are converted into hydrogen atoms. The dangling bonds of the gate insulating film are efficiently terminated by the hydrogen atoms. Therefore, various characteristics of the transistor are improved.
[0024]
(Second embodiment)
FIG. 3 is a sectional view showing the structure of the second embodiment of the present invention and its modification. 3 (1) to 3 (4), the same portions are denoted by the same reference numerals. In FIG. 3A, an insulating
[0025]
Then, a
[0026]
When the semiconductor device having the above structure is subjected to a heat treatment at 400 ° C. or lower in an atmosphere containing hydrogen, hydrogen molecules diffuse in the semiconductor device and come into contact with the material 22 having a catalytic action. The contacted hydrogen molecules are converted into hydrogen atoms and supplied to the gate insulating film of the MIS transistor. Then, dangling bonds of the gate insulating film are terminated. Therefore, various characteristics of the transistor are improved.
[0027]
Here, the buried
[0028]
FIG. 3B shows a first modification of the second embodiment. The difference from the structure described in FIG. 3A is that the laminated insulating
[0029]
When the semiconductor device having the structure of FIG. 3B is subjected to a heat treatment at 400 ° C. or less in an atmosphere containing hydrogen, hydrogen molecules in the atmosphere diffuse in the semiconductor device and come into contact with the material 22 having a catalytic action. Is converted to a hydrogen atom. Since the hydrogen atoms do not exist in the stacked insulating
[0030]
FIG. 3C shows a second modification of the second embodiment. The difference from the structure described with reference to FIG. 3A is that a plurality of
[0031]
When the semiconductor device having the structure of FIG. 3C is subjected to a heat treatment at 400 ° C. or lower in an atmosphere containing hydrogen, hydrogen molecules in the atmosphere diffuse in the semiconductor device and come into contact with the material 22 having a catalytic action. Is converted to a hydrogen atom. The converted hydrogen atoms can be supplied to the gate insulating film in a sufficient amount because there are a plurality of sources. Accordingly, dangling bonds of the gate insulating film can be effectively terminated, and various characteristics of the MIS transistor can be improved. Furthermore, the diffusion of metal from the second barrier film can be suppressed by the laminated insulating
[0032]
FIG. 3D is a third modification of the second embodiment. The difference from the first modification example described with reference to FIG. 3B is that a plurality of catalytically
[0033]
When the semiconductor device having the structure shown in FIG. 3D is subjected to a heat treatment at 400 ° C. or lower in an atmosphere containing hydrogen, hydrogen molecules in the atmosphere diffuse in the semiconductor device and come into contact with the material 22 having a catalytic action. Is converted to a hydrogen atom. Since there are a plurality of sources of hydrogen atoms, a sufficient amount of hydrogen atoms can be supplied to the gate insulating film. Further, since there is no laminated insulating
[0034]
Next, a manufacturing method for realizing the structure of the second embodiment will be described. FIG. 4 is a process cross-sectional view showing a manufacturing method for realizing a third modification of the second embodiment.
First, an insulating
[0035]
FIG. 5 is a diagram for explaining the shape of the concave portion in FIG. As shown in FIG. 5A, the recess 30 is, for example, a rectangular groove 27. And the AA 'cross section is as shown in FIG. Alternatively, the groove 28 may be circular or elliptical as shown in FIG. The cross section taken along the line BB ′ is as shown in FIG. 5 (3) as in the example of FIG. 5 (1).
[0036]
Returning to FIG. 4, the explanation of FIG. The
[0037]
Next, as shown in FIG. 4C, a
[0038]
Next, as shown in FIG. 4D, an
[0039]
According to the above-described manufacturing method, hydrogen molecules diffused in the semiconductor device by heat treatment in an atmosphere containing hydrogen come into contact with a material having a catalytic action and are converted into hydrogen atoms. Terminate the joining hand. Therefore, various characteristics of the transistor are improved.
[0040]
(Third embodiment)
FIG. 6 is a sectional view of a structure showing a third embodiment of the present invention and its modification. In FIG. 6A, a
[0041]
An insulating film 44 is formed on the above structure. Further, a
[0042]
FIG. 6B is a modification of the third embodiment. The difference from FIG. 6A is that the insulating film 44 is not formed. Therefore, the distance from the catalytic material to the MIS transistor becomes shorter by the thickness of the insulating film 44.
[0043]
When the above-described semiconductor device having the structure shown in FIGS. 6A and 6B is subjected to a heat treatment at 400 ° C. or less in an atmosphere containing hydrogen, hydrogen molecules diffuse in the semiconductor device and a material having a catalytic action is obtained. Contact The contacted hydrogen molecules are converted into hydrogen atoms and supplied to the upper MIS transistor. Then, the hydrogen atoms terminate dangling bonds in the gate insulating film of the MIS transistor. Therefore, various characteristics of the MIS transistor can be improved.
[0044]
In order to obtain the above structure, for example, the
[0045]
(Fourth embodiment)
FIG. 7 is a sectional view showing the structure of the fourth embodiment and a modification of the present invention. In FIG. 7A, a hydrogen-containing
[0046]
In FIG. 7A, an insulating film 52 is formed on the hydrogen-containing
[0047]
In FIG. 7B, the insulating film 52 is not formed. Others are the same as FIG. 7 (1). Here, since the insulating film 52 is not formed, the distance between the hydrogen-containing
[0048]
The semiconductor device having the structure shown in FIGS. 7A and 7B is subjected to a heat treatment at 400 ° C. or less. The atmosphere for this heat treatment may or may not contain hydrogen. Hydrogen diffuses from the hydrogen-containing
[0049]
In order to obtain the above structure, for example, a hydrogen-containing
[0050]
Further, the present embodiment is more effective when used in combination with the first embodiment of the present invention. Although not shown, an insulating film is formed on the MIS transistor shown in FIGS. 7A and 7B to open a contact hole, and the conductive material having a catalytic action is different from the conductive material. The contact hole is buried with a conductive material. Thereafter, when heat treatment is performed at a temperature of 400 ° C. or less, hydrogen molecules diffused from the hydrogen-containing
[0051]
As described above, the embodiments are summarized as follows.
[0052]
(Supplementary Note 1) In a semiconductor device having a MIS transistor,
A MIS transistor formed on a semiconductor substrate;
An insulating film formed on the MIS transistor;
A contact hole formed in the insulating film for a gate electrode or a source / drain region of the MIS transistor;
A semiconductor device, wherein a conductive material having a catalytic action of converting a molecule into an atom and a conductive material different from the material are formed in the contact hole.
[0053]
(Supplementary Note 2) In
A semiconductor device, wherein the semiconductor substrate is silicon.
[0054]
(Supplementary Note 3) In
A semiconductor device, wherein the insulating film is a silicon oxide film.
[0055]
(Supplementary Note 4) In
A semiconductor device, wherein the insulating film is a silicon nitride film.
[0056]
(Supplementary Note 5) In
The semiconductor device, wherein the conductive material having a catalytic action is any of Ru, Pd, and Pt.
[0057]
(Supplementary Note 6) A method for manufacturing a semiconductor device having a MIS transistor,
Forming a MIS transistor on a semiconductor substrate;
Forming an insulating film on the MIS transistor;
Forming a contact hole for a gate electrode or a source / drain region in the insulating film;
A step of filling the contact hole with a conductive material having a catalytic action and a conductive material different from the material;
Heat-treating the semiconductor substrate in an atmosphere containing hydrogen.
[0058]
(Supplementary Note 7) In
A method for manufacturing a semiconductor device, wherein the temperature of the heat treatment is 400 ° C. or less.
[0059]
(Supplementary Note 8) In the semiconductor device having the MIS transistor,
An insulating film formed on the substrate and embedded with a catalytic material that converts molecules into atoms,
And a MIS transistor formed on the insulating film.
[0060]
(Supplementary Note 9) In Supplementary note 8,
A semiconductor device, wherein the material having a catalytic action is any of Ru, Pd, and Pt.
[0061]
(Supplementary Note 10) A method of manufacturing a semiconductor device having a MIS transistor,
Forming an insulating film on the substrate;
Forming a groove in the insulating film;
Embedding the groove with a material having a catalytic action and another material different from the material,
Forming a MIS transistor on the insulating film;
Subjecting the substrate to a heat treatment in an atmosphere containing hydrogen.
[0062]
(Supplementary Note 11) In Supplementary note 10,
A method for manufacturing a semiconductor device, wherein the temperature of the heat treatment is 400 ° C. or less.
[0063]
(Supplementary Note 12) In a semiconductor device having a MIS transistor,
A material layer having a catalytic action to convert molecules formed on the substrate into atoms,
And a MIS transistor formed on the material layer.
[0064]
(Supplementary Note 13) In Supplementary Note 12,
A semiconductor device, wherein the material having a catalytic action is any of Ru, Pd, and Pt.
[0065]
(Supplementary Note 14) A method of manufacturing a semiconductor device having an MIS transistor,
Forming a catalytically active material on the substrate;
Forming a MIS transistor in an upper layer of the material;
Heat-treating the substrate in an atmosphere containing hydrogen.
[0066]
(Supplementary Note 15) In Supplementary note 14,
A method for manufacturing a semiconductor device, wherein the temperature of the heat treatment is 400 ° C. or less.
[0067]
(Supplementary Note 16) In the semiconductor device having the MIS transistor,
A hydrogen-containing film containing hydrogen formed on the substrate,
And a MIS transistor formed on the hydrogen-containing film.
[0068]
(Supplementary Note 17) In Supplementary Note 16,
A semiconductor device, wherein the film containing hydrogen is a SiN film or an α-Si film.
[0069]
(Supplementary Note 18) In Supplementary Note 16,
Further, an insulating film formed on the MIS transistor,
A contact hole formed in the insulating film for a gate electrode or a source / drain region of the MIS transistor;
A semiconductor device, wherein a conductive material having a catalytic action of converting a molecule into an atom and a conductive material different from the material are formed in the contact hole.
[0070]
(Supplementary Note 19) A method of manufacturing a semiconductor device having a MIS transistor,
Forming a film containing hydrogen on the substrate,
Forming a MIS transistor on the film;
Heat treating the substrate.
[0071]
(Supplementary Note 20) In Supplementary note 19,
Forming an insulating film on the MIS transistor;
Forming a contact hole for a gate electrode or a source / drain region in the insulating film;
A step of filling the contact hole with a conductive material having a catalytic effect of converting molecules into atoms, and a conductive material different from the material;
Heat treating the semiconductor substrate.
[0072]
【The invention's effect】
As described above, according to the present invention, in a semiconductor device having an MIS transistor, highly reactive hydrogen atoms can be supplied to the gate insulating film only by performing heat treatment at a low temperature of 400 ° C. or less in an atmosphere containing hydrogen. Even if the amount of hydrogen atoms is small, dangling bonds of the gate insulating film can be effectively terminated. Therefore, the characteristics of the MIS transistor can be improved even in a semiconductor device having ten or more wiring layers above the transistor.
[0073]
In the semiconductor device having the MIS transistor, a film containing sufficient hydrogen is provided below the transistor, so that dangling bonds of the gate insulating film are terminated without depending on diffusion of hydrogen from the outside. Is supplied from the lower side of the transistor. Therefore, the characteristics of the MIS transistor can be improved.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view illustrating a structure according to a first embodiment of the present invention.
FIG. 2 is a process sectional view illustrating the manufacturing method according to the first embodiment of the present invention.
FIG. 3 is a cross-sectional view illustrating a structure according to a second embodiment of the present invention and a modification thereof.
FIG. 4 is a process sectional view illustrating a manufacturing method for realizing a third modification of the second embodiment.
FIG. 5 is a view for explaining the shape of a concave portion in FIG. 4 (1).
FIG. 6 is a sectional view of a structure showing a third embodiment of the present invention and a modification thereof.
FIG. 7 is a sectional view showing the structure of a fourth embodiment and a modification of the present invention.
[Explanation of symbols]
1 semiconductor substrate
2 Gate insulating film
3 Gate electrode
4 Source area
5 Drain region
6 silicide
10 Barrier layer
11 Catalytic conductive material
22,42 Catalytic materials
12 Embedded metal
21, 41 First barrier layer
23, 43 Second barrier layer
26, 46, 54 MIS type transistors
30 recess
Claims (10)
半導体基板上に形成されたMIS型トランジスタと、
前記MIS型トランジスタ上に形成された絶縁膜と、
前記絶縁膜に形成され、前記MIS型トランジスタのゲート電極用もしくはソース/ドレイン領域用のコンタクトホールとを有し、
前記コンタクトホール内は、分子を原子へと変換する触媒作用のある導電性材料と、該材料とは異なる導電性材料とが形成されていることを特徴とする半導体装置。In a semiconductor device having a MIS transistor,
A MIS transistor formed on a semiconductor substrate;
An insulating film formed on the MIS transistor;
A contact hole formed in the insulating film for a gate electrode or a source / drain region of the MIS transistor;
A semiconductor device, wherein a conductive material having a catalytic action of converting a molecule into an atom and a conductive material different from the material are formed in the contact hole.
半導体基板上にMIS型トランジスタを形成する工程と、
前記MIS型トランジスタ上に絶縁膜を形成する工程と、
前記絶縁膜にゲート電極用もしくはソース/ドレイン領域用のコンタクトホールを形成する工程と、
前記コンタクトホールを、分子を原子へと変換する触媒作用のある導電性材料と、該材料とは異なる導電性材料とで埋め込む工程と、
前記半導体基板を、水素を含む雰囲気中で熱処理する工程とを含むことを特徴とする半導体装置の製造方法。A method for manufacturing a semiconductor device having a MIS transistor,
Forming a MIS transistor on a semiconductor substrate;
Forming an insulating film on the MIS transistor;
Forming a contact hole for a gate electrode or a source / drain region in the insulating film;
A step of filling the contact hole with a conductive material having a catalytic effect of converting molecules into atoms, and a conductive material different from the material;
Heat-treating the semiconductor substrate in an atmosphere containing hydrogen.
基板上に形成され、分子を原子へと変換する触媒作用のある材料を埋め込まれた絶縁膜と、
前記絶縁膜の上に形成されたMIS型トランジスタとを有することを特徴とする半導体装置。In a semiconductor device having a MIS transistor,
An insulating film formed on the substrate and embedded with a catalytic material that converts molecules into atoms,
And a MIS transistor formed on the insulating film.
基板上に絶縁膜を形成する工程と、
前記絶縁膜に溝を形成する工程と、
前記溝を、分子を原子へと変換する触媒作用のある材料で埋め込む工程と、
前記絶縁膜の上にMIS型トランジスタを形成する工程と、
前記基板を、水素を含む雰囲気中で熱処理を行なう工程とを含むことを特徴とする半導体装置の製造方法。A method for manufacturing a semiconductor device having a MIS transistor,
Forming an insulating film on the substrate;
Forming a groove in the insulating film;
Filling the grooves with a catalytic material that converts molecules into atoms;
Forming a MIS transistor on the insulating film;
Subjecting the substrate to a heat treatment in an atmosphere containing hydrogen.
基板上に形成された分子を原子へと変換する触媒作用のある材料層と、
前記材料層の上に形成されたMIS型トランジスタとを有することを特徴とする半導体装置。In a semiconductor device having a MIS transistor,
A material layer having a catalytic action to convert molecules formed on the substrate into atoms,
And a MIS transistor formed on the material layer.
基板上に分子を原子へと変換する触媒作用のある材料層を形成する工程と、
前記材料層の上にMIS型トランジスタを形成する工程と、
前記基板を、水素を含む雰囲気中で熱処理する工程とを含むことを特徴とする半導体装置の製造方法。A method for manufacturing a semiconductor device having a MIS transistor,
Forming a catalytic material layer that converts molecules into atoms on the substrate,
Forming a MIS transistor on the material layer;
Heat-treating the substrate in an atmosphere containing hydrogen.
基板上に形成された水素を含有する水素含有膜と、
前記水素含有膜の上に形成されたMIS型トランジスタとを有することを特徴とする半導体装置。In a semiconductor device having a MIS transistor,
A hydrogen-containing film containing hydrogen formed on the substrate,
And a MIS transistor formed on the hydrogen-containing film.
更に、MIS型トランジスタ上に形成された絶縁膜と、
前記絶縁膜に形成され、前記MIS型トランジスタのゲート電極用もしくはソース/ドレイン領域用のコンタクトホールとを有し、
前記コンタクトホール内に、分子を原子へと変換する触媒作用のある導電性材料と、該材料とは異なる導電性材料とが形成されていることを特徴とする半導体装置。In claim 7,
Further, an insulating film formed on the MIS transistor,
A contact hole formed in the insulating film for a gate electrode or a source / drain region of the MIS transistor;
A semiconductor device, wherein a conductive material having a catalytic action of converting a molecule into an atom and a conductive material different from the material are formed in the contact hole.
基板上に水素を含有する水素含有膜を形成する工程と、
前記水素含有膜の上にMIS型トランジスタを形成する工程と、
前記基板を熱処理する工程とを含むことを特徴とする半導体装置の製造方法。A method for manufacturing a semiconductor device having a MIS transistor,
A step of forming a hydrogen-containing film containing hydrogen on the substrate,
Forming a MIS transistor on the hydrogen-containing film;
Heat treating the substrate.
更に、MIS型トランジスタ上に絶縁膜を形成する工程と、
前記絶縁膜にゲート電極用もしくはソース/ドレイン領域用のコンタクトホールを形成する工程と、
前記コンタクトホールを、分子を原子へと変換する触媒作用のある導電性材料と、該材料とは異なる導電性材料とで埋め込む工程と、
前記半導体基板を熱処理する工程とを含むことを特徴とする半導体装置の製造方法。In claim 9,
Forming an insulating film on the MIS transistor;
Forming a contact hole for a gate electrode or a source / drain region in the insulating film;
A step of filling the contact hole with a conductive material having a catalytic effect of converting molecules into atoms, and a conductive material different from the material;
Heat treating the semiconductor substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002342822A JP2004179329A (en) | 2002-11-26 | 2002-11-26 | Semiconductor device and manufacturing method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002342822A JP2004179329A (en) | 2002-11-26 | 2002-11-26 | Semiconductor device and manufacturing method therefor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004179329A true JP2004179329A (en) | 2004-06-24 |
Family
ID=32704768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002342822A Withdrawn JP2004179329A (en) | 2002-11-26 | 2002-11-26 | Semiconductor device and manufacturing method therefor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004179329A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7638352B2 (en) | 2007-02-23 | 2009-12-29 | Canon Kabushiki Kaisha | Method of manufacturing photoelectric conversion device |
WO2010140370A1 (en) * | 2009-06-05 | 2010-12-09 | 住友化学株式会社 | Optical device, semiconductor substrate, optical device producing method, and semiconductor substrate producing method |
-
2002
- 2002-11-26 JP JP2002342822A patent/JP2004179329A/en not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7638352B2 (en) | 2007-02-23 | 2009-12-29 | Canon Kabushiki Kaisha | Method of manufacturing photoelectric conversion device |
KR100982823B1 (en) * | 2007-02-23 | 2010-09-16 | 캐논 가부시끼가이샤 | Method of manufacturing photoelectric conversion device |
WO2010140370A1 (en) * | 2009-06-05 | 2010-12-09 | 住友化学株式会社 | Optical device, semiconductor substrate, optical device producing method, and semiconductor substrate producing method |
US8633496B2 (en) | 2009-06-05 | 2014-01-21 | Sumitomo Chemical Company, Limited | Optical device and semiconductor wafer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10943867B2 (en) | Schemes for forming barrier layers for copper in interconnect structures | |
TW424294B (en) | Semiconductor integrated circuit device and fabrication process thereof | |
TWI423387B (en) | Method of forming a semiconductor device having a diffusion barrier stack and structure thereof | |
TWI402887B (en) | Structures and methods for integration of ultralow-k dielectrics with improved reliability | |
JP3626058B2 (en) | Manufacturing method of semiconductor device | |
KR102535545B1 (en) | Metal loss prevention in conductive structures | |
JP2009277683A (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP2002203899A (en) | Method for forming copper interconnection structure | |
US7300862B2 (en) | Method for manufacturing semiconductor device | |
JP5217272B2 (en) | Wiring forming method and semiconductor device manufacturing method | |
JP2000150517A (en) | Semiconductor integrated circuit device and fabrication thereof | |
JP2004179329A (en) | Semiconductor device and manufacturing method therefor | |
KR100652317B1 (en) | Method for manufacturing metal pad of the semiconductor device | |
JP2000269483A (en) | Manufacturing method of semiconductor device | |
JP5428151B2 (en) | Manufacturing method of semiconductor device | |
KR100706823B1 (en) | Method of simultaneously forming a diffusion barrier and a ohmic contact using titanium nitride | |
JP2011129750A (en) | Method of manufacturing high breakdown voltage semiconductor element and structure thereof | |
KR100807065B1 (en) | Method for forming metal wire in semiconductor device | |
KR100414229B1 (en) | Method of simultaneously forming a diffusion barrier and a ohmic contact using titanium nitride | |
JPH09129625A (en) | Formation of interlayer insulating film of semiconductor element | |
JPH0290518A (en) | Semiconductor device and manufacture thereof | |
TW579574B (en) | Method for forming interconnect structures | |
JPH02290018A (en) | Manufacture of semiconductor device | |
KR19990057284A (en) | Method for forming contact electrode of semiconductor device | |
JPWO2002058122A1 (en) | Method for manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060207 |