JP2004173831A

JP2004173831A - Tuning circuit and pulse wave detecting device

Info

Publication number: JP2004173831A
Application number: JP2002342156A
Authority: JP
Inventors: Kazuo Kato; 一雄加藤
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 2002-11-26
Filing date: 2002-11-26
Publication date: 2004-06-24

Abstract

<P>PROBLEM TO BE SOLVED: To improve the noise characteristics of a pulse wave detecting device and a tuning circuit. <P>SOLUTION: A control circuit 107 intermittently drives a PZT driving circuit 104, the tuning circuit 106, a high-frequency amplifier circuit 108, and an FV converting circuit 109. A reception PZT 105 detects an ultrasonic wave from a transmission PZT 103 after the wave is reflected by a blood vessel 100 and outputs a pulse signal. Delay circuits 121-125 control switches 116-120, which correspond to intermittent drive starting timing with prescribed time lags, to closed states. The occurrence of switching noise caused by an inductor L1 when the intermittent drives are turned on/off is suppressed by increasing the output of the tuning circuit 106 by increasing the current flowing to the inductor L1 by turning on a switch 132 when the intermittent drives are turned on. When the intermittent drives are turned off, a small current is made to flow to the inductor L1 by turning off the switch 132. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、間欠駆動され被測定者の脈波を検出する機能を有する脈波検出装置及び前記脈波検出装置に適した同調回路に関する。
【０００２】
【従来の技術】
従来から、脈波検出装置等の携帯型電子機器等において、電力消費を低減させるために、装置の少なくとも一部の構成要素を間欠的に駆動する間欠駆動方式が採用されている。
例えば、特許文献１には、超音波のドップラー信号を利用した間欠駆動方式の脈波検出装置が記載されている。超音波送信回路や超音波受信回路等の構成要素の少なくとも一部を間欠的に動作させることにより、常時駆動する構成の脈波検出装置よりも消費電力の低減化を図ることが可能になる。
【０００３】
また、脈波検出装置の具体的な構成例として、図８に示すＰＡＲＫＳＭｅｄｉｃａｌＥｌｅｃｔｒｏｎｉｃｓ社製の超音波ドップラ方式脈波検出装置がある。
図８において、脈波検出装置は、所定周波数の信号を発生する発振回路８０１、送信用圧電素子（送信ＰＺＴ）を駆動するＰＺＴ駆動回路８０２、受信用圧電素子（受信ＰＺＴ）からの信号中の所定周波数の信号を増幅する同調回路８０３、スロープ検波を行うことによって周波数−電圧変換を行うＦＶ変換回路８０４、所定周波数の信号を増幅するフィルタ増幅回路８０５、増幅回路８０６、スピーカ用増幅回路８０７、スピーカ回路８０８を備えている。
【０００４】
ＰＺＴ駆動回路８０２は、発振回路８０１で発生した信号により送信ＰＺＴを駆動する。受信ＰＺＴは脈波に対応する脈信号を受信し同調回路８０３に出力する。同調回路８０３は、受信ＰＺＴからの信号中の所定周波数の信号を増幅して、脈信号としてＦＶ変換回路８０４に出力する。ＦＶ変換回路８０４は、脈信号をＦＶ変換して周波数に対応する電圧の脈信号を出力する。フィルタ増幅回路８０５、増幅回路８０６、スピーカ用増幅回路８０７は、ＦＶ変換回路８０４からの脈信号を増幅し、スピーカ回路８０８に出力する。スピーカ回路８０８のスピーカ８０９からは脈波に対応する音が出力される。イヤホンジャック８１０にイヤホンを接続すればスピーカ８０９の代わりにイヤホンから脈波に対応する音が出力される。
【０００５】
【特許文献１】
特開２００１−８９３６号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、図８に示した脈波検出装置の同調回路８０３は、キャパシタＣ２１及びトランス型のインダクタＬ２から成る共振回路と電界効果トランジスタ（ＦＥＴ）とによって構成されている。
この脈波検出装置には間欠駆動する手段が全く無いが、仮にＱ６によって強制的に同調回路８０３を間欠駆動した場合、間欠駆動のオン／オフ時には、インダクタＬ２に流れる電流もオン／オフ制御されるため、インダクタＬ２によるスイッチングノイズが大きくなり、ノイズ特性が悪いという問題がある。
【０００７】
また、低電圧駆動化した場合、ダイナミックレンジが小さいためＳ／Ｎ比が低下しノイズ特性が悪いという課題がある。
また、インダクタＬ２のバイアス電流を下げると検出感度が低下するため、低消費化が困難であった。
また、インダクタＬ２として、トランス型コイルを使用しているため、小型化が困難という問題がある。
【０００８】
本発明は、脈波検出装置や同調回路において、ノイズ特性を向上させることを課題としている。
また、本発明は、脈波検出装置や同調回路において、低消費電力化を図ることを課題としている。
また、本発明は、脈波検出装置や同調回路において、小型化可能にすることを課題としている。
【０００９】
【課題を解決するための手段】
本発明によれば、脈波を検出して対応する脈信号を出力する信号検出手段と、前記信号検出手段からの信号の中の所定周波数の信号を増幅し出力する同調手段と、前記同調手段からの信号に基づいて脈波に関する脈波情報を取得する脈波情報取得手段とを有し、前記同調手段は、前記所定周波数の共振周波数を有する共振回路を構成するように並列接続されたインダクタ及びキャパシタと、前記インダクタに流れるインダクタ電流を供給するための電流可変手段と、前記電流可変手段へのバイアス電流を制御する制御手段とを備えて成り、前記制御手段は、前記電流可変手段のバイアス電流を増減制御することによって前記インダクタ電流を制御することを特徴とする脈波検出装置が提供される。制御手段は、電流可変手段のバイアス電流を制御することによってインダクタ電流を制御する。
【００１０】
ここで、前記信号検出手段を間欠的に駆動する間欠駆動手段を有し、前記制御手段は、前記信号検出手段に対する間欠駆動手段のオン／オフ制御に同期して前記電流可変手段のバイアス電流を制御するように構成してもよい。
また、前記制御手段は、前記間欠駆動手段が前記信号検出手段をオンにしたときに前記インダクタ電流が増加するように前記電流可変手段のバイアス電流を制御すると共に、前記間欠駆動手段が前記信号検出手段をオフにしたときに前記インダクタ電流が減少するように前記電流可変手段のバイアス電流を増減制御するように構成してもよい。
また、前記電流可変手段は、コレクタ及びエミッタが前記インダクタに直列接続されたカスコードトランジスタを有し、前記制御手段は、前記カスコードトランジスタのベースに直列接続された第１の抵抗及びスイッチの直列回路と、前記直列回路に並列接続され前記第１の抵抗よりも大きな抵抗値の第２の抵抗とを有し、前記スイッチを所定のタイミングで開閉制御することにより、前記インダクタ電流を増減制御するように構成してもよい。
【００１１】
また、前記制御手段は、前記間欠駆動手段が前記信号検出手段をオン状態にしたとき、前記スイッチを閉状態にすることによって前記第１、第２の抵抗を並列接続して前記インダクタ電流を増加させ、前記間欠駆動手段が前記信号検出手段をオフ状態にしたとき、前記スイッチを開状態にすることによって前記第１の抵抗を前記第２の抵抗から切り離して前記インダクタ電流を減少させるように構成してもよい。
また、前記同調手段の直後に設けられ、前記同調手段の出力信号を増幅する増幅手段を備えて成るように構成してもよい。
【００１２】
また、本発明によれば、入力信号中の所定周波数の信号を増幅し出力する同調回路において、前記所定周波数の共振周波数を有する共振回路を構成するように並列接続されたインダクタ及びキャパシタと、前記インダクタに流れるインダクタ電流を供給するための電流可変手段と、前記電流可変手段へのバイアス電流を制御する制御手段とを備えて成り、前記制御手段は前記電流可変手段のバイアス電流を制御することによって前記インダクタ電流を制御することを特徴とする同調回路が提供される。制御手段は電流可変手段のバイアス電流を制御することによってインダクタ電流を制御する。
【００１３】
ここで、前記電流可変手段は、コレクタ及びエミッタが前記インダクタに直列接続されたカスコードトランジスタを有し、前記制御手段は、前記カスコードトランジスタのベースに直列接続された第１の抵抗及びスイッチの直列回路と、前記直列回路に並列接続され前記第１の抵抗よりも大きな抵抗値の第２の抵抗とを有し、前記スイッチを所定のタイミングで開閉制御することによって前記カスコードトランジスタのバイアス電流を制御することにより、前記インダクタ電流を増減制御するように構成してもよい。
【００１４】
【発明の実施の形態】
図１は、本発明の実施の形態に係る脈波検出装置のブロック図である。また、図２は、図１に示したブロック図の詳細回路図であり、図１と同一部分には同一符号を付している。
図１及び図２において、脈波検出装置は、降圧回路１０１、発振回路１０２、ＰＺＴによって構成された超音波送信用圧電素子である送信ＰＺＴ１０３、ＰＺＴ駆動回路１０４、ＰＺＴによって構成された超音波受信用圧電素子である受信ＰＺＴ１０５、同調回路１０６、制御回路１０７、高周波（ＲＦ）増幅回路１０８、周波数−電圧（ＦＶ）変換回路１０９、直結型直流（ＤＣ）増幅回路１１０、複数のフィルタ増幅回路（第一フィルタ増幅回路１１１〜第五フィルタ増幅回路１１５）、複数の開閉スイッチ１１６〜１２０、複数の遅延回路（第一遅延回路１２１〜第五遅延回路１２５）、包絡線検波回路１２６、低周波（ＬＦ）増幅回路１２７、アナログ／デジタル（Ａ／Ｄ）変換回路１２８、脈拍数演算回路１２９、表示装置１３０を備えている。
【００１５】
尚、図１における開閉スイッチ１３１は、ＦＶ変換回路１０９の構成要素である。同調回路１０６及び高周波増幅回路１０８は高周波回路部を構成している。また、降圧回路１０１、発振回路１０２、送信ＰＺＴ１０３、ＰＺＴ駆動回路１０４、受信ＰＺＴ１０５、同調回路１０６、高周波増幅回路１０８、ＦＶ変換回路１０９及び直結型直流増幅回路１１０は、脈波を検出して対応する脈信号を出力する信号検出手段を構成し、制御回路１０７は前記信号検出手段を間欠的に駆動する間欠駆動手段を構成し、第一フィルタ増幅回路１１１〜第五フィルタ増幅回路１１５は前記信号検出手段からの信号のうちの所定帯域の信号を増幅する増幅手段を構成し、スイッチ１１６〜１２０は前記信号検出手段と前記増幅手段の間に設けられたスイッチ手段を構成し、制御回路１０７及び第一遅延回路１２１〜第五遅延回路１２５は前記スイッチ手段の開閉を制御する制御手段を構成し、包絡線検波回路１２６、低周波増幅回路１２７、Ａ／Ｄ変換回路１２８、脈拍数演算回路１２９及び表示装置１３０は、前記増幅回路からの信号に基づいて脈波に関する脈波情報を取得する脈波情報取得手段を構成している。
【００１６】
また、制御回路１０７は所定の制御信号を出力する制御部を構成し、第一遅延回路１２１〜第五遅延回路１２５は遅延手段を構成している。
また、降圧回路１０１、発振回路１０２、送信ＰＺＴ１０３及びＰＺＴ駆動回路１０４は、動脈に向けて超音波を発信する発信手段を構成し、受信ＰＺＴ１０５、同調回路１０６、高周波増幅回路１０８、ＦＶ変換回路１０９及び直結型直流増幅回路１１０は、前記発信手段から発信され前記動脈で反射された超音波を受信する受信手段を構成している。
【００１７】
降圧回路１０１は、電源電圧を所定電圧まで降圧して、発振回路１０２に供給する。発振回路１０２は、降圧回路１０１によって降圧された電源電圧で動作し、所定周波数（本実施の形態では９．６ＭＨｚ）の信号を連続的に発振して、ＰＺＴ駆動回路１０４に出力する。また、ＰＺＴ駆動回路１０４は、制御回路１０７からの制御信号Ｃ１によって間欠駆動されるものであり、発振回路１０２から受信した信号に基づいて９．６ＭＨｚの駆動信号により送信ＰＺＴ１０３を駆動する。このように、発振回路１０２を低電圧駆動すると共に連続的に発振させるように構成しているため、発振回路を高電圧で間欠的に発振させる従来の構成に比べて、発振回路の低消費電力化が可能になり又、安定した発振出力信号が得られるという効果がある。また、ＰＺＴ駆動回路１０４を間欠駆動することによって低消費電力化が図られる。
【００１８】
送信ＰＺＴ１０３は被測定者の身体（本実施の形態では手首）に装着されており、送信ＰＺＴ１０３は、前記駆動信号によって駆動されて、被測定者の手首の血管１００に向けて９．６ＭＨｚの超音波信号を送出する。
前記送信ＰＺＴ１０３から送信された超音波は、血管においてドップラ効果により血流速の変化に応じて、その周波数が変化して反射される。
受信ＰＺＴ１０５は、送信ＰＺＴ１０３の近傍で被測定者の身体（本実施の形態では手首）に装着されており、血管１００で反射した超音波を検出し、被測定者の脈波に対応する脈信号を出力する。
【００１９】
同調回路１０６は、受信ＰＺＴ１０５からの信号中の所定の周波数（本実施の形態では９．６ＭＨｚ）近傍の脈信号を抽出して高周波増幅回路１０８に出力する。同調回路１０６は、並列接続されたインダクタＬ１及びキャパシタＣ７、Ｃ３０（但し、Ｃ３０は共振周波数微調整用のキャパシタであり、製造時に必要に応じて適切な容量値のキャパシタが接続される）を有するＬＣ（並列共振型）同調回路であり又、トランジスタＴｒ２、Ｔｒ３によって構成されたカスコード型増幅回路を有するトランスレス型の同調回路である。このような構成とすることにより、インダクタＬ１としてチップ型のインダクタが使用可能になり、トランス型のインダクタを使用する必要がなくなるため、小型化が可能になる。
【００２０】
また、同調回路１０６は、カスコードトランジスタＴｒ３のベースに、制御回路１０７からの制御信号Ｃ１によって開閉制御されるスイッチ１３２と抵抗Ｒ５２よりも低抵抗値の抵抗Ｒ１３との直列回路と、抵抗Ｒ１３よりも高抵抗値の抵抗Ｒ５２とを並列接続した構成を有している。また、スイッチ１３２、抵抗Ｒ１３、Ｒ５２とともにカスコードトランジスタＴｒ３のバイアス電流を決定する抵抗であるＲ１４を有している。前記構成により、インダクタＬ１によるスイッチングノイズを抑制することができる。
制御回路１０７は、ＰＺＴ駆動回路１０４を間欠駆動すると共に、同調回路１０６、ＲＦ増幅回路１０８、ＦＶ変換回路１０９のスイッチ１３１、第一遅延回路１２１に制御信号を供給して、これらの構成要素を制御する。
【００２１】
高周波増幅回路１０８は、同調回路１０６からの脈信号を増幅し、ＦＶ変換回路１０９に出力する。高周波回路部をＬＣ同調回路１０６及び高周波増幅回路１０８によって構成することにより、ＬＣ同調回路１０６のインダクタＬ１に流れる電流を少なくすることによってＬＣ同調回路１０６の出力は低下するが、増幅回路１０８によって前記出力低下を補うことが可能になり、結果として、高出力を得ることが可能な成ると共に消費電力を低減することが可能になる。
【００２２】
ＦＶ変換回路１０９は、高周波増幅回路１０８からの脈信号をスロープ検波し、周波数シフト量に応じて電圧が変化する脈信号に変換して直結型直流増幅回路１１０に出力する。スロープ検波された脈信号は血流速に応じて数ｋＨｚの周波数成分をもつ。直流増幅回路１１０はＦＶ変換回路１０９からの脈信号を増幅して出力する。直流増幅回路１１０は、ＦＶ変換回路１０９からの信号を０ｄＢの増幅を行うボルテージホロワで、ＦＶ変換回路１０９からみた負荷が増幅回路１０９の入力抵抗のみとなるため、結合キャパシタＣ１１による応答時間の増加を防止することが可能になる。
【００２３】
直流増幅回路１１０から出力された脈信号は、第一遅延回路１２１によって開閉制御されるスイッチ１１６、所定のフィルタ特性を有する増幅回路である第一フィルタ増幅回路１１１、第二遅延回路１２２によって開閉制御されるスイッチ１１７、所定のフィルタ特性を有する増幅回路である第二フィルタ増幅回路１１２、第三遅延回路１２３によって開閉制御されるスイッチ１１８、所定のフィルタ特性を有する増幅回路である第三フィルタ増幅回路１１３、第四遅延回路１２４によって開閉制御されるスイッチ１１９、所定のフィルタ特性を有する増幅回路である第四フィルタ増幅回路１１４、第五遅延回路１２５によって開閉制御されるスイッチ１２０、所定のフィルタ特性を有する増幅回路である第五フィルタ増幅回路１１５を介して、脈信号として包絡線検波回路１２６に出力される。尚、第一遅延回路１２１〜第五遅延回路１２５の制御によって行われるスイッチ１１６〜１２０の開閉は後述するタイミングで行われる。
【００２４】
包絡線検波回路１２６は、第五フィルタ増幅回路１１５からの脈信号の包絡線検波を行って、脈信号として出力する。低周波増幅回路１２７は、包絡線検波回路１２６からの脈信号を増幅した脈信号をＡ／Ｄ変換回路１２８に出力する。Ａ／Ｄ変換回路１２８は、増幅回路１２７からのアナログ脈信号をデジタル信号に変換して、デジタル形式の脈信号を脈拍数演算回路１２９に出力する。
【００２５】
脈拍数演算回路１２９は、Ａ／Ｄ変換回路１２８からのデジタル脈信号のフーリエ変換処理等の公知の処理を行うことにより、脈拍数を算出する。前記脈拍数は表示装置１３０で表示される。
図３は、図１及び図２に示した脈波検出装置の動作を示すタイミング図であり、図１及び図２と同一部分には同一符号を付している。また、図４及び図５は本実施の形態に係る脈波検出装置の動作を説明するための特性図であり又、図６及び図７は本実施の形態に係る脈波検出装置の動作を説明するためのタイミング図である。
【００２６】
以下、図１〜図７を用いて、本実施の形態に係る脈波検出装置及び同調回路の動作を説明する。
先ず、時刻Ｔ１において制御回路１０７が制御信号Ｃ１を出力すると、制御信号Ｃ１は制御端子ＣＴＬ１０、１５、１６、２０に供給される。制御信号Ｃ１の立ち上がりが間欠駆動の開始（オン）となる。
ＰＺＴ駆動回路１０４は制御信号Ｃ１による間欠駆動開始時から動作状態となり、送信ＰＺＴ１０３に所定周波数（本実施の形態では９．６ＭＨｚ）の信号を供給する。これにより、送信ＰＺＴ１０３からは血管１００に対して超音波信号が放射され、血管１００で反射した超音波信号が脈信号として受信ＰＺＴ１０５で検出される。
【００２７】
一方、同調回路１０６のスイッチ１３２は、制御信号Ｃ１に応答して（即ち、間欠動作オンにより）閉状態となり、これによって同調回路１０６が動作を開始する。同調回路１０６は、インダクタＬ１、キャパシタＣ７、Ｃ３０によって定まる共振周波数近傍の信号のみを増幅して出力する。
尚、制御信号Ｃ１が停止状態（即ち、間欠動作のオフ）になると、スイッチ１３２がオフ状態となって、トランジスタＴｒ３のコレクタ電流（即ち、インダクタＬ１に流れる電流）を低下させて、間欠動作オフ時における消費電力を低減する。
【００２８】
高周波増幅回路１０８は、制御信号Ｃ１に応答して（即ち、間欠動作オンにより）動作状態となり、同調回路１０６からの脈信号を増幅して出力する。
図４に示すように、カスコードトランジスタＴｒ３のバイアス抵抗の増加にともなって、カスコードトランジスタＴｒ３のコレクタ電流、即ち、インダクタＬ１に流れるインダクタ電流は減少し又、図５に示すように利得も減少する。しかしながら、同調回路１０６の後段に高周波増幅回路１０８を設け、高周波増幅回路１０８によって同調回路１０６の出力信号を増幅するようにしているため、インダクタＬ１に流れる電流を小さく抑えることが可能になり、低消費電力化が可能になる。
【００２９】
ＦＶ変換回路１０９のスイッチ１３１は制御信号Ｃ１に応答して（即ち、間欠動作オンにより）閉状態となり、一方、スイッチ１３１は制御信号Ｃ１停止時（即ち、間欠動作のオフ時）には開状態となってキャパシタＣ１０は間欠動作停止（オフ）直前の電圧を保持する。
図６はスイッチ１３１を開閉制御することによってノイズが低減される様子を示すタイミング図であり、同図（ａ）はスイッチ１３１をオン／オフ制御しない場合のタイミング図で、同図（ｂ）は本実施の形態のようにスイッチ１３１をオン／オフ制御した場合のタイミング図である。
【００３０】
仮に、スイッチ１３１を設けない場合には、間欠動作終了（オフ）時にキャパシタＣ１０にチャージした電荷が抵抗Ｒ１７で放電されるため、図６（ａ）に示すように、ＦＶ変換回路１０９の出力信号Ｊや第一フィルタ増幅回路１１１の出力信号Ｓ１に大きなノイズが含まれるが、本実施の形態のようにスイッチ１３１を設けてオン／オフ制御することにより、間欠動作オフ時にキャパシタＣ１０にチャージした電荷が抵抗Ｒ１７で放電されずに保持されるため、図６（ｂ）に示すように、信号Ｊや信号Ｓ１中のノイズが低減される。
【００３１】
時刻Ｔ２において、第一遅延回路１２１は、予め定めた所定時間だけ制御信号Ｃ１を遅延させた制御信号Ｃ２を制御端子ＣＴＬ３０に出力すると共に、制御信号Ｃ１を第二遅延回路１２２に出力する。スイッチ１１６は制御信号Ｃ２に応答して閉状態になる。第一フィルタ増幅回路１１１は、スイッチ１１６を介して入力された直結型直流増幅回路１１０からの信号の中の所定周波数域の信号を増幅し、脈信号Ｓ１を出力する。このように、間欠駆動におけるオン動作時刻Ｔ１から所定時間遅延させた後の時刻Ｔ２にスイッチ１１６を閉状態に制御しているため、脈信号Ｓ１には、時刻Ｔ１において発生するスイッチングノイズが含まれず、図３の様に低ノイズ化が可能になる。
【００３２】
図７はＦＶ変換回路１０９と第一フィルタ増幅回路１１１との間に直結型直流増幅回路１１０を設けることによる効果を示すタイミング図であり、同図（ａ）は増幅回路１１０を設けずにＦＶ変換回路１０９と第一フィルタ増幅回路１１１を直結した場合のタイミング図で、同図（ｂ）は本実施の形態のように増幅回路１１０を設けた場合のタイミング図である。
仮に、増幅回路１１０を設けない場合には、結合コンデンサＣ１１のために第一フィルタ増幅回路１１１の出力信号Ｓ１の過渡応答が図７（ａ）に示すように長時間（同図では４ｍｓｅｃ）かかっているのに対して、本実施の形態のように増幅回路１１０を設けることにより、結合コンデンサＣ１１の負荷がなくなったために、応答速度が短時間に改善している。これにより、間欠駆動のオン時間を短くすることが可能になり、低消費電力化を図り得る。
【００３３】
次に、時刻Ｔ３において、第二遅延回路１２２は、予め定めた所定時間だけ制御信号Ｃ１を遅延させた制御信号Ｃ３を制御端子ＣＴＬ４０に出力すると共に、制御信号Ｃ１を第三遅延回路１２３に出力する。スイッチ１１７は制御信号Ｃ３に応答して閉状態になる。第二フィルタ増幅回路１１２は、スイッチ１１７を介して入力された第一フィルタ増幅回路１１１からの信号の中の所定周波数域の信号を増幅し、脈信号Ｓ２を出力する。このように、前段のスイッチ１１６のオン動作時刻Ｔ２から所定時間遅延させた後の時刻Ｔ３にスイッチ１１７を閉状態に制御しているため、脈信号Ｓ２には、時刻Ｔ２において発生するスイッチングノイズが含まれず、図３の様に低ノイズ化が可能になる。
【００３４】
次に、時刻Ｔ４において、第三遅延回路１２３は、予め定めた所定時間だけ制御信号Ｃ１を遅延させた制御信号Ｃ４を制御端子ＣＴＬ５０に出力すると共に、制御信号Ｃ１を第四遅延回路１２４に出力する。スイッチ１１８は制御信号Ｃ４に応答して閉状態になる。第三フィルタ増幅回路１１３は、スイッチ１１８を介して入力された第二フィルタ増幅回路１１２からの信号の中の所定周波数域の信号を増幅し、脈信号Ｓ３を出力する。このように、前段のスイッチ１１７のオン動作時刻Ｔ３から所定時間遅延させた後の時刻Ｔ４にスイッチ１１８を閉状態に制御しているため、脈信号Ｓ３には、時刻Ｔ３において発生するスイッチングノイズが含まれず、図３の様に低ノイズ化が可能になる。
【００３５】
次に、時刻Ｔ５において、第四遅延回路１２４は、予め定めた所定時間だけ制御信号Ｃ１を遅延させた制御信号Ｃ５を制御端子ＣＴＬ６０に出力すると共に、制御信号Ｃ１を第五遅延回路１２５に出力する。スイッチ１１９は制御信号Ｃ５に応答して閉状態になる。第四フィルタ増幅回路１１４は、スイッチ１１９を介して入力された第三フィルタ増幅回路１１３からの信号の中の所定周波数域の信号を増幅し、脈信号Ｓ４を出力する。このように、前段のスイッチ１１８のオン動作時刻Ｔ４から所定時間遅延させた後の時刻Ｔ５にスイッチ１１９を閉状態に制御しているため、脈信号Ｓ４には、時刻Ｔ４において発生するスイッチングノイズが含まれず、低ノイズ化が可能になる。
【００３６】
次に、第五遅延回路１２５は、予め定めた所定時間だけ制御信号Ｃ１を遅延させた制御信号Ｃ５を制御端子ＣＴＬ７０に出力する。本実施の形態では、第五遅延回路１２５に予め設定された遅延時間は第四遅延回路１２４の遅延時間と同一に設定されているため、第五遅延回路１２５からは、第四遅延回路１２４と同様に、時刻Ｔ５に制御信号Ｃ５が出力される。スイッチ１１２０は制御信号Ｃ５に応答して閉状態になる。第五フィルタ増幅回路１１５は、スイッチ１２０を介して入力された第四フィルタ増幅回路１１４からの信号の中の所定周波数域の信号を増幅し、脈信号を出力する。本実施の形態では、第五フィルタ増幅回路１１５をボルテージホロワを用いて構成しているため、スイッチ１２０をスイッチ１１９と同一のタイミングで閉状態にしても、スイッチ１１９によるスイッチングノイズの影響は少ないが、第五フィルタ増幅回路１１５が高増幅率の増幅回路で構成する場合には、前段のスイッチ１１９のオン動作時刻から所定時間遅延させた後にスイッチ１２０を閉状態に制御すれば、前記脈信号にはスイッチ１１９によるスイッチングノイズが含まれず、低ノイズ化が可能になる。
【００３７】
第五フィルタ増幅回路１１５から出力された脈信号は、２倍波整流回路を有する包絡線検波回路１２６で検波された後、低周波増幅回路１２７で増幅され、アナログの脈信号Ｓ５として出力される。
Ａ／Ｄ変換回路１２８は、脈信号Ｓ５をアナログ信号からデジタル信号に変換した後、脈拍数演算回路１２９に出力する。脈拍数演算回路１２９は、デジタルの脈信号に基づいて脈拍数を算出する。脈拍数演算回路１２９は表示装置１３０で表示される。
前記動作は時刻Ｔ６までの間に行われる。時刻Ｔ６以後に所定時間幅の間欠動作オフ時間が経過すると、間欠駆動の１周期が終了する。以後、所定周期で前記動作（間欠動作）を行うことにより、被測定者の脈拍数等の脈波情報を取得する。
【００３８】
以上述べたように、本実施の形態に係る脈波検出装置は、脈波を検出して対応する脈信号を出力する信号検出手段（降圧回路１０１、発振回路１０２、送信ＰＺＴ１０３、ＰＺＴ駆動回路１０４、受信ＰＺＴ１０５、同調回路１０６、高周波増幅回路１０８、ＦＶ変換回路１０９及び直結型直流増幅回路１１０）と、前記信号検出手段からの信号の中の所定周波数の信号を増幅し出力する同調手段（同調回路１０６）と、前記同調手段からの信号に基づいて脈波に関する脈波情報を取得する脈波情報取得手段（包絡線検波回路１２６、低周波増幅回路１２７、Ａ／Ｄ変換回路１２８、脈拍数演算回路１２９及び表示装置１３０）とを有し、前記同調手段は、前記所定周波数の共振周波数を有する共振回路を構成するように並列接続されたインダクタＬ１及びキャパシタＣ７、Ｃ３０と、インダクタＬ１に流れるインダクタ電流を供給するための電流可変手段（トランジスタＴｒ２、Ｔｒ３）と、前記電流可変手段へのバイアス電流を制御する制御手段（制御回路１０７、抵抗Ｒ１３、Ｒ１４、Ｒ５２、スイッチ１３２）とを備えて成り、前記制御手段は前記電流可変手段のバイアス電流を制御することによって前記インダクタ電流を増減制御することを特徴としている。前記制御手段は前記電流可変手段のバイアス電流を制御することによって、前記インダクタ電流を、前記共振回路が所定のゲインを有するような大きな電流値と、前記共振回路のゲインには関係なく消費電力を抑えるための小さな電流値とに増減制御する。したがって、低ノイズ化が可能になり、ノイズ特性を向上させることが可能になる。また、低消費電力化を図ることが可能になる。また、トランス型のインダクタを使用する必要がないため、小型化が可能になる。
【００３９】
ここで、本実施の形態においては、前記信号検出手段を間欠的に駆動する間欠駆動手段（制御回路１０７）を有し、前記制御手段は、前記信号検出手段に対する間欠駆動手段のオン／オフ制御に同期して前記電流可変手段のバイアス電流を増減制御するように構成している。
また、前記制御手段は、前記間欠駆動手段が前記信号検出手段をオンにしたときに大きな前記インダクタ電流が流れるように前記電流可変手段のバイアス電流を制御すると共に、前記間欠駆動手段が前記信号検出手段をオフにしたときに前記電流よりも小さな前記インダクタ電流が流れるように前記電流可変手段のバイアス電流を制御するように構成している。
【００４０】
また、前記電流可変手段は、コレクタ及びエミッタがインダクタＬ１に直列接続されたカスコードトランジスタＴｒ３を有し、前記制御手段は、カスコードトランジスタＴｒ３のベースに直列接続された第１の抵抗Ｒ１３及びスイッチ１３２の直列回路と、前記直列回路に並列接続され第１の抵抗Ｒ１３よりも大きな抵抗値の第２の抵抗Ｒ５２とを有し、スイッチ１３２を所定のタイミングで開閉制御することにより、前記インダクタ電流を増減制御するように構成している。
【００４１】
前記制御手段は、前記間欠駆動手段が前記信号検出手段をオン状態にしたとき、スイッチ１３２を閉状態にすることによって前記第１、第２の抵抗Ｒ１３、Ｒ５２を並列接続して前記インダクタ電流を増加させ、前記間欠駆動手段が前記信号検出手段をオフ状態にしたとき、スイッチ１３２を開状態にすることによって前記第１の抵抗Ｒ１３を第２の抵抗Ｒ５２から切り離して小さなインダクタ電流を流すように構成している。
また、前記同調手段の直後に設けられ、前記同調手段の出力信号を増幅する増幅手段（増幅回路１０８）を備えている。
【００４２】
また、本実施の形態に係る同調回路は、入力信号中の所定周波数の信号を増幅し出力する同調回路において、前記所定周波数の共振周波数を有する共振回路を構成するように並列接続されたインダクタＬ１及びキャパシタＣ７、Ｃ３０と、インダクタＬ１に流れるインダクタ電流を供給するための電流可変手段（トランジスタＴｒ２、Ｔｒ３）と、前記電流可変手段へのバイアス電流を制御する制御手段（制御回路１０７、抵抗Ｒ１３、Ｒ１４、Ｒ５２、スイッチ１３２）とを備えて成り、前記制御手段は前記電流可変手段のバイアス電流を増減制御することによって前記インダクタ電流を制御することを特徴としている。したがって、低ノイズ化が可能になり、ノイズ特性の向上や低消費電力化を図ることが可能になる。また、トランス型のインダクタを使用する必要がないため、小型化が可能になる。
【００４３】
また、前記電流可変手段は、コレクタ及びエミッタがインダクタＬ１に直列接続されたカスコードトランジスタＴｒ３を有し、前記制御手段は、カスコードトランジスタＴｒ３のベースに直列接続された第１の抵抗Ｒ１３及びスイッチ１３２の直列回路と、前記直列回路に並列接続され第１の抵抗Ｒ１３よりも大きな抵抗値の第２の抵抗Ｒ５２とを有し、スイッチ１３２を所定のタイミングで開閉制御することによって前記カスコードトランジスタのバイアス電流を制御することにより、前記インダクタ電流を増減制御するように構成している。
【００４４】
尚、本実施の形態では、同調回路１０６とＦＶ変換回路１０９との間に高周波増幅回路１０８を設ける構成としたが、高周波増幅回路１０８を設けなくとも必要なレベルの脈信号が得られる場合には、高周波増幅回路１０８を除去して、同調回路１０６とＦＶ変換回路１０９を直結するような構成にすることも可能である。
【００４５】
また、本実施の形態では、圧電素子を用いたドップラー方式の脈波検出装置の例で説明したが、光電センサを使用した光方式等の他の方式の脈波検出装置にも適用可能である。
また、加速度センサを使用して、被測定者の運動ノイズを低減するように構成することも可能である。
また、同調回路１０６は間欠駆動型の脈波検出装置に適しているが、他の電子機器にも適用することが可能であり、間欠駆動型電子機器用同調回路として、各種の間欠駆動型電子機器により適している。
【００４６】
【発明の効果】
本発明に係る脈波検出装置は、ノイズ特性を向上させることが可能になる。また、低消費電力化や小型化を図ることが可能になる。
本発明に係る同調回路によれば、ノイズ特性を向上させることが可能になる。また、電子機器を低消費電力化や小型化することが可能になる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る脈波検出装置のブロック図である。
【図２】図１の脈波検出装置の詳細回路図である。
【図３】本発明の実施の形態に係る脈波検出装置のタイミング図である。
【図４】本発明の実施の形態に係る脈波検出装置の特性図である。
【図５】本発明の実施の形態に係る脈波検出装置の特性図である。
【図６】本発明の実施の形態に係る脈波検出装置のタイミング図である。
【図７】本発明の実施の形態に係る脈波検出装置のタイミング図である。
【図８】従来の脈波検出装置の詳細回路図である。
【符号の説明】
１０１・・・信号検出手段及び発信手段を構成する降圧手段としての降圧回路
１０２・・・信号検出手段及び発信手段を構成する信号生成手段としての発振回路
１０３・・・信号検出手段及び発信手段を構成する信号送信手段としての送信ＰＺＴ
１０４・・・信号検出手段及び発信手段を構成するＰＺＴ駆動手段としてのＰＺＴ駆動回路
１０５・・・信号検出手段及び受信手段を構成する信号受信手段としての受信ＰＺＴ
１０６・・・信号検出手段及び受信手段を構成する同調手段としての同調回路１０６
１０７・・・間欠駆動手段及び制御手段を構成する制御回路
１０８・・・信号検出手段及び受信手段を構成する高周波増幅手段としての高周波増幅回路
１０９・・・信号検出手段及び受信手段を構成するＦＶ変換手段としてのＦＶ変換回路
１１０・・・信号検出手段及び受信手段を構成する直結型増幅手段としての直結型直流増幅回路
１１１〜１１５・・・増幅手段としてのフィルタ増幅回路
１１６〜１２０、１３１・・・スイッチ手段としてのスイッチ
１２１〜１２５・・・遅延手段としての遅延回路
１２６・・・脈波情報取得手段を構成する検波手段としての包絡線検波回路
１２７・・・脈波情報取得手段を構成する低周波増幅手段としての低周波増幅回路
１２８・・・脈波情報取得手段を構成するＡ／Ｄ変換手段としてのＡ／Ｄ変換回路
１２９・・・脈波情報取得手段を構成する演算手段としての脈拍数演算回路
１３０・・・脈波情報取得手段を構成する表示手段としての表示装置
１３２・・・制御手段を構成するスイッチ手段としてのスイッチ
Ｒ１３・・・制御手段を構成する第１の抵抗
Ｒ１４・・・制御手段を構成する抵抗
Ｒ５２・・・制御手段を構成する第２の抵抗
Ｔｒ２・・・電流可変手段を構成するトランジスタ
Ｔｒ３・・・電流可変手段を構成するカスコードトランジスタ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a pulse wave detection device which is intermittently driven and has a function of detecting a pulse wave of a subject, and a tuning circuit suitable for the pulse wave detection device.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, in a portable electronic device such as a pulse wave detecting device, an intermittent driving method for intermittently driving at least some components of the device has been adopted in order to reduce power consumption.
For example, Patent Literature 1 discloses an intermittently driven pulse wave detection device using an ultrasonic Doppler signal. By intermittently operating at least some of the components such as the ultrasonic transmission circuit and the ultrasonic reception circuit, power consumption can be reduced as compared with a pulse wave detection device that is constantly driven.
[0003]
As a specific configuration example of the pulse wave detection device, there is an ultrasonic Doppler type pulse wave detection device manufactured by PARKS Medical Electronics shown in FIG.
In FIG. 8, a pulse wave detection device includes an oscillation circuit 801 that generates a signal of a predetermined frequency, a PZT driving circuit 802 that drives a transmitting piezoelectric element (transmitting PZT), and a signal from a receiving piezoelectric element (receiving PZT). A tuning circuit 803 for amplifying a signal of a predetermined frequency, an FV conversion circuit 804 for performing frequency-voltage conversion by performing slope detection, a filter amplifier circuit 805 for amplifying a signal of a predetermined frequency, an amplifier circuit 806, an amplifier circuit for speaker 807, A speaker circuit 808 is provided.
[0004]
The PZT driving circuit 802 drives the transmission PZT by a signal generated by the oscillation circuit 801. The reception PZT receives a pulse signal corresponding to the pulse wave and outputs it to the tuning circuit 803. The tuning circuit 803 amplifies a signal of a predetermined frequency in the signal from the received PZT, and outputs the amplified signal to the FV conversion circuit 804 as a pulse signal. The FV conversion circuit 804 performs FV conversion on the pulse signal and outputs a pulse signal of a voltage corresponding to the frequency. The filter amplification circuit 805, the amplification circuit 806, and the speaker amplification circuit 807 amplify the pulse signal from the FV conversion circuit 804 and output the amplified pulse signal to the speaker circuit 808. A sound corresponding to the pulse wave is output from the speaker 809 of the speaker circuit 808. If an earphone is connected to the earphone jack 810, a sound corresponding to the pulse wave is output from the earphone instead of the speaker 809.
[0005]
[Patent Document 1]
JP 2001-8936 A
[0006]
[Problems to be solved by the invention]
However, the tuning circuit 803 of the pulse wave detection device shown in FIG. 8 includes a resonance circuit including the capacitor C21 and the transformer-type inductor L2, and a field effect transistor (FET).
Although this pulse wave detecting device has no means for intermittent driving, if the tuning circuit 803 is forcibly driven intermittently by Q6, the current flowing through the inductor L2 is also on / off controlled when the intermittent driving is turned on / off. Therefore, there is a problem that switching noise due to the inductor L2 increases and noise characteristics are poor.
[0007]
In addition, when driving at a low voltage, there is a problem that the S / N ratio is reduced due to a small dynamic range and noise characteristics are poor.
In addition, when the bias current of the inductor L2 is reduced, the detection sensitivity is reduced, so that it is difficult to reduce power consumption.
Further, since a transformer type coil is used as the inductor L2, there is a problem that downsizing is difficult.
[0008]
An object of the present invention is to improve noise characteristics in a pulse wave detection device and a tuning circuit.
Another object of the present invention is to reduce power consumption in a pulse wave detection device and a tuning circuit.
Another object of the present invention is to make it possible to reduce the size of a pulse wave detection device and a tuning circuit.
[0009]
[Means for Solving the Problems]
According to the present invention, signal detecting means for detecting a pulse wave and outputting a corresponding pulse signal, tuning means for amplifying and outputting a signal of a predetermined frequency in the signal from the signal detecting means, and tuning means Pulse wave information acquisition means for acquiring pulse wave information on the pulse wave based on the signal from the, the tuning means, the inductor connected in parallel to form a resonance circuit having a resonance frequency of the predetermined frequency And a capacitor, a current variable means for supplying an inductor current flowing through the inductor, and a control means for controlling a bias current to the current variable means, wherein the control means includes a bias of the current variable means. A pulse wave detection device is provided, wherein the inductor current is controlled by increasing and decreasing the current. The control means controls the inductor current by controlling the bias current of the current variable means.
[0010]
Here, an intermittent drive unit for intermittently driving the signal detection unit is provided, and the control unit adjusts a bias current of the current variable unit in synchronization with on / off control of the intermittent drive unit for the signal detection unit. You may comprise so that it may control.
The control means controls a bias current of the current variable means so that the inductor current increases when the intermittent drive means turns on the signal detection means, and the intermittent drive means controls the signal detection. The bias current of the current varying means may be controlled to increase or decrease so that the inductor current decreases when the means is turned off.
Further, the current varying means includes a cascode transistor having a collector and an emitter connected in series to the inductor, and the control means includes a series circuit of a first resistor and a switch connected in series to a base of the cascode transistor. A second resistor having a larger resistance value than the first resistor and connected in parallel to the series circuit, and controlling the opening and closing of the switch at a predetermined timing to control the increase and decrease of the inductor current. You may comprise.
[0011]
When the intermittent drive unit turns on the signal detection unit, the control unit closes the switch to connect the first and second resistors in parallel to increase the inductor current. When the intermittent drive unit turns off the signal detection unit, the switch is opened to disconnect the first resistor from the second resistor and reduce the inductor current. May be.
Further, it may be configured to include an amplifying means provided immediately after the tuning means and amplifying an output signal of the tuning means.
[0012]
Further, according to the present invention, in a tuning circuit for amplifying and outputting a signal of a predetermined frequency in an input signal, an inductor and a capacitor connected in parallel to form a resonance circuit having a resonance frequency of the predetermined frequency; A current variable means for supplying an inductor current flowing through the inductor, and a control means for controlling a bias current to the current variable means, wherein the control means controls a bias current of the current variable means. A tuning circuit is provided for controlling the inductor current. The control means controls the inductor current by controlling the bias current of the current variable means.
[0013]
Here, the current varying means includes a cascode transistor having a collector and an emitter connected in series to the inductor, and the control means includes a series circuit of a first resistor and a switch connected in series to a base of the cascode transistor. And a second resistor connected in parallel to the series circuit and having a larger resistance value than the first resistor, and controls the bias current of the cascode transistor by opening and closing the switch at a predetermined timing. Thereby, the inductor current may be controlled to increase or decrease.
[0014]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 1 is a block diagram of a pulse wave detection device according to an embodiment of the present invention. FIG. 2 is a detailed circuit diagram of the block diagram shown in FIG. 1, and the same parts as those in FIG. 1 are denoted by the same reference numerals.
1 and 2, a pulse wave detecting device includes a step-down circuit 101, an oscillation circuit 102, a transmission PZT 103 which is a piezoelectric element for ultrasonic transmission constituted by PZT, a PZT driving circuit 104, and an ultrasonic reception constituted by PZT. PZT 105 as a piezoelectric element for use, tuning circuit 106, control circuit 107, high frequency (RF) amplifier circuit 108, frequency-voltage (FV) conversion circuit 109, direct connection type direct current (DC) amplifier circuit 110, a plurality of filter amplifier circuits ( A first filter amplifier circuit 111 to a fifth filter amplifier circuit 115), a plurality of open / close switches 116 to 120, a plurality of delay circuits (first delay circuit 121 to fifth delay circuit 125), an envelope detection circuit 126, a low frequency ( LF) amplification circuit 127, analog / digital (A / D) conversion circuit 128, pulse rate calculation circuit 129, display device 130 It is provided.
[0015]
The open / close switch 131 in FIG. 1 is a component of the FV conversion circuit 109. The tuning circuit 106 and the high-frequency amplifier 108 constitute a high-frequency circuit unit. Further, the step-down circuit 101, the oscillation circuit 102, the transmission PZT 103, the PZT driving circuit 104, the reception PZT 105, the tuning circuit 106, the high-frequency amplification circuit 108, the FV conversion circuit 109, and the direct-coupled DC amplification circuit 110 detect and respond to a pulse wave. The control circuit 107 constitutes an intermittent driving means for intermittently driving the signal detecting means, and the first to fifth filter amplifying circuits 111 to 115 include the signal detecting means. Amplifying means for amplifying a signal of a predetermined band out of the signals from the detecting means, switches 116 to 120 constitute switching means provided between the signal detecting means and the amplifying means, and control circuit 107 and The first delay circuit 121 to the fifth delay circuit 125 constitute control means for controlling the opening and closing of the switch means, and the envelope detection circuit 12 , The low-frequency amplification circuit 127, the A / D conversion circuit 128, the pulse rate calculation circuit 129, and the display device 130 constitute a pulse wave information acquisition unit that acquires pulse wave information on a pulse wave based on a signal from the amplification circuit. are doing.
[0016]
Further, the control circuit 107 constitutes a control unit for outputting a predetermined control signal, and the first to fifth delay circuits 121 to 125 constitute delay means.
The step-down circuit 101, the oscillation circuit 102, the transmission PZT 103, and the PZT drive circuit 104 constitute a transmission unit that transmits an ultrasonic wave toward an artery. The reception PZT 105, the tuning circuit 106, the high-frequency amplification circuit 108, and the FV conversion circuit 109 The direct-coupled DC amplifier circuit 110 constitutes a receiving unit that receives the ultrasonic wave transmitted from the transmitting unit and reflected by the artery.
[0017]
The step-down circuit 101 steps down the power supply voltage to a predetermined voltage and supplies it to the oscillation circuit 102. The oscillation circuit 102 operates with the power supply voltage stepped down by the step-down circuit 101, continuously oscillates a signal of a predetermined frequency (9.6 MHz in this embodiment), and outputs the signal to the PZT drive circuit 104. The PZT drive circuit 104 is intermittently driven by a control signal C1 from the control circuit 107, and drives the transmission PZT 103 with a 9.6 MHz drive signal based on a signal received from the oscillation circuit 102. As described above, since the oscillation circuit 102 is driven at a low voltage and continuously oscillates, the power consumption of the oscillation circuit is lower than that of the conventional configuration in which the oscillation circuit is intermittently oscillated at a high voltage. And a stable oscillation output signal can be obtained. Further, low power consumption can be achieved by intermittently driving the PZT drive circuit 104.
[0018]
The transmission PZT 103 is mounted on the body of the subject (wrist in the present embodiment), and the transmission PZT 103 is driven by the drive signal and is directed to the blood vessel 100 on the wrist of the subject at a frequency exceeding 9.6 MHz. Transmits sound wave signals.
The frequency of the ultrasonic wave transmitted from the transmission PZT 103 changes in accordance with the change in the blood flow velocity due to the Doppler effect in the blood vessel, and is reflected.
The receiving PZT 105 is attached to the body of the subject (wrist in the present embodiment) near the transmitting PZT 103, detects the ultrasonic wave reflected by the blood vessel 100, and outputs a pulse signal corresponding to the pulse wave of the subject. Is output.
[0019]
The tuning circuit 106 extracts a pulse signal near a predetermined frequency (9.6 MHz in the present embodiment) from the signal from the reception PZT 105 and outputs the pulse signal to the high-frequency amplifier circuit 108. The tuning circuit 106 includes an inductor L1 and capacitors C7 and C30 connected in parallel (however, C30 is a capacitor for fine-tuning the resonance frequency, and a capacitor having an appropriate capacitance value is connected as needed during manufacturing). It is an LC (parallel resonance type) tuning circuit and a transformerless tuning circuit having a cascode type amplifier circuit constituted by transistors Tr2 and Tr3. With such a configuration, a chip-type inductor can be used as the inductor L1, and it is not necessary to use a transformer-type inductor, so that downsizing can be achieved.
[0020]
In addition, the tuning circuit 106 includes, on the base of the cascode transistor Tr3, a series circuit of a switch 132 controlled to be opened and closed by a control signal C1 from the control circuit 107 and a resistor R13 having a resistance lower than the resistor R52, and a resistor R13. It has a configuration in which a resistor R52 having a high resistance value is connected in parallel. The switch 132, the resistors R13 and R52, and the resistor R14 that determines the bias current of the cascode transistor Tr3 are provided. With the above configuration, switching noise due to the inductor L1 can be suppressed.
The control circuit 107 intermittently drives the PZT drive circuit 104 and supplies control signals to the tuning circuit 106, the RF amplification circuit 108, the switch 131 of the FV conversion circuit 109, and the first delay circuit 121, and these components are used. Control.
[0021]
The high-frequency amplifier 108 amplifies the pulse signal from the tuning circuit 106 and outputs the amplified pulse signal to the FV converter 109. By configuring the high-frequency circuit unit with the LC tuning circuit 106 and the high-frequency amplifier circuit 108, the output of the LC tuning circuit 106 is reduced by reducing the current flowing through the inductor L1 of the LC tuning circuit 106. It is possible to compensate for a decrease in output, and as a result, it is possible to obtain a high output and to reduce power consumption.
[0022]
The FV conversion circuit 109 slope-detects the pulse signal from the high-frequency amplification circuit 108, converts the pulse signal into a pulse signal whose voltage changes according to the amount of frequency shift, and outputs the pulse signal to the direct connection type DC amplification circuit 110. The pulse signal detected by the slope detection has a frequency component of several kHz according to the blood flow velocity. The DC amplification circuit 110 amplifies and outputs the pulse signal from the FV conversion circuit 109. The DC amplification circuit 110 is a voltage follower that amplifies the signal from the FV conversion circuit 109 by 0 dB. Since the load viewed from the FV conversion circuit 109 is only the input resistance of the amplification circuit 109, the response time of the coupling capacitor C11 is reduced. An increase can be prevented.
[0023]
The pulse signal output from the DC amplification circuit 110 is opened and closed by a switch 116 controlled by a first delay circuit 121, a first filter amplification circuit 111 which is an amplification circuit having predetermined filter characteristics, and a second delay circuit 122. Switch 117, a second filter amplifier circuit 112 which is an amplifier circuit having predetermined filter characteristics, a switch 118 which is opened and closed by a third delay circuit 123, a third filter amplifier circuit which is an amplifier circuit having predetermined filter characteristics 113, a switch 119 controlled to be opened and closed by a fourth delay circuit 124, a fourth filter amplifier circuit 114 which is an amplifier circuit having a predetermined filter characteristic, a switch 120 controlled to be opened and closed by a fifth delay circuit 125, and a predetermined filter characteristic. Through a fifth filter amplifier circuit 115 which is an amplifier circuit having Is output to an envelope detection circuit 126 as a pulse signal. The opening and closing of the switches 116 to 120 under the control of the first to fifth delay circuits 121 to 125 are performed at the timing described later.
[0024]
The envelope detection circuit 126 performs envelope detection of the pulse signal from the fifth filter amplification circuit 115 and outputs the pulse signal as a pulse signal. The low frequency amplifying circuit 127 outputs a pulse signal obtained by amplifying the pulse signal from the envelope detection circuit 126 to the A / D conversion circuit 128. The A / D conversion circuit 128 converts the analog pulse signal from the amplifier circuit 127 into a digital signal, and outputs a digital pulse signal to the pulse rate calculation circuit 129.
[0025]
The pulse rate calculation circuit 129 calculates the pulse rate by performing known processing such as Fourier transform processing of the digital pulse signal from the A / D conversion circuit 128. The pulse rate is displayed on the display device 130.
FIG. 3 is a timing chart showing the operation of the pulse wave detecting device shown in FIGS. 1 and 2, and the same parts as those in FIGS. 1 and 2 are denoted by the same reference numerals. 4 and 5 are characteristic diagrams for explaining the operation of the pulse wave detecting device according to the present embodiment. FIGS. 6 and 7 show the operation of the pulse wave detecting device according to the present embodiment. FIG. 4 is a timing chart for explaining.
[0026]
Hereinafter, the operation of the pulse wave detection device and the tuning circuit according to the present embodiment will be described with reference to FIGS.
First, when the control circuit 107 outputs the control signal C1 at time T1, the control signal C1 is supplied to the control terminals CTL10, CTL15, CTL16, CTL20. The rise of the control signal C1 starts the intermittent driving (ON).
The PZT drive circuit 104 enters an operating state from the start of the intermittent drive by the control signal C1, and supplies a signal of a predetermined frequency (9.6 MHz in the present embodiment) to the transmission PZT 103. As a result, an ultrasonic signal is emitted from the transmitting PZT 103 to the blood vessel 100, and the ultrasonic signal reflected by the blood vessel 100 is detected by the receiving PZT 105 as a pulse signal.
[0027]
On the other hand, the switch 132 of the tuning circuit 106 is closed in response to the control signal C1 (that is, by turning on the intermittent operation), whereby the tuning circuit 106 starts operating. The tuning circuit 106 amplifies and outputs only signals near the resonance frequency determined by the inductor L1 and the capacitors C7 and C30.
When the control signal C1 is stopped (that is, the intermittent operation is turned off), the switch 132 is turned off, the collector current of the transistor Tr3 (that is, the current flowing through the inductor L1) is reduced, and the intermittent operation is turned off. Power consumption at the time.
[0028]
The high-frequency amplifier circuit 108 operates in response to the control signal C1 (that is, when the intermittent operation is turned on), and amplifies and outputs the pulse signal from the tuning circuit 106.
As shown in FIG. 4, as the bias resistance of the cascode transistor Tr3 increases, the collector current of the cascode transistor Tr3, that is, the inductor current flowing through the inductor L1, decreases, and the gain also decreases as shown in FIG. However, since the high frequency amplifying circuit 108 is provided at the subsequent stage of the tuning circuit 106 and the output signal of the tuning circuit 106 is amplified by the high frequency amplifying circuit 108, the current flowing through the inductor L1 can be suppressed to a low level. Power consumption can be reduced.
[0029]
The switch 131 of the FV conversion circuit 109 is closed in response to the control signal C1 (ie, by turning on the intermittent operation), while the switch 131 is open when the control signal C1 is stopped (ie, when the intermittent operation is off). Thus, the capacitor C10 holds the voltage immediately before the intermittent operation is stopped (turned off).
6A and 6B are timing charts showing how noise is reduced by controlling the opening and closing of the switch 131. FIG. 6A is a timing chart when the switch 131 is not turned on / off, and FIG. FIG. 9 is a timing chart when the switch 131 is turned on / off as in the present embodiment.
[0030]
If the switch 131 is not provided, the charge charged in the capacitor C10 at the end of the intermittent operation (off) is discharged by the resistor R17, so that the output signal of the FV conversion circuit 109 is output as shown in FIG. J and the output signal S1 of the first filter amplifying circuit 111 contain large noise. However, by providing the switch 131 and performing on / off control as in the present embodiment, the electric charge charged in the capacitor C10 when the intermittent operation is off is provided. Is held without being discharged by the resistor R17, so that noise in the signal J and the signal S1 is reduced as shown in FIG. 6B.
[0031]
At time T2, the first delay circuit 121 outputs the control signal C2 obtained by delaying the control signal C1 by a predetermined time to the control terminal CTL30, and outputs the control signal C1 to the second delay circuit 122. Switch 116 is closed in response to control signal C2. The first filter amplifying circuit 111 amplifies a signal in a predetermined frequency range among the signals from the direct-coupled DC amplifying circuit 110 input via the switch 116, and outputs a pulse signal S1. As described above, since the switch 116 is controlled to be in the closed state at the time T2 after a predetermined time delay from the ON operation time T1 in the intermittent drive, the pulse signal S1 does not include the switching noise generated at the time T1. 3, noise can be reduced as shown in FIG.
[0032]
FIG. 7 is a timing chart showing the effect of providing a direct-coupled DC amplifier circuit 110 between the FV conversion circuit 109 and the first filter amplifier circuit 111. FIG. FIG. 7B is a timing chart when the conversion circuit 109 is directly connected to the first filter amplification circuit 111, and FIG. 7B is a timing chart when the amplification circuit 110 is provided as in the present embodiment.
If the amplifier circuit 110 is not provided, the transient response of the output signal S1 of the first filter amplifier circuit 111 takes a long time (4 msec in FIG. 7A) as shown in FIG. On the other hand, by providing the amplifier circuit 110 as in the present embodiment, the load on the coupling capacitor C11 is eliminated, so that the response speed is improved in a short time. This makes it possible to shorten the on-time of the intermittent driving, and to reduce power consumption.
[0033]
Next, at time T3, the second delay circuit 122 outputs the control signal C3 obtained by delaying the control signal C1 by a predetermined time to the control terminal CTL40, and outputs the control signal C1 to the third delay circuit 123. I do. The switch 117 is closed in response to the control signal C3. The second filter amplifying circuit 112 amplifies a signal in a predetermined frequency range in the signal from the first filter amplifying circuit 111 input via the switch 117, and outputs a pulse signal S2. As described above, since the switch 117 is controlled to be in the closed state at the time T3 after a predetermined time delay from the ON operation time T2 of the previous switch 116, the switching noise generated at the time T2 is included in the pulse signal S2. It is not included, and low noise can be achieved as shown in FIG.
[0034]
Next, at time T4, the third delay circuit 123 outputs the control signal C4 obtained by delaying the control signal C1 by a predetermined time to the control terminal CTL50, and outputs the control signal C1 to the fourth delay circuit 124. I do. Switch 118 is closed in response to control signal C4. The third filter amplifying circuit 113 amplifies a signal in a predetermined frequency range among the signals from the second filter amplifying circuit 112 input via the switch 118, and outputs a pulse signal S3. As described above, since the switch 118 is controlled to be in the closed state at the time T4 after a predetermined time delay from the ON operation time T3 of the switch 117 at the preceding stage, the switching noise generated at the time T3 is included in the pulse signal S3. It is not included, and low noise can be achieved as shown in FIG.
[0035]
Next, at time T5, the fourth delay circuit 124 outputs the control signal C5 obtained by delaying the control signal C1 by a predetermined time to the control terminal CTL60, and outputs the control signal C1 to the fifth delay circuit 125. I do. The switch 119 is closed in response to the control signal C5. The fourth filter amplifying circuit 114 amplifies a signal of a predetermined frequency range in the signal from the third filter amplifying circuit 113 input via the switch 119, and outputs a pulse signal S4. As described above, since the switch 119 is controlled to be closed at the time T5 after a predetermined time delay from the ON operation time T4 of the preceding switch 118, the switching noise generated at the time T4 is included in the pulse signal S4. It is not included, and low noise can be achieved.
[0036]
Next, the fifth delay circuit 125 outputs a control signal C5 obtained by delaying the control signal C1 by a predetermined time to the control terminal CTL70. In the present embodiment, since the delay time preset in the fifth delay circuit 125 is set to be the same as the delay time of the fourth delay circuit 124, the fifth delay circuit 125 Similarly, control signal C5 is output at time T5. Switch 1120 is closed in response to control signal C5. The fifth filter amplifying circuit 115 amplifies a signal of a predetermined frequency range in the signal from the fourth filter amplifying circuit 114 input via the switch 120, and outputs a pulse signal. In the present embodiment, since the fifth filter amplifier circuit 115 is configured using a voltage follower, even if the switch 120 is closed at the same timing as the switch 119, the effect of the switching noise due to the switch 119 is small. However, when the fifth filter amplifying circuit 115 is constituted by an amplifying circuit having a high amplification factor, if the switch 120 is controlled to be in a closed state after a predetermined time delay from the ON operation time of the switch 119 in the preceding stage, the pulse signal Does not include the switching noise caused by the switch 119, and the noise can be reduced.
[0037]
The pulse signal output from the fifth filter amplifier circuit 115 is detected by an envelope detection circuit 126 having a second harmonic rectifier circuit, then amplified by a low frequency amplifier circuit 127, and output as an analog pulse signal S5. .
The A / D conversion circuit 128 converts the pulse signal S5 from an analog signal to a digital signal, and outputs the signal to the pulse rate calculation circuit 129. The pulse rate calculation circuit 129 calculates a pulse rate based on the digital pulse signal. The pulse rate calculation circuit 129 is displayed on the display device 130.
The above operation is performed until time T6. When the intermittent operation off time of a predetermined time width elapses after time T6, one cycle of the intermittent drive ends. Thereafter, by performing the above-mentioned operation (intermittent operation) at a predetermined cycle, pulse wave information such as the pulse rate of the subject is acquired.
[0038]
As described above, the pulse wave detection device according to the present embodiment detects the pulse wave and outputs the corresponding pulse signal (the step-down circuit 101, the oscillation circuit 102, the transmission PZT 103, the PZT drive circuit 104 , Receiving PZT 105, tuning circuit 106, high-frequency amplifier circuit 108, FV conversion circuit 109, and direct-coupled DC amplifier circuit 110) and tuning means (tuning) for amplifying and outputting a signal of a predetermined frequency among the signals from the signal detecting means. Circuit 106) and pulse wave information acquisition means (envelope detection circuit 126, low frequency amplification circuit 127, A / D conversion circuit 128, pulse rate) for acquiring pulse wave information on the pulse wave based on the signal from the tuning means. An operation circuit 129 and a display device 130), and the tuning means is connected in parallel to form a resonance circuit having a resonance frequency of the predetermined frequency. Current variable means (transistors Tr2, Tr3) for supplying an inductor current flowing through the inductor L1 and capacitors C7, C30, and control means (control circuit 107, resistor R13, R14, R52, switch 132), and the control means controls the bias current of the current variable means to increase or decrease the inductor current. The control means controls the bias current of the current variable means to reduce the inductor current to a large current value such that the resonance circuit has a predetermined gain, and to reduce power consumption regardless of the gain of the resonance circuit. Increase / decrease control to a small current value to suppress. Therefore, the noise can be reduced, and the noise characteristics can be improved. Further, low power consumption can be achieved. Further, since there is no need to use a transformer type inductor, the size can be reduced.
[0039]
Here, in the present embodiment, an intermittent drive unit (control circuit 107) for intermittently driving the signal detection unit is provided, and the control unit controls on / off of the intermittent drive unit for the signal detection unit. , The bias current of the current varying means is controlled to increase or decrease.
The control means controls the bias current of the current variable means so that the large inductor current flows when the intermittent drive means turns on the signal detection means, and the intermittent drive means detects the signal detection. The bias current of the current varying means is controlled so that the inductor current smaller than the current flows when the means is turned off.
[0040]
The current varying means includes a cascode transistor Tr3 having a collector and an emitter connected in series to an inductor L1, and the control means includes a first resistor R13 and a switch 132 connected in series to a base of the cascode transistor Tr3. It has a series circuit and a second resistor R52 connected in parallel to the series circuit and having a larger resistance value than the first resistor R13. By controlling the opening and closing of the switch 132 at a predetermined timing, the inductor current is increased or decreased. It is configured to control.
[0041]
When the intermittent drive unit turns on the signal detection unit, the control unit closes the switch 132 to connect the first and second resistors R13 and R52 in parallel to reduce the inductor current. When the intermittent drive unit turns off the signal detection unit, the switch 132 is opened to disconnect the first resistor R13 from the second resistor R52 so that a small inductor current flows. Make up.
Further, an amplifying means (amplifying circuit 108) is provided immediately after the tuning means and amplifies an output signal of the tuning means.
[0042]
Further, the tuning circuit according to the present embodiment is a tuning circuit for amplifying and outputting a signal of a predetermined frequency in an input signal, wherein an inductor L1 connected in parallel so as to form a resonance circuit having a resonance frequency of the predetermined frequency. And capacitors C7, C30, current variable means (transistors Tr2, Tr3) for supplying an inductor current flowing through the inductor L1, and control means (control circuit 107, resistor R13, R14, R52, switch 132), and the control means controls the inductor current by increasing or decreasing the bias current of the current varying means. Therefore, noise can be reduced, and noise characteristics can be improved and power consumption can be reduced. Further, since there is no need to use a transformer type inductor, the size can be reduced.
[0043]
The current varying means includes a cascode transistor Tr3 having a collector and an emitter connected in series to an inductor L1, and the control means includes a first resistor R13 and a switch 132 connected in series to a base of the cascode transistor Tr3. A series circuit, and a second resistor R52 connected in parallel with the series circuit and having a larger resistance value than the first resistor R13. Is controlled to increase or decrease the inductor current.
[0044]
In this embodiment, the high-frequency amplifier circuit 108 is provided between the tuning circuit 106 and the FV conversion circuit 109. However, a pulse signal of a required level can be obtained without providing the high-frequency amplifier circuit 108. It is also possible to remove the high-frequency amplifier circuit 108 and directly connect the tuning circuit 106 and the FV conversion circuit 109.
[0045]
Further, in the present embodiment, an example of the Doppler pulse wave detection device using the piezoelectric element has been described, but the present invention is also applicable to other types of pulse wave detection devices such as an optical method using a photoelectric sensor. .
It is also possible to use an acceleration sensor to reduce the movement noise of the subject.
The tuning circuit 106 is suitable for an intermittently driven pulse wave detection device, but can be applied to other electronic devices. More suitable for equipment.
[0046]
【The invention's effect】
The pulse wave detection device according to the present invention can improve noise characteristics. Further, low power consumption and miniaturization can be achieved.
According to the tuning circuit of the present invention, it is possible to improve noise characteristics. Further, power consumption and size of the electronic device can be reduced.
[Brief description of the drawings]
FIG. 1 is a block diagram of a pulse wave detection device according to an embodiment of the present invention.
FIG. 2 is a detailed circuit diagram of the pulse wave detection device of FIG.
FIG. 3 is a timing chart of the pulse wave detecting device according to the embodiment of the present invention.
FIG. 4 is a characteristic diagram of the pulse wave detection device according to the embodiment of the present invention.
FIG. 5 is a characteristic diagram of the pulse wave detection device according to the embodiment of the present invention.
FIG. 6 is a timing chart of the pulse wave detection device according to the embodiment of the present invention.
FIG. 7 is a timing chart of the pulse wave detection device according to the embodiment of the present invention.
FIG. 8 is a detailed circuit diagram of a conventional pulse wave detection device.
[Explanation of symbols]
101 Step-down circuit as step-down means constituting signal detection means and transmission means
102... Oscillation circuit as signal generation means constituting signal detection means and transmission means
103 ... Transmission PZT as signal transmission means constituting signal detection means and transmission means
104 PZT drive circuit as PZT drive means constituting signal detection means and transmission means
105: Reception PZT as signal reception means constituting signal detection means and reception means
106: tuning circuit 106 as tuning means constituting signal detecting means and receiving means
107 ... Control circuit constituting intermittent drive means and control means
108 high-frequency amplifier circuit as high-frequency amplifier means constituting signal detection means and reception means
109 ··· FV conversion circuit as FV conversion means constituting signal detection means and reception means
110.. Direct-coupled DC amplifier circuit as direct-coupled amplifier means constituting signal detection means and reception means
111 to 115... Filter amplification circuit as amplification means
116 to 120, 131... Switches as switch means
121 to 125... Delay circuit as delay means
126 ... Envelope detection circuit as detection means constituting pulse wave information acquisition means
127 low-frequency amplifier circuit as low-frequency amplifier means constituting pulse wave information acquisition means
128 A / D conversion circuit as A / D conversion means constituting pulse wave information acquisition means
129... Pulse rate calculation circuit as calculation means constituting pulse wave information acquisition means
130 ··· Display device as display means constituting pulse wave information acquisition means
132 ... Switch as switch means constituting control means
R13: The first resistor constituting the control means
R14: resistance constituting control means
R52... Second resistor constituting control means
Tr2: a transistor constituting current varying means
Tr3: Cascode transistor constituting current varying means

Claims

A signal detecting means for detecting a pulse wave and outputting a corresponding pulse signal; a tuning means for amplifying and outputting a signal of a predetermined frequency in the signal from the signal detecting means; and a signal based on the signal from the tuning means. Having pulse wave information acquisition means for acquiring pulse wave information about the pulse wave,
The tuning unit includes an inductor and a capacitor connected in parallel so as to form a resonance circuit having the resonance frequency of the predetermined frequency, a current variable unit for supplying an inductor current flowing through the inductor, and the current variable unit. Control means for controlling the bias current of the pulse wave detection device, wherein the control means controls the inductor current by increasing or decreasing the bias current of the current varying means.

Intermittent drive means for intermittently driving the signal detection means, wherein the control means controls the increase / decrease of the bias current of the current variable means in synchronization with on / off control of the intermittent drive means for the signal detection means. The pulse wave detection device according to claim 1, wherein:

The control means controls the bias current of the current variable means so that the inductor current increases when the intermittent drive means turns on the signal detection means, and the intermittent drive means controls the signal detection means. 3. The pulse wave detection device according to claim 2, wherein the bias current of the current variable means is controlled so that the inductor current decreases when the switch is turned off.

The current variable means includes an amplifying transistor, and a cascode transistor cascode-connected between the amplifying transistor and the inductor.
The control means includes a series circuit of a first resistor and a switch connected in series to the base of the cascode transistor, and a second resistor connected in parallel to the series circuit and having a resistance greater than the first resistor. The pulse wave detection device according to any one of claims 1 to 3, further comprising: opening and closing the switch at a predetermined timing to control the increase and decrease of the inductor current.

When the intermittent drive unit turns on the signal detection unit, the control unit closes the switch to connect the first and second resistors in parallel to increase the inductor current, When the intermittent driving unit turns off the signal detection unit, the first resistor is separated from the second resistor by opening the switch to reduce the inductor current. The pulse wave detection device according to claim 4.

The pulse wave detecting device according to claim 1, further comprising an amplifying unit provided immediately after the tuning unit and amplifying an output signal of the tuning unit.

In a tuning circuit for amplifying and outputting a signal of a predetermined frequency in an input signal,
An inductor and a capacitor connected in parallel to form a resonance circuit having the resonance frequency of the predetermined frequency; a current variable unit for supplying an inductor current flowing through the inductor; and a bias current to the current variable unit A tuning circuit for controlling the bias current of the current varying means to increase or decrease the inductor current.

The current variable means includes an amplifying transistor, and a cascode transistor cascode-connected between the amplifying transistor and the inductor.
The control means includes a series circuit of a first resistor and a switch connected in series to the base of the cascode transistor, and a second resistor connected in parallel to the series circuit and having a resistance greater than the first resistor. 8. The tuning circuit according to claim 7, further comprising: controlling the bias current of the cascode transistor by controlling the opening and closing of the switch at a predetermined timing, thereby controlling the increase and decrease of the inductor current.