【０００１】
【発明の属する技術分野】
本発明は、ハーメチックシール方法および半導体装置に関する。
【０００２】
【従来の技術】
半導体パッケージの一種に、図１に示すようなセラミック基板がある。
【０００３】
図１に斜視図を示したセラミック基板では、下層板１ｃ、中間板１ｂおよび上層板１ａが一体化された３層構造を有するパッケージ基板１が用いられる。下層板１ｃは、中央に半導体素子接合用のメタライズ層を有する。中間板１ｂは、中央に開口を有し、上層板１ａに面した表面にリードパターンが形成される。上層板１ａは、前記リードパターンの開口部側先端部と、下層板１ｃに接合した半導体素子４の上の電極とを、結合可能とする幅だけ、中間板１ｂの開口より大きい開口を有する。さらに、長辺側部で、中間板１ｂと上層板１ａとの間には、前記リードパターンの外側先端部と導通するように接合された金属リード２が設けられる。
【０００４】
前記上層板１ａの開口の周囲には、図２および図３に示したようにシールカバー６を接着するためのメタライズ層３が設けられる。メタライズ層３および前記リードパターンは、通常、Ｍｏ−Ｍｎ系の導電ペーストで形成され、これらとリード２には、Ａｕメッキが施される。
【０００５】
このようなセラミック基板を用いて半導体装置を組み立てるパッケージング工程は、ハーメチックシール工程と呼ばれる。
【０００６】
ハーメチックシール工程では、先ず、図２に示した断面図のように、パッケージ基板１の中央のくぼみに半導体素子接合用のメタライズ層を介して、半導体素子４を接合し、該半導体素子４の上の電極と、リードパターンの内側先端部とを、細いコネクター線で結合する。
【０００７】
次に、シールカバー６にろう材５を窓枠状に設けて、ハーメチックシール用キャップを作製する。
【０００８】
該ハーメチックシール用キャップを、ろう材５がメタライズ層３と接するように、パッケージ基板１の上に載せて、ろう材５の融点以上に加熱し、後冷却することにより、シールカバー６をろう付けする。
【０００９】
従来、ろう材５には、一般的に金錫合金ろうや、鉛錫系はんだが用いられ、シールカバー６の材質としては、一般的に鉄ニッケル合金、コバール系合金、銅あるいは銅合金、セラミック等が用いられている。例えば、特開平１０−２４７６９６号公報には、鉛系ろう材が用いられた半導体パッケージハーメチックシール用キャップが開示されている。
【００１０】
また、特開２００２−１８４８８６号公報には、Ｓｎ／Ｓｂ合金のろう材を用いた半導体パッケージハーメチックシール用キャップが開示されている。
【００１１】
金錫合金ろうは、主成分が高価な金であるために原料代が高く、プレス機を用いた打ち抜きにより所定の寸法に成形加工するために収率が極めて低いので、打ち抜き残りから有価金属を回収する必要があり、加工代も高い。そのため、非常に高価なものとなっている。
【００１２】
鉛錫系はんだは、環境問題での鉛フリー化で錫系はんだに切り替えが進んでいるが、実装温度から、半導体には２６０℃１０秒の耐熱が要求されるために、錫系はんだでも比較的融点が高い錫アンチモン系はんだの採用が検討されている。
【００１３】
しかし、錫アンチモン系はんだは、シールカバー接着用メタライズ層の金が溶け込み、２２１℃の低融点相を形成し、実装時にろう材が再溶融し、気密不良が発生する問題があった。
【００１４】
【特許文献１】
特開平１０−２４７６９６号公報
【００１５】
【特許文献２】
特開２００２−１８４８８６号公報
【００１６】
【発明が解決しようとする課題】
本発明の課題は、高価な金や、環境影響のある鉛を使用せずに、気密封止不良の発生が低いハーメチックシール方法および半導体装置を提供することである。
【００１７】
【課題を解決するための手段】
本発明のハーメチックシール方法では、シールカバーと半導体パッケージを接合するに際し、シールカバーには、Ｓｂ３．５〜２０質量％のＳｎ／Ｓｂ合金であるろう材を片面に設け、半導体パッケージには、Ｎｉ、ＳｎおよびＳｂからなる群から選ばれる１種以上からなる表面層を含むシールカバー接着用メタライズ層を設け、前記片面と前記表面層を接合して行う。
【００１８】
あるいは、シールカバーと半導体パッケージを接合するに際し、シールカバーには、Ｓｂ３．５〜２０質量％のＳｎ／Ｓｂ合金であるろう材を片面に設け、半導体パッケージには、Ｎｉ層上にＡｕの表面層を０．００１〜０．８μｍ設けたシールカバー接着用メタライズ層を設け、前記片面と前記表面層を接合して行う。
【００１９】
本発明の半導体装置は、Ｓｂ３．５〜２０質量％のＳｎ／Ｓｂ合金であるろう材を片面に備えた金属板のシールカバーと、Ｎｉ、ＳｎおよびＳｂからなる群から選ばれる１種以上からなる表面層を含むシールカバー接着用メタライズ層を備えた半導体パッケージとにより、前記片面と前記表面層を接合して組み立てられたものである。
【００２０】
あるいは、Ｓｂ３．５〜２０質量％のＳｎ／Ｓｂ合金であるろう材を片面に備えた金属板のシールカバーと、Ｎｉ層の上にＡｕの表面層を０．００１〜０．８μｍ設けたシールカバー接着用メタライズ層を備えた半導体パッケージとにより、前記片面と前記表面層を接合して組み立てられたものである。
【００２１】
【発明の実施の形態】
本発明のハーメチックシール方法では、シールカバー接着用メタライズ層が、Ｓｎ／Ｓｂ系のろう材中に溶け込んでも、実装時に再溶融がおきないようにし、気密不良を低減させる。
【００２２】
シールカバー接着用メタライズ層の表面層（最表面）に含まれる元素のうち、Ｎｉは、ろう材中に溶融しないので用いられ、ＳｎおよびＳｂは、ろう材中に溶融しても、ろう材の構成元素とにより低融点の化合物を生成しないので用いられる。
【００２３】
あるいは、前記Ｎｉ、ＳｎおよびＳｂの層を中間層として、この上に０．００１〜０．８μｍのＡｕメッキを施して表面層としてもよい。この場合、Ａｕメッキの膜厚が０．００１μｍ未満では、Ａｕによる濡れ性の向上効果が無く、Ａｕメッキの膜厚が０．８μｍを超えると、Ａｕがろう材中に溶け込み、低融点相を生成する。
【００２４】
本発明におけるＳｎ／Ｓｂ合金のろう材のＳｂ濃度は、３．５〜２０質量％である。３．５質量％未満では、液相温度が２３０℃より低くなり、実装時に一般的に使用されるろう材融点の２２０℃に近づき、Ｓｎ／Ｓｂ系ろう材使用のメリットが無くなり、２０質量％を超えると、ろう材の液相温度が３２０℃を超え、一般的な封止作業温度である３４０℃でのろう付けが不十分になる。
【００２５】
以下に、本発明のハーメチックシール方法の詳細を記す。
【００２６】
図１に示したセラミックパッケージにおいて、パッケージの封着用メタライズ層３を、Ｍｏ−Ｍｎ系の導電ペーストで形成する。次いで、Ｎｉメッキを１μｍ施す。そして、表面層（最表面）を次のようにして形成する。
【００２７】
（１）Ｎｉメッキのままとする。
【００２８】
（２）Ｎｉメッキの上に、Ｎｉ、ＳｎおよびＳｂからなる群から選ばれる１種以上を含むメッキを施す。
【００２９】
（３）Ｎｉメッキの上に、０．００１〜０．８μｍのＡｕメッキを施す。
【００３０】
金属板からなるシールカバーへのろう材の接合は、金属フォイルとはんだフォイルを圧延機により冷間圧接するか、溶融したはんだを金属フォイルに塗布するか、はんだをペースト化して印刷後、リフローするかにより、行われる。このときの金属フォイルは、熱膨張の関係から、セラミック基板では４２アロイまたはコバールが用いられ、銅基板では無酸素銅などが用いられる。
【００３１】
得られたろう材付き金属フォイルを、金型により所定の寸法に打ち抜くことにより、半導体ハーメチックシール用キャップが得られる。はんだをペースト化して印刷する際には、金属フォイルの全面に印刷するか、窓枠状となるように印刷した後に、金型で打ち抜いて作製する。
【００３２】
窓枠状のろう材を用いた接合では、スポット溶接や熱圧着が知られており、４２アロイ、コバール、無酸素銅などにＮｉメッキを施した金属板やセラミック板を用いる。
【００３３】
図２および図３は、ハーメッチクシール方法による本発明の半導体装置の一実施例を示す断面図である。
【００３４】
パッケージ基板１は、一般的にはセラミック基板が用いられ、高周波用途では銅基板が用いられることもある。
【００３５】
セラミック基板では、パッケージ基板１が、下層板１ｃ、中間板１ｂおよび上層板１ａが一体化された３層構造を有する。下層板１ｃは、中央に半導体素子接合用のメタライズ層を有する。中間板１ｂは、中央に開口を有し、上層板１ａに面した表面にリードパターンが形成される。上層板１ａは、前記リードパターンの開口部側先端部と、下層板１ｃに接合した半導体素子４の上の電極とを、結合可能とする幅だけ、中間板１ｂの開口より大きい開口を有する。さらに、長辺側部で、中間板１ｂと上層板１ａとの間には、前記リードパターンの外側先端部と導通するように接合された金属リード２が設けられる。
【００３６】
前記上層板１ａの開口の周囲には、シールカバー６を接着するためのメタライズ層３が設けられる。前記リードパターン２は、Ｍｏ−Ｍｎ系の導電ペーストで形成され、Ｎｉメッキおよび／またはＡｕメッキが施される。メタライズ層３は、Ｍｏ−Ｍｎ系の導電ペーストで形成され、この上に、Ｎｉメッキが施され、前述のように（１）〜（３）のいずれかの措置が行われる。
【００３７】
次に、パッケージ基板１の中央くぼみに半導体素子４が接合され、該半導体素子４の上の電極と、リードパターンの内側先端部とを、細いコネクター線で結合する。
【００３８】
最後に、ろう材５を下に向けたシールカバー６を、メタライズ層３の上に載せて、ろう材５の融点以上に加熱し、後冷却して融着させる。
【００３９】
以下、実施例を用いて更に本発明を説明する。
【００４０】
【実施例】
（実施例１）
４２アロイフォイルと、表１に示したＮｏ．１〜２０の各組成からなるろう材フォイルとを、圧延機を用いて接合し、ろう材厚０．０５ｍｍ、４２アロイ厚０．２ｍｍ、外寸法１０ｍｍ×１０ｍｍのハーメチックシール用キャップをそれぞれ５０個（ろう材の組成が２０種で、計１，０００個）、作製した。得られたハーメチックシール用キャップを、最高温度３２０℃で、Ｍｏ−Ｍｎ系導電ペーストの上にメッキしたＮｉ層１μｍからなる、すなわち、シールカバー接着用メタライズ層の表面層をＮｉとしたパッケージに封止して、半導体装置を得た。
【００４１】
該半導体に、実装時の熱履歴である２６０℃１０秒をかけた後、０．４５ＭＰａ、２時間のヘリウムリーク試験を行った。ヘリウムリーク試験の結果、気密封止不良はなかった。
【００４２】
（実施例２）
シールカバー接着用メタライズ層のＮｉ層の上にＳｎの表面層を設けた以外は、実施例１と同様にして、半導体装置を得て、同様の評価を行った。ヘリウムリーク試験の結果、気密封止不良はなかった。
【００４３】
（実施例３）
シールカバー接着用メタライズ層のＮｉ層の上にＳｂの表面層を設けた以外は、実施例１と同様にして、半導体装置を得て、同様の評価を行った。ヘリウムリーク試験の結果、気密封止不良はなかった。
【００４４】
（実施例４）
シールカバー接着用メタライズ層のＮｉ層の上にＳｎ／Ｓｂ合金の表面層を設けた以外は、実施例１と同様にして、半導体装置を得て、同様の評価を行った。ヘリウムリーク試験の結果、気密封止不良はなかった。
【００４５】
（実施例５）
シールカバー接着用メタライズ層のＮｉ層の上にＳｎ／Ｎｉ合金の表面層を設けた以外は、実施例１と同様にして、半導体装置を得て、同様の評価を行った。ヘリウムリーク試験の結果、気密封止不良はなかった。
【００４６】
（実施例６）
シールカバー接着用メタライズ層のＮｉ層の上にＳｂ／Ｎｉ合金の表面層を設けた以外は、実施例１と同様にして、半導体装置を得て、同様の評価を行った。ヘリウムリーク試験の結果、気密封止不良はなかった。
【００４７】
（実施例７）
シールカバー接着用メタライズ層のＮｉ層の上に、最表面を膜厚が０．００１μｍのＡｕメッキとした以外は、実施例１と同様にして、半導体装置を得て、同様の評価を行った。ヘリウムリーク試験の結果、気密封止不良はなかった。
【００４８】
（実施例８）
シールカバー接着用メタライズ層のＮｉ層の上に、最表面を膜厚が０．３μｍのＡｕメッキとした以外は、実施例１と同様にして、半導体装置を得て、同様の評価を行った。ヘリウムリーク試験の結果、気密封止不良はなかった。
【００４９】
（実施例９）
シールカバー接着用メタライズ層のＮｉ層の上に、最表面を膜厚が０．８μｍのＡｕメッキとした以外は、実施例１と同様にして、半導体装置を得て、同様の評価を行った。ヘリウムリーク試験の結果、気密封止不良はなかった。
【００５０】
（実施例１０）
膜厚が２μｍのＮｉメッキと、その上に膜厚が０．０１μｍのＡｕメッキを施した４２アロイフォイルと、表１に示したＮｏ．１〜２０の各組成からなるろう材フォイルとを、それぞれ一辺１０ｍｍ角に打ち抜き、２００℃で熱圧着して接合して、ハーメチックシール用キャップをそれぞれ５０個（ろう材の組成が２０種で、計１，０００個）、作製した。得られたハーメチックシール用キャップを、最高温度３２０℃で、シールカバー接着用メタライズ層をＭｏ−Ｍｎ系の導電ペーストとその上のＮｉ表面層で形成したパッケージに封止して、半導体装置を得た。
【００５１】
実施例１と同様のヘリウムリーク試験の結果、気密封止不良はなかった。
【００５２】
【表１】
【００５３】
（比較例）
シールカバー接着用メタライズ層をＭｏ−Ｍｎ系の導電ペーストの上にＮｉ層を設け、さらに最表面を膜厚が０．９μｍのＡｕメッキとした以外は、実施例１と同様にして、半導体装置を得て、同様の評価を行った。ヘリウムリーク試験の結果、気密不良が平均で３／５０発生した。気密不良の発生したハーメチックシール部分を確認したところ、ろう材の再溶融が確認された。
【００５４】
【発明の効果】
本発明により、高価な金や、環境影響のある鉛を使用せずに、気密封止不良の発生が低いハーメチックシール方法および半導体装置を提供することできた。
【図面の簡単な説明】
【図１】セラミック基板を用いた半導体パッケージを示した斜視図である。
【図２】半導体装置の断面図である。
【図３】半導体装置の断面図である。
【符号の説明】
１ セラミック基板
１ａ 上層板
１ｂ 中間板
１ｃ 下層板
２ 金属リード
３ シールカバー接着用メタライズ層
４ 半導体素子
５ ろう材
６ シールカバー[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a hermetic sealing method and a semiconductor device.
[0002]
[Prior art]
One type of semiconductor package is a ceramic substrate as shown in FIG.
[0003]
In the ceramic substrate shown in the perspective view in FIG. 1, a package substrate 1 having a three-layer structure in which a lower plate 1c, an intermediate plate 1b, and an upper plate 1a are integrated is used. The lower plate 1c has a metallized layer for bonding a semiconductor element at the center. The intermediate plate 1b has an opening in the center, and a lead pattern is formed on a surface facing the upper plate 1a. The upper plate 1a has an opening that is larger than the opening of the intermediate plate 1b by a width that enables the front end of the lead pattern on the opening side and the upper electrode of the semiconductor element 4 joined to the lower plate 1c to be connected. Further, on the long side, between the intermediate plate 1b and the upper layer plate 1a, a metal lead 2 joined so as to conduct to the outer tip of the lead pattern is provided.
[0004]
A metallization layer 3 for bonding a seal cover 6 is provided around the opening of the upper layer plate 1a as shown in FIGS. The metallized layer 3 and the lead patterns are usually formed of a Mo—Mn-based conductive paste, and these and the leads 2 are plated with Au.
[0005]
A packaging process for assembling a semiconductor device using such a ceramic substrate is called a hermetic sealing process.
[0006]
In the hermetic sealing step, first, as shown in the cross-sectional view of FIG. 2, the semiconductor element 4 is bonded to the center recess of the package substrate 1 via the metallization layer for bonding the semiconductor element. And the inner tip of the lead pattern are connected with a thin connector wire.
[0007]
Next, the brazing material 5 is provided on the seal cover 6 in a window frame shape, and a hermetic sealing cap is manufactured.
[0008]
The hermetic seal cap is placed on the package substrate 1 so that the brazing material 5 is in contact with the metallized layer 3, heated to a temperature equal to or higher than the melting point of the brazing material 5, and then cooled to braze the seal cover 6. I do.
[0009]
Conventionally, gold-tin alloy brazing or lead-tin solder is generally used for the brazing material 5, and the material of the seal cover 6 is generally iron-nickel alloy, kovar-based alloy, copper or copper alloy, or ceramic. Are used. For example, Japanese Patent Application Laid-Open No. Hei 10-247696 discloses a semiconductor package hermetic seal cap using a lead-based brazing material.
[0010]
Japanese Patent Application Laid-Open No. 2002-184886 discloses a cap for a semiconductor package hermetic seal using a brazing material of an Sn / Sb alloy.
[0011]
Gold-tin alloy braze has a high raw material cost because the main component is expensive gold, and the yield is extremely low because it is formed into a predetermined size by punching using a press machine. They need to be collected and the processing cost is high. Therefore, it is very expensive.
[0012]
Lead-tin solders are being replaced by tin-based solders due to environmental issues, but semiconductors are required to withstand 260 ° C for 10 seconds from the mounting temperature. The use of tin-antimony solder having a high melting point is being studied.
[0013]
However, the tin-antimony solder has a problem that the gold of the metallization layer for bonding the seal cover is melted to form a low melting point phase of 221 ° C., and the brazing material is re-melted at the time of mounting, resulting in poor airtightness.
[0014]
[Patent Document 1]
JP-A-10-247696
[Patent Document 2]
Japanese Patent Application Laid-Open No. 2002-184886
[Problems to be solved by the invention]
It is an object of the present invention to provide a hermetic sealing method and a semiconductor device that do not generate expensive hermetic sealing and do not use expensive gold or lead having an environmental effect.
[0017]
[Means for Solving the Problems]
In the hermetic sealing method of the present invention, when joining the seal cover and the semiconductor package, the seal cover is provided with a brazing material of 3.5 to 20 mass% of Sn / Sb alloy on one side, and the semiconductor package is formed of Ni. , Sn and Sb are provided with a metallized layer for bonding a seal cover including at least one surface layer selected from the group consisting of Sn and Sb, and the one surface is bonded to the surface layer.
[0018]
Alternatively, when joining the seal cover and the semiconductor package, the seal cover is provided with a brazing material, which is a Sn / Sb alloy of Sb 3.5 to 20% by mass, on one surface, and the semiconductor package has an Au surface on a Ni layer. This is performed by providing a metallized layer for bonding a seal cover provided with a layer of 0.001 to 0.8 μm, and bonding the one surface to the surface layer.
[0019]
The semiconductor device of the present invention includes a metal plate seal cover provided on one side with a brazing material that is a Sn / Sb alloy of Sb 3.5 to 20% by mass, and one or more members selected from the group consisting of Ni, Sn and Sb. A semiconductor package provided with a metallized layer for bonding a seal cover including a surface layer formed by bonding the one surface and the surface layer.
[0020]
Alternatively, a seal cover of a metal plate provided on one side with a brazing material of Sn / Sb alloy of Sb 3.5 to 20% by mass, and a seal provided with a surface layer of Au of 0.001 to 0.8 μm on a Ni layer. It is assembled by joining the one surface and the surface layer by a semiconductor package having a cover bonding metallized layer.
[0021]
BEST MODE FOR CARRYING OUT THE INVENTION
In the hermetic sealing method of the present invention, even if the metallized layer for bonding the seal cover is melted into the Sn / Sb-based brazing material, remelting does not occur at the time of mounting, and the hermeticity is reduced.
[0022]
Of the elements contained in the surface layer (outermost surface) of the seal cover bonding metallization layer, Ni is used because it does not melt in the brazing material, and Sn and Sb are used in the brazing material even if they melt in the brazing material. It is used because it does not produce a low melting point compound depending on the constituent elements.
[0023]
Alternatively, the Ni, Sn, and Sb layers may be used as an intermediate layer, and a 0.001-0.8 μm Au plating may be applied thereon to form a surface layer. In this case, if the thickness of the Au plating is less than 0.001 μm, there is no effect of improving the wettability by Au, and if the thickness of the Au plating exceeds 0.8 μm, the Au dissolves into the brazing material and the low melting point phase is removed. Generate.
[0024]
The Sb concentration of the Sn / Sb alloy brazing material in the present invention is 3.5 to 20% by mass. If it is less than 3.5% by mass, the liquidus temperature will be lower than 230 ° C., approaching the melting point of 220 ° C. which is generally used during mounting, and the advantage of using Sn / Sb-based brazing material will be lost, and 20% by mass will be lost. Is exceeded, the liquidus temperature of the brazing material exceeds 320 ° C., and brazing at 340 ° C., which is a general sealing operation temperature, becomes insufficient.
[0025]
The details of the hermetic sealing method of the present invention will be described below.
[0026]
In the ceramic package shown in FIG. 1, the metallized layer 3 for sealing the package is formed of a Mo—Mn-based conductive paste. Next, Ni plating is applied to 1 μm. Then, a surface layer (outermost surface) is formed as follows.
[0027]
(1) Leave Ni plating.
[0028]
(2) Plating including at least one selected from the group consisting of Ni, Sn and Sb is applied on the Ni plating.
[0029]
(3) Au plating of 0.001 to 0.8 μm is applied on the Ni plating.
[0030]
For joining the brazing material to the seal cover made of a metal plate, the metal foil and the solder foil are cold pressed by a rolling mill, the molten solder is applied to the metal foil, the solder is pasted, printed, and reflowed It depends on the situation. As the metal foil at this time, 42 alloy or Kovar is used for the ceramic substrate, and oxygen-free copper or the like is used for the copper substrate due to thermal expansion.
[0031]
The obtained metal foil with brazing material is punched out to a predetermined size by a mold, whereby a semiconductor hermetic sealing cap is obtained. When printing with solder paste, printing is performed over the entire surface of the metal foil, or after printing so as to form a window frame, and then punching out with a die.
[0032]
Spot welding and thermocompression bonding are known for joining using a window frame-shaped brazing material, and a metal plate or a ceramic plate obtained by applying Ni plating to 42 alloy, Kovar, oxygen-free copper, or the like is used.
[0033]
2 and 3 are cross-sectional views showing one embodiment of the semiconductor device of the present invention using the hermetic sealing method.
[0034]
As the package substrate 1, a ceramic substrate is generally used, and a copper substrate may be used for high frequency applications.
[0035]
In the ceramic substrate, the package substrate 1 has a three-layer structure in which a lower plate 1c, an intermediate plate 1b, and an upper plate 1a are integrated. The lower plate 1c has a metallized layer for bonding a semiconductor element at the center. The intermediate plate 1b has an opening in the center, and a lead pattern is formed on a surface facing the upper plate 1a. The upper plate 1a has an opening that is larger than the opening of the intermediate plate 1b by a width that enables the front end of the lead pattern on the opening side and the upper electrode of the semiconductor element 4 joined to the lower plate 1c to be connected. Further, on the long side, between the intermediate plate 1b and the upper layer plate 1a, a metal lead 2 joined so as to conduct to the outer tip of the lead pattern is provided.
[0036]
A metallized layer 3 for bonding a seal cover 6 is provided around the opening of the upper layer plate 1a. The lead pattern 2 is formed of a Mo—Mn-based conductive paste, and is subjected to Ni plating and / or Au plating. The metallized layer 3 is formed of a Mo—Mn-based conductive paste, Ni plating is applied thereon, and one of the measures (1) to (3) is performed as described above.
[0037]
Next, the semiconductor element 4 is joined to the center recess of the package substrate 1, and the electrode on the semiconductor element 4 and the inner end of the lead pattern are connected by a thin connector wire.
[0038]
Finally, the seal cover 6 with the brazing material 5 facing down is placed on the metallized layer 3, heated to a temperature equal to or higher than the melting point of the brazing material 5, and then cooled and fused.
[0039]
Hereinafter, the present invention will be further described using examples.
[0040]
【Example】
(Example 1)
No. 42 alloy foil and No. 42 shown in Table 1. A brazing material foil having each composition of 1 to 20 was joined using a rolling mill, and 50 pieces each of a cap for a hermetic seal having a brazing material thickness of 0.05 mm, a 42 alloy thickness of 0.2 mm, and an outer dimension of 10 mm × 10 mm were used. (A total of 1,000 brazing materials having a composition of 20 kinds) were produced. The obtained hermetic sealing cap was sealed at a maximum temperature of 320 ° C. in a package consisting of a Ni layer 1 μm plated on a Mo—Mn-based conductive paste, that is, the surface layer of the metalized layer for bonding the seal cover was Ni. Then, a semiconductor device was obtained.
[0041]
The semiconductor was subjected to a heat history of 260 ° C. for 10 seconds, which is a thermal history at the time of mounting, and then subjected to a helium leak test at 0.45 MPa for 2 hours. As a result of the helium leak test, no hermetic sealing failure was found.
[0042]
(Example 2)
A semiconductor device was obtained and evaluated in the same manner as in Example 1, except that a Sn surface layer was provided on the Ni layer of the metallization layer for bonding the seal cover. As a result of the helium leak test, no hermetic sealing failure was found.
[0043]
(Example 3)
A semiconductor device was obtained and evaluated in the same manner as in Example 1, except that a surface layer of Sb was provided on the Ni layer of the metallized layer for bonding the seal cover. As a result of the helium leak test, no hermetic sealing failure was found.
[0044]
(Example 4)
A semiconductor device was obtained and evaluated in the same manner as in Example 1 except that a surface layer of an Sn / Sb alloy was provided on the Ni layer of the metallized layer for bonding the seal cover. As a result of the helium leak test, no hermetic sealing failure was found.
[0045]
(Example 5)
A semiconductor device was obtained and evaluated in the same manner as in Example 1, except that a Sn / Ni alloy surface layer was provided on the Ni layer of the seal cover bonding metallization layer. As a result of the helium leak test, no hermetic sealing failure was found.
[0046]
(Example 6)
A semiconductor device was obtained and evaluated in the same manner as in Example 1, except that a surface layer of an Sb / Ni alloy was provided on the Ni layer of the metallization layer for bonding the seal cover. As a result of the helium leak test, no hermetic sealing failure was found.
[0047]
(Example 7)
A semiconductor device was obtained and evaluated in the same manner as in Example 1, except that the outermost surface was plated with Au having a thickness of 0.001 μm on the Ni layer of the metallized layer for bonding the seal cover. . As a result of the helium leak test, no hermetic sealing failure was found.
[0048]
(Example 8)
A semiconductor device was obtained and evaluated in the same manner as in Example 1 except that the outermost surface was plated with Au having a thickness of 0.3 μm on the Ni layer of the metallization layer for bonding the seal cover. . As a result of the helium leak test, no hermetic sealing failure was found.
[0049]
(Example 9)
A semiconductor device was obtained and evaluated in the same manner as in Example 1, except that the outermost surface was Au-plated with a thickness of 0.8 μm on the Ni layer of the metallized layer for bonding the seal cover. . As a result of the helium leak test, no hermetic sealing failure was found.
[0050]
(Example 10)
A Ni alloy having a thickness of 2 μm, a 42 alloy foil having an Au plating having a thickness of 0.01 μm on the Ni plating, Each of the brazing material foils having the respective compositions of 1 to 20 was punched into a 10 mm square on each side and bonded by thermocompression bonding at 200 ° C., and each of 50 caps for hermetic sealing (20 kinds of brazing material compositions, (A total of 1,000). The obtained hermetic sealing cap was sealed at a maximum temperature of 320 ° C. in a package formed of a Mo—Mn-based conductive paste and a Ni surface layer thereon to form a seal cover bonding metallization layer to obtain a semiconductor device. Was.
[0051]
As a result of the same helium leak test as in Example 1, there was no airtight sealing failure.
[0052]
[Table 1]
[0053]
(Comparative example)
A semiconductor device was prepared in the same manner as in Example 1, except that a Ni layer was provided on a Mo—Mn-based conductive paste as a metallization layer for bonding a seal cover, and the outermost surface was plated with Au having a thickness of 0.9 μm. Was obtained and the same evaluation was performed. As a result of the helium leak test, poor airtightness occurred 3/50 on average. When the hermetic seal portion where poor airtightness occurred was confirmed, remelting of the brazing material was confirmed.
[0054]
【The invention's effect】
According to the present invention, it is possible to provide a hermetic sealing method and a semiconductor device in which the occurrence of poor hermetic sealing is low without using expensive gold or lead having an environmental effect.
[Brief description of the drawings]
FIG. 1 is a perspective view showing a semiconductor package using a ceramic substrate.
FIG. 2 is a cross-sectional view of a semiconductor device.
FIG. 3 is a cross-sectional view of the semiconductor device.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Ceramic board 1a Upper layer board 1b Intermediate board 1c Lower layer board 2 Metal lead 3 Metallic layer for adhesion of seal cover 4 Semiconductor element 5 Brazing material 6 Seal cover
