JP2004164767A - Decoding method of data and disk device using it - Google Patents
Decoding method of data and disk device using it Download PDFInfo
- Publication number
- JP2004164767A JP2004164767A JP2002330929A JP2002330929A JP2004164767A JP 2004164767 A JP2004164767 A JP 2004164767A JP 2002330929 A JP2002330929 A JP 2002330929A JP 2002330929 A JP2002330929 A JP 2002330929A JP 2004164767 A JP2004164767 A JP 2004164767A
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- soft
- output detector
- detector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Error Detection And Correction (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、データの復号方法およびそれを用いたディスク装置、特に読み出し時のエラーの少ないデータの復号方法およびそれを用いたディスク装置に関するものである。
【0002】
【従来の技術】
一般に、磁気ディスク装置に代表される記録再生装置では、記録媒体(記録担体)から再生されたデータに含まれる誤り訂正及び検出を可能にするため、データに誤り訂正符号(ECCと称する)と呼ばれる冗長データが付加される。ECCとしてリードソロモン(RS)符号を利用して誤り訂正を行う場合、(冗長シンボル数/2)個までの誤りを訂正できる。
【0003】
しかし、磁気ディスク装置の記録密度は年率1.6倍で上昇を続け、50(Gbit/in2)に達している。記録密度の上昇に伴い、記録された符号間の干渉が大きくなり、復号特性が劣化する。この復号特性の劣化を克服する方式として符号間干渉による部分応答を利用した最ゆう復号(PRML:Partial Response MaximumLikeihood)方式が一般的に用いられている。PRMLは、ビタビ復号を用いて再生信号の部分応答のゆう度を最大にする信号系列を求める方式である。
【0004】
一方、磁気記録に用いる記録符号を改善することにより性能向上を図る試みも数多くなされている。例えば、MTR(Maximum Transition Run)符号は、再生時の磁化反転の最大連続数を制限することによって、ビタビ復号における支配的な復号誤りを生ずる記号パターンを除いた符号語を構成し、符号語間のユークリッド距離を拡大することができる。
【0005】
一般的に復号性能を高めるためには、以下の方法が考えられる。
▲1▼最大事後確率(Maximum a posteriori Probability ; MAP)復号を行う。
▲2▼符号長を長くする(符号長とは、符号化を行う単位のこと)。
しかし、MAP復号は非常に計算量が多く実現が困難である。また、通常の符号では、符号長を長くすると復号における計算量が指数関数的に増大するので、現実的ではない。
【0006】
図1は現在の磁気ディスク装置の構成を示すブロック図である。
【0007】
図1の磁気ディスク装置は、大きく分けて、ハードディスクコントローラ(HDC)1、CPU2、R/W(リード/ライト)チャネル3、VCM/SPM制御部4、及びディスクエンクロージャ(DE)5からなる。一般に、HDC1、CPU2、R/Wチャネル3、及びVCM/SPM制御部4は同一の基板上に構成される。
【0008】
HDC1は、当該HDC1全体を制御する主制御部11、データフォーマット制御部12、ECC(誤り訂正符号)制御部13,及びバッファRAM14を有する。HDC1は、インタフェース部を介してホスト(ホストシステム)と接続されるとともにR/Wチャネル3と接続されており、主制御部11の制御により、ホストと磁気ディスク装置間のデータ転送を行う。このHDC1には、R/Wチャネル3で生成されるリードリファレンスクロック(RRCK)が入力される。
【0009】
データフォーマット制御部12は、ホストから転送されたデータをディスク媒体(磁気ディスク)50上に記録するのに適したフォーマットに変換し、逆に、ディスク媒体50から再生されたデータをホストに転送するのに適したフォーマットに変換する。
【0010】
ECC制御部13は、ディスク媒体50から再生されたデータに含まれる誤りの訂正及び検出を可能にするために、記録するデータ(情報シンボル)に冗長データ(冗長シンボル)を付加する。またECC制御部13は、再生されたデータに誤りが生じているかを判断し、誤りがある場合には訂正或いは検出を行う。但し、誤りが訂正できるバイト数(シンボル数)は有限であり、冗長データの長さに関係する。即ち、多くの冗長データを付加するとフォーマット効率が悪化するため、誤り訂正可能シンボル数とはトレードオフとなる。
【0011】
バッファRAM14は、ホストから転送されたデータを一時的に保存し、適切なタイミングでR/Wチャネル3に転送する。逆に、R/Wチャネル3から転送されたリードデータを一時的に保存し、ECC復号処理などの終了後、適切なタイミングでホストに転送する。
【0012】
CPU2は、HDC1、R/Wチャネル3、VCM/SPM制御部4、及びDE5と接続される。CPU2は、FROM(フラッシュROM)21、及びRAM22を有する。FROM21には、CPU2の動作プログラムが保存されている。
【0013】
R/Wチャネル3はHDC1と接続され、HDC1との間で記録するデータ及び再生されたデータの転送を行う。また、R/Wチャネル3はDE5と接続され、記録信号の送信、再生信号の受信を行う。R/Wチャネル3は、記録系(ライトチャネル)31と再生系(リードチャネル)32とに大別される。また、R/Wチャネル3は、図示していないがSYNC検出部も有する。
【0014】
R/Wチャネル3の記録系31には、スクランブラ、RLL(Run Length Limited)エンコーダ、データジェネレータ、ライトプリコンペ、ライトドライバなどが含まれる。HDC1から転送されてきたデータは、スクランブラ、RLLエンコーダにより記録に適した系列に変換される。データジェネレータは、データの先頭に付加されるプリアンブルやSYNCのデータを生成する。そして、ライトプリコンペによりNLTS(Non−Linear Transition Shift)の前補償が行われた後、ライトドライバにより生成された記録信号をDE5に供給する。
【0015】
一方、R/Wチャネル3の再生系32は、可変利得増幅器(VGA)、自動利得制御(AGC)、低域通過フィルタ(LPF)、ディジタル/アナログ変換器(ADC)、等化器、Viterbi(ビタビ)ディテクタ、RLLデコーダ、デスクランブラなどから構成される。DE5から転送されてきた再生信号は、まず、VGAおよびAGCによりゲイン調整が行われた後、LPFで高周波雑音が除去され、ADCによりディジタルデータに変換される。次に、等化器によりパーシャルレスポンスのクラスに合わせた等化が行われる。最後に、Viterbiディテクタにより最ゆう復号が行われ、SYNC検出器によりデータの先頭を検出した後、RLLデコーダ、デスクランブラにより生成されたデータをHDC1に転送する。
【0016】
VCM/SPM制御部4は、ボイスコイルモータ(VCM)52と、スピンドルモータ(SPM)53を制御する。
【0017】
DE5は、R/Wチャネル3と接続され、記録信号の受信、再生信号の送信を行う。またDE5は、VCM/SPM制御部4と接続されている。DE5は、ディスク媒体50、ヘッド51、VCM52、SPM53、及びプリアンプ54等を有している。図では、ディスク媒体50が1枚であり、且つヘッド51がディスク媒体50の一方の面側のみに配置されている場合を想定しているが、複数のディスク媒体50が積層配置された構成であっても構わない。またヘッド51はディスク媒体50の各面に対応して設けられるのが一般的である。
【0018】
R/Wチャネル3により送信された記録信号は、DE5内のプリアンプ54を経由してヘッド51に供給され、当該ヘッド51によりディスク媒体50に記録される。逆に、ヘッド51によりディスク媒体50から再生された信号は、プリアンプ54を経由してR/Wチャネル3に送信される。
【0019】
DE5内のVCM52は、ヘッド51をディスク媒体50上の目標位置に位置決めするために、ヘッド51を当該ディスク媒体50の半径方向に移動させる。また、SPM53は、ディスク媒体50を回転させる。
【0020】
図10に現在のハードディスク用のR/Wチャネルのブロック図を示す。このR/Wチャネルは図1のR/W(リード/ライト)チャネル3と対応している。また、図10はライトチャネル(Write Channel)31とリードチャネル(Read Channel)32の基本構成のみを示しており、実際に設けた各種の波形歪補償回路、サーボ回路などは省略している。
【0021】
ライトチャネル31はスクランブラ(Scrambler)、RLL(Run Length Limited)エンコーダ、ライトプリコン (Write Precompensation)、PECLドライバなどが含まれる。
【0022】
バイトインターフェースではハードディスクコントローラ(HDC)から転送されたデータが入力データに処理される。メディア上に書き込むデータは1セクタ単位でHDCから入力される。このとき1セクタ分のユーザデータ(512バイト)だけでなく、HDCによって付加されたECCバイトも同時に入力される。データバスは通常1バイト(8ビット)であり、バイトインターフェースにより入力データとして処理される。
【0023】
スクランブラはライトデータをランダムな系列に変換する。同じパターンのデータの繰り返しは、リード時におけるViterbi(ビタビ)ディテクタの検出性能に悪影響を与え、エラーレートを悪化させるのを防ぐためである。
【0024】
RLLエンコーダは0の最大連続長を制限するためのものである。0の最大連続長を制限することによりリード時のタイミングコントロール、AGCなどに適したデータ系列にする。
【0025】
ライトプリコンはメディア上の磁化転移の連続による非線形歪を補償する回路である。ライトデータから補償に必要なパターンを検出し、正しい位置で磁気転移が生ずるようにライト電流波形を予め調整をする。
【0026】
PECLドライバは擬似ECLレベルに対応した信号を出力するドライバである。PECLドライバからの出力はプリアンプを通してヘッドに送られ、ライトデータがメディア上に記録される。
【0027】
リードチャネル32は可変利得増幅器(VGA)、ローパスフィルタ(LPF)、自動利得制御(AGC)、ディジタル/アナログ変換器(ADC)、周波数シンセサイザ、ゼロ相リスタート(Zero Phase Restart)、アダプティブFIRフィルタ(Adaptive FIR Filter)、補間フィルタ(Interpolation Filter)、タイミングコントロール(Timing Control)、Viterbi(ビタビ)ディテクタ、同期信号検出器(Sync Mark Detector)、RLLデコーダ、デスクランブラ(Descrambler)とから構成されている。
【0028】
VGA及びAGCによりリード波形の振幅の調整を行う。AGCは理想的な振幅と実際の振幅を比較し、AGCに設定すべきゲインを決定する。
【0029】
ADC、 ゼロ相リスタート、タイミングコントロール及び補間フィルタの構成は固定クロックでAD変換を行う場合、すなわちAD変換により非同期サンプルを得る場合のものである。このとき、非同期サンプルから同期サンプルを得る必要があり、これら3つのブロックがその役割を担う。ゼロ相リスタートは初期位相を決定するためのブロックで、できるだけ早く同期サンプルを得るために用いられる。初期位相を決定した後は、タイミングコントロールで理想的なサンプル値と実際のサンプル値を比較し、位相のずれを検出する。これを用いて補間フィルタのパラメータを決定することにより、同期サンプルを得ることができる。この構成の他に、AD変換により直接同期サンプルを得る構成も存在する。
【0030】
周波数シンセサイザはADCのサンプリング用クロックを生成する。
【0031】
LPFはカットオフ周波数とブースト量を調整することができる。高周波ノイズの低減とPartial Response波形への等化の一部を担う。
【0032】
LPFでPartial Response波形への等化を行うが、ヘッドの浮上量変動、媒体の不均一性、モータの回転変動などの多くの要因により、アナログのLPFによる完全な等化は難しいので、よりフレキシビリティに富んだディジタルFIRフィルタを用いて、再度Partial Response波形への等化を行う。更にFIRのタップ係数を適応的(Adaptive)に調整する機能も有する。
【0033】
ビタビディテクタはPartial Response波形に等化されたデータ系列からRLL符号化データ系列を復元する。ビタビディテクタはMaximum Likelihood検出を行うため、入力信号パターンの発生確率に偏りがなければ、ビットエラーレイト(Bit Error Rate)を最小にすることができる。
【0034】
同期信号検出器はデータの先頭に付加された同期信号(Sync Mark)を検出し、データの先頭位置を認識する役割を有する。
【0035】
RLLデコーダはライトチャネル31のRLLエンコーダの逆操作を行い、元のデータ系列に戻す。
【0036】
デスクランブラはライトチャネル31のスクランブラの逆操作を行い、元のデータ系列に戻す。ここで生成されたデータはHDCに転送される。
【0037】
【特許文献1】
特開2001−184806号公報(第5〜6頁、図1参照)
【0038】
【発明が解決しようとする課題】
以上に述べた現行の磁気ディスク装置では復号性能が十分でなく、簡単な構成で復号性能を向上する復号方式が求められている。
【0039】
また、ビタビディテクタではハード値での出力を行う。ハード値はソフト値を硬判定したものであるので、ビタビディテクタの出力はソフト出力ディテクタの出力を硬判定したものに等しい。例えば、ソフト出力ディテクタの出力が(0.71, 0.18, 0.45, 0.45, 0.9)であった場合、ビタビディテクタの出力は(1, 0, 0, 0, 1)である。ソフト値は0である可能性が大きいか、1である可能性が大きいかを数値で表している。例えば、1番目の0.71は1である可能性が大きいことを示しており、4番目の0.45は0である可能性が大きいが1である可能性も小さくはないことを意味する。これに対しハード値は、0であるか、1であるかのみを表しており、どちらの可能性が高いかという情報が失われている。このためハード値をLDPCデコーダへの入力に用いると復号性能の劣化を導く。
【0040】
【課題を解決するための手段】
本発明は、記録担体にデータにLDPC符号による冗長ビットを付加したデータを記録し、前記記録担体からの再生時にまず符号間干渉を除去して記録された前記データに戻し、前記LDPC符号による冗長ビットにより誤り訂正を行って前記データに復号化を複数回繰り返すことを特徴とする。LDPC符号を用いて複数回の復号処理を行うことで復号性能の高いデータの復号化方法を提供する。
【0041】
また、本発明は、前記データの符号間干渉の除去はシリアル処理し、次のデータが読み込まれる間に前記データは複数回パラレル処理をして復号化することを特徴とする。複数回の復号処理をパラレル処理することでリードディレイタイムを大幅に短縮する。
【0042】
更に、本発明は、記録担体にデータにLDPC符号による冗長ビットを付加したデータを記録し、前記記録担体からの読み出した等化波形サンプルをソフト出力ディテクタで符号間干渉を除去して記録された前記データに戻し、前記ソフト出力ディテクタのソフト値の出力をLDPCデコーダで前記LDPC符号による冗長ビットにより誤り訂正を行い、前記LDPCデコーダの出力を前記LDPCデコーダとシンプリファイドソフト出力ディテクタで複数回繰り返し復号して誤り訂正を行うことを特徴とする。ソフト出力ディテクタに次のデータが読み込まれる期間に前記LDPCデコーダとシンプリファイドソフト出力ディテクタ間で複数回繰り返し復号処理が行える。
【0043】
更に、本発明は、前記ソフト出力ディテクタでのデータの符号間干渉の除去はシリアル処理し、次のデータが前記ソフト出力ディテクタに読み込まれる期間に前記データを前記LDPCデコーダおよび前記シンプリファイドソフト出力ディテクタ間で複数回復号処理を前記データをパラレルに行うことを特徴とする。
【0044】
更に、本発明は、前記シンプリファイドソフト出力ディテクタでは前記LDPCデコーダの出力より等化波形サンプルの予測値を演算し、該予測値と実際の前記等化波形サンプルを用いて信頼度情報を演算して誤り訂正を行うことを特徴とする。
【0045】
更に、本発明は、前記シンプリファイドソフト出力ディテクタはDAEで構成されることを特徴とする。
【0046】
更に、本発明は、前記データは1セクタのデータとLDPC符号による冗長ビットで構成されることを特徴とする。
【0047】
更に、本発明は、前記データは1セクタのデータを複数に分割したブロックとLDPC符号による冗長ビットで構成されることを特徴とする。
【0048】
更に、本発明は、前記LDPCデコーダの前後にインタリーバおよびデインタリーバを設け、ビットエラーを各ブロックに分散することを特徴とする。
【0049】
更に、本発明は、記録担体にデータの書き込みおよび読み出しを行うリード/ライトチャネルを備えたディスク装置において、前記データにLDPC符号による冗長ビットを付加したデータを記録するライトチャネルと、前記記録担体からの読み出した等化波形サンプルをソフト出力ディテクタで符号間干渉を除去して記録された前記データに戻し、前記ソフト出力ディテクタのソフト値の出力をLDPCデコーダで前記LDPC符号による冗長ビットにより誤り訂正を行い、前記LDPCデコーダの出力を前記LDPCデコーダとシンプリファイドソフト出力ディテクタで複数回繰り返し復号して誤り訂正を行うリードチャネルとで構成されることを特徴とする。
【0050】
更に、本発明は、前記リード/ライトチャネルを1チップの集積回路に形成することを特徴とする。
【0051】
【発明の実施の形態】
本発明では、LDPC (Low Density Parity Check Code)符号はシャノン限界に近い復号性能を実現できることから、磁気記録の有望な復号方式として検討が進められている点に着目してLDPC符号を信号処理に用いる。
【0052】
LDPC符号は誤り訂正符号の一種である。誤り訂正符号は、符号化の際、データに対し冗長ビットを付加する。復号時には、この冗長ビットを用いて誤りの訂正を行う。LDPC符号も、符号化により冗長ビットが付加される。ディスクに書き込むのは、データと付加された冗長である。読み出しの際にも元のデータと冗長を読み出すが、誤りが発生していることがある。冗長を用いることにより、ある程度までこの誤りを訂正することができる。
【0053】
本発明の第1の実施の形態
本発明を適用するディスク装置は図1に示したものと同じ構成である。上述したLDPC符号はR/Wチャネル3で符号化あるいは復号化される。
【0054】
図2に本発明によるLDPC符号を用いたハードディスク用のR/Wチャネルのブロック図を示す。
【0055】
ライトチャネル31はスクランブラ(Scrambler)302、RLL(Run Length Limited)エンコーダ303、LDPCエンコーダ304、ライトプリコン (WritePrecompensation)305、PECLドライバ306などが含まれる。
【0056】
バイトインターフェース301ではハードディスクコントローラ(HDC)から転送されたデータが入力データに処理される。メディア上に書き込むデータは1セクタ単位でHDCから入力される。このとき1セクタ分のユーザデータ(512バイト)だけでなく、HDCによって付加されたECCバイトも同時に入力される。データバスは通常1バイト(8ビット)であり、バイトインターフェース301により入力データとして処理される。
【0057】
スクランブラ302はライトデータをランダムな系列に変換する。同じパターンのデータの繰り返しは、リード時における検出性能に悪影響を与え、エラーレートを悪化させるのを防ぐためである。
【0058】
RLLエンコーダ303は0の最大連続長を制限するためのものである。0の最大連続長を制限することによりリード時のタイミングコントロール319、AGC317などに適したデータ系列にする。
【0059】
LDPCエンコーダ304はデータ系列にLDPC符号の冗長ビットを付加したLDPC符号化したデータ系列に符号化する役割を有する。
【0060】
ライトプリコン305はメディア上の磁化転移の連続による非線形歪を補償する回路である。ライトデータから補償に必要なパターンを検出し、正しい位置で磁気転移が生ずるようにライト電流波形を予め調整をする。
【0061】
PECLドライバ306は擬似ECLレベルに対応した信号を出力するドライバである。PECLドライバ306からの出力はプリアンプを通してヘッドに送られ、ライトデータがメディア上に記録される。
【0062】
リードチャネル32は可変利得増幅器(VGA)311、ローパスフィルタ(LPF)312、自動利得制御(AGC)317、ディジタル/アナログ変換器(ADC)313、周波数シンセサイザ314、ゼロ相リスタート(Zero Phase Restart)318、アダプティブFIRフィルタ(Adaptive FIR Filter)315、補間フィルタ(Interpolation Filter)316、タイミングコントロール(Timing Control)319、ソフト出力ディテクタ(Soft−Output Detector)320、LDPCデコーダ322、同期信号検出器(Sync Mark Detector)321、RLLデコーダ323、デスクランブラ(Descrambler)324とから構成されている。
【0063】
VGA311及びAGC317によりリード波形の振幅の調整を行う。AGC317は理想的な振幅と実際の振幅を比較し、VGA311に設定すべきゲインを決定する。
【0064】
ADC313、 ゼロ相リスタート318、タイミングコントロール319及び補間フィルタ316の構成は固定クロックでAD変換を行う場合、すなわちAD変換により非同期サンプルを得る場合のものである。このとき、非同期サンプルから同期サンプルを得る必要があり、これらのブロックがその役割を担う。ゼロ相リスタート318は初期位相を決定するためのブロックで、できるだけ早く同期サンプルを得るために用いられる。初期位相を決定した後は、タイミングコントロール319で理想的なサンプル値と実際のサンプル値を比較し、位相のずれを検出する。これを用いて補間フィルタ316のパラメータを決定することにより、同期サンプルを得ることができる。この構成の他に、AD変換により直接同期サンプルを得る構成も存在する。
【0065】
周波数シンセサイザ314はADC313のサンプリング用クロックを生成する。
【0066】
LPF312はカットオフ周波数とブースト量を調整することができる。高周波ノイズの低減とPartial Response波形への等化の一部を担う。
【0067】
LPF312でPartial Response波形への等化を行うが、ヘッドの浮上量変動、媒体の不均一性、モータの回転変動などの多くの要因により、アナログのLPFによる完全な等化は難しいので、よりフレキシビリティに富んだディジタルFIRフィルタを用いて、再度Partial Response波形への等化を行う。更にFIRのタップ係数を適応的(Adaptive)に調整する機能も有する。
【0068】
LDPCデコーダ322はLDPC符号化されているデータ系列からLDPC符号化前の系列に復元する役割を有する。復号化の方法としては、主に、sum−product復号法とmin −sum復号法があり、復号性能の面ではsum−product復号法が有利であるが、min−sum復号法はハードウェアによる実現が容易である特徴を持つ。
【0069】
ソフト出力ディテクタ320はLDPCデコーダ322の入力にソフト値を用いることができる。現在のR/Wチャネルではビタビディテクタが利用されているが、その出力はハード値である。従って、LDPC符号を用いるときはビタビディテクタの代わりにソフト出力ディテクタ320を用いるのが適切である。ソフト出力ディテクタ320としては、BCJR(Barl−Cocke−Jelinek−Raviv)やSOVA(Soft−Output Viterbi Algorithm)などがあるが、性能面ではBCJR、ハードウェア実現の容易性ではSOVAがそれぞれ有利である。SOVAは高密度で記録しているために生じる符号間干渉を取り除くために用いられる。
【0070】
SOVAの出力はソフト値であり、(0.71, 0.18, 0.45, 0.45, 0.9)というソフト値が出力されたとする。これらの値は、0である可能性が大きいか、1である可能性が大きいかを数値で表している。例えば、1番目の0.71は1である可能性が大きいことを示しており、4番目の0.45は0である可能性が大きいが1である可能性も小さくはないことを意味する。従来のViterbiディテクタの出力はハード値であり、SOVAの出力を硬判定したものである。上記の例の場合、(1,0,0,0,1)である。ハード値は、0であるか、1であるかのみを表しており、どちらの可能性が高いかという情報が失われている。このためLDPCデコーダ322にソフト値を入力する方が復号性能が良くなる。
【0071】
同期信号検出器321はデータの先頭に付加された同期信号(Sync Mark)を検出し、データの先頭位置を認識する役割を有する。
【0072】
RLLデコーダ323はライトチャネル31のRLLエンコーダ303の逆操作を行い、元のデータ系列に戻す。
【0073】
デスクランブラ324はライトチャネル31のスクランブラ302の逆操作を行い、元のデータ系列に戻す。ここで生成されたデータはHDCに転送される。
【0074】
LDPC符号を用いる実際の復号操作ではソフト出力ディテクタ(Soft−OutputDetector)320とLDPCデコーダ322の間で繰り返し復号を行うことにより、非常に良好な復号性能を得ることができる。このために実際はソフト出力ディテクタ(Soft−Output Detector)320とLDPCデコーダ322を複数段配列した構成が必要になる。
【0075】
図3にその具体化されたブロック図を示す。補間フィルタ(Interpolation Filter)316からの出力が第1段目のソフト出力ディテクタ#1に読み込まれ、同期信号検出器(Sync Mark Detector)321を介してインタリーバ(Interleaver)#1に送られ、第1段目のLDPCデコーダ#1で復号されてデインタリーバ(Deinterleaver) #1から第2段目のソフト出力ディテクタ#2に送られる。このソフト出力ディテクタ(Soft−Output Detector)、インタリーバ、LDPCデコーダ及びデインタリーバは繰り返す回数の段数が用意され、極めて大きな回路規模となる。インタリーバおよびデインタリーバはデータの並びを変更する役割を有するので、これを除外しても良い。
【0076】
次に、図4を参照してこのブロックの動作を説明する。
【0077】
第kセクタのデータ4096ビット(512バイト)と付加された冗長データがソフト出力ディテクタ#1に読み込まれ、インタリーバ#1で並び替えられたビットがLDPCデコーダ#1に入力され復号され、デインタリーバ#1で元の順番に並べ替えられる。このデータは、ソフト出力ディテクタ#2に送られる。あとは、同じ操作を繰り返し行う。最初のソフト出力ディテクタ#1には次の第(k+1)セクタのデータ4096ビットと付加された冗長データが順次読み込まれ、同じ動作を繰り返す。 しかしながら上述したLDPC符号を用いたR/Wチャネルでは、第1に、復号性能を上げるために複数段のソフト出力ディテクタ(Soft−Output Detector)とLDPCデコーダが必要であり、これらを1チップの半導体素子に集積化するには回路規模が膨大になり、実現をするのが困難である問題点がある。
【0078】
第2に、ソフト出力ディテクタ(Soft−Output Detector)は1ビットずつシリアルに処理を行うので、複数段のソフト出力ディテクタ(Soft−Output Detector)を設けることは繰り返しの回数分だけリードディレイが大きくなる問題点も有る。
【0079】
第3に、LDPC符号の復号方法は原理的に大量のビットエラーを引き起こす可能性があり、通常ハードディスク装置の構成ではHDCでリードソロモン符号で誤り訂正を行うが、このような大量ビットエラーの発生には対処不能となる問題点もある。
【0080】
そこで、かかる問題点を更に改良した本発明のR/Wチャネル3のブロック図を図5に示す。
【0081】
ライトチャネル31はスクランブラ(Scrambler)302、RLL(Run Length Limited)エンコーダ303、LDPCエンコーダ304、ライトプリコン (WritePrecompensation)305、PECLドライバ306などが含まれ、図2の構成と同様であるので、ここでは説明を省略する。
【0082】
リードチャネル32は可変利得増幅器(VGA)311、ローパスフィルタ(LPF)312、自動利得制御(AGC)317、ディジタル/アナログ変換器(ADC)313、周波数シンセサイザ314、ゼロ相リスタート(Zero Phase Restart)318、アダプティブFIRフィルタ(Adaptive FIR Filter)315、補間フィルタ(Interpolation Filter)316、タイミングコントロール(Timing Control)319、ソフト出力ディテクタ(Soft−Output Detector)320、LDPCデコーダ322、シンプリファイドソフト出力ディテクタ(Simplified Soft−Output Detector)325、同期信号検出器(Sync Mark Detector)321、RLLデコーダ323、デスクランブラ(Descrambler)324とから構成されている。ソフト出力ディテクタ(Soft−Output Detector) 320およびシンプリファイドソフト出力ディテクタ(Simplified Soft−Output Detector)325以外は図2の構成と同様なので説明を省く。なお、LDPCデコーダの前後にインタリーバおよびデインタリーバを設けて、データの配列を変えても良い。
【0083】
かかるリードチャネル32では補間フィルタ(Interpolation Filter)316からのソフト値のデータがソフト出力ディテクタ(Soft−Output Detector)320に1ビットずつ入力されて、符号間の干渉を除去してソフト値の出力を行う。ソフト出力ディテクタ(Soft−Output Detector)320からは1セクタのすべてのデータがパラレルにLDPCデコーダ322に伝えられ、復号化処理される。更に、シンプリファイドソフト出力ディテクタ325はLPDCデコーダ322の出力を用いて等化波形サンプルの予測値を符号間干渉演算手段により計算する働きと、その予測値と等化波形サンプルを用いて信頼度情報演算手段で計算する働きとがある。そしてシンプリファイドソフト出力ディテクタ325とLDPCデコーダ322の間で繰り返し復号処理を行う。
【0084】
シンプリファイドソフト出力ディテクタ325としてはDAE(Decision Aided Equalizer)を用いているが、パラレル処理を行えればこれに限定されない。DAEは既知の手法であり、「Coding and iterative detection for magnetic recording channels,Zining Wu,Kluwer,2000,ISBN:0−7923−771」に記載されている。
【0085】
上述したように、図5に示すR/Wチャネル3は次セクタのデータをソフト出力ディテクタ320で処理する間に、LDPCデコーダ322とシンプリファイドソフト出力ディテクタ(Simplified Soft−Output Detector)325とでパラレルに複数回の繰り返し復号処理を行っている点に特徴がある。シンプリファイドソフト出力ディテクタ(Simplified Soft−Output Detector)325は符号間干渉演算手段と信頼度情報演算手段とを備え、補間フィルタ(Interpolation Filter)316からの該当セクタのデータとLDPCデコーダ322からの該当セクタのデータとを用いてLDPCデコーダ322に出力するソフト値の出力(信頼度情報)を計算する。LDPCデコーダ322とシンプリファイドソフト出力ディテクタ325の間での繰り返し復号処理はパラレル処理を行うので、次セクタのデータがソフト出力ディテクタ320から出力されるまでには終了する。所定回数の繰り返し復号処理が終了後にLDPCデコーダ322からの出力がRLLデコーダ323に入力される。
【0086】
図6にその複数回の繰り返し復号処理のタイミング図を示す。ソフト出力ディテクタ320は1セクタのデータ(冗長ビットを含む)を1ビットずつシリアル処理しか出来ず、すべてのデータを処理するのに時間を要する。第kセクタのデータ系列がソフト出力ディテクタ320からシリアルに出力されると、1セクタのすべてのデータを同時にインタリーバ、LDPCデコーダ322、デインタリーバおよびシンプリファイドソフト出力ディテクタ325でパラレル処理する。従って、次の第(k+1)セクタのデータがソフト出力ディテクタ320でシリアルに出力される期間に複数回(図6では5回)の繰り返し復号を行い、処理結果を同時に出力できる。
【0087】
この複数回の繰り返し復号処理はソフト出力ディテクタ320で次のセクタのデータをシリアルに処理する期間を利用して行うことにより、LDPCデコーダ322およびシンプリファイドソフト出力ディテクタ325を複数段設けなくても良く、1段で同じ回路を共有でき回路規模を大幅に削減でき、集積回路として1チップ化できる利点を有する。また、複数回の繰り返し復号処理を次のセクタのデータの読み込み時にパラレルに処理するので、リードディレイタイムを大幅に短縮することができる。
【0088】
図7を参照してこの複数回の繰り返し復号処理の具体例を説明する。この図ではデータの流れを具体的に分かりやすく示したもので、実際に存在しない数値も説明のために示している。
【0089】
第1行目は、記録媒体に記録されたデータ系列である。今、PR(Partial Response)方式の伝達関数を
(1−D2)(2+2D+D2)=2+2D−D2−2D3−D4
とし、ライトデータ系列をakで表すと、第2行目に示す理想等化波形サンプルckは
ck=2ak+2ak−1−ak−2−2ak−3−ak−4
で計算できる。ここでkはビット順序を示し、k−1は第k番目のビットより1つ前のビットを示している。
【0090】
しかしながら、実際の等化波形サンプルはノイズの影響を受けており、第3行目のようなデータ系列になる。この等化波形サンプルは前述したようにソフト出力ディテクタで処理されて既知の量の符号間干渉による波形干渉が取り除かれて、ライトデータ系列akが復元される。ソフト出力ディテクタのソフト値の出力(SOD出力)が第4行目であり、硬判定値(実際には存在しないが)が第5行目である。この例では硬判定値の下線を付した9ビットがライトデータと異なっており、誤りビットである。従って、本発明のLDPC符号による符号化や繰り返し復号処理を行わない場合はこれが最終の出力となり、大量のエラーが発生することを示している。
【0091】
本発明では、ソフト出力ディテクタ320の出力(ソフト値)はLDPCデコーダに入力され、LDPC符号による誤り訂正を行う。LDPCデコーダの出力はLDPC1出力として第6行目に示す。誤ったビットは下線を付した2ビットに減少する。
【0092】
次に、このソフト出力ディテクタ320の出力はシンプリファイドソフト出力ディテクタ325に送られてDAEにより処理される。ここではLDPC1出力を用いて前述した伝達関数に基づいて等化波形サンプルの予測値を計算し、これと前述した実際の等化波形サンプルを用いて信頼度情報を計算してDAE1出力として第7行目のデータをソフト値で出力する。説明の為にDAE1出力の硬判定値を第8行目に示す。1回目の復号処理ではノイズの影響を強く受けている等化波形サンプルを用いて処理するので、下線で示すように誤りビットが4に増加している。DAE1出力(ソフト値)はLDPCデコーダ322で復号されて、第9行目に示すようにLDPC2出力を出力する。ここでは誤り訂正されて、誤りビットは下線の2ビットに減る。
【0093】
更に、LDPC2出力を用いてシンプリファイドソフト出力ディテクタ325に送られて同様にDAEにより処理される。これにより第10行目に示すDAE2出力がソフト値で出力され、第11行目に示すDAE2出力(硬判定値)から明らかなように誤りビットがすべて訂正される。従って、LDPC3出力にも誤りビットが無くなる。
【0094】
このようにLDPCデコーダによる復号とシンプリファイドソフト出力ディテクタでのDAE処理を繰り返すことで、誤りビットを訂正することが可能となる。
【0095】
更に、シンプリファイドソフト出力ディテクタ325でDAE処理される具体的な演算方法を説明する。図7の右から7番目のDAE1出力19.34の計算方法について説明する。計算に使用する情報は、以下のように時点k〜(k+4)の等化波形サンプルと時点(k−4)〜(k−1)および(k+1)〜(k+4)のLDPC1出力である。
このときの情報を図7から抜き出すと以下の表に示される。
【0096】
【表1】
【0097】
DAE出力は次式で計算する。
【0098】
【数1】
【0099】
まず、分子でi=kのときの項
【0100】
【数2】
【0101】
を求める。これは、
【0102】
【数3】
【0103】
のときに等化波形サンプルがykとなる確率である。今、
【0104】
【数4】
【0105】
であるので、PR方式の伝達関数から予測される等化波形サンプルは0である。ノイズとして平均0、分散σ2の加法性白色ガウス雑音を仮定すると、
【0106】
【数5】
【0107】
となる。同様にして、分子、分母の全ての項を求めると次のようになる。
【0108】
【数6】
【0109】
【数7】
【0110】
【数8】
【0111】
【数9】
【0112】
【数10】
【0113】
【数11】
【0114】
【数12】
【0115】
【数13】
【0116】
【数14】
【0117】
以上から、
【0118】
【数15】
【0119】
となる。
【0120】
【数16】
【0121】
とすると、19.34が得られる。
【0122】
このようにシンプリファイドソフト出力ディテクタでのDAEにおける演算は、LDPC出力を用いて等化波形サンプルの予測値を演算する部分と、その予測値と等化波形サンプルを用いて信頼度情報(DAE出力)を演算する部分に大きく分けられる。実際にはこの両方の演算は同時に行われている。
本発明の第2の実施の形態
LDPC符号を用いた復号方法では、原理的に大量のビットエラーを引き起こす可能性があることは既に述べた。この大量のビットエラーが発生する可能性があるのは次の2つの場合である。
▲1▼ LDPCデコーダ322で訂正不可能となった場合
▲2▼ LDPCデコーダ322で誤訂正した場合
前者の場合、ビットエラー数は不明であるが、エラーが発生していることは分かる。この場合にはLDPCデコーダ322の出力は捨てて、ソフト出力ディテクタ320の出力の硬判定値をRLLデコーダ323に渡す。
【0123】
後者の場合、エラーが発生していることすら不明である。この場合に大量のビットエラーが発生していると、HDCにおけるリードソロモン(RS)符号で誤りが検出され、リトライ処理に入る。リトライ処理で誤りが訂正されない場合にはソフト出力ディテクタ320の出力の硬判定値をRLLデコーダ323に渡す。
【0124】
以上の手法で、LDPCデコーダ322による大量エラーによりリード不可能となることをある程度は防ぐことができる。しかしながらLDPCデコーダ322で大量のエラーが発生するときには、ソフト出力ディテクタ320の出力の硬判定値においても多くのエラーが存在する可能性が高い。この問題に対する対策は不可欠となる。
【0125】
図8を参照して、1セクタを分割しない場合と1セクタを8分割した場合とを対比して説明する。
【0126】
1セクタを分割しないでLDPCデコーダ322で復号した場合、×印のビットエラーが発生したと仮定する。LDPCデコーダ322で誤り検出をされた場合はソフト出力ディテクタ320の出力の硬判定値を最終出力とするが、ソフト出力ディテクタ320の出力にも多くのビットエラーが存在することが多く、HDCのリードソロモン(RS)符号による誤り訂正で訂正不能になる可能性が高い。
【0127】
そこで、1セクタを8つのブロックに分割した場合を考える。ライト時は、それぞれのブロック毎にLDPCエンコーダ304でLDPC符号化を行い、リード時における復号もそれぞれのブロックで行う。このためLDPC符号の復号処理で誤りを訂正できなかった図示するブロックのみソフト出力ディテクタ320の出力の硬判定値を用いる。また、他のブロックはLDPC符号の復号処理が正しく行われており、1セクタ全体でのエラービット数は小さく抑えることができる。従って、HDCのリードソロモン(RS)符号による誤り訂正で訂正可能になる可能性が高くなる。なお、1セクタは複数のブロックに分割すれば、その効果が得られ、8ブロックの場合はビット数は(4096ビット+冗長ビット)/8に減るので、リードソロモン(RS)符号による誤り訂正も有効に行える。なお、分割されるブロックは8に限定されず、複数のブロックでも同様の効果が得られる。例えば、4ブロックでも良い。
本発明の第3の実施の形態
更に、復号性能を高めるためにインタリーバ(Interleaver)およびデインタリーバ(De− Interleaver)を導入することもできる。
【0128】
図9を参照すると、ライト時にはLDPCエンコーダ304の前に、リード時にはLDPCデコーダ322の前にインタリーバ307、326を設ける。インタリーバとしてはS−Random Interleaver、Block Interleaverなどが挙げられる。またデインタリーバ308、327はライト時にはLDPCエンコーダ304の後に、リード時にはLDPCデコーダ322の後に設けられる。図9で示した他の構成は図5の構成と同じであるので、説明を省略する。インタリーバ307、326とデインタリーバ308、327は逆操作を行い、データ系列の並びを変換する働きがある。
【0129】
LDPC符号には最初からインタリーバと同様の効果があるために、1セクタ分と同じ長さのLDPC符号を冗長ビットに用いる場合には、インタリーバの導入による復号性能を改善する効果は小さい。
【0130】
しかし、前述した本発明の第2の実施の形態のように1セクタを複数のブロックに分割してブロック単位でLDPC符号化を行う場合には、インタリーバ307、326を導入することによりソフト出力ディテクタ320およびシンプリファイドソフト出力ディテクタ325で発生するビットエラーを各ブロックに分散させる効果がある。このためにビットエラーが特定のブロックに集中せず、また各ブロックでのビットエラーの数も少ないので、復号性能改善効果が非常に大きい。これは実質的にLDPC符号の符号長を大きくしたのと同じ効果があるものと考えられる。
【0131】
以上に詳述した本発明の実施の形態では、磁気ディスク装置に適用する場合について説明をしたが、本発明は、光ディスク装置、光磁気ディスク装置等の記録担体としてディスクを用いる記録再生装置に適用できる。
【0132】
【発明の効果】
本発明によれば、LDPC符号による冗長ビットにより誤り訂正を行ってデータに復号処理を複数回繰り返すことで復号性能の高いデータの復号化方法を実現できる。
【0133】
また、本発明によれば、データの符号間干渉の除去はシリアル処理し、次のデータが読み込まれる間に前記データは複数回の復号処理をパラレル処理することでリードディレイタイムを大幅に短縮できる。
【0134】
更に、本発明によれば、ソフト出力ディテクタのソフト値の出力をLDPCデコーダでLDPC符号による冗長ビットにより誤り訂正を行い、LDPCデコーダの出力をLDPCデコーダとシンプリファイドソフト出力ディテクタで複数回繰り返し復号して誤り訂正を行うので、復号性能が高い。
【0135】
更に、本発明によれば、ソフト出力ディテクタでのデータの符号間干渉の除去はシリアル処理し、次のデータがソフト出力ディテクタに読み込まれる期間にデータをLDPCデコーダおよびシンプリファイドソフト出力ディテクタ間で複数回の復号処理をパラレルに行うことで、リードディレイタイムをソフト出力ディテクタに読み込まれる期間まで短縮できる。
【0136】
更に、本発明によれば、シンプリファイドソフト出力ディテクタではLDPCデコーダの出力より等化波形サンプルの予測値を演算し、予測値と実際の前記等化波形サンプルを用いて信頼度情報を演算して誤り訂正を行うことで、誤り訂正を複数回の復号処理で確実に実現できる。
【0137】
更に、本発明によれば、前記データは1セクタのデータを複数に分割したブロックで復号処理を行うので、LDPC符号特有の大量エラーの発生も防止できる。
【0138】
更に、本発明によれば、LDPCデコーダの前後にインタリーバおよびデインタリーバを設け、ビットエラーを各ブロックに分散することで、大量エラーが各ブロックに集中して発生せず、誤り訂正が確実に行える。
【0139】
更に、本発明によれば、LDPCデコーダの出力をLDPCデコーダとシンプリファイドソフト出力ディテクタで複数回繰り返し復号して誤り訂正を行うリードチャネルを実現できるので、LDPCデコーダおよびシンプリファイドソフト出力ディテクタを共有でき、リード/ライトチャネルを1チップの集積回路で実現できる。
【図面の簡単な説明】
【図1】本発明および現行のディスク装置の構成を説明するブロック図である。
【図2】本発明によるLDPC符号を用いたディスク装置のR/Wチャネルの構成を説明するブロック図である。
【図3】本発明によるLDPC符号により繰り返し復号処理を行うR/Wチャネルの具体例を説明するブロック図である。
【図4】本発明による図3に示すR/Wチャネルの動作を説明するタイミング図である。
【図5】本発明による改良されたR/Wチャネルの構成を説明するブロック図である。
【図6】本発明による改良されたR/Wチャネルの動作を説明するタイミング図である。
【図7】本発明による改良されたR/Wチャネルの複数回の繰り返し復号処理を説明するデータ図である。
【図8】本発明による第2の実施の形態でのデータ系列を説明する特性図である。
【図9】本発明による第3の実施の形態に用いるR/Wチャネルの構成を説明するブロック図である。
【図10】従来のディスク装置に用いられるR/Wチャネルの構成を説明するブロック図である。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a data decoding method and a disk device using the same, and more particularly to a data decoding method with less errors in reading and a disk device using the same.
[0002]
[Prior art]
In general, in a recording / reproducing device represented by a magnetic disk device, data is called an error correction code (ECC) in order to enable error correction and detection included in data reproduced from a recording medium (record carrier). Redundant data is added. When error correction is performed using a Reed-Solomon (RS) code as ECC, up to (redundant symbol number / 2) errors can be corrected.
[0003]
However, the recording density of the magnetic disk device has been increasing at an annual rate of 1.6 times, and has been increasing to 50 (Gbit / in).2) Has been reached. With an increase in recording density, interference between recorded codes increases, and decoding characteristics deteriorate. As a method of overcoming the deterioration of the decoding characteristic, a maximum response likelihood (PRML) method using a partial response due to intersymbol interference is generally used. PRML is a method for obtaining a signal sequence that maximizes the likelihood of a partial response of a reproduced signal using Viterbi decoding.
[0004]
On the other hand, many attempts have been made to improve the performance by improving the recording code used for magnetic recording. For example, an MTR (Maximum Transition Run) code constitutes a code word excluding a symbol pattern that causes a dominant decoding error in Viterbi decoding by limiting the maximum number of consecutive magnetization reversals during reproduction, and uses code spacing between code words. Euclidean distance can be increased.
[0005]
In general, the following methods are considered to improve decoding performance.
{Circle around (1)} Maximum a posteriori probability (MAP) decoding is performed.
{Circle around (2)} Increase the code length (the code length is a unit for performing encoding).
However, MAP decoding has a very large amount of calculation and is difficult to realize. Further, in a normal code, if the code length is increased, the calculation amount in decoding increases exponentially, which is not practical.
[0006]
FIG. 1 is a block diagram showing the configuration of a current magnetic disk drive.
[0007]
The magnetic disk drive of FIG. 1 is roughly composed of a hard disk controller (HDC) 1, a
[0008]
The
[0009]
The data
[0010]
The ECC control unit 13 adds redundant data (redundant symbols) to data (information symbols) to be recorded in order to enable correction and detection of errors included in data reproduced from the
[0011]
The buffer RAM 14 temporarily stores data transferred from the host and transfers the data to the R /
[0012]
The
[0013]
The R /
[0014]
The
[0015]
On the other hand, the
[0016]
The VCM /
[0017]
The
[0018]
The recording signal transmitted by the R /
[0019]
The
[0020]
FIG. 10 shows a block diagram of a current R / W channel for a hard disk. This R / W channel corresponds to the R / W (read / write)
[0021]
The
[0022]
In the byte interface, data transferred from a hard disk controller (HDC) is processed into input data. Data to be written on the medium is input from the HDC in units of one sector. At this time, not only the user data (512 bytes) for one sector, but also the ECC bytes added by the HDC are input at the same time. The data bus is usually 1 byte (8 bits) and is processed as input data by the byte interface.
[0023]
The scrambler converts the write data into a random sequence. The repetition of the data of the same pattern is for preventing the detection performance of the Viterbi (Viterbi) detector during reading from being adversely affected, thereby preventing the error rate from being deteriorated.
[0024]
The RLL encoder is for limiting the maximum continuous length of zero. By limiting the maximum continuous length of 0, a data sequence suitable for timing control at the time of reading, AGC, and the like is obtained.
[0025]
The write pre-computer is a circuit for compensating for non-linear distortion due to continuous magnetization transition on the medium. A pattern necessary for compensation is detected from the write data, and a write current waveform is adjusted in advance so that magnetic transition occurs at a correct position.
[0026]
The PECL driver is a driver that outputs a signal corresponding to the pseudo ECL level. The output from the PECL driver is sent to the head through the preamplifier, and the write data is recorded on the medium.
[0027]
The
[0028]
The amplitude of the read waveform is adjusted by VGA and AGC. The AGC compares the ideal amplitude with the actual amplitude and determines a gain to be set for the AGC.
[0029]
The configuration of the ADC, the zero-phase restart, the timing control, and the interpolation filter is for performing AD conversion with a fixed clock, that is, for obtaining asynchronous samples by AD conversion. At this time, it is necessary to obtain synchronous samples from asynchronous samples, and these three blocks play the role. The zero-phase restart is a block for determining an initial phase, and is used to obtain a synchronization sample as soon as possible. After the initial phase is determined, the ideal sample value and the actual sample value are compared by timing control, and a phase shift is detected. By using this to determine the parameters of the interpolation filter, synchronized samples can be obtained. In addition to this configuration, there is also a configuration in which synchronous samples are directly obtained by AD conversion.
[0030]
The frequency synthesizer generates a sampling clock for the ADC.
[0031]
The LPF can adjust the cutoff frequency and the boost amount. It is responsible for reducing high-frequency noise and equalizing to a Partial Response waveform.
[0032]
The LPF performs equalization to the Partial Response waveform. However, it is difficult to completely equalize the analog LPF using many factors such as fluctuations in the flying height of the head, non-uniformity of the medium, and fluctuations in the rotation of the motor. Using a digital FIR filter rich in abilities, equalization to a Partial Response waveform is performed again. Further, it has a function of adjusting the tap coefficient of the FIR adaptively.
[0033]
The Viterbi detector restores the RLL encoded data sequence from the data sequence equalized to the Partial Response waveform. Since the Viterbi detector performs Maximum Likelihood detection, the bit error rate (Bit Error Rate) can be minimized if there is no bias in the occurrence probability of the input signal pattern.
[0034]
The synchronization signal detector has a role of detecting a synchronization signal (Sync Mark) added to the head of the data and recognizing the head position of the data.
[0035]
The RLL decoder performs the reverse operation of the RLL encoder of the
[0036]
The descrambler performs the reverse operation of the scrambler of the
[0037]
[Patent Document 1]
JP 2001-184806 A (
[0038]
[Problems to be solved by the invention]
The current magnetic disk devices described above do not have sufficient decoding performance, and there is a need for a decoding method that improves decoding performance with a simple configuration.
[0039]
The Viterbi detector outputs a hard value. Since the hard value is a hard decision of the soft value, the output of the Viterbi detector is equal to the hard decision of the output of the soft output detector. For example, if the output of the soft output detector is (0.71, 0.18, 0.45, 0.45, 0.9), the output of the Viterbi detector is (1, 0, 0, 0, 1) It is. The numerical value indicates whether the soft value is likely to be 0 or 1 is large. For example, the first 0.71 indicates that the possibility of being 1 is large, and the fourth 0.45 means that the possibility of being 0 is large but the possibility of being 1 is not small. . On the other hand, the hard value indicates only 0 or 1, and information on which possibility is higher is lost. Therefore, if a hard value is used as an input to an LDPC decoder, the decoding performance will be degraded.
[0040]
[Means for Solving the Problems]
According to the present invention, data obtained by adding a redundant bit by an LDPC code to data is recorded on a record carrier, and at the time of reproduction from the record carrier, first, intersymbol interference is removed and the data is returned to the recorded data. It is characterized in that error correction is performed with bits and decoding of the data is repeated a plurality of times. A decoding method for data with high decoding performance is provided by performing decoding processing a plurality of times using an LDPC code.
[0041]
Further, the present invention is characterized in that the elimination of the intersymbol interference of the data is performed by serial processing, and the data is decoded by performing parallel processing a plurality of times while the next data is read. By performing a plurality of decoding processes in parallel, the read delay time is greatly reduced.
[0042]
Further, according to the present invention, data obtained by adding a redundant bit by an LDPC code to data is recorded on a record carrier, and an equalized waveform sample read from the record carrier is recorded by removing intersymbol interference with a soft output detector. The output is returned to the data, and the output of the soft value of the soft output detector is error-corrected by the LDPC decoder using the redundant bits by the LDPC code, and the output of the LDPC decoder is repeatedly decoded by the LDPC decoder and the simplified soft output detector a plurality of times. And performing error correction. The decoding process can be repeatedly performed between the LDPC decoder and the simplified software output detector a plurality of times during the period when the next data is read into the soft output detector.
[0043]
Further, the present invention provides a method for serially removing elimination of intersymbol interference of data in the soft output detector, and transmitting the data to the LDPC decoder and the simplified soft output detector during a period in which the next data is read into the soft output detector. The decoding process is performed a plurality of times in parallel between the data.
[0044]
Further, in the present invention, the simplified software output detector calculates a predicted value of an equalized waveform sample from the output of the LDPC decoder, and calculates reliability information using the predicted value and the actual equalized waveform sample. Error correction is performed by using
[0045]
Further, the invention is characterized in that the simplified soft output detector is constituted by DAE.
[0046]
Further, the present invention is characterized in that the data is constituted by data of one sector and redundant bits by an LDPC code.
[0047]
Further, the present invention is characterized in that the data is composed of blocks obtained by dividing one sector of data into a plurality of blocks and redundant bits by an LDPC code.
[0048]
Further, the present invention is characterized in that an interleaver and a deinterleaver are provided before and after the LDPC decoder, and a bit error is distributed to each block.
[0049]
Furthermore, the present invention relates to a disk device provided with a read / write channel for writing and reading data to and from a record carrier, wherein a write channel for recording data obtained by adding a redundant bit by an LDPC code to the data; The read equalized waveform sample is returned to the recorded data by removing intersymbol interference with a soft output detector, and the output of the soft value of the soft output detector is corrected for error by a redundant bit by the LDPC code by an LDPC decoder. And a read channel for performing error correction by repeatedly decoding the output of the LDPC decoder a plurality of times with the LDPC decoder and the simplified software output detector.
[0050]
Further, the present invention is characterized in that the read / write channel is formed on a one-chip integrated circuit.
[0051]
BEST MODE FOR CARRYING OUT THE INVENTION
In the present invention, the LDPC (Low Density Parity Check Code) code can realize decoding performance close to the Shannon limit. Used.
[0052]
LDPC codes are a type of error correction codes. The error correction code adds redundant bits to data at the time of encoding. At the time of decoding, error correction is performed using the redundant bits. Redundant bits are also added to the LDPC code by encoding. What is written to the disc is the data and the added redundancy. At the time of reading, the original data and the redundancy are read, but an error may occur. This error can be corrected to some extent by using redundancy.
[0053]
First embodiment of the present invention
The disk device to which the present invention is applied has the same configuration as that shown in FIG. The above-described LDPC code is encoded or decoded by the R /
[0054]
FIG. 2 shows a block diagram of an R / W channel for a hard disk using an LDPC code according to the present invention.
[0055]
The
[0056]
In the
[0057]
The
[0058]
The
[0059]
The
[0060]
The
[0061]
The
[0062]
The
[0063]
The
[0064]
The configuration of the
[0065]
The
[0066]
The
[0067]
The
[0068]
The
[0069]
[0070]
The output of SOVA is a soft value, and it is assumed that a soft value of (0.71, 0.18, 0.45, 0.45, 0.9) is output. These values represent numerical values indicating whether it is likely to be 0 or 1. For example, the first 0.71 indicates that the possibility of being 1 is large, and the fourth 0.45 means that the possibility of being 0 is large but the possibility of being 1 is not small. . The output of the conventional Viterbi detector is a hard value, and is a hard decision of the output of the SOVA. In the case of the above example, it is (1, 0, 0, 0, 1). The hard value represents only 0 or 1, and information on which possibility is higher is lost. Therefore, inputting a soft value to the
[0071]
The
[0072]
The
[0073]
The
[0074]
In an actual decoding operation using an LDPC code, it is possible to obtain very good decoding performance by repeatedly performing decoding between the soft-output detector (Soft-Output Detector) 320 and the
[0075]
FIG. 3 shows a concrete block diagram thereof. The output from the interpolation filter (Interpolation Filter) 316 is read into the first-stage soft
[0076]
Next, the operation of this block will be described with reference to FIG.
[0077]
The 4096 bits (512 bytes) of data in the kth sector and the added redundant data are read into the soft
[0078]
Second, since the soft-output detector (Soft-Output Detector) performs serial processing bit by bit, providing a plurality of stages of soft-output detectors (Soft-Output Detectors) increases the read delay by the number of repetitions. There are also problems.
[0079]
Third, the decoding method of the LDPC code may cause a large amount of bit errors in principle. In a hard disk device, the error is normally corrected by the HDC using the Reed-Solomon code. There are also problems that cannot be dealt with.
[0080]
Therefore, FIG. 5 shows a block diagram of the R /
[0081]
The
[0082]
The
[0083]
In the
[0084]
Although the DAE (Decision Aided Equalizer) is used as the simplified software output detector 325, the invention is not limited thereto as long as parallel processing can be performed. DAE is a known method and is described in "Coding and iterative detection for magnetic recording channels, Zining Wu, Kluwer, 2000, ISBN: 0-7923-771".
[0085]
As described above, the R /
[0086]
FIG. 6 shows a timing chart of the multiple-time iterative decoding process. The
[0087]
The multiple-time iterative decoding process is performed using the period during which the data of the next sector is serially processed by the
[0088]
A specific example of the multiple-time iterative decoding process will be described with reference to FIG. In this figure, the flow of data is specifically shown in an easy-to-understand manner, and numerical values that do not actually exist are also shown for explanation.
[0089]
The first line is a data sequence recorded on the recording medium. Now, the transfer function of the PR (Partial Response) method is
(1-D2) (2 + 2D + D2) = 2 + 2D−D2-2D3-D4
And the write data sequence is ak, The idealized equalized waveform sample c shown in the second rowkIs
ck= 2ak+ 2ak-1-Ak-2-2ak-3-Ak-4
Can be calculated by Here, k indicates the bit order, and k-1 indicates the bit immediately before the k-th bit.
[0090]
However, the actual equalized waveform sample is affected by noise, and becomes a data series as shown in the third row. This equalized waveform sample is processed by the soft output detector as described above to remove a known amount of waveform interference caused by intersymbol interference, and the write data sequence akIs restored. The output of the soft value (SOD output) of the soft output detector is on the fourth line, and the hard decision value (although it does not actually exist) is on the fifth line. In this example, the underlined 9 bits of the hard decision value are different from the write data and are error bits. Therefore, when the encoding or the iterative decoding process using the LDPC code of the present invention is not performed, this is the final output, indicating that a large amount of errors occur.
[0091]
In the present invention, the output (soft value) of the
[0092]
Next, the output of the
[0093]
Further, the output is sent to the simplified software output detector 325 using the LDPC2 output, and is similarly processed by the DAE. As a result, the DAE2 output shown in the tenth row is output as a soft value, and all the error bits are corrected as is apparent from the DAE2 output (hard decision value) shown in the eleventh row. Therefore, there is no error bit in the LDPC3 output.
[0094]
As described above, by repeating the decoding by the LDPC decoder and the DAE processing by the simplified software output detector, it becomes possible to correct the error bit.
[0095]
Further, a specific calculation method for performing DAE processing by the simplified software output detector 325 will be described. A method of calculating the seventh DAE1 output 19.34 from the right in FIG. 7 will be described. The information used for the calculation is the equalized waveform samples at time points k to (k + 4) and the LDPC1 outputs at time points (k-4) to (k-1) and (k + 1) to (k + 4) as follows.
The information at this time is extracted from FIG. 7 and is shown in the following table.
[0096]
[Table 1]
[0097]
The DAE output is calculated by the following equation.
[0098]
(Equation 1)
[0099]
First, the term when i = k in the numerator
[0100]
(Equation 2)
[0101]
Ask for. this is,
[0102]
(Equation 3)
[0103]
When the equalized waveform sample is ykIs the probability that now,
[0104]
(Equation 4)
[0105]
Therefore, the equalized waveform sample predicted from the transfer function of the PR method is 0. Mean 0, variance σ as noise2Assuming the additive white Gaussian noise of
[0106]
(Equation 5)
[0107]
Becomes Similarly, when all the terms of the numerator and denominator are obtained, the following is obtained.
[0108]
(Equation 6)
[0109]
(Equation 7)
[0110]
(Equation 8)
[0111]
(Equation 9)
[0112]
(Equation 10)
[0113]
(Equation 11)
[0114]
(Equation 12)
[0115]
(Equation 13)
[0116]
[Equation 14]
[0117]
From the above,
[0118]
[Equation 15]
[0119]
Becomes
[0120]
(Equation 16)
[0121]
Then, 19.34 is obtained.
[0122]
As described above, the operation in the DAE with the simplified software output detector is performed by calculating the predicted value of the equalized waveform sample using the LDPC output, and the reliability information (DAE output by using the predicted value and the equalized waveform sample). ) Can be broadly divided into parts for calculating. Actually, both operations are performed simultaneously.
Second embodiment of the present invention
As described above, the decoding method using the LDPC code may cause a large amount of bit errors in principle. This large amount of bit errors can occur in the following two cases.
{Circle around (1)} When the correction becomes impossible with the
{Circle around (2)} When the error is corrected by the
In the former case, the number of bit errors is unknown, but it can be seen that an error has occurred. In this case, the output of the
[0123]
In the latter case, it is not even known that an error has occurred. In this case, if a large number of bit errors have occurred, an error is detected in the Reed-Solomon (RS) code in the HDC, and a retry process is started. If the error is not corrected by the retry processing, the hard decision value of the output of the
[0124]
With the above method, it is possible to prevent to some extent from being impossible to read due to a large number of errors by the
[0125]
Referring to FIG. 8, a case where one sector is not divided and a case where one sector is divided into eight will be described in comparison.
[0126]
When decoding is performed by the
[0127]
Therefore, consider the case where one sector is divided into eight blocks. At the time of writing, LDPC encoding is performed by the
Third embodiment of the present invention
Further, an interleaver and a de-interleaver may be introduced to improve decoding performance.
[0128]
Referring to FIG. 9, interleavers 307 and 326 are provided before the
[0129]
Since the LDPC code has the same effect as the interleaver from the beginning, when an LDPC code having the same length as one sector is used for redundant bits, the effect of improving the decoding performance by introducing the interleaver is small.
[0130]
However, when one sector is divided into a plurality of blocks and LDPC coding is performed in block units as in the above-described second embodiment of the present invention, the soft output detector is introduced by introducing interleavers 307 and 326. There is an effect of dispersing bit errors generated in the
[0131]
In the embodiment of the present invention described in detail above, a case where the present invention is applied to a magnetic disk device has been described. However, the present invention is applied to a recording / reproducing device using a disk as a record carrier, such as an optical disk device, a magneto-optical disk device. it can.
[0132]
【The invention's effect】
ADVANTAGE OF THE INVENTION According to this invention, the decoding method of the data with high decoding performance can be implement | achieved by performing error correction by the redundant bit by an LDPC code, and repeating decoding processing to data several times.
[0133]
Further, according to the present invention, the elimination of intersymbol interference of data is performed serially, and the read delay time can be significantly reduced by performing a plurality of decoding processes on the data in parallel while the next data is read. .
[0134]
Further, according to the present invention, the output of the soft value of the soft output detector is error-corrected by the LDPC decoder using redundant bits by the LDPC code, and the output of the LDPC decoder is repeatedly decoded by the LDPC decoder and the simplified soft output detector a plurality of times. Since error correction is performed, decoding performance is high.
[0135]
Further, according to the present invention, the elimination of intersymbol interference of data in the soft output detector is performed in a serial process, and data is transmitted between the LDPC decoder and the simplified soft output detector during a period in which the next data is read into the soft output detector. By performing the decoding processes in parallel, the read delay time can be shortened to the period in which the output is read by the soft output detector.
[0136]
Further, according to the present invention, the simplified soft output detector calculates a predicted value of an equalized waveform sample from the output of the LDPC decoder, and calculates reliability information using the predicted value and the actual equalized waveform sample. By performing the error correction, the error correction can be reliably realized by a plurality of decoding processes.
[0137]
Furthermore, according to the present invention, since the data is subjected to decoding processing in blocks obtained by dividing data of one sector into a plurality of data, it is possible to prevent occurrence of a large number of errors peculiar to LDPC codes.
[0138]
Further, according to the present invention, an interleaver and a deinterleaver are provided before and after an LDPC decoder, and a bit error is distributed to each block, so that a large amount of errors do not concentrate on each block and error correction can be performed reliably. .
[0139]
Further, according to the present invention, it is possible to realize a read channel for performing error correction by repeatedly decoding the output of the LDPC decoder with the LDPC decoder and the simplified soft output detector a plurality of times, so that the LDPC decoder and the simplified soft output detector can be shared. The read / write channel can be realized by a one-chip integrated circuit.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating a configuration of the present invention and a current disk device.
FIG. 2 is a block diagram illustrating a configuration of an R / W channel of a disk device using an LDPC code according to the present invention.
FIG. 3 is a block diagram illustrating a specific example of an R / W channel that performs iterative decoding processing using an LDPC code according to the present invention.
4 is a timing chart illustrating the operation of the R / W channel shown in FIG. 3 according to the present invention.
FIG. 5 is a block diagram illustrating the configuration of an improved R / W channel according to the present invention.
FIG. 6 is a timing diagram illustrating the operation of an improved R / W channel according to the present invention.
FIG. 7 is a data diagram illustrating an improved R / W channel multiple-time iterative decoding process according to the present invention.
FIG. 8 is a characteristic diagram illustrating a data sequence according to the second embodiment of the present invention.
FIG. 9 is a block diagram illustrating a configuration of an R / W channel used in a third embodiment according to the present invention.
FIG. 10 is a block diagram illustrating a configuration of an R / W channel used in a conventional disk device.
Claims (12)
前記データにLDPC符号による冗長ビットを付加したデータを記録するライトチャネルと、
前記記録担体からの読み出した等化波形サンプルをソフト出力ディテクタで符号間干渉を除去して記録された前記データに戻し、前記ソフト出力ディテクタのソフト値の出力をLDPCデコーダで前記LDPC符号による冗長ビットにより誤り訂正を行い、前記LDPCデコーダの出力を前記LDPCデコーダとシンプリファイドソフト出力ディテクタで複数回繰り返し復号して誤り訂正を行うリードチャネルとで構成されることを特徴とするディスク装置。In a disk device having a read / write channel for writing and reading data to and from a record carrier,
A write channel for recording data obtained by adding a redundant bit by an LDPC code to the data;
The equalized waveform sample read from the record carrier is returned to the recorded data by removing intersymbol interference with a soft output detector, and the output of the soft value of the soft output detector is output by a LDPC decoder to a redundant bit by the LDPC code. And a read channel for performing an error correction by repeatedly decoding the output of the LDPC decoder with the LDPC decoder and a simplified software output detector a plurality of times.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002330929A JP4118127B2 (en) | 2002-11-14 | 2002-11-14 | Data decoding method and disk device using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002330929A JP4118127B2 (en) | 2002-11-14 | 2002-11-14 | Data decoding method and disk device using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004164767A true JP2004164767A (en) | 2004-06-10 |
JP4118127B2 JP4118127B2 (en) | 2008-07-16 |
Family
ID=32808467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002330929A Expired - Fee Related JP4118127B2 (en) | 2002-11-14 | 2002-11-14 | Data decoding method and disk device using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4118127B2 (en) |
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6965652B1 (en) | 2000-06-28 | 2005-11-15 | Marvell International Ltd. | Address generator for LDPC encoder and decoder and method thereof |
US7000177B1 (en) | 2000-06-28 | 2006-02-14 | Marvell International Ltd. | Parity check matrix and method of forming thereof |
US7072417B1 (en) | 2000-06-28 | 2006-07-04 | Marvell International Ltd. | LDPC encoder and method thereof |
US7099411B1 (en) | 2000-10-12 | 2006-08-29 | Marvell International Ltd. | Soft-output decoding method and apparatus for controlled intersymbol interference channels |
US7184486B1 (en) | 2000-04-27 | 2007-02-27 | Marvell International Ltd. | LDPC encoder and decoder and method thereof |
JP2007087537A (en) * | 2005-09-22 | 2007-04-05 | Rohm Co Ltd | Signal processor, signal processing method and storage system |
JP2007087538A (en) * | 2005-09-22 | 2007-04-05 | Rohm Co Ltd | Signal processor, signal processing method and storage system |
JP2007087535A (en) * | 2005-09-22 | 2007-04-05 | Rohm Co Ltd | Signal processor, signal processing method and storage system |
JP2007087536A (en) * | 2005-09-22 | 2007-04-05 | Rohm Co Ltd | Signal processor, signal processing method and storage system |
US7340003B1 (en) | 2000-04-27 | 2008-03-04 | Marvell International Ltd. | Multi-mode iterative detector |
JP2008236387A (en) * | 2007-03-20 | 2008-10-02 | Sumitomo Electric Ind Ltd | Soft decision decoder and soft decision decoding program |
KR20090115677A (en) * | 2008-05-02 | 2009-11-05 | 엘에스아이 코포레이션 | Systems and methods for queue based data detection and decoding |
KR100930240B1 (en) | 2003-03-13 | 2009-12-09 | 삼성전자주식회사 | Decoding method and its apparatus for efficient error correction |
US7734981B2 (en) | 2005-09-22 | 2010-06-08 | Rohm Co., Ltd. | Signal decoder, a signal decoding method and a storage system |
JP2010250805A (en) * | 2009-04-17 | 2010-11-04 | Lsi Corp | System and method for predicting failure of storage medium |
US7853855B1 (en) | 2005-08-25 | 2010-12-14 | Marvell International Ltd. | High speed iterative decoder |
US7861131B1 (en) | 2005-09-01 | 2010-12-28 | Marvell International Ltd. | Tensor product codes containing an iterative code |
US7864466B2 (en) | 2005-09-22 | 2011-01-04 | Rohm Co., Ltd. | Signal processing apparatus and a signal storage system |
JP2012151913A (en) * | 2012-05-18 | 2012-08-09 | Sumitomo Electric Ind Ltd | Soft decision decoding device and soft decision decoding program |
US8321769B1 (en) | 2008-11-06 | 2012-11-27 | Marvell International Ltd. | Multi-parity tensor-product code for data channel |
JP2015524136A (en) * | 2012-05-29 | 2015-08-20 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | Data storage system for storing data using partial reverse concatenation using composite code and method for storing the data |
CN106595718A (en) * | 2015-10-19 | 2017-04-26 | 沈阳新松机器人自动化股份有限公司 | System and method capable of identifying various types of code discs |
US10680655B2 (en) | 2012-05-29 | 2020-06-09 | International Business Machines Corporation | Partial reverse concatenation for data storage devices using composite codes |
-
2002
- 2002-11-14 JP JP2002330929A patent/JP4118127B2/en not_active Expired - Fee Related
Cited By (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8136005B1 (en) | 2000-04-27 | 2012-03-13 | Marvell International Ltd. | Multi-mode iterative detector |
US7453960B1 (en) | 2000-04-27 | 2008-11-18 | Marvell International Ltd. | LDPC encoder and encoder and method thereof |
US7184486B1 (en) | 2000-04-27 | 2007-02-27 | Marvell International Ltd. | LDPC encoder and decoder and method thereof |
US7751505B1 (en) | 2000-04-27 | 2010-07-06 | Marvell International Ltd. | LDPC encoder and encoder and method thereof |
US7340003B1 (en) | 2000-04-27 | 2008-03-04 | Marvell International Ltd. | Multi-mode iterative detector |
US7072417B1 (en) | 2000-06-28 | 2006-07-04 | Marvell International Ltd. | LDPC encoder and method thereof |
US7760822B1 (en) | 2000-06-28 | 2010-07-20 | Marvell International Ltd. | Address generator for LDPC encoder and decoder and method thereof |
US7168033B1 (en) | 2000-06-28 | 2007-01-23 | Marvell International Ltd. | Parity check matrix and method of forming thereof |
US6965652B1 (en) | 2000-06-28 | 2005-11-15 | Marvell International Ltd. | Address generator for LDPC encoder and decoder and method thereof |
US7583751B1 (en) | 2000-06-28 | 2009-09-01 | Marvell International Ltd. | LDPC encoder method thereof |
US7000177B1 (en) | 2000-06-28 | 2006-02-14 | Marvell International Ltd. | Parity check matrix and method of forming thereof |
US7801254B1 (en) | 2000-06-28 | 2010-09-21 | Marvell International Ltd. | Address generator for LDPC encoder and decoder and method thereof |
US7580485B1 (en) | 2000-06-28 | 2009-08-25 | Marvell International Ltd. | Address generator for LDPC encoder and decoder and method thereof |
US7099411B1 (en) | 2000-10-12 | 2006-08-29 | Marvell International Ltd. | Soft-output decoding method and apparatus for controlled intersymbol interference channels |
US7319726B1 (en) | 2000-10-12 | 2008-01-15 | Marvell International Ltd. | Soft-output decoding method and apparatus for controlled intersymbol interference channels |
KR100930240B1 (en) | 2003-03-13 | 2009-12-09 | 삼성전자주식회사 | Decoding method and its apparatus for efficient error correction |
US7853855B1 (en) | 2005-08-25 | 2010-12-14 | Marvell International Ltd. | High speed iterative decoder |
US8086945B1 (en) | 2005-09-01 | 2011-12-27 | Marvell International Ltd. | Tensor product codes containing an iterative code |
US7861131B1 (en) | 2005-09-01 | 2010-12-28 | Marvell International Ltd. | Tensor product codes containing an iterative code |
JP4652939B2 (en) * | 2005-09-22 | 2011-03-16 | ローム株式会社 | Signal processing apparatus and storage system |
JP2007087538A (en) * | 2005-09-22 | 2007-04-05 | Rohm Co Ltd | Signal processor, signal processing method and storage system |
JP2007087536A (en) * | 2005-09-22 | 2007-04-05 | Rohm Co Ltd | Signal processor, signal processing method and storage system |
JP2007087535A (en) * | 2005-09-22 | 2007-04-05 | Rohm Co Ltd | Signal processor, signal processing method and storage system |
JP2007087537A (en) * | 2005-09-22 | 2007-04-05 | Rohm Co Ltd | Signal processor, signal processing method and storage system |
US7734981B2 (en) | 2005-09-22 | 2010-06-08 | Rohm Co., Ltd. | Signal decoder, a signal decoding method and a storage system |
US8472563B2 (en) | 2005-09-22 | 2013-06-25 | Rohm Co., Ltd. | Signal processing apparatus, signal processing method and storage system |
US7864890B2 (en) | 2005-09-22 | 2011-01-04 | Rohm Co., Ltd. | Signal processing apparatus, signal processing method and storage system |
US7864466B2 (en) | 2005-09-22 | 2011-01-04 | Rohm Co., Ltd. | Signal processing apparatus and a signal storage system |
JP2008236387A (en) * | 2007-03-20 | 2008-10-02 | Sumitomo Electric Ind Ltd | Soft decision decoder and soft decision decoding program |
JP2009273123A (en) * | 2008-05-02 | 2009-11-19 | Lsi Corp | Systems and methods for queue based data detection and decoding |
KR101629008B1 (en) | 2008-05-02 | 2016-06-09 | 아바고 테크놀로지스 제너럴 아이피 (싱가포르) 피티이 리미티드 | Systems and methods for queue based data detection and decoding |
US8245104B2 (en) | 2008-05-02 | 2012-08-14 | Lsi Corporation | Systems and methods for queue based data detection and decoding |
KR20090115677A (en) * | 2008-05-02 | 2009-11-05 | 엘에스아이 코포레이션 | Systems and methods for queue based data detection and decoding |
US8321769B1 (en) | 2008-11-06 | 2012-11-27 | Marvell International Ltd. | Multi-parity tensor-product code for data channel |
US8635515B1 (en) | 2008-11-06 | 2014-01-21 | Marvell International Ltd. | Multi-parity tensor-product code for data channel |
JP2010250805A (en) * | 2009-04-17 | 2010-11-04 | Lsi Corp | System and method for predicting failure of storage medium |
JP2012151913A (en) * | 2012-05-18 | 2012-08-09 | Sumitomo Electric Ind Ltd | Soft decision decoding device and soft decision decoding program |
JP2015524136A (en) * | 2012-05-29 | 2015-08-20 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | Data storage system for storing data using partial reverse concatenation using composite code and method for storing the data |
US9558782B2 (en) | 2012-05-29 | 2017-01-31 | International Business Machines Corporation | Partial reverse concatenation for data storage devices using composite codes |
US10484018B2 (en) | 2012-05-29 | 2019-11-19 | International Business Machines Corporation | Partial reverse concatenation for data storage devices using composite codes |
US10680655B2 (en) | 2012-05-29 | 2020-06-09 | International Business Machines Corporation | Partial reverse concatenation for data storage devices using composite codes |
US11381258B2 (en) | 2012-05-29 | 2022-07-05 | Awemane Ltd. | Partial reverse concatenation for data storage devices using composite codes |
CN106595718A (en) * | 2015-10-19 | 2017-04-26 | 沈阳新松机器人自动化股份有限公司 | System and method capable of identifying various types of code discs |
Also Published As
Publication number | Publication date |
---|---|
JP4118127B2 (en) | 2008-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4118127B2 (en) | Data decoding method and disk device using the same | |
JP4198904B2 (en) | Recording / reproducing apparatus, signal decoding circuit, error correcting method, and iterative decoder | |
US7849388B2 (en) | Signal decoding method and device, and signal storage system | |
US7734981B2 (en) | Signal decoder, a signal decoding method and a storage system | |
JP3749889B2 (en) | Signal processing device to which PRML detection is applied, disk storage device having the device, and signal processing method for feedback control in the device | |
US6405342B1 (en) | Disk drive employing a multiple-input sequence detector responsive to reliability metrics to improve a retry operation | |
US8151162B2 (en) | Encoding device, decoding device, encoding/decoding device, and recording/reproducing device | |
JP4652310B2 (en) | Decoder and reproducing apparatus | |
US6604220B1 (en) | Disk drive comprising a multiple-input sequence detector selectively biased by bits of a decoded ECC codedword | |
JP4652939B2 (en) | Signal processing apparatus and storage system | |
JP4916692B2 (en) | Signal processing apparatus, signal processing method, and storage system | |
JP4916691B2 (en) | Signal processing apparatus and storage system | |
JP2007087537A (en) | Signal processor, signal processing method and storage system | |
US7526710B2 (en) | Recording format for information date, information recording/reproducing cording circuit | |
JP2002008325A (en) | Information recording and reproducing method and information recording and reproducing circuit device using the same | |
JP4846626B2 (en) | Signal processing device | |
JP2004127408A (en) | Disk storage device and data reproducing method | |
US7178092B2 (en) | Method and apparatus for turbo coding and decoding in read and write channel of disk drive | |
JP2003272316A (en) | Disk memory device and data recording and reproducing method | |
US7864466B2 (en) | Signal processing apparatus and a signal storage system | |
JP4294407B2 (en) | Signal processing method and signal processing circuit | |
JP4071771B2 (en) | Data recording / reproducing apparatus and method | |
JP2004193727A (en) | Signal processing method and signal processing circuit | |
JP2004265488A (en) | Disk storage device and data reproducing method | |
Fan et al. | Application to Magnetic Storage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070307 |
|
A131 | Notification of reasons for refusal |
Effective date: 20070417 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070618 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20080415 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20080422 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20120502 |
|
LAPS | Cancellation because of no payment of annual fees |