JP2004193727A - Signal processing method and signal processing circuit - Google Patents
Signal processing method and signal processing circuit Download PDFInfo
- Publication number
- JP2004193727A JP2004193727A JP2002356483A JP2002356483A JP2004193727A JP 2004193727 A JP2004193727 A JP 2004193727A JP 2002356483 A JP2002356483 A JP 2002356483A JP 2002356483 A JP2002356483 A JP 2002356483A JP 2004193727 A JP2004193727 A JP 2004193727A
- Authority
- JP
- Japan
- Prior art keywords
- convolutional
- code
- symbol
- correction
- encoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、データを符号化して出力し、入力信号の復号を行う技術に係り、特に記録媒体に記録するデータの符号化と、記録媒体から再生した信号の復号を行う信号処理方法とその回路に関する。
【0002】
【従来の技術】
磁気ディスク装置(以下HDDという)等の記録再生装置に対する高記録密度化の要望はますます高まっており、これを支える記録再生系の信号処理技術も高記録密度化に対応してきた。
【0003】
図2は従来のHDDにおけるデータ記録再生処理回路の一例を表わしたものである。図2において、記録側では、入力端子1に入力された記録データは、シンボル誤り訂正符号化器10により誤り訂正符号化される。誤り訂正符号にはリード・ソロモン符号(以下RS符号という)が使用されることが多い。さらに、パリティ符号化器21によりパリティビットが付加される(省略される場合もある)。この信号は記録処理回路30で同期信号等が付加され、記録アンプ40、記録ヘッド50を介して記録媒体60に情報として記録される。
【0004】
再生側では記録媒体60から再生ヘッド150で読み出した信号を再生アンプ140で増幅し、再生処理回路130で同期信号検出などが行われ、パリティ復号器121に入力される。パリティ復号器121では信頼度情報とパリティを利用してランダム誤りを訂正し、シンボル誤り訂正復号器110で記録再生の際に発生した欠陥によるバースト誤り等の符号誤りの訂正を行い、出力端子2に出力する。
【0005】
磁気記録チャネルは、周波数応答が微分器およびローパス・フィルタが直列に接続されたもので近似できる。磁気記録チャネルは、Dを1時刻の遅延演算子とすると、その符号間干渉が、(1−D)(1+D)n(n=1,2,3,・・)のインパルス応答を持つパーシャル・レスポンス・チャネルとしてモデル化される。
【0006】
このようなチャネルに対して、再生処理回路130にはビタビ復号器が使用されている。ビタビ復号器は、符号間干渉を有する帯域制限のあるチャネルにおける伝送系列の最尤推定を行うのに用いられる。すなわち、可能な符号系列の中から、例えば、受信信号系列の自乗誤差の総和など、受信信号の系列に関する距離メトリック(距離関数)を最小化する符号系列を選択する。
【0007】
再生信号のランダム誤りを訂正するため、記録データにパリティ符号を細かな周期で付加し、再生時にこのパリティ符号と再生信号の信頼度情報とを利用する方法が非特許文献1で提案されている。パリティ符号による誤り訂正方式では、データ記録量の増加や,データ転送レートの高速化に伴い増加するランダム誤りを全て訂正することは出来ず、十分な性能を確保することが出来ないという問題があった。
【0008】
符号性能の理論的限界としては、いわゆるシャノンの通信路符号化定理により与えられるシャノン限界が知られている。このシャノン限界に近い性能を示す符号化方法として、例えば、特許文献1に記載されている、ターボ符号・復号と呼ばれる並列連接畳み込み符号(Parallel Concatenated Convolutional Codes)による符号化・復号方法が知られている。
【0009】
この並列連接畳み込み符号による符号化は、2つの畳み込み符号化器とインターリーバとを並列に連接して構成される装置により行われる。そして、並列連接畳み込み符号の復号は、軟出力(soft−output)を出力する2つの復号回路により構成される装置により行われ、2つの復号回路の間で情報をやり取りし、最終的な復号結果が得られる。また、並列連接ではなく、縦列連接畳み込み符号による符号化方法も知られている。
【0010】
この縦列連接畳み込み符号とRS符号を組合せてエラー訂正を行う方法が特許文献2で提案されている。この方法を実現する復号装置のブロック図を図9に示す。符号化回路は図示していないが、外符号としてRS符号化を行ったデータに対して、内符号として縦列連接畳み込み符号化変調方式が採用されている。
【0011】
受信信号に対し、まず縦列連接復号器91で縦列連接符号化変調方式による符号の復号が行われる。その復号信号を畳み込みデインターリーバ92により、入力したデータの順序を元に戻す処理が行われ、RS復号器95によりRS符号の復号が行われる。縦列連接復号器91から復号データ中に含まれる誤りの多少を判定する判定部93に復号状態を出力し、決められた基準に応じて消失訂正を行うかどうかを判定して、消失フラグ付与部94に出力する。消失フラグ付与部94では上記判定に基づき、消失フラグをRS復号器95に出力し、この消失フラグの有無によって通常のエラー訂正を行うか、消失訂正を行うかを決定するものである。
【0012】
【非特許文献1】
Conway, A new target response with parity coding for high densitymagnetic recording channels.(1998) IEEE Trans Magn, 34(4)
pp2382−2386.
【特許文献1】
米国特許第5,446,747号明細書(カラム7−10、Fig.1−4)
【特許文献2】
特開2001−285080号公報(第9−11頁、図6−9)
【0013】
【発明が解決しようとする課題】
前記消失訂正方式では消失フラグの信頼性が非常に重要となり、この信頼性が悪化した場合には十分な性能を出すことが出来ないという問題や、単純な縦列連接復号方式ではトータルの性能向上を図ることが出来ないという問題があった。
【0014】
本発明の目的は、情報の密度が高くなった場合であっても、復号誤り率の低い符号化と復号を可能とする信号処理方法と信号処理回路を提供することにある。
【0015】
【課題を解決するための手段】
上記目的を達成するために本発明の信号処理回路では、符号化手段は記録するデータにシンボル単位で誤りを検出・訂正する符号を付加するシンボル誤り訂正符号化器と、この出力データに対し、少なくとも2種類のブロック長の異なる畳込み符号を付加する畳み込み符号化器とを有し、復号手段は再生信号から畳込み符号を復号する畳み込み復号器と、畳み込み復号器の出力結果に対してシンボル単位で誤りを検出・訂正するシンボル誤り訂正復号器とを有する。
【0016】
【発明の実施の形態】
以下、本発明の一実施例について図面を参照して説明する。図1は磁気ディスク装置等の磁気記録再生装置のブロック構成を示す。図1において、記録側では、入力端子1に入力された記録データは、シンボル誤り訂正符号化器10によりバースト誤り訂正符号化される。誤り訂正符号には、例えばRS符号を使用する。RS符号は、バイト誤り訂正符号で少ない冗長バイトでエラー訂正できる能力を持っている。
【0017】
シンボル誤り訂正符号化器10の出力は、畳み込み符号化器20によりビット単位のランダム誤り訂正符号化される。次に記録処理回路30で、同期信号等が付加され、記録アンプ40を介して記録ヘッド50に入力され、記録媒体60に情報として記録される。
【0018】
再生側では記録媒体60から再生ヘッド150で読み出した信号を再生アンプ140で増幅し、再生処理回路130で同期信号検出などが行われる。この再生信号は、畳み込み復号器120によりランダム誤りが訂正される。次にシンボル誤り訂正復号器110で記録再生の際に発生したバースト誤りの訂正を行い、再生データを出力端子2に出力する。
【0019】
図3は本実施例における誤り訂正符号のデータとパリティの関係を示したものである。入力データに対して、シンボル誤り訂正符号(例えばRS符号)の検査データ(RSパリティ)を計算して例えばデータの最後部に付加する。なお付加する位置は最後部に制限されるものではない。
【0020】
ここで、入力データ数をK(シンボル)、付加するRS符号のパリティ数をM(シンボル)とすると、最大訂正可能なシンボル数は、M/2シンボルとなる。以下では、最大訂正可能なシンボル数(M/2)が25シンボルで、1シンボルが10ビットの例(最大訂正可能なビット数:250ビット)で説明をするが、この数字に限定されるものではない。
【0021】
図4は図3に示されるデータとパリティの構造の詳細を示したものである。ここで例えばデータを245ビット単位に分割し、この分割したデータに対して第1の畳み込み符号のパリティP1を計算して付加する。なお、パリティは全ビットを付加することはせずに、一部を間引いて(PUNCTURE:パリティビットの間引き)、245ビットに対して16ビットの割合で付加する。
【0022】
さらに、これらの符号化されたデータブロックに対して、複数のブロックを(図4では4ブロック)単位として第2のビット誤り訂正用畳み込み符号のパリティを計算し、これを間引いた後の36ビットのパリティP2を付加する(4ビットの終端ビットを含む)。
【0023】
図5は畳み込み符号化器20の構成を示した図である。この符号化器20の入力データはインターリーバ1(22)とMUX&PUNC回路26に入力される。インターリーバ1(22)では入力データの順番を設定された順番に変更するものである。このインターリーバ1(22)は一定のブロック構造のインターリーバでも、データをランダムな順番に入替えるランダムインターリバであっても良い。
【0024】
このインターリーバ1(22)の出力を、第1の畳み込み符号化器RSC1(24)とインターリーバ2(23)に入力する。インターリーバ2(23)では後述するように、インターリーバ1(22)とは異なるインターリーブを行う。更にインターリーバ2(23)の出力は第2の畳み込み符号化器RSC2(25)に出力される。2つの畳み込み符号化器RSC1(24)、RSC2(25)の出力はMUX&PUNC回路26に出力され、データとパリティP1,P2が切替えられて、図3、図4に示すようなデータ構成で出力される。
【0025】
第1の畳み込み符号器RSC1(24)の一例を図6に示すが、例えば入力データに対して再帰組織的畳み込み符号(RSC:Recursive systematic code)で符号化を行う。一例として、3次の生成多項式(1+D+D3)/(1+D2+D3)は排他論理和回路(EXOR回路)27が2個と、Dと示した遅延回路28を3個組合せることで実現できる。第2の畳み込み符号器RSC2(25)の構成も前記第1の畳み込み符号器RSC1(24)と同じである。
【0026】
図8にインターリーバのデータ構造を示す。ここでは一例として、インターリーバ2(23)としてブロックインターリーバを適用した例を示す。インターリーバ1(22)の出力は第1の畳み込み符号器RSC1(24)で処理されるが、この245ビットのデータを7行35列の行列で表現している。2行目以下を順次5ビット左へシフトする。この行列を4段重ねることにより、28行35列のマトリクスとし、このデータを第2の畳み込み符号器RSC2(25)に出力する。
【0027】
インターリーバの構成法に関し次の論文が発表されている。松本 歩,・ランダム系列のラテン方陣/長方形構造によるターボ符号インターリーバの構成法,・電子情報通信学会論文誌(A), June, 2002, vol.J85−A, no.6, pp.691−703,.
本実施例で用いる2つの3次RSC符号器の組においては、1+D7k(k=1,2、・・)の関係にあるデータが終端系列を構成する。第1の畳み込み符号器RSC1(24)と第2の畳み込み符号器RSC2(25)のパリティ演算に関しては、インターリーブ後に再び同じになる組合わせを避けることが必要になる。このため、行方向に書き込み、列方向に読み出すことで,行方向に1+D7k(k=1,2、・・)になる2ビットの組み合わせの内、k=5までのものに対しては、列方向で十分距離がとれることが分かる。また、k=6以上のものに対しては、上記5ビットシフトした関係により、やはり列方向では十分距離が離れた組合わせとなる。
【0028】
一方、列方向に読み出した場合に、1+D7k(k=1,2、・・) になる組合わせに対しては、それぞれが別の畳み込み符号ブロックに分離されるため、やはり十分距離が離れることになる。
【0029】
ところで、第1の畳み込み符号器RSC1(24)では、入力系列の前半部分から順次パリティをつけるため、系列後半に対するパリティ密度は低くなるという性質がある。この場合、後半のビットの符号語距離が短くなり、性能の低下につながる。このため、第2の畳み込み符号器RSC2(25)では第1の畳み込み符号器RSC1(24)とは反対に、図8に示すデータ構造の後ろ側から読み出しを行う。これにより第2の畳み込み符号器RSC2(25)で系列後半のパリティ密度が増えるため、第1及び第2の畳み込み符号器RSC1とRSC2を合わせてパリティ密度の均一化が図れる。
【0030】
本実施例による復号方法ではBCJR(Bahl, Cocke, Jelinek and Raviv)アルゴリズムとBP(Belief Propagation)アルゴリズムを繰り返して実行する。BPアルゴリズムで得られる各ビットの誤り確率はpt(m, m’)にフィードバックされる。いわゆるBCJRアルゴリズムに基づくMAP(Maximum A Posteriori probability)復号やSOVA(Soft Out put Viterbi Algorithm)復号を行うものである。
【0031】
次に、図1における畳み込み復号器120の構成例を図7に示し、動作を説明する。再生処理回路130の出力が畳み込み復号器120に入力され、CHAPP(チャネル出力事後確率演算器)122でチャネル出力の事後確率を計算し、インターリーバ1(123)に出力される。さらに、このインターリーバ1(123)の出力は、DEC1APP(第1の畳み込み符号事後確率演算器)125とインターリーバ2(128)に出力される。DEC1APP 125では、第1の畳み込み符号に対する復号が行われ、その結果はインターリーバ2(127)に出力される。2つのインターリーバ2(127、128)の出力はDEC2APP(第2の畳み込み符号事後確率演算器)129に入力され、第2の畳み込み符号に対する復号が行われる。
【0032】
また、DEC1APP 125の出力は逆インターリーバ1(124)を介してCHAPP 122に戻され、必要な回数だけ繰返し復号が行われる。同様に、DEC2APP 129の出力は逆インターリーバ2(126)を介してDEC1APP 125に戻され、繰返し復号が行われる。
【0033】
繰返しの回数は予め決められているか、信頼度情報などを計算しておき、それが設定値を越えた段階で停止すれば良い。最終的に得られた結果を硬判定して、畳み込み復号器120からの出力として、シンボル誤り訂正復号器110に出力する。
【0034】
図1に戻り、シンボル誤り訂正復号器110ではシンボル誤りの訂正を行う。この際、畳み込み復号器120から出力される最終的な信頼度情報などに基づき、245ビット単位で符号化した各ブロックが訂正不能であったかどうかを判断し、訂正不能の場合には消失フラグを出力し、これを利用してシンボル単位の消失訂正を行うことも可能である。
【0035】
なお、以上説明した実施例に基づく本発明は、その趣旨を逸脱しない範囲で適宜変更が可能であることはいうまでもない。例えば、シンボル誤り訂正符号としてRS符号の拡張である代数幾何符号であっても同様の効果を得ることができる。
【0036】
【発明の効果】
以上説明したように本発明によれば、情報の高密度化や転送レートの高速化に伴うランダム誤りの増加に対しても十分な性能を確保することができる信号処理方法及び信号処理回路を提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施例による信号処理回路が実装された磁気記録再生装置の構成図である。
【図2】従来技術による磁気記録再生装置の構成図である。
【図3】本発明の一実施例によるデータ構成を説明する図である。
【図4】本発明の一実施例によるデータ構成の詳細を説明する図である。
【図5】本発明の一実施例による畳み込み符号化器の構成図である。
【図6】本発明の一実施例による第1の畳み込み符号化器RSC1の構成図である。
【図7】本発明の一実施例による畳み込み復号器の構成図である。
【図8】本発明の一実施例によるデータ構成とインターリーブを説明する図である。
【図9】従来技術による磁気記録再生装置の復号器の構成図である。
【符号の説明】
10…シンボル誤り訂正符号化器、20…畳み込み符号化器、22,23…インターリーバ、24、25…畳み込み符号器RSC、26…MUX&PUNC回路、27…排他論理和回路、28…遅延回路、30…記録処理回路、40…記録アンプ、50…記録ヘッド、60…記録媒体、110…シンボル誤り訂正復号器、120…畳み込み復号器、122…CHAPP(チャネル出力事後確率演算器)、123,127,128…インターリーバ、124,126…逆インターリーバ、125,129…DECAPP(畳み込み符号事後確率演算器)
130…再生処理回路、140…再生アンプ、150…再生ヘッド。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a technique for encoding and outputting data and decoding an input signal, and more particularly to a signal processing method and circuit for encoding data to be recorded on a recording medium and decoding a signal reproduced from the recording medium. About.
[0002]
[Prior art]
There is an increasing demand for higher recording densities for recording / reproducing devices such as magnetic disk devices (hereinafter referred to as HDDs), and the signal processing technology of the recording / reproducing system supporting this has been responding to the higher recording densities.
[0003]
FIG. 2 shows an example of a data recording / reproducing processing circuit in a conventional HDD. In FIG. 2, on the recording side, the recording data input to the
[0004]
On the reproduction side, a signal read from the
[0005]
In a magnetic recording channel, the frequency response can be approximated by a differentiator and a low-pass filter connected in series. Assuming that D is a one-time delay operator, the magnetic recording channel is such that the intersymbol interference is such that the intersymbol interference has a partial impulse response of (1-D) (1 + D) n (n = 1, 2, 3,. Modeled as a response channel.
[0006]
For such a channel, the
[0007]
Non-Patent
[0008]
As a theoretical limit of code performance, a Shannon limit given by the so-called Shannon channel coding theorem is known. As an encoding method showing performance close to the Shannon limit, for example, an encoding / decoding method using a parallel concatenated convolutional code called turbo encoding / decoding described in
[0009]
The encoding using the parallel concatenated convolutional code is performed by a device configured by connecting two convolutional encoders and an interleaver in parallel. The decoding of the parallel concatenated convolutional code is performed by a device including two decoding circuits that output a soft-output, information is exchanged between the two decoding circuits, and a final decoding result is output. Is obtained. An encoding method using a cascade convolutional code instead of a parallel concatenation is also known.
[0010]
[0011]
The received signal is first decoded by the cascade concatenated decoder 91 using a cascade concatenated modulation scheme. The decoding signal is restored by the convolution deinterleaver 92 to restore the order of the input data, and the
[0012]
[Non-patent document 1]
Conway, A new target response with parity coding for high density magnetic recording channels. (1998) IEEE Trans Magn, 34 (4).
pp2382-2386.
[Patent Document 1]
U.S. Pat. No. 5,446,747 (columns 7-10, FIGS. 1-4)
[Patent Document 2]
JP-A-2001-285080 (pages 9-11, FIG. 6-9)
[0013]
[Problems to be solved by the invention]
In the erasure correction method, the reliability of the erasure flag is very important, and when the reliability is deteriorated, sufficient performance cannot be obtained.In the simple cascade decoding method, the total performance is improved. There was a problem that it could not be achieved.
[0014]
An object of the present invention is to provide a signal processing method and a signal processing circuit that enable encoding and decoding with a low decoding error rate even when the information density increases.
[0015]
[Means for Solving the Problems]
In order to achieve the above object, in the signal processing circuit of the present invention, the encoding means includes a symbol error correction encoder for adding a code for detecting and correcting an error in symbol units to data to be recorded, A convolutional encoder for adding at least two types of convolutional codes having different block lengths, wherein the decoding means decodes the convolutional code from the reproduced signal, and outputs a symbol to the output result of the convolutional decoder. A symbol error correction decoder for detecting and correcting errors in units.
[0016]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows a block configuration of a magnetic recording / reproducing device such as a magnetic disk device. In FIG. 1, on the recording side, recording data input to an
[0017]
The output of the symbol
[0018]
On the reproduction side, a signal read from the
[0019]
FIG. 3 shows the relationship between the data of the error correction code and the parity in this embodiment. For input data, check data (RS parity) of a symbol error correction code (for example, RS code) is calculated and added to, for example, the last part of the data. The position to be added is not limited to the last part.
[0020]
Here, assuming that the number of input data is K (symbol) and the number of parity of the added RS code is M (symbol), the maximum correctable symbol number is M / 2 symbols. Hereinafter, an example in which the maximum number of correctable symbols (M / 2) is 25 symbols and one symbol is 10 bits (the maximum number of correctable bits: 250 bits) will be described. is not.
[0021]
FIG. 4 shows the details of the data and parity structures shown in FIG. Here, for example, the data is divided into units of 245 bits, and a parity P1 of a first convolutional code is calculated and added to the divided data. Note that the parity is not added with all bits, but is partially thinned out (PUNCTURE: thinning out parity bits) and added at a rate of 16 bits to 245 bits.
[0022]
Further, for these encoded data blocks, the parity of the second bit error correction convolutional code is calculated in units of a plurality of blocks (four blocks in FIG. 4), and 36 bits after thinning out the parity are calculated. (Including the end bit of 4 bits).
[0023]
FIG. 5 is a diagram showing a configuration of the
[0024]
The output of the interleaver 1 (22) is input to the first convolutional encoder RSC1 (24) and the interleaver 2 (23). The interleaver 2 (23) performs interleaving different from that of the interleaver 1 (22) as described later. Further, the output of the interleaver 2 (23) is output to the second convolutional encoder RSC2 (25). The outputs of the two convolutional encoders RSC1 (24) and RSC2 (25) are output to the MUX &
[0025]
FIG. 6 shows an example of the first convolutional encoder RSC1 (24). For example, the input data is encoded using a recursive systematic convolutional code (RSC: Recursive systematic code). As an example, the third-order generator polynomial (1 + D + D 3 ) / (1 + D 2 + D 3 ) can be realized by combining two exclusive OR circuits (EXOR circuits) 27 and three
[0026]
FIG. 8 shows the data structure of the interleaver. Here, as an example, an example is shown in which a block interleaver is applied as interleaver 2 (23). The output of the interleaver 1 (22) is processed by the first convolutional encoder RSC1 (24), and the 245-bit data is represented by a matrix of 7 rows and 35 columns. The second and subsequent rows are sequentially shifted left by 5 bits. This matrix is superimposed on four rows to form a matrix of 28 rows and 35 columns, and outputs this data to the second convolutional encoder RSC2 (25).
[0027]
The following paper has been published on the construction of interleavers. Ayumu Matsumoto, ・ Turbo code interleaver construction using Latin square / rectangular structure of random sequence, ・ Transactions of the Institute of Electronics, Information and Communication Engineers (A), June, 2002, vol. J85-A, no. 6, pp. 691-703,.
In a set of two tertiary RSC encoders used in this embodiment, data having a relationship of 1 + D 7k (k = 1, 2,...) Forms a termination sequence. As for the parity operation of the first convolutional coder RSC1 (24) and the second convolutional coder RSC2 (25), it is necessary to avoid a combination that becomes the same again after interleaving. For this reason, by writing in the row direction and reading out in the column direction, of the combinations of 2 bits in which 1 + D 7k (k = 1, 2,...) In the row direction, up to k = 5, It can be seen that a sufficient distance can be obtained in the column direction. Also, for k = 6 or more, due to the above-mentioned 5-bit shift relationship, combinations are also sufficiently separated in the column direction.
[0028]
On the other hand, when the data is read in the column direction, the combinations that result in 1 + D 7k (k = 1, 2,...) Are separated into different convolutional code blocks, so that the distances are also sufficiently large. become.
[0029]
By the way, in the first convolutional encoder RSC1 (24), since the parity is sequentially added from the first half of the input sequence, the parity density for the second half of the sequence is low. In this case, the code word distance of the latter half bit becomes short, which leads to a decrease in performance. Therefore, in the second convolutional encoder RSC2 (25), reading is performed from the rear side of the data structure shown in FIG. 8, as opposed to the first convolutional encoder RSC1 (24). This increases the parity density in the latter half of the sequence in the second convolutional encoder RSC2 (25), so that the parity of the first and second convolutional encoders RSC1 and RSC2 can be equalized.
[0030]
In the decoding method according to the present embodiment, the BCJR (Bahl, Cocke, Jelinek and Raviv) algorithm and the BP (Belief Propagation) algorithm are repeatedly executed. The error probability of each bit obtained by the BP algorithm is fed back to pt (m, m '). It performs MAP (Maximum A Posterioriability) decoding and SOVA (Soft Out put Viterbi Algorithm) decoding based on the so-called BCJR algorithm.
[0031]
Next, an example of the configuration of the
[0032]
Further, the output of
[0033]
The number of repetitions may be determined in advance, or reliability information or the like may be calculated, and the operation may be stopped when the number exceeds a set value. The result finally obtained is hard-decided and output to the symbol
[0034]
Returning to FIG. 1, the symbol
[0035]
It goes without saying that the present invention based on the above-described embodiments can be appropriately changed without departing from the gist of the present invention. For example, a similar effect can be obtained even if the symbol error correction code is an algebraic geometric code which is an extension of the RS code.
[0036]
【The invention's effect】
As described above, according to the present invention, there is provided a signal processing method and a signal processing circuit capable of securing sufficient performance even with an increase in random errors accompanying an increase in information density and an increase in transfer rate. can do.
[Brief description of the drawings]
FIG. 1 is a configuration diagram of a magnetic recording / reproducing apparatus in which a signal processing circuit according to an embodiment of the present invention is mounted.
FIG. 2 is a configuration diagram of a magnetic recording / reproducing apparatus according to the related art.
FIG. 3 is a diagram illustrating a data configuration according to an embodiment of the present invention.
FIG. 4 is a diagram illustrating details of a data configuration according to an embodiment of the present invention.
FIG. 5 is a configuration diagram of a convolutional encoder according to one embodiment of the present invention.
FIG. 6 is a configuration diagram of a first convolutional encoder RSC1 according to one embodiment of the present invention;
FIG. 7 is a configuration diagram of a convolutional decoder according to one embodiment of the present invention.
FIG. 8 is a diagram illustrating a data configuration and interleaving according to an embodiment of the present invention.
FIG. 9 is a configuration diagram of a decoder of a conventional magnetic recording / reproducing apparatus.
[Explanation of symbols]
DESCRIPTION OF
130: reproduction processing circuit, 140: reproduction amplifier, 150: reproduction head.
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002356483A JP2004193727A (en) | 2002-12-09 | 2002-12-09 | Signal processing method and signal processing circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002356483A JP2004193727A (en) | 2002-12-09 | 2002-12-09 | Signal processing method and signal processing circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004193727A true JP2004193727A (en) | 2004-07-08 |
Family
ID=32756813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002356483A Pending JP2004193727A (en) | 2002-12-09 | 2002-12-09 | Signal processing method and signal processing circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004193727A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007299449A (en) * | 2006-04-28 | 2007-11-15 | Fujitsu Ltd | Error correction device, encoder, decoder, method thereof, and information memory |
JP2008004195A (en) * | 2006-06-23 | 2008-01-10 | Toshiba Corp | Run-length limiting device and run-length limiting method |
US7526710B2 (en) | 2003-03-20 | 2009-04-28 | Hitachi Global Storage Technologies Japan, Ltd. | Recording format for information date, information recording/reproducing cording circuit |
WO2010050446A1 (en) * | 2008-10-27 | 2010-05-06 | ソニー株式会社 | Data processing device, method, and program |
-
2002
- 2002-12-09 JP JP2002356483A patent/JP2004193727A/en active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7526710B2 (en) | 2003-03-20 | 2009-04-28 | Hitachi Global Storage Technologies Japan, Ltd. | Recording format for information date, information recording/reproducing cording circuit |
US7865799B2 (en) | 2003-03-20 | 2011-01-04 | Hitachi Global Storage Technologies Japan, Ltd. | Recording format for information date, information recording/reproducing cording circuit |
JP2007299449A (en) * | 2006-04-28 | 2007-11-15 | Fujitsu Ltd | Error correction device, encoder, decoder, method thereof, and information memory |
JP4662278B2 (en) * | 2006-04-28 | 2011-03-30 | 富士通株式会社 | Error correction apparatus, encoder, decoder, method, and information storage apparatus |
JP2008004195A (en) * | 2006-06-23 | 2008-01-10 | Toshiba Corp | Run-length limiting device and run-length limiting method |
WO2010050446A1 (en) * | 2008-10-27 | 2010-05-06 | ソニー株式会社 | Data processing device, method, and program |
JP2010103882A (en) * | 2008-10-27 | 2010-05-06 | Sony Corp | Data processing apparatus and method, and program |
US8539322B2 (en) | 2008-10-27 | 2013-09-17 | Sony Corporation | Data processing apparatus and method, and program |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7849388B2 (en) | Signal decoding method and device, and signal storage system | |
US9048879B1 (en) | Error correction system using an iterative product code | |
EP2086114B1 (en) | Concatenated codes combining Reed-Solomon codes, LDPC codes and parity codes for encoding/decoding devices | |
US7734981B2 (en) | Signal decoder, a signal decoding method and a storage system | |
JP4879323B2 (en) | Error correction decoding apparatus and reproducing apparatus | |
US7383484B2 (en) | Cyclic redundancy check based message passing in turbo product code decoding | |
US7502982B2 (en) | Iterative detector with ECC in channel domain | |
JP4833173B2 (en) | Decoder, encoding / decoding device, and recording / reproducing device | |
US8996969B2 (en) | Low density parity check decoder with miscorrection handling | |
JP4198904B2 (en) | Recording / reproducing apparatus, signal decoding circuit, error correcting method, and iterative decoder | |
JP4118127B2 (en) | Data decoding method and disk device using the same | |
JP2005093038A (en) | Device and circuit for recording/reproducing | |
US7076721B2 (en) | Data recording/readback method and data recording/readback device for the same | |
JP2010009719A (en) | Decoder and recording/reproducing system | |
US7441175B2 (en) | Turbo product code implementation and decoding termination method and apparatus | |
KR101684157B1 (en) | Error correcting system and method using rs-ldpc concatenated coding | |
JP4294407B2 (en) | Signal processing method and signal processing circuit | |
US8898539B2 (en) | Correcting errors in miscorrected codewords using list decoding | |
JP2004193727A (en) | Signal processing method and signal processing circuit | |
JP4088133B2 (en) | Read channel decoder, read channel decoding method and read channel decoding program | |
JP2008152915A (en) | Lead channel decoder, lead channel decoding method, lead channel decoding program |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20050426 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050927 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060904 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080115 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080520 |