JP2004159985A

JP2004159985A - Rf signal generator and magnetic resonance imaging apparatus

Info

Publication number: JP2004159985A
Application number: JP2002330666A
Authority: JP
Inventors: Shigeo Nagano; 成夫永野
Original assignee: GE Medical Systems Global Technology Co LLC
Current assignee: GE Medical Systems Global Technology Co LLC
Priority date: 2002-11-14
Filing date: 2002-11-14
Publication date: 2004-06-10

Abstract

<P>PROBLEM TO BE SOLVED: To realize those RF signal generator and magnetic resonance imaging apparatus which can recreate high-precision RF (radio frequency) waveform information with a small memory capacity for RF waveforms. <P>SOLUTION: A memory 310 is stored with sine waveforms within phase angles from 0 to 90 degrees, a decoder section 302 for creating readout addresses in the memory 310 creates positive and negative polarity information and zero value information on the sine waveforms, and output sequence of the readout addresses is predetermined to be set in the increment or decrement direction, so that the sine waveforms within phase angles from 0 to 360 degrees can be outputted by originating from the sine waveforms within phase angles from 0 to 90 degrees in the memory 310, whereby the memory capacity of the memory 310 can be decreased to one fourth, and a RF signal generating circuit 240 can be structured at a low cost, without expansion, or the like, of the memory when a gate array with the small memory capacity is utilized. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
この発明は、ディジタル（ｄｉｇｉｔａｌ）的にＲＦ（ｒａｄｉｏｆｒｅｑｕｅｎｃｙ）信号を発生させるＲＦ信号発生装置および磁気共鳴撮像装置に関する。
【０００２】
【従来の技術】
近年、ディジタル技術の進歩に伴い、高い周波数を有するＲＦ領域の波形も、ディジタル的に生成されつつある。この方法では、メモリ内に記憶されたＲＦ波形情報を繰り返し読み出し、出力を高速でＤ／Ａ変換することにより、目的とするＲＦ波形が生成される。（例えば、非特許文献１参照）。
【０００３】
また、ＲＦ領域の高周波磁場を用いる磁気共鳴撮像装置においては、ＲＦ波形の周波数および位相を高精度で制御し、さらには変調する必要があり、ディジタル的に生成されるＲＦ波形では、これら制御および変調が容易に行われる。
【０００４】
【非特許文献１】
上野泰嗣、他１名、「ＰＬＤを使った正弦波信号発生器の設計に見る最適化の工夫」、ＤＥＳＩＧＮＷＡＶＥＭＧＡＺＩＮＥ、ＣＱ出版、１９９８年３月号、Ｐ．３４〜Ｐ．４８
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来技術によれば、ＲＦ波形を記憶するメモリに大きな容量が必要であった。すなわち、ＲＦ波形には、高精度な振幅および時間分解能が要求されるので、メモリのデータ長およびアドレス領域に大きなビット長を割り当てる必要があった。
【０００６】
特に、磁気共鳴撮像装置のＲＦ波形の変調等を行う処理は、ゲートアレイ（ｇａｔｅａｒｒａｙ）を用いたプログラミングにより行われる。そして、この場合には、ゲートアレイ内のメモリにＲＦ波形情報が記憶される。このメモリ容量は、増大するゲートアレイのゲート数と比較して、容量値が小さく、ＲＦ波形の変調等を行う処理では、高精度な複数のＲＦ波形を記憶する上で技術的な障害となる。さらには、この技術的な障害を克服するためのメモリの増設等により費用の高騰を招く要因となっている。
【０００７】
これらのことから、高精度なＲＦ波形情報を、少ないＲＦ波形のメモリ容量で再現できるＲＦ信号発生装置および磁気共鳴撮像装置をいかに実現するかが重要となる。
【０００８】
この発明は、上述した従来技術による課題を解決するためになされたものであり、高精度なＲＦ波形情報を、少ないＲＦ波形のメモリ容量で再現できるＲＦ信号発生装置および磁気共鳴撮像装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上述した課題を解決し、目的を達成するために、第１の観点の発明にかかるＲＦ信号発生装置は、周期的ＲＦ波形の部分的な波形情報を記憶するメモリと、前記波形情報を読み出すアドレスを生成するとともに前記波形情報の正負の極性情報を生成するアドレス生成部と、前記極性情報に基づいて、前記波形情報に正負極性を付加して繰り返し出力し、一連の前記周期的ＲＦ波形を生成する出力部と、を備えることを特徴とする。
【００１０】
この第１の観点による発明によれば、メモリに、周期的ＲＦ波形の部分的な波形情報を記憶し、アドレス生成部で、波形情報を読み出すアドレスを生成するとともに波形情報の正負の極性情報を生成し、出力部で、この記極性情報に基づいて、波形情報に正負極性を付加して繰り返し出力し、一連の前記周期的ＲＦ波形を生成することとしているので、周期的ＲＦ波形が正負対称である場合に、正負いずれかの波形をメモリに記憶するだけで、一連の周期的ＲＦ波形を生成することができ、メモリの容量を減らすことができる。
【００１１】
また、第２の観点の発明にかかるＲＦ信号発生装置は、前記アドレス生成部に、前記周期的ＲＦ波形の１波長分のアドレス情報をシーケンシャルに発生するアキュムレータ部および前記アドレス情報から前記メモリの読み出しアドレスを生成するデコーダ部を備えることを特徴とする。
【００１２】
この第２の観点の発明によれば、アドレス生成部は、アキュムレータ部で、周期的ＲＦ波形の１波長分のアドレス情報をシーケンシャルに発生し、デコーダ部で、このアドレス情報からメモリの読み出しアドレスを生成することとしているので、従来型のアドレス生成部であるアキュムレータ部に、デコーダ部を付加するだけで簡易にアドレス生成部を構成することができる。
【００１３】
また、第３の観点の発明にかかるＲＦ信号発生装置は、前記デコーダ部に、シーケンシャルに発生する前記アドレス情報に同期して、前記読み出しアドレスを１つずつ増加あるいは減少する増減手段を備えることを特徴とする。
【００１４】
この第３の観点の発明によれば、デコーダ部は、増減手段により、シーケンシャルに発生するアドレス情報に同期して、読み出しアドレスを１つずつ増加あるいは減少することとしているので、周期的ＲＦ波形が時間対称である場合に、時間対称をなすいずれかの波形をメモリに記憶するだけで、一連の周期的ＲＦ波形を生成することができ、メモリの容量を減らすことができる。
【００１５】
また、第４の観点の発明にかかるＲＦ信号発生装置は、前記周期的ＲＦ波形が、正弦波形あるいは余弦波形であることを特徴とする。
【００１６】
この第４の観点の発明によれば、周期的ＲＦ波形が、正弦波形あるいは余弦波形であることとしているので、磁気共鳴撮像装置で用いられる単一周波数からなるＲＦ波形を生成することができる。
【００１７】
また、第５の観点の発明にかかるＲＦ信号発生装置は、前記波形情報が、前記正弦波形あるいは前記余弦波形の位相角度が０〜９０度の波形情報あるいは前記位相角度に９０度の整数倍を加算した同一範囲の波形情報であることを特徴とする。
【００１８】
この第５の観点の発明によれば、波形情報が、正弦波形あるいは余弦波形の位相角度が０〜９０度の波形情報あるいは位相角度に９０度の整数倍を加算した同一範囲の波形情報であることとしているので、正弦波形あるいは余弦波形の全体を、波形の極性情報および読み出しアドレスの増減手段から構成することができる。
【００１９】
また、第６の観点の発明にかかるＲＦ信号発生装置は、前記増減手段が、前記波形情報の位相角度が９０度あるいは前記位相角度に９０度の整数倍を加算した位相角度で、前記増加あるいは前記減少の切り替えを行うことを特徴とする。
【００２０】
この第６の観点の発明によれば、増減手段は、波形情報の位相角度が９０度あるいは位相角度に９０度の整数倍を加算した位相角度で、増加あるいは減少の切り替えを行うこととしているので、連続的に変化する周期的ＲＦ波形を生成することができる。
【００２１】
また、第７の観点の発明にかかるＲＦ信号発生装置は、前記デコーダ部が、前記周期的ＲＦ波形の振幅の正値あるいは負値に応じた極性情報を発生することを特徴とする。
【００２２】
この第７の観点の発明によれば、デコーダ部が、周期的ＲＦ波形の振幅の正値あるいは負値に応じた極性情報を発生することとしているので、正負極性の連続的に変化する周期的ＲＦ波形を生成することができる。
【００２３】
また、第８の観点の発明にかかるＲＦ信号発生装置は、前記デコーダ部が、さらに前記周期的ＲＦ波形の振幅の零値に応じた零値情報を発生することを特徴とする。
【００２４】
この第８の観点の発明によれば、デコーダ部が、さらに周期的ＲＦ波形の振幅の零値に応じた零値情報を発生することとしているので、周期的ＲＦ波形の最大値、最小値を極値とすることができる。
【００２５】
また、第９の観点の発明にかかるＲＦ信号発生装置は、前記デコード部および前記出力部は、複数の前記周期的ＲＦ波形に対応する前記複数の前記デコード部および前記出力部を備えることを特徴とする。
【００２６】
この第９の観点の発明によれば、デコード部および出力部は、複数の周期的ＲＦ波形に対応する複数のデコード部および出力部を備えることとしているので、複数種類の周期的ＲＦ波形を、メモリの部分的なＲＦ波形情報から生成することができる。
【００２７】
また、第１０の観点の発明にかかるＲＦ信号発生装置は、前記メモリ、前記デコード部および前記出力部が、前記読み出し周波数が前記複数倍のクロック周波数を有することを特徴とする。
【００２８】
この第１０の観点の発明によれば、メモリ、デコード部および出力部が、読み出し周波数が複数倍のクロック周波数を有することとしているので、同一の読み出し周波数で、複数の周期的ＲＦ波形を生成することができる。
【００２９】
また、第１１の観点の発明にかかる磁気共鳴撮像装置は、静磁場を形成する静磁場形成装置と、勾配磁場を形成する勾配磁場形成手段と、前記静磁場内でＲＦ磁場を送受信する送受信手段と、前記勾配磁場形成手段、前記送受信手段を制御する制御部と、を備える磁気共鳴撮像装置であって、前記制御部は、前記ＲＦ磁場を形成する電気的な周期的ＲＦ波形の部分をなす波形情報を記憶するメモリを有し、前記波形情報を読み出すアドレス順序を増加あるいは減少する方向に切り替え、さらに正負の極性情報の生成を行うアドレス生成部を有し、前記極性情報に基づいて、前記波形情報に正負極性を付加して繰り返し出力し、一連の前記周期的ＲＦ波形を生成する出力部を有するＲＦ信号発生装置、を備えることを特徴とする。
【００３０】
この第１１の観点の発明によれば、制御部のＲＦ信号発生装置は、メモリに、ＲＦ磁場を形成する電気的な周期的ＲＦ波形の部分をなす波形情報を記憶し、アドレス生成部で、波形情報を読み出すアドレス順序を増加あるいは減少する方向に切り替え、さらに正負の極性情報の生成を行い、出力部で、この極性情報に基づいて、波形情報に正負極性を付加して繰り返し出力し、一連の周期的ＲＦ波形を生成することとしているので、周期的ＲＦ波形が正負対称である場合には、正負いずれかの波形をメモリに記憶するだけで、一連の周期的ＲＦ波形を生成し、さらに周期的ＲＦ波形が時間対称である場合には、時間対称をなすいずれかの波形をメモリに記憶するだけで、一連の周期的ＲＦ波形を生成し、正負対称および時間対称をなすＲＦ波形の部分ＲＦ波形をメモリに記憶するだけで、一連の周期的ＲＦ波形を生成することができ、ＲＦ波形の記憶に用いられるメモリの容量を減らすことができ、ひいては、ゲートアレイ等を用いてハードウェアを構成する際の簡略化および費用の削減を行うことができる。
【００３１】
【発明の実施の形態】
以下に添付図面を参照して、この発明にかかるＲＦ信号発生装置および磁気共鳴撮像装置の好適な実施の形態について説明する。なお、これにより本発明が限定されるものではない。
（実施の形態１）
まず、本実施の形態１にかかる磁気共鳴撮像装置の全体構成について説明する。図１に磁気共鳴撮像装置のブロック（ｂｌｏｃｋ）図を示す。同図に示すように、本装置はマグネットシステム（ｍａｇｎｅｔｓｙｓｔｅｍ）１００を有する。マグネットシステム１００は主磁場コイル（ｃｏｉｌ）部１０２、勾配コイル部１０６およびＲＦコイル部１０８を有する。これら各コイル部は概ね円筒形の形状を有し、互いに同軸的に配置されている。また、マグネットシステム１００の概ね円柱状をなす撮像空間（ボア：ｂｏｒｅ）の中心部に、クレードル（ｃｒａｄｌｅ）１０４上に横臥状態で撮像の被検体１が配置される。
【００３２】
主磁場コイル部１０２は、マグネットシステム１００の内部空間に静磁場を形成する。静磁場の方向は概ね同軸的に配置された円筒状コイルの軸方向に平行である。すなわち、いわゆる水平磁場を形成する。主磁場コイル部１０２は、例えば超伝導コイルを用いて構成される。なお、超伝導コイルに限らず常伝導コイル等を用いて構成してもよい。
【００３３】
勾配コイル部１０６は、互いに垂直な３軸、すなわちスライス（ｓｌｉｃｅ）軸、位相エンコード軸および周波数エンコード軸の方向において、それぞれ静磁場強度に線形勾配を持たせるための３つの勾配磁場を形成する。ここで、スライス軸、位相エンコード軸および周波数エンコード軸は、相互間の垂直性を保ったまま前記座標軸に関して任意の傾きを持たせることも可能である。
【００３４】
ＲＦコイル部１０８は、静磁場空間に、被検体１の体内のスピンを励起するための高周波磁場を形成する。以下、高周波磁場を形成することをＲＦ励起信号の送信ともいう。また、ＲＦ励起信号をＲＦパルスともいう。ＲＦコイル部１０８は、励起されたスピンが生じる電磁波すなわち磁気共鳴信号を受信する。
【００３５】
ＲＦコイル部１０８は、図示しない送信用のコイルおよび受信用のコイルを有する。送信用のコイルおよび受信用のコイルは、同じコイルを兼用するかあるいはそれぞれ専用のコイルを用いる。
【００３６】
勾配コイル部１０６には、勾配駆動部１３０が接続されている。勾配駆動部１３０は、勾配コイル部１０６に駆動信号を与えて勾配磁場を発生させる。勾配駆動部１３０は、勾配コイル部１０６における３系統の勾配コイルに対応して、図示しない３系統の駆動回路を有する。
【００３７】
ＲＦコイル部１０８にはＲＦ駆動部１４０が接続されている。ＲＦ駆動部１４０はＲＦコイル部１０８に駆動信号を与えてＲＦパルスを送信し、被検体１の体内のスピンを励起する。
【００３８】
ＲＦコイル部１０８にはデータ収集部１５０が接続されている。データ収集部１５０は、ＲＦコイル部１０８が受信した受信信号を、サンプリング（ｓａｍｐｌｉｎｇ）によって取り込み、それをディジタルデータ（ｄｉｇｉｔａｌｄａｔａ）として収集する。
【００３９】
勾配駆動部１３０、ＲＦ駆動部１４０およびデータ収集部１５０には、制御部１６０が接続されている。制御部１６０は、勾配駆動部１３０ないしデータ収集部１５０をそれぞれ制御して撮像を遂行する。
【００４０】
制御部１６０は、例えばコンピュータ（ｃｏｍｐｕｔｅｒ）等を用いて構成される。制御部１６０は図示しない記憶部を有する。記憶部は制御部１６０用の制御プログラム（ｐｒｏｇｒａｍ）であるパルスシーケンス（ｐｕｌｓｅｓｅｑｕｅｎｃｅ）および各種のデータを記憶している。制御部１６０の機能は、コンピュータが記憶部に記憶されたパルスシーケンスを実行することにより実現され、また、この実行により、制御部１６０は、勾配駆動部１３０およびＲＦ駆動部１４０への駆動波形を生成する。
【００４１】
データ収集部１５０の出力側は、データ処理部１７０に接続されている。データ収集部１５０が収集したデータは、データ処理部１７０に入力される。データ処理部１７０は、例えばコンピュータ等を用いて構成される。データ処理部１７０は、図示しない記憶部を有する。この記憶部は、データ処理部１７０用のプログラムおよび各種のデータを記憶している。
【００４２】
データ処理部１７０は、制御部１６０に接続されている。データ処理部１７０は、制御部１６０の上位にあってそれを統括する。本装置の機能は、データ処理部１７０が記憶部に記憶されたプログラムを実行することによりを実現される。
【００４３】
データ処理部１７０は、データ収集部１５０が収集した磁気共鳴信号である、Ｋ空間上の生データを記憶部に記憶する。このＫ空間上の生データは２次元フーリエ変換により画像再構成が行われ、画像情報が生成される。その後、この画像情報は記憶部に記憶される。
【００４４】
データ処理部１７０には、表示部１８０および操作部１９０が接続されている。表示部１８０は、グラフィックディスプレー（ｇｒａｐｈｉｃｄｉｓｐｌａｙ）等で構成される。操作部１９０はポインティングデバイス（ｐｏｉｎｔｉｎｇｄｅｖｉｃｅ）を備えたキーボード（ｋｅｙｂｏａｒｄ）等で構成される。
【００４５】
表示部１８０は、データ処理部１７０から出力される再構成画像および各種の情報を表示する。操作部１９０は、オペレータによって操作され、各種の指令や情報等をデータ処理部１７０に入力する。オペレータは表示部１８０および操作部１９０を通じてインタラクティブ（ｉｎｔｅｒａｃｔｉｖｅ）に本装置を操作する。
【００４６】
図２は、制御部１６０の主としてＲＦ信号発生回路２４０およびその周辺回路を示している。制御部１６０は、ＣＰＵ２１０、記憶部２２０、バス２９０、インターフェース２３０、発信器３３０およびＲＦ部２００を含む。ここで、ＣＰＵ２１０は、制御部１６０全体を制御する。記憶部２２０は、インターフェース２３０を介してデータ処理部１７０から、パルスシーケンスを取得して保存する。ＲＦ部２００は、記憶部２２０のパルスシーケンスの情報に基づいて、ＲＦ波形を生成し、データ収集部１５０およびＲＦ駆動部１４０へ送信する。発信器３３０は、制御部１６０の基本クロックを発生し、図示しない配線により制御すると同時に、特にＲＦ部２００のＲＦ波形情報における基本クロックも発生する。
【００４７】
ここで、ＲＦ駆動部１４０へ送信されたＲＦ波形情報は、ＲＦ電気信号に変換させられ、ＲＦコイル部１０８を介して、被検体１に照射される。そして、被検体１をスピンの励起状態とする。また、ＲＦコイル部１０８で受信される被検体１からのＲＦ電気信号は、データ収集部１５０へ送信される。このＲＦ電気信号は、データ収集部１５０で検波処理が行われ、ＲＦ信号の除去および包絡線成分のみの抽出が行われる。
【００４８】
ＲＦ部２００は、ディジタル回路で構成される、ＲＦ信号発生回路２４０、包絡線信号発生回路２５０および乗算器２６０を含む。ＲＦ信号発生回路２４０は、記憶部２２０のパルスシーケンスから、ＲＦ波形の周波数情報および位相情報を取得し、この周波数および位相を有するＲＦ基本波形、例えば正弦波形あるいは余弦波形を生成する。なお、ＲＦ部２００は、ゲートアレイ（ｇａｔｅａｒｒａｙ）を用いることにより、１つのＩＣ（ｉｎｔｅｇｒａｔｅｄｃｉｒｃｕｉｔ）基板上に作成することができる。
【００４９】
また、包絡線信号発生回路２５０は、記憶部２２０のパルスシーケンスから、ＲＦ波形の包絡線情報を取得し、この包絡線波形、例えばをジンク（ｓｉｎｃ）波形等を生成する。ＲＦ信号発生回路２４０で生成されたＲＦ波形および包絡線信号発生回路２５０で生成された包絡線波形は、乗算器２６０で掛け算され、ＡＭ（ａｍｐｌｉｔｕｄｅｍｏｄｕｌａｔｉｏｎ）変調が行われる。ＲＦ駆動部１４０は、この変調されたディジタル信号をアナログ（ａｎａｌｏｇ）の波形に変換して、ＲＦコイル部１０８に送信する。
【００５０】
図３にＲＦ信号発生回路２４０のブロック図を示す。ＲＦ信号発生回路２４０は、アドレス生成部３００、メモリ３１０および出力部３２０を含む。さらに、アドレス生成部３００は、アキュムレータ（ａｃｃｕｍｕｌａｔｏｒ）部３０１およびデコーダ部３０２を含み、出力部３２０は、零データ挿入部３２２および符号付加部３２１を含む。なお、各部を接続するバス上に示された数字は、アドレスバス（ａｄｄｒｅｓｓｂｕｓ）あるいはデータバス（ｄａｔａｂｕｓ）のビット（ｂｉｔ）数を示している。
【００５１】
メモリ３１０は、例えば、各アドレスに正弦波形の位相角度が０度から９０度までの振幅が読み込まれており、アドレス長を１０ビット、データ長を１３ビットとすると、概ね３．２５キロバイト（ｋｂｙｔｅ）のメモリ容量を有する。
【００５２】
図４に、メモリ３１０内に格納されるＲＦ波形情報を例示する。図４（Ａ）は、位相角度０度〜９０度の正弦波形を図示したものである。横軸はアドレス番号、縦軸は振幅を現している。アドレス長は、１０ビットであるので０〜１０２３を有し、データ長あるいは振幅は、１３ビットであるので、０〜８１９１のいずれかの値が、正弦波形に合わせた整数値として示されている。図４（Ｂ）に、メモリ３１０に格納される正弦波形情報を、アドレス値および振幅の対応表として示す。
【００５３】
図３に戻り、アキュムレータ部３０１は、パルスシーケンスからの周波数情報および位相情報に基づいて、繰り返しデコーダ部３０２の入力アドレスを発生する。この繰り返し周期は、周波数情報から決定され、また入力アドレス長は、発生させるＲＦ波形情報の最大時間分解能により決定される。メモリ３１０に位相角度０度〜９０度の１／４波長に当たる波形が、１０ビットで記憶されている場合には、４倍に当たる、１２ビット、すなわち０〜４０９５の入力アドレスが発生される。
【００５４】
デコーダ部３０２は、アキュムレータ部３０１で生成された入力アドレス情報から、メモリ３１０に対する読み出しアドレス情報、零値情報およびＲＦ波形の極性情報を、分離抽出し、さらには生成する。例えば、正弦波形の場合には、零値を示す入力アドレス、例えば０、２０４８で零値情報を出力する。また、正弦波形が正値を有する入力アドレス１〜２０４７では、正の極性情報を出力し、正弦波形が負値を有する入力アドレス２０４９〜４０９５では、負の極性情報を出力する。また、メモリ３１０に対する読み出しアドレス情報は、正弦波形の振幅が増加する入力アドレスの範囲では、入力アドレスに同期してカウントアップ（以下ではインクリメント：ｉｎｃｒｅｍｅｎｔと称する）し、正弦波形の振幅が減少する入力アドレスの範囲では、入力アドレスに同期してカウントダウン（以下ではデクリメント：ｄｅｃｒｅｍｅｎｔと称する）するカウンタにより生成される。
【００５５】
零データ挿入部３２２は、データバスを介して取得するメモリ３１０のデータ出力に、デコーダ部３０２からの零値情報に基づいて零値を挿入する。また、符号付加部３２１は、零データ挿入部３２２のデータ出力に、デコーダ部３０２からの極性情報に基づいて、１ビットの符号を付加し，乗算器２６０へデータを出力する。
【００５６】
なお、従来例では、メモリ３１０は、４倍のアドレス長、すなわち４倍の容量を有している。従って、正弦波形の例では、一波長分の振幅を格納するので、概ね７キロバイトの記憶容量を有している。また、デコーダ部３０２および出力部３２０が存在せず、アキュムレータ部３０１の入力アドレスが直接メモリに入力されている。
【００５７】
つづいて、図５のフローチャートを用いて、ＲＦ信号発生回路２４０の動作を説明する。なお、図６に、符号付加部３２１から出力される正弦波形を例示し、適宜参照して補足説明を行う。アキュムレータ部３０１は、入力アドレス値（以下、Ｋと略称する）、また、デコーダ部３０２は、読み出しアドレス値（以下、Ｉと略称する）をリセットして（ステップＳ５０１）、Ｋ＝０、Ｉ＝０とする。
【００５８】
その後、デコーダ部３０２は、入力アドレス値の判定を行い（ステップＳ５０２）、Ｋ＝０の場合には（ステップＳ５０２肯定）、零値情報をオンとする。また、零データ挿入部３２２は、オンとなった零値情報から、データバス上に零データを出力する（ステップＳ５０３）。図６では、ステップＳ５０２の矢印で指示される零値が出力される。そして、入力アドレス値のカウントトアップ、Ｋ＝Ｋ＋１を行い（ステップＳ５０４）、ステップＳ５０２に再度移行する。
【００５９】
その後、デコーダ部３０２は、Ｋ＝０でない場合に（ステップＳ５０２否定）、つぎの入力アドレス値を判定するステップに進み（ステップＳ５０６）、０＜Ｋ≦１０２４の場合には（ステップＳ５０６肯定）、極性情報を正にして、読み出しアドレス値をインクリメント、すなわちＩ＝Ｉ＋１を実行する（ステップＳ５０７）。これにより、符号付加部３２１は、正の極性情報を付加した、メモリ３１０のアドレスＩが増加する方向に振幅情報を出力する。図６では、ステップＳ５０６で指示される位相角度０度〜９０度の領域が出力される。そして、入力アドレス値のカウントトアップ、Ｋ＝Ｋ＋１を行い（ステップＳ５０８）、ステップＳ５０６に再度移行する。
【００６０】
その後、デコーダ部３０２は、０＜Ｋ≦１０２４でない場合に（ステップＳ５０６否定）、つぎの入力アドレス値を判定するステップに進み（ステップＳ５１０）、１０２４＜Ｋ≦２０４７の場合には（ステップＳ５１０肯定）、極性情報を正にして、読み出しアドレス値をデクリメント、すなわちＩ＝Ｉ―１を実行する（ステップＳ５１１）。これにより、符号付加部３２１は、正の極性情報を付加した、メモリ３１０のアドレスＩが減少する方向に振幅情報を出力する。図６では、ステップＳ５１０で示された位相角度９０度〜１８０度の領域が出力される。そして、入力アドレス値のカウントトアップ、Ｋ＝Ｋ＋１を行い（ステップＳ５１２）、ステップＳ５１０に再度移行する。
【００６１】
その後、デコーダ部３０２は、１０２４＜Ｋ≦２０４７でない場合に（ステップＳ５１０否定）、つぎの入力アドレス値を判定するステップに進み（ステップＳ５１４）、Ｋ＝２０４８の場合には（ステップＳ５１４肯定）、零値情報をオンとする。また、零データ挿入部３２２は、オンとなった零値情報から、データバス上に零データを出力する（ステップＳ５１５）。図６では、ステップＳ５１４で示された位相角度１８０度の値が出力される。そして、入力アドレス値のカウントトアップ、Ｋ＝Ｋ＋１を行い（ステップＳ５１６）、ステップＳ５１４に再度移行する。
【００６２】
その後、デコーダ部３０２は、Ｋ＝２０４８でない場合に（ステップＳ５１４否定）、つぎの入力アドレス値を判定するステップに進み（ステップＳ５１８）、２０４８＜Ｋ≦３０７２の場合には（ステップＳ５１８肯定）、極性情報を負にして、読み出しアドレス値をインクリメント、すなわちＩ＝Ｉ＋１を実行する（ステップＳ５１９）。これにより、符号付加部３２１は、負の極性情報を付加した、メモリ３１０のアドレスＩが増加する方向に振幅情報を出力する。図６では、ステップＳ５１８で示された位相角度１８０度〜２７０度の領域が出力される。そして、入力アドレス値のカウントトアップ、Ｋ＝Ｋ＋１を行い（ステップＳ５２０）、ステップＳ５１８に再度移行する。
【００６３】
その後、デコーダ部３０２は、２０４８＜Ｋ≦３０７２でない場合には（ステップＳ５１８否定）、つぎの入力アドレス値を判定するステップに進み（ステップＳ５２２）、３０７２＜Ｋ≦４０９５の場合には（ステップＳ５２２肯定）、極性情報を負にして、読み出しアドレス値をデクリメント、すなわちＩ＝Ｉ―１を実行する（ステップＳ５２３）。これにより、符号付加部３２１は、負の極性情報を付加した、メモリ３１０のアドレスＩが減少する方向に振幅情報を出力する。図６では、ステップＳ５２２で示された位相角度２７０度〜３６０度の領域が出力される。そして、入力アドレス値のカウントアップ、Ｋ＝Ｋ＋１を行い（ステップＳ５２４）、ステップＳ５１８に再度移行する。
【００６４】
その後、デコーダ部３０２は、３０７２＜Ｋ≦４０９５でない場合には（ステップＳ５２２否定）、一波長分の波形情報の出力を終了したので、次の波形の出力を続けるかどうかを判定する（ステップＳ５２６）。波形の出力を続ける場合には（ステップＳ５２６肯定）、入力アドレス値および読み出しアドレス値をリセットして、Ｋ＝０、Ｉ＝０とする（ステップＳ５２７）。そして、ステップＳ５０２に移行し、入力アドレス値を判定するステップを再度実行する。
【００６５】
また、デコーダ部３０２が、次の波形の出力を続けない場合には（ステップＳ５２６否定）、本処理を終了する。
【００６６】
上述してきたように、本実施の形態１では、メモリ３１０に位相角度０度〜９０度の正弦波形を記憶し、メモリ３１０の読み出しアドレスを生成するデコーダ部３０２において、正弦波形の正負の極性情報および零値情報を生成し、さらに読み出しアドレスの出力順序をインクリメントあるいはデクリメントに設定することとしているので、メモリ３１０の位相角度０度〜９０度の正弦波形から、位相角度０度〜３６０度の正弦波形を出力することができ、メモリ３１０の記憶容量を１／４に減らすことができ、ひいてはメモリ容量の少ないゲートアレイを用いる際にメモリの増設等を行うことなく、安価にＲＦ信号発生回路２４０を構成することができる。
【００６７】
また、本実施の形態では、位相角度０度〜９０度の正弦波形をメモリ３１０に記憶することとしたが、位相角度９０度〜１８０度、位相角度１８０度〜２７０度、位相角度２７０度〜３６０度、のいずれでも良い。
【００６８】
また、本実施の形態では、正弦波形をメモリ３１０に記憶し、出力することとしたが、余弦波形をメモリ３１０に記憶して、同様に出力することもできる。
【００６９】
また、本実施の形態では、零値情報をデコーダ部３０２で生成し、零データ挿入部３２２で零値を挿入することとしたが、これを用いることなく正弦波形を生成することも全く同様にできる。
【００７０】
また、本実施の形態では、主磁場コイル部１０２に水平磁場型のものを用いたが、垂直磁場型の主磁場コイル部を用いることもできる。
（実施の形態２）
ところで、上記実施の形態１では、正弦波形あるいは余弦波形を発生させることとしたが、正弦波形および余弦波形を同時に発生させ、クオドラチャ（ｑｕａｄｒａｔｕｒｅ）方式として機能させることもできる。そこで本実施の形態２では、クオドラチャ方式とする場合を示すことにする。
【００７１】
図７は、本実施の形態２にかかるＲＦ部７００の具体的な構成を示す回路図である。なお、このＲＦ部７００は、図２に示したＲＦ部２００に対応するものであり、その他の構成については、図２に示したものと同様のものとなるので、ここではその詳細な説明を省略する。
【００７２】
ＲＦ部７００は、ＲＦ信号発生回路７４０、包絡線信号発生回路２５０および乗算器７６０および７７０を含む。ＲＦ信号発生回路７４０は、記憶部２２０のパルスシーケンスから、ＲＦ波形の周波数情報および位相情報を取得し、この周波数および位相を有する正弦波形および余弦波形を生成する。なお、ＲＦ部７００のクロック発生器として、発信器３３０および倍周波発信器７１０が接続される。発信器３３０および倍周波発信器７１０は、同期しており、倍周波発信器７１０は、発信器３３０の２倍周波数を有する。
【００７３】
また、包絡線信号発生回路２５０は、記憶部２２０のパルスシーケンスから、ＲＦ波形の包絡線情報を取得し、この包絡線波形、例えばジンク（ｓｉｎｃ）波形を生成する。ＲＦ信号発生回路７４０で生成された正弦波形および余弦波形と、包絡線信号発生回路２５０で生成された包絡線波形は、乗算器７６０および７７０で掛け算され、ＡＭ（ａｍｐｌｉｔｕｄｅｍｏｄｕｌａｔｉｏｎ）変調が行われる。ＲＦ駆動部１４０は、この変調された位相角度が９０度異なる正弦波形および余弦波形を、アナログの波形に変換して、ＲＦコイル部１０８に送信する。
【００７４】
図８にＲＦ信号発生回路７４０のブロック図を示す。ＲＦ信号発生回路７４０は、アドレス生成部８００、メモリ３１０および出力部８２０を含む。さらに、アドレス生成部８００は、アキュムレータ（ａｃｃｕｍｕｌａｔｏｒ）部３０１およびデコーダ部８０２、８０３を含み、出力部８２０は、零データ挿入部８２２、８２３および符号付加部８３１、８３２を含む。
【００７５】
メモリ３１０は、実施の形態１と全く同様であるので説明を省略する。
【００７６】
アキュムレータ部３０１は、パルスシーケンスからの周波数情報および位相情報に基づいて、繰り返し入力アドレスを発生する。この繰り返し周期は、周波数情報から決定され、また入力アドレス長は、発生させるＲＦ波形情報の時間分解能により決定される。メモリ３１０に位相角度０度〜９０度の１／４波長に当たる波形が記憶されている場合には、４倍に当たる、１２ビット、すなわち０〜４０９５の入力アドレスが発生される。
【００７７】
デコーダ部８０２、８０３は、アキュムレータ部３０１で生成された入力アドレス情報から、メモリ３１０に対する読み出しアドレス情報、零値情報およびＲＦ波形の極性情報を、分離抽出し、さらには生成する。
【００７８】
ここで、デコーダ部８０２は、正弦波形の出力情報を生成し、零値を示す入力アドレス、例えば０、２０４８で零値情報を零データ挿入部８２２に出力する。また、正弦波形が正値を有する入力アドレス１〜２０４７では、正の極性情報を出力し、正弦波形が負値を有する入力アドレス２０４９〜４０９５では、負の極性情報を出力する。また、メモリ３１０に対する読み出しアドレス情報は、正弦波形の振幅が増加する入力アドレスの範囲では、入力アドレス情報に同期してインクリメントし、正弦波形の振幅が減少する入力アドレスの範囲では、入力アドレス情報に同期してデクリメントするカウンタにより生成される。
【００７９】
ここで、デコーダ部８０３は、余弦波形の出力情報を生成し、零値を示す入力アドレス、例えば１０２４、３０７２で零値情報を零データ挿入部８２３に出力する。また、余弦波形が正値を有する入力アドレス１〜１０２３および３０７３〜４０９５では、正の極性情報を出力し、正弦波形が負値を有する入力アドレス１０２５〜４０９５では、負の極性情報を出力する。また、メモリ３１０に対する読み出しアドレス情報は、余弦波形の振幅が増加する入力アドレスの範囲では、入力アドレス情報に同期してインクリメントし、正弦波形の振幅が減少する入力アドレスの範囲では、入力アドレス情報に同期してデクリメントするカウンタにより生成される。なお、デコーダ部８０２および８０３の出力は、セレクタ（ｓｅｌｅｃｔｏｒ）８０４により、交互に切り替えら、メモリ３１０に出力される。
【００８０】
零データ挿入部８２２および８２３は、データバスを介して取得するメモリ３１０のデータ出力に、デコーダ部８０２および８０３からの零値情報に基づいて零値を挿入する。
【００８１】
符号付加部８３１および８３２は、零データ挿入部８２２および８２３のデータ出力に、デコーダ部８０２および８０３からの極性情報に基づいて、符号を付加し、乗算器７６０および７７０にＲＦ波形情報を出力する。
【００８２】
ここで、デコーダ部８０２、零データ挿入部８２２および符号付加部８３１は、正弦波発生部８６０を構成し、デコーダ部８０３、零データ挿入部８２３および符号付加部８３２は、余弦波発生部８６１を構成する。
【００８３】
また、アキュムレータ部３０１には、発信器３３０が接続され、正弦波発生部８６０および余弦波発生部８６１には、倍周波発信器７１０が接続される。ここで、正弦波発生部８６０および余弦波発生部８６１を、２倍周波数で交互に動作させることにより、発信器３３０の周波数で動作し、かつ正弦波形および余弦波形を発生させる。なお、交互動作は、正弦波発生部８６０および余弦波発生部８６１の倍周波発信器７１０からのクロック入力を反転させること等により行われる。
【００８４】
つづいて、図９および１０のフローチャートを用いて、ＲＦ信号発生回路７４０の動作を説明する。なお、図１１に、符号付加部８３１および８３２から出力される正弦波形および余弦波形を例示し、適宜参照して補足説明を行う。アキュムレータ部３０１は、入力アドレス値（以下、Ｋと略称する）、また、デコーダ部８０２および８０３は、読み出しアドレス値（以下、ＳＩおよびＣＩと略称する）をリセットして（ステップＳ９０１）、Ｋ＝０、ＳＩ＝０、ＣＩ＝１０２３とする。
【００８５】
その後、デコーダ部８０２および８０３は、入力アドレス値の判定を行い（ステップＳ９０２）、Ｋ＝０の場合には（ステップＳ９０２肯定）、デコーダ部８０２は、零値情報をオンとし、デコーダ部８０３は、極性情報を正とする。そして、零データ挿入部８２２は、オンとなった零値情報から、データバス上に零データを出力し、符号付加部８３２は、正の極性情報を付加した、メモリ３１０のアドレスＣＩの振幅情報を出力する。（ステップＳ９０３）。図１１では、ステップＳ９０２の矢印で示される零値（図１１（Ａ）正弦波形）および振幅８１９２（図１１（Ｂ）余弦波形）が出力される。そして、入力アドレス値のカウントトアップ、Ｋ＝Ｋ＋１を行い（ステップＳ９０４）、ステップＳ９０２に再度移行する。
【００８６】
その後、デコーダ部８０２および８０３は、Ｋ＝０でない場合に（ステップＳ９０２否定）、つぎの入力アドレス値を判定するステップに進み、入力アドレス値の判定を行い（ステップＳ９０６）、０＜Ｋ＜１０２４の場合には（ステップＳ９０６肯定）、デコーダ部８０２は、極性情報を正とし、読み出しアドレス値をインクリメント、すなわちＳＩ＝ＳＩ＋１を実行し、デコーダ部８０３は、極性情報を正とし、読み出しアドレス値をデクリメント、すなわちＣＩ＝ＣＩ―１を実行する（ステップＳ９０７）。また、符号付加部８３１は、正の極性情報を付加した、メモリ３１０のアドレスＳＩの増加する方向に振幅情報を出力し、符号付加部８３２は、正の極性情報を付加した、メモリ３１０のアドレスＣＩの減少する方向に振幅情報を出力する。図１１では、ステップＳ９０６の矢印で指示される位相角度０度〜９０度の範囲（図１１（Ａ）正弦波形、図１１（Ｂ）余弦波形）が出力される。そして、入力アドレス値のカウントトアップ、Ｋ＝Ｋ＋１を行い（ステップＳ９０８）、ステップＳ９０６に再度移行する。
【００８７】
その後、デコーダ部８０２および８０３は、０＜Ｋ＜１０２４でない場合に（ステップＳ９０６否定）、つぎの入力アドレス値を判定するステップに進み、入力アドレス値の判定を行い（ステップＳ９１０）、Ｋ＝１０２４の場合には（ステップＳ９１０肯定）、デコーダ部８０２は、極性情報を正とし、読み出しアドレス値をデクリメント、すなわちＳＩ＝ＳＩ−１を実行し、デコーダ部８０３は、零値情報をオンとする。そして、符号付加部８３１は、正の極性情報を付加した、メモリ３１０のアドレスＳＩの減少する方向に振幅情報を出力し、零データ挿入部８２３は、オンとなった零値情報から、データバス上に零データを出力しする（ステップＳ９１１）。図１１では、ステップＳ９１０の矢印で指示される位相角度９０度の値（図１１（Ａ）正弦波形、図１１（Ｂ）余弦波形）が出力される。そして、入力アドレス値のカウントトアップ、Ｋ＝Ｋ＋１を行い（ステップＳ９１２）、ステップＳ９１０に再度移行する。
【００８８】
その後、デコーダ部８０２および８０３は、Ｋ＝１０２４でない場合に（ステップＳ９１０否定）、つぎの入力アドレス値を判定するステップに進み、入力アドレス値の判定を行い（ステップＳ９１４）、１０２４＜Ｋ＜２０４８の場合には（ステップＳ９１４肯定）、デコーダ部８０２は、極性情報を正とし、読み出しアドレス値をデクリメント、すなわちＳＩ＝ＳＩ−１を実行し、デコーダ部８０３は、極性情報を負とし、読み出しアドレス値をインクリメント、すなわちＣＩ＝ＣＩ＋１を実行する。そして、符号付加部８３１は、正の極性情報を付加した、メモリ３１０のアドレスＳＩの減少する方向に振幅情報を出力し、符号付加部８３２は、負の極性情報を付加した、メモリ３１０のアドレスＣＩの増加する方向に振幅情報を出力する（ステップＳ９１５）。図１１では、ステップＳ９１４の矢印で指示される位相角度９０度〜１８０度の範囲（図１１（Ａ）正弦波形、図１１（Ｂ）余弦波形）が出力される。そして、入力アドレス値のカウントトアップ、Ｋ＝Ｋ＋１を行い（ステップＳ９１６）、ステップＳ９１４に再度移行する。
【００８９】
その後、デコーダ部８０２および８０３は、１０２４＜Ｋ＜２０４８でない場合に（ステップＳ９１４否定）、つぎの入力アドレス値を判定するステップに進み、入力アドレス値の判定を行い（ステップＳ９１８）、Ｋ＝２０４８の場合には（ステップＳ９１８肯定）、デコーダ部８０２は、零値情報をオンとし、デコーダ部８０３は、極性情報を負とし、読み出しアドレス値をデクリメント、すなわちＣＩ＝ＣＩ−１を実行する。そして、零データ挿入部８２２は、オンとなった零値情報から、データバス上に零データを出力し、符号付加部８３２は、負の極性情報を付加した、メモリ３１０のアドレスＣＩの減少する方向に振幅情報を出力する（ステップＳ９１９）。図１１では、ステップＳ９１８の矢印で指示される位相角度１８０度の値（図１１（Ａ）正弦波形、図１１（Ｂ）余弦波形）が出力される。そして、入力アドレス値のカウントトアップ、Ｋ＝Ｋ＋１を行い（ステップＳ９２０）、ステップＳ９１８に再度移行する。
【００９０】
その後、デコーダ部８０２および８０３は、Ｋ＝２０４８でない場合に（ステップＳ９１８否定）、つぎの入力アドレス値を判定するステップに進み、入力アドレス値の判定を行い（ステップＳ９２２）、２０４８＜Ｋ＜３０７２の場合には（ステップＳ９２２肯定）、デコーダ部８０２は、極性情報を負とし、読み出しアドレス値をインクリメント、すなわちＳＩ＝ＳＩ＋１を実行し、デコーダ部８０３は、極性情報を負とし、読み出しアドレス値をデクリメント、すなわちＣＩ＝ＣＩ−１を実行する。そして、符号付加部８３１は、負の極性情報を付加した、メモリ３１０のアドレスＳＩの増加する方向に振幅情報を出力し、符号付加部８３２は、負の極性情報を付加した、メモリ３１０のアドレスＣＩの減少する方向に振幅情報を出力する（ステップＳ９２３）。図１１では、ステップＳ９２２の矢印で指示される位相角度１８０〜２７０度の範囲（図１１（Ａ）正弦波形、図１１（Ｂ）余弦波形）が出力される。そして、入力アドレス値のカウントトアップ、Ｋ＝Ｋ＋１を行い（ステップＳ９２４）、ステップＳ９２２に再度移行する。
【００９１】
その後、デコーダ部８０２および８０３は、２０４８＜Ｋ＜３０７２でない場合に（ステップＳ９２２否定）、つぎの入力アドレス値を判定するステップに進み、入力アドレス値の判定を行い（ステップＳ９２６）、Ｋ＝３０７２の場合には（ステップＳ９２６肯定）、デコーダ部８０２は、極性情報を負とし、読み出しアドレス値をデクリメント、すなわちＳＩ＝ＳＩ−１を実行し、デコーダ部８０３は、零値情報をオンとする。そして、符号付加部８３１は、負の極性情報を付加した、メモリ３１０のアドレスＳＩの減少する方向に振幅情報を出力し、、零データ挿入部８２３は、オンとなった零値情報から、データバス上に零データを出力する（ステップＳ９２７）。図１１では、ステップＳ９２６の矢印で指示される位相角度２７０度の値（図１１（Ａ）正弦波形、図１１（Ｂ）余弦波形）が出力される。そして、入力アドレス値のカウントトアップ、Ｋ＝Ｋ＋１を行い（ステップＳ９２８）、ステップＳ９２６に再度移行する。
【００９２】
その後、デコーダ部８０２および８０３は、Ｋ＝３０７２でない場合に（ステップＳ９２６否定）、つぎの入力アドレス値を判定するステップに進み、入力アドレス値の判定を行い（ステップＳ９３０）、３０７２＜Ｋ＜４０９５の場合には（ステップＳ９３０肯定）、デコーダ部８０２は、極性情報を負とし、読み出しアドレス値をデクリメント、すなわちＳＩ＝ＳＩ−１を実行し、デコーダ部８０３は、極性情報を正とし、読み出しアドレス値をインクリメント、すなわちＣＩ＝ＣＩ＋１を実行する。そして、符号付加部８３１は、負の極性情報を付加した、メモリ３１０のアドレスＳＩの減少する方向に振幅情報を出力し、符号付加部８３２は、正の極性情報を付加した、メモリ３１０のアドレスＣＩの増加する方向に振幅情報を出力する（ステップＳ９３１）。図１１では、ステップＳ９３０の矢印で示される位相角度２７０〜３６０度の範囲（図１１（Ａ）正弦波形、図１１（Ｂ）余弦波形）が出力される。そして、入力アドレス値のカウントトアップ、Ｋ＝Ｋ＋１を行い（ステップＳ９３２）、ステップＳ９３０に再度移行する。
【００９３】
その後、デコーダ部８０２および８０３は、３０７２＜Ｋ＜４０９５でない場合には（ステップＳ９３０否定）、一波長分の波形情報の出力を終了したので、次の波形の出力を続けるかどうかを判定する（ステップＳ９３４）。波形の出力を続ける場合には（ステップＳ９３４肯定）、入力アドレス値および読み出しアドレス値をリセットして、Ｋ＝０、ＳＩ＝０、ＣＩ＝１０２３とする（ステップＳ９３５）。そして、ステップＳ９０２に移行し、入力アドレス値を判定するステップを再度実行する。
【００９４】
また、デコーダ部８０２および８０３は、次の波形の出力を続けない場合には（ステップＳ９３４否定）、本処理を終了する。
【００９５】
上述してきたように、本実施の形態２では、正弦波形および余弦波形ごとに、デコーダ部８０２および８０３、零データ挿入部８２２および８２３、並びに符号付加部８３１および８３２を有し、これらを２倍周波数のクロックで動作させることとしているので、メモリ３１０の位相角度０度〜９０度の正弦波形から、位相角度０度〜３６０度の正弦波形および余弦波形を出力することができ、少ないメモリ容量でＲＦ波形を生成することができ、ひいてはメモリ容量の少ないゲートアレイを用いる際にメモリの増設等を行うことなく、安価にクオドラチャ用のＲＦ信号発生回路７４０を構成することができる。
【００９６】
また、本実施の形態２では、デコーダ部８０２および８０３、零データ挿入部８２２および８２３、並びに符号付加部８３１および８３２を、正弦波発生部８６０および余弦波発生部８６１として別構成としたが、機能上の区別がなされれば、ハードウェア上で区別される必要はない。
【００９７】
【発明の効果】
以上説明したように、本発明によれば、制御部のＲＦ信号発生装置は、メモリに、ＲＦ磁場の基となる周期的ＲＦ波形の部分をなす波形情報を記憶し、アドレス生成部で、波形情報を読み出すアドレス順序を増加あるいは減少する方向に切り替え、さらに正負の極性情報の生成を行い、出力部で、この極性情報に基づいて、波形情報に正負極性を付加して繰り返し出力し、一連の周期的ＲＦ波形を生成することとしているので、周期的ＲＦ波形が正負対称である場合には、正負いずれかの波形をメモリに記憶するだけで、一連の周期的ＲＦ波形を生成し、さらに周期的ＲＦ波形が時間対称である場合には、時間対称をなすいずれかの波形をメモリに記憶するだけで、一連の周期的ＲＦ波形を生成し、正負対称および時間対称をなすＲＦ波形の部分ＲＦ波形をメモリに記憶するだけで、一連の周期的ＲＦ波形を生成することができ、ＲＦ波形の記憶に用いられるメモリの容量を減らすことができ、ひいては、ゲートアレイ等を用いてハードウェアを構成する際の簡略化および費用の削減を行うことができる。
【図面の簡単な説明】
【図１】磁気共鳴撮像装置の全体構成を示すブロック図である。
【図２】実施の形態１の制御部の構成を示すブロック図である。
【図３】実施の形態１のＲＦ信号発生回路を示すブロック図である。
【図４】実施の形態１のメモリの記憶波形を示す図である。
【図５】実施の形態１のＲＦ信号発生回路の動作を示すフローチャートである。
【図６】実施の形態１のＲＦ信号発生回路の出力波形を示す図である。
【図７】実施の形態２のＲＦ部の構成を示すブロック図である。
【図８】実施の形態２のＲＦ信号発生回路を示すブロック図である。
【図９】実施の形態２のＲＦ信号発生回路の動作を示すフローチャートである（その１）。
【図１０】実施の形態２のＲＦ信号発生回路の動作を示すフローチャートである（その２）。
【図１１】実施の形態２のＲＦ信号発生回路の出力波形を示す図である。
【符号の説明】
１被検体
１００マグネットシステム
１０２主磁場コイル部
１０６勾配コイル部
１０８ＲＦコイル部
１３０勾配駆動部
１４０ＲＦ駆動部
１５０データ収集部
１６０制御部
１７０データ処理部
１８０表示部
１９０操作部
２００、７００ＲＦ部
２２０記憶部
２３０インターフェース
２４０、７４０ＲＦ信号発生回路
２５０包絡線信号発生回路
２６０、７６０、７７０乗算器
２９０バス
３００、８００アドレス生成部
３０１アキュムレータ部
３０２、８０２、８０３デコーダ部
３１０メモリ
３２０、８２０出力部
３２１、８３１、８３２符号付加部
３２２、８２２、８２３零データ挿入部
３３０発信器
７１０倍周波発信器
８０４セレクタ
８６０正弦波発生部
８６１余弦波発生部[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an RF signal generator and a magnetic resonance imaging apparatus that generate an RF (radio frequency) signal digitally.
[0002]
[Prior art]
In recent years, with the progress of digital technology, waveforms in the RF region having a high frequency are also being digitally generated. In this method, a target RF waveform is generated by repeatedly reading out RF waveform information stored in a memory and performing D / A conversion on an output at a high speed. (For example, see Non-Patent Document 1).
[0003]
Further, in a magnetic resonance imaging apparatus using a high-frequency magnetic field in the RF region, it is necessary to control and further modulate the frequency and phase of the RF waveform with high accuracy. Modulation is easily performed.
[0004]
[Non-patent document 1]
Yasushi Ueno, et al., "Optimization in Sine Wave Signal Generator Design Using PLD", DESIGN WAVE MGAZINE, CQ Publishing, March 1998, p. 34-P. 48
[0005]
[Problems to be solved by the invention]
However, according to the above prior art, a large capacity is required for the memory for storing the RF waveform. That is, since high-precision amplitude and time resolution are required for the RF waveform, it is necessary to allocate a large bit length to the data length and the address area of the memory.
[0006]
In particular, the processing of modulating the RF waveform of the magnetic resonance imaging apparatus is performed by programming using a gate array. Then, in this case, the RF waveform information is stored in a memory in the gate array. This memory capacity is smaller than the number of gates in the gate array, which is increasing, and is a technical obstacle in storing a plurality of high-precision RF waveforms in processing for modulating an RF waveform or the like. . Furthermore, the increase in cost due to the addition of a memory to overcome this technical obstacle causes a rise in cost.
[0007]
From these facts, it is important how to realize an RF signal generator and a magnetic resonance imaging apparatus that can reproduce high-precision RF waveform information with a small RF waveform memory capacity.
[0008]
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problem of the related art, and provides an RF signal generator and a magnetic resonance imaging apparatus capable of reproducing highly accurate RF waveform information with a small RF waveform memory capacity. The purpose is to:
[0009]
[Means for Solving the Problems]
In order to solve the above-described problems and achieve the object, an RF signal generation apparatus according to a first aspect of the present invention includes a memory for storing partial waveform information of a periodic RF waveform, and an address for reading the waveform information. And an address generation unit for generating positive and negative polarity information of the waveform information, and based on the polarity information, adding the positive and negative polarities to the waveform information and repeatedly outputting the waveform information to generate a series of the periodic RF waveforms And an output unit that performs the operation.
[0010]
According to the invention according to the first aspect, the partial waveform information of the periodic RF waveform is stored in the memory, and the address generation unit generates an address from which the waveform information is read, and also outputs the positive and negative polarity information of the waveform information. Based on the polarity information, the waveform information is repeatedly output at the output unit by adding positive and negative polarities to generate a series of the periodic RF waveforms. In this case, a series of periodic RF waveforms can be generated simply by storing one of the positive and negative waveforms in the memory, and the memory capacity can be reduced.
[0011]
The RF signal generator according to a second aspect of the present invention is configured such that the address generation unit reads the memory from the accumulator unit that sequentially generates address information for one wavelength of the periodic RF waveform and the address information. It is characterized by including a decoder unit for generating an address.
[0012]
According to the second aspect of the invention, the address generation unit sequentially generates address information for one wavelength of the periodic RF waveform in the accumulator unit, and reads the memory read address from the address information in the decoder unit. Since the address is generated, the address generator can be easily configured simply by adding a decoder to the accumulator which is a conventional address generator.
[0013]
Further, the RF signal generator according to the invention of a third aspect is characterized in that the decoder unit includes an increasing / decreasing means for increasing or decreasing the read address one by one in synchronization with the address information generated sequentially. Features.
[0014]
According to the invention of the third aspect, the decoder unit increases or decreases the read address one by one in synchronization with the sequentially generated address information by the increasing / decreasing means. In the case of time symmetry, a series of periodic RF waveforms can be generated simply by storing one of the time-symmetric waveforms in the memory, and the memory capacity can be reduced.
[0015]
An RF signal generator according to a fourth aspect of the invention is characterized in that the periodic RF waveform is a sine waveform or a cosine waveform.
[0016]
According to the fourth aspect of the invention, since the periodic RF waveform is a sine waveform or a cosine waveform, an RF waveform having a single frequency used in a magnetic resonance imaging apparatus can be generated.
[0017]
Further, in the RF signal generator according to a fifth aspect of the present invention, the waveform information may be waveform information in which a phase angle of the sine waveform or the cosine waveform is 0 to 90 degrees or an integral multiple of 90 degrees in the phase angle. It is characterized in that the added waveform information is in the same range.
[0018]
According to the fifth aspect of the invention, the waveform information is waveform information in which the phase angle of the sine waveform or cosine waveform is 0 to 90 degrees or waveform information in the same range obtained by adding an integral multiple of 90 degrees to the phase angle. Therefore, the entire sine waveform or cosine waveform can be constituted by the polarity information of the waveform and the read address increasing / decreasing means.
[0019]
Further, in the RF signal generator according to a sixth aspect of the present invention, in the RF signal generator, the increasing / decreasing means increases or decreases the phase angle of the waveform information by 90 degrees or a phase angle obtained by adding an integral multiple of 90 degrees to the phase angle. The switching of the decrease is performed.
[0020]
According to the sixth aspect of the invention, the increasing / decreasing means switches between increasing and decreasing at a phase angle of the waveform information of 90 degrees or a phase angle obtained by adding an integral multiple of 90 degrees to the phase angle. , A continuously changing periodic RF waveform can be generated.
[0021]
An RF signal generator according to a seventh aspect of the invention is characterized in that the decoder generates polarity information corresponding to a positive or negative amplitude value of the periodic RF waveform.
[0022]
According to the seventh aspect of the invention, since the decoder section generates the polarity information according to the positive or negative value of the amplitude of the periodic RF waveform, the periodically changing periodicity of the positive and negative polarities is obtained. An RF waveform can be generated.
[0023]
An RF signal generator according to an eighth aspect of the present invention is characterized in that the decoder further generates zero value information according to a zero value of the amplitude of the periodic RF waveform.
[0024]
According to the eighth aspect of the invention, since the decoder further generates zero value information corresponding to the zero value of the amplitude of the periodic RF waveform, the maximum value and the minimum value of the periodic RF waveform are determined. It can be an extreme value.
[0025]
An RF signal generator according to a ninth aspect of the invention is characterized in that the decoding unit and the output unit include the plurality of decoding units and the output unit corresponding to the plurality of periodic RF waveforms. And
[0026]
According to the ninth aspect, the decoding unit and the output unit include a plurality of decoding units and an output unit corresponding to the plurality of periodic RF waveforms. It can be generated from partial RF waveform information in memory.
[0027]
An RF signal generator according to a tenth aspect of the present invention is characterized in that the readout frequency of the memory, the decode unit and the output unit has the multiple of the clock frequency.
[0028]
According to the tenth aspect, since the memory, the decoding unit, and the output unit have a clock frequency whose reading frequency is a plurality of times, a plurality of periodic RF waveforms are generated at the same reading frequency. be able to.
[0029]
A magnetic resonance imaging apparatus according to an eleventh aspect of the present invention includes a static magnetic field forming apparatus for forming a static magnetic field, a gradient magnetic field forming means for forming a gradient magnetic field, and a transmitting / receiving means for transmitting and receiving an RF magnetic field within the static magnetic field And a control unit for controlling the gradient magnetic field forming means and the transmitting and receiving means, wherein the control unit forms a part of an electric periodic RF waveform for forming the RF magnetic field. It has a memory for storing waveform information, has an address generator for switching the address order for reading the waveform information to increase or decrease, and further generates positive and negative polarity information, based on the polarity information, An RF signal generator having an output unit for repeatedly outputting the waveform information with positive and negative polarities and generating a series of the periodic RF waveforms is provided.
[0030]
According to the eleventh aspect of the present invention, the RF signal generator of the control unit stores, in the memory, the waveform information forming the electric periodic RF waveform forming the RF magnetic field, and the address generation unit The address order for reading out the waveform information is switched in the direction of increasing or decreasing, and the polarity information is further generated, and the output section repeatedly outputs the waveform information based on the polarity information by adding the polarity information to the polarity information. Since the periodic RF waveform is generated, if the periodic RF waveform is symmetrical in the positive and negative directions, only one of the positive and negative waveforms is stored in the memory to generate a series of periodic RF waveforms. When the periodic RF waveform is time-symmetric, a series of periodic RF waveforms is generated simply by storing one of the time-symmetric waveforms in the memory, and the positive / negative symmetry and time-symmetric RF waves are generated. A series of periodic RF waveforms can be generated simply by storing the partial RF waveforms in the memory, and the capacity of the memory used for storing the RF waveforms can be reduced. Simplification and cost reduction when configuring the hardware can be performed.
[0031]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, preferred embodiments of an RF signal generator and a magnetic resonance imaging apparatus according to the present invention will be described with reference to the accompanying drawings. Note that the present invention is not limited to this.
(Embodiment 1)
First, the overall configuration of the magnetic resonance imaging apparatus according to the first embodiment will be described. FIG. 1 shows a block diagram of the magnetic resonance imaging apparatus. As shown in the figure, the present apparatus has a magnet system (magnet system) 100. The magnet system 100 has a main magnetic field coil unit 102, a gradient coil unit 106, and an RF coil unit 108. Each of these coil portions has a substantially cylindrical shape and is arranged coaxially with each other. In addition, the subject 1 to be imaged is placed on a cradle 104 in a lying state at the center of an imaging space (bore) having a substantially cylindrical shape of the magnet system 100.
[0032]
The main magnetic field coil unit 102 forms a static magnetic field in the internal space of the magnet system 100. The direction of the static magnetic field is substantially parallel to the axial direction of the cylindrical coil arranged coaxially. That is, a so-called horizontal magnetic field is formed. The main magnetic field coil unit 102 is configured using, for example, a superconducting coil. In addition, you may comprise using not only a superconducting coil but a normal conduction coil.
[0033]
The gradient coil unit 106 forms three gradient magnetic fields for giving a linear gradient to the static magnetic field strength in directions of three axes perpendicular to each other, ie, a slice axis, a phase encoding axis, and a frequency encoding axis. Here, the slice axis, the phase encode axis, and the frequency encode axis can have an arbitrary inclination with respect to the coordinate axis while maintaining the verticality among them.
[0034]
The RF coil unit 108 forms a high-frequency magnetic field for exciting spins in the body of the subject 1 in the static magnetic field space. Hereinafter, forming a high-frequency magnetic field is also referred to as transmitting an RF excitation signal. The RF excitation signal is also called an RF pulse. The RF coil unit 108 receives an electromagnetic wave generated by the excited spin, that is, a magnetic resonance signal.
[0035]
The RF coil unit 108 has a transmitting coil and a receiving coil (not shown). The same coil may be used for the transmitting coil and the receiving coil, or dedicated coils may be used.
[0036]
The gradient driving unit 130 is connected to the gradient coil unit 106. The gradient driving section 130 supplies a driving signal to the gradient coil section 106 to generate a gradient magnetic field. The gradient drive unit 130 has three drive circuits (not shown) corresponding to the three gradient coils in the gradient coil unit 106.
[0037]
The RF driving section 140 is connected to the RF coil section 108. The RF driving unit 140 supplies a driving signal to the RF coil unit 108 to transmit an RF pulse to excite spins in the body of the subject 1.
[0038]
The data collection unit 150 is connected to the RF coil unit 108. The data collection unit 150 captures the received signal received by the RF coil unit 108 by sampling, and collects the received signal as digital data.
[0039]
A control unit 160 is connected to the gradient driving unit 130, the RF driving unit 140, and the data collection unit 150. The control unit 160 controls the gradient driving unit 130 to the data collection unit 150 to perform imaging.
[0040]
The control unit 160 is configured using, for example, a computer. The control unit 160 has a storage unit (not shown). The storage unit stores a pulse sequence, which is a control program for the control unit 160, and various data. The function of the control unit 160 is realized by the computer executing the pulse sequence stored in the storage unit, and by this execution, the control unit 160 converts the drive waveform to the gradient drive unit 130 and the RF drive unit 140. Generate.
[0041]
The output side of the data collection unit 150 is connected to the data processing unit 170. The data collected by the data collection unit 150 is input to the data processing unit 170. The data processing unit 170 is configured using, for example, a computer or the like. The data processing unit 170 has a storage unit (not shown). This storage unit stores a program for the data processing unit 170 and various data.
[0042]
The data processing unit 170 is connected to the control unit 160. The data processing unit 170 is at a higher level than the control unit 160 and controls it. The function of the present apparatus is realized by the data processing unit 170 executing a program stored in the storage unit.
[0043]
The data processing unit 170 stores raw data in the K space, which is a magnetic resonance signal collected by the data collection unit 150, in the storage unit. The raw data in the K space is subjected to image reconstruction by two-dimensional Fourier transform, and image information is generated. Thereafter, this image information is stored in the storage unit.
[0044]
The display section 180 and the operation section 190 are connected to the data processing section 170. The display unit 180 is configured by a graphic display or the like. The operation unit 190 includes a keyboard having a pointing device and the like.
[0045]
The display unit 180 displays the reconstructed image output from the data processing unit 170 and various information. The operation unit 190 is operated by an operator, and inputs various commands and information to the data processing unit 170. The operator operates the present apparatus interactively through the display unit 180 and the operation unit 190.
[0046]
FIG. 2 mainly shows the RF signal generation circuit 240 of the control unit 160 and its peripheral circuits. Control unit 160 includes CPU 210, storage unit 220, bus 290, interface 230, transmitter 330, and RF unit 200. Here, the CPU 210 controls the entire control unit 160. The storage unit 220 acquires and stores the pulse sequence from the data processing unit 170 via the interface 230. The RF unit 200 generates an RF waveform based on the information of the pulse sequence in the storage unit 220, and transmits the generated RF waveform to the data collection unit 150 and the RF driving unit 140. The transmitter 330 generates a basic clock of the control unit 160 and controls it by a wiring (not shown), and also generates a basic clock particularly in the RF waveform information of the RF unit 200.
[0047]
Here, the RF waveform information transmitted to the RF drive unit 140 is converted into an RF electric signal, and is irradiated on the subject 1 via the RF coil unit 108. Then, the subject 1 is set to a spin excitation state. Further, the RF electric signal from the subject 1 received by the RF coil unit 108 is transmitted to the data collection unit 150. The detection processing is performed on the RF electric signal by the data collection unit 150, and the removal of the RF signal and the extraction of only the envelope component are performed.
[0048]
The RF unit 200 includes an RF signal generation circuit 240, an envelope signal generation circuit 250, and a multiplier 260, which are constituted by digital circuits. The RF signal generation circuit 240 obtains frequency information and phase information of the RF waveform from the pulse sequence of the storage unit 220, and generates an RF basic waveform having the frequency and phase, for example, a sine waveform or a cosine waveform. Note that the RF unit 200 can be formed on one IC (integrated circuit) substrate by using a gate array.
[0049]
Further, the envelope signal generating circuit 250 acquires the envelope information of the RF waveform from the pulse sequence of the storage unit 220, and generates this envelope waveform, for example, a zinc (sinc) waveform. The RF waveform generated by the RF signal generation circuit 240 and the envelope waveform generated by the envelope signal generation circuit 250 are multiplied by a multiplier 260 to perform AM (amplitude modulation) modulation. The RF driving unit 140 converts the modulated digital signal into an analog waveform and transmits the analog signal to the RF coil unit 108.
[0050]
FIG. 3 shows a block diagram of the RF signal generation circuit 240. The RF signal generation circuit 240 includes an address generation unit 300, a memory 310, and an output unit 320. Further, the address generation unit 300 includes an accumulator unit 301 and a decoder unit 302, and the output unit 320 includes a zero data insertion unit 322 and a sign addition unit 321. The numbers shown on the buses connecting the components indicate the number of bits on the address bus (address bus) or the data bus (data bus).
[0051]
In the memory 310, for example, the amplitude of the sine waveform having a phase angle of 0 to 90 degrees is read at each address. If the address length is 10 bits and the data length is 13 bits, the memory 310 is approximately 3.25 kilobytes (kbytes). ).
[0052]
FIG. 4 illustrates RF waveform information stored in the memory 310. FIG. 4A illustrates a sine waveform having a phase angle of 0 to 90 degrees. The horizontal axis represents the address number, and the vertical axis represents the amplitude. Since the address length is 10 bits, it has 0 to 1023, and since the data length or amplitude is 13 bits, any value of 0 to 8191 is shown as an integer value matched to a sine waveform. . FIG. 4B shows the sine waveform information stored in the memory 310 as a correspondence table between address values and amplitudes.
[0053]
Returning to FIG. 3, accumulator section 301 generates an input address of iterative decoder section 302 based on frequency information and phase information from the pulse sequence. The repetition period is determined from the frequency information, and the input address length is determined by the maximum time resolution of the generated RF waveform information. When a waveform corresponding to a quarter wavelength of a phase angle of 0 to 90 degrees is stored in the memory 310 as 10 bits, an input address of 12 bits, that is, 4 to 4 times, that is, 0 to 4095 is generated.
[0054]
The decoder unit 302 separates and extracts read address information for the memory 310, zero value information, and RF waveform polarity information from the input address information generated by the accumulator unit 301, and further generates the information. For example, in the case of a sine waveform, zero value information is output at an input address indicating a zero value, for example, 0, 2048. Input addresses 1 to 2047 having a sine waveform having a positive value output positive polarity information, and input addresses 2049 to 4095 having a sine waveform having a negative value output negative polarity information. The read address information for the memory 310 counts up (hereinafter referred to as “increment”) in synchronization with the input address in the range of the input address where the amplitude of the sine waveform increases, and the input address information where the amplitude of the sine waveform decreases. The address range is generated by a counter that counts down (hereinafter referred to as “decrement”) in synchronization with the input address.
[0055]
The zero data insertion unit 322 inserts a zero value into the data output of the memory 310 obtained via the data bus based on the zero value information from the decoder unit 302. Further, the sign adding unit 321 adds a 1-bit sign to the data output of the zero data inserting unit 322 based on the polarity information from the decoder unit 302, and outputs the data to the multiplier 260.
[0056]
Note that, in the conventional example, the memory 310 has a quadruple address length, that is, a quadruple capacity. Therefore, in the example of the sine waveform, since the amplitude for one wavelength is stored, the storage capacity is approximately 7 kilobytes. Also, there is no decoder section 302 and no output section 320, and the input address of the accumulator section 301 is directly input to the memory.
[0057]
Next, the operation of the RF signal generation circuit 240 will be described with reference to the flowchart of FIG. FIG. 6 exemplifies a sine waveform output from the sign adding unit 321, and a supplementary description will be made with reference to the sine waveform as appropriate. The accumulator section 301 resets the input address value (hereinafter abbreviated as K), and the decoder section 302 resets the read address value (hereinafter abbreviated as I) (step S501), and K = 0, I = Set to 0.
[0058]
Thereafter, the decoder 302 determines the input address value (step S502), and if K = 0 (Yes at step S502), turns on the zero-value information. Also, the zero data insertion unit 322 outputs zero data on the data bus from the zero value information that has been turned on (step S503). In FIG. 6, the zero value indicated by the arrow in step S502 is output. Then, the input address value is counted up, K = K + 1 is performed (step S504), and the process returns to step S502.
[0059]
Thereafter, if K = 0 is not satisfied (No at Step S502), the decoder unit 302 proceeds to the step of determining the next input address value (Step S506), and if 0 <K ≦ 1024 (Yes at Step S506), The polarity information is made positive, and the read address value is incremented, that is, I = I + 1 is executed (step S507). Accordingly, the sign adding unit 321 outputs the amplitude information in the direction in which the address I of the memory 310 increases, to which the positive polarity information has been added. In FIG. 6, a region of the phase angle of 0 to 90 degrees designated in step S506 is output. Then, the input address value is counted up, K = K + 1 is performed (step S508), and the process returns to step S506.
[0060]
Thereafter, when 0 <K ≦ 1024 is not satisfied (No at Step S506), the decoder unit 302 proceeds to the step of determining the next input address value (Step S510), and when 1024 <K ≦ 2047 (Yes at Step S510). ), The polarity information is made positive, and the read address value is decremented, that is, I = I−1 is executed (step S511). Accordingly, the sign adding unit 321 outputs the amplitude information in the direction in which the address I of the memory 310 decreases, to which the positive polarity information has been added. In FIG. 6, the region of the phase angle of 90 degrees to 180 degrees shown in step S510 is output. Then, the input address value is counted up, K = K + 1 is performed (step S512), and the process returns to step S510.
[0061]
Thereafter, when 1024 <K ≦ 2047 is not satisfied (No at Step S510), the decoder unit 302 proceeds to the step of determining the next input address value (Step S514), and when K = 2048 (Yes at Step S514), Turn on the zero value information. Further, the zero data insertion unit 322 outputs zero data on the data bus from the zero value information that has been turned on (step S515). In FIG. 6, the value of the phase angle of 180 degrees shown in step S514 is output. Then, the input address value is counted up, K = K + 1 is performed (step S516), and the process returns to step S514.
[0062]
Thereafter, when K is not 2048 (No at Step S514), the decoder unit 302 proceeds to the step of determining the next input address value (Step S518), and when 2048 <K ≦ 3072 (Yes at Step S518), The polarity information is made negative, and the read address value is incremented, that is, I = I + 1 is executed (step S519). Accordingly, the sign adding unit 321 outputs the amplitude information in the direction in which the address I of the memory 310 increases, to which the negative polarity information has been added. In FIG. 6, the area of the phase angle of 180 degrees to 270 degrees shown in step S518 is output. Then, the input address value is counted up, K = K + 1 is performed (step S520), and the process returns to step S518.
[0063]
Thereafter, if 2048 <K ≦ 3072 is not satisfied (No at Step S518), the decoder unit 302 proceeds to the step of determining the next input address value (Step S522), and if 3072 <K ≦ 4095 (Step S522). (Affirmative), the polarity information is made negative, and the read address value is decremented, that is, I = I−1 is executed (step S523). Thereby, the sign adding unit 321 outputs the amplitude information in the direction in which the address I of the memory 310 decreases, to which the negative polarity information is added. In FIG. 6, the area of the phase angle of 270 degrees to 360 degrees shown in step S522 is output. Then, the input address value is counted up, K = K + 1 is performed (step S524), and the process returns to step S518.
[0064]
Thereafter, when 3072 <K ≦ 4095 is not satisfied (No at Step S522), the decoder unit 302 has finished outputting the waveform information for one wavelength, and thus determines whether to continue outputting the next waveform (Step S526). ). If the output of the waveform is to be continued (Yes at step S526), the input address value and the read address value are reset to K = 0 and I = 0 (step S527). Then, the process proceeds to step S502, and the step of determining the input address value is executed again.
[0065]
If the decoder unit 302 does not continue to output the next waveform (No at Step S526), the process ends.
[0066]
As described above, in the first embodiment, the sine waveform having a phase angle of 0 to 90 degrees is stored in the memory 310 and the decoder unit 302 that generates the read address of the memory 310 generates And the zero value information are generated, and the output order of the read address is set to increment or decrement. Therefore, the sine waveform of the phase angle of 0 to 360 degrees is obtained from the sine waveform of the phase angle of 0 to 90 degrees in the memory 310. A waveform can be output, the storage capacity of the memory 310 can be reduced to 1/4, and the RF signal generation circuit 240 can be inexpensively manufactured without adding a memory when using a gate array having a small memory capacity. Can be configured.
[0067]
In the present embodiment, a sine waveform having a phase angle of 0 to 90 degrees is stored in the memory 310. However, a phase angle of 90 to 180 degrees, a phase angle of 180 to 270 degrees, and a phase angle of 270 to Any of 360 degrees may be used.
[0068]
In the present embodiment, the sine waveform is stored in the memory 310 and output. However, the cosine waveform may be stored in the memory 310 and output similarly.
[0069]
Further, in the present embodiment, the zero value information is generated by the decoder unit 302 and the zero value is inserted by the zero data insertion unit 322. However, the sine waveform may be generated without using the zero value information. it can.
[0070]
Further, in the present embodiment, a horizontal magnetic field type coil is used as the main magnetic field coil unit 102, but a vertical magnetic field type main magnetic field coil unit may be used.
(Embodiment 2)
By the way, in the first embodiment, a sine waveform or a cosine waveform is generated. However, a sine waveform and a cosine waveform may be generated at the same time, and may function as a quadrature method. Therefore, in the second embodiment, a case where the quadrature method is used will be described.
[0071]
FIG. 7 is a circuit diagram showing a specific configuration of the RF unit 700 according to the second embodiment. The RF unit 700 corresponds to the RF unit 200 shown in FIG. 2, and the other configuration is the same as that shown in FIG. Omitted.
[0072]
RF section 700 includes an RF signal generation circuit 740, an envelope signal generation circuit 250, and multipliers 760 and 770. The RF signal generation circuit 740 acquires frequency information and phase information of the RF waveform from the pulse sequence in the storage unit 220, and generates a sine waveform and a cosine waveform having the frequency and the phase. Note that a transmitter 330 and a double-frequency transmitter 710 are connected as clock generators of the RF unit 700. Oscillator 330 and double frequency oscillator 710 are synchronized, and double frequency oscillator 710 has twice the frequency of oscillator 330.
[0073]
Further, the envelope signal generation circuit 250 acquires the envelope information of the RF waveform from the pulse sequence of the storage unit 220, and generates this envelope waveform, for example, a zinc (sinc) waveform. The sine and cosine waveforms generated by the RF signal generation circuit 740 and the envelope waveform generated by the envelope signal generation circuit 250 are multiplied by multipliers 760 and 770, and AM (amplitude modulation) modulation is performed. The RF drive section 140 converts the modulated sine waveform and cosine waveform whose phase angles differ by 90 degrees into analog waveforms and transmits the analog waveforms to the RF coil section 108.
[0074]
FIG. 8 is a block diagram of the RF signal generation circuit 740. The RF signal generation circuit 740 includes an address generation unit 800, a memory 310, and an output unit 820. Further, address generation section 800 includes accumulator section 301 and decoder sections 802 and 803, and output section 820 includes zero data insertion sections 822 and 823 and sign addition sections 831 and 832.
[0075]
The memory 310 is exactly the same as in the first embodiment, and a description thereof will be omitted.
[0076]
Accumulator section 301 repeatedly generates an input address based on frequency information and phase information from the pulse sequence. The repetition period is determined from the frequency information, and the input address length is determined by the time resolution of the generated RF waveform information. If the memory 310 stores a waveform corresponding to a quarter wavelength of the phase angle of 0 to 90 degrees, an input address of 12 bits, that is, 0 to 4095, which is quadrupled, is generated.
[0077]
The decoder sections 802 and 803 separate and extract read address information for the memory 310, zero value information, and RF waveform polarity information from the input address information generated by the accumulator section 301, and further generate the information.
[0078]
Here, the decoder unit 802 generates sine waveform output information and outputs the zero value information to the zero data insertion unit 822 at an input address indicating a zero value, for example, 0, 2048. Input addresses 1 to 2047 having a sine waveform having a positive value output positive polarity information, and input addresses 2049 to 4095 having a sine waveform having a negative value output negative polarity information. The read address information for the memory 310 is incremented in synchronization with the input address information in the range of the input address where the amplitude of the sine waveform increases, and is included in the input address information in the range of the input address where the amplitude of the sine waveform decreases. Generated by a counter that decrements synchronously.
[0079]
Here, the decoder unit 803 generates the output information of the cosine waveform, and outputs the zero value information to the zero data insertion unit 823 at an input address indicating a zero value, for example, 1024 or 3072. The input addresses 1 to 1023 and 3073 to 4095 having a positive cosine waveform output positive polarity information, and the input addresses 1025 to 4095 having a negative sine waveform output negative polarity information. The read address information for the memory 310 is incremented in synchronization with the input address information in the range of the input address where the amplitude of the cosine waveform increases, and is included in the input address information in the range of the input address where the amplitude of the sine waveform decreases. Generated by a counter that decrements synchronously. The outputs of the decoder units 802 and 803 are alternately switched by a selector 804 and output to the memory 310.
[0080]
Zero data insertion units 822 and 823 insert zero values into the data output of memory 310 obtained via the data bus based on the zero value information from decoder units 802 and 803.
[0081]
Sign addition sections 831 and 832 add a sign to the data outputs of zero data insertion sections 822 and 823 based on the polarity information from decoder sections 802 and 803, and output RF waveform information to multipliers 760 and 770. .
[0082]
Here, decoder section 802, zero data insertion section 822 and sign addition section 831 constitute sine wave generation section 860, and decoder section 803, zero data insertion section 823 and sign addition section 832 operate as cosine wave generation section 861. Constitute.
[0083]
The transmitter 330 is connected to the accumulator section 301, and the double frequency transmitter 710 is connected to the sine wave generator 860 and the cosine wave generator 861. Here, the sine wave generator 860 and the cosine wave generator 861 are alternately operated at the double frequency, thereby operating at the frequency of the transmitter 330 and generating a sine waveform and a cosine waveform. Note that the alternating operation is performed by inverting the clock input from the double frequency oscillator 710 of the sine wave generator 860 and the cosine wave generator 861.
[0084]
Next, the operation of the RF signal generation circuit 740 will be described with reference to the flowcharts of FIGS. FIG. 11 exemplifies a sine waveform and a cosine waveform output from the sign addition units 831 and 832, and a supplementary description will be made with reference to the waveforms. The accumulator section 301 resets the input address value (hereinafter abbreviated as K), and the decoder sections 802 and 803 reset the read address value (hereinafter abbreviated as SI and CI) (step S901), and K = 0, SI = 0, and CI = 1023.
[0085]
Thereafter, the decoder units 802 and 803 determine the input address value (step S902). If K = 0 (Yes at step S902), the decoder unit 802 turns on the zero-value information, and the decoder unit 803 determines , And the polarity information is positive. Then, the zero data inserting unit 822 outputs zero data on the data bus from the turned on zero value information, and the sign adding unit 832 outputs the amplitude information of the address CI of the memory 310 to which the positive polarity information is added. Is output. (Step S903). In FIG. 11, a zero value (sine waveform in FIG. 11A) and an amplitude 8192 (cosine waveform in FIG. 11B) indicated by an arrow in step S902 are output. Then, the input address value is counted up, K = K + 1 is performed (step S904), and the process returns to step S902.
[0086]
Thereafter, when K is not 0 (No at Step S902), the decoder units 802 and 803 proceed to the next step of determining the input address value, and determine the input address value (Step S906), where 0 <K <1024. In the case of (Yes in step S906), the decoder unit 802 sets the polarity information to be positive and increments the read address value, that is, executes SI = SI + 1. The decoder unit 803 sets the polarity information to be positive and sets the read address value to Decrement, that is, CI = CI-1 is executed (step S907). Further, the sign adding unit 831 outputs amplitude information in a direction in which the address SI of the memory 310 to which the positive polarity information is added is increased, and the sign adding unit 832 outputs the address of the memory 310 to which the positive polarity information is added. The amplitude information is output in the direction in which the CI decreases. In FIG. 11, a range of a phase angle of 0 to 90 degrees (a sine waveform in FIG. 11A and a cosine waveform in FIG. 11B) is output as indicated by the arrow in step S906. Then, the input address value is counted up, K = K + 1 is performed (step S908), and the process returns to step S906.
[0087]
Thereafter, when 0 <K <1024 is not satisfied (No at Step S906), the decoder units 802 and 803 proceed to the step of determining the next input address value, determine the input address value (Step S910), and K = 1024. In the case of (Yes in step S910), the decoder unit 802 sets the polarity information to positive, decrements the read address value, that is, executes SI = SI-1, and the decoder unit 803 turns on the zero value information. Then, the sign adding unit 831 outputs the amplitude information in the direction in which the address SI of the memory 310 decreases to which the positive polarity information is added, and the zero data inserting unit 823 outputs the data bus from the zero value information that is turned on. The zero data is output above (step S911). In FIG. 11, a value (a sine waveform in FIG. 11A and a cosine waveform in FIG. 11B) at a phase angle of 90 degrees indicated by the arrow in step S910 is output. Then, the input address value is counted up, K = K + 1 is performed (step S912), and the process returns to step S910.
[0088]
Thereafter, when K is not 1024 (No at Step S910), the decoder units 802 and 803 proceed to the step of determining the next input address value, and determine the input address value (Step S914), 1024 <K <2048. In the case of (step S914 affirmative), the decoder unit 802 sets the polarity information to positive and decrements the read address value, that is, executes SI = SI-1, the decoder unit 803 sets the polarity information to negative and sets the read address Increment the value, ie, CI = CI + 1. Then, the sign adding unit 831 outputs the amplitude information in the decreasing direction of the address SI of the memory 310 to which the positive polarity information is added, and the sign adding unit 832 outputs the address of the memory 310 to which the negative polarity information is added. The amplitude information is output in the direction in which the CI increases (step S915). In FIG. 11, a range of a phase angle of 90 to 180 degrees (a sine waveform in FIG. 11A and a cosine waveform in FIG. 11B) is output as indicated by the arrow in step S914. Then, the input address value is counted up, K = K + 1 is performed (step S916), and the process returns to step S914.
[0089]
Thereafter, if 1024 <K <2048 is not satisfied (No at Step S914), the decoder units 802 and 803 proceed to the step of determining the next input address value, determine the input address value (Step S918), and K = 2048. In the case of (YES in step S918), the decoder unit 802 turns on the zero value information, the decoder unit 803 sets the polarity information to negative, and decrements the read address value, that is, executes CI = CI-1. Then, the zero data insertion unit 822 outputs zero data on the data bus from the turned on zero value information, and the sign addition unit 832 decreases the address CI of the memory 310 to which the negative polarity information is added. The amplitude information is output in the direction (step S919). In FIG. 11, a value of the phase angle of 180 degrees (sine waveform in FIG. 11A, cosine waveform in FIG. 11B) is output as indicated by the arrow in step S918. Then, the input address value is counted up, K = K + 1 is performed (step S920), and the process returns to step S918.
[0090]
Thereafter, when K is not 2048 (No at Step S918), the decoder units 802 and 803 proceed to the next step of determining the input address value, and determine the input address value (Step S922), and 2048 <K <3072. In the case of (Yes in step S922), the decoder unit 802 sets the polarity information to be negative and increments the read address value, that is, executes SI = SI + 1. The decoder unit 803 sets the polarity information to be negative and sets the read address value to be negative. Decrement, that is, CI = CI-1 is performed. Then, the sign adding unit 831 outputs the amplitude information in the increasing direction of the address SI of the memory 310 to which the negative polarity information is added, and the sign adding unit 832 outputs the address of the memory 310 to which the negative polarity information is added. The amplitude information is output in the direction in which the CI decreases (step S923). In FIG. 11, a range of a phase angle of 180 to 270 degrees (a sine waveform in FIG. 11A and a cosine waveform in FIG. 11B) is output as indicated by the arrow in step S922. Then, the input address value is counted up, K = K + 1 is performed (step S924), and the process returns to step S922.
[0091]
Thereafter, if 2048 <K <3072 is not satisfied (No at Step S922), the decoder units 802 and 803 proceed to the step of determining the next input address value, determine the input address value (Step S926), and K = 3072. In the case of (Yes in step S926), the decoder unit 802 sets the polarity information to be negative, decrements the read address value, that is, executes SI = SI-1, and the decoder unit 803 turns on the zero value information. Then, the sign adding unit 831 outputs the amplitude information in the direction of decreasing the address SI of the memory 310 to which the negative polarity information has been added, and the zero data inserting unit 823 outputs the data from the zero value information that is turned on. The zero data is output on the bus (step S927). In FIG. 11, a value (a sine waveform in FIG. 11A and a cosine waveform in FIG. 11B) at a phase angle of 270 degrees indicated by the arrow in step S926 is output. Then, the input address value is counted up, K = K + 1 is performed (step S928), and the process returns to step S926.
[0092]
Thereafter, when K is not equal to 3072 (No at Step S926), the decoder units 802 and 803 proceed to the next step of determining the input address value, determine the input address value (Step S930), and obtain 3072 <K <4095. In the case of (Yes in step S930), the decoder unit 802 sets the polarity information to negative and decrements the read address value, that is, executes SI = SI-1, the decoder unit 803 sets the polarity information to positive and sets the read address Increment the value, ie, CI = CI + 1. Then, the sign adding unit 831 outputs the amplitude information in the decreasing direction of the address SI of the memory 310 to which the negative polarity information is added, and the sign adding unit 832 outputs the address of the memory 310 to which the positive polarity information is added. The amplitude information is output in the direction in which the CI increases (step S931). In FIG. 11, a range of the phase angle 270 to 360 degrees (sine waveform in FIG. 11A and cosine waveform in FIG. 11B) indicated by the arrow in step S930 is output. Then, the input address value is counted up, K = K + 1 is performed (step S932), and the process returns to step S930.
[0093]
Thereafter, if 3072 <K <4095 is not satisfied (No at Step S930), the decoder units 802 and 803 have finished outputting the waveform information for one wavelength, and thus determine whether to continue outputting the next waveform (Step S930). Step S934). If the output of the waveform is continued (Yes at step S934), the input address value and the read address value are reset to K = 0, SI = 0, and CI = 1023 (step S935). Then, the process proceeds to step S902, and the step of determining the input address value is executed again.
[0094]
If the decoder units 802 and 803 do not continue outputting the next waveform (No at Step S934), the processing ends.
[0095]
As described above, the second embodiment has decoder units 802 and 803, zero data insertion units 822 and 823, and sign addition units 831 and 832 for each sine waveform and cosine waveform, and doubles these. Since the operation is performed using a clock having a frequency, a sine waveform and a cosine waveform having a phase angle of 0 to 360 degrees can be output from a sine waveform having a phase angle of 0 to 90 degrees in the memory 310. An RF waveform can be generated, and the RF signal generation circuit 740 for quadrature can be configured at low cost without adding a memory when a gate array with a small memory capacity is used.
[0096]
Further, in the second embodiment, the decoder units 802 and 803, the zero data insertion units 822 and 823, and the sign addition units 831 and 832 are configured separately as the sine wave generation unit 860 and the cosine wave generation unit 861. If a functional distinction is made, there is no need to distinguish it on the hardware.
[0097]
【The invention's effect】
As described above, according to the present invention, the RF signal generator of the control unit stores the waveform information forming the part of the periodic RF waveform that is the basis of the RF magnetic field in the memory, and the address generator generates the waveform information. The address order for reading the information is switched in the direction of increasing or decreasing, and furthermore, the polarity information is generated, and the output section repeatedly outputs the waveform information by adding the polarity to the polarity information based on the polarity information. Since a periodic RF waveform is generated, if the periodic RF waveform is symmetrical in positive and negative directions, a series of periodic RF waveforms is generated simply by storing one of the positive and negative waveforms in the memory. If the periodic RF waveform is time-symmetric, a series of periodic RF waveforms is generated simply by storing one of the time-symmetric waveforms in the memory, and the positive and negative symmetric and time-symmetric RF waveforms are generated. A series of periodic RF waveforms can be generated only by storing the separate RF waveforms in the memory, and the capacity of the memory used for storing the RF waveforms can be reduced. Can be simplified and cost can be reduced.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating an overall configuration of a magnetic resonance imaging apparatus.
FIG. 2 is a block diagram illustrating a configuration of a control unit according to the first embodiment.
FIG. 3 is a block diagram illustrating an RF signal generation circuit according to the first embodiment;
FIG. 4 is a diagram showing stored waveforms of a memory according to the first embodiment.
FIG. 5 is a flowchart illustrating an operation of the RF signal generation circuit according to the first embodiment;
FIG. 6 is a diagram illustrating an output waveform of the RF signal generation circuit according to the first embodiment;
FIG. 7 is a block diagram illustrating a configuration of an RF unit according to the second embodiment.
FIG. 8 is a block diagram illustrating an RF signal generation circuit according to a second embodiment;
FIG. 9 is a flowchart illustrating an operation of the RF signal generation circuit according to the second embodiment (part 1);
FIG. 10 is a flowchart illustrating an operation of the RF signal generation circuit according to the second embodiment (part 2);
FIG. 11 is a diagram showing an output waveform of the RF signal generation circuit according to the second embodiment.
[Explanation of symbols]
1 Subject
100 magnet system
102 Main magnetic field coil
106 gradient coil
108 RF coil section
130 Gradient drive
140 RF drive
150 Data collection unit
160 control unit
170 Data processing unit
180 Display
190 Operation unit
200, 700 RF section
220 storage unit
230 interface
240, 740 RF signal generation circuit
250 Envelope signal generation circuit
260, 760, 770 multiplier
290 bus
300, 800 address generator
301 Accumulator
302, 802, 803 Decoder section
310 memory
320, 820 output unit
321, 831, 832 Sign addition unit
322, 822, 823 Zero data insertion unit
330 transmitter
710 multiple frequency transmitter
804 selector
860 sine wave generator
861 cosine wave generator

Claims

A memory for storing partial waveform information of the periodic RF waveform,
An address generation unit that generates an address from which the waveform information is read and generates positive and negative polarity information of the waveform information,
Based on the polarity information, repeatedly outputting the waveform information by adding positive and negative polarities, an output unit that generates a series of the periodic RF waveform,
An RF signal generator comprising:

2. The address generator according to claim 1, further comprising an accumulator for sequentially generating address information for one wavelength of the periodic RF waveform, and a decoder for generating a read address of the memory from the address information. The RF signal generator according to claim 1.

3. The RF signal generator according to claim 2, wherein the decoder unit includes an increasing / decreasing means for increasing or decreasing the read address one by one in synchronization with the address information generated sequentially.

The RF signal generator according to claim 3, wherein the periodic RF waveform is a sine waveform or a cosine waveform.

The waveform information may be waveform information in which the phase angle of the sine waveform or the cosine waveform is 0 to 90 degrees or waveform information in the same range obtained by adding an integral multiple of 90 degrees to the phase angle. 5. The RF signal generator according to 4.

6. The switching device according to claim 5, wherein the increase / decrease unit switches the increase or the decrease at a phase angle of the waveform information of 90 degrees or a phase angle obtained by adding an integral multiple of 90 degrees to the phase angle. RF signal generator.

7. The RF signal generator according to claim 2, wherein the decoder generates polarity information according to a positive value or a negative value of the amplitude of the periodic RF waveform.

7. The RF signal generator according to claim 2, wherein the decoder further generates zero value information according to a zero value of the amplitude of the periodic RF waveform.

9. The RF according to claim 2, wherein the decoding unit and the output unit include the plurality of decoding units and the output unit corresponding to a plurality of the periodic RF waveforms. Signal generator.

10. The RF signal generator according to claim 9, wherein the read frequency of the memory, the decode unit, and the output unit has the multiple of the clock frequency.

A static magnetic field forming device for forming a static magnetic field,
Gradient magnetic field forming means for forming a gradient magnetic field,
Transmitting and receiving means for transmitting and receiving an RF magnetic field in the static magnetic field,
The gradient magnetic field forming means, a control unit for controlling the transmitting and receiving means,
A magnetic resonance imaging apparatus comprising:
The control unit has a memory for storing waveform information forming a part of an electric periodic RF waveform that forms the RF magnetic field, and switches an address order for reading out the waveform information in a direction of increasing or decreasing, and further switches between positive and negative. An RF having an address generation unit for generating polarity information of the RF information, and an output unit for repeatedly outputting the waveform information by adding positive and negative polarities based on the polarity information and generating a series of the periodic RF waveforms A magnetic resonance imaging apparatus comprising a signal generator.