JP2004158894A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2004158894A
JP2004158894A JP2004059266A JP2004059266A JP2004158894A JP 2004158894 A JP2004158894 A JP 2004158894A JP 2004059266 A JP2004059266 A JP 2004059266A JP 2004059266 A JP2004059266 A JP 2004059266A JP 2004158894 A JP2004158894 A JP 2004158894A
Authority
JP
Japan
Prior art keywords
electrode
pad
external connection
back surface
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004059266A
Other languages
Japanese (ja)
Inventor
Noriaki Sakamoto
則明 坂本
Yoshiyuki Kobayashi
義幸 小林
Junji Sakamoto
純次 阪本
Yukio Okada
幸夫 岡田
Yuusuke Igarashi
優助 五十嵐
Eiju Maehara
栄寿 前原
Yukitsugu Takahashi
幸嗣 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004059266A priority Critical patent/JP2004158894A/en
Publication of JP2004158894A publication Critical patent/JP2004158894A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Abstract

<P>PROBLEM TO BE SOLVED: To solve the problem associated with the performance of a read/write amplifier IC fastened to an FCA mounted on a hard disk drive that has a large impact on the property of the hard disk drive itself, since the bad performance is stemmed from the read/write speed deterioration of the read/write amplifier IC due to the fact that the bad heat dissipation of the IC has risen its temperature. <P>SOLUTION: An electrode 15 for heat dissipation is exposed from the backside of insulating resin 13, and a metal plate 23 is fastened to the electrode 15 for heat dissipation. The backside of the metal plate 23 and the backside of a flexible sheet are arranged substancially on the same plane, and can be easily fastened to a second support member 24. Therefore, heat generated from a semiconductor device can be dissipated well through the electrode 15 for heat dissipation, the metal plate 23 and the second support member 24. <P>COPYRIGHT: (C)2004,JPO

Description

本発明は、半導体装置に関し、特に半導体素子からの熱を良好に放出でき、且つ半田電極に作用する応力を緩衝する半導体装置に関するものである。   The present invention relates to a semiconductor device, and more particularly to a semiconductor device capable of satisfactorily releasing heat from a semiconductor element and buffering a stress acting on a solder electrode.

近年、半導体装置は携帯機器や小型・高密度実装機器への採用が進み、軽薄短小でしかも放熱性が求められている。しかも半導体装置は、色々な基板に実装され、この基板も含めた半導体モジュールとして、色々な機器に実装されている。基板は、セラミック基板、プリント基板、フレキシブルシート、金属基板またはガラス基板等が考えられ、ここではフレキシブルシートに実装された半導体モジュールとして以下にその一例を述べる。   2. Description of the Related Art In recent years, semiconductor devices have been increasingly used in portable devices and small-sized and high-density mounting devices, and there is a demand for light, thin, small, and heat-radiating properties. Moreover, the semiconductor device is mounted on various substrates, and is mounted on various devices as a semiconductor module including the substrate. The substrate may be a ceramic substrate, a printed substrate, a flexible sheet, a metal substrate, a glass substrate, or the like. Here, an example will be described below as a semiconductor module mounted on the flexible sheet.

図23に、フレキシブルシートを使った半導体モジュールがハードディスク100に実装されたものを示した(下記非特許文献1参照)。   FIG. 23 shows a semiconductor module using a flexible sheet mounted on a hard disk 100 (see Non-Patent Document 1 below).

このハードディスク100は、金属から成る箱体101に実装されて成り、複数枚の記録ディスク102がスピンドルモータ103に一体で取り付けられ、それぞれの記録ディスク102の表面には、磁気ヘッド104がほんの隙間を介して配置されている。この磁気ヘッド104は、アーム105の先に固定されたサスペンション106の先端に取り付けられている。そして磁気ヘッド104、サスペンション106、アーム105が一体となり、この一体物が、アクチュエータ107に取り付けられている。   The hard disk 100 is mounted on a box 101 made of metal. A plurality of recording disks 102 are integrally mounted on a spindle motor 103. A magnetic head 104 is provided on the surface of each recording disk 102 with a small gap. Are arranged through. The magnetic head 104 is attached to the tip of a suspension 106 fixed at the end of an arm 105. Then, the magnetic head 104, the suspension 106, and the arm 105 are integrated, and the integrated object is attached to the actuator 107.

記録ディスク102は、この磁気ヘッド104を介して書き込み、読み出しを行うため、読み書き増幅用IC108と電気的に接続される必要がある。そのため、フレキシブルシート109にこの読み書き増幅用IC108が実装された半導体モジュール110が用いられ、フレキシブルシート110の上に設けられた配線が最終的には、磁気ヘッド104と電気的に接続される。この半導体モジュール110は、フレキシブル・サーキット・アッセンブリと呼ばれ、一般にFCAと略称される。   The recording disk 102 needs to be electrically connected to a read / write amplifying IC 108 for writing and reading via the magnetic head 104. Therefore, a semiconductor module 110 in which the read / write amplification IC 108 is mounted on the flexible sheet 109 is used, and the wiring provided on the flexible sheet 110 is finally electrically connected to the magnetic head 104. The semiconductor module 110 is called a flexible circuit assembly, and is generally abbreviated as FCA.

そして箱体101の裏面には、半導体モジュール110に取り付けられたコネクタ111が顔を出し、このコネクタ(オス型またはメス型)111とメインボード112に取り付けられたコネクタ(メス型またはオス型)が接続される。またこのメインボード112には、配線が設けられ、スピンドルモータ103の駆動用IC、バッファーメモリ、その他駆動のためのIC、例えばASIC等が実装されている。   On the back surface of the box 101, a connector 111 attached to the semiconductor module 110 appears, and this connector (male or female) 111 and a connector (female or male) attached to the main board 112 are provided. Connected. In addition, wiring is provided on the main board 112, and a driving IC of the spindle motor 103, a buffer memory, and other driving ICs such as an ASIC are mounted.

例えば、記録ディスク102は、スピンドルモータ103を介して4500rpmで回転し、磁気ヘッド104は、アクチュエータ107により、その位置が決定される。この回転機構は、箱体101に設けられる蓋体で密閉されるため、どうしても熱がこもり、読み書き増幅用IC108が温度上昇する。それ故、読み書き増幅用IC108は、アクチュエータ107、箱体101等の熱伝導が優れた部分に取り付けられる。またスピンドルモータ103の回転は、5400、7200、10000rpmと高速傾向にあり、この放熱が益々重要となる。   For example, the recording disk 102 rotates at 4500 rpm via the spindle motor 103, and the position of the magnetic head 104 is determined by the actuator 107. Since the rotating mechanism is sealed by a lid provided on the box 101, heat is inevitably retained, and the temperature of the read / write amplification IC 108 rises. Therefore, the read / write amplification IC 108 is attached to a portion having excellent heat conduction, such as the actuator 107 and the box 101. Further, the rotation of the spindle motor 103 tends to be at a high speed of 5400, 7200, or 10,000 rpm, and this heat radiation becomes more and more important.

前述したFCAを更に説明するため、その構造を図24に示す。図24Aがその平面図であり、図24Bは断面図であり、先端に設けられた読み書き増幅用IC108の部分をA−A線で切ったものである。このFCA110は、折り曲げられて箱体101内の一部に取り付けられるため、折り曲げ加工しやすい平面形状を取った第1のフレキシブルシート109が採用される。   FIG. 24 shows the structure of the above FCA in order to further explain it. FIG. 24A is a plan view, and FIG. 24B is a cross-sectional view, in which a portion of the read / write amplification IC 108 provided at the tip is cut by AA line. Since the FCA 110 is bent and attached to a part of the inside of the box 101, the first flexible sheet 109 having a planar shape that is easily bent is employed.

このFCA110の左端には、コネクタ111が取り付けられ、第1の接続部となる。このコネクタ111と電気的に接続された第1の配線121が、第1のフレキシブルシート109上に貼り合わされ右端まで延在されている。そして前記第1の配線121が、読み書き増幅用IC108と電気的に接続される。また、磁気ヘッド104と接続される増幅用IC108のリード122は、第2の配線123と接続され、この第2の配線123は、アーム105、サスペンション106の上設けられた第2のフレキシブルシート124上の第3の配線126と電気的に接続される。つまり第1のフレキシブルシート109の右端は、第2の接続部127と成り、ここで第2のフレキシブルシート124と接続される。尚、第1のフレキシブルシート109と第2のフレキシブルシート124は、一体で設けられても良い。この場合、第2の配線123と第3の配線126は、一体で設けられる。   A connector 111 is attached to the left end of the FCA 110 and serves as a first connection unit. A first wiring 121 electrically connected to the connector 111 is attached to the first flexible sheet 109 and extends to the right end. The first wiring 121 is electrically connected to the read / write amplification IC 108. A lead 122 of the amplification IC 108 connected to the magnetic head 104 is connected to a second wiring 123, and the second wiring 123 is provided on the arm 105 and the suspension 106 by a second flexible sheet 124. It is electrically connected to the third wiring 126 above. That is, the right end of the first flexible sheet 109 becomes the second connection portion 127, and is connected to the second flexible sheet 124 here. Note that the first flexible sheet 109 and the second flexible sheet 124 may be provided integrally. In this case, the second wiring 123 and the third wiring 126 are provided integrally.

また読み書き増幅用IC108が設けられる第1のフレキシブルシート109の裏面には、支持部材128が設けられる。この支持部材128は、セラミック基板、Al基板が用いられる。この支持部材128を介して、箱体101内部に露出する金属と熱的に結合され、読み書き増幅用IC108の熱が外部に放出される。   A support member 128 is provided on the back surface of the first flexible sheet 109 on which the read / write amplification IC 108 is provided. As the support member 128, a ceramic substrate or an Al substrate is used. Through the support member 128, the heat is thermally coupled to the metal exposed inside the box 101, and the heat of the read / write amplification IC 108 is released to the outside.

続いて図24Bを参照して、読み書き増幅用IC108と第1のフレキシブルシート109の接続構造を説明する。   Subsequently, the connection structure between the read / write amplification IC 108 and the first flexible sheet 109 will be described with reference to FIG. 24B.

このフレキシブルシート109は、下層から第1のポリイミドシート130(以下第1のPIシートと呼ぶ。)、第1の接着層131、導電パターン132、第2の接着層133および第2のポリイミドシート134(以下第2のPIシートと呼ぶ)が積層され、第1、第2のPIシート130、134に導電パターン132がサンドウィッチされている。   The flexible sheet 109 includes a first polyimide sheet 130 (hereinafter, referred to as a first PI sheet), a first adhesive layer 131, a conductive pattern 132, a second adhesive layer 133, and a second polyimide sheet 134 from below. (Hereinafter referred to as a second PI sheet) are stacked, and the conductive pattern 132 is sandwiched between the first and second PI sheets 130 and 134.

また読み書き増幅用IC108が接続されるために、所望の箇所の第2のPIシート134と第2の接着層133が取り除かれ、開口部135が形成され、そこには導電パターン132が露出される。そして図に示すように、リード122を介して読み書き増幅用IC108が電気的に接続される。
日経エレクトロニクス 1997年6月16日(No.691)P92〜
Further, in order to connect the read / write amplification IC 108, the second PI sheet 134 and the second adhesive layer 133 at desired positions are removed, an opening 135 is formed, and the conductive pattern 132 is exposed there. . Then, as shown in the figure, the read / write amplifying IC 108 is electrically connected via the lead 122.
Nikkei Electronics June 16, 1997 (No. 691) P92-

図24Bに於いて、絶縁性樹脂136でパッケージされた半導体装置は、矢印で示した放熱経路で外部に放出され、特に、絶縁性樹脂136が熱抵抗となり、トータルで見ると読み書き増幅用IC108から発生する熱を効率良く外部に放出できない構造であった。   In FIG. 24B, the semiconductor device packaged with the insulating resin 136 is released to the outside through the heat radiation path indicated by the arrow, and in particular, the insulating resin 136 becomes a thermal resistance. The structure was such that the generated heat could not be efficiently released to the outside.

更にハードディスクで説明する。このハードディスクの読み書き転送レートは、500MHz〜1GHz、更にはそれ以上の周波数が求められ、読み書き増幅用IC108の読み書きスピードを高速にしなければならない。そのためには、読み書き増幅用IC108と接続されるフレキシブルシート上の配線の経路を短くし、読み書き増幅用IC108の温度上昇を防止しなければならない。   Further, a hard disk will be described. The read / write transfer rate of this hard disk is required to be 500 MHz to 1 GHz or higher, and the read / write speed of the read / write amplifying IC 108 must be increased. For that purpose, the route of the wiring on the flexible sheet connected to the read / write amplification IC 108 must be shortened to prevent the temperature of the read / write amplification IC 108 from rising.

特に記録ディスク102が高速で回転し、しかも箱体101と蓋体で密閉された空間となるため、内部は、70度〜80度程度に温度が上昇する。一方、一般のICの動作許容温度は、約125度であり、読み書き増幅用IC125は、内部温度80度から約45度の温度上昇が許される。しかし図に示すように、半導体装置自身の熱抵抗、FCAの熱抵抗が大きいと、読み書き増幅用IC108は、すぐに動作許容温度を超えてしまい、本来の能力を出し切れない。そのため、放熱性の優れた半導体装置、FCAが求められている。   In particular, since the recording disk 102 rotates at a high speed and is a space sealed by the box 101 and the lid, the temperature inside rises to about 70 to 80 degrees. On the other hand, the permissible operating temperature of a general IC is about 125 degrees, and the read / write amplification IC 125 is allowed to rise from the internal temperature of 80 degrees to about 45 degrees. However, as shown in the figure, when the thermal resistance of the semiconductor device itself and the thermal resistance of FCA are large, the read / write amplification IC 108 immediately exceeds the allowable operating temperature, and cannot achieve its original capability. Therefore, a semiconductor device having excellent heat dissipation, FCA, is required.

しかも動作周波数が、今後更に高まるため、読み書き増幅用IC108自身も、演算処理により発生する熱で、温度上昇してしまう問題があった。常温では、目的の動作周波数を実現できるにもかかわらず、ハードディスクの内部では、その温度上昇のために、動作周波数を低下させなければならなかった。     In addition, since the operating frequency is further increased in the future, there is a problem that the temperature of the read / write amplification IC 108 itself rises due to heat generated by the arithmetic processing. Although the desired operating frequency can be achieved at room temperature, the operating frequency has to be reduced inside the hard disk due to the temperature rise.

以上、今後の動作周波数の増加に伴い、半導体装置、半導体モジュール(FCA)は、より放熱性が求められていた。   As described above, as the operating frequency increases in the future, semiconductor devices and semiconductor modules (FCAs) have been required to have more heat dissipation.

一方、アクチュエータ107自身、またこれに取り付けられるアーム105、サスペンション106および磁気ヘッド104は、慣性モーメントを少なくするために、出来るだけ軽くしなければならない。特に、図17に示すように、読み書き増幅用IC108をアクチュエータ107の表面に実装される場合、このIC108の軽量化、FCA110の軽量化も求められていた。   On the other hand, the actuator 107 itself, and the arm 105, the suspension 106, and the magnetic head 104 attached thereto must be made as light as possible to reduce the moment of inertia. In particular, as shown in FIG. 17, when the read / write amplifying IC 108 is mounted on the surface of the actuator 107, the weight of the IC 108 and the weight of the FCA 110 have been required to be reduced.

本発明は、前述した課題に鑑みて成され、第1に、半導体素子がフェイスダウンで絶縁性樹脂と一体に封止され、その裏面に、前記半導体素子のボンディング電極と電気的に接続されたパッドと前記半導体素子の表面に位置する放熱用の電極が露出した半導体装置であり、
前記放熱用の電極の露出部に、前記パッドの裏面よりも突出するように金属板が設けられることで解決するものである。
The present invention has been made in view of the above-described problems, and firstly, a semiconductor element is sealed face-down integrally with an insulating resin, and a back surface thereof is electrically connected to a bonding electrode of the semiconductor element. A semiconductor device in which pads and heat radiation electrodes located on the surface of the semiconductor element are exposed,
The problem is solved by providing a metal plate on the exposed portion of the heat radiation electrode so as to protrude from the back surface of the pad.

この突出された金属板が、第1の支持部材であるフレキシブルシート裏面と面位置に成るため、筐体の内部、特に平面を有する部分、放熱板等に金属板が接着または当接できる構造となる。よって、半導体素子の熱を放熱板に伝えることができる。   Since the protruding metal plate is positioned at the same position as the back surface of the flexible sheet serving as the first support member, the metal plate can be bonded or abutted to the inside of the housing, particularly to a portion having a flat surface, a heat sink, or the like. Become. Therefore, heat of the semiconductor element can be transmitted to the heat sink.

第2に、前記パッドの裏面と前記放熱用の電極の裏面は、実質同一平面に配置されることで解決するものである。   Second, the problem is solved by arranging the back surface of the pad and the back surface of the heat radiation electrode on substantially the same plane.

第3に、前記半導体素子と前記放熱用の電極は、絶縁材料で固着されることで解決するものである。   Third, the problem is solved by fixing the semiconductor element and the electrode for heat dissipation with an insulating material.

第4に、前記放熱用の電極と前記金属板は、絶縁材料または導電材料で固着されることで解決するものである。   Fourth, the problem is solved by fixing the heat dissipation electrode and the metal plate with an insulating material or a conductive material.

第5に、前記放熱用の電極と前記金属板は、同一材料で一体で形成されることで解決するものである。   Fifth, the problem is solved by forming the heat dissipation electrode and the metal plate integrally from the same material.

第6に、前記パッドの裏面よりも前記絶縁性樹脂の裏面が突出することで解決するものである。   Sixth, the problem is solved by the back surface of the insulating resin protruding from the back surface of the pad.

第7に、前記パッドの側面と前記パッドの側面から延在される前記絶縁性樹脂の裏面は、同一曲面を描くことで解決するものである。   Seventh, the problem is solved by drawing the same curved surface between the side surface of the pad and the back surface of the insulating resin extending from the side surface of the pad.

第8に、導電パターンが設けられた第1の支持部材と、
前記導電パターンと電気的に接続される半導体素子がフェイスダウンで絶縁性樹脂と一体に封止され、その裏面に、前記半導体素子のボンディング電極と電気的に接続されたパッドと前記半導体素子の表面に位置する放熱用の電極が露出した半導体装置とを有する半導体モジュールであり
前記第1の支持部材の上に設けられた導電パターンと前記パッドが電気的に接続され、前記放熱用の電極に対応する前記第1の支持部材には、開口部が設けられ、前記開口部には、前記放熱用の電極と固着された金属板が設けられることで解決するものである。
Eighth, a first support member provided with a conductive pattern,
A semiconductor element electrically connected to the conductive pattern is integrally sealed face down with an insulating resin, and a pad electrically connected to a bonding electrode of the semiconductor element and a front surface of the semiconductor element are formed on a back surface thereof. And a conductive pattern provided on the first support member and the pad are electrically connected to each other, and correspond to the electrode for heat dissipation. The first support member is provided with an opening, and the opening is provided with a metal plate fixed to the electrode for heat dissipation.

第9に、前記第1の支持部材の裏面には、前記金属板が固着された第2の支持部材が貼着されることで解決するものである。   Ninth, the problem is solved by attaching a second support member to which the metal plate is fixed to the back surface of the first support member.

第10に、前記放熱用の電極と前記金属板は、同一材料で一体で形成されることで解決するものである。   Tenth, the problem is solved by forming the heat dissipation electrode and the metal plate integrally with the same material.

第11に、前記金属板に対応する前記第2の支持部材には、導電材料から成る固着板が設けられ、前記固着板と前記金属板が熱的に結合されることで解決するものである。   Eleventh, the problem is solved by providing a fixing plate made of a conductive material on the second support member corresponding to the metal plate, and thermally fixing the fixing plate and the metal plate. .

第12に、前記金属板は、Cuを主材料とし、前記第2の支持部材は、Alを主材料とし、前記固着板は、前記第2の支持部材に形成されたCuを主材料とするメッキ膜から成ることで解決するものである。   Twelfth, the metal plate is mainly made of Cu, the second support member is mainly made of Al, and the fixing plate is mainly made of Cu formed on the second support member. The problem is solved by using a plating film.

第13に、前記パッドの裏面よりも前記絶縁性樹脂の裏面が突出することで解決するものである。   A thirteenth problem is solved by projecting the back surface of the insulating resin from the back surface of the pad.

第14に、前記パッドの側面と前記パッドの側面から延在される前記絶縁性樹脂の裏面は、同一曲面を描くことで解決するものである。   Fourteenth, the problem is solved by drawing the same curved surface between the side surface of the pad and the back surface of the insulating resin extending from the side surface of the pad.

第15に、前記半導体素子は、ハードディスクの読み書き増幅用ICであることで解決するものである。   Fifteenth, the problem is solved by the semiconductor element being a read / write amplifying IC for a hard disk.

第16に、半導体素子がフェイスダウンで絶縁性樹脂と一体に封止され、その裏面に、前記半導体素子のボンディング電極と電気的に接続されたパッドと、前記パッドと一体の配線を介して延在された外部接続電極と、前記半導体素子の表面に配置された放熱用の電極が露出した半導体装置であり、
前記放熱用の電極の露出部に、前記外部接続電極の裏面よりも突出するように金属板が設けられることで解決するものである。
Sixteenth, the semiconductor element is integrally sealed face down with the insulating resin, and the back surface of the semiconductor element is extended through a pad electrically connected to the bonding electrode of the semiconductor element and a wiring integrated with the pad. External connection electrode, and a semiconductor device in which an electrode for heat radiation disposed on the surface of the semiconductor element is exposed,
The problem is solved by providing a metal plate on the exposed portion of the heat radiation electrode so as to protrude from the back surface of the external connection electrode.

第17に、前記外部接続電極の裏面と前記放熱用の電極の裏面は、実質同一平面に配置されることで解決するものである。   Seventeenth, the problem is solved by arranging the back surface of the external connection electrode and the back surface of the heat radiation electrode on substantially the same plane.

第18に、前記半導体素子と前記放熱用の電極は、絶縁材料で固着されることで解決するものである。   Eighteenth, the problem is solved by fixing the semiconductor element and the heat radiation electrode with an insulating material.

第19に、前記放熱用の電極と前記金属板は、絶縁材料または導電材料で固着されることで解決するものである。   Nineteenth, the problem is solved by fixing the heat radiation electrode and the metal plate with an insulating material or a conductive material.

第20に、前記放熱用の電極と前記金属板は、同一材料で一体で形成されることで解決するものである。   Twentiethly, the problem is solved by forming the heat dissipation electrode and the metal plate integrally from the same material.

第21に、前記外部接続電極の裏面よりも前記絶縁性樹脂の裏面が突出することで解決するものである。   Twenty-first, the problem is solved by protruding the back surface of the insulating resin from the back surface of the external connection electrode.

第22に、前記外部接続電極の側面と前記外部接続電極の側面から延在される前記絶縁材料の裏面は、同一曲面を描くことで解決するものである。   Twenty-second, the problem is solved by drawing the same curved surface between the side surface of the external connection electrode and the back surface of the insulating material extending from the side surface of the external connection electrode.

第23に、導電パターンが設けられた第1の支持部材と、
前記導電パターンと電気的に接続される半導体素子がフェイスダウンで絶縁性樹脂と一体に封止され、その裏面に、前記半導体素子のボンディング電極と電気的に接続されたパッドと、前記パッドと一体の配線を介して設けられた外部接続電極と、前記半導体素子の表面に位置する放熱用の電極が露出した半導体装置とを有する半導体モジュールであり、
前記第1の支持部材の上に設けられた導電パターンと前記外部接続電極が電気的に接続され、前記放熱用の電極に対応する前記第1の支持部材には、開口部が設けられ、前記開口部には、前記放熱用の電極と固着された金属板が設けられることで解決するものである。
23rdly, a first support member provided with a conductive pattern,
A semiconductor element electrically connected to the conductive pattern is sealed face down integrally with the insulating resin, and a pad electrically connected to the bonding electrode of the semiconductor element on the back surface thereof, and a pad integrated with the pad. A semiconductor module having an external connection electrode provided through the wiring of the above, and a semiconductor device in which a heat radiation electrode located on the surface of the semiconductor element is exposed,
The conductive pattern provided on the first support member and the external connection electrode are electrically connected, and the first support member corresponding to the electrode for heat radiation has an opening, The problem is solved by providing a metal plate fixed to the electrode for heat dissipation in the opening.

第24に、前記第1の支持部材の裏面には、前記金属板が固着された第2の支持部材が貼着されることで解決するものである。   Twenty-fourth, the problem is solved by attaching a second support member to which the metal plate is fixed on the back surface of the first support member.

第25に、前記放熱用の電極と前記金属板は、同一材料で一体で形成されることで解決するものである。   Twenty-fifth, the problem can be solved by forming the heat dissipation electrode and the metal plate integrally from the same material.

第26に、前記金属板に対応する前記第2の支持部材には、導電材料から成る固着板が設けられ、前記固着板と前記金属板が熱的に結合されることで解決するものである。   Twenty-sixth, the second support member corresponding to the metal plate is provided with a fixing plate made of a conductive material, and the problem is solved by thermally bonding the fixing plate and the metal plate. .

第27に、前記金属板は、Cuを主材料とし、前記第2の支持部材は、Alを主材料とし、前記固着板は、前記第2の支持部材に形成されたCuを主材料とするメッキ膜から成ることで解決するものである。   Twenty-seventh, the metal plate is mainly made of Cu, the second support member is mainly made of Al, and the fixing plate is mainly made of Cu formed on the second support member. The problem is solved by using a plating film.

第28に、前記外部接続電極の裏面よりも前記絶縁性接着手段の裏面が突出することで解決するものである。   Twenty-eighth, the problem is solved by the fact that the back surface of the insulating bonding means projects beyond the back surface of the external connection electrode.

第29に、前記外部接続電極の側面と前記前記外部接続電極と接着された絶縁性接着手段の裏面は、同一曲面を描くことで解決するものである。   Twenty-ninth, the problem is solved by drawing the same curved surface between the side surface of the external connection electrode and the back surface of the insulating bonding means bonded to the external connection electrode.

第30に、前記半導体素子は、ハードディスクの読み書き増幅用ICであることで解決するものである。   Thirtieth, the problem is solved by the semiconductor element being a read / write amplification IC for a hard disk.

第31に、本発明の半導体装置は、半導体素子のボンディング電極と対応して設けられたボンディングパッドと、前記ボンディングパッドの裏面に設けられた外部接続電極と、前記半導体素子の配置領域に設けられたパッドと、前記パッドの裏面に設けられた応力緩衝用の外部接続電極と、前記パッド上に設けられた接着手段と、前記接着手段に固着され、前記ボンディングパッドと電気的に接続された前記半導体素子と、前記パッドの裏面、前記外部接続電極の裏面および前記接着手段の裏面を露出して一体化するように前記半導体素子を封止する絶縁性樹脂とを有し、
前記応力緩衝用の外部接続電極は、前記外部接続電極より充分に大きく形成され、前記絶縁性樹脂の熱膨張による応力が、前記外部接続電極に緩衝して伝わることで解決するものである。
Thirty-first, a semiconductor device of the present invention includes a bonding pad provided corresponding to a bonding electrode of a semiconductor element, an external connection electrode provided on the back surface of the bonding pad, and a semiconductor device provided in an arrangement region of the semiconductor element. A pad, an external connection electrode for stress buffering provided on the back surface of the pad, a bonding means provided on the pad, and the bonding means fixed to the bonding means and electrically connected to the bonding pad. A semiconductor element and an insulating resin for sealing the semiconductor element so as to expose and integrate the back surface of the pad, the back surface of the external connection electrode and the back surface of the bonding means,
The external connection electrode for stress buffering is formed to be sufficiently larger than the external connection electrode, so that the stress due to the thermal expansion of the insulating resin is transmitted to the external connection electrode by buffering.

第32に、前記パッドおよび前記応力緩衝用の外部接続電極は、4つに分割されることで解決するものである。   32ndly, the pad and the external connection electrode for stress buffering are solved by being divided into four.

第33に、本発明の半導体装置は、半導体素子のボンディング電極と対応して設けられたボンディングパッドと、前記ボンディングパッドの裏面に設けられた外部接続電極と、前記半導体素子の配置領域に設けられたパッドと、前記パッド上に設けられた接着手段と、前記接着手段に固着され、前記ボンディングパッドと電気的に接続された前記半導体素子と、前記パッドの裏面、前記外部接続電極の裏面および前記接着手段の裏面を露出して一体化するように前記半導体素子を封止する絶縁性樹脂とを有し、
前記外部接続電極は細長に形成されることで解決するものである。
Thirty-third, a semiconductor device according to the present invention includes a bonding pad provided corresponding to a bonding electrode of a semiconductor element, an external connection electrode provided on a back surface of the bonding pad, and a semiconductor device provided in an arrangement region of the semiconductor element. A pad, a bonding unit provided on the pad, the semiconductor element fixed to the bonding unit and electrically connected to the bonding pad, a back surface of the pad, a back surface of the external connection electrode, and Having an insulating resin for sealing the semiconductor element so as to expose and integrate the back surface of the bonding means,
The problem is solved by forming the external connection electrode to be elongated.

第34に、本発明の半導体装置は、半導体素子のボンディング電極と対応して設けられたボンディングパッドと、前記ボンディングパッドの裏面に設けられた外部接続電極と、前記半導体素子の配置領域に設けられたパッドと、前記パッド上に設けられた接着手段と、前記接着手段に固着され、前記ボンディングパッドと電気的に接続された前記半導体素子と、前記パッドの裏面、前記外部接続電極の裏面および前記接着手段の裏面を露出して一体化するように前記半導体素子を封止する絶縁性樹脂とを有し、
前記外部接続電極の側面が同一の曲面を有することで解決するものである。
34thly, the semiconductor device of the present invention is provided with a bonding pad provided corresponding to a bonding electrode of a semiconductor element, an external connection electrode provided on a back surface of the bonding pad, and an arrangement region of the semiconductor element. A pad, a bonding unit provided on the pad, the semiconductor element fixed to the bonding unit and electrically connected to the bonding pad, a back surface of the pad, a back surface of the external connection electrode, and Having an insulating resin for sealing the semiconductor element so as to expose and integrate the back surface of the bonding means,
The problem is solved when the side surfaces of the external connection electrodes have the same curved surface.

第35に、前記外部接続電極は半田電極であることで解決するものである。   The thirty-fifth problem is solved by that the external connection electrode is a solder electrode.

以上の説明から明らかなように、本発明では、パッケージの裏面に露出した放熱用の電極に金属板を固着し、外部接続電極またはパッドの裏面よりも金属板が突出した半導体装置を提供することにより、FCAへの実装が容易になるメリットを有する。   As apparent from the above description, the present invention provides a semiconductor device in which a metal plate is fixed to a heat radiation electrode exposed on the back surface of a package and the metal plate protrudes from the back surface of an external connection electrode or pad. Accordingly, there is an advantage that mounting on the FCA becomes easy.

特に、FCAに開口部を設け、このFCAの裏面と前記半導体装置の放熱用の電極が面位置に成ることで、第2の支持部材との当接が容易になる特徴を有する。   In particular, an opening is provided in the FCA, and the heat dissipating electrode of the semiconductor device and the back surface of the FCA are located at the same surface position, so that the contact with the second support member is facilitated.

また第2の支持部材としてAlを用い、ここにCuから成る固着板を形成し、この固着板に放熱用の電極、または金属板を固着することにより、半導体素子から発生する熱を第2の支持部材を介して外部に放出することが出来る。   Further, by using Al as the second support member, a fixing plate made of Cu is formed here, and a heat-radiating electrode or a metal plate is fixed to the fixing plate, so that heat generated from the semiconductor element is transferred to the second plate. It can be released to the outside via the support member.

よって、半導体素子の温度上昇を防止でき、本来の能力に近い性能を引き出せる。特にハードディスクの中に実装されたFCAは、その熱を効率よく外部に放出できるため、ハードディスクの読み書き速度をアップさせることが出来る。   Therefore, a temperature rise of the semiconductor element can be prevented, and a performance close to the original capability can be obtained. In particular, the FCA mounted in the hard disk can efficiently release the heat to the outside, so that the read / write speed of the hard disk can be increased.

更に、半導体装置の中央部のパッドの裏面に、半導体素子と同等の大きさを有する応力緩衝用の電極を設けることによって、外部接続電極に作用するストレスを小さくすることができる。このことにより、半田クラックが発生するのを防止することができる。   Further, by providing a stress buffering electrode having the same size as the semiconductor element on the back surface of the pad in the center of the semiconductor device, the stress acting on the external connection electrode can be reduced. This can prevent the occurrence of solder cracks.

更に、半導体装置の外部接続電極を細長の形状にし、且つくびれを有さない構造にすることにより、半田電極に作用する応力を緩衝できると同時に、半田電極自体の強度を向上させることができる。従って、半田クラックを防止することができる。   Further, by making the external connection electrode of the semiconductor device slender and having no constriction, the stress acting on the solder electrode can be buffered and the strength of the solder electrode itself can be improved. Therefore, solder cracks can be prevented.

本発明は、高放熱性で且つ軽薄短小の半導体装置を提供すると同時に、この半導体装置を実装した半導体モジュール、例えばフレキシブルシートに実装された半導体モジュール(以下FCAと呼ぶ)を提供し、このFCAが実装された機器、例えばハードディスクの特性改善を実現するものである。   The present invention provides a semiconductor device having high heat dissipation, lightness, and shortness, and at the same time, a semiconductor module mounted with the semiconductor device, for example, a semiconductor module mounted on a flexible sheet (hereinafter referred to as FCA). This implements the improvement of the characteristics of a mounted device, for example, a hard disk.

また、本発明は、半導体装置の中央部に応力緩衝用の電極を設け、更に外部接続電極をくびれの無い形状にすることによって、外部接続電極にクラックが発生するのを防止するものである。   Further, the present invention is to prevent a crack from being generated in the external connection electrode by providing an electrode for stress buffering in the center of the semiconductor device and further forming the external connection electrode in a shape without constriction.

まずFCAが実装される機器の一例として、ハードディスク100を図17で参照し、FCAを、図1に示す。またこのFCAに実装される半導体装置、またはその製造方法を図2〜図16に示す。

FCAが実装される機器を説明する第1の実施の形態
この機器として、従来の技術の欄で説明した図17のハードディスク100を再度説明する。
First, as an example of a device on which the FCA is mounted, the hard disk 100 is referred to in FIG. 17, and the FCA is shown in FIG. 2 to 16 show a semiconductor device mounted on the FCA or a method of manufacturing the same.

First Embodiment Explaining Device on Which FCA is Mounted As this device, the hard disk 100 of FIG. 17 described in the section of the related art will be described again.

ハードディスク100は、コンピュータ等に実装されるため、必要によってメインボード112に実装される。このメインボード112は、メス型(またはオス型)のコネクタが実装される。そしてFCAに実装され、箱体101の裏面から露出したオス型(またはメス型)のコネクタ111と前記メインボード112上のコネクタが接続される。また箱体101の中には、記録媒体である記録ディスク102がその容量に従い複数枚積層されている。磁気ヘッド104は、20〜30nm前後で記録ディスク102の上を浮上し、走査されるため、記録ディスク102間の間隔は、この走査に問題が発生しない間隔に設定される。そしてこの間隔でスピンドルモータ103に取り付けられる。尚、このスピンドルモータ103は、実装用基板に取り付けられ、実装基板の裏面に配置されたコネクタが箱体101の裏面から顔を出している。そしてこのコネクタもメインボード112のコネクタと接続される。よってメインボード112には、磁気ヘッド104の読み書き増幅用IC108を駆動するIC、スピンドルモータ103を駆動するIC、アクチュエータを駆動するIC、データを一時保管するバッファーメモリ、メーカー独自の駆動を実現するASIC等が実装される。当然、その他の受動素子、能動素子が実装されても良い。   Since the hard disk 100 is mounted on a computer or the like, it is mounted on the main board 112 as necessary. The main board 112 has a female (or male) connector mounted thereon. The male (or female) connector 111 mounted on the FCA and exposed from the back surface of the box 101 is connected to the connector on the main board 112. In the box 101, a plurality of recording disks 102 as recording media are stacked according to the capacity. Since the magnetic head 104 flies above the recording disk 102 at about 20 to 30 nm and is scanned, the interval between the recording disks 102 is set to an interval that does not cause a problem in this scanning. And it is attached to the spindle motor 103 at this interval. The spindle motor 103 is attached to a mounting board, and a connector arranged on the back of the mounting board has a face protruding from the back of the box 101. This connector is also connected to the connector of the main board 112. Therefore, the main board 112 includes an IC for driving the read / write amplifying IC 108 of the magnetic head 104, an IC for driving the spindle motor 103, an IC for driving the actuator, a buffer memory for temporarily storing data, and an ASIC for realizing a manufacturer's own drive. Etc. are implemented. Naturally, other passive elements and active elements may be mounted.

そして磁気ヘッド104と読み書き増幅用IC108とをつなぐ配線ができる限り短くなるように考慮され、読み書き増幅用IC108は、アクチュエータ107に配置される。しかしこれから説明する本発明の半導体装置は、非常に薄型で且つ軽量であるので、アクチュエータ以外にも、アーム105やサスペンション106の上に実装されても良い。この場合、図1Bに示すように、半導体装置10の裏面が第1の支持部材11の開口部12から露出されるので、半導体装置10の裏面がアーム105またはサスペンション106と熱的に結合され、半導体装置10の熱がアーム105、箱体101を介して外部に放出される。   The wiring for connecting the magnetic head 104 and the read / write amplification IC 108 is considered as short as possible, and the read / write amplification IC 108 is disposed on the actuator 107. However, since the semiconductor device of the present invention described below is very thin and lightweight, it may be mounted on the arm 105 or the suspension 106 in addition to the actuator. In this case, as shown in FIG. 1B, since the back surface of the semiconductor device 10 is exposed from the opening 12 of the first support member 11, the back surface of the semiconductor device 10 is thermally coupled to the arm 105 or the suspension 106, Heat of the semiconductor device 10 is released to the outside via the arm 105 and the box 101.

図17の様に、アクチュエータ107に実装される場合、読み書き増幅用IC108は、複数の磁気センサが読み書き出来るように、各チャンネル毎の読み書き用の回路が1チップで形成されている。しかし、このサスペンション106毎に取り付けられた磁気ヘッド104専用の読み書き用回路がそれぞれのサスペンションに実装されていればよい。この様にすれば、磁気ヘッド104と読み書き増幅用IC108との配線距離を図18の構造よりも遙かに短くでき、その分インピーダンスの低下が実現でき、読み書き速度の向上が可能となる。

半導体装置を説明する第2の実施の形態
まず本発明の半導体装置について図2を参照しながら説明する。尚、図2Aは、半導体装置の平面図であり、図2Bは、A−A線の断面図である。
As shown in FIG. 17, when the read / write amplifying IC 108 is mounted on the actuator 107, a read / write circuit for each channel is formed by one chip so that a plurality of magnetic sensors can read / write. However, it is only necessary that a read / write circuit dedicated to the magnetic head 104 attached to each suspension 106 be mounted on each suspension. In this way, the wiring distance between the magnetic head 104 and the read / write amplifying IC 108 can be made much shorter than that of the structure shown in FIG. 18, so that the impedance can be reduced and the read / write speed can be improved.

Second Embodiment for Describing Semiconductor Device First, a semiconductor device of the present invention will be described with reference to FIG. 2A is a plan view of the semiconductor device, and FIG. 2B is a cross-sectional view taken along line AA.

図2には、絶縁性樹脂13に以下の構成要素が埋め込まれている。つまりパッド14…と、このパッド14に囲まれた領域に設けられた放熱用の電極15と、この放熱用の電極15の上に設けられた半導体素子16が埋め込まれている。尚、半導体素子16は、フェイスダウンで実装され、絶縁性接着手段17を介して前記放熱用の電極15と固着され、接着性が考慮されて4分割されている。この4分割により形成される分離溝が符号18Aで示されている。また半導体素子16と放熱用の電極15の隙間が狭く、絶縁性接着手段17が浸入しにくい場合は、18Bのように、その表面に、前記分離溝18Aよりも浅い溝を放熱用の電極15の表面に形成しても良い。   In FIG. 2, the following components are embedded in the insulating resin 13. That is, the pads 14, the heat radiation electrode 15 provided in the region surrounded by the pad 14, and the semiconductor element 16 provided on the heat radiation electrode 15 are embedded. The semiconductor element 16 is mounted face-down, fixed to the heat-dissipating electrode 15 via insulating adhesive means 17, and divided into four parts in consideration of adhesiveness. The separation groove formed by the four divisions is indicated by reference numeral 18A. When the gap between the semiconductor element 16 and the heat radiation electrode 15 is small and the insulating bonding means 17 is hard to penetrate, a groove shallower than the separation groove 18A is formed on the surface of the heat radiation electrode 15A as shown at 18B. May be formed on the surface.

また半導体素子16のボンディング電極19とパッド14は、半田等のロウ材を介して電気的に接続されている。尚、半田の代わりにAuのスタッドバンプを使用しても良い。   The bonding electrode 19 of the semiconductor element 16 and the pad 14 are electrically connected via a brazing material such as solder. Note that Au stud bumps may be used instead of solder.

尚、この接続方法は、他にもある。例えば、半導体素子のボンディング電極19にバンプを付け、このバンプを超音波や圧接により接続しても良い。また、圧接されたバンプの周囲に、半田、導電ペースト、異方性導電性粒子を設けても良い。これらの構造は、発明の実施の形態の欄の最後に、図16を使って詳述する。   Note that there are other connection methods. For example, a bump may be attached to the bonding electrode 19 of the semiconductor element, and the bump may be connected by ultrasonic waves or pressure welding. Alternatively, solder, conductive paste, or anisotropic conductive particles may be provided around the pressed bumps. These structures will be described in detail at the end of the description of the embodiment with reference to FIG.

またパッド14の裏面は、絶縁性樹脂13から露出し、そのまま外部接続電極21となり、パッド14…の側面は、非異方性でエッチングされ、ここではウェットエッチンクで形成されるため湾曲構造を有し、この湾曲構造によりアンカー効果を発生している。   In addition, the back surface of the pad 14 is exposed from the insulating resin 13 and becomes the external connection electrode 21 as it is. The side surfaces of the pads 14 are non-anisotropically etched, and are formed by wet etching. And the curved structure produces an anchor effect.

本構造は、半導体素子16と、複数の導電パターン14、放熱用の電極15と、絶縁性接着手段17、これらを埋め込む絶縁性樹脂13の5つの材料で構成される。また半導体素子16の配置領域に於いて、放熱用の電極15の上、パッド14の上およびその間には、前記絶縁性接着手段17が形成され、特にエッチングにより形成された分離溝18に前記絶縁性接着手段17が設けられ、絶縁性接着手段の裏面が半導体装置10Aの裏面から露出されている。またこれらを含む全てが絶縁性樹脂13で封止されている。そして絶縁性樹脂13、絶縁性接着手段17により前記パッド14…、放熱用の電極15、半導体素子16が支持されている。   This structure is composed of five materials: a semiconductor element 16, a plurality of conductive patterns 14, electrodes 15 for heat dissipation, insulating bonding means 17, and insulating resin 13 for embedding these. In the region where the semiconductor element 16 is arranged, the insulating bonding means 17 is formed on the heat-dissipating electrodes 15, on the pads 14, and between the pads 14, and particularly on the separation grooves 18 formed by etching. The insulating bonding means 17 is provided, and the back surface of the insulating bonding means is exposed from the back surface of the semiconductor device 10A. In addition, everything including these is sealed with the insulating resin 13. The pads 14,..., The radiation electrode 15, and the semiconductor element 16 are supported by the insulating resin 13 and the insulating bonding means 17.

絶縁性接着手段17としては、絶縁材料から成る接着剤、またはアンダーフィル材が好ましい。接着剤の場合は、予め半導体素子16の表面に塗布し、半田20の代わりにAuバンプを用いパッド14を接続する際に固着すればよい。またアンダーフィル材17は、半田20(またはバンプ)とパッド14を接続した後、その隙間へ浸透させればよい。   As the insulating bonding means 17, an adhesive made of an insulating material or an underfill material is preferable. In the case of an adhesive, it may be applied to the surface of the semiconductor element 16 in advance and fixed when connecting the pad 14 using an Au bump instead of the solder 20. Further, the underfill material 17 may be permeated into the gap after connecting the solder 20 (or bump) and the pad 14.

絶縁性樹脂としては、エポキシ樹脂等の熱硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂を用いることができる。   As the insulating resin, a thermosetting resin such as an epoxy resin, or a thermoplastic resin such as a polyimide resin or polyphenylene sulfide can be used.

また絶縁性樹脂13は、金型を用いて固める樹脂、ディップ、塗布して被覆できる樹脂であれば、全ての樹脂が採用できる。また導電パターン14としては、Cuを主材料とした導電箔、Alを主材料とした導電箔、またはFe−Ni合金、Al−Cuの積層体、Al−Cu−Alの積層体等を用いることができる。もちろん、他の導電材料でも可能であり、特にエッチングできる導電材、レーザで蒸発する導電材が好ましい。またハーフエッチング性、メッキの形成性、熱応力を考慮すると圧延で形成されたCuを主材料とする導電材料が好ましい。   As the insulating resin 13, any resin can be adopted as long as it is a resin that is hardened using a mold, a resin that can be dipped, applied and covered. Further, as the conductive pattern 14, a conductive foil mainly composed of Cu, a conductive foil mainly composed of Al, a laminate of Fe-Ni alloy, Al-Cu, a laminate of Al-Cu-Al, or the like is used. Can be. Of course, other conductive materials are possible, and in particular, a conductive material that can be etched and a conductive material that evaporates by laser are preferable. In consideration of half-etching property, plating formability, and thermal stress, a conductive material mainly formed of Cu formed by rolling is preferable.

本発明では、絶縁性樹脂13および絶縁性接着手段17が前記分離溝18にも充填されているために、導電パターンの抜けを防止できる特徴を有する。またエッチングとしてドライエッチング、あるいはウェットエッチングを採用して非異方性的なエッチングを施すことにより、パッド14…の側面を湾曲構造とし、アンカー効果を発生させることもできる。その結果、パッド14、放熱用の電極15が絶縁性樹脂13から抜けない構造を実現できる。   The present invention has a feature that the separation of the conductive pattern can be prevented because the insulating resin 13 and the insulating bonding means 17 are also filled in the separation groove 18. Further, by performing non-anisotropic etching by employing dry etching or wet etching as the etching, the side surfaces of the pads 14 can have a curved structure to generate an anchor effect. As a result, a structure in which the pad 14 and the heat radiation electrode 15 do not come off from the insulating resin 13 can be realized.

しかも放熱用の電極15の裏面は、パッケージの裏面に露出している。よって、放熱用の電極15の裏面は、後ほど説明する金属板23、第2の支持部材24または第2の支持部材24に形成された固着板25と当接または固着できる構造となる。よってこの構造により、半導体素子16から発生する熱を放熱でき、半導体素子16の温度上昇を防止でき、その分半導体素子16の駆動電流や駆動周波数を増大させることができる。   Moreover, the back surface of the heat-dissipating electrode 15 is exposed on the back surface of the package. Therefore, the back surface of the heat-dissipating electrode 15 has a structure that can be in contact with or fixed to the metal plate 23, the second support member 24, or the fixing plate 25 formed on the second support member 24, which will be described later. Therefore, with this structure, heat generated from the semiconductor element 16 can be radiated, the temperature of the semiconductor element 16 can be prevented from rising, and the drive current and the drive frequency of the semiconductor element 16 can be increased accordingly.

本半導体装置10Aは、パッド14、放熱用の電極15を封止樹脂である絶縁性樹脂13で支持しているため、支持基板が不要となる。この構成は、本発明の特徴である。従来の半導体装置の導電路は、支持基板(フレキシブルシート、プリント基板またはセラミック基板)で支持されていたり、リードフレームで支持されているため、本来不要にしても良い構成が付加されている。しかし、本回路装置は、必要最小限の構成要素で構成され、支持基板を不要としているため、薄型・軽量となり、しかも材料費が抑制できるために安価となる特徴を有する。よって、第1の実施の形態でも説明したように、ハードディスクのアームやサスペンションにも実装可能となる。   Since the semiconductor device 10A supports the pads 14 and the electrodes 15 for heat radiation with the insulating resin 13 as a sealing resin, a support substrate is not required. This configuration is a feature of the present invention. A conductive path of a conventional semiconductor device is supported by a support substrate (a flexible sheet, a printed circuit board, or a ceramic substrate) or supported by a lead frame, and thus a configuration that may not be necessary is added. However, the circuit device has a feature that it is composed of the minimum necessary components and does not require a supporting substrate, so that it is thin and lightweight, and is inexpensive because the material cost can be reduced. Therefore, as described in the first embodiment, it can be mounted on the arm or suspension of the hard disk.

また、パッケージの裏面は、パッド14、放熱用の電極15が露出している。この領域に例えば半田等のロウ材を被覆すると、放熱用の電極15の方が面積が広いため、ロウ材の膜厚が異なって濡れる。そのため、半導体装置10Aの裏面に絶縁被膜26を形成し、ロウ材の膜厚を均一にしている。図2Aで示した点線27は、絶縁被膜26から露出した露出部を示し、ここでは、パッド14の裏面が矩形で露出されているため、これと同一サイズが絶縁被膜26から露出されている。   The pad 14 and the heat radiation electrode 15 are exposed on the back surface of the package. When this region is covered with a brazing material such as solder, the electrode 15 for heat radiation has a larger area, and the film thickness of the brazing material differs and wets. Therefore, the insulating film 26 is formed on the back surface of the semiconductor device 10A to make the thickness of the brazing material uniform. A dotted line 27 shown in FIG. 2A indicates an exposed portion exposed from the insulating coating 26. Here, since the back surface of the pad 14 is exposed in a rectangular shape, the same size as the exposed portion is exposed from the insulating coating 26.

よってロウ材の濡れる部分が実質同一サイズであるため、ここに形成されたロウ材の厚みは実質同一になる。これは、半田印刷後、リフロー後でも同様である。またAg、Au、Ag−Pd等の導電ペーストでも同様のことが言える。この構造により、金属板23の裏面がパッド14の裏面よりもどれだけ突出するか精度良く計算できる。   Therefore, since the wetted portion of the brazing material has substantially the same size, the thickness of the brazing material formed here becomes substantially the same. This is the same after solder printing and after reflow. The same can be said for conductive pastes such as Ag, Au and Ag-Pd. With this structure, it is possible to accurately calculate how much the rear surface of the metal plate 23 projects from the rear surface of the pad 14.

また金属板23と導電パターン32を同一面で設定しておけば、パッド14と放熱用の電極15の両方を一度に半田付けできる。 また放熱用の電極15の露出部27は、半導体素子の放熱性が考慮され、パッド14の露出サイズよりも大きく形成されても良い。   If the metal plate 23 and the conductive pattern 32 are set on the same surface, both the pad 14 and the heat radiation electrode 15 can be soldered at one time. The exposed portion 27 of the electrode 15 for heat dissipation may be formed larger than the exposed size of the pad 14 in consideration of heat dissipation of the semiconductor element.

また絶縁被膜26を設けることにより、第1の支持部材11に設けられる導電パターンを本半導体装置10Aの裏面に延在させることができる。一般に、第1の支持部材11側に設けられた配線は、短絡を防止するために、前記半導体装置10Aの固着領域を迂回して配置されるが、前記絶縁被膜26の形成により導電パターンを迂回せずに配置できる。しかも絶縁性樹脂13、絶縁性接着手段17が導電パターンよりも飛び出しているため、半導体装置10A裏面に設けられた半田SDは、それぞれ短絡することがない。

半導体装置10Bを説明する第3の実施の形態
図3に本半導体装置10Bを示す。図3Aは、その平面図であり、図3Bは、A−A線に於ける断面図である。尚、図2の構造と類似しているため、ここでは異なった部分のみを説明する。
By providing the insulating film 26, the conductive pattern provided on the first support member 11 can be extended to the back surface of the semiconductor device 10A. Generally, the wiring provided on the first support member 11 side is arranged to bypass the fixing region of the semiconductor device 10A in order to prevent a short circuit. Can be placed without Moreover, since the insulating resin 13 and the insulating bonding means 17 protrude from the conductive pattern, the solder SD provided on the back surface of the semiconductor device 10A does not short-circuit.

Third Embodiment Explaining Semiconductor Device 10B FIG. 3 shows the present semiconductor device 10B. FIG. 3A is a plan view, and FIG. 3B is a cross-sectional view taken along line AA. Since the structure is similar to that of FIG. 2, only different parts will be described here.

図2では、パッド14の裏面がそのまま外部接続電極21として機能したが、本実施の形態では、パッド14には、一体で形成された配線30、配線30と一体で形成された外部接続電極31が形成されている。   In FIG. 2, the back surface of the pad 14 directly functions as the external connection electrode 21. However, in the present embodiment, the pad 14 has the wiring 30 formed integrally and the external connection electrode 31 formed integrally with the wiring 30. Is formed.

尚、点線で示す矩形が半導体素子16であり、半導体素子16の裏面に前記外部接続電極31が配置され、外部接続電極31は、図のようにリング状に配置される。この配置は、公知のBGAと同一または類似の構造となる。   The rectangle indicated by the dotted line is the semiconductor element 16, and the external connection electrode 31 is arranged on the back surface of the semiconductor element 16, and the external connection electrode 31 is arranged in a ring shape as shown in the figure. This arrangement has the same or similar structure as a known BGA.

また半導体素子16をそのまま導電パターン14、30、31および放熱用の電極15上に配置すると、両者は半導体素子16の裏面を介して短絡する可能性がある。よって絶縁性接着手段17は、絶縁材料のみを採用すべきであり、導電材料は使用できない。   If the semiconductor element 16 is directly disposed on the conductive patterns 14, 30, 31 and the heat radiation electrode 15, there is a possibility that both of them are short-circuited via the back surface of the semiconductor element 16. Therefore, the insulating bonding means 17 should use only an insulating material, and cannot use a conductive material.

また第1の支持部材11の導電パターン32は、外部接続電極31と接続され、パッド14の裏面、配線30の裏面は、絶縁被膜26で被覆される。外部接続電極31に点線で示した丸印、放熱用の電極15に示した点線の○印は、絶縁被膜26から露出する部分である。   The conductive pattern 32 of the first support member 11 is connected to the external connection electrode 31, and the back surface of the pad 14 and the back surface of the wiring 30 are covered with the insulating film 26. A circle indicated by a dotted line on the external connection electrode 31 and a circle indicated by a dotted line on the electrode 15 for heat dissipation are portions exposed from the insulating film 26.

更に放熱用の電極15は、外部接続電極31が半導体素子16の裏面に延在されるため、その分、図2の放熱用の電極15よりも小さく形成される。また絶縁性接着手段17は、放熱用の電極15、外部接続電極31および配線30を覆う。そして絶縁性樹脂13は、パッド14、配線30、半導体素子16、金属細線20を被覆する。   Further, since the external connection electrode 31 extends on the back surface of the semiconductor element 16, the heat radiation electrode 15 is formed smaller than the heat radiation electrode 15 of FIG. The insulating bonding means 17 covers the heat radiation electrode 15, the external connection electrode 31, and the wiring 30. The insulating resin 13 covers the pad 14, the wiring 30, the semiconductor element 16, and the thin metal wire 20.

本実施の形態は、パッド14の数が非常に多く、そのサイズが小さくなる場合、配線を介して外部接続電極として再配置でき、外部接続電極31のサイズを大きくできるメリットを有する。また配線を設けることで、ボンディング部に加わる歪みを緩和することが出来る。とくに波状に形成すると良い。また半導体素子16と放熱用の電極15は、絶縁性接着手段17で固着され、絶縁材であるため、その熱抵抗が問題となる。しかしSi酸化物や酸化アルミニウム等の熱伝導に寄与するフィラーを混入したシリコーン樹脂で絶縁性接着手段を構成すれば、半導体素子16の熱を放熱用の電極15に良好に伝えることが出来る。   This embodiment has an advantage that when the number of pads 14 is very large and the size is reduced, the pads 14 can be rearranged as external connection electrodes via wiring, and the size of the external connection electrodes 31 can be increased. Further, by providing the wiring, distortion applied to the bonding portion can be reduced. It is particularly preferable to form it in a wave shape. Further, since the semiconductor element 16 and the heat radiation electrode 15 are fixed by the insulating adhesive means 17 and are made of an insulating material, their thermal resistance becomes a problem. However, if the insulating bonding means is made of a silicone resin mixed with a filler that contributes to heat conduction such as Si oxide or aluminum oxide, the heat of the semiconductor element 16 can be transmitted well to the heat radiation electrode 15.

また放熱用の電極15と半導体素子16の裏面の間隔は、前記フィラーの径を統一させることで均一に形成できる。よって熱伝導を考慮した微小の隙間を形成する場合、絶縁性接着手段が軟化状態の時に半導体素子16を軽く押圧し、そのまま硬化する事で、その隙間を形成することができる。

半導体装置10A、10Bの製造方法を説明する第4の実施の形態
本製造方法は、パッド14、放熱用の電極15で構成されるパターンか、またこれに配線30、外部接続電極31が追加されたパターンかで異なるだけである。いずれにしてもハーフエッチングにより凸状に形成されるので、このパターン形状以外は、実質同じである。
The distance between the heat radiation electrode 15 and the back surface of the semiconductor element 16 can be made uniform by unifying the diameter of the filler. Therefore, when a minute gap is formed in consideration of heat conduction, the gap can be formed by lightly pressing the semiconductor element 16 when the insulating bonding means is in a softened state and hardening as it is.

Fourth Embodiment Explaining a Manufacturing Method of Semiconductor Devices 10A and 10B This manufacturing method is different from a pattern formed by a pad 14 and a heat radiation electrode 15 in that a wiring 30 and an external connection electrode 31 are added thereto. The only difference is the pattern. In any case, since it is formed in a convex shape by half etching, it is substantially the same except for this pattern shape.

ここでは、図3の半導体装置10Bを使ってその製造方法を説明する。尚、図4から図9は、図3AのA−A線に対応する断面図である。   Here, a manufacturing method thereof will be described using the semiconductor device 10B of FIG. 4 to 9 are cross-sectional views corresponding to line AA in FIG. 3A.

まず図4の様に導電箔40を用意する。厚さは、10μm〜300μm程度が好ましく、ここでは70μmの圧延銅箔を採用した。続いてこの導電箔40の表面に、耐エッチングマスクとして導電被膜41またはホトレジストを形成する。尚、このパターンは、図3Aのパッド14…、配線30…、外部接続電極31…、放熱用の電極15と同一パターンである。また導電被膜41の代わりにホトレジストを採用する場合、ホトレジストの下層には、少なくともパッドに対応する部分にAu、Ag、PdまたはNi等の導電被膜が形成される。これは、ボンディングを可能とするために設けられるものである。(以上図4を参照)
続いて、前記導電被膜41またはホトレジストを介して導電箔40をハーフエッチングする。エッチング深さは、導電箔40の厚みよりも浅ければよい。尚、エッチングの深さが浅ければ浅いほど、微細パターンの形成が可能である。
First, a conductive foil 40 is prepared as shown in FIG. The thickness is preferably about 10 μm to 300 μm, and here, a rolled copper foil of 70 μm was employed. Subsequently, a conductive film 41 or a photoresist is formed on the surface of the conductive foil 40 as an etching resistant mask. This pattern is the same pattern as the pads 14,..., The wirings 30,..., The external connection electrodes 31,. When a photoresist is used instead of the conductive film 41, a conductive film such as Au, Ag, Pd, or Ni is formed under the photoresist at least at a portion corresponding to the pad. This is provided to enable bonding. (See Figure 4 above)
Subsequently, the conductive foil 40 is half-etched via the conductive film 41 or the photoresist. The etching depth may be smaller than the thickness of the conductive foil 40. Note that the shallower the etching depth, the finer the pattern can be formed.

そしてハーフエッチングすることにより、導電パターン14、30、31、放熱用の電極15が導電箔40の表面に凸状に現れる。尚、導電箔40は、前述したように、ここでは圧延で形成されたCuを主材料とするCu箔を採用した。しかしAlから成る導電箔、Fe−Ni合金から成る導電箔、Cu−Alの積層体、Al−Cu−Alの積層体でも良い。特に、Al−Cu−AlまたはCu−Al−Cuの積層体は、熱膨張係数の差により発生する反りを防止できる。   Then, by half-etching, the conductive patterns 14, 30, 31 and the heat radiation electrode 15 appear on the surface of the conductive foil 40 in a convex shape. As described above, the conductive foil 40 used herein was a Cu foil formed mainly by rolling and having Cu as a main material. However, a conductive foil made of Al, a conductive foil made of an Fe-Ni alloy, a laminate of Cu-Al, or a laminate of Al-Cu-Al may be used. In particular, a laminate of Al-Cu-Al or Cu-Al-Cu can prevent warpage caused by a difference in thermal expansion coefficient.

そして図3の矩形の点線で対応する部分に、絶縁性接着手段17を設ける。この絶縁性接着手段17は、放熱用の電極15と外部接続電極31の分離溝22、放熱用の電極15と配線30の間の分離溝、配線30間の分離溝およびこれらの上に設けられる。また符号DMは、ここに固着される半田SD1の流れ防止膜である。この流れ防止膜DMを設けないと、半導体素子16が斜めにつき、半導体素子と導電箔の間に絶縁性接着手段17が注入できなかったり、洗浄が出来なかったりする。(以上図5を参照)
続いて絶縁性接着手段17が設けられた領域に半導体素子16を固着し、半導体素子16のボンディング電極19とパッド14を電気的に接続する。図面では、半導体素子16がフェィスダウンで実装されるため、接続手段として半田SD1が採用される。
Then, an insulating bonding means 17 is provided at a portion corresponding to the rectangular dotted line in FIG. The insulating bonding means 17 is provided on the separation groove 22 between the heat radiation electrode 15 and the external connection electrode 31, the separation groove between the heat radiation electrode 15 and the wiring 30, the separation groove between the wiring 30, and the like. . Reference numeral DM denotes a flow prevention film of the solder SD1 fixed here. If the flow prevention film DM is not provided, the semiconductor element 16 is inclined, and the insulating bonding means 17 cannot be injected between the semiconductor element and the conductive foil, or cleaning cannot be performed. (See Figure 5 above)
Subsequently, the semiconductor element 16 is fixed to the region where the insulating adhesive means 17 is provided, and the bonding electrode 19 of the semiconductor element 16 and the pad 14 are electrically connected. In the drawing, since the semiconductor element 16 is mounted face down, the solder SD1 is employed as the connection means.

このボンデイングに於いて、パッド14…は導電箔40と一体であり、しかも導電箔40の裏面は、フラットであるため、ボンディングマシーンのテーブルに面で当接される。従って導電箔40がボンディングテーブルに完全に固定されれば、全てのパッド14…と半導体素子16に形成された半田ボールが全て当接され、半田不良もなく固着できる。またボンディングテーブルの固定は、例えばテーブル全面に複数の真空吸引孔を設けることで可能となる。尚、接続方法は、他にもあり、この構造については、最後に、図16を参照しながら説明する。   In this bonding, the pads 14 are integral with the conductive foil 40, and since the back surface of the conductive foil 40 is flat, the pads 14 abut against the table of the bonding machine. Therefore, if the conductive foil 40 is completely fixed to the bonding table, all the pads 14 and all the solder balls formed on the semiconductor element 16 are brought into contact with each other, and can be fixed without a solder defect. The bonding table can be fixed by, for example, providing a plurality of vacuum suction holes on the entire surface of the table. Note that there are other connection methods, and this structure will be described last with reference to FIG.

また、支持基板を採用するしない点、金属細線の代わりに半田ボールを使う点により、半導体素子16の高さは、その分低く配置される。よって後述するパッケージ外形の厚さを薄くすることが出来る。   In addition, the height of the semiconductor element 16 is set lower by the fact that the supporting substrate is not used and the solder ball is used instead of the thin metal wire. Therefore, the thickness of the package outer shape described later can be reduced.

また絶縁性接着手段17としてアンダーフィルを使う場合は、半導体素子16とパッド14を固着し、この後でアンダーフィルを浸透させる。(以上図6を参照)
そして半導体素子16を含む全領域に絶縁性樹脂13が形成される。絶縁性樹脂としては、熱可塑性、熱硬化性のどちらでも良い。
When an underfill is used as the insulating bonding means 17, the semiconductor element 16 and the pad 14 are fixed and then the underfill is permeated. (See FIG. 6 above)
Then, the insulating resin 13 is formed in the entire region including the semiconductor element 16. The insulating resin may be either thermoplastic or thermosetting.

また、トランスファーモールド、インジェクションモールド、ディッピングまたは塗布により実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、液晶ポリマー、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。   Further, it can be realized by transfer molding, injection molding, dipping or coating. As the resin material, a thermosetting resin such as an epoxy resin can be realized by transfer molding, and a thermoplastic resin such as a liquid crystal polymer and polyphenylene sulfide can be realized by injection molding.

本実施の形態では、絶縁性樹脂の厚さは、半導体素子の裏面から上に約100μmが被覆されるように調整されている。この厚みは、半導体装置の強度を考慮して厚くすることも、薄くすることも可能である。また図14Bの様に、半導体素子16の裏面を露出させても良い。この場合、放熱フィンを取り付けたり、直接半導体素子の熱を外部に放出できる。   In the present embodiment, the thickness of the insulating resin is adjusted so as to cover about 100 μm from the back surface of the semiconductor element. This thickness can be increased or reduced in consideration of the strength of the semiconductor device. Further, as shown in FIG. 14B, the back surface of the semiconductor element 16 may be exposed. In this case, heat radiation fins can be attached or heat of the semiconductor element can be directly radiated to the outside.

尚、樹脂注入に於いて、パッド14、配線30、外部接続電極31および放熱用の電極15は、シート状の導電箔40と一体で成るため、導電箔40のずれが無い限り、これら銅箔パターンの位置ずれは全くない。しかもリードフレームと異なり、これらの導電パターンの間からは、全く樹脂バリを発生しない。   In addition, in the resin injection, the pad 14, the wiring 30, the external connection electrode 31, and the heat-dissipating electrode 15 are integrated with the sheet-shaped conductive foil 40. There is no pattern displacement at all. Moreover, unlike the lead frame, no resin burrs are generated between these conductive patterns.

以上、絶縁性樹脂13には、凸部として形成されたパッド14、配線30、外部接続電極31、放熱用の電極15、半導体素子16が埋め込まれ、凸部よりも下方の導電箔40が裏面から露出されている。(以上図7を参照)
続いて、前記絶縁性樹脂13の裏面に露出している導電箔40を取り除き、パッド14、配線30、外部接続電極31、放熱用の電極15を個々に分離する。
As described above, the pad 14, the wiring 30, the external connection electrode 31, the electrode 15 for heat dissipation, and the semiconductor element 16 are embedded in the insulating resin 13 and the conductive foil 40 below the convex is formed on the back surface. It is exposed from. (See Figure 7 above)
Subsequently, the conductive foil 40 exposed on the back surface of the insulating resin 13 is removed, and the pad 14, the wiring 30, the external connection electrode 31, and the heat radiation electrode 15 are individually separated.

ここの分離工程は、色々な方法が考えられ、裏面をエッチングにより取り除いて分離しても良いし、研磨や研削で削り込んでも分離しても良い。また、両方を採用しても良い。例えば、絶縁性樹脂13が露出するまで削り込んでいくと、導電箔40の削りカスや外側に薄くのばされたバリ状の金属が、絶縁性樹脂13や絶縁性接着手段17に食い込んでしまう問題がある。そのため、エッチングにより分離すれば、Cuのパターンの間に位置する絶縁性樹脂13や絶縁性接着手段17の表面に、導電箔40の金属が食い込むこと無く形成できる。これにより、微細間隔のパターン同士の短絡を防止することができる。   Various methods are conceivable for the separation step here, and the separation may be performed by removing the back surface by etching, or may be performed by polishing or grinding to separate. Further, both may be adopted. For example, if the insulating resin 13 is cut until the insulating resin 13 is exposed, shavings of the conductive foil 40 and thin burr-like metal that is thinly spread out into the insulating resin 13 and the insulating bonding means 17. There's a problem. Therefore, if they are separated by etching, they can be formed without the metal of the conductive foil 40 penetrating into the surface of the insulating resin 13 and the insulating bonding means 17 located between the Cu patterns. As a result, short-circuiting between patterns at minute intervals can be prevented.

また半導体装置10Bと成る1ユニットが複数一体で形成されている場合は、この分離の工程の後に、ダイシング工程が追加される。   When a plurality of units constituting the semiconductor device 10B are integrally formed, a dicing step is added after the separation step.

ここではダイシング装置を採用して個々に分離しているが、チョコレートブレークでも、プレスやカットでも可能である。   Here, a dicing apparatus is used to separate the individual pieces, but it is also possible to use a chocolate break, press or cut.

ここでは、Cuのパターンを分離した後、分離され裏面に露出したパターン14、30、31、15に絶縁被膜26を形成し、図3Aの点線の丸で示した部分が露出されるように絶縁被膜26がパターニングされる。そしてこの後、矢印で示す部分でダイシングされ半導体装置10Bとして切り出される。   Here, after separating the Cu pattern, an insulating film 26 is formed on the separated patterns 14, 30, 31, and 15 exposed on the back surface, and the insulating film 26 is so formed as to expose a portion shown by a dotted circle in FIG. 3A. The coating 26 is patterned. Thereafter, dicing is performed at the portion indicated by the arrow, and the semiconductor device 10B is cut out.

尚、半田42は、ダイシングされる前、またはダイシングされた後に形成されても良い。   The solder 42 may be formed before or after dicing.

以上の製造方法によりパッド、配線、外部接続電極、放熱用の電極、半導体素子が絶縁性樹脂に埋め込まれ、軽薄短小で且つ放熱性の優れたパッケージが実現できる。   By the above-described manufacturing method, the pads, wiring, external connection electrodes, electrodes for heat dissipation, and semiconductor elements are embedded in the insulating resin, so that a package that is light, thin, short, and excellent in heat dissipation can be realized.

尚、図9に示すように、絶縁性樹脂13を用いず、絶縁性接着手段17を使って封止しても良い。また図10に示すパターンPTNは、バッド、配線、外部接続電極を示し、この上にハッチングで示した部分は、半田流れ防止膜の形成パターンを示すものである。半田の流れを防止すると同時に、他の領域にも被着させ、絶縁性接着手段の密着性を向上させているものである。タイプとしてA〜Eまで示したが、これ以外のパターンを採用しても良い。また半田の接続部を除いて導電箔全域に流れ防止膜を形成しても良い。

次に、以上の製造方法により発生する効果を説明する。
Incidentally, as shown in FIG. 9, the sealing may be performed by using the insulating bonding means 17 without using the insulating resin 13. A pattern PTN shown in FIG. 10 indicates a pad, a wiring, and an external connection electrode, and a hatched portion above this indicates a pattern for forming a solder flow prevention film. At the same time as preventing the flow of solder, it is also applied to other areas to improve the adhesion of the insulating bonding means. Although A to E are shown as types, other patterns may be employed. Also, a flow prevention film may be formed on the entire conductive foil except for the solder connection portion.

Next, effects produced by the above-described manufacturing method will be described.

まず第1に、導電パターンは、ハーフエッチングされ、導電箔と一体となって支持されているため、従来支持用に用いた基板を無くすことができる。   First, since the conductive pattern is half-etched and supported integrally with the conductive foil, the substrate conventionally used for support can be eliminated.

第2に、導電箔には、ハーフエッチングされて凸部となった導電パターンが形成されるため、この導電パターンの微細化が可能となる。従って幅、間隔を狭くすることができ、より平面サイズの小さいパッケージが形成できる。   Second, the conductive foil is formed with a conductive pattern that is half-etched to be a convex portion, so that the conductive pattern can be miniaturized. Therefore, the width and the interval can be reduced, and a package having a smaller planar size can be formed.

第3に、導電パターン、半導体素子、接続手段および封止材で構成されるため、必要最小限で構成でき、極力無駄な材料を無くすことができ、コストを大幅に抑えた軽薄短小の半導体装置が実現できる。   Third, since it is composed of a conductive pattern, a semiconductor element, a connecting means, and a sealing material, it can be configured with the minimum necessary, and can eliminate unnecessary materials as much as possible. Can be realized.

第4に、パッド、配線、外部接続電極、放熱用の電極は、ハーフエッチングで凸部と成って形成され、個別分離は封止の後に行われるため、タイバー、吊りリードは不要となる。よって、タイバー(吊りリード)の形成、タイバー(吊りリード)のカットは、本発明では全く不要となる。   Fourth, pads, wirings, external connection electrodes, and heat radiation electrodes are formed as projections by half-etching, and individual separation is performed after sealing, so that tie bars and suspension leads are not required. Therefore, the formation of the tie bar (suspension lead) and the cutting of the tie bar (suspension lead) are completely unnecessary in the present invention.

第5に、凸部となった導電パターンが絶縁性樹脂に埋め込まれた後、絶縁性樹脂の裏面から導電箔を取り除いて、導電パターンを分離しているため、従来のリードフレームのように、リードとリードの間に発生する樹脂バリを無くすことができる。   Fifth, after the conductive pattern serving as the protrusion is embedded in the insulating resin, the conductive foil is removed from the back surface of the insulating resin to separate the conductive pattern. Resin burrs generated between the leads can be eliminated.

第6に、半導体素子は、絶縁性接着手段を介して放熱用の電極と固着され、この放熱用の電極が裏面から露出するので、本半導体装置から発生する熱を、本半導体装置の表面から放熱用の電極へ効率よく放出することができる。更には、絶縁性接着手段にSi酸化膜や酸化アルミニウム等のフィラーが混入されることで更にその放熱性を向上させることができる。またフィラーサイズを統一すれば、半導体素子16と導電パターンとの隙間を一定に保つことが出来る。   Sixth, the semiconductor element is fixed to the electrode for heat dissipation through the insulating adhesive means, and the electrode for heat dissipation is exposed from the back surface, so that the heat generated from the semiconductor device is removed from the front surface of the semiconductor device. It can be efficiently released to the electrode for heat radiation. Furthermore, by mixing a filler such as a Si oxide film or aluminum oxide into the insulating bonding means, the heat dissipation can be further improved. If the filler size is unified, the gap between the semiconductor element 16 and the conductive pattern can be kept constant.

金属板23が固定された半導体装置10A、10B、およびこれを用いた半導体モジュールを説明する第5の実施の形態
図1にこの半導体モジュール(FCA)50を示す。尚、実装された半導体装置は、図3に示す半導体装置10Bである。
Fifth Embodiment Explaining Semiconductor Devices 10A and 10B to which Metal Plate 23 is Fixed and Semiconductor Module Using the Same FIG. 1 shows a semiconductor module (FCA) 50. The mounted semiconductor device is the semiconductor device 10B shown in FIG.

まずフレキシブルシートから成る第1の支持部材11について説明する。ここでは、下層から第1のPIシート51、第1の接着層52、導電パターン53、第2の接着層54および第2のPIシート55が順に積層されている。尚、導電パターンを多層にする場合、接着層が更に使用され、上と下の導電パターンはスルーホールを介して電気的に接続される場合もある。そしてこの第1の支持部材11には、図1Cに示すように、少なくとも金属板23が露出できるだけの第1の開口部12が形成される。   First, the first support member 11 made of a flexible sheet will be described. Here, a first PI sheet 51, a first adhesive layer 52, a conductive pattern 53, a second adhesive layer 54, and a second PI sheet 55 are sequentially stacked from the lower layer. In the case where the conductive pattern has a multilayer structure, an adhesive layer is further used, and the upper and lower conductive patterns may be electrically connected via through holes in some cases. As shown in FIG. 1C, the first support member 11 is formed with a first opening 12 that allows at least the metal plate 23 to be exposed.

そして導電パターンが露出されるように、第2の開口部56が形成される。この第2の開口部56に対応する導電パターン32が全て露出されても良いし、接続される部分だけを露出して良い。例えば、第2のPIシート55、第2の接着層54を全て取り除いても良いし、また図に示すように、第2のPIシート55は、全て除き、第2の接着層54だけ露出する部分を取り除いても良い。このようにすれば、半田27が流れずにすむ。   Then, a second opening 56 is formed so that the conductive pattern is exposed. The entire conductive pattern 32 corresponding to the second opening 56 may be exposed, or only the connected portion may be exposed. For example, the second PI sheet 55 and the second adhesive layer 54 may all be removed, or, as shown in the drawing, the second PI sheet 55 is entirely removed and only the second adhesive layer 54 is exposed. Parts may be removed. In this case, the solder 27 does not flow.

本発明の半導体装置は、放熱用の電極15の裏面に金属板23を貼り合わせることにある。また本発明の半導体モジュールは、第1の支持部材の裏面と金属板23がほぼ面位置と成ることにある。   In the semiconductor device of the present invention, the metal plate 23 is bonded to the back surface of the heat radiation electrode 15. Further, in the semiconductor module according to the present invention, the rear surface of the first support member and the metal plate 23 are located substantially at the same surface position.

金属板23は、第1の支持部材11と固着板25の厚みが考慮されてその厚みが決定される。そして、パッド14と導電パターン32が半田27を介して固着された時、第1の開口部12から露出する金属板23が第1の支持部材11の裏面と実質同一面をなす様にそれぞれの厚みが決定されている。よって第2の支持部材と当接させることも可能となり、更には固着板25のある第2の支持部材と当接固着することも可能となる。   The thickness of the metal plate 23 is determined in consideration of the thickness of the first support member 11 and the fixing plate 25. Then, when the pad 14 and the conductive pattern 32 are fixed via the solder 27, each metal plate 23 exposed from the first opening 12 is substantially flush with the back surface of the first support member 11. The thickness has been determined. Therefore, it is possible to make contact with the second support member, and further, it is possible to make contact with and fix to the second support member having the fixing plate 25.

この接続構造を具体的に何例か説明する。   Some specific examples of this connection structure will be described.

第1の例は、第2の支持部材24として、Al、ステンレス等の軽量金属板またはセラミック基板を採用し、この上に半導体装置10の裏面に固着された前記金属板23を当接させる構造である。つまり固着板25を介さず直接第2の支持部材24に当接させる構造である。そして放熱用の電極15と金属板23、金属板23と第2の支持部材24は、半田等のロウ材、またはフィラー入りの熱伝導性の優れた絶縁性接着手段が選択されて固着される。   In the first example, a structure in which a lightweight metal plate such as Al or stainless steel or a ceramic substrate is adopted as the second support member 24, and the metal plate 23 fixed to the back surface of the semiconductor device 10 is brought into contact therewith. It is. That is, this is a structure in which the second support member 24 is directly contacted without the interposition of the fixing plate 25. The electrode 15 for heat dissipation and the metal plate 23, and the metal plate 23 and the second support member 24 are fixedly selected by using a brazing material such as solder or an insulating bonding means containing filler and having excellent heat conductivity. .

第2の例は、第2の支持部材24として、Al、ステンレス等の軽量金属板またはセラミック基板を採用し、この上に固着板25を形成し、この固着板25と金属板23を固着する構造である。   In the second example, a lightweight metal plate such as Al or stainless steel or a ceramic substrate is adopted as the second support member 24, and a fixing plate 25 is formed thereon, and the fixing plate 25 and the metal plate 23 are fixed. Structure.

例えばAlを第2の支持部材24として採用する場合、固着板25は、Cuが好ましい。これはAlの上にCuメッキが可能であるからである。膜厚は、〜10μm程度で良い。しかもメッキ膜であるため、第2の支持部材24上に密着して形成でき、固着板25と第2の支持部材24の間の熱抵抗は非常に小さくできる。また固着板25として導電ペーストを塗布し、その代用としても良い。   For example, when Al is used as the second support member 24, the fixing plate 25 is preferably made of Cu. This is because Cu plating is possible on Al. The film thickness may be about 10 μm. Moreover, since it is a plated film, it can be formed in close contact with the second support member 24, and the thermal resistance between the fixing plate 25 and the second support member 24 can be extremely small. Alternatively, a conductive paste may be applied as the fixing plate 25 and used instead.

一方、Cuの固着板25とAl基板は、接着剤を介して固着することも可能であるが、この場合、熱抵抗が大きくなる。   On the other hand, the Cu fixing plate 25 and the Al substrate can be fixed via an adhesive, but in this case, the thermal resistance increases.

また第2の支持部材24としてセラミック基板を採用する場合、固着板25は、導電ペーストの印刷焼成で形成された電極の上に形成される。   When a ceramic substrate is used as the second support member 24, the fixing plate 25 is formed on an electrode formed by printing and firing a conductive paste.

尚、第2の支持部材24と第1の支持部材11は、第3の接着層57で固着される。   The second support member 24 and the first support member 11 are fixed by a third adhesive layer 57.

例えば、
第1のPIシート51:25μm
第2のPIシート55:25μm
第1〜第3の接着層52、54、57:25μm(焼成後)
材料としてアクリル系の接着剤を採用
半田27:50μm
また第3の接着層57:25μm
材料としてアクリル系の接着剤を採用
固着板25:約25μmとする。
このように、それぞれの膜厚を調整して決定すれば、第1の支持部材11に半導体装置10Aを固着した後、簡単に固着板25が設け競れた第2の支持部材24を貼り合わせることが出来る。
For example,
First PI sheet 51: 25 μm
Second PI sheet 55: 25 μm
First to third adhesive layers 52, 54, 57: 25 μm (after firing)
Acrylic adhesive is used as the material Solder 27: 50 μm
Third adhesive layer 57: 25 μm
Acrylic adhesive is used as the material. Fixing plate 25: about 25 μm.
As described above, if the respective film thicknesses are adjusted and determined, after the semiconductor device 10A is fixed to the first support member 11, the fixing plate 25 is easily provided and the competing second support member 24 is bonded. I can do it.

また第2の支持部材24が第1の支持部材11に貼り合わされたモジュールを用意し、このモジュールに形成されている開口部56に半導体装置10を配置し、その後半田溶融すれば、一度に半田溶融でき、しかも接続不良無く固着できる。   Also, a module is prepared in which the second support member 24 is bonded to the first support member 11, the semiconductor device 10 is placed in the opening 56 formed in this module, and then the solder is melted. Can be melted and fixed without poor connection.

従って、半導体素子16から発生する熱は、放熱用の電極15、金属板23、固着板25を介して第2の支持部材24へ放出することが出来る。しかも従来の構造(図17B)と比べ大幅に熱抵抗が小さくなるため、半導体素子16の駆動電流、駆動周波数を高めることが出来る。またこの第2の支持部材24の裏面を、図17に示すアクチュエータ107、箱体101の底面またはアーム105にも取り付け可能である。よって最終的には、この箱体101を介して半導体素子の熱を外部に放出することが可能となる。従ってハードディスク100に半導体モジュールが実装されても、半導体素子自身は、比較的高温に成らず、ハードディスク100としての読み書き速度を更にアップすることが可能となる。尚、このFCAは、ハードディスク以外の機器に実装されても良い。この場合、第2の支持部材は、熱抵抗の小さい部材に当接される。また他の機器に実装される場合、フレキシブルシートの代わりにプリント基板やセラミック基板を採用しても良い。

金属板23の代わりに放熱用の電極15を飛び出させた半導体装置10Cおよびその半導体モジュール50Aを説明する第6の実施の形態
図11に放熱用の電極15Aがパッド14の裏面よりも突出し、あたかも放熱用の電極15と固着板25が一体になった構造を示す。
Therefore, heat generated from the semiconductor element 16 can be released to the second support member 24 through the heat radiation electrode 15, the metal plate 23, and the fixing plate 25. Moreover, since the thermal resistance is significantly reduced as compared with the conventional structure (FIG. 17B), the drive current and drive frequency of the semiconductor element 16 can be increased. The back surface of the second support member 24 can be attached to the actuator 107, the bottom surface of the box 101, or the arm 105 shown in FIG. Therefore, finally, the heat of the semiconductor element can be released to the outside via the box 101. Therefore, even when the semiconductor module is mounted on the hard disk 100, the semiconductor element itself does not reach a relatively high temperature, and the read / write speed of the hard disk 100 can be further increased. Note that the FCA may be mounted on a device other than the hard disk. In this case, the second support member is in contact with a member having low thermal resistance. When mounted on another device, a printed circuit board or a ceramic substrate may be used instead of the flexible sheet.

Sixth Embodiment for Explaining a Semiconductor Device 10C and a Semiconductor Module 50A That Have a Heat Dissipating Electrode 15 Protruding Instead of the Metal Plate 23 In FIG. The structure in which the heat radiation electrode 15 and the fixing plate 25 are integrated is shown.

まず、この製造方法を図12〜図14で説明する。尚、図4〜図8までは同一の製造方法であるため、ここまでの説明は、省略する。   First, this manufacturing method will be described with reference to FIGS. 4 to 8 are the same manufacturing method, and the description up to this point is omitted.

図12は、導電箔40の上に絶縁性樹脂13が被覆された状態を示し、放熱用の電極15に対応する部分にホトレジストPRを被覆している。このホトレジストPRを介して導電箔40をエッチングすれば、図13に示すように、放熱用の電極15Aは、パッド14の裏面よりも突出した構造にできる。尚、ホトレジストPRの代わりに、Ag、Au等の導電被膜を選択的に形成し、これをマスクとしても良い。この被膜は、酸化防止膜としても機能する。   FIG. 12 shows a state in which the insulating resin 13 is coated on the conductive foil 40, and a portion corresponding to the electrode 15 for heat dissipation is coated with a photoresist PR. When the conductive foil 40 is etched through the photoresist PR, the heat radiation electrode 15A can have a structure protruding from the back surface of the pad 14, as shown in FIG. Note that, instead of the photoresist PR, a conductive film such as Ag or Au may be selectively formed and used as a mask. This coating also functions as an antioxidant film.

図1に示す様な金属板23を貼り合わせる構造では、金属板23が125μm前後と非常に薄いため、作業性が非常に悪い。しかし、この様に、エッチングにより突出された放熱用の電極15Aを形成すると、前述した金属板23の張り合わせが不要となる。   In the structure in which the metal plate 23 is bonded as shown in FIG. 1, the workability is very poor because the metal plate 23 is very thin, about 125 μm. However, if the protruding heat-radiating electrode 15A is formed in this manner, the bonding of the metal plate 23 described above becomes unnecessary.

そして図14に示す如く、パッド14、配線30、外部接続電極31が完全に分離された後、絶縁被膜26が被覆され、半田が配置される部分が露出される。そして半田42が固着された後、矢印で示す部分でダイシングされる。   Then, as shown in FIG. 14, after the pad 14, the wiring 30, and the external connection electrode 31 are completely separated, the insulating film 26 is covered, and the portion where the solder is arranged is exposed. After the solder 42 is fixed, dicing is performed at a portion indicated by an arrow.

そしてここに分離された半導体装置は、図11の如く、第1の支持部材11に実装される。そして前にも述べたように、第2の支持部材24が固着される。この時、放熱用の電極15Aが突出しているので、固着板25とも簡単に半田等を介して接合できる。   The separated semiconductor device is mounted on the first support member 11 as shown in FIG. Then, as described above, the second support member 24 is fixed. At this time, since the heat radiation electrode 15A protrudes, it can be easily joined to the fixing plate 25 via solder or the like.

尚、図14Bは、絶縁性樹脂から半導体素子16の裏面を露出させたものである。例えば上金型に半導体素子の裏面が当接されてモールドすれば、図のような封止構造が実現できる。

半導体装置を説明する第7の実施の形態
図15Aは、本発明による半導体装置の平面図であり、図15Bは、図15AのA−A線に対応する断面図である。
FIG. 14B shows the back surface of the semiconductor element 16 exposed from the insulating resin. For example, if the upper surface of the semiconductor element is brought into contact with the upper mold and molded, a sealing structure as shown in the figure can be realized.

Seventh Embodiment for Explaining Semiconductor Device FIG. 15A is a plan view of a semiconductor device according to the present invention, and FIG. 15B is a cross-sectional view corresponding to line AA of FIG. 15A.

本発明は、第1の放熱用の電極70Aと第2の放熱用の電極70Bが実質同一平面に配置され、この周囲には、パッド14が設けられている。このパッド14は、裏面がそのまま外部接続電極となり、また半導体チップのボンディング電極19の真下に位置する。また、図3に示すように再配置用の配線を採用しても良い。そしてチップとチップの間には、少なくとも1つのブリッヂ71が設けられている。このブリッヂ71の両端には、パッド14が一体で形成され、このパッド14もボンディング電極19と接続される。   According to the present invention, the first heat radiation electrode 70A and the second heat radiation electrode 70B are arranged on substantially the same plane, and a pad 14 is provided around the first heat radiation electrode 70A and the second heat radiation electrode 70B. The back surface of the pad 14 serves as an external connection electrode as it is, and is located immediately below the bonding electrode 19 of the semiconductor chip. Also, as shown in FIG. 3, wiring for rearrangement may be adopted. At least one bridge 71 is provided between the chips. Pads 14 are integrally formed on both ends of the bridge 71, and the pads 14 are also connected to the bonding electrodes 19.

また第1の放熱用の電極70Aの上には、第1の半導体チップ16Aが固着され、第2の放熱用の電極70Bには第2の半導体チップ16Bが固着され、半田を介して接続されている。   Further, a first semiconductor chip 16A is fixed on the first heat radiation electrode 70A, and a second semiconductor chip 16B is fixed on the second heat radiation electrode 70B and connected via solder. ing.

前述した製造方法の説明からも明らかな様に、導電箔をハーフエッチングし、完全に分離する前に絶縁性樹脂13でモールドして支持するため、ブリッヂ71の落下、脱離は全く不要となる。   As is clear from the above description of the manufacturing method, since the conductive foil is half-etched and molded and supported by the insulating resin 13 before being completely separated, the bridge 71 does not need to be dropped or detached at all. .

本実施例のように、本発明は、複数のチップを1パッケージにすることも可能となる。   As in the present embodiment, the present invention also makes it possible to package a plurality of chips into one package.

この様に、今までの実施例は、読み書き増幅用IC1つの熱放出を考えて、その構造を説明してきた。しかし色々な機器を想定した場合、その特性を向上させるのに、複数の半導体素子の放熱を考慮しなければならない場合も想定できる。当然、それぞれをパッケージしてもよいが、複数の半導体素子を図15のように1パッケージにしても良い。   As described above, in the embodiments described above, the structure of the read / write amplifying IC has been described in consideration of the heat radiation of one IC. However, when various devices are assumed, there may be a case where heat dissipation of a plurality of semiconductor elements must be considered in order to improve the characteristics. Of course, each may be packaged, but a plurality of semiconductor elements may be packaged as shown in FIG.

当然、金属板は、図1の様に前記放熱用の電極と接続される場合と、図11の様に、放熱用の電極自身が突出した構造を採用できる。そしてこれらは、フレキシブルシートに実装されたり、第2の支持部材が取り付けられたフレキシブルシートに実装される。

図16は、全実施例に於いて、応用できるもので、半導体素子16に形成されたバンプBとパッド14との接続方法を示すものである。尚、Pは、Au、Ag等のメッキ膜を示し、必要によって形成される。
Naturally, the metal plate may be connected to the heat-dissipating electrode as shown in FIG. 1 or may be configured as shown in FIG. 11 in which the heat-dissipating electrode itself protrudes. These are mounted on a flexible sheet or on a flexible sheet to which a second support member is attached.

FIG. 16 shows a method of connecting the bumps B formed on the semiconductor element 16 and the pads 14, which can be applied to all the embodiments. P indicates a plating film of Au, Ag, etc., and is formed as necessary.

Aは、ACP方式(アニソトロピック・コンダクティブ・ペースト/フィルム)で、バンプBとパッド14(またはメッキ膜P)の間に導電性粒子を介在させ、押圧により電気的導通を取るものである。   A is an ACP (anisotropic conductive paste / film) method in which conductive particles are interposed between the bump B and the pad 14 (or the plating film P), and electrical conduction is established by pressing.

Bは、SBB方式(スタンド・バンプ・ボンディング)で、バンプBとパッド14(またはメッキ膜)が接続されると同時に、周囲に導電ペーストCPが配置されるものである。   B is an SBB (stand bump bonding) method in which the bump B is connected to the pad 14 (or a plating film), and at the same time, a conductive paste CP is arranged around the bump B.

Cは、ESP方式(エポキシ・エンキャブシュレーテド・ソルダー・コネクション)で、バンプBの圧接固定の時に、その周囲に半田SDも溶かして配置するものである。   C denotes an ESP method (epoxy-encapsulated solder connection) in which the solder SD is melted and arranged around the bump B when the bump B is pressed and fixed.

Dは、NCP方式(ノン・コンダクティブ・ペースト)で圧接導通されたバンプの周囲に、絶縁性接着手段を配置するものである。   D indicates that an insulating bonding means is arranged around the bumps which have been brought into pressure contact by the NCP method (non-conductive paste).

Eは、GGI方式(ゴールド・ゴールド・インターコネクション)で、AuのバンプとAuメッキ膜Pとを超音波で接合するものである。   E is a GGI method (gold-gold interconnection) for bonding the Au bumps and the Au plating film P by ultrasonic waves.

最後のFは、ソルダーバンプ方式で、半田接合し、間に絶縁性接着手段やアンダーフィルを浸入させるものである。本願は、この方式を採用している。   Finally, F is a solder bump method in which solder bonding is performed, and an insulating adhesive means and an underfill are penetrated therebetween. The present application employs this method.

以上、接続方法は色々あるが、接続強度を考慮し、これらの中から選択される。また外部接続電極の裏面と第1の支持部材11との間もこの様な構造が採用できる。

半導体装置を説明する第8の実施の形態
本実施の形態に係る半導体装置を図17に示す。図17Aはその平面図であり、図17Bは半導体装置10Eを実装基板43に実装した際のA−A線に於ける断面図である。
As described above, there are various connection methods, and the connection method is selected from these in consideration of the connection strength. Such a structure can also be adopted between the back surface of the external connection electrode and the first support member 11.

Eighth Embodiment for Describing Semiconductor Device FIG. 17 shows a semiconductor device according to this embodiment. FIG. 17A is a plan view, and FIG. 17B is a cross-sectional view taken along line AA when the semiconductor device 10E is mounted on the mounting board 43.

前述の説明では、半導体素子16の領域の裏面に設けられる電極は、放熱作用を高めるために設けられていた。しかし、これらの電極は放熱作用を有すると共に、半導体装置の周辺部に設けられた外部接続電極21に作用する応力を緩衝する働きも有する。   In the above description, the electrode provided on the back surface of the region of the semiconductor element 16 is provided to enhance the heat radiation effect. However, these electrodes not only have a heat radiation effect, but also have a function of buffering the stress acting on the external connection electrodes 21 provided on the periphery of the semiconductor device.

図17に示す如く、この半導体装置10Eの特徴は、外部接続電極21に囲まれた放熱用の電極15の裏面に、裏面全域を覆うように応力緩衝用の電極21Bが設けられていることである。つまり、外部接続電極21よりも大きいサイズの半田電極21Bが設けられている。また、このサイズは半導体素子と同等、あるいはそれ以上でも良い。また若干小さくても良い。このことによる作用を以下に説明する。なお、この外部接続電極は、半田、半田バンプ、導電性接着剤でも良い。   As shown in FIG. 17, a feature of the semiconductor device 10E is that a stress buffering electrode 21B is provided on the back surface of the heat radiation electrode 15 surrounded by the external connection electrode 21 so as to cover the entire back surface. is there. That is, the solder electrode 21B having a size larger than that of the external connection electrode 21 is provided. This size may be equal to or larger than the semiconductor element. Also, it may be slightly smaller. The effect of this will be described below. The external connection electrode may be a solder, a solder bump, or a conductive adhesive.

本発明に係る半導体装置10Eは、絶縁性樹脂13で装置全体が支持されている。実装基板43と絶縁性樹脂13の熱膨張係数は違うことが多いので、なるべくその差を小さくするが、同一にすることは非常に難しいので両者の熱膨張係数はどうしても異なってしまう。従って、半導体装置10Eと実装基板43の両方の温度が上昇すると、両者を接続する外部接続電極21に応力が作用する。例えば、外部接続電極のみで半導体装置が半田固着された場合、この応力の大きさはパッケージサイズが大きくなる程、大きくなる。具体的には、半導体素子の中央から半導体装置の周辺までの距離に比例する。   The semiconductor device 10E according to the present invention is supported by the insulating resin 13 as a whole. Since the thermal expansion coefficients of the mounting board 43 and the insulating resin 13 are often different, the difference is made as small as possible. However, it is very difficult to make the same, so that the thermal expansion coefficients of the two are inevitably different. Therefore, when the temperature of both the semiconductor device 10E and the mounting board 43 rises, stress acts on the external connection electrode 21 that connects them. For example, when the semiconductor device is solder-fixed only by the external connection electrodes, the magnitude of the stress increases as the package size increases. Specifically, it is proportional to the distance from the center of the semiconductor element to the periphery of the semiconductor device.

本願は、応力緩衝用の電極21Bを半導体素子16と実質同等のサイズにすることで、前述した応力の緩和が可能となる。応力緩衝用の電極21Bによってその領域は実装基板と強固に固定される。従って、外部接続電極21に作用する応力は、応力緩衝用の電極21B周辺から外部接続電極21の中央までの距離に比例することになる。応力シミュレーションの結果では、25〜30%程の外部接続電極21に加わる最大応力が低減される。よって、外部接続電極21にクラックが発生するのを防止することができる。尚、この応力緩衝用の電極21Bは、半導体素子16よりも若干大きいか、若干小さくても良い。   In the present application, the stress can be relaxed by making the stress buffering electrode 21B substantially the same size as the semiconductor element 16. The region is firmly fixed to the mounting substrate by the stress buffering electrode 21B. Therefore, the stress acting on the external connection electrode 21 is proportional to the distance from the periphery of the stress buffering electrode 21B to the center of the external connection electrode 21. According to the result of the stress simulation, the maximum stress applied to the external connection electrode 21 by about 25 to 30% is reduced. Therefore, the occurrence of cracks in the external connection electrodes 21 can be prevented. The stress buffering electrode 21B may be slightly larger or slightly smaller than the semiconductor element 16.

図22は、ヒートサイクル試験によるサイクル数(横軸)とクラック発生率(縦軸)の関係を示したグラフである。ここで、ヒートサイクル試験の手法を説明する。先ず、半田電極を介して実装基板に実装した半導体装置を気相に晒す。次に、その気相の温度を変化させ、温度変化により半田電極にクラックが発生した半導体装置の個数を計測する。以上の作業を行うことにより、半田電極の温度変化に対する寿命を評価することができる。なお、気相の温度変化の範囲は−40℃〜125℃であり、1サイクルの時間は、約1時間である。   FIG. 22 is a graph showing the relationship between the number of cycles (horizontal axis) and the crack occurrence rate (vertical axis) in the heat cycle test. Here, the method of the heat cycle test will be described. First, a semiconductor device mounted on a mounting substrate is exposed to a gas phase via a solder electrode. Next, the temperature of the gas phase is changed, and the number of semiconductor devices having cracks in the solder electrodes due to the temperature change is measured. By performing the above operations, the life of the solder electrode with respect to the temperature change can be evaluated. In addition, the range of the temperature change of the gas phase is −40 ° C. to 125 ° C., and the time of one cycle is about 1 hour.

以下に図22のケース1およびケース2の構造について説明する。   The structure of Case 1 and Case 2 in FIG. 22 will be described below.

ケース1:絶縁被膜を介して露出したパッド裏面と放熱用電極の大きさが同じものである。従って、放熱用電極の露出部には、半田が多数設けられ、この半田電極が図3のように実装基板に実装された構造になる。   Case 1: The size of the heat radiation electrode is the same as that of the pad back surface exposed through the insulating film. Therefore, a large number of solders are provided on the exposed portions of the heat radiation electrodes, and the solder electrodes are mounted on the mounting board as shown in FIG.

ケース2:ケース1に於いて、放熱用電極の裏面が実質全域に渡り露出し、この放熱電極と実装基板の電極が全面で固着されたものである。   Case 2: In Case 1, the back surface of the heat radiation electrode is exposed over substantially the entire area, and the heat radiation electrode and the electrode of the mounting board are fixed on the entire surface.

ケース1の場合は、サイクル数が250回を越えた時点からクラック発生率が上昇し、サイクル数が400回になった時点でクラック発生率が100%になった。つまり、サイクル数が400回になった時点で全ての半導体装置の半田電極にクラックが発生したことになる。   In case 1, the crack generation rate increased from the point in time when the number of cycles exceeded 250, and reached 100% when the number of cycles reached 400. That is, when the number of cycles reaches 400, cracks have occurred in the solder electrodes of all the semiconductor devices.

ケース2の場合は、サイクル数が450回を越えた時点からクラック発生率が上昇し、サイクル数が600回になった時点でクラック発生率は100%と成った。   In the case 2, the crack generation rate increased from the time when the number of cycles exceeded 450 times, and reached 100% when the number of cycles reached 600 times.

このことから、ケース2の半導体装置がケース1の半導体装置よりも半田クラックが発生しにくい構造であると言える。従って、応力緩衝用の電極としては、チップと実質同程度のサイズの大型の半田電極を用いたほうが効果的である。これは、前述した様に半田電極の離間距離が短縮されたからである。   From this, it can be said that the semiconductor device of Case 2 has a structure in which solder cracks are less likely to occur than the semiconductor device of Case 1. Therefore, it is more effective to use a large-sized solder electrode having substantially the same size as the chip as an electrode for stress buffering. This is because the distance between the solder electrodes is reduced as described above.

ここで半田電極は、半田材料から成るが、ここの材料は、一般に言われるロウ材、Ag、金等の導電ペースト、導電性接着剤でも良い。また放熱用電極と実装基板とを固着する材料は、放熱用の電極15がチップ裏面と電気的に接続されなければ、絶縁性接着剤でも良い。

半導体装置を説明する第9の実施の形態
本実施の形態に係る半導体装置を図18に示す。図18Aはその平面図であり、図18Bは半導体装置10Fを実装基板43に実装した際のA−A線に於ける断面図である。
Here, the solder electrode is made of a solder material, and the material here may be a generally-known conductive material such as brazing material, Ag, or gold, or a conductive adhesive. The material for fixing the heat radiation electrode and the mounting substrate may be an insulating adhesive as long as the heat radiation electrode 15 is not electrically connected to the chip back surface.

Ninth Embodiment for Describing Semiconductor Device FIG. 18 shows a semiconductor device according to this embodiment. FIG. 18A is a plan view, and FIG. 18B is a cross-sectional view taken along line AA when the semiconductor device 10F is mounted on the mounting board 43.

図18Aおよび図18Bに示す如く、この半導体装置10Fの特徴は、溝44で分割された放熱用の電極15に、応力緩和用の電極21Bが設けられていることである。つまり、応力緩衝用の電極21Bを介して半導体装置10Fの裏面と実装基板43が強固に結合される。従って、外部接続電極21に作用する応力は、応力緩衝用の電極21Bの周辺から外部接続電極21の中央部までの距離に比例することにある。このことから、半導体装置10Fが熱膨張した際に、外部接続電極21に作用する応力を緩衝することができ、外部接続電極21にクラックが発生するのを防止することができる。   As shown in FIGS. 18A and 18B, a feature of this semiconductor device 10F is that a stress relaxation electrode 21B is provided on the heat radiation electrode 15 divided by the groove 44. That is, the back surface of the semiconductor device 10F and the mounting substrate 43 are firmly connected via the stress buffering electrode 21B. Therefore, the stress acting on the external connection electrode 21 is in proportion to the distance from the periphery of the stress buffering electrode 21B to the center of the external connection electrode 21. Accordingly, when the semiconductor device 10F thermally expands, the stress acting on the external connection electrodes 21 can be buffered, and the occurrence of cracks in the external connection electrodes 21 can be prevented.

更に、溝44を設けることにより、絶縁性接着手段17と放熱用の電極15との接着力を向上させることができる。   Further, by providing the groove 44, the adhesive strength between the insulating adhesive means 17 and the heat radiation electrode 15 can be improved.

なお、この構造のサイクル試験は実施していないが、図17の構造と同等の効果が発生すると思われる。応力緩衝用の電極21Bの分割数が増加していくと図2の構造になるが、本効果を有する分割数はせいぜい2〜8分割程度である。この分割を行うことにより、全面ベタで固着される構造に比べ、塗布した半田の量(厚み)が薄くなり、実装性が向上する。

半導体装置を説明する第10の実施の形態
本実施の形態に係る半導体装置を図19に示す。図19Aはその平面図であり、図19Bは半導体装置10Fを実装基板43に実装した際のA−A線に於ける断面図である。
Although a cycle test of this structure was not performed, it is considered that the same effect as that of the structure of FIG. 17 occurs. As the number of divisions of the stress buffering electrode 21B increases, the structure shown in FIG. 2 is obtained, but the number of divisions having this effect is at most about 2 to 8 divisions. By performing this division, the amount (thickness) of the applied solder is reduced as compared with the structure where the entire surface is fixed, and the mountability is improved.

Tenth Embodiment for Describing Semiconductor Device FIG. 19 shows a semiconductor device according to this embodiment. FIG. 19A is a plan view, and FIG. 19B is a sectional view taken along line AA when the semiconductor device 10F is mounted on the mounting board 43.

図19Aに示す如く、この半導体装置の特徴は、外部接続電極21が細長の形状を有していることである。ここでも応力の緩衝の原因は2つある。
1つ目は外部接続電極21の接着面積が大きくなったこと、
2つ目はクラックの発生箇所CKが、半田の外周部で且つ半導体素子側に発生するため、その発生箇所CKの離間距離を短くしたことである。
As shown in FIG. 19A, the feature of this semiconductor device is that the external connection electrode 21 has an elongated shape. Again, there are two sources of stress dampening.
First, the bonding area of the external connection electrode 21 has increased.
Secondly, since the crack occurrence location CK occurs on the outer peripheral portion of the solder and on the semiconductor element side, the separation distance of the occurrence location CK is shortened.

また、電極間の半田ブリッジの防止を考えると、放熱用の電極15とパッド14との離間距離は0.3m程度が必要である。しかし、ボンディングに必要な金属細線20の最短長は、半導体素子16の厚みにも依るが1mm〜0.5mm程度必要である。例えば、0.33mm厚の半導体素子16では、金属細線の最短長は、1mmである。また半導体素子の厚みが、0.1mm厚の時は、0.5mm程度の最短長が必要と成る。従って、パッド14のボンディング部から内側に0.2〜0.4mm程度パッド14が入る必要がある。つまりできる限りクラックの発生箇所CKは、できる限り内側である必要があるが、ワイヤーボンディングの制約から有る程度長さが必要となる。しかもまた図面ではパッド14の数が少ないので、正方形でも可能となるが、200ピンを超えるパッドが必要となる場合、ボンデイングパッドの幅が狭くする必要がある。よってパッド14の形状は必然的に細長の形状となる。   In order to prevent solder bridges between the electrodes, the distance between the heat radiation electrode 15 and the pad 14 needs to be about 0.3 m. However, the shortest length of the thin metal wire 20 necessary for bonding is required to be about 1 mm to 0.5 mm, depending on the thickness of the semiconductor element 16. For example, in the semiconductor element 16 having a thickness of 0.33 mm, the shortest length of the thin metal wire is 1 mm. Further, when the thickness of the semiconductor element is 0.1 mm, a minimum length of about 0.5 mm is required. Therefore, the pad 14 needs to enter the bonding portion of the pad 14 by about 0.2 to 0.4 mm inside. In other words, the crack occurrence location CK needs to be as deep as possible, but it must be as long as possible due to wire bonding restrictions. Moreover, since the number of pads 14 is small in the drawing, a square shape is possible. However, when a pad exceeding 200 pins is required, the width of the bonding pad needs to be reduced. Therefore, the shape of the pad 14 is necessarily elongated.

このことにより、接着面積が増加すると同時にクラックの発生箇所が内側になり、クラックの発生が抑制されることになる。

半導体装置を説明する第11の実施の形態
本実施の形態に係る半導体装置を図20および図21に示す。図20Aはその平面図であり、図20Bは半導体装置10Gを実装基板43に実装した際のA−A線に於ける断面図である。図21A〜図21Cは外部接続電極21の構造を示す。
As a result, the area where the crack is generated is located at the same time as the bonding area is increased, and the generation of the crack is suppressed.

Eleventh Embodiment for Describing Semiconductor Device FIGS. 20 and 21 show a semiconductor device according to this embodiment. FIG. 20A is a plan view, and FIG. 20B is a cross-sectional view taken along line AA when the semiconductor device 10G is mounted on the mounting board 43. 21A to 21C show the structure of the external connection electrode 21. FIG.

図21A、Bに示す如く、半導体装置10Jの特徴は、外部接続電極21の構造にある。問題となる点は、図21Cに示すように、半田延面に絶縁被膜26が当たり、くびれNKを形成しないことである。外部接続電極21がくびれNKを有さない構造であれば、図21A、図21Bの如き構造でも良い。   As shown in FIGS. 21A and 21B, a feature of the semiconductor device 10J lies in the structure of the external connection electrode 21. The problem is that, as shown in FIG. 21C, the insulating coating 26 hits the solder extending surface, so that no constriction NK is formed. If the external connection electrode 21 does not have the constriction NK, a structure as shown in FIGS. 21A and 21B may be used.

このくびれNKは応力が集中し易く、従ってクラックも発生しやすいことが判った。また、厚さが0.5mm以下の薄型パッケージでは、薄型故に半導体装置の構成材料に対して絶縁性樹脂の構成比率が少なく、極端ではあるが半導体素子16を直づけにした様なものである。半導体素子16の材料であるシリコンと、実装基板の熱膨張率は大きく異なるので、両者を接続する外部接続電極21に作用する応力は大きくなる。従って、全ての発明の実施の形態で半田延面はくびれの無いスムーズな曲面を有することが重要である。   It was found that stress was easily concentrated in the constricted NK, and cracks were easily generated. Further, in a thin package having a thickness of 0.5 mm or less, the composition ratio of the insulating resin to the constituent materials of the semiconductor device is small because of the thinness. . Since the thermal expansion coefficient of silicon, which is the material of the semiconductor element 16, and that of the mounting substrate are greatly different, the stress acting on the external connection electrode 21 that connects them is large. Therefore, it is important that the solder extending surface has a smooth curved surface without constriction in all the embodiments of the invention.

次に、ヒートサイクル試験の結果を図22を用いて説明する。先ず、ケース3とケース4の試験に用いた半導体装置の構造を説明する。   Next, the results of the heat cycle test will be described with reference to FIG. First, the structure of the semiconductor device used in the tests of Cases 3 and 4 will be described.

ケース3とケース4の両方の半導体装置の外部接続電極も、くびれを有しない構造である。両者の違いは、応力緩衝用の電極の構造にある。ケース3の半導体装置の応力緩衝用の電極は、外部接続電極と同じ大きさの電極が複数設けられている。ケース4の半導体装置の応力緩衝用の電極は、半導体素子と同程度の大きさである。   The external connection electrodes of both the case 3 and the case 4 of the semiconductor device also have no constriction. The difference between the two lies in the structure of the electrode for stress buffering. A plurality of electrodes having the same size as the external connection electrodes are provided as the stress buffering electrodes of the semiconductor device of the case 3. The size of the stress buffering electrode of the semiconductor device of Case 4 is about the same as that of the semiconductor element.

ケース3の場合は、現在試験中であるが、サイクル数が750回を超えても半田クラックは発生していない。   In case 3, the test is currently underway, but no solder cracks have occurred even if the number of cycles exceeds 750.

ケース4の場合は、サイクル数が1400回になった時点でもクラック発生率は0%である。つまり、サイクル数が1400回になっても半田電極にクラックが全く発生しないことになる。   In case 4, the crack occurrence rate is 0% even when the number of cycles reaches 1400. That is, even if the number of cycles reaches 1400, no crack occurs in the solder electrode.

次に、ケース1〜ケース4の構造の違いについて説明する。   Next, differences in the structures of Case 1 to Case 4 will be described.

ケース1とケース2の構造の違いは、応力緩衝用の電極の形状にある。ケース1の応力緩衝用の電極は、外部接続電極21と同じ大きさである。それに対して、ケース2の応力緩衝用の電極は、半導体素子とほぼ同じ大きさを有している。つまり、ケース2の応力緩衝用の電極の方がケース1のものよりも大きい。   The difference between the structures of Case 1 and Case 2 lies in the shape of the stress buffering electrode. The electrode for stress buffering of the case 1 has the same size as the external connection electrode 21. On the other hand, the stress buffering electrode of the case 2 has substantially the same size as the semiconductor element. That is, the case 2 electrode for stress buffering is larger than the case 1 electrode.

ケース1とケース3の構造の違いは、外部接続電極の形状にある。ケース1の外部接続電極は、円形で且つくびれを有する構造である。それに対して、ケース2の外部接続電極は、細長で且つくびれを有さない構造である。   The difference between the structures of Case 1 and Case 3 lies in the shape of the external connection electrode. The external connection electrode of the case 1 has a circular and constricted structure. On the other hand, the external connection electrode of the case 2 is elongated and has no constriction.

ケース2とケース4の構造の違いは、両者ともに半導体素子とほぼ同等の大きさの応力緩衝用の電極を有しているが、外部接続電極の形状にある。ケース2の外部接続電極は、円形で且つくびれを有する構造である。それに対して、ケース4の外部接続電極は、細長で且つくびれを有さない構造である。   The difference between the structures of Case 2 and Case 4 lies in the shape of the external connection electrodes, although both have stress buffering electrodes of substantially the same size as the semiconductor element. The external connection electrode of the case 2 has a circular and constricted structure. On the other hand, the external connection electrode of the case 4 is elongated and has no constriction.

このことから、応力緩衝用の電極の形状の特徴と、外部接続電極の形状の特徴の2つの特徴を組み合わせることにより半田クラックを防止できることが判る。つまり、応力緩衝用の電極の大きさを半導体素子と同じ程度の大きさとし、外部接続電極の形状を細長にし、且つくびれのない形状にすることである。   This indicates that solder cracks can be prevented by combining the two features of the shape of the stress buffering electrode and the shape of the external connection electrode. In other words, the size of the stress buffering electrode is about the same as the size of the semiconductor element, and the shape of the external connection electrode is elongated and has no constriction.

以上、説明したように、本発明の特徴は本来放熱用の電極として有効であった電極が、半田を介して実装基板にベタ付けで強固に固着されることで、外部接続電極のクラック防止に有効であることが判った。   As described above, the feature of the present invention is that the electrode which was originally effective as a heat-dissipating electrode is firmly fixed to the mounting board by soldering through solder, thereby preventing the external connection electrode from cracking. It proved to be effective.

また、外部接続電極をくびれを有さない構造にすることにより、外部接続電極の強度を向上させることができることが判った。   Further, it has been found that the strength of the external connection electrode can be improved by forming the external connection electrode without a constriction.

それにより、薄型パッケージの実装性の著しい向上を実現し、軽薄短小のパッケージの実用化に大きく寄与する。   As a result, remarkable improvement in the mountability of the thin package is realized, which greatly contributes to the practical use of a light, thin and small package.

なお、上記した全ての実施例では、半導体素子16と放熱用の電極15との接着手段として絶縁性接着手段17を用いた。しかし、この接着手段は絶縁性のものに限られない。半導体装置の裏面電極がショートしなければ、導電性の接着手段をもちいてもよい。   In all of the above-described embodiments, the insulating bonding means 17 was used as the bonding means between the semiconductor element 16 and the heat radiation electrode 15. However, this bonding means is not limited to an insulating one. As long as the back surface electrode of the semiconductor device is not short-circuited, a conductive bonding means may be used.

本発明の半導体モジュールを説明する図である。It is a figure explaining the semiconductor module of the present invention. 本発明の半導体装置を説明する図である。FIG. 3 illustrates a semiconductor device of the present invention. 本発明の半導体装置を説明する図である。FIG. 3 illustrates a semiconductor device of the present invention. 本発明の半導体装置の製造方法を説明する図である。FIG. 4 is a diagram illustrating a method for manufacturing a semiconductor device according to the present invention. 本発明の半導体装置の製造方法を説明する図である。FIG. 4 is a diagram illustrating a method for manufacturing a semiconductor device according to the present invention. 本発明の半導体装置の製造方法を説明する図である。FIG. 4 is a diagram illustrating a method for manufacturing a semiconductor device according to the present invention. 本発明の半導体装置の製造方法を説明する図である。FIG. 4 is a diagram illustrating a method for manufacturing a semiconductor device according to the present invention. 本発明の半導体装置の製造方法を説明する図である。FIG. 4 is a diagram illustrating a method for manufacturing a semiconductor device according to the present invention. 本発明の半導体装置を説明する図である。FIG. 3 illustrates a semiconductor device of the present invention. 導電パターンに形成される流れ防止膜を説明する図である。FIG. 3 is a diagram illustrating a flow prevention film formed on a conductive pattern. 本発明の半導体モジュールを説明する図である。It is a figure explaining the semiconductor module of the present invention. 本発明の半導体装置の製造方法を説明する図である。FIG. 4 is a diagram illustrating a method for manufacturing a semiconductor device according to the present invention. 本発明の半導体装置の製造方法を説明する図である。FIG. 4 is a diagram illustrating a method for manufacturing a semiconductor device according to the present invention. 本発明の半導体装置の製造方法を説明する図である。FIG. 4 is a diagram illustrating a method for manufacturing a semiconductor device according to the present invention. 本発明の半導体装置を説明する図である。FIG. 3 illustrates a semiconductor device of the present invention. 半導体素子とパッドの接続構造を説明する図である。FIG. 4 is a diagram illustrating a connection structure between a semiconductor element and a pad. 本発明の半導体装置を説明する図である。FIG. 3 illustrates a semiconductor device of the present invention. 本発明の半導体装置を説明する図である。FIG. 3 illustrates a semiconductor device of the present invention. 本発明の半導体装置を説明する図である。FIG. 3 illustrates a semiconductor device of the present invention. 本発明の半導体装置を説明する図である。FIG. 3 illustrates a semiconductor device of the present invention. 本発明の半導体装置を説明する図である。FIG. 3 illustrates a semiconductor device of the present invention. 本発明の半導体装置を用いたヒートサイクルの実験結果を説明する図である。FIG. 9 is a diagram illustrating experimental results of a heat cycle using the semiconductor device of the present invention. ハードディスクを説明する図である。FIG. 3 is a diagram illustrating a hard disk. 図23に採用される従来の半導体モジュールを説明する図である。FIG. 24 is a diagram illustrating a conventional semiconductor module employed in FIG. 23.

符号の説明Explanation of reference numerals

10 半導体装置
11 第1の支持部材
12 第1の開口部
14 パッド
16 半導体素子
23 金属板
24 第2の支持部材
56 第2の開口部
10 Semiconductor device
11 First support member
12 First opening
14 pads
16 Semiconductor elements
23 Metal plate
24 Second support member
56 Second opening

Claims (5)

半導体素子のボンディング電極と対応して設けられたボンディングパッドと、
前記ボンディングパッドの裏面に設けられた外部接続電極と、
前記半導体素子の配置領域に設けられたパッドと、
前記パッドの裏面に設けられた応力緩衝用の外部接続電極と、
前記パッド上に設けられた接着手段と、前記接着手段に固着され、前記ボンディングパッドと電気的に接続された前記半導体素子と、
前記パッドの裏面、前記外部接続電極の裏面および前記接着手段の裏面を露出して一体化するように前記半導体素子を封止する絶縁性樹脂とを有し、
前記応力緩衝用の外部接続電極は、前記外部接続電極より充分に大きく形成され、前記絶縁性樹脂の熱膨張による応力が、前記外部接続電極に緩衝して伝わることを特徴とした半導体装置。
A bonding pad provided corresponding to the bonding electrode of the semiconductor element;
An external connection electrode provided on the back surface of the bonding pad,
A pad provided in an arrangement region of the semiconductor element;
An external connection electrode for stress buffering provided on the back surface of the pad,
Bonding means provided on the pad, the semiconductor element fixed to the bonding means, and electrically connected to the bonding pad,
An insulating resin that seals the semiconductor element so as to expose and integrate the back surface of the pad, the back surface of the external connection electrode, and the back surface of the bonding unit,
The semiconductor device, wherein the external connection electrode for stress buffering is formed sufficiently larger than the external connection electrode, and a stress due to thermal expansion of the insulating resin is transmitted to the external connection electrode by buffering.
前記パッドおよび前記応力緩衝用の外部接続電極は、4つに分割されることを特徴とする請求項1に記載された半導体装置。   2. The semiconductor device according to claim 1, wherein the pad and the external connection electrode for stress buffering are divided into four. 半導体素子のボンディング電極と対応して設けられたボンディングパッドと、
前記ボンディングパッドの裏面に設けられた外部接続電極と、
前記半導体素子の配置領域に設けられたパッドと、
前記パッド上に設けられた接着手段と、
前記接着手段に固着され、前記ボンディングパッドと電気的に接続された前記半導体素子と、
前記パッドの裏面、前記外部接続電極の裏面および前記接着手段の裏面を露出して一体化するように前記半導体素子を封止する絶縁性樹脂とを有し、
前記外部接続電極は細長に形成されることを特徴とした半導体装置。
A bonding pad provided corresponding to the bonding electrode of the semiconductor element;
An external connection electrode provided on the back surface of the bonding pad,
A pad provided in an arrangement region of the semiconductor element;
Bonding means provided on the pad,
The semiconductor element fixed to the bonding means and electrically connected to the bonding pad;
An insulating resin that seals the semiconductor element so as to expose and integrate the back surface of the pad, the back surface of the external connection electrode, and the back surface of the bonding unit,
The semiconductor device, wherein the external connection electrode is formed to be elongated.
半導体素子のボンディング電極と対応して設けられたボンディングパッドと、
前記ボンディングパッドの裏面に設けられた外部接続電極と、
前記半導体素子の配置領域に設けられたパッドと、
前記パッド上に設けられた接着手段と、
前記接着手段に固着され、前記ボンディングパッドと電気的に接続された前記半導体素子と、
前記パッドの裏面、前記外部接続電極の裏面および前記接着手段の裏面を露出して一体化するように前記半導体素子を封止する絶縁性樹脂とを有し、
前記外部接続電極の側面が同一の曲面を有することを特徴とする半導体装置。
A bonding pad provided corresponding to the bonding electrode of the semiconductor element;
An external connection electrode provided on the back surface of the bonding pad,
A pad provided in an arrangement region of the semiconductor element;
Bonding means provided on the pad,
The semiconductor element fixed to the bonding means and electrically connected to the bonding pad;
An insulating resin that seals the semiconductor element so as to expose and integrate the back surface of the pad, the back surface of the external connection electrode, and the back surface of the bonding unit,
A semiconductor device, wherein a side surface of the external connection electrode has the same curved surface.
前記外部接続電極は半田電極であることを特徴とする請求項1から請求項4のいずれかに記載の半導体装置。   The semiconductor device according to claim 1, wherein the external connection electrode is a solder electrode.
JP2004059266A 2000-10-05 2004-03-03 Semiconductor device Pending JP2004158894A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004059266A JP2004158894A (en) 2000-10-05 2004-03-03 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000306669 2000-10-05
JP2004059266A JP2004158894A (en) 2000-10-05 2004-03-03 Semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001240542A Division JP3706558B2 (en) 2000-10-05 2001-08-08 Semiconductor device and semiconductor module

Publications (1)

Publication Number Publication Date
JP2004158894A true JP2004158894A (en) 2004-06-03

Family

ID=32827319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004059266A Pending JP2004158894A (en) 2000-10-05 2004-03-03 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2004158894A (en)

Similar Documents

Publication Publication Date Title
JP3653460B2 (en) Semiconductor module and manufacturing method thereof
KR100404407B1 (en) Semiconductor device and semiconductor module
JP2002026233A (en) Semiconductor device and manufacturing method therefor
US6501162B2 (en) Semiconductor device, semiconductor module and hard disk
JP3634735B2 (en) Semiconductor device and semiconductor module
KR100433438B1 (en) Semiconductor device and semiconductor module
JP2002083903A (en) Semiconductor device and its manufacturing method
JP2002118202A (en) Heat dissipation substrate and semiconductor module
JP3759572B2 (en) Semiconductor device
JP2002158315A (en) Semiconductor device and its manufacturing method
JP3706558B2 (en) Semiconductor device and semiconductor module
JP2004158894A (en) Semiconductor device
JP4856821B2 (en) Semiconductor device
JP2002184897A (en) Semiconductor device and semiconductor module
JP2001068603A (en) Semiconductor device and its manufacture
JP4439459B2 (en) Semiconductor device
JP2002083890A (en) Semiconductor module
JP2005101659A (en) Disk module
JPH0837204A (en) Semiconductor device and method of manufacturing semiconductor device