JP2004158485A - 圧接型半導体装置 - Google Patents
圧接型半導体装置 Download PDFInfo
- Publication number
- JP2004158485A JP2004158485A JP2002319906A JP2002319906A JP2004158485A JP 2004158485 A JP2004158485 A JP 2004158485A JP 2002319906 A JP2002319906 A JP 2002319906A JP 2002319906 A JP2002319906 A JP 2002319906A JP 2004158485 A JP2004158485 A JP 2004158485A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- stacked
- cooling
- semiconductor element
- laminates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】積層される複数の半導体素子同士および整流素子同士を、確実に圧接させるとともに、コンパクトな構成でかつ放熱性の向上を図ることを可能にする。
【解決手段】圧接型半導体装置１０は、半導体素子積層体１４ａ〜１４ｃおよび整流素子積層体１８ａ〜１８ｃの積層方向両端に配置され、冷却媒体を介して前記半導体素子積層体１４ａ〜１４ｃおよび前記整流素子積層体１８ａ〜１８ｃを冷却するための第１および第２冷却機構２２、２４と、前記第１冷却機構２２に積層され、該半導体素子積層体１４ａ〜１４ｃおよび該整流素子積層体１８ａ〜１８ｃに対してそれぞれ積層方向に均等な荷重を付与するための加圧機構２６とを備える。
【選択図】図１
【解決手段】圧接型半導体装置１０は、半導体素子積層体１４ａ〜１４ｃおよび整流素子積層体１８ａ〜１８ｃの積層方向両端に配置され、冷却媒体を介して前記半導体素子積層体１４ａ〜１４ｃおよび前記整流素子積層体１８ａ〜１８ｃを冷却するための第１および第２冷却機構２２、２４と、前記第１冷却機構２２に積層され、該半導体素子積層体１４ａ〜１４ｃおよび該整流素子積層体１８ａ〜１８ｃに対してそれぞれ積層方向に均等な荷重を付与するための加圧機構２６とを備える。
【選択図】図１
Description
【０００１】
【発明の属する技術分野】
本発明は、複数の半導体素子を積層した半導体素子積層体と、複数の整流素子を積層した整流素子積層体とが、それぞれ複数配置されるとともに、積層方向に加圧保持される圧接型半導体装置に関する。
【０００２】
【従来の技術】
一般的に、複数のパワー用半導体素子および整流素子を用いた大電力用半導体装置が採用されている。この種の大電力用半導体装置として、例えば、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）モジュールが知られている。
【０００３】
上記のＩＧＢＴモジュールでは、通常、絶縁基板の上に各素子（パワー用半導体素子および整流素子）を複数配置するとともに、各接続端子をワイヤボンディングによって接続し、導通させるように構成されている。ところが、大電力化に伴って、配線抵抗や内部インダクタンスの影響が顕著になるとともに、発熱量が増大してしまい、熱対策が必要となっている。
【０００４】
そこで、例えば、特許文献１に開示されているように、少なくとも３つ以上の互いに相重なった電力端子を有し、前記電力端子のうちの所定の２つの電力端子間に、少なくとも１つの半導体チップが挟まれる形で電気的に接続されている半導体装置が採用されている。
【０００５】
これにより、ワイヤボンディング等の配線金属に起因する配線抵抗および自己インダクタンスを低減し、さらに熱放散を良好にした大電力用半導体装置を提供することができる、としている。
【０００６】
【特許文献１】
特開２００２−２６２５１号公報（段落［０００４］、［０００５］、図１）
【０００７】
【発明が解決しようとする課題】
しかしながら、上記の特許文献１では、単に所定の２つの電力端子間に少なくとも１つの半導体チップが挟まれるだけであり、前記電力端子と前記半導体チップとを確実に圧接させることができない。従って、電力端子と半導体チップとは、所望の圧接状態を維持することができず、熱抵抗や電気抵抗が増加して安定した素子特性が得られないという問題が指摘されている。
【０００８】
しかも、特許文献１では、外部電力端子および中継電力端子が放熱板として機能しているが、大電力化を図る際にこの種の構成では十分に対応することができない。このため、特に大電力化による熱影響を良好に抑止することができず、所望の素子特性を得ることが困難になるという問題がある。
【０００９】
本発明はこの種の問題を解決するものであり、積層される複数の半導体素子同士および整流素子同士を、確実に圧接させるとともに、コンパクトな構成でかつ放熱性に優れる圧接型半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明に係る圧接型半導体装置では、複数の半導体素子を積層した半導体素子積層体および複数の整流素子を積層した整流素子積層体の積層方向両端に、絶縁材を介装して第１および第２冷却機構が設けられている。第１および第２冷却機構は、冷却媒体を供給して半導体素子積層体および整流素子積層体を積層方向両側から強制的かつ確実に放熱させることができ、放熱性が向上して大電力化による熱影響を良好に抑止することが可能になる。
【００１１】
しかも、少なくとも積層方向一端には、複数配置された各半導体素子積層体および各整流素子積層体に対し、それぞれ積層方向に均等な荷重を付与するための加圧機構が設けられている。このため、半導体素子同士および整流素子同士の圧接状態を良好に維持することができ、大電力化による熱影響を良好に抑止することが可能になる。これにより、半導体素子および整流素子は、熱抵抗や電気抵抗が有効に減少して安定した素子特性が得られ、コンパクトな構成で、大電力化が確実に図られる。
【００１２】
また、加圧機構は、複数配置された各半導体素子積層体および各整流素子積層体に対応して設けられる複数の加圧部と、前記複数の加圧部を一体的に連通して加圧媒体を封入する空間部とを備えている。従って、加圧部および空間部に加圧媒体を封入することにより、各加圧部には、パスカルの原理で前記加圧媒体を介して均等荷重が付与される。このため、簡単な構成で、各半導体素子積層体および各整流素子積層体に均等な荷重を確実に付与することが可能になり、半導体素子間および整流素子間の熱抵抗や電気抵抗を良好に削減することができる。
【００１３】
さらに、加圧機構は、加圧部と各半導体素子積層体および各整流素子積層体との圧接部位に対応して複数の偏荷重吸収部を設けている。これにより、積層方向の寸法誤差等に起因して半導体素子積層体および整流素子積層体に偏荷重が作用する際、偏荷重吸収部が前記偏荷重を良好に吸収する。従って、半導体素子積層体および整流素子積層体に対し、積層方向に均等な荷重を確実に付与することが可能になる。
【００１４】
【発明の実施の形態】
図１は、本実施形態に係る圧接型半導体装置１０の要部概略斜視説明図であり、図２は、前記圧接型半導体装置１０の一部断面側面図であり、図３は、前記圧接型半導体装置１０のモジュール回路図である。
【００１５】
圧接型半導体装置１０は、ＩＧＢＴモジュールを構成しており、複数、例えば、それぞれ２つのＩＧＢＴ（半導体素子）１２ａ、１２ｂを積層した半導体素子積層体１４ａ、１４ｂおよび１４ｃと、複数、例えば、それぞれ２つのダイオード（整流素子）１６ａ、１６ｂを積層した整流素子積層体１８ａ、１８ｂおよび１８ｃとを備える。
【００１６】
半導体素子積層体１４ａ〜１４ｃおよび整流素子積層体１８ａ〜１８ｃの積層方向（矢印Ａ方向）両端には、絶縁材（Ｓｉ３Ｎ４板やＡｌＮ板）２０ａ、２０ｂを介装して第１冷却機構２２と第２冷却機構２４とが配置される。第１冷却機構２２には、複数配置された各半導体素子積層体１４ａ〜１４ｃおよび各整流素子積層体１８ａ〜１８ｃに対し、それぞれ積層方向に均等な荷重を付与するための加圧機構２６が設けられる。
【００１７】
半導体素子積層体１４ａ〜１４ｃおよび整流素子積層体１８ａ〜１８ｃは、基本的には、図３に示すように構成される。半導体素子積層体１４ａ〜１４ｃでは、ＩＧＢＴ１２ａ、１２ｂが矢印Ａ方向（鉛直方向）に積層されており、前記ＩＧＢＴ１２ａ、１２ｂは、コレクタ２８、エミッタ３０およびゲート３２を備える。ＩＧＢＴ１２ａ、１２ｂは、エミッタ３０を上方にして積層され、ダイオード１６ａ、１６ｂは、アノードを上方にして積層される。
【００１８】
各ＩＧＢＴ１２ａのコレクタ２８と各ダイオード１６ａのカソードとは、第１板状導電部材３４に電気的に接続されるとともに、各ＩＧＢＴ１２ｂのエミッタ３０と各ダイオード１６ｂのアノードとは、第２板状導電部材３６を介して電気的に接続される。矢印Ｂ方向に３列に配置される各ＩＧＢＴ１２ａ、１２ｂ間と、各ダイオード１６ａ、１６ｂ間とには、第３板状導電部材３８ａ、３８ｂおよび３８ｃが電気的に接続される。第３板状導電部材３８ａ〜３８ｃは、例えば、図示しないモータの三相配線（Ｕ、ＶおよびＷ）に接続される。
【００１９】
図２および図４に示すように、ＩＧＢＴ１２ａ、１２ｂの下面（コレクタ面）には、導電性緩衝部材、例えば、モリブデン板４０ａが配置される一方、前記ＩＧＢＴ１２ａ、１２ｂの上面（エミッタ面）には、モリブデン板４０ｂが配置される。同様に、ダイオード１６ａ、１６ｂの下面（カソード側）には、モリブデン板４２ａが配置されるとともに、前記ダイオード１６ａ、１６ｂの上面（アノード側）には、モリブデン板４２ｂが配置される。
【００２０】
モリブデン板４０ａ、４２ａ、４０ｂ、４２ｂは、シリコンで形成された半導体と同一の熱膨張係数を有しており、ＩＧＢＴ１２ａ、１２ｂおよびダイオード１６ａ、１６ｂにクラックが発生することを防止する機能を有する。ＩＧＢＴ１２ａ、１２ｂおよびダイオード１６ａ、１６ｂには、沿面距離や空間距離を得るための絶縁材４４が設けられている。
【００２１】
図４に示すように、第１板状導電部材３４は、矢印Ｂ方向に配置されて各ＩＧＢＴ１２ａのコレクタ面が載置され、前記ＩＧＢＴ１２ａと同一形状の積層部４６ａ、４６ｂおよび４６ｃと、矢印Ｂ方向に配置されて各ダイオード１６ａのカソード面が載置され、前記ダイオード１６ａと同一形状の積層部４８ａ、４８ｂおよび４８ｃと、前記積層部４６ａに矢印Ｂ方向に併設される第１外部電力端子５０とを備える。
【００２２】
積層部４６ａと第１外部電力端子５０、前記積層部４６ａと積層部４６ｂおよび前記積層部４６ｂと積層部４６ｃとは、例えば、Ｓ字状に湾曲する湾曲形状（または屈曲形状）の連結部５２を介して連結される。積層部４６ａと４８ａ、積層部４６ｂと４８ｂおよび積層部４６ｃと４８ｃとは、同様に湾曲形状乃至屈曲形状の連結部５４を介して連結される。
【００２３】
第２板状導電部材３６は、上記の第１板状導電部材３４と同様に構成されており、同一の構成要素には同一の参照符号を付して、その詳細な説明は省略する。この第２板状導電部材３６は、第１外部電力端子５０に対応して第２外部電力端子５６を備える。
【００２４】
第３板状導電部材３８ａ〜３８ｃは、ＩＧＢＴ１２ａ、１２ｂ間に介装されて前記ＩＧＢＴ１２ａ、１２ｂと同一形状の積層部５８と、ダイオード１６ａ、１６ｂ間に介装されて前記ダイオード１６ａ、１６ｂと同一形状の積層部６０と、第３外部電力端子６２とを備える。積層部５８と積層部６０との間および前記積層部６０と第３外部電力端子６２との間は、湾曲形状乃至屈曲形状の連結部６４を介して連結される。
【００２５】
図２に示すように、第２冷却機構２４は、銅材製の本体部６６を備える。この本体部６６内には、各ＩＧＢＴ１２ａおよび各ダイオード１６ａの圧接部位に沿って冷却媒体（例えば、冷却水）を通流させるための冷却通路（スプライン孔部）６８が形成される。この本体部６６の底面側には、ＳＵＳ製の蓋部材７０が配置される。
【００２６】
第１冷却機構２２は、図５に示すように、銅材製の本体部７２を備える。この本体部７２には、半導体素子積層体１４ａ〜１４ｃおよび整流素子積層体１８ａ〜１８ｃとの接触部位（圧接部位）に対応して矩形状の開口部７４が矢印Ａ方向に貫通形成される。本体部７２内には、この本体部７２の矢印Ｂ方向一端面に設けられたポート７６ａ、７６ｂに連通し、各開口部７４に連通する略Ｕ字状の冷却通路７８が形成される。ポート７６ａおよび７６ｂは、冷却媒体の入口および出口を構成している。
【００２７】
各開口部７４には、各半導体素子積層体１４ａ〜１４ｃおよび各整流素子積層体１８ａ〜１８ｃに偏荷重が作用することを阻止するために、複数（６つ）の偏荷重吸収部８０が所定角度傾動（揺動）可能に収容される。偏荷重吸収部８０は、略立方体形状を有するとともに、冷却通路７８に連通して冷却媒体を通流させるためのスプライン孔部８２を設ける。なお、冷却通路７８の屈曲部に対応して配置される２つの偏荷重吸収部８０には、スプライン孔部８２と、このスプライン孔部８２に直交するスプライン孔部８２ａとが形成される。
【００２８】
本体部７２の上下両面に蓋部材８６が取り付けられることにより、冷却通路７８および開口部７４が閉塞されて冷却媒体の漏れを阻止している。蓋部材８６は、変形可能でかつ熱伝導性に優れる部材（例えば、リン青銅の薄板）で構成されており、偏荷重吸収部８０の下部８０ａが下側の蓋部材８６を変形可能に構成している。
【００２９】
加圧機構２６は、図６に示すように、板状の本体部９０を備える。この本体部９０には、半導体素子積層体１４ａ〜１４ｃおよび整流素子積層体１８ａ〜１８ｃとの圧接部位に対応した形状（矩形状）の加圧部９２が形成される。
【００３０】
この加圧部９２の底面は、相当に肉薄な変形部９４を構成している（例えば、切削による薄肉形成、または薄板の接合による形成）。本体部９０の上面には、各加圧部９２を連通する略Ｕ字状の溝部９６が形成されるとともに、矢印Ｂ１方向先端側の加圧部９２は、前記本体部９０の側面に形成されたポート９８ａ、９８ｂに連通している。本体部９０の上面には、各加圧部９２および溝部９６を囲繞してガスケット用溝部１００ａ、１０２ａが形成される。ガスケット用溝部１００ａ、１０２ａには、ガスケット１００、１０２が配置され、前記ガスケット１００、１０２に積層して蓋部材１０４が配置される。
【００３１】
ポート９８ａまたは９８ｂからは、耐熱性の液状加圧媒体（例えば、圧油）が供給され、前記ポート９８ａ、９８ｂが、例えば、図示しない盲栓により閉塞されることによって、各加圧部９２および溝部９６に前記液状加圧媒体が封入される。本体部９０および蓋部材１０４は、例えば、ＳＵＳ材で形成される。
【００３２】
図１に示すように、第１冷却機構２２、第２冷却機構２４および加圧機構２６には、矢印Ａ方向に貫通して複数のロッド挿入用孔部１０６が形成される。このロッド挿入用孔部１０６は、各半導体素子積層体１４ａ〜１４ｃおよび各整流素子積層体１８ａ〜１８ｃを避ける位置に設定されており、各ロッド挿入用孔部１０６に締め付け用ロッド１０８が挿入される。各締め付け用ロッド１０８の先端にナット１１０が螺合することにより、圧接型半導体装置１０全体には、矢印Ａ方向に所定の締め付け荷重が付与される。
【００３３】
このように構成される圧接型半導体装置１０の動作について、以下に説明する。
【００３４】
まず、圧接型半導体装置１０を組み付ける作業について説明する。図４に示すように、第１板状導電部材３４の積層部４６ａ〜４６ｃの上面には、ＩＧＢＴ１２ａのコレクタ２８側が載置され、前記第１板状導電部材３４の積層部４８ａ〜４８ｃの上面には、ダイオード１６ａのカソード側が同様に位置決めされて載置される。
【００３５】
矢印Ｂ方向に３列に配列された各ＩＧＢＴ１２ａと各ダイオード１６ａとは、第３板状導電部材３８ａ〜３８ｃを介して接続される。具体的には、矢印Ｂ１方向先端に配置されるＩＧＢＴ１２ａのエミッタ３０側が、第３板状導電部材３８ａの積層部５８の下面に接続されるとともに、ダイオード１６ａのアノード側が積層部６０の下面に接続される。同様に、中央列および矢印Ｂ１方向後端に配置される各ＩＧＢＴ１２ａのエミッタ３０側および各ダイオード１６ａのアノード側は、第３板状導電部材３８ｂ、３８ｃの積層部５８、６０の下面に、それぞれ接続される。
【００３６】
各第３板状導電部材３８ａ〜３８ｃの各積層部５８、６０の上面には、前記下層の組み立てと同様に、各ＩＧＢＴ１２ｂのコレクタ２８側と各ダイオード１６ｂのカソード側とが接合される。さらに、矢印Ｂ方向に配列される各ＩＧＢＴ１２ｂのエミッタ３０側が第２板状導電部材３６の積層部４６ａ〜４６ｃの下面に接合される一方、矢印Ｂ方向に配列される各ダイオード１６ｂのアノード側が前記第２板状導電部材３６の積層部４８ａ〜４８ｃの下面に接合される。
【００３７】
これにより、図１に示すように、矢印Ａ方向に積層された半導体素子積層体１４ａ〜１４ｃおよび整流素子積層体１８ａ〜１８ｃが、それぞれ矢印Ｂ方向に３列に配列されて固定される。
【００３８】
次いで、半導体素子積層体１４ａ〜１４ｃおよび整流素子積層体１８ａ〜１８ｃの上方には、絶縁材２０ｂを介装して第１冷却機構２２と加圧機構２６とが配置される。
【００３９】
そこで、第２冷却機構２４、第１冷却機構２２および加圧機構２６に矢印Ａ方向に貫通して形成される複数のロッド挿入用孔部１０６に締め付け用ロッド１０８が挿入され、前記締め付け用ロッド１０８の先端には、前記加圧機構２６側からナット１１０が螺着される。なお、底面の蓋部材７０に予めねじ孔を形成しておき、このねじ孔に締め付け用ロッド１０８の先端を螺着してもよい。
【００４０】
その際、第１冷却機構２２および加圧機構２６と第２冷却機構２４との間には、図示しない締め付け機構を介して所定の締め付け荷重が付与されている。このため、各締め付け用ロッド１０８にナット１１０を螺着することによって、半導体素子積層体１４ａ〜１４ｃおよび整流素子積層体１８ａ〜１８ｃには、矢印Ａ方向に所定の締め付け荷重が付与される。
【００４１】
このように構成される圧接型半導体装置１０では、第３板状導電部材３８ａ〜３８ｃが、例えば、図示しない電気自動車やハイブリッドカーのモータに三相配線（Ｕ、ＶおよびＷ）されて運転が行われる。
【００４２】
この場合、本実施形態では、半導体素子積層体１４ａ〜１４ｃおよび整流素子積層体１８ａ〜１８ｃの積層方向両端に、絶縁材２０ａ、２０ｂを介装して第１および第２冷却機構２２、２４が設けられている。第１冷却機構２２は、図５に示すように、本体部７２内に略Ｕ字状の冷却通路７８が形成されるとともに、半導体素子積層体１４ａ〜１４ｃおよび整流素子積層体１８ａ〜１８ｃに対応して配置されている偏荷重吸収部８０には、前記冷却通路７８に連通するスプライン孔部８２（および８２ａ）が形成されている。一方、第２冷却機構２４には、図２に示すように、半導体素子積層体１４ａ〜１４ｃおよび整流素子積層体１８ａ〜１８ｃに沿って冷却通路６８が形成されている。
【００４３】
このため、冷却通路６８、７８に冷却媒体が供給されることにより、半導体素子積層体１４ａ〜１４ｃおよび整流素子積層体１８ａ〜１８ｃは、この冷却媒体を介して強制的かつ確実に冷却され、特に大電力化による熱影響を良好に阻止することができる。従って、放熱性が有効に向上し、電流容量の増大を図ることが可能になるという効果が得られる。
【００４４】
しかも、第１冷却機構２２に積層して、加圧機構２６が設けられている。この加圧機構２６は、図６に示すように、半導体素子積層体１４ａ〜１４ｃおよび整流素子積層体１８ａ〜１８ｃに対応して設けられる複数の加圧部９２と、前記複数の加圧部９２を一体的に連通して加圧媒体を封入する溝部（空間部）９６とを備えている。これにより、加圧部９２および溝部９６に加圧媒体を封入することによって、各加圧部９２には、パスカルの原理で前記加圧媒体を介して均等な荷重が付与される。
【００４５】
従って、図７に示すように、各加圧部９２に対応して積層されている半導体素子積層体１４ａ〜１４ｃおよび整流素子積層体１８ａ〜１８ｃに対し、それぞれ積層方向（矢印Ａ方向）に均等な荷重を付与することが可能になる。このため、ＩＧＢＴ１２ａ、１２ｂ同士およびダイオード１６ａ、１６ｂ同士の圧接状態を良好に維持することができる。
【００４６】
これにより、大電力化による熱影響を抑止するとともに、ＩＧＢＴ１２ａ、１２ｂおよびダイオード１６ａ、１６ｂは、熱抵抗や電気抵抗が有効に減少して安定した素子特性が得られ、コンパクトな構成で、大電力化が確実に図られるという利点が得られる。
【００４７】
さらに、第１冷却機構２２には、各加圧部９２と半導体素子積層体１４ａ〜１４ｃおよび整流素子積層体１８ａ〜１８ｃとの圧接部位に対応して、複数の偏荷重吸収部８０が設けられている。このため、積層方向の寸法誤差等に起因して、半導体素子積層体１４ａ〜１４ｃおよび整流素子積層体１８ａ〜１８ｃに偏荷重が作用する際、各偏荷重吸収部８０が開口部７４内で傾動（揺動）して前記偏荷重を良好に吸収することが可能になる（図７参照）。従って、半導体素子積層体１４ａ〜１４ｃおよび整流素子積層体１８ａ〜１８ｃに対し、積層方向に均等な荷重を確実に付与することができる。
【００４８】
このように、本実施形態では、半導体素子積層体１４ａ〜１４ｃおよび整流素子積層体１８ａ〜１８ｃの両面から第１および第２冷却機構２２、２４を介して放熱が行われるため、全体としての放熱性が有効に向上する。しかも、それぞれの接合面が全て圧接で構成されるため、ダイボンディングやワイヤボンディング等による構成に比べて、設備が簡素化するとともに破壊等のおそれがなく、信頼性が有効に向上する。さらにまた、配線部が大幅に削減されるため、内部インダクタンスが小さくなり、高温化での使用が容易に図られて電流容量の増大が可能になる等の効果が得られる。
【００４９】
【発明の効果】
本発明に係る圧接型半導体装置では、第１および第２冷却機構が、冷却媒体を供給して半導体素子積層体および整流素子積層体を積層方向両側から強制的かつ確実に放熱させることができ、大電力化による熱影響を良好に抑止することができる。
【００５０】
しかも、加圧機構の作用下に、複数配置された各半導体素子積層体および各整流素子積層体に対し、それぞれ積層方向に均等な荷重を付与することが可能になる。このため、半導体素子同士および整流素子同士の圧接状態を良好に維持することができ、半導体素子および整流素子は、熱抵抗や電気抵抗が有効に減少して安定した素子特性が得られる。これにより、コンパクトな構成で、大電力化が確実に図られる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る圧接型半導体装置の要部概略斜視説明図である。
【図２】前記圧接型半導体装置の一部断面側面図である。
【図３】前記圧接型半導体装置のモジュール回路図である。
【図４】前記圧接型半導体装置の要部分解斜視図である。
【図５】前記圧接型半導体装置を構成する第１冷却機構の分解斜視説明図である。
【図６】前記圧接型半導体装置を構成する加圧機構の分解斜視説明図である。
【図７】前記第１冷却機構および前記加圧機構の一部動作説明図である。
【符号の説明】
１０…圧接型半導体装置 １２ａ、１２ｂ…ＩＧＢＴ
１４ａ〜１４ｃ…半導体素子積層体 １６ａ、１６ｂ…ダイオード
１８ａ〜１８ｃ…整流素子積層体 ２０ａ、２０ｂ、４４…絶縁材
２２、２４…冷却機構 ２６…加圧機構
２８…コレクタ ３０…エミッタ
３２…ゲート
３４、３６、３８ａ〜３８ｃ…板状導電部材
４６ａ〜４６ｃ、４８ａ〜４８ｃ、５８、６０…積層部
５０、５６、６２…外部電力端子 ５２、５４、６４…連結部
６６、７２、９０…本体部 ６８、７８…冷却通路
７０、８６、１０４…蓋部材 ７４…開口部
８０…偏荷重吸収部 ８２、８２ａ…スプライン孔部
９２…加圧部 ９６…溝部
１０８…締め付け用ロッド
【発明の属する技術分野】
本発明は、複数の半導体素子を積層した半導体素子積層体と、複数の整流素子を積層した整流素子積層体とが、それぞれ複数配置されるとともに、積層方向に加圧保持される圧接型半導体装置に関する。
【０００２】
【従来の技術】
一般的に、複数のパワー用半導体素子および整流素子を用いた大電力用半導体装置が採用されている。この種の大電力用半導体装置として、例えば、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）モジュールが知られている。
【０００３】
上記のＩＧＢＴモジュールでは、通常、絶縁基板の上に各素子（パワー用半導体素子および整流素子）を複数配置するとともに、各接続端子をワイヤボンディングによって接続し、導通させるように構成されている。ところが、大電力化に伴って、配線抵抗や内部インダクタンスの影響が顕著になるとともに、発熱量が増大してしまい、熱対策が必要となっている。
【０００４】
そこで、例えば、特許文献１に開示されているように、少なくとも３つ以上の互いに相重なった電力端子を有し、前記電力端子のうちの所定の２つの電力端子間に、少なくとも１つの半導体チップが挟まれる形で電気的に接続されている半導体装置が採用されている。
【０００５】
これにより、ワイヤボンディング等の配線金属に起因する配線抵抗および自己インダクタンスを低減し、さらに熱放散を良好にした大電力用半導体装置を提供することができる、としている。
【０００６】
【特許文献１】
特開２００２−２６２５１号公報（段落［０００４］、［０００５］、図１）
【０００７】
【発明が解決しようとする課題】
しかしながら、上記の特許文献１では、単に所定の２つの電力端子間に少なくとも１つの半導体チップが挟まれるだけであり、前記電力端子と前記半導体チップとを確実に圧接させることができない。従って、電力端子と半導体チップとは、所望の圧接状態を維持することができず、熱抵抗や電気抵抗が増加して安定した素子特性が得られないという問題が指摘されている。
【０００８】
しかも、特許文献１では、外部電力端子および中継電力端子が放熱板として機能しているが、大電力化を図る際にこの種の構成では十分に対応することができない。このため、特に大電力化による熱影響を良好に抑止することができず、所望の素子特性を得ることが困難になるという問題がある。
【０００９】
本発明はこの種の問題を解決するものであり、積層される複数の半導体素子同士および整流素子同士を、確実に圧接させるとともに、コンパクトな構成でかつ放熱性に優れる圧接型半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明に係る圧接型半導体装置では、複数の半導体素子を積層した半導体素子積層体および複数の整流素子を積層した整流素子積層体の積層方向両端に、絶縁材を介装して第１および第２冷却機構が設けられている。第１および第２冷却機構は、冷却媒体を供給して半導体素子積層体および整流素子積層体を積層方向両側から強制的かつ確実に放熱させることができ、放熱性が向上して大電力化による熱影響を良好に抑止することが可能になる。
【００１１】
しかも、少なくとも積層方向一端には、複数配置された各半導体素子積層体および各整流素子積層体に対し、それぞれ積層方向に均等な荷重を付与するための加圧機構が設けられている。このため、半導体素子同士および整流素子同士の圧接状態を良好に維持することができ、大電力化による熱影響を良好に抑止することが可能になる。これにより、半導体素子および整流素子は、熱抵抗や電気抵抗が有効に減少して安定した素子特性が得られ、コンパクトな構成で、大電力化が確実に図られる。
【００１２】
また、加圧機構は、複数配置された各半導体素子積層体および各整流素子積層体に対応して設けられる複数の加圧部と、前記複数の加圧部を一体的に連通して加圧媒体を封入する空間部とを備えている。従って、加圧部および空間部に加圧媒体を封入することにより、各加圧部には、パスカルの原理で前記加圧媒体を介して均等荷重が付与される。このため、簡単な構成で、各半導体素子積層体および各整流素子積層体に均等な荷重を確実に付与することが可能になり、半導体素子間および整流素子間の熱抵抗や電気抵抗を良好に削減することができる。
【００１３】
さらに、加圧機構は、加圧部と各半導体素子積層体および各整流素子積層体との圧接部位に対応して複数の偏荷重吸収部を設けている。これにより、積層方向の寸法誤差等に起因して半導体素子積層体および整流素子積層体に偏荷重が作用する際、偏荷重吸収部が前記偏荷重を良好に吸収する。従って、半導体素子積層体および整流素子積層体に対し、積層方向に均等な荷重を確実に付与することが可能になる。
【００１４】
【発明の実施の形態】
図１は、本実施形態に係る圧接型半導体装置１０の要部概略斜視説明図であり、図２は、前記圧接型半導体装置１０の一部断面側面図であり、図３は、前記圧接型半導体装置１０のモジュール回路図である。
【００１５】
圧接型半導体装置１０は、ＩＧＢＴモジュールを構成しており、複数、例えば、それぞれ２つのＩＧＢＴ（半導体素子）１２ａ、１２ｂを積層した半導体素子積層体１４ａ、１４ｂおよび１４ｃと、複数、例えば、それぞれ２つのダイオード（整流素子）１６ａ、１６ｂを積層した整流素子積層体１８ａ、１８ｂおよび１８ｃとを備える。
【００１６】
半導体素子積層体１４ａ〜１４ｃおよび整流素子積層体１８ａ〜１８ｃの積層方向（矢印Ａ方向）両端には、絶縁材（Ｓｉ３Ｎ４板やＡｌＮ板）２０ａ、２０ｂを介装して第１冷却機構２２と第２冷却機構２４とが配置される。第１冷却機構２２には、複数配置された各半導体素子積層体１４ａ〜１４ｃおよび各整流素子積層体１８ａ〜１８ｃに対し、それぞれ積層方向に均等な荷重を付与するための加圧機構２６が設けられる。
【００１７】
半導体素子積層体１４ａ〜１４ｃおよび整流素子積層体１８ａ〜１８ｃは、基本的には、図３に示すように構成される。半導体素子積層体１４ａ〜１４ｃでは、ＩＧＢＴ１２ａ、１２ｂが矢印Ａ方向（鉛直方向）に積層されており、前記ＩＧＢＴ１２ａ、１２ｂは、コレクタ２８、エミッタ３０およびゲート３２を備える。ＩＧＢＴ１２ａ、１２ｂは、エミッタ３０を上方にして積層され、ダイオード１６ａ、１６ｂは、アノードを上方にして積層される。
【００１８】
各ＩＧＢＴ１２ａのコレクタ２８と各ダイオード１６ａのカソードとは、第１板状導電部材３４に電気的に接続されるとともに、各ＩＧＢＴ１２ｂのエミッタ３０と各ダイオード１６ｂのアノードとは、第２板状導電部材３６を介して電気的に接続される。矢印Ｂ方向に３列に配置される各ＩＧＢＴ１２ａ、１２ｂ間と、各ダイオード１６ａ、１６ｂ間とには、第３板状導電部材３８ａ、３８ｂおよび３８ｃが電気的に接続される。第３板状導電部材３８ａ〜３８ｃは、例えば、図示しないモータの三相配線（Ｕ、ＶおよびＷ）に接続される。
【００１９】
図２および図４に示すように、ＩＧＢＴ１２ａ、１２ｂの下面（コレクタ面）には、導電性緩衝部材、例えば、モリブデン板４０ａが配置される一方、前記ＩＧＢＴ１２ａ、１２ｂの上面（エミッタ面）には、モリブデン板４０ｂが配置される。同様に、ダイオード１６ａ、１６ｂの下面（カソード側）には、モリブデン板４２ａが配置されるとともに、前記ダイオード１６ａ、１６ｂの上面（アノード側）には、モリブデン板４２ｂが配置される。
【００２０】
モリブデン板４０ａ、４２ａ、４０ｂ、４２ｂは、シリコンで形成された半導体と同一の熱膨張係数を有しており、ＩＧＢＴ１２ａ、１２ｂおよびダイオード１６ａ、１６ｂにクラックが発生することを防止する機能を有する。ＩＧＢＴ１２ａ、１２ｂおよびダイオード１６ａ、１６ｂには、沿面距離や空間距離を得るための絶縁材４４が設けられている。
【００２１】
図４に示すように、第１板状導電部材３４は、矢印Ｂ方向に配置されて各ＩＧＢＴ１２ａのコレクタ面が載置され、前記ＩＧＢＴ１２ａと同一形状の積層部４６ａ、４６ｂおよび４６ｃと、矢印Ｂ方向に配置されて各ダイオード１６ａのカソード面が載置され、前記ダイオード１６ａと同一形状の積層部４８ａ、４８ｂおよび４８ｃと、前記積層部４６ａに矢印Ｂ方向に併設される第１外部電力端子５０とを備える。
【００２２】
積層部４６ａと第１外部電力端子５０、前記積層部４６ａと積層部４６ｂおよび前記積層部４６ｂと積層部４６ｃとは、例えば、Ｓ字状に湾曲する湾曲形状（または屈曲形状）の連結部５２を介して連結される。積層部４６ａと４８ａ、積層部４６ｂと４８ｂおよび積層部４６ｃと４８ｃとは、同様に湾曲形状乃至屈曲形状の連結部５４を介して連結される。
【００２３】
第２板状導電部材３６は、上記の第１板状導電部材３４と同様に構成されており、同一の構成要素には同一の参照符号を付して、その詳細な説明は省略する。この第２板状導電部材３６は、第１外部電力端子５０に対応して第２外部電力端子５６を備える。
【００２４】
第３板状導電部材３８ａ〜３８ｃは、ＩＧＢＴ１２ａ、１２ｂ間に介装されて前記ＩＧＢＴ１２ａ、１２ｂと同一形状の積層部５８と、ダイオード１６ａ、１６ｂ間に介装されて前記ダイオード１６ａ、１６ｂと同一形状の積層部６０と、第３外部電力端子６２とを備える。積層部５８と積層部６０との間および前記積層部６０と第３外部電力端子６２との間は、湾曲形状乃至屈曲形状の連結部６４を介して連結される。
【００２５】
図２に示すように、第２冷却機構２４は、銅材製の本体部６６を備える。この本体部６６内には、各ＩＧＢＴ１２ａおよび各ダイオード１６ａの圧接部位に沿って冷却媒体（例えば、冷却水）を通流させるための冷却通路（スプライン孔部）６８が形成される。この本体部６６の底面側には、ＳＵＳ製の蓋部材７０が配置される。
【００２６】
第１冷却機構２２は、図５に示すように、銅材製の本体部７２を備える。この本体部７２には、半導体素子積層体１４ａ〜１４ｃおよび整流素子積層体１８ａ〜１８ｃとの接触部位（圧接部位）に対応して矩形状の開口部７４が矢印Ａ方向に貫通形成される。本体部７２内には、この本体部７２の矢印Ｂ方向一端面に設けられたポート７６ａ、７６ｂに連通し、各開口部７４に連通する略Ｕ字状の冷却通路７８が形成される。ポート７６ａおよび７６ｂは、冷却媒体の入口および出口を構成している。
【００２７】
各開口部７４には、各半導体素子積層体１４ａ〜１４ｃおよび各整流素子積層体１８ａ〜１８ｃに偏荷重が作用することを阻止するために、複数（６つ）の偏荷重吸収部８０が所定角度傾動（揺動）可能に収容される。偏荷重吸収部８０は、略立方体形状を有するとともに、冷却通路７８に連通して冷却媒体を通流させるためのスプライン孔部８２を設ける。なお、冷却通路７８の屈曲部に対応して配置される２つの偏荷重吸収部８０には、スプライン孔部８２と、このスプライン孔部８２に直交するスプライン孔部８２ａとが形成される。
【００２８】
本体部７２の上下両面に蓋部材８６が取り付けられることにより、冷却通路７８および開口部７４が閉塞されて冷却媒体の漏れを阻止している。蓋部材８６は、変形可能でかつ熱伝導性に優れる部材（例えば、リン青銅の薄板）で構成されており、偏荷重吸収部８０の下部８０ａが下側の蓋部材８６を変形可能に構成している。
【００２９】
加圧機構２６は、図６に示すように、板状の本体部９０を備える。この本体部９０には、半導体素子積層体１４ａ〜１４ｃおよび整流素子積層体１８ａ〜１８ｃとの圧接部位に対応した形状（矩形状）の加圧部９２が形成される。
【００３０】
この加圧部９２の底面は、相当に肉薄な変形部９４を構成している（例えば、切削による薄肉形成、または薄板の接合による形成）。本体部９０の上面には、各加圧部９２を連通する略Ｕ字状の溝部９６が形成されるとともに、矢印Ｂ１方向先端側の加圧部９２は、前記本体部９０の側面に形成されたポート９８ａ、９８ｂに連通している。本体部９０の上面には、各加圧部９２および溝部９６を囲繞してガスケット用溝部１００ａ、１０２ａが形成される。ガスケット用溝部１００ａ、１０２ａには、ガスケット１００、１０２が配置され、前記ガスケット１００、１０２に積層して蓋部材１０４が配置される。
【００３１】
ポート９８ａまたは９８ｂからは、耐熱性の液状加圧媒体（例えば、圧油）が供給され、前記ポート９８ａ、９８ｂが、例えば、図示しない盲栓により閉塞されることによって、各加圧部９２および溝部９６に前記液状加圧媒体が封入される。本体部９０および蓋部材１０４は、例えば、ＳＵＳ材で形成される。
【００３２】
図１に示すように、第１冷却機構２２、第２冷却機構２４および加圧機構２６には、矢印Ａ方向に貫通して複数のロッド挿入用孔部１０６が形成される。このロッド挿入用孔部１０６は、各半導体素子積層体１４ａ〜１４ｃおよび各整流素子積層体１８ａ〜１８ｃを避ける位置に設定されており、各ロッド挿入用孔部１０６に締め付け用ロッド１０８が挿入される。各締め付け用ロッド１０８の先端にナット１１０が螺合することにより、圧接型半導体装置１０全体には、矢印Ａ方向に所定の締め付け荷重が付与される。
【００３３】
このように構成される圧接型半導体装置１０の動作について、以下に説明する。
【００３４】
まず、圧接型半導体装置１０を組み付ける作業について説明する。図４に示すように、第１板状導電部材３４の積層部４６ａ〜４６ｃの上面には、ＩＧＢＴ１２ａのコレクタ２８側が載置され、前記第１板状導電部材３４の積層部４８ａ〜４８ｃの上面には、ダイオード１６ａのカソード側が同様に位置決めされて載置される。
【００３５】
矢印Ｂ方向に３列に配列された各ＩＧＢＴ１２ａと各ダイオード１６ａとは、第３板状導電部材３８ａ〜３８ｃを介して接続される。具体的には、矢印Ｂ１方向先端に配置されるＩＧＢＴ１２ａのエミッタ３０側が、第３板状導電部材３８ａの積層部５８の下面に接続されるとともに、ダイオード１６ａのアノード側が積層部６０の下面に接続される。同様に、中央列および矢印Ｂ１方向後端に配置される各ＩＧＢＴ１２ａのエミッタ３０側および各ダイオード１６ａのアノード側は、第３板状導電部材３８ｂ、３８ｃの積層部５８、６０の下面に、それぞれ接続される。
【００３６】
各第３板状導電部材３８ａ〜３８ｃの各積層部５８、６０の上面には、前記下層の組み立てと同様に、各ＩＧＢＴ１２ｂのコレクタ２８側と各ダイオード１６ｂのカソード側とが接合される。さらに、矢印Ｂ方向に配列される各ＩＧＢＴ１２ｂのエミッタ３０側が第２板状導電部材３６の積層部４６ａ〜４６ｃの下面に接合される一方、矢印Ｂ方向に配列される各ダイオード１６ｂのアノード側が前記第２板状導電部材３６の積層部４８ａ〜４８ｃの下面に接合される。
【００３７】
これにより、図１に示すように、矢印Ａ方向に積層された半導体素子積層体１４ａ〜１４ｃおよび整流素子積層体１８ａ〜１８ｃが、それぞれ矢印Ｂ方向に３列に配列されて固定される。
【００３８】
次いで、半導体素子積層体１４ａ〜１４ｃおよび整流素子積層体１８ａ〜１８ｃの上方には、絶縁材２０ｂを介装して第１冷却機構２２と加圧機構２６とが配置される。
【００３９】
そこで、第２冷却機構２４、第１冷却機構２２および加圧機構２６に矢印Ａ方向に貫通して形成される複数のロッド挿入用孔部１０６に締め付け用ロッド１０８が挿入され、前記締め付け用ロッド１０８の先端には、前記加圧機構２６側からナット１１０が螺着される。なお、底面の蓋部材７０に予めねじ孔を形成しておき、このねじ孔に締め付け用ロッド１０８の先端を螺着してもよい。
【００４０】
その際、第１冷却機構２２および加圧機構２６と第２冷却機構２４との間には、図示しない締め付け機構を介して所定の締め付け荷重が付与されている。このため、各締め付け用ロッド１０８にナット１１０を螺着することによって、半導体素子積層体１４ａ〜１４ｃおよび整流素子積層体１８ａ〜１８ｃには、矢印Ａ方向に所定の締め付け荷重が付与される。
【００４１】
このように構成される圧接型半導体装置１０では、第３板状導電部材３８ａ〜３８ｃが、例えば、図示しない電気自動車やハイブリッドカーのモータに三相配線（Ｕ、ＶおよびＷ）されて運転が行われる。
【００４２】
この場合、本実施形態では、半導体素子積層体１４ａ〜１４ｃおよび整流素子積層体１８ａ〜１８ｃの積層方向両端に、絶縁材２０ａ、２０ｂを介装して第１および第２冷却機構２２、２４が設けられている。第１冷却機構２２は、図５に示すように、本体部７２内に略Ｕ字状の冷却通路７８が形成されるとともに、半導体素子積層体１４ａ〜１４ｃおよび整流素子積層体１８ａ〜１８ｃに対応して配置されている偏荷重吸収部８０には、前記冷却通路７８に連通するスプライン孔部８２（および８２ａ）が形成されている。一方、第２冷却機構２４には、図２に示すように、半導体素子積層体１４ａ〜１４ｃおよび整流素子積層体１８ａ〜１８ｃに沿って冷却通路６８が形成されている。
【００４３】
このため、冷却通路６８、７８に冷却媒体が供給されることにより、半導体素子積層体１４ａ〜１４ｃおよび整流素子積層体１８ａ〜１８ｃは、この冷却媒体を介して強制的かつ確実に冷却され、特に大電力化による熱影響を良好に阻止することができる。従って、放熱性が有効に向上し、電流容量の増大を図ることが可能になるという効果が得られる。
【００４４】
しかも、第１冷却機構２２に積層して、加圧機構２６が設けられている。この加圧機構２６は、図６に示すように、半導体素子積層体１４ａ〜１４ｃおよび整流素子積層体１８ａ〜１８ｃに対応して設けられる複数の加圧部９２と、前記複数の加圧部９２を一体的に連通して加圧媒体を封入する溝部（空間部）９６とを備えている。これにより、加圧部９２および溝部９６に加圧媒体を封入することによって、各加圧部９２には、パスカルの原理で前記加圧媒体を介して均等な荷重が付与される。
【００４５】
従って、図７に示すように、各加圧部９２に対応して積層されている半導体素子積層体１４ａ〜１４ｃおよび整流素子積層体１８ａ〜１８ｃに対し、それぞれ積層方向（矢印Ａ方向）に均等な荷重を付与することが可能になる。このため、ＩＧＢＴ１２ａ、１２ｂ同士およびダイオード１６ａ、１６ｂ同士の圧接状態を良好に維持することができる。
【００４６】
これにより、大電力化による熱影響を抑止するとともに、ＩＧＢＴ１２ａ、１２ｂおよびダイオード１６ａ、１６ｂは、熱抵抗や電気抵抗が有効に減少して安定した素子特性が得られ、コンパクトな構成で、大電力化が確実に図られるという利点が得られる。
【００４７】
さらに、第１冷却機構２２には、各加圧部９２と半導体素子積層体１４ａ〜１４ｃおよび整流素子積層体１８ａ〜１８ｃとの圧接部位に対応して、複数の偏荷重吸収部８０が設けられている。このため、積層方向の寸法誤差等に起因して、半導体素子積層体１４ａ〜１４ｃおよび整流素子積層体１８ａ〜１８ｃに偏荷重が作用する際、各偏荷重吸収部８０が開口部７４内で傾動（揺動）して前記偏荷重を良好に吸収することが可能になる（図７参照）。従って、半導体素子積層体１４ａ〜１４ｃおよび整流素子積層体１８ａ〜１８ｃに対し、積層方向に均等な荷重を確実に付与することができる。
【００４８】
このように、本実施形態では、半導体素子積層体１４ａ〜１４ｃおよび整流素子積層体１８ａ〜１８ｃの両面から第１および第２冷却機構２２、２４を介して放熱が行われるため、全体としての放熱性が有効に向上する。しかも、それぞれの接合面が全て圧接で構成されるため、ダイボンディングやワイヤボンディング等による構成に比べて、設備が簡素化するとともに破壊等のおそれがなく、信頼性が有効に向上する。さらにまた、配線部が大幅に削減されるため、内部インダクタンスが小さくなり、高温化での使用が容易に図られて電流容量の増大が可能になる等の効果が得られる。
【００４９】
【発明の効果】
本発明に係る圧接型半導体装置では、第１および第２冷却機構が、冷却媒体を供給して半導体素子積層体および整流素子積層体を積層方向両側から強制的かつ確実に放熱させることができ、大電力化による熱影響を良好に抑止することができる。
【００５０】
しかも、加圧機構の作用下に、複数配置された各半導体素子積層体および各整流素子積層体に対し、それぞれ積層方向に均等な荷重を付与することが可能になる。このため、半導体素子同士および整流素子同士の圧接状態を良好に維持することができ、半導体素子および整流素子は、熱抵抗や電気抵抗が有効に減少して安定した素子特性が得られる。これにより、コンパクトな構成で、大電力化が確実に図られる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る圧接型半導体装置の要部概略斜視説明図である。
【図２】前記圧接型半導体装置の一部断面側面図である。
【図３】前記圧接型半導体装置のモジュール回路図である。
【図４】前記圧接型半導体装置の要部分解斜視図である。
【図５】前記圧接型半導体装置を構成する第１冷却機構の分解斜視説明図である。
【図６】前記圧接型半導体装置を構成する加圧機構の分解斜視説明図である。
【図７】前記第１冷却機構および前記加圧機構の一部動作説明図である。
【符号の説明】
１０…圧接型半導体装置 １２ａ、１２ｂ…ＩＧＢＴ
１４ａ〜１４ｃ…半導体素子積層体 １６ａ、１６ｂ…ダイオード
１８ａ〜１８ｃ…整流素子積層体 ２０ａ、２０ｂ、４４…絶縁材
２２、２４…冷却機構 ２６…加圧機構
２８…コレクタ ３０…エミッタ
３２…ゲート
３４、３６、３８ａ〜３８ｃ…板状導電部材
４６ａ〜４６ｃ、４８ａ〜４８ｃ、５８、６０…積層部
５０、５６、６２…外部電力端子 ５２、５４、６４…連結部
６６、７２、９０…本体部 ６８、７８…冷却通路
７０、８６、１０４…蓋部材 ７４…開口部
８０…偏荷重吸収部 ８２、８２ａ…スプライン孔部
９２…加圧部 ９６…溝部
１０８…締め付け用ロッド
Claims (3)
- 複数の半導体素子を積層した半導体素子積層体と、複数の整流素子を積層した整流素子積層体とが、それぞれ複数配置されるとともに、積層方向に加圧保持される圧接型半導体装置であって、
前記半導体素子積層体および前記整流素子積層体の積層方向両端に絶縁材を介装して設けられ、冷却媒体を供給して該半導体素子積層体および該整流素子積層体を冷却するための第１および第２冷却機構と、
少なくとも積層方向一端に設けられ、複数配置された各半導体素子積層体および各整流素子積層体に対し、それぞれ積層方向に均等な荷重を付与するための加圧機構と、
を備えることを特徴とする圧接型半導体装置。 - 請求項１記載の圧接型半導体装置において、前記加圧機構は、複数配置された各半導体素子積層体および各整流素子積層体に対応して設けられる複数の加圧部と、
前記複数の加圧部を一体的に連通して加圧媒体を封入する空間部と、
を備えることを特徴とする圧接型半導体装置。 - 請求項２記載の圧接型半導体装置において、前記加圧機構は、前記加圧部と前記各半導体素子積層体および前記各整流素子積層体との圧接部位に対応して設けられ、偏荷重を吸収して該各半導体素子積層体および該各整流素子積層体に積層方向に均等荷重を付与可能にする複数の偏荷重吸収部を備えることを特徴とする圧接型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002319906A JP2004158485A (ja) | 2002-11-01 | 2002-11-01 | 圧接型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002319906A JP2004158485A (ja) | 2002-11-01 | 2002-11-01 | 圧接型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004158485A true JP2004158485A (ja) | 2004-06-03 |
Family
ID=32800992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002319906A Pending JP2004158485A (ja) | 2002-11-01 | 2002-11-01 | 圧接型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004158485A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3598628A1 (de) * | 2018-07-17 | 2020-01-22 | Siemens Aktiengesellschaft | Halbleiteranordnung, schaltmodul mit der halbleiteranordnung und modularer mehrstufenumrichter mit dem schaltmodul |
-
2002
- 2002-11-01 JP JP2002319906A patent/JP2004158485A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3598628A1 (de) * | 2018-07-17 | 2020-01-22 | Siemens Aktiengesellschaft | Halbleiteranordnung, schaltmodul mit der halbleiteranordnung und modularer mehrstufenumrichter mit dem schaltmodul |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4192396B2 (ja) | 半導体スイッチングモジュ−ル及びそれを用いた半導体装置 | |
| US7295433B2 (en) | Electronics assembly having multiple side cooling and method | |
| JP4569473B2 (ja) | 樹脂封止型パワー半導体モジュール | |
| US8680666B2 (en) | Bond wireless power module with double-sided single device cooling and immersion bath cooling | |
| JP4423746B2 (ja) | 冷媒冷却型両面冷却半導体装置 | |
| JP3850739B2 (ja) | 半導体装置 | |
| EP1768243B1 (en) | Inverter device | |
| JP2000164800A (ja) | 半導体モジュール | |
| US20070236883A1 (en) | Electronics assembly having heat sink substrate disposed in cooling vessel | |
| CN108735692B (zh) | 半导体装置 | |
| JP6286543B2 (ja) | パワーモジュール装置、電力変換装置およびパワーモジュール装置の製造方法 | |
| JP2020072106A (ja) | 半導体装置 | |
| US20230187311A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN109196637B (zh) | 半导体装置 | |
| US7324342B2 (en) | Electronics assembly and electronics package carrier therefor | |
| JP5392196B2 (ja) | 半導体装置 | |
| JP2012248700A (ja) | 半導体装置 | |
| JP2004158489A (ja) | 圧接型半導体装置 | |
| JP2009021445A (ja) | インバータ装置 | |
| US20170178997A1 (en) | Metal slugs for double-sided cooling of power module | |
| KR102313764B1 (ko) | 반도체칩을 구비한 반도체 부품과 쿨링장치가 결합된 쿨링시스템 | |
| JP2004158485A (ja) | 圧接型半導体装置 | |
| JP2004158490A (ja) | 圧接型半導体装置 | |
| JP2001024125A (ja) | 平形半導体素子 | |
| JP2004158488A (ja) | 圧接型半導体装置 |