JP2004153952A - Ac-ac direct conversion type power converter - Google Patents

Ac-ac direct conversion type power converter Download PDF

Info

Publication number
JP2004153952A
JP2004153952A JP2002317525A JP2002317525A JP2004153952A JP 2004153952 A JP2004153952 A JP 2004153952A JP 2002317525 A JP2002317525 A JP 2002317525A JP 2002317525 A JP2002317525 A JP 2002317525A JP 2004153952 A JP2004153952 A JP 2004153952A
Authority
JP
Japan
Prior art keywords
switching element
abnormality
load
converter
conversion type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002317525A
Other languages
Japanese (ja)
Other versions
JP4042531B2 (en
Inventor
Junichi Ito
淳一 伊東
Ikuya Sato
以久也 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Holdings Ltd filed Critical Fuji Electric Holdings Ltd
Priority to JP2002317525A priority Critical patent/JP4042531B2/en
Publication of JP2004153952A publication Critical patent/JP2004153952A/en
Application granted granted Critical
Publication of JP4042531B2 publication Critical patent/JP4042531B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Power Conversion In General (AREA)
  • Ac-Ac Conversion (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a direct conversion type power converter which safely stops operation while protecting a switching element when abnormality occurs without complicating a circuit configuration, upsizing the apparatus, nor raising cost. <P>SOLUTION: An AC-AC direct conversion type power converter comprises a direct converter which directly converts an AC power to an AC power using a semiconductor switching element. There are provided an abnormality detecting means 46 that detects abnormality of the apparatus, all off pattern 48 and a switching switch 47 for releasing a load end by turning off all the switching elements in a direct converter 20' when an abnormality is detected by the abnormality detecting means 46, and a spike voltage suppressing circuit 251 to make the energy accumulated in the load 30 to be consumed by the switching element when the switching elements are turned off when detecting abnormality. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は、大型のエネルギーバッファなしに、交流電力を交流電力に直接変換する交流−交流直接変換形電力変換装置(以下、必要に応じて単に直接変換形電力変換装置という)に関し、特に、異常発生時における半導体スイッチング素子等の保護機能を高めた直接変換形電力変換装置に関するものである。
【0002】
【従来の技術】
図9は、異常発生時の処理機能を備えた従来の直接変換形電力変換装置の制御ブロック図である。
図9において、41は所定の振幅及び周波数の電圧指令を発生する電圧指令発生手段、42は、上記電圧指令に基づき、電圧検出器44により検出した電源電圧及び電流検出器45により検出した負荷電流に応じたスイッチングパターン(PWMパターン)を発生するPWM発生手段、47は切換スイッチ、10は三相交流電源等の電源、20は交流−交流直接変換を行う直接変換器、30は交流電動機等の負荷である。
【0003】
また、46は出力過電流、負荷温度過熱、冷却ファン過熱等の異常を検出して前記切換スイッチ47を異常処理側へ切り換えるための異常検出手段、43は、異常検出時に異常時のスイッチングパターンを決定して切換スイッチ47側へ出力する異常処理手段である。
【0004】
ここで、直接変換器20の代表的な例としては、図10に示すマトリックスコンバータがある。すなわち、図10において、入力端子Rには双方向スイッチS1,S4,S7の各一端が接続され、入力端子Sには双方向スイッチS2,S5,S8の各一端が接続され、入力端子Tには双方向スイッチS3,S6,S9の各一端が接続されており、双方向スイッチS1〜S3の各他端は一括して出力端子Uに、双方向スイッチS4〜S6の各他端は一括して出力端子Vに、双方向スイッチS7〜S9の各他端は一括して出力端子Wにそれぞれ接続されている。
【0005】
上記双方向スイッチS1〜S9は、図10の括弧内に示すように、例えばダイオードDa,Dbが逆並列接続されたIGBT等の半導体スイッチング素子Sa,Sbを逆直列に接続したり、逆耐圧能力がある場合には半導体スイッチング素子Sa,Sbだけを逆並列に接続して構成されている。
【0006】
この種の直接変換器20では、負荷30が誘導性負荷の場合、負荷端が開放されると、負荷30のリアクトルに蓄積されたエネルギーにより内部の半導体スイッチング素子の両端にサージ電圧が発生し、スイッチング素子を破壊する。
このような負荷端開放による素子の破壊を防止するため、図9の直接変換形電力変換装置では、電源電圧及び負荷電流をそれぞれ検出し、これらの極性に応じてPWM発生手段42がスイッチングパターンを生成し、直接変換器20を運転している。
【0007】
同時に、前述した出力過電流等の異常が異常検出手段46により検出された場合には、異常処理手段43により電源電圧の最大線間電圧となっている相を検出し、各相の負荷電流が最大線間電圧となっている相へ回生するように直接変換器20に対する異常時のスイッチングパターンを決定し、このスイッチングパターンを、異常検出手段46により切り換えた切換スイッチ47を介して直接変換器20に与える。
【0008】
すなわち、上記異常時のスイッチングパターンにより直接変換器20を駆動して負荷電流を電源へ回生し、負荷電流がゼロになった後に、すべての双方向スイッチS1〜S9のスイッチング素子をオフする。例えば、異常時に電源側の最大線間電圧がvRS(R相−S相の線間電圧)、負荷側のU相電流i>0,V相電流i<0,W相電流i<0であったとすると、図10における双方向スイッチS2,S4,S7をオンして負荷電流を電源10に回生し、負荷電流がゼロになった後にすべての双方向スイッチS1〜S9をオフして運転を停止している。
【0009】
なお、マトリックスコンバータを用いて同期電動機を駆動する駆動制御装置は、例えば後述の特許文献1に記載されている。
また、双方向スイッチング手段を備えたPWMサイクロコンバータにより、交流電源電圧を周波数及び振幅の異なる交流電圧に直接変換して交流電動機を駆動する電力変換装置が後述の特許文献2に記載されており、この文献には、スナバコンデンサの充放電に起因するスイッチング素子の破壊を防止するための技術が開示されている。
【0010】
【特許文献1】
特開平11−18489号公報(図1)
【特許文献2】
特開平11−262264号公報(図1、図6〜図8、[0010]、[0015]〜[0017])
【0011】
【発明が解決しようとする課題】
図9に示した従来技術では、電源電圧や負荷電流に応じて回生モードのパルスパターンを発生させることにより負荷端開放等に対処しているので、電圧検出器44や電流検出器45等に動作不良や故障があると、異常処理が適切に行われず、直接変換器20内のスイッチング素子を破壊する恐れがある。
また、負荷電流の大きさに関わらず単にすべての双方向スイッチを遮断すると、負荷端が開放となってスイッチング素子に大きなサージ電圧が印加されるため、同様にスイッチング素子を破壊する心配がある。
【0012】
更に、前記サージ電圧を抑制するためには、抵抗やダイオード、コンデンサ等からなるスナバ回路を設けることが有効であるが、異常時に対処するためだけの目的でこれらのスナバ回路を備えることは、回路構成が複雑になって装置の大型化やコストの上昇を招く。
【0013】
また、前記特許文献2に記載された電力変換装置はスイッチング素子の破壊防止を解決課題とするものであるが、整流型のスナバ回路を必須の構成要素としているため、上述したごとく回路構成の複雑化、装置の大型化等の問題があるほか、この従来技術では、負荷端開放時に発生するサージ電圧に起因したスイッチング素子の破壊防止策は検討されていない。
【0014】
そこで本発明は、回路構成の複雑化、装置の大型化、コストの上昇等を招くことなく、異常発生時にスイッチング素子を保護しながら安全に運転を停止可能とした直接変換形電力変換装置を提供しようとするものである。
【0015】
【課題を解決するための手段】
上記課題を解決するため、請求項1に記載した発明は、半導体スイッチング素子を用いて交流電力を交流電力に直接変換する直接変換器を備えた交流−交流直接変換形電力変換装置において、
装置の異常を検出する異常検出手段と、
この異常検出手段による異常検出時に、前記直接変換器内のすべてのスイッチング素子をオフさせて負荷端を開放する手段と、
異常検出により各スイッチング素子をオフさせた際に、負荷に蓄積されたエネルギーを当該スイッチング素子により消費させるためのスパイク電圧抑制手段と、
を備えたものである。
【0016】
請求項2に記載した発明は、
半導体スイッチング素子を用いて交流電力を交流電力に直接変換する直接変換器を備えた交流−交流直接変換形電力変換装置において、
装置の異常を検出する異常検出手段と、
この異常検出手段による異常検出時に、前記直接変換器内のすべてのスイッチング素子をオフさせて負荷端を開放する全オフパターンと、所定のスイッチング素子をオンさせて負荷端を短絡させる負荷短絡パターンとを交互に選択する手段と、
異常検出により各スイッチング素子をオフさせた際に、負荷に蓄積されたエネルギーを当該スイッチング素子により消費させるためのスパイク電圧抑制手段と、
を備えたものである。
【0017】
請求項3に記載した発明は、請求項2に記載した交流−交流直接変換形電力変換装置において、
前記負荷短絡パターンによりオンさせるスイッチング素子を経時的に変化させるものである。
【0018】
請求項4に記載した発明は、請求項1,2または3に記載した交流−交流直接変換形電力変換装置において、
前記スパイク電圧抑制手段は、スイッチング素子のオフ時にその両端に印加される電圧を利用して当該スイッチング素子のオン、オフを繰り返し、当該スイッチング素子の両端電圧をほぼ一定電圧にクランプする手段であることを特徴とし、このスパイク電圧抑制手段は、例えばIGBT等のスイッチング素子の入力側に互いに逆直列に接続されるツェナーダイオード及びダイオードの直列回路から構成される。
【0019】
【発明の実施の形態】
以下、図に沿って本発明の実施形態を説明する。
まず、図1は請求項1及び請求項4に対応する本発明の第1実施形態を示すものであり、図9と同一の構成要素には同一の参照符号を付して説明を省略し、以下では異なる部分を中心に説明する。
【0020】
図1の構成が図9と異なる点は、直接変換器20’の構成と、異常検出手段46の出力により切り換えられる切換スイッチ47が、異常時には全オフパターン48側に切り換えられる点である。ここで、全オフパターンとは、直接変換器20’の主要部が図10に示したマトリックスコンバータ20により構成される場合、双方向スイッチS1〜S9(これらを構成するスイッチング素子)のすべてをオフさせるスイッチングパターンをいう。
【0021】
まず、直接変換器20’の構成を図2を参照しつつ説明する。
図2に示す直接変換器20’の基本回路は、図10のマトリックスコンバータ20と同様であり、図2における逆並列接続された半導体スイッチング素子(IGBT)S1a,S1bにより図10の双方向スイッチS1が、以下同様に図2のS2a,S2bにより図10のS2が、図2のS3a,S3bにより図10のS3が、それぞれ構成されている。
更に図2においては、各スイッチング素子S1a,S1b,S2a,S2b,S3a,S3bのゲート−コレクタ間に、ツェナーダイオード251とダイオード252との直列回路からなるスパイク電圧抑制回路201〜206がそれぞれ接続されており、これらの素子によってU相スイッチング部20Uが構成されている。
【0022】
図2におけるV相スイッチング部20V、W相スイッチング部20Wの構成も上述したU相スイッチング部20Uと同一であり、V相スイッチング部20Vはスイッチング素子S4a,S4b,S5a,S5b,S6a,S6b及びこれらのゲート−コレクタ間のスパイク電圧抑制回路により構成され、W相スイッチング部20Wはスイッチング素子S7a,S7b,S8a,S8b,S9a,S9b及びこれらのゲート−コレクタ間のスパイク電圧抑制回路により構成されている。
なお、図2において、V相スイッチング部20V及びW相スイッチング部20Wの内部構成は、便宜的に図示を省略してある。
【0023】
ここで、U相スイッチング部20Uを例に挙げると、スパイク電圧抑制回路201〜206は、ツェナーダイオード251及びダイオード252のカソード同士を接続してあり、ツェナーダイオード251のアノードはスイッチング素子のゲートに、ダイオード252のアノードはスイッチング素子のコレクタ(負荷側の出力端子U)にそれぞれ接続されている。他のV相スイッチング部20V及びW相スイッチング部20Wについても、スパイク電圧抑制回路の接続構成は同一である。
【0024】
このスパイク電圧抑制回路201〜206は、負荷30が有するリアクトルに蓄積されたエネルギーをスイッチング素子により消費させ、スイッチング素子のターンオフ時に発生するスパイク電圧をツェナーダイオード251のブレークダウンにより抑制するように作用する。
【0025】
図3は、スパイク電圧抑制回路がある場合のスイッチング素子のターンオフ波形を示している。なお、iはスイッチング素子のコレクタ電流、vceはコレクタ−エミッタ間電圧である。
例えば、図2におけるスパイク電圧抑制回路201において、スイッチング素子S1aのターンオフ時にそのコレクタ−エミッタ間にツェナー電圧Vを超える電圧が発生した場合、ツェナーダイオード251がオンし、ゲートに電圧が印加されてスイッチング素子S1aが再びオンする。
【0026】
スイッチング素子S1aがオンするとそのコレクタ−エミッタ間電圧vceは減少するので、ツェナーダイオード251がオフし、ゲート電圧が小さくなってターンオフする。しかし、このターンオフ動作により、スイッチング素子S1aのコレクタ−エミッタ間電圧vceが再び上昇するため、スイッチング素子S1aはオンする。
この過程を繰り返すことにより、結果としてスイッチング素子S1aの両端電圧(エミッタ−コレクタ間電圧vce)は、ツェナーダイオード251のツェナー電圧Vにクランプされる。このクランプ期間を図3にTとして示す。
【0027】
以下、この実施形態の動作を説明する。
まず、平常時は、切換スイッチ47がPWM発生手段42側に接続されている。PWM発生手段42は、電圧指令発生手段41が出力した電圧指令に基づき、その時の電源電圧、負荷電流に応じたスイッチングパターンを生成して直接変換器20’を駆動する。
【0028】
次に、異常発生時の動作を説明する。図4は、出力過電流、負荷温度過熱、冷却ファン過熱等の異常発生時における各スイッチング素子のオンオフ指令の例を示している。なお、図4において、S1は図2における二つのスイッチング素子S1a,S1bのオンオフ指令を示しており、以下、S2,S3,……についても同様にそれぞれ二つのスイッチング素子のオンオフ指令を示している。
【0029】
図4において、異常発生直前まで双方向スイッチS1,S5,S8がオンしており、異常発生後は、図1における切換スイッチ47が全オフパターン48側へ切り換わってすべての双方向スイッチS1〜S9のゲートをオフとする。
この全ゲートオフによって負荷端が開放となり、スイッチング素子の両端には大きなサージ電圧が印加される。しかしながら、前述したスパイク電圧抑制回路の動作により、負荷30のインダクタンスに蓄積されたエネルギーはスイッチング素子のコレクタ−エミッタ間電圧vceとコレクタ電流iとの積で表される損失(図3の斜線部)により消費され、スイッチング素子の両端電圧はクランプ期間Tにわたってツェナー電圧Vにクランプされることになる。このため、スイッチング素子がサージ電圧によって破壊されるおそれはない。
【0030】
次に、図5は請求項2及び請求項4に対応する本発明の第2実施形態を示すものであり、図1と同一の構成要素には同一の参照符号を付してある。
前述した如く、負荷30のリアクトルに蓄えられるエネルギーは、スイッチング素子の損失により消費される。従って、負荷30のリアクトルに蓄えられたエネルギーが非常に大きい場合には1回のクランプ期間Tが長くなるので、スイッチング素子やスパイク電圧抑制回路を破壊する恐れがある。
【0031】
そこで、この実施形態では、負荷30のリアクトルに蓄えられるエネルギーをスイッチング素子により消費させる際に、スイッチング素子を全オフさせる期間と負荷端を短絡させる期間(出力電圧をゼロとする期間)とを繰り返すようにした。すなわち、クランプ期間Tを連続させずに負荷短絡期間を挟んで間欠的にすることで、スイッチング素子及びスパイク電圧抑制回路の負担を軽減するものである。
【0032】
図5の実施形態では、全オフパターン48の他に、所定のスイッチング素子をオンさせて負荷端を短絡させるための負荷短絡パターン49を備えている。
そして、異常検出手段46の出力が加えられるタイマ50の出力によって切換スイッチ51を駆動することにより全オフパターン48と負荷短絡パターン49とを切り換え、選択したパターンを切換スイッチ47を介して直接変換器20’に加えるように構成されている。
【0033】
その動作を説明すると、異常検出手段46が異常を検出した場合にタイマ50が計時を開始し、切換スイッチ51を所定時間間隔で切り換えることにより全オフパターン48による全オフ期間T(クランプ期間T)と負荷短絡パターン49による負荷短絡期間Tとを交互に実現する。そして、切換スイッチ51を所定回数だけ切り換えたら、最後は全オフパターンに移行する。
【0034】
図6は、異常発生時における各スイッチング素子のオンオフ指令を示している。この例では、当初、双方向スイッチS1,S5,S8がオンしており、異常発生後はタイマ50及び切換スイッチ51の動作により全オフ期間Tと負荷短絡期間Tとを交互に繰り返して双方向スイッチS1,S4,S7を間欠的にオン、オフさせ、やがてすべての双方向スイッチS1〜S8をオフさせる全ゲートオフに移行する。
これにより、負荷30のリアクトルに蓄えられたエネルギーが非常に大きい場合にクランプ期間Tが長期化するのを防止し、スイッチング素子やスパイク電圧抑制回路の破壊を防ぐことができる。
【0035】
次いで、図7は請求項3及び請求項4に係る本発明の第3実施形態を示している。
この実施形態は、負荷短絡パターン52として、双方向スイッチS1,S4,S7のオン、S2,S5,S8のオン、S3,S6,S9のオンという3つのスイッチングパターンを備え、異常発生後に、一定期間オンする双方向スイッチの組合せを経時的に変化させることで、各スイッチング素子及びスパイク電圧抑制回路の負担を第2実施形態より一層軽減するようにした。なお、第2実施形態と同様に、所定回数だけ切り換えたら最後は全オフパターンに移行する。
【0036】
図8は、異常発生時における各スイッチング素子のオンオフ指令を示している。この例では、当初、双方向スイッチS1,S5,S8がオンしており、異常発生後はタイマ50及び切換スイッチ51の動作により、全オフ期間T、双方向スイッチS1,S4,S7のオンによる負荷短絡期間T、全オフ期間T、S2,S5,S8のオンによる負荷短絡期間T、全オフ期間T、最後にS3,S6,S9による負荷短絡期間Tを設け、その後、すべての双方向スイッチS1〜S8をオフさせる全ゲートオフに移行する。
【0037】
本実施形態によれば、図6との比較から明らかなように、特定のスイッチング素子のクランプ期間(オフ期間)が長期にわたるのを防止してオフ期間を各スイッチング素子に分散させることができ、各スイッチング素子やスパイク電圧抑制回路の一層の負担軽減、長寿命化が可能になる。
【0038】
【発明の効果】
以上述べたように本発明によれば、異常発生時にスイッチング素子をオフして負荷端を開放する際に、スイッチング素子に印加されるサージ電圧をスパイク電圧抑制手段により抑制することができ、スナバ抵抗等を用いることなく、負荷のリアクトルに蓄積されたエネルギーをスイッチング素子のオン、オフによって消費させることが可能である。このため、電圧検出器や電流検出器が故障した場合でも、主回路のスイッチング素子を破壊せずに装置の運転を安全に停止させることができる。
また、スナバ回路が不要であるため、回路構成の簡略化、装置の小型化が可能である。
【図面の簡単な説明】
【図1】本発明の第1実施形態を示す制御ブロック図である。
【図2】図1における直接変換器の構成図である。
【図3】第1実施形態におけるスイッチング素子のターンオフ波形を示す図である。
【図4】第1実施形態の動作を示すタイミングチャートである。
【図5】本発明の第2実施形態を示す制御ブロック図である。
【図6】第2実施形態の動作を示すタイミングチャートである。
【図7】本発明の第3実施形態を示す制御ブロック図である。
【図8】第3実施形態の動作を示すタイミングチャートである。
【図9】従来技術を示す制御ブロック図である。
【図10】マトリックスコンバータの構成図である。
【符号の説明】
10:電源
20’:直接変換器
20U:U相スイッチング部
20V:V相スイッチング部
20W:W相スイッチング部
201〜206:スパイク電圧抑制回路
251:ツェナーダイオード
252:ダイオード
30:負荷
41:電圧指令発生手段
42:PWM発生手段
44:電圧検出器
45:電流検出器
46:異常検出手段
47,51:切換スイッチ
48:全オフパターン
49,52:負荷短絡パターン
50:タイマ
S1a,S1b,S2a,S2b,S3a,S3b,S4a,S4b,S5a,S5b,S6a,S6b,S7a,S7b,S8a,S8b,S9a,S9b:半導体スイッチング素子
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an AC-AC direct conversion type power converter that directly converts AC power to AC power without a large-sized energy buffer (hereinafter, simply referred to as a direct conversion type power converter as required), The present invention relates to a direct conversion type power conversion device having an enhanced protection function of a semiconductor switching element or the like at the time of occurrence.
[0002]
[Prior art]
FIG. 9 is a control block diagram of a conventional direct conversion type power converter having a processing function when an abnormality occurs.
In FIG. 9, reference numeral 41 denotes voltage command generating means for generating a voltage command having a predetermined amplitude and frequency. Reference numeral 42 denotes a power supply voltage detected by a voltage detector 44 and a load current detected by a current detector 45 based on the voltage command. PWM generation means for generating a switching pattern (PWM pattern) according to the following, 47 is a changeover switch, 10 is a power supply such as a three-phase AC power supply, 20 is a direct converter for performing AC-AC direct conversion, and 30 is an AC motor or the like. It is a load.
[0003]
Reference numeral 46 denotes an abnormality detecting means for detecting an abnormality such as output overcurrent, load temperature overheating, or cooling fan overheating and switching the changeover switch 47 to the abnormality processing side. Reference numeral 43 denotes a switching pattern at the time of abnormality detection. This is an abnormality processing unit that determines and outputs the result to the changeover switch 47 side.
[0004]
Here, a typical example of the direct converter 20 is a matrix converter shown in FIG. That is, in FIG. 10, one end of each of the bidirectional switches S1, S4, and S7 is connected to the input terminal R, each end of the bidirectional switches S2, S5, and S8 is connected to the input terminal S. Is connected to one end of each of the bidirectional switches S3, S6 and S9, the other ends of the bidirectional switches S1 to S3 are collectively connected to the output terminal U, and the other ends of the bidirectional switches S4 to S6 are collectively connected. And the other ends of the bidirectional switches S7 to S9 are collectively connected to the output terminal W, respectively.
[0005]
As shown in parentheses in FIG. 10, the bidirectional switches S1 to S9 connect semiconductor switching elements Sa and Sb, such as IGBTs, in which diodes Da and Db are connected in antiparallel, in anti-series, In this case, only the semiconductor switching elements Sa and Sb are connected in anti-parallel.
[0006]
In the direct converter 20 of this type, when the load 30 is an inductive load, when the load terminal is opened, a surge voltage is generated at both ends of the internal semiconductor switching element due to the energy stored in the reactor of the load 30, Destroy switching elements.
In order to prevent the destruction of the element due to the opening of the load end, in the direct conversion type power converter shown in FIG. 9, the power supply voltage and the load current are respectively detected, and the PWM generation means 42 changes the switching pattern according to their polarities. Generate and operate the converter 20 directly.
[0007]
At the same time, when the abnormality such as the output overcurrent described above is detected by the abnormality detecting means 46, the abnormality processing means 43 detects the phase having the maximum line voltage of the power supply voltage, and the load current of each phase is reduced. An abnormal switching pattern for the direct converter 20 is determined so as to regenerate to the phase having the maximum line voltage, and this switching pattern is directly converted by the direct converter 20 via the changeover switch 47 switched by the abnormality detecting means 46. Give to.
[0008]
That is, the converter 20 is directly driven by the switching pattern at the time of the abnormality to regenerate the load current to the power supply, and after the load current becomes zero, the switching elements of all the bidirectional switches S1 to S9 are turned off. For example, at the time of abnormality, the maximum line voltage on the power supply side is v RS (line voltage between R phase and S phase), the U phase current i U > 0, the V phase current i V <0, and the W phase current i W on the load side. If it is <0, the bidirectional switches S2, S4 and S7 in FIG. 10 are turned on to regenerate the load current to the power supply 10, and after the load current becomes zero, all the bidirectional switches S1 to S9 are turned off. The operation has been stopped.
[0009]
A drive control device that drives a synchronous motor using a matrix converter is described in, for example, Patent Document 1 described below.
Further, a power conversion device that directly drives an AC motor by directly converting an AC power supply voltage into an AC voltage having a different frequency and amplitude by using a PWM cycloconverter including a bidirectional switching unit is described in Patent Document 2 described below. This document discloses a technique for preventing destruction of a switching element due to charging and discharging of a snubber capacitor.
[0010]
[Patent Document 1]
JP-A-11-18489 (FIG. 1)
[Patent Document 2]
JP-A-11-262264 (FIGS. 1, 6 to 8, [0010], [0015] to [0017])
[0011]
[Problems to be solved by the invention]
In the prior art shown in FIG. 9, a load pattern opening is dealt with by generating a regenerative mode pulse pattern according to a power supply voltage or a load current, so that the voltage detector 44 and the current detector 45 operate. If there is a defect or failure, abnormal processing is not properly performed, and there is a possibility that the switching element in the converter 20 is directly destroyed.
Further, if all the bidirectional switches are simply cut off regardless of the magnitude of the load current, the load end is opened and a large surge voltage is applied to the switching element.
[0012]
Further, in order to suppress the surge voltage, it is effective to provide a snubber circuit including a resistor, a diode, a capacitor, and the like. The configuration becomes complicated, resulting in an increase in the size of the device and an increase in cost.
[0013]
Further, the power conversion device described in Patent Document 2 has an object to prevent the destruction of the switching element. However, since a rectifying snubber circuit is an essential component, the circuit configuration is complicated as described above. In addition, there is a problem such as an increase in the size of the device and the size of the device, and in this conventional technique, no measures are taken to prevent the switching element from being destroyed due to a surge voltage generated when the load terminal is opened.
[0014]
Therefore, the present invention provides a direct conversion type power conversion device that can safely stop operation while protecting a switching element when an abnormality occurs without causing a complicated circuit configuration, an increase in size of the device, and an increase in cost. What you are trying to do.
[0015]
[Means for Solving the Problems]
In order to solve the above problem, an invention according to claim 1 is an AC-AC direct conversion type power converter including a direct converter that directly converts AC power into AC power using a semiconductor switching element.
Abnormality detection means for detecting an abnormality of the device;
Means for turning off all switching elements in the direct converter and opening a load end when an abnormality is detected by the abnormality detecting means;
When each switching element is turned off by the abnormality detection, a spike voltage suppressing means for causing the energy stored in the load to be consumed by the switching element;
It is provided with.
[0016]
The invention described in claim 2 is
In an AC-AC direct conversion type power converter including a direct converter that directly converts AC power into AC power using a semiconductor switching element,
Abnormality detection means for detecting an abnormality of the device;
When an abnormality is detected by the abnormality detecting means, an all-off pattern in which all switching elements in the direct converter are turned off to open the load terminal, and a load short-circuit pattern in which a predetermined switching element is turned on to short-circuit the load terminal. Means for alternately selecting
When each switching element is turned off by the abnormality detection, a spike voltage suppressing means for causing the energy stored in the load to be consumed by the switching element;
It is provided with.
[0017]
According to a third aspect of the present invention, in the AC-AC direct conversion type power converter according to the second aspect,
The switching element to be turned on by the load short-circuit pattern is changed with time.
[0018]
According to a fourth aspect of the present invention, in the AC-AC direct conversion type power converter according to the first, second or third aspect,
The spike voltage suppressing unit is a unit that repeatedly turns on and off the switching element by using a voltage applied to both ends of the switching element when the switching element is turned off, and clamps the voltage between both ends of the switching element to a substantially constant voltage. This spike voltage suppression means is composed of a series circuit of a Zener diode and a diode connected in reverse series to each other on the input side of a switching element such as an IGBT.
[0019]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
First, FIG. 1 shows a first embodiment of the present invention corresponding to claims 1 and 4, and the same components as those in FIG. 9 are denoted by the same reference numerals, and description thereof will be omitted. Hereinafter, different parts will be mainly described.
[0020]
The configuration of FIG. 1 differs from that of FIG. 9 in that the configuration of the direct converter 20 ′ and the changeover switch 47 switched by the output of the abnormality detection means 46 are switched to the all-off pattern 48 side in the event of an abnormality. Here, the all-off pattern means that when the main part of the direct converter 20 'is constituted by the matrix converter 20 shown in FIG. 10, all of the bidirectional switches S1 to S9 (the switching elements constituting them) are turned off. This refers to the switching pattern to be performed.
[0021]
First, the configuration of the direct converter 20 'will be described with reference to FIG.
The basic circuit of the direct converter 20 'shown in FIG. 2 is the same as that of the matrix converter 20 shown in FIG. 10, and the semiconductor switching elements (IGBT) S1a and S1b connected in anti-parallel in FIG. Similarly, S2a and S2b in FIG. 2 constitute S2 in FIG. 10, and S3a and S3b in FIG. 2 constitute S3 in FIG.
Further, in FIG. 2, spike voltage suppression circuits 201 to 206 each formed of a series circuit of a Zener diode 251 and a diode 252 are connected between the gate and collector of each of the switching elements S1a, S1b, S2a, S2b, S3a, S3b. These elements constitute a U-phase switching unit 20U.
[0022]
The configuration of the V-phase switching unit 20V and the W-phase switching unit 20W in FIG. 2 is the same as that of the above-described U-phase switching unit 20U, and the V-phase switching unit 20V includes switching elements S4a, S4b, S5a, S5b, S6a, S6b and these elements. And the W-phase switching unit 20W includes switching elements S7a, S7b, S8a, S8b, S9a, S9b and a spike voltage suppressing circuit between these gates and collectors. .
In FIG. 2, the internal configurations of the V-phase switching unit 20V and the W-phase switching unit 20W are not shown for convenience.
[0023]
Here, taking the U-phase switching unit 20U as an example, the spike voltage suppression circuits 201 to 206 connect the cathodes of the Zener diode 251 and the diode 252, and the anode of the Zener diode 251 is connected to the gate of the switching element. The anode of the diode 252 is connected to the collector of the switching element (output terminal U on the load side). The connection configuration of the spike voltage suppression circuit is the same for the other V-phase switching unit 20V and W-phase switching unit 20W.
[0024]
The spike voltage suppression circuits 201 to 206 operate so that the energy stored in the reactor of the load 30 is consumed by the switching element, and the spike voltage generated when the switching element is turned off is suppressed by breakdown of the zener diode 251. .
[0025]
FIG. 3 shows a turn-off waveform of the switching element when there is a spike voltage suppression circuit. Note that ic is a collector current of the switching element, and vce is a collector-emitter voltage.
For example, the spike voltage suppression circuit 201 in FIG. 2, the collector at turn-off of the switching elements S1a - when the voltage exceeds the Zener voltage V z between the emitter occurs, the Zener diode 251 is turned on, voltage to the gate is applied The switching element S1a turns on again.
[0026]
When the switching element S1a turns on, the collector-emitter voltage vce decreases, so that the Zener diode 251 turns off, the gate voltage decreases, and the switching element S1a turns off. However, this turn-off operation, the collector of the switching element S1a - for emitter voltage v ce rises again, the switching element S1a is turned on.
By repeating this process, the voltage across the switching element S1a resulting (emitter - collector voltage v ce) is clamped to the Zener voltage V z of the Zener diode 251. Shown as T C the clamp period in FIG.
[0027]
Hereinafter, the operation of this embodiment will be described.
First, in normal times, the changeover switch 47 is connected to the PWM generating means 42 side. The PWM generating means 42 generates a switching pattern according to the power supply voltage and the load current at that time based on the voltage command output from the voltage command generating means 41, and directly drives the converter 20 '.
[0028]
Next, an operation when an abnormality occurs will be described. FIG. 4 shows an example of an ON / OFF command for each switching element when an abnormality such as output overcurrent, load temperature overheating, or cooling fan overheating has occurred. In FIG. 4, S1 indicates an on / off command for the two switching elements S1a and S1b in FIG. 2. Hereinafter, S2, S3,... .
[0029]
In FIG. 4, the bidirectional switches S1, S5 and S8 are on until immediately before the occurrence of the abnormality. After the occurrence of the abnormality, the changeover switch 47 in FIG. The gate of S9 is turned off.
The load end is opened by the full gate off, and a large surge voltage is applied to both ends of the switching element. However, the energy stored in the inductance of the load 30 due to the operation of the above-described spike voltage suppression circuit causes a loss represented by the product of the collector-emitter voltage vce of the switching element and the collector current ic (the hatched line in FIG. 3). consumed by parts), the voltage across the switching device is clamped to the Zener voltage V z across clamp period T C. Therefore, there is no possibility that the switching element is destroyed by the surge voltage.
[0030]
Next, FIG. 5 shows a second embodiment of the present invention corresponding to claims 2 and 4, in which the same components as those in FIG. 1 are denoted by the same reference numerals.
As described above, the energy stored in the reactor of the load 30 is consumed by the loss of the switching element. Therefore, the energy stored in the reactor of the load 30 once the clamp period T C becomes long if very large, there is a risk of destroying the switching element and spike voltage suppression circuit.
[0031]
Therefore, in this embodiment, when the energy stored in the reactor of the load 30 is consumed by the switching element, a period in which the switching element is completely turned off and a period in which the load terminal is short-circuited (a period in which the output voltage is zero) are repeated. I did it. That is, by intermittently across the load short period without continuously clamp period T C, is to reduce the burden of the switching element and spike voltage suppression circuit.
[0032]
In the embodiment of FIG. 5, in addition to the all-off pattern 48, a load short-circuit pattern 49 for turning on a predetermined switching element to short-circuit the load end is provided.
The changeover switch 51 is driven by the output of the timer 50 to which the output of the abnormality detection means 46 is added, so that the all-off pattern 48 and the load short-circuit pattern 49 are switched. 20 '.
[0033]
The operation will be described. When the abnormality detecting means 46 detects an abnormality, the timer 50 starts measuring time, and the changeover switch 51 is switched at a predetermined time interval, so that the entire OFF period T O (clamp period T C ) and the load short-circuit period T S by the load short-circuit pattern 49 are realized alternately. Then, when the changeover switch 51 is switched a predetermined number of times, the process finally shifts to the all-off pattern.
[0034]
FIG. 6 shows an ON / OFF command for each switching element when an abnormality occurs. In this example, initially, the bidirectional switch S1, S5, S8 are turned on, after the abnormality occurrence is repeatedly and full off period T O load shorted period T S by the operation of the timer 50 and switch 51 alternately The bidirectional switches S1, S4, and S7 are turned on and off intermittently, and then all the gates are turned off to turn off all the bidirectional switches S1 to S8.
Accordingly, if a very large energy stored in the reactor in the clamp period T C of the load 30 is prevented from being prolonged, it is possible to prevent the breakdown of the switching element and spike voltage suppression circuit.
[0035]
Next, FIG. 7 shows a third embodiment of the present invention according to claims 3 and 4.
In this embodiment, the load short-circuit pattern 52 includes three switching patterns of bidirectional switches S1, S4, S7 on, S2, S5, S8 on, S3, S6, S9 on, and keeps constant after an abnormality occurs. The load on each switching element and spike voltage suppression circuit is further reduced than in the second embodiment by changing the combination of bidirectional switches that are turned on for a period of time. Note that, similarly to the second embodiment, when switching is performed a predetermined number of times, the process finally shifts to the all-off pattern.
[0036]
FIG. 8 shows an ON / OFF command for each switching element when an abnormality occurs. In this example, the bidirectional switches S1, S5, and S8 are turned on at first, and after the occurrence of the abnormality, the timer 50 and the changeover switch 51 operate to turn off the full off period T O and turn on the bidirectional switches S1, S4, and S7. load short-circuit period T S, the whole oFF period T O, S2, S5, S8 oN due to a load short circuit period T S, the whole oFF period T O, finally S3, S6, S9 and by load short period T S is provided by, then Then, all gates are turned off to turn off all the bidirectional switches S1 to S8.
[0037]
According to the present embodiment, as is clear from the comparison with FIG. 6, it is possible to prevent the clamp period (off period) of a specific switching element from being long, and to distribute the off period to each switching element. The load on each switching element and the spike voltage suppression circuit can be further reduced, and the life can be extended.
[0038]
【The invention's effect】
As described above, according to the present invention, the surge voltage applied to the switching element can be suppressed by the spike voltage suppressing means when the switching element is turned off and the load terminal is opened when an abnormality occurs, and the snubber resistance can be suppressed. The energy stored in the reactor of the load can be consumed by turning on and off the switching element without using such a method. Therefore, even if the voltage detector or the current detector fails, the operation of the device can be safely stopped without destroying the switching element of the main circuit.
Further, since no snubber circuit is required, the circuit configuration can be simplified and the device can be downsized.
[Brief description of the drawings]
FIG. 1 is a control block diagram showing a first embodiment of the present invention.
FIG. 2 is a configuration diagram of a direct converter in FIG.
FIG. 3 is a diagram illustrating a turn-off waveform of a switching element according to the first embodiment.
FIG. 4 is a timing chart showing the operation of the first embodiment.
FIG. 5 is a control block diagram showing a second embodiment of the present invention.
FIG. 6 is a timing chart showing the operation of the second embodiment.
FIG. 7 is a control block diagram illustrating a third embodiment of the present invention.
FIG. 8 is a timing chart showing the operation of the third embodiment.
FIG. 9 is a control block diagram showing a conventional technique.
FIG. 10 is a configuration diagram of a matrix converter.
[Explanation of symbols]
10: Power supply 20 ': Direct converter 20U: U-phase switching unit 20V: V-phase switching unit 20W: W-phase switching units 201 to 206: Spike voltage suppression circuit 251: Zener diode 252: Diode 30: Load 41: Voltage command generation Means 42: PWM generating means 44: Voltage detector 45: Current detector 46: Abnormality detecting means 47, 51: Changeover switch 48: All off patterns 49, 52: Load short circuit pattern 50: Timers S1a, S1b, S2a, S2b, S3a, S3b, S4a, S4b, S5a, S5b, S6a, S6b, S7a, S7b, S8a, S8b, S9a, S9b: Semiconductor switching elements

Claims (4)

半導体スイッチング素子を用いて交流電力を交流電力に直接変換する直接変換器を備えた交流−交流直接変換形電力変換装置において、
装置の異常を検出する異常検出手段と、
この異常検出手段による異常検出時に、前記直接変換器内のすべてのスイッチング素子をオフさせて負荷端を開放する手段と、
異常検出により各スイッチング素子をオフさせた際に、負荷に蓄積されたエネルギーを当該スイッチング素子により消費させるためのスパイク電圧抑制手段と、
を備えたことを特徴とする交流−交流直接変換形電力変換装置。
In an AC-AC direct conversion type power converter including a direct converter that directly converts AC power into AC power using a semiconductor switching element,
Abnormality detection means for detecting an abnormality of the device;
Means for turning off all switching elements in the direct converter and opening a load end when an abnormality is detected by the abnormality detecting means;
When each switching element is turned off by the abnormality detection, a spike voltage suppressing means for causing the energy stored in the load to be consumed by the switching element;
An AC-AC direct conversion type power converter, comprising:
半導体スイッチング素子を用いて交流電力を交流電力に直接変換する直接変換器を備えた交流−交流直接変換形電力変換装置において、
装置の異常を検出する異常検出手段と、
この異常検出手段による異常検出時に、前記直接変換器内のすべてのスイッチング素子をオフさせて負荷端を開放する全オフパターンと、所定のスイッチング素子をオンさせて負荷端を短絡させる負荷短絡パターンとを交互に選択する手段と、
異常検出により各スイッチング素子をオフさせた際に、負荷に蓄積されたエネルギーを当該スイッチング素子により消費させるためのスパイク電圧抑制手段と、
を備えたことを特徴とする交流−交流直接変換形電力変換装置。
In an AC-AC direct conversion type power converter including a direct converter that directly converts AC power into AC power using a semiconductor switching element,
Abnormality detection means for detecting an abnormality of the device;
When an abnormality is detected by the abnormality detection means, an all-off pattern in which all switching elements in the direct converter are turned off to open the load terminal, and a load short-circuit pattern in which a predetermined switching element is turned on to short-circuit the load terminal. Means for alternately selecting
When each switching element is turned off by the abnormality detection, a spike voltage suppressing means for causing the energy stored in the load to be consumed by the switching element;
An AC-AC direct conversion type power converter, comprising:
請求項2に記載した交流−交流直接変換形電力変換装置において、
前記負荷短絡パターンによりオンさせるスイッチング素子を経時的に変化させることを特徴とする交流−交流直接変換形電力変換装置。
The AC-AC direct conversion type power converter according to claim 2,
An AC-AC direct conversion type power converter, wherein a switching element to be turned on by the load short-circuit pattern is changed with time.
請求項1,2または3に記載した交流−交流直接変換形電力変換装置において、
前記スパイク電圧抑制手段は、スイッチング素子のオフ時にその両端に印加される電圧を利用して当該スイッチング素子のオン、オフを繰り返し、当該スイッチング素子の両端電圧をほぼ一定電圧にクランプする手段であることを特徴とする交流−交流直接変換形電力変換装置。
The AC-AC direct conversion type power converter according to claim 1, 2, or 3,
The spike voltage suppressing unit is a unit that repeatedly turns on and off the switching element using a voltage applied to both ends of the switching element when the switching element is turned off, and clamps the voltage across the switching element to a substantially constant voltage. An AC-AC direct conversion power converter.
JP2002317525A 2002-10-31 2002-10-31 AC-AC direct conversion power converter Expired - Fee Related JP4042531B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002317525A JP4042531B2 (en) 2002-10-31 2002-10-31 AC-AC direct conversion power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002317525A JP4042531B2 (en) 2002-10-31 2002-10-31 AC-AC direct conversion power converter

Publications (2)

Publication Number Publication Date
JP2004153952A true JP2004153952A (en) 2004-05-27
JP4042531B2 JP4042531B2 (en) 2008-02-06

Family

ID=32460903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002317525A Expired - Fee Related JP4042531B2 (en) 2002-10-31 2002-10-31 AC-AC direct conversion power converter

Country Status (1)

Country Link
JP (1) JP4042531B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005287200A (en) * 2004-03-30 2005-10-13 Yaskawa Electric Corp Matrix converter apparatus
CN104702254A (en) * 2013-12-10 2015-06-10 矢崎总业株式会社 Semiconductor abnormality detection circuit
US9941689B2 (en) 2011-11-07 2018-04-10 S-Printing Solution Co., Ltd. Switching mode power supply including surge protection circuit and image forming apparatus including the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005287200A (en) * 2004-03-30 2005-10-13 Yaskawa Electric Corp Matrix converter apparatus
JP4506949B2 (en) * 2004-03-30 2010-07-21 株式会社安川電機 Matrix converter device
US9941689B2 (en) 2011-11-07 2018-04-10 S-Printing Solution Co., Ltd. Switching mode power supply including surge protection circuit and image forming apparatus including the same
CN104702254A (en) * 2013-12-10 2015-06-10 矢崎总业株式会社 Semiconductor abnormality detection circuit
US10048305B2 (en) 2013-12-10 2018-08-14 Yazaki Corporation Semiconductor abnormality detection circuit

Also Published As

Publication number Publication date
JP4042531B2 (en) 2008-02-06

Similar Documents

Publication Publication Date Title
AU2005258128B2 (en) Inverter bridge controller implementing short-circuit protection scheme
JP5849586B2 (en) 3-level power conversion circuit system
AU749081B2 (en) Method for symmetrizing asymmetric faults
JP5487746B2 (en) IGBT overcurrent protection circuit with reverse breakdown voltage
US20120134184A1 (en) Multi-level inverter having dual controller
CN110710090A (en) DC link capacitor protection
JPWO2019123716A1 (en) Power converter
CN112740529A (en) Motor drive device, blower, compressor, and air conditioner
JP2014217151A (en) Power conversion device and overcurrent protection method for the same
JPH114150A (en) Semiconductor device and power conversion device using the semiconductor device
JP6065597B2 (en) Power converter
JP2006136183A (en) Interleaving control-type current transformer
JP3808326B2 (en) Power converter
JP4042531B2 (en) AC-AC direct conversion power converter
JP3864793B2 (en) PWM cycloconverter and PWM cycloconverter protection method
WO1996000463A1 (en) Fault detector for voltage source self-commutated power converter
CN115065263A (en) Three-level inverter, photovoltaic system and control method
JP2013223275A (en) Power conversion apparatus
WO2013174528A2 (en) Gate driver for a power converter
JP2009278704A (en) Gate drive of voltage-driven semiconductor device
JP2016127677A (en) Power converter
US20110157948A1 (en) Current source inverter
JP2005012913A (en) Power converter
WO2005029690A1 (en) Pwm cyclo converter
JP3815050B2 (en) Resonant inverter device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070724

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071023

A61 First payment of annual fees (during grant procedure)

Effective date: 20071105

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20101122

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20111122

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20121122

LAPS Cancellation because of no payment of annual fees