JP2004152112A - Power supply device - Google Patents

Power supply device Download PDF

Info

Publication number
JP2004152112A
JP2004152112A JP2002318030A JP2002318030A JP2004152112A JP 2004152112 A JP2004152112 A JP 2004152112A JP 2002318030 A JP2002318030 A JP 2002318030A JP 2002318030 A JP2002318030 A JP 2002318030A JP 2004152112 A JP2004152112 A JP 2004152112A
Authority
JP
Japan
Prior art keywords
voltage
power supply
monitoring
output
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002318030A
Other languages
Japanese (ja)
Other versions
JP2004152112A5 (en
Inventor
Kazuhiro Komatsu
和弘 小松
Yusuke Nishida
祐輔 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP2002318030A priority Critical patent/JP2004152112A/en
Publication of JP2004152112A publication Critical patent/JP2004152112A/en
Publication of JP2004152112A5 publication Critical patent/JP2004152112A5/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of Voltage And Current In General (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent the abnormal rise of voltage in a second power source even when a first power source is laid in a state where only voltage of a regulated value or less can be outputted because of any cause. <P>SOLUTION: When a power source control signal is in high level, a switch S1 performs closing operation. When the first power source outputs voltage of the regulated value, an abnormality detection comparator 105 sets the output to high level. A switch S2 performs closing operation, and a switch S3 performs opening operation. In a regulator circuit, the voltage obtained in the voltage dividing circuit of resistant elements R1 and R2 becomes a monitoring voltage. When the power source is laid in the state where only the voltage of the regulated value or less can be outputted, and its voltage is the voltage of an abnormality determination power source 106 or less, the abnormality detection comparator 105 sets the output to low level. The switch S2 performs opening operation, and the switch S3 performs closing operation. The monitoring voltage given to the regulator circuit is switched to the voltage obtained by the voltage dividing circuit of resistant elements R3 and R4 to suppress the voltage rise of the second power source. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
この発明は、電源装置に係り、特に同じ値の電圧を出力する２つの電源出力を持つ電源装置に関する。
【０００２】
【従来の技術】
ある制御動作の過程で得られたデータを履歴データとして取得し、電源スイッチをＯＦＦし、その後、電源スイッチをＯＮして再開する制御動作に前回取得した履歴データを反映させることを行うような電子制御機器では、履歴データを保存するメモリに半導体メモリを用いる場合、制御動作を実現する機能回路用の第１電源と半導体メモリ用の第２電源とを備え、電源スイッチＯＮ時の制御動作過程では第１電源と第２電源から同じ値の電圧を出力し、電源スイッチＯＦＦ時では第２電源のみから電圧を出力するような２つの電源出力を持つ電源装置が用いられることがある。
【０００３】
この種の２つの電源出力を持つ電源装置としては、従来、例えば特開２０００−１９４４３０号公報（電源回路）に開示されたものが知られている。以下、図１１を参照して、その概要を説明する。なお、図１１は、従来の２つの電源出力を持つ電源装置の構成例を示す回路図である。
【０００４】
図１１において、直流電源（例えば電池）１００１の正極端は、ＰＮＰトランジスタ１００２のエミッタ電極に接続され、ＰＮＰトランジスタ１００２のコレクタ電極は、トランジスタからなるスイッチＳ１の一端（入力端）と出力端子ＶＯＵＴ１（以下「第２電源」という）とに接続されている。スイッチＳ１の他端（出力端）は、出力端子ＶＯＵＴ２（以下「第１電源」という）に接続されている。
【０００５】
スイッチＳ１の出力端と第１電源との接続ラインとグランドとの間には、抵抗素子Ｒ１，Ｒ２の直列回路からなる分圧回路が設けられ、抵抗素子Ｒ１，Ｒ２の接続端は、トランジスタからなるスイッチＳ２を介してエラーアンプ１００３の正相入力端（＋）に接続されている。
【０００６】
また、ＰＮＰトランジスタ１００２のコレクタ電極とスイッチＳ１の入力端との接続ラインとグランドとの間には、抵抗素子Ｒ３，Ｒ４の直列回路からなる分圧回路が設けられ、抵抗素子Ｒ３，Ｒ４の接続端は、トランジスタからなるスイッチＳ３を介してエラーアンプ１００３の正相入力端（＋）に接続されている。
【０００７】
エラーアンプ１００３の逆相入力端（＋）には、基準電源１００４が接続され、エラーアンプ１００３の出力端は、ＰＮＰトランジスタ１００２のベース電極に接続されている。すなわち、ＰＮＰトランジスタ１００２とエラーアンプ１００３は、全体としてレギュレータ回路を構成している。
【０００８】
外部から入力される電源制御信号は、スイッチＳ１，Ｓ２の制御端に直接印加され、インバータ１００５を介してスイッチＳ３の制御端に印加される。この電源制御信号は、当該電源装置を用いる電子制御機器の電源スイッチが投入・遮断されることによって発生する２値のレベル信号である。
【０００９】
なお、ＰＮＰトランジスタ１００２のコレクタ電極とスイッチＳ１の入力端との接続ラインとグランドとの間には、平滑用の容量素子Ｃ１が設けられている。また、スイッチＳ１の出力端と第１電源との接続ラインとグランドとの間には、平滑用の容量素子Ｃ２が設けられている。
【００１０】
以上の構成において、電源制御信号が、電子制御機器の電源スイッチが投入されている状態を示す一方のレベルであるときは、スイッチＳ１，Ｓ２が共に閉路動作（ＯＮ動作）を行い、スイッチＳ３は開路動作（ＯＦＦ動作）を行う。したがって、エラーアンプ１００３では、抵抗素子Ｒ１，Ｒ２の直列回路からなる分圧回路で得られる電圧（監視電圧）と基準電源１００４の電圧との大小比較に基づく誤差信号をＰＮＰトランジスタ１００２に与える。これによって、直流電源１００１の出力電圧から安定化された所定値（例えば５Ｖ）の電圧が生成され、第２電源と第１電源の双方から出力される。
【００１１】
一方、電源制御信号が、電子制御機器の電源スイッチが遮断されている状態を示す他方のレベルであるときは、スイッチＳ１，Ｓ２が共に開路動作（ＯＦＦ動作）を行い、スイッチＳ３は閉路動作（ＯＮ動作）を行う。したがって、エラーアンプ１００３では、抵抗素子Ｒ３，Ｒ４の直列回路からなる分圧回路で得られる電圧（監視電圧）と基準電源１００４の電圧との大小比較に基づく誤差信号をＰＮＰトランジスタ１００２に与える。これによって、直流電源１００１の出力電圧から安定化された所定値（例えば５Ｖ）の電圧が生成され、第２電源のみから出力される。
【００１２】
【特許文献１】
特開２０００−１９４４３０号公報
【００１３】
【発明が解決しようとする課題】
ところで、図１１に示した電源装置では、第１電源が何らの原因で規定値以下の電圧しか出力できない状態が継続すると、スイッチＳ１の入力端の電圧、つまり第２電源の電圧が異常に上昇することが起こる。これは、例えば、第１電源に接続される負荷回路が過負荷状態になる、あるいはその負荷回路において短絡等の事故が発生して第１電源が地絡状態になる等の場合に生ずる。
【００１４】
図１２は、第１電源が地絡状態になった場合の動作を示すタイムチャートである。図１２において、（２）に示すように、第１電源は、地絡状態にあり、０Ｖに固定された状態になっているとする。
【００１５】
電源制御信号（３）は、当初は、電子制御機器の電源スイッチが遮断状態（ＯＦＦ状態）にあることを示す低レベルである。この状態では、スイッチＳ１が開路動作をしているので、第１電源の地絡状態に影響されることなく、（１）に示すようにスイッチＳ１の入力端に接続される第２電源のみから５Ｖの電圧が出力される。
【００１６】
次いで、電源制御信号（３）は、電子制御機器の電源スイッチが投入状態（ＯＮ状態）にあることを示す高レベルを電源スイッチがＯＮ状態である期間内継続する。これによって、スイッチＳ１が閉路動作を行い、レギュレータ回路は、スイッチＳ１の出力端に接続される第１電源の電圧を監視して電圧制御を行うが、第１電源の電圧は、０Ｖである（２）。したがって、レギュレータ回路は、第１電源の電圧が規定値の５ＶになるようにスイッチＳ１の入力端の電圧を上昇させる動作を行う。
【００１７】
その結果、（１）に示すように、第２電源の電圧が、直流電源１００１の電圧まで上昇し、その状態が電子制御機器の電源スイッチがＯＮ状態である期間内継続することが起こる。
【００１８】
第２電源には、通常、半導体メモリなどの低耐圧の負荷回路が接続されるので、上記のような異常電圧が発生し継続すると、第２電源に接続される負荷回路が破壊されるおそれがある。
【００１９】
この発明は、上記に鑑みてなされたもので、第１電源が何らの原因で規定値以下の電圧しか出力できない状態となっても、第２電源では電圧の異常上昇が生じないようにできる手段を備えた電源装置を得ることを目的とする。
【００２０】
【課題を解決するための手段】
上記の目的を達成するために、この発明にかかる電源装置は、電源からの電圧を制御して第１電源および第２電源として電圧を各々出力可能なものであって、電源制御信号に基づき、当該電源制御信号が第１の状態を示すものであれば、前記第１電源および第２電源の電圧を共に出力するとともに、前記第１電源の電圧を監視電圧として電源電圧を制御し、前記電源制御信号が第２の状態を示すものであれば、前記第１電源の電圧の出力を遮断し第２電源の電圧を出力するとともに、当該第２電源の電圧を監視電圧として電源電圧を制御するレギュレータ手段を備えた電源装置において、前記第１電源の出力状態を監視する監視手段と、前記監視手段の監視結果に基づいて前記レギュレータ手段に与える監視電圧を前記第１電源の電圧から前記第２電源の電圧に切り替える切替手段と、を備えたことを特徴とする。
【００２１】
この発明によれば、第１電源の出力状態を監視し、この監視手段の監視結果に基づいて、第１電源が何らの原因で規定値以下の電圧しか出力できない状態となっている場合には、レギュレータ手段に与える監視電圧を第１電源の電圧から第２電源の電圧に切り替える。その結果、第２電源の電圧上昇が抑制され、接続される負荷回路の破壊を防止できる。
【００２２】
つぎの発明にかかる電源装置は、上記の発明において、前記監視手段は、前記第１電源の電圧が規定値以下の電圧であることを検出する電圧検出手段であって、前記切替手段は、前記電圧検出手段により前記規定値以下の電圧が検出された場合に、前記監視電圧を前記第１電源の電圧から前記第２電源の電圧に切り替えることを特徴とする。
【００２３】
この発明によれば、上記の発明において、第１電源の電圧が規定値以下の電圧であることを検出すると、監視電圧を第１電源の電圧から第２電源の電圧に切り替える。その結果、第１電源で電圧の異常低下があっても、第２電源の電圧は異常上昇することなく規定値の電圧を出力するので、第２電源に接続される負荷回路の破壊を未然に防止できる。
【００２４】
つぎの発明にかかる電源装置は、上記の発明において、前記監視手段は、前記第１電源を流れる規定値を超える負荷電流を検出する電流検出手段であって、前記切替手段は、前記電流検出手段により前記規定値を超える負荷電流が検出された場合に、前記監視電圧を前記第１電源の電圧から前記第２電源の電圧に切り替えることを特徴とする。
【００２５】
この発明によれば、上記の発明において、第１電源を流れる規定値を超える負荷電流を検出すると、監視電圧を第１電源の電圧から第２電源の電圧に切り替える。その結果、第２電源に接続される負荷回路の破壊を未然に防止できる。さらに、異常を検出する電流値を細かく設定できるので、異常判断の確実性を向上させることができる。
【００２６】
つぎの発明にかかる電源装置は、上記の発明において、前記監視手段は、前記第１電源の電圧と前記第２電源電圧との差電圧が規定値を超えることを検出する差電圧検出手段であって、前記切替手段は、前記差電圧検出手段により前記規定値を超える差電圧が検出された場合に、前記監視電圧を前記第１電源の電圧から前記第２電源の電圧に切り替えることを特徴とする。
【００２７】
この発明によれば、上記の発明において、第１電源の電圧と第２電源電圧との差電圧が規定値を超えることを検出すると、監視電圧を第１電源の電圧から第２電源の電圧に切り替える。その結果、第２電源に接続される負荷回路の破壊が未然に防止できる。さらに、第２電源からの差電圧をモニタして負荷の異常を判断するので、異常判定レベルを第２電源の精度と無関係にすることができる。
【００２８】
つぎの発明にかかる電源装置は、電源からの電圧を制御して第１電源および第２電源として電圧を各々出力可能なものであって、電源制御信号に基づき、当該電源制御信号が第１の状態を示すものであれば、前記第１電源および第２電源の電圧を共に出力するとともに、前記第１電源の電圧を監視電圧として電源電圧を制御し、前記電源制御信号が第２の状態を示すものであれば、前記第１電源の電圧の出力を遮断し第２電源の電圧を出力するとともに、当該第２電源の電圧を監視電圧として電源電圧を制御するレギュレータ手段を備えた電源装置において、前記第２電源の電圧が規定値以上の電圧であることを検出する電圧検出手段と、前記電圧検出手段の検出信号を受けて前記レギュレータ手段に与える監視電圧を前記第１電源の電圧から前記第２電源の電圧に切り替える切替手段と、を備えたことを特徴とする。
【００２９】
この発明によれば、第２電源の電圧が規定値以上の電圧であることを検出すると、レギュレータ手段に与える監視電圧を第１電源の電圧から第２電源の電圧に切り替える。その結果、第２電源の電圧が何らかの原因で異常上昇しても、第２電源の電圧を接続される負荷回路の耐圧以下に引き下げるので、第１電源の状態に関係なく、第２電源に接続される負荷回路の破壊が未然に防止できる。
【００３０】
つぎの発明にかかる電源装置は、上記の発明において、前記監視電圧を前記第１電源の電圧から前記第２電源の電圧に切り替える状態を切替開始時から所定時間保持する手段を、さらに備えたことを特徴とする。
【００３１】
この発明によれば、上記の発明において、監視電圧を第１電圧から第２電圧に切り替える状態が切替開始時から所定時間保持されるので、切替時に生ずるスイッチングノイズや電源に重畳されるノイズの影響を排除することができ、異常動作の発生が防止できる。
【００３２】
つぎの発明にかかる電源装置は、上記の発明において、前記監視電圧を前記第１電源の電圧から前記第２電源の電圧に切り替える動作にヒステリシス特性を付与する手段を、さらに備えたことを特徴とする。
【００３３】
この発明によれば、上記の発明において、監視電圧を第１電圧から第２電圧に切り替える動作がヒステリシス特性を持つので、切替時に生ずるスイッチングノイズや電源に重畳されるノイズの影響を排除することができ、異常動作の発生が防止できる。
【００３４】
つぎの発明にかかる電源装置は、電源からの電圧を制御して第１電源および第２電源として電圧を各々出力可能なものであって、電源制御信号に基づき、当該電源制御信号が第１の状態を示すものであれば、前記第１電源および第２電源の電圧を共に出力するとともに、前記第１電源の電圧を監視電圧として電源電圧を制御し、前記電源制御信号が第２の状態を示すものであれば、前記第１電源の電圧の出力を遮断し第２電源の電圧を出力するとともに、当該第２電源の電圧を監視電圧として電源電圧を制御するレギュレータ手段を備えた電源装置において、規定値を超えて上昇する前記第２電源の電圧を当該第２電源に接続される負荷の耐圧以下にクランプするクランプ手段を備えたことを特徴とする。
【００３５】
この発明によれば、第２電源の電圧が規定値を超えて上昇すると、第２電源の電圧を当該第２電源に接続される負荷の耐圧以下にクランプする。その結果、第２電源の電圧制限が容易に行え、接続される負荷回路の破壊が容易かつ未然に防止できる。
【００３６】
つぎの発明にかかる電源装置は、上記の発明において、前記クランプ手段は、前記第２電源の電圧が規定値を超えて上昇するとき、当該第２電源と前記第１電源の電圧を生成する抵抗分圧回路との間に前記第１電源の電圧を上昇させる電流を供給する電流路を形成することで、前記第２電源の電圧を所定値にクランプする電流路形成手段を備えたことを特徴とする。
【００３７】
この発明によれば、上記の発明において、第２電源の電圧が規定値を超えて上昇すると、第１電源の電圧を上昇させる電流を供給する。その結果、上昇させていた第２電源の電圧を引き下げるように、第２電源の電圧が所定値にクランプされ、接続される負荷回路の破壊が未然に防止できる。さらに、供給する電流は微少電流でよいので、安価な小型部品で構成でき、またＩＣ化を行うこともできる。
【００３８】
つぎの発明にかかる電源装置は、上記の発明において、前記クランプ手段は、前記電流路形成手段の動作によって実現される前記第２電源の電圧が前記基準電圧と前記抵抗分圧回路の抵抗値とによって決定されるように前記電流路形成手段を制御する制御手段を、さらに備えたことを特徴とする。
【００３９】
この発明によれば、上記の発明において、第２電源の電圧は、基準電圧と抵抗分圧回路の抵抗値とによって決定されるように制御される。その結果、第２電源の電圧ばらつきを少なくし、温度依存性を少なくすることができる。
【００４０】
つぎの発明にかかる電源装置は、上記の発明において、規定値を超えて上昇する前記第２電源の電圧を当該第２電源に接続される負荷回路の耐圧以下にクランプするクランプ手段を、さらに備えたことを特徴とする。
【００４１】
この発明によれば、上記の発明において、第１電源の監視結果に基づきレギュレータ回路に与える監視電圧を切り替えて第２電源の電圧上昇の抑制が行えるのに加えて、第１電源の状態とは無関係に生ずる可能性がある第２電源の電圧上昇の抑制が行えるので、一層確実に第２電源に接続される負荷回路の保護が図れる。
【００４２】
【発明の実施の形態】
以下に添付図面を参照して、この発明にかかる電源装置の好適な実施の形態を詳細に説明する。
【００４３】
実施の形態１．
図１は、この発明にかかる電源装置を用いる電子制御機器の一例を示すブロック図である。図１では、車載用の電子制御機器に適用する場合が示されているが、これに限定されるものではない。
【００４４】
図１において、車載用の電子制御機器としては、燃料噴射制御装置（ＥＦＩ）１や、アンチロックブレーキシステム（ＡＢＳ）２、エアバック３など各種あるが、それらは、共通のバッテリ４から電源供給を受けて、それぞれに接続される各種負荷を制御するようになっている。
【００４５】
ここで、ＥＦＩ１は、この発明にかかる電源装置１１を備えている。電源装置１１は、バッテリ４から電源供給を受けてマイクロコンピュータ（ＣＰＵ）１２およびその周辺回路等（以下、単に「ＣＰＵ」という）に対して動作電源を供給する。そのとき、電源装置１１は、電源スイッチとしてのイグニッションスイッチ５からそのＯＮ／ＯＦＦ状態を示す電源制御信号を受けて、イグニッションスイッチ５がＯＮ状態にあるときは、ＣＰＵ１２に対して、同じ値の電圧出力である第１電源と第２電源を供給し、イグニッションスイッチ５がＯＦＦ状態にあるときは、ＣＰＵ１２に対して、第２電源のみを供給するようになっている。
【００４６】
ＣＰＵ１２は、電源装置１１から動作電源の供給を受けて、燃料噴射制御に関わる各種の演算を実行し、ドライバ回路１３を介して燃料噴射制御に関わる回路等の各種負荷を制御する。併せて、ＣＰＵ１２は、その制御動作過程で得られる各種のデータを保存し、その後の制御においてそれらの保存データを用いてアクチュエータのばらつきや経年変化等に対応した適切な制御が行えるようにする学習制御を行うようになっている。この学習制御で用いられるメモリは、半導体メモリである。
【００４７】
すなわち、電源装置１１が生成する第１電源は、燃料噴射制御に関わる回路等に供給され、第２電源は、専ら半導体メモリとその制御回路に供給される。これによって、半導体メモリは、不揮発性メモリとなるので、イグニッションスイッチ５がＯＦＦ状態にあるときでも学習データは保存される。
【００４８】
以上のように用いられるこの発明にかかる電源装置１１は、第１電源の負荷が過負荷になる場合や負荷回路内で短絡事故が起こり第１電源が地絡状態になる場合に生ずる第２電源の電圧上昇を抑制する措置、電源スイッチ（図１に例で言えばイグニッションスイッチ）５の切替時での過渡状態時に生ずる可能性がある第２電源の電圧上昇を抑制する措置等が施されている。以下、この発明にかかる電源装置１１の各実施の形態について説明する。
【００４９】
図２は、この発明の実施の形態１である電源装置の構成を示す回路図である。図２において、直流電源（例えばバッテリ）１０１の正極端は、ＰＮＰトランジスタ１０２のエミッタ電極に接続され、ＰＮＰトランジスタ１０２のコレクタ電極は、トランジスタからなるスイッチング素子であるスイッチＳ１の一端（以下、「入力端」という）と出力端子ＶＯＵＴ１（以下、「第２電源」という）とに接続されている。スイッチＳ１の他端（以下、「出力端」という）は、出力端子ＶＯＵＴ２（以下、「第１電源」という）に接続されている。
【００５０】
スイッチＳ１の出力端と第１電源との接続ラインとグランドとの間には、抵抗素子Ｒ１，Ｒ２の直列回路からなる分圧回路が設けられ、抵抗素子Ｒ１，Ｒ２の接続端は、トランジスタからなるスイッチング素子であるスイッチＳ２を介してエラーアンプ１０３の正相入力端（＋）に接続されている。
【００５１】
また、ＰＮＰトランジスタ１０２のコレクタ電極とスイッチＳ１の入力端との接続ラインとグランドとの間には、抵抗素子Ｒ３，Ｒ４の直列回路からなる分圧回路が設けられ、抵抗素子Ｒ３，Ｒ４の接続端は、トランジスタからなるスイッチング素子であるスイッチＳ３を介してエラーアンプ１０３の正相入力端（＋）に接続されている。
【００５２】
エラーアンプ１０３の逆相入力端（＋）には、基準電源１０４が接続され、エラーアンプ１０３の出力端は、ＰＮＰトランジスタ１０２のベース電極に接続されている。すなわち、ＰＮＰトランジスタ１０２とエラーアンプ１０３は、全体として電源１０１からの電圧を制御して第１電源および第２電源として電圧を各々出力するレギュレータ回路（手段）を構成している。
【００５３】
スイッチＳ１の出力端と第１電源との接続ラインには、異常検出コンパレータ１０５の正相入力端（＋）が接続され、異常検出コンパレータ１０５の逆相入力端（−）には、異常判定電源１０５が接続されている。異常検出コンパレータ１０５の出力端は、ＡＮＤゲート１０７の一方の入力端に接続されている。ここで、異常判定電源１０５の電圧値は、第１電源の規定電圧値よりも低い電圧値に設定されている。
【００５４】
外部から入力される電源制御信号は、スイッチＳ１の制御端に直接印加され、また、ＡＮＤゲート１０７の他方の入力端にも入力されている。この電源制御信号は、当該電源装置を用いる電子制御機器の電源スイッチが投入・遮断されることによって発生する２値のレベル信号である。ここでは、電源制御信号は、電子制御機器の電源スイッチが投入されている（すなわち、第１の状態を示す）場合には、高レベルとなり、遮断されている（すなわち、第２の状態を示す）場合には、低レベルとなるとしている。
【００５５】
ＡＮＤゲート１０７の出力端は、スイッチＳ２の制御端に直接接続されるとともに、インバータ１０８を介してスイッチＳ３の制御端に接続されている。なお、ＰＮＰトランジスタ１０２のコレクタ電極とスイッチＳ１の入力端との接続ラインとグランドとの間には、平滑用の容量素子Ｃ１が設けられている。また、スイッチＳ１の出力端と出力端子ＶＯＵＴ２との接続ラインとグランドとの間には、平滑用の容量素子Ｃ２が設けられている。
【００５６】
次に、以上のように構成される電源装置の動作について説明する。電子制御機器の電源スイッチが遮断されていて、電源制御信号が低レベルであるときは、スイッチＳ１は、開路動作（ＯＦＦ動作）を行う。また、ＡＮＤゲート１０７の出力は、低レベルとなるので、スイッチＳ２も開路動作（ＯＦＦ動作）を行う。一方、スイッチＳ３は、インバータ１０８の出力が高レベルとなるので、閉路動作（ＯＮ動作）を行う。
【００５７】
したがって、エラーアンプ１０３では、抵抗素子Ｒ３，Ｒ４の直列回路からなる分圧回路で得られる電圧（監視電圧）と基準電源１０４の電圧との大小比較に基づく誤差信号をＰＮＰトランジスタ１０２のベース電極に与える。これによって、直流電源１０１の出力電圧から安定化された所定値の電圧が生成され、第２電源のみから出力される。
【００５８】
さて、電子制御機器の電源スイッチが投入されていて、電源制御信号が高レベルであるときは、スイッチＳ１は閉路動作（ＯＮ動作）を行う。第１電源が規定値の電圧を出力するときは、異常検出コンパレータ１０５は出力を高レベルにするので、ＡＮＤゲート１０７の出力は高レベルとなり、スイッチＳ２が閉路動作（ＯＮ動作）を行う。一方、スイッチＳ３は、インバータ１０８の出力が低レベルとなるので、開路動作（ＯＦＦ動作）を行う。
【００５９】
したがって、エラーアンプ１０３では、抵抗素子Ｒ１，Ｒ２の直列回路からなる分圧回路で得られる電圧（監視電圧）と基準電源１０４の電圧との大小比較に基づく誤差信号をＰＮＰトランジスタ１０２のベース電極に与える。これによって、直流電源１０１の出力電圧から安定化された所定値の電圧が生成され、第２電源と第１電源の双方から出力される。
【００６０】
この状態において、第１電源が何らかの原因で規定値以下の電圧しか出力できない状態になり、その電圧が異常判定電源１０６の電圧以下であると、異常検出コンパレータ１０５が出力を低レベルにする。その結果、ＡＮＤゲート１０７の出力が低レベルになり、インバータ１０８の出力が高レベルになるので、スイッチＳ２が開路動作（ＯＦＦ動作）を行い、スイッチＳ３が閉路動作（ＯＮ動作）を行う。
【００６１】
つまり、エラーアンプ１０３では、抵抗素子Ｒ１，Ｒ２の直列回路からなる分圧回路で得られる電圧を監視電圧としていたのが、第１電源で電圧の異常低下があると、抵抗素子Ｒ３，Ｒ４の直列回路からなる分圧回路で得られる電圧を監視電圧とするように切り替えられる。これによって、レギュレータ回路では、第２電源の電圧上昇を抑制し、第２電源の電圧を規定値にする制御動作が行われる。
【００６２】
このように、実施の形態１によれば、第１電源で電圧の異常低下があっても、第２電源の電圧は異常上昇することなく規定値の電圧を出力することができるので、第２電源に接続される負荷回路の破壊が未然に防止できる。
【００６３】
なお、本発明においては、本実施の形態１で示したような第１電源および第２電源、または第２電源のみを切り替えるための切替回路に限定されず、その他の切替回路についても同様に適用することができ、さらに、本実施の形態１で示した回路構成およびＯＮ／ＯＦＦ理論も図示のものに限定されず、例えば、第２電源にもスイッチＳ１と同様のスイッチを設け、これら二つのスイッチで電源を切り替えるなども可能である。
【００６４】
実施の形態２．
図３は、この発明の実施の形態２である電源装置の構成を示す回路図である。なお、図３では、図２に示した構成と同一ないしは同等である構成要素には、同一の符号が付されている。ここでは、この実施の形態２に関わる部分を中心に説明する。
【００６５】
図３に示すように、実施の形態２では、実施の形態１（図２）に示した構成において、異常検出コンパレータ１０５に代えて、第１電源から負荷側に流れ出す負荷電流を検出する電流検出回路２０１が設けられている。
【００６６】
電流検出回路２０１は、検出した負荷電流が予め定めた電流値を超えないときは、ＡＮＤゲート１０７への出力を高レベルに維持するが、検出した負荷電流が予め定めた電流値を超えるときに、ＡＮＤゲート１０７への出力を低レベルにする。
【００６７】
電流検出回路２０１は、例えば図３に示すように、スイッチＳ１の出力端と第１電源との接続ラインにモニタ用の抵抗素子２０２を介在させ、モニタ用の抵抗素子２０２の両端電圧を差動アンプを用いて検出する構成とすることができる。勿論、その他、例えばセンスＭＯＳやホール素子などの専用の電流検出素子も用いることができる。
【００６８】
この構成によれば、電源制御信号が高レベルであるときに、第１電源で電圧の異常低下を示す負荷電流の異常増大が発生すると、レギュレータ回路に与える監視電圧を、抵抗素子Ｒ１，Ｒ２の直列回路からなる分圧回路で得られる電圧から抵抗素子Ｒ３，Ｒ４の直列回路からなる分圧回路で得られる電圧に切り替えることができる。つまり、実施の形態１にて説明した動作が同様に行われる。
【００６９】
したがって、実施の形態２によれば、実施の形態１と同様に、第１電源で電圧の異常低下があっても、第２電源の電圧は異常上昇することなく規定値の電圧を出力することができるので、第２電源に接続される負荷回路の破壊が未然に防止できる。このとき、実施の形態２では、異常を検出する電流値を細かく設定できるので、異常判断の確実性を実施の形態１よりも向上させることができる。
【００７０】
実施の形態３．
図４は、この発明の実施の形態３である電源装置の構成を示す回路図である。なお、図４では、図２に示した構成と同一ないしは同等である構成要素には、同一の符号が付されている。ここでは、この実施の形態３に関わる部分を中心に説明する。
【００７１】
図４に示すように、実施の形態３では、実施の形態１（図２）に示した構成において、異常検出コンパレータ１０５に代えて、第１電源と第２電源の電圧差をモニタする差動アンプ構成の電圧検出回路３０１が設けられている。
【００７２】
電圧検出回路３０１は、検出した電圧差が予め定めた電圧値を超えないときは、ＡＮＤゲート１０７への出力を高レベルに維持するが、検出した電圧差が予め定めた電圧値を超えるときに、ＡＮＤゲート１０７への出力を低レベルにする。なお、第１電源と第２電源の電圧差を検出するので、第２電源の精度は、異常判定のレベルに影響を与えない。
【００７３】
この構成によれば、電源制御信号が高レベルであるときに、第１電源で電圧の異常低下が発生し第１電源と第２電源の電圧差が所定値を超えると、レギュレータ回路に与える監視電圧を、抵抗素子Ｒ１，Ｒ２の直列回路からなる分圧回路で得られる電圧から抵抗素子Ｒ３，Ｒ４の直列回路からなる分圧回路で得られる電圧に切り替えることができる。つまり、実施の形態１にて説明した動作が同様に行われる。
【００７４】
したがって、実施の形態３によれば、実施の形態１と同様に、第１電源で電圧の異常低下があっても、第２電源の電圧は異常上昇することなく規定値の電圧を出力することができるので、第２電源に接続される負荷回路の破壊が未然に防止できる。さらに、第２電源からの差電圧をモニタして負荷の異常を判断するので、異常判定レベルを第２電源の精度と無関係にすることができる。
【００７５】
実施の形態４．
図５は、この発明の実施の形態４である電源装置の構成を示す回路図である。なお、図５では、図２に示した構成と同一ないしは同等である構成要素には、同一の符号が付されている。ここでは、この実施の形態４に関わる部分を中心に説明する。
【００７６】
図５に示すように、実施の形態４では、実施の形態１（図２）に示した構成において、異常検出コンパレータ１０５とＡＮＤゲート１０７との間にｔ時間ラッチ回路４０１が設けられている。
【００７７】
ｔ時間ラッチ回路４０１は、異常検出コンパレータ１０５が出力を高レベルにしているときは、異常検出コンパレータ１０５の出力をそのままＡＮＤゲート１０７に出力するが、異常検出コンパレータ１０５が出力を低レベルにすると、異常検出コンパレータ１０５の出力を任意時間ｔだけラッチしてＡＮＤゲート１０７に出力する。
【００７８】
この構成によれば、電源制御信号が高レベルであるときに、第１電源で電圧の異常低下が発生し、異常検出コンパレータ１０５が出力を低レベルにすると、ＡＮＤゲート１０７が任意時間ｔだけ出力を低レベルに維持し続ける。つまり、レギュレータ回路に与える監視電圧を、抵抗素子Ｒ１，Ｒ２の直列回路からなる分圧回路で得られる電圧から抵抗素子Ｒ３，Ｒ４の直列回路からなる分圧回路で得られる電圧に切り替える信号が、切替開始時から任意時間ｔの期間内継続して出力される。
【００７９】
レギュレータ回路では、与える監視電圧の切替タイミングにおいて、スイッチＳ２とスイッチＳ３が切り替わるときのスイッチングノイズや、電源に重畳されているノイズが入力されると、出力電圧を過渡的に上昇させるなどの異常動作を発生する可能性がある。
【００８０】
これに対し、実施の形態４によれば、レギュレータ回路に与える監視電圧を切り替えるときにその切替状態をある期間維持するので、切替タイミングでのスイッチングノイズ等の影響が排除できる。したがって、上記した切り替えタイミング時に発生する可能性のある異常動作が防止でき、耐ノイズ性を向上させることができる。なお、実施の形態４では、実施の形態１への適用例を示したが、実施の形態２，３にも同様に適用できることは勿論である。
【００８１】
実施の形態５．
図６は、この発明の実施の形態５である電源装置の構成を示す回路図である。なお、図６では、図２に示した構成と同一ないしは同等である構成要素には、同一の符号が付されている。ここでは、この実施の形態５に関わる部分を中心に説明する。
【００８２】
図６に示すように、実施の形態５では、実施の形態１（図２）に示した構成における異常検出コンパレータ１０５とＡＮＤゲート１０７とを省略し、電源制御信号がスイッチＳ１，Ｓ２の制御端とインバータ１０８とに直接入力されるようにした状態において、ＰＮＰトランジスタ１０２のコレクタ電極とスイッチＳ１の入力端との接続ラインに、電圧制限回路５０１が設けられている。
【００８３】
電圧制限回路５０１は、第２電源の電圧が接続される負荷回路の耐圧以上に上昇しないように制限を加える回路である。図７は、電圧制限回路５０１の構成例を示す回路図である。図７に示すように、電圧制限回路５０１は、例えば、ツェナーダイオード６０１によって構成することができる。ツェナーダイオード６０１には、接続される負荷の耐圧以下のツェナー電圧を持つものが用いられる。
【００８４】
以上の構成において、電子制御機器の電源スイッチが投入されていて、電源制御信号が高レベルであるときは、スイッチＳ１，Ｓ２は閉路動作（ＯＮ動作）を行う。一方、スイッチＳ３は、インバータ１０８の出力が低レベルとなるので、開路動作（ＯＦＦ動作）を行う。
【００８５】
したがって、エラーアンプ１０３では、抵抗素子Ｒ１，Ｒ２の直列回路からなる分圧回路で得られる電圧（監視電圧）と基準電源１０４の電圧との大小比較に基づく誤差信号をＰＮＰトランジスタ１０２のベース電極に与える。これによって、直流電源１０１の出力電圧から生成され、安定化された所定値の電圧が出力端子ＯＵＴ１と出力端子ＯＵＴ２の双方から出力される。
【００８６】
この状態において、第１電源が何らかの原因で規定値以下の電圧しか出力できない状態になるなどによって、第２電源の電圧が上昇し、第２電源の電圧がツェナーダイオード６０１のツェナー電圧を超えると、ツェナーダイオード６０１がＯＮ動作するので、第２電源の電圧は、上昇が抑制され、ツェナーダイオード６０１のツェナー電圧にクランプされる。
【００８７】
このように、実施の形態５によれば、ツェナーダイオード６０１には、電圧制限時にかなりの電流が流れるので、大型部品化する難点はあるが、第２電源の電圧制限が容易に行えるので、接続される負荷回路の破壊が容易かつ未然に防止できる。
【００８８】
実施の形態６．
図８は、この発明の実施の形態６である電源装置の構成を示す回路図である。なお、図８では、図６に示した構成と同一ないしは同等である構成要素には、同一の符号が付されている。ここでは、この実施の形態６に関わる部分を中心に説明する。
【００８９】
図８に示すように、実施の形態６では、実施の形態５（図６）に示した構成において、電圧制限回路５０１に代えて、クランプ回路７０１が設けられている。クランプ回路７０１は、例えば、ＮＰＮトランジスタ７１１と、ＮＰＮトランジスタ７１１のバイアス回路を構成する抵抗素子（抵抗値ＲＣ１）７１２，抵抗素子（抵抗値ＲＣ２）７１３の直列回路とによって構成されている。
【００９０】
ＮＰＮトランジスタ７１１は、コレクタ電極がＰＮＰトランジスタ１０２のコレクタ電極とスイッチＳ１の入力端との接続ラインに接続され、エミッタ電極が第１電源の監視電圧を発生する抵抗素子Ｒ１，Ｒ２の接続端Ａに接続されている。
【００９１】
抵抗素子７１２は、ＮＰＮトランジスタ７１１のベース電極とコレクタ電極との間に設けられ、抵抗素子７１３は、ＮＰＮトランジスタ７１１のベース電極とグランドとの間に設けられている。抵抗素子７１２，７１３の抵抗値ＲＣ１，ＲＣ２は、第２電源の電圧が規定値以上の所定値になると、ＮＰＮトランジスタ７１１をＯＮ動作させるベースバイアス電圧を発生するように定められている。
【００９２】
以上の構成において、電子制御機器の電源スイッチが投入されていて、電源制御信号が高レベルであるときは、スイッチＳ１，Ｓ２は閉路動作（ＯＮ動作）を行う。一方、スイッチＳ３は、インバータ１０８の出力が低レベルとなるので、開路動作（ＯＦＦ動作）を行う。
【００９３】
したがって、エラーアンプ１０３では、抵抗素子Ｒ１，Ｒ２の接続端Ａに得られる監視電圧と基準電源１０４の電圧との大小比較に基づく誤差信号をＰＮＰトランジスタ１０２のベース電極に与える。これによって、直流電源１０１の出力電圧から安定化された所定値の電圧が生成され、第２電源と第１電源の双方から出力される。
【００９４】
この状態において、第１電源が何らかの原因で規定値以下の電圧しか出力できない状態であると、エラーアンプ１０３では、接続端Ａに得られる監視電圧と基準電源１０４の電圧との差が大きくなるので、その差電圧を小さくするようにＰＮＰトランジスタ１０２を制御する。その結果、第２電源の電圧が上昇する。
【００９５】
すると、クランプ回路７０１では、第２電源の電圧が規定値以上の所定値になると、ＮＰＮトランジスタ７１１は、ベース電極にバイアス回路（抵抗素子７１２，７１３の直列回路）からＯＮ動作するのに必要なベースバイアス電圧が供給されて、ＯＮ動作を行う。
【００９６】
その結果、ＮＰＮトランジスタ７１１から抵抗素子Ｒ１，Ｒ２の接続端Ａに電流が供給されるので、低下していた接続端Ａの電位が上昇し、基準電源１０４の電圧との差が小さくなる方向に移行する。
【００９７】
したがって、エラーアンプ１０３では、上昇させていた第２電源の電圧を引き下げるように、ＰＮＰトランジスタ１０２を制御するようになるので、第２電源の電圧が所定値にクランプされることになる。
【００９８】
このときに得られる第２電源の電圧Ｖｍａｘは、基準電源１０４の電圧をＶｒｅｆ、ＮＰＮトランジスタ７１１のベース・エミッタ間電圧をＶｂｅとすると、
Ｖｍａｘ＝（Ｖｒｅｆ＋Ｖｂｅ）×｛（ＲＣ１／ＲＣ２）＋１｝ ・・・（１）
となる。
【００９９】
具体的に、Ｖｒｅｆ＝１．２５Ｖ、Ｖｂｅ＝１．７５Ｖ、ＲＣ１＝５０ｋΩ、ＲＣ２＝２５ｋΩなる数値を適用すると、Ｖｍａｘ＝５．８５Ｖとなる。すなわち、第２電源の電圧は、接続される負荷回路の耐圧を超えない程度の所定値にクランプされることが解る。
【０１００】
このように、実施の形態６によれば、クランプ回路７０１を流れる電流は微少電流でよいので、クランプ回路７０１は、安価な小型部品で構成でき、またＩＣ化が行える。なお、クランプ回路７０１の構成は、図８に示した構成に限定されないことは言うまでもない。
【０１０１】
実施の形態７．
図９は、この発明の実施の形態７である電源装置の構成を示す回路図である。なお、図９では、図８に示した構成と同一ないしは同等である構成要素には、同一の符号が付されている。ここでは、この実施の形態７に関わる部分を中心に説明する。
【０１０２】
図９に示すように、実施の形態７では、実施の形態６（図８）に示した構成において、クランプ回路７０１に代えて、クランプ回路８０１が設けられている。クランプ回路８０１では、ＮＰＮトランジスタ７１１のベース電極とバイアス回路（抵抗素子７１２，７１３の直列回路）との間にＰＮＰトランジスタ８１１が追加されている。
【０１０３】
すなわち、ＰＮＰトランジスタ８１１のエミッタ電極は、ＮＰＮトランジスタ７１１のベース電極とコレクタ電極とに接続され、コレクタ電極は、グランドに接続され、ベース電極は、抵抗素子７１２，７１３の接続端に接続されている。
【０１０４】
実施の形態６（図８）に示したクランプ回路７０１にて得られる第２電源の電圧Ｖｍａｘは、式（１）に示されるように、ＮＰＮトランジスタ７１１のベース・エミッタ間電圧Ｖｂｅも含んで決定される。しかし、ベース・エミッタ間電圧Ｖｂｅは、絶対精度に例えば±０．２Ｖ程度のばらつきがあり、また例えば−２ｍＶ／℃程度の温度依存性があるので、クランプレベル（Ｖｍａｘ）の絶対精度が悪く、温度依存性が大きい。
【０１０５】
そこで、実施の形態７によるクランプ回路８０１では、ＰＮＰトランジスタ８１１に式（１）からＮＰＮトランジスタ７１１のベース・エミッタ間電圧Ｖｂｅを排除する動作を行わせるようにしている。
【０１０６】
すなわち、クランプ回路８０１では、第２電源の電圧が上昇すると、まず、ＮＰＮトランジスタ７１１がＯＮ動作を行い、接続端Ａに電流を供給する。これによって、上昇傾向にあった第２電源の電圧が降下し所定値になると、ＰＮＰトランジスタ８１１がＯＮ動作を行い、ＮＰＮトランジスタ７１１のベース電位を所定値に安定させる。
【０１０７】
その結果、クランプ回路８０１にて得られる第２電源の電圧Ｖｍａｘは、式（２）に示すように、ベース・エミッタ間電圧Ｖｂｅを含まない式で表される。 Ｖｍａｘ＝（Ｖｒｅｆ）×｛（ＲＣ１／ＲＣ２）＋１｝ ・・・（２）
【０１０８】
このように、実施の形態７によれば、第２電源のクランプ電圧の絶対精度を良好に保ち、また温度依存性が少なくすることができる。なお、クランプ回路８０１の構成は、図９に示す構成に限定されないことは言うまでもない。
【０１０９】
実施の形態８．
図１０は、この発明の実施の形態８である電源装置の構成を示す回路図である。なお、図１０では、図２に示した構成と同一ないしは同等である構成要素には、同一の符号が付されている。ここでは、この実施の形態８に関わる部分を中心に説明する。
【０１１０】
図１０に示すように、実施の形態８では、実施の形態１（図２）に示した構成において、異常検出コンパレータ１０５に代えて、異常検出コンパレータ９０１が設けられている。
【０１１１】
異常検出コンパレータ９０１は、逆相入力端（−）にスイッチＳ１の入力端と第２電源との接続ラインが接続され、正相入力端（＋）に異常判定電源９０２が接続されている。ここで、異常判定電源９０２の電圧は、第２電源が規定電圧値から上昇したときのその上限値付近に設定されている。
【０１１２】
そして、異常検出コンパレータ９０１の出力端とＡＮＤゲート１０７の一方の入力端との間には、ラッチ回路９０３が設けられている。ラッチ回路９０３は、異常検出コンパレータ９０１が出力を高レベルにしているときは、異常検出コンパレータ９０１の出力をそのままＡＮＤゲート１０７に出力するが、異常検出コンパレータ９０１が出力を低レベルにすると、異常検出コンパレータ９０１の出力を外部からラッチ解除信号が入力されるまでラッチし、ＡＮＤゲート１０７に出力する。なお、ラッチ解除信号としては、例えば、特定の周期で発生する信号を用いてもよく、また電源制御信号をそのまま用いてもよい。
【０１１３】
以上の構成において、電子制御機器の電源スイッチが投入されていて、電源制御信号が高レベルであるときは、スイッチＳ１は閉路動作（ＯＮ動作）を行う。第２電源が規定値の電圧を出力するときは、異常検出コンパレータ９０１は出力を高レベルにするので、ラッチ回路９０３は異常検出コンパレータ９０１の出力（高レベル）をそのままＡＮＤゲート１０７に伝える。ＡＮＤゲート１０７の出力は、高レベルとなり、スイッチＳ２が閉路動作（ＯＮ動作）を行う。一方、スイッチＳ３は、インバータ１０８の出力が低レベルとなるので、開路動作（ＯＦＦ動作）を行う。
【０１１４】
したがって、エラーアンプ１０３では、抵抗素子Ｒ１，Ｒ２の直列回路からなる分圧回路で得られる電圧（監視電圧）と基準電源１０４の電圧との大小比較に基づく誤差信号をＰＮＰトランジスタ１０２のベース電極に与える。これによって、直流電源１０１の出力電圧から安定化された所定値の電圧が生成され、第２電源と第１電源の双方から出力される。
【０１１５】
この状態において、第２電源の電圧が規定値から上昇し、その電圧が異常判定電源９０２の電圧以上になると、異常検出コンパレータ９０１が出力を低レベルにする。ラッチ回路９０３は異常検出コンパレータ９０１の出力（低レベル）をラッチしてＡＮＤゲート１０７に出力する。このラッチ出力は、ラッチ解除信号が入力されるまで維持されるので、ＡＮＤゲート１０７は出力を低レベルに維持し続ける。
【０１１６】
これによって、スイッチＳ２が開路動作（ＯＦＦ動作）を行う。また、インバータ１０８の出力が高レベルになるので、スイッチＳ３が閉路動作（ＯＮ動作）を行う。
【０１１７】
つまり、エラーアンプ１０３では、抵抗素子Ｒ１，Ｒ２の直列回路からなる分圧回路で得られる電圧を監視電圧としていたのが、第２電源で電圧の異常上昇があると、抵抗素子Ｒ３，Ｒ４の直列回路からなる分圧回路で得られる電圧を監視電圧とするように切り替えられる。これによって、レギュレータ回路では、第２電源の電圧を規定値にする制御動作が行われる。
【０１１８】
このように、実施の形態８によれば、第２電源の電圧が何らかの原因で異常上昇すると、第２電源の電圧を接続される負荷回路の耐圧以下に引き下げることができるので、第１電源の状態に関係なく、第２電源に接続される負荷回路の破壊が未然に防止できる。
【０１１９】
また、エラーアンプ１０３の監視電圧を切り替えるときにその切替状態を維持するので、実施の形態４と同様に、スイッチＳ２とスイッチＳ３が切り替わるときのスイッチングノイズや、電源に重畳されているノイズによって、切り替えタイミング時に発生する可能性のある異常動作が防止でき、耐ノイズ性を向上させることができる。換言すれば、ラッチ回路９０３は、省略可能である。
【０１２０】
ここで、この発明は、以上説明した実施の形態に限定されるものではなく、当業者ならば行うであろう各種の変形を含むものである。例えば、実施の形態４の変形例として、レギュレータ回路に与える監視電圧を切り替える動作がヒステリシス特性を持つようにすることが考えられる。これによっても同様にノイズ耐性が向上する。
【０１２１】
また、第１電源のモニタ結果に基づきレギュレータ回路に与える監視電圧を切り替える実施の形態１〜４と、第２電源の電圧上昇を抑制して所定値にクランプする実施の形態５〜７とを組み合わせる構成が考えられる。これによれば、第１電源の電圧低下異常に基づかない第２電源の電圧上昇、例えばスイッチＳ１の切替時に過渡的に生ずる可能性のある第２電源の電圧上昇を抑制することができるので、第２電源に接続される負荷回路の保護が一層確実に行えるようになる。
【０１２２】
なお、第１電源を常時監視するだけでなく、電源制御信号が高レベルになった時（すなわち、スイッチＳ１がＯＮになった時）に第１電源の監視を開始するようにしてもよい。
【０１２３】
【発明の効果】
以上説明したように、この発明によれば、第１電源が何らの原因で規定値以下の電圧しか出力できない状態となっても、第２電源では電圧の異常上昇が生じないようにすることができるので、第２電源に接続される負荷回路の破壊が防止できる。
【図面の簡単な説明】
【図１】この発明にかかる電源装置を用いる電子制御機器の一例を示すブロック図である。
【図２】この発明の実施の形態１である電源装置の構成を示す回路図である。
【図３】この発明の実施の形態２である電源装置の構成を示す回路図である。
【図４】この発明の実施の形態３である電源装置の構成を示す回路図である。
【図５】この発明の実施の形態４である電源装置の構成を示す回路図である。
【図６】この発明の実施の形態５である電源装置の構成を示す回路図である。
【図７】図６に示す電圧制限回路の構成例を示す回路図である。
【図８】この発明の実施の形態６である電源装置の構成を示す回路図である。
【図９】この発明の実施の形態７である電源装置の構成を示す回路図である。
【図１０】この発明の実施の形態８である電源装置の構成を示す回路図である。
【図１１】従来の２つの電源出力を持つ電源装置の構成例を示す回路図である。
【図１２】図１１に示す電源装置において第１電源が地絡状態になった場合の動作を示すタイムチャートである。
【符号の説明】
１０１ 直流電源
１０２ ＰＮＰトランジスタ
１０３ エラーアンプ
１０４ 基準電源
１０５，９０１ 異常検出コンパレータ
１０６，９０２ 異常判定電源
１０７ ＡＮＤゲート
１０８ インバータ
２０１ 電流検出回路
２０２ モニタ用の抵抗素子
３０１ 電圧検出回路
４０１ ｔ時間ラッチ回路
５０１ 電圧制限回路
６０１ ツェナーダイオード
７０１，８０１ クランプ回路
９０３ ラッチ回路
ＶＯＵＴ１ 出力端子（第２電源）
ＶＯＵＴ２ 出力端子（第１電源）
Ｓ１，Ｓ２，Ｓ３ スイッチ（スイッチング素子）
Ｒ１〜Ｒ４ 抵抗素子[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a power supply device, and more particularly, to a power supply device having two power supply outputs that output voltages of the same value.
[0002]
[Prior art]
An electronic device that obtains data obtained in the course of a certain control operation as history data, turns off the power switch, and then turns on the power switch and restarts the control operation to reflect the previously obtained history data on the control operation. When the control device uses a semiconductor memory as a memory for storing history data, the control device includes a first power supply for a functional circuit and a second power supply for the semiconductor memory for realizing a control operation. There is a case where a power supply device having two power outputs that outputs a voltage of the same value from the first power supply and the second power supply and outputs a voltage only from the second power supply when the power switch is OFF is used.
[0003]
As a power supply device having two power supply outputs of this kind, a power supply device disclosed in, for example, Japanese Patent Application Laid-Open No. 2000-194430 (power supply circuit) is known. Hereinafter, the outline thereof will be described with reference to FIG. FIG. 11 is a circuit diagram showing a configuration example of a conventional power supply device having two power outputs.
[0004]
In FIG. 11, a positive terminal of a DC power supply (for example, a battery) 1001 is connected to an emitter electrode of a PNP transistor 1002, and a collector electrode of the PNP transistor 1002 has one end (input terminal) of a switch S1 composed of a transistor and an output terminal VOUT1 ( (Hereinafter referred to as “second power supply”). The other end (output end) of the switch S1 is connected to an output terminal VOUT2 (hereinafter, referred to as “first power supply”).
[0005]
A voltage dividing circuit composed of a series circuit of resistance elements R1 and R2 is provided between the output line of the switch S1 and the connection line between the first power supply and ground, and the connection end of the resistance elements R1 and R2 is Is connected to the positive-phase input terminal (+) of the error amplifier 1003 via the switch S2.
[0006]
Further, a voltage dividing circuit composed of a series circuit of resistance elements R3 and R4 is provided between a ground and a connection line between the collector electrode of the PNP transistor 1002 and the input terminal of the switch S1, and connects the resistance elements R3 and R4. The terminal is connected to the positive-phase input terminal (+) of the error amplifier 1003 via a switch S3 composed of a transistor.
[0007]
A reference power supply 1004 is connected to the negative-phase input terminal (+) of the error amplifier 1003, and the output terminal of the error amplifier 1003 is connected to the base electrode of the PNP transistor 1002. That is, the PNP transistor 1002 and the error amplifier 1003 constitute a regulator circuit as a whole.
[0008]
The power control signal input from the outside is directly applied to the control terminals of the switches S1 and S2, and is applied to the control terminal of the switch S3 via the inverter 1005. This power control signal is a binary level signal generated when a power switch of an electronic control device using the power supply device is turned on and off.
[0009]
Note that a smoothing capacitive element C1 is provided between the ground and a connection line between the collector electrode of the PNP transistor 1002 and the input terminal of the switch S1. Further, a smoothing capacitive element C2 is provided between the ground and the connection line between the output terminal of the switch S1 and the first power supply.
[0010]
In the above configuration, when the power control signal is at one level indicating that the power switch of the electronic control device is turned on, both the switches S1 and S2 perform a closing operation (ON operation), and the switch S3 operates as a switch. An opening operation (OFF operation) is performed. Therefore, the error amplifier 1003 gives an error signal to the PNP transistor 1002 based on a magnitude comparison between a voltage (monitoring voltage) obtained by a voltage dividing circuit composed of a series circuit of the resistance elements R1 and R2 and a voltage of the reference power supply 1004. As a result, a stabilized voltage of a predetermined value (for example, 5 V) is generated from the output voltage of the DC power supply 1001, and is output from both the second power supply and the first power supply.
[0011]
On the other hand, when the power control signal is at the other level indicating that the power switch of the electronic control device is turned off, both the switches S1 and S2 perform an opening operation (OFF operation), and the switch S3 performs a closing operation (OFF operation). ON operation). Therefore, the error amplifier 1003 gives an error signal to the PNP transistor 1002 based on a magnitude comparison between a voltage (monitoring voltage) obtained by a voltage dividing circuit composed of a series circuit of the resistance elements R3 and R4 and a voltage of the reference power supply 1004. As a result, a stabilized voltage of a predetermined value (for example, 5 V) is generated from the output voltage of the DC power supply 1001, and output from only the second power supply.
[0012]
[Patent Document 1]
JP 2000-194430 A
[0013]
[Problems to be solved by the invention]
By the way, in the power supply device shown in FIG. 11, if the state in which the first power supply can output only a voltage equal to or lower than the specified value continues for some reason, the voltage at the input terminal of the switch S1, that is, the voltage of the second power supply abnormally increases. Happens to happen. This occurs, for example, when the load circuit connected to the first power supply is in an overloaded state, or when the first power supply is grounded due to an accident such as a short circuit in the load circuit.
[0014]
FIG. 12 is a time chart illustrating an operation when the first power supply is in a ground fault state. In FIG. 12, as shown in (2), it is assumed that the first power supply is in a ground fault state and is fixed at 0V.
[0015]
The power control signal (3) is initially at a low level indicating that the power switch of the electronic control device is in a cutoff state (OFF state). In this state, since the switch S1 is performing the open circuit operation, the switch S1 is not affected by the ground fault state of the first power supply, and only the second power supply connected to the input terminal of the switch S1 as shown in FIG. A voltage of 5 V is output.
[0016]
Next, the power control signal (3) continues at a high level indicating that the power switch of the electronic control device is in the ON state (ON state) during the period in which the power switch is ON. As a result, the switch S1 performs a closing operation, and the regulator circuit performs voltage control by monitoring the voltage of the first power supply connected to the output terminal of the switch S1, and the voltage of the first power supply is 0 V ( 2). Therefore, the regulator circuit performs an operation of increasing the voltage of the input terminal of the switch S1 so that the voltage of the first power supply becomes the specified value of 5V.
[0017]
As a result, as shown in (1), the voltage of the second power supply rises to the voltage of the DC power supply 1001, and this state continues during the period when the power switch of the electronic control device is in the ON state.
[0018]
Since a load circuit with a low withstand voltage such as a semiconductor memory is usually connected to the second power supply, if the abnormal voltage as described above continues to be generated, the load circuit connected to the second power supply may be destroyed. is there.
[0019]
SUMMARY OF THE INVENTION The present invention has been made in view of the above, and means for preventing an abnormal increase in voltage in the second power supply even if the first power supply can output a voltage lower than a specified value for any reason. It is an object of the present invention to obtain a power supply device provided with:
[0020]
[Means for Solving the Problems]
In order to achieve the above object, a power supply device according to the present invention is capable of controlling a voltage from a power supply and outputting voltages as a first power supply and a second power supply, respectively, based on a power supply control signal, If the power supply control signal indicates the first state, the power supply voltage is output together with the voltages of the first power supply and the second power supply, and the power supply voltage is controlled using the voltage of the first power supply as a monitoring voltage. If the control signal indicates the second state, the output of the voltage of the first power supply is cut off to output the voltage of the second power supply, and the power supply voltage is controlled using the voltage of the second power supply as a monitoring voltage. In a power supply apparatus provided with a regulator, a monitoring means for monitoring an output state of the first power supply, and a monitoring voltage applied to the regulator based on a monitoring result of the first power supply is provided before the voltage of the first power supply. And switching means for switching the voltage of the second power source, characterized by comprising a.
[0021]
According to the present invention, the output state of the first power supply is monitored, and based on the monitoring result of the monitoring means, when the first power supply is in a state where it can output only a voltage equal to or less than a specified value for any reason. Then, the monitoring voltage applied to the regulator means is switched from the voltage of the first power supply to the voltage of the second power supply. As a result, an increase in the voltage of the second power supply is suppressed, and the destruction of the connected load circuit can be prevented.
[0022]
In the power supply device according to the next invention, in the above invention, the monitoring means is a voltage detection means for detecting that a voltage of the first power supply is a voltage equal to or less than a specified value, and the switching means The monitoring voltage is switched from the voltage of the first power supply to the voltage of the second power supply when a voltage equal to or less than the specified value is detected by the voltage detection means.
[0023]
According to the present invention, in the above invention, upon detecting that the voltage of the first power supply is equal to or lower than a specified value, the monitoring voltage is switched from the voltage of the first power supply to the voltage of the second power supply. As a result, even if the voltage of the first power supply is abnormally decreased, the voltage of the second power supply outputs a voltage of a specified value without abnormally increasing, so that the load circuit connected to the second power supply is not destroyed beforehand. Can be prevented.
[0024]
In the power supply apparatus according to the next invention, in the above invention, the monitoring means is a current detection means for detecting a load current flowing through the first power supply and exceeding a specified value, and the switching means is a current detection means. When the load current exceeding the specified value is detected, the monitoring voltage is switched from the voltage of the first power supply to the voltage of the second power supply.
[0025]
According to the present invention, in the above invention, when a load current exceeding a specified value flowing through the first power supply is detected, the monitoring voltage is switched from the voltage of the first power supply to the voltage of the second power supply. As a result, it is possible to prevent the load circuit connected to the second power supply from being broken. Furthermore, since the current value for detecting the abnormality can be set finely, the reliability of the abnormality determination can be improved.
[0026]
In the power supply device according to the next invention, in the above invention, the monitoring means is a difference voltage detection means for detecting that a difference voltage between the voltage of the first power supply and the second power supply voltage exceeds a specified value. The switching means switches the monitoring voltage from the voltage of the first power supply to the voltage of the second power supply when the difference voltage detection means detects a difference voltage exceeding the specified value. I do.
[0027]
According to the present invention, in the above invention, when detecting that the difference voltage between the voltage of the first power supply and the second power supply voltage exceeds a specified value, the monitoring voltage is changed from the voltage of the first power supply to the voltage of the second power supply. Switch. As a result, the destruction of the load circuit connected to the second power supply can be prevented. Furthermore, since the difference in voltage from the second power supply is monitored to determine the load abnormality, the abnormality determination level can be made independent of the accuracy of the second power supply.
[0028]
A power supply device according to the next invention is capable of controlling a voltage from a power supply and outputting voltages as a first power supply and a second power supply, respectively. The power supply control signal is a first power supply signal based on a power supply control signal. If it indicates the state, the voltage of the first power supply and the voltage of the second power supply are both output, and the power supply voltage is controlled using the voltage of the first power supply as a monitoring voltage, and the power supply control signal changes the second state. In the case of the power supply device, the power supply device includes a regulator that cuts off the output of the voltage of the first power supply and outputs the voltage of the second power supply and controls the power supply voltage using the voltage of the second power supply as a monitoring voltage. A voltage detecting means for detecting that the voltage of the second power supply is equal to or higher than a prescribed value; and a monitoring voltage to be supplied to the regulator means in response to a detection signal of the voltage detecting means. Characterized by comprising a switching means for switching the voltage of the second power supply.
[0029]
According to this invention, when it is detected that the voltage of the second power supply is equal to or higher than the specified value, the monitoring voltage applied to the regulator is switched from the voltage of the first power supply to the voltage of the second power supply. As a result, even if the voltage of the second power supply rises abnormally for some reason, the voltage of the second power supply is reduced to the withstand voltage of the connected load circuit or less, so that the voltage of the second power supply is connected regardless of the state of the first power supply. This can prevent the load circuit from being destroyed.
[0030]
The power supply device according to the next invention, in the above invention, further comprises means for holding a state of switching the monitoring voltage from the voltage of the first power supply to the voltage of the second power supply for a predetermined time from the start of switching. It is characterized by.
[0031]
According to the present invention, in the above invention, the state in which the monitoring voltage is switched from the first voltage to the second voltage is maintained for a predetermined time from the start of switching, so that the influence of switching noise generated at the time of switching and noise superimposed on the power supply is provided. Can be eliminated, and occurrence of abnormal operation can be prevented.
[0032]
The power supply device according to the next invention is the power supply device according to the above invention, further comprising means for giving a hysteresis characteristic to an operation of switching the monitoring voltage from the voltage of the first power supply to the voltage of the second power supply. I do.
[0033]
According to the present invention, in the above invention, since the operation of switching the monitoring voltage from the first voltage to the second voltage has a hysteresis characteristic, it is possible to eliminate the influence of switching noise generated at the time of switching and noise superimposed on the power supply. And the occurrence of abnormal operation can be prevented.
[0034]
A power supply device according to the next invention is capable of controlling a voltage from a power supply and outputting voltages as a first power supply and a second power supply, respectively. The power supply control signal is a first power supply signal based on a power supply control signal. If it indicates the state, the voltage of the first power supply and the voltage of the second power supply are both output, and the power supply voltage is controlled using the voltage of the first power supply as a monitoring voltage, and the power supply control signal changes the second state. In the case of the power supply device, the power supply device includes a regulator that cuts off the output of the voltage of the first power supply and outputs the voltage of the second power supply and controls the power supply voltage using the voltage of the second power supply as a monitoring voltage. And a clamp means for clamping a voltage of the second power supply that rises above a specified value to a value equal to or lower than a withstand voltage of a load connected to the second power supply.
[0035]
According to the present invention, when the voltage of the second power supply rises beyond the specified value, the voltage of the second power supply is clamped to a value lower than the withstand voltage of the load connected to the second power supply. As a result, the voltage of the second power supply can be easily limited, and the load circuit connected can be easily and destructively prevented.
[0036]
In the power supply device according to the next invention, in the above-mentioned invention, when the voltage of the second power supply rises beyond a prescribed value, the clamp means includes a resistor for generating voltages of the second power supply and the first power supply. A current path forming means for clamping the voltage of the second power supply to a predetermined value by forming a current path for supplying a current for increasing the voltage of the first power supply between the voltage dividing circuit and the voltage dividing circuit. And
[0037]
According to the present invention, in the above invention, when the voltage of the second power supply rises beyond a prescribed value, a current for increasing the voltage of the first power supply is supplied. As a result, the voltage of the second power supply is clamped to a predetermined value so as to reduce the voltage of the second power supply that has been raised, and the breakdown of the connected load circuit can be prevented beforehand. Further, since the supplied current may be a very small current, it can be constituted by inexpensive small parts and can be formed into an IC.
[0038]
In the power supply device according to the next invention, in the above invention, the clamp means is configured such that the voltage of the second power supply realized by the operation of the current path forming means is the reference voltage and the resistance value of the resistance voltage dividing circuit. Control means for controlling the current path forming means as determined by the following.
[0039]
According to the present invention, in the above invention, the voltage of the second power supply is controlled so as to be determined by the reference voltage and the resistance value of the resistance voltage dividing circuit. As a result, the voltage variation of the second power supply can be reduced, and the temperature dependency can be reduced.
[0040]
The power supply device according to the next invention is the above-mentioned invention, further comprising a clamp means for clamping a voltage of the second power supply rising above a prescribed value to a withstand voltage of a load circuit connected to the second power supply or less. It is characterized by having.
[0041]
According to the present invention, in the above invention, in addition to being able to suppress the voltage rise of the second power supply by switching the monitoring voltage applied to the regulator circuit based on the monitoring result of the first power supply, Since the increase in the voltage of the second power supply, which may occur independently, can be suppressed, the load circuit connected to the second power supply can be more reliably protected.
[0042]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, preferred embodiments of a power supply device according to the present invention will be described in detail with reference to the accompanying drawings.
[0043]
Embodiment 1 FIG.
FIG. 1 is a block diagram showing an example of an electronic control device using the power supply device according to the present invention. FIG. 1 shows a case where the present invention is applied to a vehicle-mounted electronic control device, but the present invention is not limited to this.
[0044]
In FIG. 1, there are various types of on-vehicle electronic control devices such as a fuel injection control device (EFI) 1, an anti-lock brake system (ABS) 2, an air bag 3, and the like. In response, various loads connected to each are controlled.
[0045]
Here, the EFI 1 includes the power supply device 11 according to the present invention. The power supply device 11 receives power supply from the battery 4 and supplies operating power to the microcomputer (CPU) 12 and its peripheral circuits (hereinafter, simply referred to as “CPU”). At that time, the power supply device 11 receives a power control signal indicating its ON / OFF state from the ignition switch 5 as a power switch, and when the ignition switch 5 is in the ON state, the power supply device 11 supplies the same voltage to the CPU 12. The first power and the second power, which are outputs, are supplied. When the ignition switch 5 is in the OFF state, only the second power is supplied to the CPU 12.
[0046]
The CPU 12 receives operation power from the power supply device 11, executes various calculations related to fuel injection control, and controls various loads such as circuits related to fuel injection control via the driver circuit 13. At the same time, the CPU 12 stores various data obtained in the control operation process, and uses the stored data in subsequent control to perform appropriate control corresponding to actuator variation and aging. Control is performed. The memory used in the learning control is a semiconductor memory.
[0047]
That is, the first power generated by the power supply device 11 is supplied to a circuit and the like relating to fuel injection control, and the second power is supplied exclusively to the semiconductor memory and its control circuit. As a result, the semiconductor memory becomes a non-volatile memory, so that the learning data is stored even when the ignition switch 5 is in the OFF state.
[0048]
The power supply device 11 according to the present invention, which is used as described above, has a second power supply that is generated when the load of the first power supply is overloaded or when a short circuit occurs in the load circuit and the first power supply is grounded. And a measure to suppress a voltage rise of the second power supply which may occur during a transitional state when the power switch (ignition switch in the example of FIG. 1) 5 is switched. I have. Hereinafter, embodiments of the power supply device 11 according to the present invention will be described.
[0049]
FIG. 2 is a circuit diagram showing a configuration of the power supply device according to the first embodiment of the present invention. 2, a positive terminal of a DC power supply (for example, a battery) 101 is connected to an emitter electrode of a PNP transistor 102, and a collector electrode of the PNP transistor 102 is connected to one end of a switch S1 (hereinafter, referred to as an “input”), which is a switching element including a transistor. Terminal) and an output terminal VOUT1 (hereinafter, referred to as “second power supply”). The other end of the switch S1 (hereinafter, referred to as “output terminal”) is connected to an output terminal VOUT2 (hereinafter, referred to as “first power supply”).
[0050]
A voltage dividing circuit composed of a series circuit of resistance elements R1 and R2 is provided between the output line of the switch S1 and the connection line between the first power supply and ground, and the connection end of the resistance elements R1 and R2 is Is connected to the positive-phase input terminal (+) of the error amplifier 103 via a switch S2 as a switching element.
[0051]
A voltage dividing circuit composed of a series circuit of resistance elements R3 and R4 is provided between a ground and a connection line between the collector electrode of the PNP transistor 102 and the input terminal of the switch S1, and connects the resistance elements R3 and R4. The terminal is connected to a positive-phase input terminal (+) of the error amplifier 103 via a switch S3 which is a switching element formed of a transistor.
[0052]
A reference power supply 104 is connected to a negative-phase input terminal (+) of the error amplifier 103, and an output terminal of the error amplifier 103 is connected to a base electrode of the PNP transistor 102. That is, the PNP transistor 102 and the error amplifier 103 constitute a regulator circuit (means) that controls the voltage from the power supply 101 as a whole and outputs the voltages as the first power supply and the second power supply, respectively.
[0053]
The normal-phase input terminal (+) of the abnormality detection comparator 105 is connected to a connection line between the output terminal of the switch S1 and the first power supply, and the abnormality determination power supply is connected to the negative-phase input terminal (-) of the abnormality detection comparator 105. 105 is connected. An output terminal of the abnormality detection comparator 105 is connected to one input terminal of the AND gate 107. Here, the voltage value of the abnormality determination power supply 105 is set to a voltage value lower than the specified voltage value of the first power supply.
[0054]
The power supply control signal input from the outside is directly applied to the control terminal of the switch S1, and is also input to the other input terminal of the AND gate 107. This power control signal is a binary level signal generated when a power switch of an electronic control device using the power supply device is turned on and off. Here, when the power switch of the electronic control device is turned on (ie, indicating the first state), the power control signal is at a high level and is shut off (ie, indicates the second state). ) In the case, it is said to be low level.
[0055]
The output terminal of the AND gate 107 is directly connected to the control terminal of the switch S2, and is also connected to the control terminal of the switch S3 via the inverter 108. Note that a smoothing capacitive element C1 is provided between the ground and the connection line between the collector electrode of the PNP transistor 102 and the input terminal of the switch S1. Further, a smoothing capacitive element C2 is provided between the ground and a connection line between the output terminal of the switch S1 and the output terminal VOUT2.
[0056]
Next, the operation of the power supply device configured as described above will be described. When the power switch of the electronic control device is turned off and the power control signal is at a low level, the switch S1 performs an open circuit operation (OFF operation). Further, since the output of the AND gate 107 is at a low level, the switch S2 also performs an opening operation (OFF operation). On the other hand, the switch S3 performs a closing operation (ON operation) because the output of the inverter 108 is at a high level.
[0057]
Therefore, in the error amplifier 103, an error signal based on a magnitude comparison between a voltage (monitoring voltage) obtained by a voltage dividing circuit including a series circuit of the resistance elements R 3 and R 4 and a voltage of the reference power supply 104 is applied to the base electrode of the PNP transistor 102. give. As a result, a stabilized voltage of a predetermined value is generated from the output voltage of the DC power supply 101, and is output only from the second power supply.
[0058]
By the way, when the power switch of the electronic control device is turned on and the power control signal is at a high level, the switch S1 performs a closing operation (ON operation). When the first power supply outputs a voltage having a specified value, the abnormality detection comparator 105 sets the output to a high level, so that the output of the AND gate 107 becomes high, and the switch S2 performs a closing operation (ON operation). On the other hand, the switch S3 performs an open circuit operation (OFF operation) since the output of the inverter 108 is at a low level.
[0059]
Therefore, in the error amplifier 103, an error signal based on a magnitude comparison between a voltage (monitoring voltage) obtained by a voltage dividing circuit formed of a series circuit of the resistance elements R1 and R2 and a voltage of the reference power supply 104 is applied to the base electrode of the PNP transistor 102. give. As a result, a stabilized voltage of a predetermined value is generated from the output voltage of the DC power supply 101, and is output from both the second power supply and the first power supply.
[0060]
In this state, the first power supply becomes capable of outputting only a voltage lower than the specified value for some reason. If the voltage is lower than the voltage of the abnormality determination power supply 106, the abnormality detection comparator 105 sets the output to a low level. As a result, the output of the AND gate 107 goes low and the output of the inverter 108 goes high, so that the switch S2 performs an opening operation (OFF operation) and the switch S3 performs a closing operation (ON operation).
[0061]
That is, in the error amplifier 103, the voltage obtained by the voltage dividing circuit composed of the series circuit of the resistance elements R1 and R2 is used as the monitoring voltage. Switching is performed so that the voltage obtained by the voltage dividing circuit including the series circuit is used as the monitoring voltage. As a result, the regulator circuit performs a control operation of suppressing an increase in the voltage of the second power supply and setting the voltage of the second power supply to a specified value.
[0062]
As described above, according to the first embodiment, even if the voltage of the first power supply is abnormally decreased, the voltage of the second power supply can output the voltage of the specified value without abnormally increasing. Destruction of the load circuit connected to the power supply can be prevented.
[0063]
Note that the present invention is not limited to the switching circuit for switching only the first power supply and the second power supply or the second power supply as described in the first embodiment, and is similarly applied to other switching circuits. Further, the circuit configuration and the ON / OFF theory shown in the first embodiment are not limited to those shown in the drawings. For example, a switch similar to the switch S1 is provided in the second power supply, and these two power supplies are provided. It is also possible to switch the power supply with a switch.
[0064]
Embodiment 2 FIG.
FIG. 3 is a circuit diagram showing a configuration of a power supply device according to Embodiment 2 of the present invention. Note that, in FIG. 3, components that are the same as or equivalent to the configuration illustrated in FIG. 2 are denoted by the same reference numerals. Here, a description will be given focusing on a portion relating to the second embodiment.
[0065]
As shown in FIG. 3, in the second embodiment, in the configuration shown in the first embodiment (FIG. 2), instead of abnormality detection comparator 105, current detection for detecting a load current flowing from the first power supply to the load side is performed. A circuit 201 is provided.
[0066]
The current detection circuit 201 maintains the output to the AND gate 107 at a high level when the detected load current does not exceed the predetermined current value, but when the detected load current exceeds the predetermined current value. , The output to the AND gate 107 is made low.
[0067]
As shown in FIG. 3, for example, the current detection circuit 201 has a monitor resistor 202 interposed in a connection line between the output terminal of the switch S1 and the first power supply, and differentially detects the voltage between both ends of the monitor resistor 202. A configuration in which detection is performed using an amplifier can be employed. Of course, other than that, a dedicated current detecting element such as a sense MOS or a Hall element can be used.
[0068]
According to this configuration, when the power supply control signal is at a high level and an abnormal increase in the load current indicating an abnormal decrease in the voltage occurs in the first power supply, the monitoring voltage applied to the regulator circuit is changed to the resistance of the resistance elements R1 and R2. It is possible to switch from the voltage obtained by the voltage dividing circuit composed of the series circuit to the voltage obtained by the voltage dividing circuit composed of the series circuit of the resistance elements R3 and R4. That is, the operation described in the first embodiment is performed similarly.
[0069]
Therefore, according to the second embodiment, similarly to the first embodiment, even if the voltage of the first power supply abnormally decreases, the voltage of the second power supply outputs a voltage of a specified value without abnormally increasing. Therefore, the destruction of the load circuit connected to the second power supply can be prevented. At this time, in the second embodiment, since the current value for detecting the abnormality can be set finely, the reliability of the abnormality determination can be improved as compared with the first embodiment.
[0070]
Embodiment 3 FIG.
FIG. 4 is a circuit diagram showing a configuration of a power supply device according to Embodiment 3 of the present invention. Note that, in FIG. 4, components that are the same as or equivalent to the configuration illustrated in FIG. 2 are denoted by the same reference numerals. Here, a description will be given focusing on a portion relating to the third embodiment.
[0071]
As shown in FIG. 4, in the third embodiment, in the configuration shown in the first embodiment (FIG. 2), instead of the abnormality detection comparator 105, a differential monitoring the voltage difference between the first power supply and the second power supply. A voltage detection circuit 301 having an amplifier configuration is provided.
[0072]
The voltage detection circuit 301 maintains the output to the AND gate 107 at a high level when the detected voltage difference does not exceed the predetermined voltage value, but when the detected voltage difference exceeds the predetermined voltage value. , The output to the AND gate 107 is made low. Since the voltage difference between the first power supply and the second power supply is detected, the accuracy of the second power supply does not affect the abnormality determination level.
[0073]
According to this configuration, when the power supply control signal is at a high level, if the voltage of the first power supply drops abnormally and the voltage difference between the first power supply and the second power supply exceeds a predetermined value, the monitoring provided to the regulator circuit is performed. The voltage can be switched from a voltage obtained by a voltage dividing circuit composed of a series circuit of resistance elements R1 and R2 to a voltage obtained by a voltage dividing circuit composed of a series circuit of resistance elements R3 and R4. That is, the operation described in the first embodiment is performed similarly.
[0074]
Therefore, according to the third embodiment, similarly to the first embodiment, even if the voltage of the first power supply is abnormally decreased, the voltage of the second power supply outputs a voltage of a specified value without abnormally increasing. Therefore, the destruction of the load circuit connected to the second power supply can be prevented. Furthermore, since the difference in voltage from the second power supply is monitored to determine the load abnormality, the abnormality determination level can be made independent of the accuracy of the second power supply.
[0075]
Embodiment 4 FIG.
FIG. 5 is a circuit diagram showing a configuration of a power supply device according to Embodiment 4 of the present invention. In FIG. 5, the same reference numerals are given to components that are the same as or equivalent to the configuration illustrated in FIG. Here, a description will be given focusing on a portion related to the fourth embodiment.
[0076]
As shown in FIG. 5, in the fourth embodiment, in the configuration shown in the first embodiment (FIG. 2), a t-time latch circuit 401 is provided between the abnormality detection comparator 105 and the AND gate 107.
[0077]
The t-time latch circuit 401 outputs the output of the abnormality detection comparator 105 to the AND gate 107 as it is when the abnormality detection comparator 105 sets the output to a high level, but when the abnormality detection comparator 105 sets the output to a low level, The output of the abnormality detection comparator 105 is latched for an arbitrary time t and output to the AND gate 107.
[0078]
According to this configuration, when the power supply control signal is at a high level, a voltage drop occurs in the first power supply, and when the output of the abnormality detection comparator 105 becomes low, the AND gate 107 outputs the signal for an arbitrary time t. Continue to be at a low level. That is, a signal for switching the monitoring voltage applied to the regulator circuit from the voltage obtained by the voltage dividing circuit including the series circuit of the resistance elements R1 and R2 to the voltage obtained by the voltage dividing circuit including the series circuit of the resistance elements R3 and R4 is: It is output continuously during an arbitrary time t from the start of switching.
[0079]
In the regulator circuit, when switching noise at the time of switching the switch S2 and the switch S3 or noise superimposed on the power supply is input at the switching timing of the applied monitoring voltage, an abnormal operation such as a transient increase in the output voltage is performed. May occur.
[0080]
On the other hand, according to the fourth embodiment, when the monitoring voltage applied to the regulator circuit is switched, the switching state is maintained for a certain period, so that the influence of switching noise or the like at the switching timing can be eliminated. Therefore, an abnormal operation that may occur at the switching timing described above can be prevented, and noise resistance can be improved. In the fourth embodiment, an example of application to the first embodiment has been described. However, it goes without saying that the fourth embodiment can be similarly applied to the second and third embodiments.
[0081]
Embodiment 5 FIG.
FIG. 6 is a circuit diagram showing a configuration of a power supply device according to Embodiment 5 of the present invention. In FIG. 6, the same reference numerals are given to components that are the same as or equivalent to the configuration illustrated in FIG. Here, a description will be given focusing on a portion relating to the fifth embodiment.
[0082]
As shown in FIG. 6, in the fifth embodiment, the abnormality detection comparator 105 and the AND gate 107 in the configuration shown in the first embodiment (FIG. 2) are omitted, and the power control signal is applied to the control terminals of the switches S1 and S2. A voltage limiting circuit 501 is provided on a connection line between the collector electrode of the PNP transistor 102 and the input terminal of the switch S1 in a state where the voltage is directly input to the inverter 108 and the inverter 108.
[0083]
The voltage limiting circuit 501 is a circuit for limiting the voltage of the second power supply so as not to exceed the withstand voltage of the connected load circuit. FIG. 7 is a circuit diagram showing a configuration example of the voltage limiting circuit 501. As shown in FIG. 7, the voltage limiting circuit 501 can be configured by, for example, a Zener diode 601. As the Zener diode 601, a diode having a Zener voltage equal to or lower than the withstand voltage of the connected load is used.
[0084]
In the above configuration, when the power switch of the electronic control device is turned on and the power control signal is at a high level, the switches S1 and S2 perform a closing operation (ON operation). On the other hand, the switch S3 performs an open circuit operation (OFF operation) since the output of the inverter 108 is at a low level.
[0085]
Therefore, in the error amplifier 103, an error signal based on a magnitude comparison between a voltage (monitoring voltage) obtained by a voltage dividing circuit formed of a series circuit of the resistance elements R1 and R2 and a voltage of the reference power supply 104 is applied to the base electrode of the PNP transistor 102. give. Thus, a stabilized voltage of a predetermined value generated from the output voltage of the DC power supply 101 is output from both the output terminal OUT1 and the output terminal OUT2.
[0086]
In this state, the voltage of the second power supply rises due to, for example, a state in which the first power supply can output only a voltage equal to or lower than the specified value for some reason. Since the Zener diode 601 is turned on, the voltage of the second power supply is suppressed from rising, and is clamped at the Zener voltage of the Zener diode 601.
[0087]
As described above, according to the fifth embodiment, since a large amount of current flows through the Zener diode 601 at the time of voltage limitation, there is a difficulty in increasing the size of the component. However, since the voltage of the second power supply can be easily limited, the connection can be reduced. The load circuit to be destroyed can be prevented easily and in advance.
[0088]
Embodiment 6 FIG.
FIG. 8 is a circuit diagram showing a configuration of a power supply device according to Embodiment 6 of the present invention. In FIG. 8, the same reference numerals are given to components that are the same as or equivalent to the configuration shown in FIG. Here, a description will be given focusing on a portion relating to the sixth embodiment.
[0089]
As shown in FIG. 8, in the sixth embodiment, a clamp circuit 701 is provided instead of the voltage limiting circuit 501 in the configuration shown in the fifth embodiment (FIG. 6). The clamp circuit 701 includes, for example, an NPN transistor 711 and a series circuit of a resistance element (resistance value RC1) 712 and a resistance element (resistance value RC2) 713 forming a bias circuit of the NPN transistor 711.
[0090]
The NPN transistor 711 has a collector electrode connected to a connection line between the collector electrode of the PNP transistor 102 and the input terminal of the switch S1, and an emitter electrode connected to a connection terminal A of the resistance elements R1 and R2 for generating a monitoring voltage of the first power supply. It is connected.
[0091]
The resistance element 712 is provided between the base electrode and the collector electrode of the NPN transistor 711, and the resistance element 713 is provided between the base electrode of the NPN transistor 711 and the ground. The resistance values RC1 and RC2 of the resistance elements 712 and 713 are determined so as to generate a base bias voltage for turning on the NPN transistor 711 when the voltage of the second power supply reaches a predetermined value equal to or higher than a predetermined value.
[0092]
In the above configuration, when the power switch of the electronic control device is turned on and the power control signal is at a high level, the switches S1 and S2 perform a closing operation (ON operation). On the other hand, the switch S3 performs an open circuit operation (OFF operation) since the output of the inverter 108 is at a low level.
[0093]
Therefore, the error amplifier 103 supplies an error signal based on a magnitude comparison between the monitoring voltage obtained at the connection terminal A of the resistance elements R1 and R2 and the voltage of the reference power supply 104 to the base electrode of the PNP transistor 102. As a result, a stabilized voltage of a predetermined value is generated from the output voltage of the DC power supply 101, and is output from both the second power supply and the first power supply.
[0094]
In this state, if the first power supply is capable of outputting only a voltage lower than the specified value for some reason, the difference between the monitoring voltage obtained at the connection terminal A and the voltage of the reference power supply 104 increases in the error amplifier 103. , The PNP transistor 102 is controlled so as to reduce the difference voltage. As a result, the voltage of the second power supply increases.
[0095]
Then, in the clamp circuit 701, when the voltage of the second power supply reaches a predetermined value equal to or higher than the specified value, the NPN transistor 711 is required to turn on the base electrode from the bias circuit (series circuit of the resistance elements 712 and 713). The base bias voltage is supplied to perform the ON operation.
[0096]
As a result, a current is supplied from the NPN transistor 711 to the connection terminal A of the resistance elements R1 and R2, so that the lowered potential of the connection terminal A increases and the difference from the voltage of the reference power supply 104 decreases. Transition.
[0097]
Therefore, the error amplifier 103 controls the PNP transistor 102 so as to reduce the increased voltage of the second power supply, so that the voltage of the second power supply is clamped at a predetermined value.
[0098]
The voltage Vmax of the second power supply obtained at this time is as follows, where Vref is the voltage of the reference power supply 104 and Vbe is the base-emitter voltage of the NPN transistor 711.
Vmax = (Vref + Vbe) × {(RC1 / RC2) +1} (1)
It becomes.
[0099]
Specifically, when the values of Vref = 1.25 V, Vbe = 1.75 V, RC1 = 50 kΩ, and RC2 = 25 kΩ are applied, Vmax = 5.85 V. That is, it is understood that the voltage of the second power supply is clamped to a predetermined value that does not exceed the withstand voltage of the load circuit to be connected.
[0100]
As described above, according to the sixth embodiment, since the current flowing through the clamp circuit 701 may be a very small current, the clamp circuit 701 can be configured with inexpensive small components and can be integrated into an IC. It goes without saying that the configuration of the clamp circuit 701 is not limited to the configuration shown in FIG.
[0101]
Embodiment 7 FIG.
FIG. 9 is a circuit diagram showing a configuration of a power supply device according to Embodiment 7 of the present invention. In FIG. 9, components that are the same as or equivalent to the configuration illustrated in FIG. 8 are denoted by the same reference numerals. Here, a description will be given mainly of a portion related to the seventh embodiment.
[0102]
As shown in FIG. 9, in the seventh embodiment, a clamp circuit 801 is provided instead of clamp circuit 701 in the configuration shown in the sixth embodiment (FIG. 8). In the clamp circuit 801, a PNP transistor 811 is added between a base electrode of the NPN transistor 711 and a bias circuit (a series circuit of the resistance elements 712 and 713).
[0103]
That is, the emitter electrode of the PNP transistor 811 is connected to the base electrode and the collector electrode of the NPN transistor 711, the collector electrode is connected to the ground, and the base electrode is connected to the connection terminals of the resistance elements 712 and 713. .
[0104]
The voltage Vmax of the second power supply obtained by the clamp circuit 701 shown in the sixth embodiment (FIG. 8) is determined including the base-emitter voltage Vbe of the NPN transistor 711 as shown in Expression (1). Is done. However, since the base-emitter voltage Vbe has a variation in absolute accuracy of, for example, about ± 0.2 V and a temperature dependency of, for example, about −2 mV / ° C., the absolute accuracy of the clamp level (Vmax) is poor. Large temperature dependence.
[0105]
Therefore, in the clamp circuit 801 according to the seventh embodiment, the PNP transistor 811 is made to perform an operation of eliminating the base-emitter voltage Vbe of the NPN transistor 711 from the equation (1).
[0106]
That is, in the clamp circuit 801, when the voltage of the second power supply rises, first, the NPN transistor 711 performs an ON operation, and supplies a current to the connection terminal A. As a result, when the voltage of the second power supply, which has been increasing, falls to a predetermined value, the PNP transistor 811 performs an ON operation to stabilize the base potential of the NPN transistor 711 to a predetermined value.
[0107]
As a result, the voltage Vmax of the second power supply obtained by the clamp circuit 801 is represented by an expression that does not include the base-emitter voltage Vbe, as shown in Expression (2). Vmax = (Vref) × {(RC1 / RC2) +1} (2)
[0108]
As described above, according to the seventh embodiment, the absolute accuracy of the clamp voltage of the second power supply can be kept good, and the temperature dependency can be reduced. It goes without saying that the configuration of the clamp circuit 801 is not limited to the configuration shown in FIG.
[0109]
Embodiment 8 FIG.
FIG. 10 is a circuit diagram showing a configuration of a power supply device according to Embodiment 8 of the present invention. In FIG. 10, the same reference numerals are given to components that are the same as or equivalent to the configuration shown in FIG. Here, a description will be given focusing on a portion relating to the eighth embodiment.
[0110]
As shown in FIG. 10, in the eighth embodiment, an abnormality detection comparator 901 is provided instead of abnormality detection comparator 105 in the configuration shown in the first embodiment (FIG. 2).
[0111]
In the abnormality detection comparator 901, the connection line between the input terminal of the switch S <b> 1 and the second power supply is connected to the negative phase input terminal (−), and the abnormality determination power supply 902 is connected to the positive phase input terminal (+). Here, the voltage of the abnormality determination power supply 902 is set near the upper limit when the second power supply rises from the specified voltage value.
[0112]
A latch circuit 903 is provided between the output terminal of the abnormality detection comparator 901 and one input terminal of the AND gate 107. The latch circuit 903 outputs the output of the abnormality detection comparator 901 to the AND gate 107 as it is when the abnormality detection comparator 901 is at the high level. The output of the comparator 901 is latched until an unlatching signal is input from the outside, and is output to the AND gate 107. As the latch release signal, for example, a signal generated at a specific cycle may be used, or a power control signal may be used as it is.
[0113]
In the above configuration, when the power switch of the electronic control device is turned on and the power control signal is at a high level, the switch S1 performs a closing operation (ON operation). When the second power supply outputs a voltage having a specified value, the abnormality detection comparator 901 changes the output to a high level, so that the latch circuit 903 transmits the output (high level) of the abnormality detection comparator 901 to the AND gate 107 as it is. The output of the AND gate 107 becomes high level, and the switch S2 performs a closing operation (ON operation). On the other hand, the switch S3 performs an open circuit operation (OFF operation) since the output of the inverter 108 is at a low level.
[0114]
Therefore, in the error amplifier 103, an error signal based on a magnitude comparison between a voltage (monitoring voltage) obtained by a voltage dividing circuit formed of a series circuit of the resistance elements R1 and R2 and a voltage of the reference power supply 104 is applied to the base electrode of the PNP transistor 102. give. As a result, a stabilized voltage of a predetermined value is generated from the output voltage of the DC power supply 101, and is output from both the second power supply and the first power supply.
[0115]
In this state, when the voltage of the second power supply rises from the specified value and becomes higher than the voltage of the abnormality determination power supply 902, the abnormality detection comparator 901 changes the output to a low level. The latch circuit 903 latches the output (low level) of the abnormality detection comparator 901 and outputs it to the AND gate 107. Since this latch output is maintained until the unlatch signal is input, the AND gate 107 keeps the output low.
[0116]
As a result, the switch S2 performs an opening operation (OFF operation). Further, since the output of the inverter 108 becomes high level, the switch S3 performs a closing operation (ON operation).
[0117]
In other words, in the error amplifier 103, the voltage obtained by the voltage dividing circuit composed of the series circuit of the resistance elements R1 and R2 is used as the monitoring voltage. Switching is performed so that the voltage obtained by the voltage dividing circuit including the series circuit is used as the monitoring voltage. Thus, the regulator circuit performs a control operation for setting the voltage of the second power supply to a specified value.
[0118]
As described above, according to the eighth embodiment, if the voltage of the second power supply rises abnormally for some reason, the voltage of the second power supply can be reduced to the withstand voltage of the connected load circuit or less, so that the first power supply Regardless of the state, the load circuit connected to the second power supply can be prevented from being destroyed.
[0119]
Further, since the switching state is maintained when the monitoring voltage of the error amplifier 103 is switched, similarly to the fourth embodiment, the switching noise at the time of switching between the switches S2 and S3 and the noise superimposed on the power supply cause An abnormal operation that may occur at the switching timing can be prevented, and noise resistance can be improved. In other words, the latch circuit 903 can be omitted.
[0120]
Here, the present invention is not limited to the above-described embodiment, but includes various modifications that would be made by those skilled in the art. For example, as a modification of the fourth embodiment, it is conceivable that the operation of switching the monitoring voltage applied to the regulator circuit has a hysteresis characteristic. This also improves noise resistance.
[0121]
Further, Embodiments 1 to 4 in which the monitoring voltage applied to the regulator circuit is switched based on the monitoring result of the first power supply are combined with Embodiments 5 to 7 in which the voltage increase of the second power supply is suppressed to a predetermined value. Configurations are possible. According to this, it is possible to suppress a voltage rise of the second power supply that is not based on the voltage drop abnormality of the first power supply, for example, a voltage rise of the second power supply that may occur transiently when the switch S1 is switched. The load circuit connected to the second power supply can be more reliably protected.
[0122]
In addition to the constant monitoring of the first power supply, the monitoring of the first power supply may be started when the power control signal becomes high (that is, when the switch S1 is turned on).
[0123]
【The invention's effect】
As described above, according to the present invention, even if the first power supply can output only a voltage equal to or lower than the specified value for any reason, it is possible to prevent the voltage from abnormally increasing in the second power supply. Therefore, it is possible to prevent the load circuit connected to the second power supply from being destroyed.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an example of an electronic control device using a power supply device according to the present invention.
FIG. 2 is a circuit diagram showing a configuration of a power supply device according to the first embodiment of the present invention.
FIG. 3 is a circuit diagram showing a configuration of a power supply device according to Embodiment 2 of the present invention;
FIG. 4 is a circuit diagram showing a configuration of a power supply device according to Embodiment 3 of the present invention.
FIG. 5 is a circuit diagram showing a configuration of a power supply device according to Embodiment 4 of the present invention.
FIG. 6 is a circuit diagram showing a configuration of a power supply device according to a fifth embodiment of the present invention.
FIG. 7 is a circuit diagram illustrating a configuration example of a voltage limiting circuit illustrated in FIG. 6;
FIG. 8 is a circuit diagram showing a configuration of a power supply device according to Embodiment 6 of the present invention.
FIG. 9 is a circuit diagram showing a configuration of a power supply device according to Embodiment 7 of the present invention.
FIG. 10 is a circuit diagram showing a configuration of a power supply device according to an eighth embodiment of the present invention.
FIG. 11 is a circuit diagram showing a configuration example of a conventional power supply device having two power outputs.
12 is a time chart showing an operation when the first power supply is in a ground fault state in the power supply device shown in FIG. 11;
[Explanation of symbols]
101 DC power supply
102 PNP transistor
103 Error Amplifier
104 Reference power supply
105,901 Abnormality detection comparator
106,902 Power supply for abnormality judgment
107 AND gate
108 Inverter
201 Current detection circuit
202 Resistance element for monitor
301 Voltage detection circuit
401 t time latch circuit
501 Voltage limiting circuit
601 Zener diode
701,801 Clamp circuit
903 latch circuit
VOUT1 output terminal (second power supply)
VOUT2 output terminal (first power supply)
S1, S2, S3 switch (switching element)
R1-R4 resistance element

Claims (11)

電源からの電圧を制御して第１電源および第２電源として電圧を各々出力可能なものであって、
電源制御信号に基づき、当該電源制御信号が第１の状態を示すものであれば、前記第１電源および第２電源の電圧を共に出力するとともに、前記第１電源の電圧を監視電圧として電源電圧を制御し、前記電源制御信号が第２の状態を示すものであれば、前記第１電源の電圧の出力を遮断し第２電源の電圧を出力するとともに、当該第２電源の電圧を監視電圧として電源電圧を制御するレギュレータ手段を備えた電源装置において、
前記第１電源の出力状態を監視する監視手段と、
前記監視手段の監視結果に基づいて前記レギュレータ手段に与える監視電圧を前記第１電源の電圧から前記第２電源の電圧に切り替える切替手段と、
を備えたことを特徴とする電源装置。A first power supply and a second power supply, each of which can output a voltage by controlling a voltage from the power supply,
If the power supply control signal indicates a first state based on the power supply control signal, the voltage of the first power supply and the voltage of the second power supply are both output, and the voltage of the first power supply is used as a monitor voltage. If the power control signal indicates the second state, the output of the voltage of the first power is cut off to output the voltage of the second power, and the voltage of the second power is monitored by the monitoring voltage. In a power supply device having a regulator means for controlling a power supply voltage as
Monitoring means for monitoring an output state of the first power supply;
Switching means for switching a monitoring voltage applied to the regulator means from the voltage of the first power supply to a voltage of the second power supply based on a monitoring result of the monitoring means;
A power supply device comprising: 前記監視手段は、前記第１電源の電圧が規定値以下の電圧であることを検出する電圧検出手段であって、
前記切替手段は、前記電圧検出手段により前記規定値以下の電圧が検出された場合に、前記監視電圧を前記第１電源の電圧から前記第２電源の電圧に切り替えることを特徴とする請求項１に記載の電源装置。The monitoring means is voltage detection means for detecting that the voltage of the first power supply is a voltage equal to or less than a specified value,
The switching means switches the monitoring voltage from the voltage of the first power supply to the voltage of the second power supply when the voltage detection means detects a voltage equal to or less than the prescribed value. The power supply device according to claim 1. 前記監視手段は、前記第１電源を流れる規定値を超える負荷電流を検出する電流検出手段であって、
前記切替手段は、前記電流検出手段により前記規定値を超える負荷電流が検出された場合に、前記監視電圧を前記第１電源の電圧から前記第２電源の電圧に切り替えることを特徴とする請求項１に記載の電源装置。The monitoring means is a current detection means for detecting a load current flowing through the first power supply and exceeding a specified value,
The switching means switches the monitoring voltage from the voltage of the first power supply to the voltage of the second power supply when a load current exceeding the specified value is detected by the current detection means. 2. The power supply device according to 1. 前記監視手段は、前記第１電源の電圧と前記第２電源電圧との差電圧が規定値を超えることを検出する差電圧検出手段であって、
前記切替手段は、前記差電圧検出手段により前記規定値を超える差電圧が検出された場合に、前記監視電圧を前記第１電源の電圧から前記第２電源の電圧に切り替えることを特徴とする請求項１に記載の電源装置。The monitoring means is a difference voltage detection means for detecting that a difference voltage between the voltage of the first power supply and the second power supply voltage exceeds a specified value,
The switching means switches the monitoring voltage from the voltage of the first power supply to the voltage of the second power supply when a difference voltage exceeding the specified value is detected by the difference voltage detection means. Item 2. The power supply device according to item 1. 電源からの電圧を制御して第１電源および第２電源として電圧を各々出力可能なものであって、
電源制御信号に基づき、当該電源制御信号が第１の状態を示すものであれば、前記第１電源および第２電源の電圧を共に出力するとともに、前記第１電源の電圧を監視電圧として電源電圧を制御し、前記電源制御信号が第２の状態を示すものであれば、前記第１電源の電圧の出力を遮断し第２電源の電圧を出力するとともに、当該第２電源の電圧を監視電圧として電源電圧を制御するレギュレータ手段を備えた電源装置において、
前記第２電源の電圧が規定値以上の電圧であることを検出する電圧検出手段と、
前記電圧検出手段の検出信号を受けて前記レギュレータ手段に与える監視電圧を前記第１電源の電圧から前記第２電源の電圧に切り替える切替手段と、
を備えたことを特徴とする電源装置。A first power supply and a second power supply, each of which can output a voltage by controlling a voltage from the power supply,
If the power supply control signal indicates a first state based on the power supply control signal, the voltage of the first power supply and the voltage of the second power supply are both output, and the voltage of the first power supply is used as a monitor voltage. If the power control signal indicates the second state, the output of the voltage of the first power is cut off to output the voltage of the second power, and the voltage of the second power is monitored by the monitoring voltage. In a power supply device having a regulator means for controlling a power supply voltage as
Voltage detection means for detecting that the voltage of the second power supply is equal to or higher than a specified value;
Switching means for receiving a detection signal from the voltage detection means and switching a monitoring voltage to be applied to the regulator means from the voltage of the first power supply to the voltage of the second power supply;
A power supply device comprising: 前記監視電圧を前記第１電源の電圧から前記第２電源の電圧に切り替える状態を切替開始時から所定時間保持する手段を、さらに備えたことを特徴とする請求項１〜５のいずれか一つに記載の電源装置。The apparatus according to claim 1, further comprising a unit configured to hold a state in which the monitoring voltage is switched from the voltage of the first power supply to the voltage of the second power supply for a predetermined time from the start of switching. The power supply device according to claim 1. 前記監視電圧を前記第１電源の電圧から前記第２電源の電圧に切り替える動作にヒステリシス特性を付与する手段を、さらに備えたことを特徴とする請求項１〜５のいずれか一つに記載の電源装置。The device according to any one of claims 1 to 5, further comprising: means for giving a hysteresis characteristic to an operation of switching the monitoring voltage from the voltage of the first power supply to the voltage of the second power supply. Power supply. 電源からの電圧を制御して第１電源および第２電源として電圧を各々出力可能なものであって、
電源制御信号に基づき、当該電源制御信号が第１の状態を示すものであれば、前記第１電源および第２電源の電圧を共に出力するとともに、前記第１電源の電圧を監視電圧として電源電圧を制御し、前記電源制御信号が第２の状態を示すものであれば、前記第１電源の電圧の出力を遮断し第２電源の電圧を出力するとともに、当該第２電源の電圧を監視電圧として電源電圧を制御するレギュレータ手段を備えた電源装置において、
規定値を超えて上昇する前記第２電源の電圧を当該第２電源に接続される負荷の耐圧以下にクランプするクランプ手段を備えたことを特徴とする電源装置。A first power supply and a second power supply, each of which can output a voltage by controlling a voltage from the power supply,
If the power supply control signal indicates a first state based on the power supply control signal, the voltage of the first power supply and the voltage of the second power supply are both output, and the voltage of the first power supply is used as a monitor voltage. If the power control signal indicates the second state, the output of the voltage of the first power is cut off to output the voltage of the second power, and the voltage of the second power is monitored by the monitoring voltage. In a power supply device having a regulator means for controlling a power supply voltage as
A power supply apparatus comprising: a clamp unit configured to clamp a voltage of the second power supply that rises above a specified value to a level equal to or less than a withstand voltage of a load connected to the second power supply. 前記クランプ手段は、前記第２電源の電圧が規定値を超えて上昇するとき、当該第２電源と前記第１電源の電圧を生成する抵抗分圧回路との間に前記第１電源の電圧を上昇させる電流を供給する電流路を形成することで、前記第２電源の電圧を所定値にクランプする電流路形成手段を備えたことを特徴とする請求項８に記載の電源装置。When the voltage of the second power supply rises beyond a prescribed value, the clamp means changes the voltage of the first power supply between the second power supply and a resistance voltage dividing circuit that generates the voltage of the first power supply. 9. The power supply device according to claim 8, further comprising current path forming means for forming a current path for supplying a current to be raised to clamp the voltage of the second power supply to a predetermined value. 前記クランプ手段は、前記電流路形成手段の動作によって実現される前記第２電源の電圧が前記基準電圧と前記抵抗分圧回路の抵抗値とによって決定されるように前記電流路形成手段を制御する制御手段を、さらに備えたことを特徴とする請求項９に記載の電源装置。The clamp means controls the current path forming means such that the voltage of the second power supply realized by the operation of the current path forming means is determined by the reference voltage and the resistance value of the resistance voltage dividing circuit. The power supply device according to claim 9, further comprising control means. 規定値を超えて上昇する前記第２電源の電圧を当該第２電源に接続される負荷回路の耐圧以下にクランプするクランプ手段を、さらに備えたことを特徴とする請求項１に記載の電源装置。2. The power supply device according to claim 1, further comprising a clamp unit configured to clamp a voltage of the second power supply that rises above a specified value to a level not higher than a withstand voltage of a load circuit connected to the second power supply. 3. .
JP2002318030A 2002-10-31 2002-10-31 Power supply device Pending JP2004152112A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002318030A JP2004152112A (en) 2002-10-31 2002-10-31 Power supply device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002318030A JP2004152112A (en) 2002-10-31 2002-10-31 Power supply device

Publications (2)

Publication Number Publication Date
JP2004152112A true JP2004152112A (en) 2004-05-27
JP2004152112A5 JP2004152112A5 (en) 2006-01-05

Family

ID=32461275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002318030A Pending JP2004152112A (en) 2002-10-31 2002-10-31 Power supply device

Country Status (1)

Country Link
JP (1) JP2004152112A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107479609A (en) * 2017-09-29 2017-12-15 丁毅 Pressure-controlled conversion switch circuit
CN113472073A (en) * 2021-06-11 2021-10-01 国网山东省电力公司莱芜供电公司 Monitoring circuit and method for relay protection switching-on and switching-off loop

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107479609A (en) * 2017-09-29 2017-12-15 丁毅 Pressure-controlled conversion switch circuit
CN113472073A (en) * 2021-06-11 2021-10-01 国网山东省电力公司莱芜供电公司 Monitoring circuit and method for relay protection switching-on and switching-off loop

Similar Documents

Publication Publication Date Title
US11675377B2 (en) Voltage regulator
US8872491B2 (en) Regulator and DC/DC converter
CN107885270B (en) Semiconductor integrated circuit for regulator
CN106484017B (en) Semiconductor integrated circuit for voltage stabilizer
US8035943B2 (en) Protection circuit apparatus
US20090167281A1 (en) Bandgap refernce voltage generating circuit
JP2007082374A (en) Protection circuit on reverse connection of power supply
US7977999B2 (en) Temperature detection circuit
US20040196096A1 (en) Semiconductor integrated circuit device
US8159800B2 (en) Semiconductor device
JP2022044215A (en) Semiconductor integrated circuit for power supply
WO2020230604A1 (en) Voltage regulator and on-vehicle backup power source
JP2009294883A (en) Series regulator and electronic equipment
JP2000308250A (en) Controller and method for power supplying
JP2004152112A (en) Power supply device
US20210004033A1 (en) Circuit for detecting circuit defects and for preventing overvoltages in controllers
JP2022044133A (en) Semiconductor integrated circuit for power supply
JP4155621B2 (en) Power circuit
JP2000197201A (en) Ground fault detecting circuit for electric vehicle
JP2007006615A (en) Fault detection circuit
JP4112120B2 (en) Regulator circuit
JP3203521B2 (en) Load disconnection detection circuit
JP2018182798A (en) Electronic control device
JP2012085382A (en) Overcurrent protection apparatus
JP5466970B2 (en) Semiconductor integrated circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051031

A521 Written amendment

Effective date: 20051111

Free format text: JAPANESE INTERMEDIATE CODE: A523

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20061101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081021

A02 Decision of refusal

Effective date: 20090303

Free format text: JAPANESE INTERMEDIATE CODE: A02