JP2004134826A

JP2004134826A - Electronic circuit

Info

Publication number: JP2004134826A
Application number: JP2002294395A
Authority: JP
Inventors: Yuichi Aoki; 青木　雄一
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2002-10-08
Filing date: 2002-10-08
Publication date: 2004-04-30
Anticipated expiration: 2022-10-08
Also published as: CN100338877C; WO2004034582A1; JP4239546B2; CN1692553A; US7126427B2; US20050212603A1

Abstract

<P>PROBLEM TO BE SOLVED: To reduce the switching time of the operating condition or a signal line of an electronic circuit by the bias control of a base- or gate-earth transistor in a cascode amplifier. <P>SOLUTION: The electronic circuit is composed of transistors, each having a third terminal to control the current between a first and second terminals. It comprises a cascode amplifier having an input transistor for receiving an input signal at a third terminal and an output transistor having a first terminal connected to the second terminal of the input transistor and a third terminal connected to a reference potential through a capacitance and a second terminal for outputting an output signal, and a control circuit having a control transistor having a third terminal for receiving a control signal and a diode connected in series to the first and second terminals of the control transistor. The output transistor has a third terminal connected to the reference potential through the control circuit. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、電子回路に関し、特に、カスコード増幅器のベースないしゲート接地トランジスタのバイアス制御により回路の動作状態や信号経路の切り替えを行う電子回路に関する。
【０００２】
【従来の技術】
無線通信回路などで用いられる高周波回路では、信号の経路や利得などを切り替えるための電子回路が必要とされている。図１０は、移動体無線機器における高周波送受信部を示すブロック図である。送受アンテナ切替器１０２および送受発振器切替器１１２には高周波の経路を切り替えるための電子回路が用いられており、低雑音アンプ１０３、中間周波数アンプ１０６、ドライバアンプ１１０および送信アンプ１１１などの一部にも回路の特性や利得を可変とするための電子回路が用いられている。ここでは、従来の電子回路の例として、２つの高周波切替器と１つの利得可変増幅器をあげる。
【０００３】
まず、図１１は、従来の高周波切替器の電子回路の構成例である（特許文献１を参照）。この電子回路においては、トランジスタＱＩとトランジスタＱＯがカスコード接続されており、トランジスタＱＩのベースには高周波入力信号が入力端子ＩＮから供給されている。トランジスタＱＯのベースには、トランジスタを高周波で接地するための容量Ｃ１と、制御信号端子ＣＴＬが接続されている。このトランジスタＱＯを制御信号端子ＣＴＬからの信号によってオン・オフすることにより、出力信号端子ＯＵＴから出力する高周波信号が変化する。
【０００４】
図１３は、従来の高周波切替器の電子回路の構成例である（特許文献２を参照）。この電子回路においては、トランジスタＱＩのコレクタにはエミッタ結合されたトランジスタＱＯ１・ＱＯ２がカスコード接続されており、トランジスタＱＩのベースには高周波入力信号が入力端子ＩＮから供給されている。トランジスタＱＯ１・ＱＯ２のベースには、トランジスタを高周波で接地するための容量Ｃ１・Ｃ２と、トランジスタＱＯ１・ＱＯ２のオン・オフを切り替えるためのスイッチＳＷ１・ＳＷ２がそれぞれ接続されている。スイッチＳＷ１・ＳＷ２を切り替えることにより、信号の出力端子ＯＵＴ１・ＯＵＴ２を切り替えている。
【０００５】
図１４は、従来の利得可変増幅器の電子回路の構成例である（特許文献３を参照）。この電子回路においては、ソースを接地したトランジスタＱＩ１と、ベースを容量Ｃ１を介して接地したトランジスタＱＯ１とからなるカスコード増幅器および、ソースを接地したトランジスタＱＩ２と、ベースを容量Ｃ２を介して接地されたトランジスタＱＯ２とからなるカスコード増幅器、が並列に並んでおり、トランジスタＱＩ２のゲートにトランジスタＱＩＯのドレインが容量Ｃ３を介して接続されている。トランジスタＱＩ１のゲートに高周波入力信号が入力端子ＩＮから供給されている。トランジスタＱＯ１とトランジスタＱＯ２のバイアスを抵抗Ｒ１、抵抗Ｒ３を介して接続された制御電源Ｖｃにより制御することにより、増幅器の利得が制御される。
【０００６】
上述した各従来例は、いずれも、容量を介して接地しているカスコード増幅器のベースないしゲート接地トランジスタのベースをバイアス制御することにより回路の動作状態や線路の切替を行っていることにおいては共通技術である。
【０００７】
【特許文献１】
特開２０００−２７８１０９号公報（図１）
【特許文献２】
特開平９−１２１１１９号公報（図１）
【特許文献３】
特開２００２−１５１９８３号公報（図１）
【０００８】
【発明が解決しようとする課題】
容量を介して接地されているカスコード増幅器のベースないしゲート接地トランジスタのバイアスを制御することにより回路の動作状態や信号経路の切替を行う従来の電子回路の問題点は、接地容量の充放電に時間がかかるために、切替時間が遅くなることである。
【０００９】
例えば、図１１に示す従来の切替器にトランジスタＱＣ、抵抗Ｒ２および抵抗Ｒ３からなる制御回路をつけた図１２において、トランジスタＱＯをオンする際には、容量Ｃ１を抵抗Ｒ１を通して電源Ｖｃｃ２から充電することになる。切替器がオフ時の容量Ｃ１の充電電圧をＶ０、トランジスタＱＩがオンするコレクタ・エミッタ間電圧をＶＣＥＱＩ、トランジスタＱＯがオンするベース・エミッタ間電圧をＶＢＥＱＯとし、トランジスタＱＯがオンするまでのベース電流が充分小さいとすると、切替器がオフからオンに切り替わるのにかかる時間は、容量Ｃ１の充電電圧ＶＣ１がＶ０からＶＣＥＱＩ＋ＶＢＥＱＯまで充電されるまでにかかる時間に等しい。
【００１０】
制御回路が切り替わってからの時間ｔにおける充電電圧ＶＣ１は、下記数式１のように表される。
ＶＣ１（ｔ）　＝　（Ｖ０−Ｖｃｃ２）ｅｘｐ｛−ｔ／（Ｒ１・Ｃ１）｝＋Ｖｃｃ２　　…１
つまり、オフからオンへの切替時間は抵抗Ｒ１と容量Ｃ１による時定数に大きく依存している。
【００１１】
Ｒ１を１０ｋΩ、Ｃ１を１０ｐＦ、Ｖｃｃ２を３．０Ｖ、Ｖ０を０．２Ｖ、ＶＣＥＱＩを０．６Ｖ、ＶＢＥＱＯを１．２Ｖとして計算した充電電圧ＶＣ１対時間ｔのグラフを図１６に示す。なお、ＶＣ１（ｔ）＞ＶＣＥＱＩ＋ＶＢＥＱＯ、となるまでの切替時間は７７ｎｓかかっている。ここで、抵抗Ｒ２の値を大きくすることによりオフ時の充電電圧Ｖ０を高くすることで、オフからオン時間を短縮できるが、オンからオフへ切替わる際の時間は同様に抵抗Ｒ２と容量Ｃ１の時定数に依存するため、逆にオンからオフへの切替時間が長くなってしまう。
【００１２】
本発明の目的は、接地容量の充電時間による切替時間の遅延を低減した、電子回路を提供することである。
【００１３】
【発明を解決するための手段】
上記目的を達成するための請求項１の電子回路は、第１の端子と第２の端子との間の電流を第３の端子で制御できるトランジスタを用いて構成された電子回路であって、入力信号を第３の端子で受ける入力トランジスタと、第１の端子が前記入力トランジスタの第２の端子に接続され、第３の端子が容量を介して基準電位に接続され、出力信号を第２の端子から出力する出力トランジスタとを有するカスコード増幅器、および、制御信号を第３の端子で受ける制御トランジスタと、当該制御トランジスタの第１および第２の端子と直列に接続されたダイオードとを有する制御回路、を備え、カスコード増幅器を構成する前記出力トランジスタの第３の端子を、前記制御回路を介して基準電位に接続することを特徴とする。
【００１４】
請求項２の発明は、請求項１の電子回路において、前記カスコード増幅器を複数並列に備え、前記カスコード増幅器を構成する出力トランジスタの第３の端子のうち１つ以上を、前記制御回路を介して基準電位に接続することを特徴とする。
【００１５】
請求項３の発明は、請求項２の電子回路において、前記カスコード増幅器を構成する入力トランジスタの第３の端子に共通の入力信号が供給され、前記制御回路を構成する制御トランジスタの第３の端子に供給される制御信号に応じて、前記入力信号の出力先を選択することを特徴とする。
【００１６】
請求項４の発明は、請求項３の電子回路において、前記カスコード増幅器を構成する入力トランジスタは同一であり、前記カスコード増幅器を構成する出力トランジスタの第１の端子は相互に接続されることを特徴とする。
【００１７】
請求項５の発明は、請求項２から４の電子回路において、前記カスコード増幅器を構成する出力トランジスタの第２の端子は相互に接続され、前記制御回路を構成する制御トランジスタの第３の端子に供給される制御信号に応じて、前記出力トランジスタの第２の端子からの出力信号を変化させることを特徴とする。
【００１８】
請求項２〜５の発明は、請求項１の電子回路を信号経路切替器に用いる場合に好ましく適用される。
【００１９】
請求項６の発明は、請求項１から５の電子回路において、前記トランジスタはバイポーラトランジスタであることを特徴とする。請求項７の発明は、請求項１から５の電子回路において、前記トランジスタは電界効果トランジスタであることを特徴とする。請求項８の発明は、請求項１から５の電子回路において、前記入力トランジスタはバイポーラトランジスタであり、前記出力トランジスタは電界効果トランジスタであることを特徴とする。請求項９の発明は、請求項１から５の電子回路において、前記入力トランジスタは電界効果トランジスタであり、前記出力トランジスタはバイポーラトランジスタであることを特徴とする。
【００２０】
請求項１０の発明は、請求項６または請求項９の電子回路において、前記ダイオードは、出力トランジスタのベース・エミッタと同じ層構造のｐｎ接合を用いることを特徴とする。請求項１１の発明は、請求項６または請求項９の電子回路において、前記ダイオードは、トランジスタのベース・エミッタ間ｐｎ接合を利用することを特徴とする。
【００２１】
請求項１２の発明は、請求項１から１１の電子回路において、前記制御回路の電圧降下は、前記カスコード増幅器を構成する入力トランジスタの第１および第２端子間の電圧降下と、前記カスコード増幅器を構成する出力トランジスタの第１および第３端子間の電圧降下との和以下であり、前記入力トランジスタの第１および第２端子間の電圧降下以上であることを特徴とする。
【００２２】
請求項１３の発明は、請求項１から１２の電子回路において、前記制御トランジスタの第１および第２の端子間の電流密度は、前記入力トランジスタの第１および第２端子間の電流密度より低いことを特徴とする。
【００２３】
上記目的を達成するための請求項１４の電子回路は、第１の端子と第２の端子との間の電流を第３の端子で制御できるトランジスタを用いて構成された電子回路であって、第３の端子が容量を介して基準電位に接続され、入力信号を第１の端子で受け、出力信号を第２の端子から出力する出力トランジスタと、当該出力トランジスタがオン状態のとき、当該出力トランジスタの第１および第２端子間の電流量を決める電流源トランジスタとを有し、前記出力トランジスタの第１の端子が前記電流源トランジスタの第２の端子に接続されたカスコード増幅器、および、制御信号を第３の端子で受ける制御トランジスタと、当該制御トランジスタの第１および第２の端子と直列に接続されたダイオードとを有する制御回路、を備え、カスコード増幅器を構成する前記出力トランジスタの第３の端子を、前記制御回路を介して基準電位に接続することを特徴とする。
【００２４】
請求項１５の電子回路は、請求項１に記載のカスコード増幅器と請求項１４に記載のカスコード増幅器の何れか一方または両方を複数並列に備え、前記カスコード増幅器を構成する出力トランジスタの第３の端子のうち少なくとも１つを、請求項１に記載の制御回路を介して基準電位に接続することを特徴とする。
【００２５】
請求項１６の発明は、請求項１４または請求項１５の電子回路において、トランジスタはバイポーラトランジスタであることを特徴とする。
【００２６】
以上の本発明の電子回路においては、トランジスタの第１および第２の端子とダイオードを直列に接続した制御回路を用いることにより、カスコード増幅器をオフする際にカスコード増幅器の接地容量の放電を少なく抑えることができる。その結果、再充電時間を短縮でき、オンからオフへの切替時間を長くすることなしにオフからオンへの切替時間を短縮できる。
【００２７】
特に、カスコード増幅器のオン・オフを切り替える際に、カスコード増幅器がオフ状態になる入力トランジスタの第１および第２端子間の電圧降下と出力トランジスタの第１および第３端子間の電圧降下との和が、制御回路による電圧降下に等しい場合、本発明の電子回路による切替回路は最短の切替時間を提供することができる。
【００２８】
【発明の実施の形態】
本発明の電子回路の実施の形態について、図面を参照して以下説明する。
【００２９】
図１は、本発明の第１の実施の形態を示す図である。この電子回路は、第１の端子と第２の端子との間の電流を第３の端子で制御できるトランジスタを用いた、カスコード増幅器と制御回路から構成されている。カスコード増幅器は、高周波入力端子ＩＮからの入力信号を第３の端子で受ける入力トランジスタＱＩと、第１の端子が前記入力トランジスタＱＩの第２の端子に接続され、第３の端子が容量Ｃ１を介して基準電位に接続され、出力信号を第２の端子から出力する出力トランジスタＱＯとを有している。制御回路は、制御信号端子ＣＴＬからの制御信号を第３の端子で受ける制御トランジスタＱＣと、その制御トランジスタＱＣの第１および第２の端子と直列に接続されたダイオードＤとを有している。そして、この電子回路において、出力トランジスタＱＯの第３の端子は、制御回路を介して基準電位に接続されており、出力トランジスタＱＯの第３の端子のバイアスを制御して、入力信号の出力端子ＯＵＴへの出力量を制御できるようにしている。
【００３０】
電源Ｖｃｃ２と抵抗Ｒ１は、出力トランジスタＱＯの第３の端子をバイアスするバイアス回路になっている。ただし、本発明の効果は、出力トランジスタＱＯの第３の端子をバイアスするバイアス回路が内部インピーダンス０（ゼロ）の理想電圧源でない限り有効である。なぜならば、カレントミラーや電流源などの他のバイアス回路を用いたとしても、必ず容量の充電時間による遅延の問題が発生するからである。
【００３１】
ここで、トランジスタがバイポーラトランジスタである場合、第１の端子はエミッタ、第２の端子はコレクタ、第３の端子はベースである。また、トランジスタが電界効果トランジスタである場合、第１の端子はソース、第２の端子はドレイン、第３の端子はゲートである。
【００３２】
まず、図１の実施の形態において、全てのトランジスタがバイポーラトランジスタである場合について説明する。カスコード増幅器をオン状態にする際には、容量Ｃ１を抵抗Ｒ１を通して電源Ｖｃｃ２から充電することになる。切替器がオフ時の容量Ｃ１の充電電圧をＶ０、入力トランジスタＱＩがオンするコレクタ・エミッタ間電圧をＶＣＥＱＩ、入力トランジスタＱＩがオフするコレクタ・エミッタ間電圧をＶＣＥＱＩＯＦＦ、出力トランジスタＱＯがオンするベース・エミッタ間電圧をＶＢＥＱＯとし、出力トランジスタＱＯがオンするまでのベース電流が充分小さいとすると、切替器がオフからオンに切り替わるのにかかる時間は、容量Ｃ１の充電電圧ＶＣ１がＶ０からＶＣＥＱＩ＋ＶＢＥＱＯまで充電されるまでにかかる時間に等しい。ここまでは、図１２に示す従来の切替器と同様である。
【００３３】
ここで、図１の制御回路に抵抗Ｒ２を設けて構成した図２の電子回路において、抵抗Ｒ２を０Ω、制御トランジスタＱＣがオンするコレクタ・エミッタ間電圧をＶＣＥＱＣ、ダイオードＤの電圧降下をＶＤとすると、オフ時の容量Ｃ１の充電電圧ＶＣ１はＶＣＥＱＣ＋ＶＤとなる。図１２に示す従来の切替器の充電電圧ＶＣ１はＶＣＥＱＣであるので、上述した数式１より、オフからオンに切り替わる時間が短縮される。オンからオフへの切替時間に関しても、抵抗Ｒ２を小さくできるため、抵抗Ｒ２と容量Ｃ１の時定数を小さくでき、切替時間を短縮できる。
【００３４】
さらに、ＶＣＥＱＣ＋ＶＤ＝ＶＣＥＱＩＯＦＦ＋ＶＢＥＱＯである場合、切替器オフ時の充電電圧ＶＣ１は切替器をオフできる最大の電圧となるので、オフからオンへの切替時間を最短にできる。また、ＶＣＥＱＣ＋ＶＤ≒ＶＣＥＱＩＯＦＦ＋ＶＢＥＱＯは、集積回路では容易に実現できる。まず、ＶＤ＝ＶＢＥＱＯとするためには、ダイオードＤを出力トランジスタＱＯのベースエミッタ間と同じ層構造を持つｐｎ接合で形成すれば良い。また、ＶＣＥＱＣ＝ＶＣＥＱＩＯＦＦにするためには、制御トランジスタＱＣをオンにした時の電流密度を、入力トランジスタＱＩがオフする程度まで下げれば良い。図１７にコレクタ電流とオン電圧の例を示す。図１７において、入力トランジスタＱＩのコレクタ電流を４．５ｍＡでバイアスする場合、オン電圧ＶＣＥＱＩは０．６Ｖ、オフ電圧ＶＣＥＱＩＯＦＦは０．３Ｖとなる。ここで、コレクタ電流密度を低くすることにより、制御トランジスタＱＣのオン電圧ＶＣＥＱＣをＶＣＥＱＩＯＦＦに近づけることができる。よって、ＶＣＥＱＣ＝ＶＣＥＱＩＯＦＦにするためには、制御トランジスタＱＣをオンにした時の電流密度を、入力トランジスタＱＩがオフする程度まで下げれば良く、これもトランジスタの面積比の調整で容易に実現できる。
【００３５】
次に、出力トランジスタＱＯが電界効果トランジスタである場合について図２の実施の形態を参照して説明する。電界効果トランジスタでは、状態を切り替えるための電圧値は出力トランジスタＱＯだけで決まるので、入力トランジスタＱＩと制御トランジスタＱＣについては、バイポーラトランジスタと電界効果トランジスタのどちらでも本発明の効果は同じである。オフ状態になる最小の出力トランジスタＱＯのゲート電圧値をＶＧＯＦＦ、オン状態になる最大の出力トランジスタＱＯのゲート電圧値をＶＧＯＮとすると、オフ状態からオン状態への切替時間を最小にするためには、オフ状態の制御回路による電圧降下をＶＧＯＦＦに近づければ良い。ここまでは、図１５に示す従来の切替器でも同様である。しかし、オン状態からオフ状態に切り替わる時間は、ダイオードＤによる電圧降下分だけ抵抗Ｒ２を小さくできるため、抵抗Ｒ２と容量Ｃ１の時定数を小さくでき、切替時間を短縮できる。
【００３６】
図３は、本発明の第２の実施の形態を示す図である。この電子回路は、第１の実施の形態で定義したカスコード増幅器が複数並列に備えており、そのカスコード増幅器を構成する出力トランジスタＱＯの第３の端子を、第１の実施の形態で定義した制御回路を介して基準電位に接続することにより、カスコード増幅器の回路の特性や利得を制御している。カスコード増幅器が複数並ぶことにより、接地容量が大きくなっても、充電時間を短くできる。この実施の形態において、カスコード増幅器を２つ並列に並べ、高周波出力端子ＯＵＴ１を容量を介して高周波出力端子ＩＮ２に接続したものが、図１５に示す従来の電子回路に対応した機能を持つ。また、図４に示すように、第１の実施の形態で定義したカスコード増幅器が複数並列に並んだうちの少なくとも１つを、第１の実施の形態で定義した制御回路にて制御し、回路の利得を切り替える場合などにも利用可能である。
【００３７】
図５は、本発明の第３の実施の形態を示す図である。この電子回路は、第１の実施の形態で定義したカスコード増幅器が複数並列に並んでおり、それぞれのカスコード増幅器を構成する入力トランジスタＱＩの第３の端子には共通の入力信号が供給されており、制御回路を構成する制御トランジスタＱＣの第３の端子に供給される制御信号に応じて、入力信号の出力先（出力端子）を切り替えている。制御回路１〜ｎのうち、少なくとも１つを同じく第１の実施の形態で定義した制御回路にて制御することにより、その経路の切替時間を短くすることができる。
【００３８】
図６は、本発明の第４の実施の形態を示す図である。本実施の形態は第３の実施の形態において、それぞれのカスコード増幅器の入力トランジスタＱＩを共通（同一）にしたものであり、第３の実施の形態と同じく制御回路１〜ｎのうち、少なくとも１つを第１の実施の形態で定義した制御回路にて制御することにより、その経路の切替時間を短くすることができる。この実施の形態において、カスコード増幅器を構成する出力トランジスタＱＯの第２の端子は相互に接続されるように構成することができる。
【００３９】
入力トランジスタＱＩが共通であるので、どれか１の経路が必ずオン状態であれば、入力トランジスタＱＩもオン状態である。よって、任意の経路ｍをオフにする制御回路ｍの最大電圧は、入力トランジスタＱＩがオンするコレクタ・エミッタ間電圧をＶＣＥＱＩ、トランジスタＱＯｍがオンするベース・エミッタ間電圧をＶＢＥＱＯｍとし、トランジスタがバイポーラトランジスタである場合、ＶＣＥＱＩ＋ＶＢＥＱＯｍとなる。
【００４０】
また、上述した第１から第４の実施の形態において、カスコード増幅器を構成する出力トランジスタＱＯの第１の端子は相互に接続され、制御回路を構成する制御トランジスタＱＣの第３の端子に供給される制御信号に応じて、出力トランジスタＱＯの第１の端子からの出力信号を変化させることができる。
【００４１】
図７は、本発明の第５の実施の形態を示す図である。この電子回路は、第１と第２の端子間の電流を第３の端子で制御できるトランジスタを用いたカスコード増幅器と、第１の実施の形態で定義した制御回路とから構成されている。カスコード増幅器は、第３の端子が容量を介して基準電位に接続され、入力信号を第１の端子で受け、出力信号を第２の端子から出力する出力トランジスタＱＯと、その出力トランジスタＱＯがオン状態のとき、その出力トランジスタＱＯの第１と第２の端子間の電流量を決める電流源トランジスタＱＢとを有し、前記出力トランジスタＱＯの第１の端子が前記電流源トランジスタＱＢの第２の端子に接続されている。出力トランジスタＱＯの第３の端子は、制御回路を介して基準電位に接続されており、出力トランジスタＱＯの第３の端子のバイアスを制御して、入力信号の出力端子ＯＵＴへの出力量を制御できるようにしている。本実施の形態の効果は、第１の実施の形態と同様である。
【００４２】
図８は、本発明の第６の実施の形態を示す図である。第１の実施の形態で定義したカスコード増幅器と、第５の実施の形態で定義したカスコード増幅器が並列に並んでおり、それぞれのカスコード増幅器には共通の入力信号が与えられており、制御回路により信号の出力端子を切り替えている。制御回路１・制御回路２のうち、少なくとも１つを同じく第１の実施の形態で定義した制御回路にて制御することにより、その経路の切替時間を短くすることができる。
【００４３】
以上の電子回路において、トランジスタをバイポーラトランジスタおよび電界効果トランジスタから選択して適用することができ、また、入力トランジスタＱＩをバイポーラトランジスタとし、出力トランジスタＱＯを電界効果トランジスタとすることができ、またその逆にすることもできる。また、制御回路を構成するダイオードＤとしては、出力トランジスタＱＯのベース・エミッタと同じ層構造のｐｎ接合を用いたり、トランジスタのベース・エミッタ間ｐｎ接合を利用することができる。
【００４４】
なお、以上の実施の形態において、本発明の効果の説明に関係のない部分の整合回路・バイアス回路や直流阻止容量などは省略しているが、当然入力トランジスタの第３の端子はバイアスされているものとする。
【００４５】
【実施例】
次に、本発明の実施例について説明する。以下説明する実施例においては、トランジスタにはすべて高周波特性に優れたＧａＡｓ−ＨＢＴ（ヘテロ・バイポーラ・トランジスタ）を用い、ベース・エミッタ間オン電圧は１．２Ｖとする。しかし、ＳｉバイポーラトランジスタやＳｉＧｅ−ＨＢＴなど、いかなるトランジスタを用いても同様の効果が得られることは言うまでもない。また、簡単のため、基準電位はすべて接地であり、電源端子Ｖｃｃ１〜Ｖｃｃ６にはすべて３．０Ｖの直流電圧源を用いた。ダイオードにはすべてベースとコレクタを接続したＨＢＴを用いた。カスコード接続されるトランジスタのエミッタ接地トランジスタのバイアス回路や入出力の直流阻止容量などは省略するが、基準電位や電源を異なる電圧とする場合や、ダイオードにベース・エミッタ間接合やショットキー接合など他のダイオードを使用する場合においても同様な効果が得られるものである。
【００４６】
（実施例１）
図９は、本発明の第１の実施例の構成を示す図である。ベースを高周波信号入力端子ＩＮに入力されたエミッタ接地トランジスタＱＩのコレクタに、ベースを容量Ｃ１を介して接地されたベース接地トランジスタＱＯがカスコード接続されている。出力トランジスタＱＯのコレクタは、出力端子ＯＵＴと負荷Ｌｏａｄを介して電源Ｖｃｃ１に接続されている。出力トランジスタＱＯのベースは、抵抗Ｒ１を介して電源Ｖｃｃ２よってバイアスされるとともに、抵抗Ｒ２と、ダイオードＤと、ベースを抵抗Ｒ３を介して制御端子ＣＴＬに接続された制御トランジスタＱＣのコレクタ・エミッタとを直列に接続した制御回路を介して接地されている。
【００４７】
Ｒ１とＲ３を１０ｋΩ、Ｒ２を０Ω、Ｃ１を１０ｐＦとして計算した周波数２ＧＨｚの出力信号と入力信号のデシベル比Ｇａｉｎの時間変化を、切替信号ＶＣＴＬ、Ｃ１の充電電圧ＶＣ１と併せて図１９に示す。切替時間を利得が±１ｄＢ以内になる時間と定義すると、切替時間は約３０ｎｓである。同様に、図１２の従来の切替回路で計算したＧａｉｎの時間変化を切替信号ＶＣＴＬ、Ｃ１の充電電圧ＶＣ１と併せて図１８に示す。切替時間は約９０ｎｓである。以上から、本発明によりオフ→オンの切替時間は約３分の１になっている。
【００４８】
逆に、従来の切替回路のオンからオフへのＧａｉｎの時間変化を図２０に示す。本発明の電子回路のオンからオフへのＧａｉｎの時間変化を図２１に示す。この場合、Ｒ２が０Ωであるので、従来の切替回路の方が若干早く切替わっているが、両者にほとんど差はない。
【００４９】
オンからオフへの切り替わり時間が、オフからオンへの切り替わり時間より早くなっている。オンからオフへの切り替わり時間を遅くして、時間を合わせるためには抵抗Ｒ２を大きくすれば良い。
【００５０】
（実施例２）
図２２は、本発明を差動増幅回路に適用した第２の実施例の構成を示す図である。ベースを高周波信号入力端子ＩＮに入力されたエミッタ接地トランジスタＱＩのコレクタに、ベースを容量Ｃ１・Ｃ２を介して接地され、ベース接地トランジスタＱＯ１・ＱＯ２がカスコード接続されている。出力トランジスタＱＯ１のコレクタは、出力端子ＯＵＴ１と負荷Ｌｏａｄ１を介して電源Ｖｃｃ１に接続されている。出力トランジスタＱＯ２のコレクタは、出力端子ＯＵＴ２と負荷Ｌｏａｄ２を介して電源Ｖｃｃ４に接続されている。出力トランジスタＱＯ１のベースは、抵抗Ｒ１を介して電源Ｖｃｃ２よってバイアスされるとともに、抵抗Ｒ２と、ダイオードＱＤ１と、ベースを抵抗Ｒ３を介して制御端子ＣＴＬ１に接続された制御トランジスタＱＣ１のコレクタ・エミッタとを直列に接続した制御回路を介して接地されている。出力トランジスタＱＯ２のベースは、抵抗Ｒ２を介して電源Ｖｃｃ３よってバイアスされるとともに、抵抗Ｒ５と、ダイオードＱＤ２と、ベースを抵抗Ｒ４を介して制御端子ＣＴＬ２に接続された制御トランジスタＱＣ２のコレクタ・エミッタとを直列に接続した制御回路を介して接地されている。
【００５１】
本実施例の回路では、制御端子ＣＴＬ１・ＣＴＬ２からの制御信号によって、入力信号ＩＮからの出力を出力端子ＯＵＴ１・ＯＵＴ２に切り替えることができる。
【００５２】
同様に、図２７に示すように出力を３端子以上に分ける場合にも本発明を適用できる。
【００５３】
（実施例３）
図２３は、本発明の第３の実施例の構成を示す図である。ベースを高周波信号入力端子ＩＮに入力されたエミッタ接地トランジスタＱＩ１のコレクタに、ベースを容量Ｃ１を介して接地され、ベース接地トランジスタＱＯ１がカスコード接続されている。同じく、ベースを高周波信号入力端子ＩＮに入力されたエミッタ接地トランジスタＱＩ２のコレクタに、ベースを容量Ｃ２を介して接地され、ベース接地トランジスタＱＯ２がカスコード接続されている。出力トランジスタＱＯ１のコレクタは、出力端子ＯＵＴ１と負荷Ｌｏａｄ１を介して電源Ｖｃｃ１に接続されている。出力トランジスタＱＯ２のコレクタは出力端子ＯＵＴ２と負荷Ｌｏａｄ２を介して電源Ｖｃｃ４に接続されている。出力トランジスタＱＯ１のベースは、抵抗Ｒ１を介して電源Ｖｃｃ２よってバイアスされるとともに、抵抗Ｒ２と、ダイオードＤ１と、ベースを抵抗Ｒ３を介して制御端子ＣＴＬ１に接続されたトランジスタＱＣ１のコレクタ・エミッタとを直列に接続した制御回路を介して接地されている。出力トランジスタＱＯ２のベースは、抵抗Ｒ２を介して電源Ｖｃｃ３よってバイアスされるとともに、抵抗Ｒ５と、ダイオードＤ２と、ベースを抵抗Ｒ４を介して制御端子ＣＴＬ２に接続された制御トランジスタＱＣ２のコレクタ・エミッタとを直列に接続した制御回路を介して接地されている。
【００５４】
本実施例の回路では、制御端子ＣＴＬ１・ＣＴＬ２からの制御信号によって、入力信号ＩＮからの出力を出力端子ＯＵＴ１・ＯＵＴ２に切り替えることができる。また、図２４に示すように、入力トランジスタＱＩ１とＱＩ２の高周波を受けるベースを直流阻止容量などを介して接続し、負荷Ｌｏａｄ１を共有し、入力トランジスタＱＩ１とＱＩ２のバイアス量を変化させて、トランジスタＱＩ１・ＱＯ１のカスコードアンプとトランジスタＱＩ２・ＱＯ２のカスコードアンプの電流量を変えることも可能である。
【００５５】
（実施例４）
図２５は、本発明の第４の実施例の構成を示す図である。ベースを高周波信号入力端子ＩＮに入力されたエミッタ接地トランジスタＱＩのコレクタに、ベースを容量Ｃ１・Ｃ２を介して接地され、ベース接地トランジスタＱＯ１・ＱＯ２がカスコード接続されている。出力トランジスタＱＯ２のコレクタは、出力端子ＯＵＴと負荷Ｌｏａｄ１を介して電源Ｖｃｃ１に接続されている。出力トランジスタＱＯ２のベースは、抵抗Ｒ２を介して電源Ｖｃｃ３よってバイアスされる。出力トランジスタＱＯ１のコレクタは、電源Ｖｃｃ４に接続されている。出力トランジスタＱＯ１のベースは、抵抗Ｒ１を介して電源Ｖｃｃ２よってバイアスされるとともに、抵抗Ｒ２と、ダイオードＤと、ベースを抵抗Ｒ３を介して制御端子ＣＴＬに接続された制御トランジスタＱＣのコレクタ・エミッタとを直列に接続した制御回路を介して接地されている。
【００５６】
本実施例の回路では、制御端子ＣＴＬ１からの制御信号によって、出力端子ＯＵＴへの出力を調整できる。同様に、図２６のように片側の経路に抵抗などでできた減衰器を挿入した構成をとることにより、制御端子ＣＴＬ１からの制御信号によって出力端子ＯＵＴへの出力を調整できる。
【００５７】
（実施例５）
図２８は、本発明の第５の実施例の構成を示す図である。構成は第２の実施例と同じであるが、ダイオードＤを各切替回路で共用している。この場合も同様の効果を得ることができる。
【００５８】
なお、以上の実施例で示した数値は、回路の使用目的やトランジスタの特性などによって最適化されるものとする。
【００５９】
【発明の効果】
本発明の電子回路によれば、カスコード増幅器のベースないしゲート接地トランジスタのバイアス制御により回路の動作状態や信号経路の切り替えを行う電子回路において切替時間を短縮することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態を示す図である。
【図２】本発明の一実施の形態を示す図である。
【図３】本発明の一実施の形態を示す図である。
【図４】本発明の一実施の形態を示す図である。
【図５】本発明の一実施の形態を示す図である。
【図６】本発明の一実施の形態を示す図である。
【図７】本発明の一実施の形態を示す図である。
【図８】本発明の一実施の形態を示す図である。
【図９】本発明の一実施の形態を示す図である。
【図１０】移動体無線機器の高周波送受信部を示す図である。
【図１１】従来の電子回路を示す図である。
【図１２】従来の電子回路を示す図である。
【図１３】従来の電子回路を示す図である。
【図１４】従来の電子回路を示す図である。
【図１５】従来の電子回路を示す図である。
【図１６】従来の電子回路の切替時間の例を示す図である。
【図１７】コレクタ電流とオン電圧の例を示す図である。
【図１８】従来の電子回路の切替時間の例を示す図である。
【図１９】本発明の電子回路の切替時間の例を示す図である。
【図２０】従来の電子回路の切替時間の例を示す図である。
【図２１】本発明の電子回路の切替時間の例を示す図である。
【図２２】本発明の一実施の形態を示す図である。
【図２３】本発明の一実施の形態を示す図である。
【図２４】本発明の一実施の形態を示す図である。
【図２５】本発明の一実施の形態を示す図である。
【図２６】本発明の一実施の形態を示す図である。
【図２７】本発明の一実施の形態を示す図である。
【図２８】本発明の一実施の形態を示す図である。
【符号の説明】
ＱＩ，ＱＩ１，ＱＩ２，ＱＩｎ，ＱＯ，ＱＯ１，ＱＯ２，ＱＯ３，ＱＩｎ，　ＱＣ，ＱＣ１，ＱＣ２，ＱＣ３，ＱＣｎ，：トランジスタ
Ｄ，Ｄ１，Ｄ２，Ｄ３，Ｄｎ，ＱＤ１，ＱＤ２：ダイオード
Ｒ１〜Ｒ９：抵抗
Ｃ１〜Ｃ５，Ｃｎ：容量
Ｌｏａｄ，Ｌｏａｄ１，Ｌｏａｄ２，Ｌｏａｄ３，Ｌｏａｄｎ：負荷
Ｖｃｃ１〜Ｖｃｃ６：電源
Ｂｉａｓ，Ｂｉａｓ１，Ｂｉａｓ２，Ｂｉａｓ３，Ｂｉａｓｎ：バイアス回路
ＤＣＢ：直流阻止容量
Ａ１：減衰器
ＩＮ：高周波入力端子
ＯＵＴ，ＯＵＴ１〜ＯＵＴ３：高周波出力端子
ＣＴＬ，ＣＴＬ１〜ＣＴＬ３：制御信号端子
１０１：アンテナ端子
１０２，１１２：高周波切替器
１０３，１０６，１１０，１１１：アンプ
１０４，１０７，１０９：帯域通過フィルタ
１１３：ローカル信号発生器
ＴＸ：送信信号入力端子
ＲＸ：受信信号出力端子[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an electronic circuit, and more particularly, to an electronic circuit that switches an operating state of a circuit and a signal path by bias control of a base or a gate-grounded transistor of a cascode amplifier.
[0002]
[Prior art]
In a high-frequency circuit used in a wireless communication circuit or the like, an electronic circuit for switching a signal path, a gain, and the like is required. FIG. 10 is a block diagram illustrating a high-frequency transmitting / receiving unit in a mobile wireless device. The transmission / reception antenna switch 102 and the transmission / reception oscillator switch 112 use an electronic circuit for switching a high-frequency path, and include a low-noise amplifier 103, an intermediate frequency amplifier 106, a driver amplifier 110, a transmission amplifier 111, and other parts. Also, an electronic circuit for changing the characteristics and gain of the circuit is used. Here, as an example of a conventional electronic circuit, two high-frequency switches and one variable gain amplifier will be described.
[0003]
First, FIG. 11 shows a configuration example of an electronic circuit of a conventional high-frequency switch (see Patent Document 1). In this electronic circuit, a transistor QI and a transistor QO are cascode-connected, and a high-frequency input signal is supplied to the base of the transistor QI from an input terminal IN. A capacitor C1 for grounding the transistor at high frequency and a control signal terminal CTL are connected to the base of the transistor QO. By turning on / off the transistor QO by a signal from the control signal terminal CTL, a high-frequency signal output from the output signal terminal OUT changes.
[0004]
FIG. 13 shows a configuration example of an electronic circuit of a conventional high-frequency switch (see Patent Document 2). In this electronic circuit, transistors QO1 and QO2, which are emitter-coupled, are cascode-connected to a collector of the transistor QI, and a high-frequency input signal is supplied to an input terminal IN to a base of the transistor QI. Capacitors C1 and C2 for grounding the transistors at high frequency and switches SW1 and SW2 for switching on and off the transistors QO1 and QO2 are connected to the bases of the transistors QO1 and QO2, respectively. By switching the switches SW1 and SW2, the signal output terminals OUT1 and OUT2 are switched.
[0005]
FIG. 14 shows a configuration example of an electronic circuit of a conventional variable gain amplifier (see Patent Document 3). In this electronic circuit, a cascode amplifier including a transistor QI1 having a source grounded and a transistor QO1 having a base grounded via a capacitor C1, a transistor QI2 having a source grounded, and a base grounded via a capacitor C2. A cascode amplifier including a transistor QO2 is arranged in parallel, and a drain of the transistor QIO is connected to a gate of the transistor QI2 via a capacitor C3. A high frequency input signal is supplied to the gate of the transistor QI1 from the input terminal IN. The gain of the amplifier is controlled by controlling the bias of the transistor QO1 and the transistor QO2 by the control power supply Vc connected via the resistors R1 and R3.
[0006]
Each of the above-described conventional examples is common in that the operating state of the circuit and the switching of the line are performed by controlling the bias of the base of the cascode amplifier or the base of the common-gate transistor, which is grounded via a capacitor. Technology.
[0007]
[Patent Document 1]
JP 2000-278109 A (FIG. 1)
[Patent Document 2]
Japanese Patent Application Laid-Open No. 9-112119 (FIG. 1)
[Patent Document 3]
JP 2002-151983 (FIG. 1)
[0008]
[Problems to be solved by the invention]
The problem of the conventional electronic circuit that switches the circuit operating state and the signal path by controlling the bias of the base or gate-grounded transistor of the cascode amplifier that is grounded via the capacitor is that the charging and discharging of the grounding capacitor takes time. , The switching time becomes longer.
[0009]
For example, in FIG. 12 in which a control circuit including a transistor QC, a resistor R2 and a resistor R3 is added to the conventional switch shown in FIG. 11, when turning on the transistor QO, the capacitor C1 is charged from the power supply Vcc2 through the resistor R1. Will be. When the switching device is off, the charging voltage of the capacitor C1 is V0, the voltage between the collector and the emitter when the transistor QI is on is VCEQI, the voltage between the base and the emitter when the transistor QO is on is VBEQO, and the base current until the transistor QO is turned on. Is sufficiently small, the time required for the switch to switch from off to on is equal to the time required for the charging voltage VC1 of the capacitor C1 to be charged from V0 to VCEQI + VBEQO.
[0010]
The charging voltage VC1 at time t after the control circuit is switched is represented by the following equation 1.
VC1 (t) = (V0−Vcc2) exp {−t / (R1 · C1)} + Vcc2 1
That is, the switching time from OFF to ON largely depends on the time constant of the resistor R1 and the capacitor C1.
[0011]
FIG. 16 shows a graph of charging voltage VC1 versus time t calculated by setting R1 to 10 kΩ, C1 to 10 pF, Vcc2 to 3.0 V, V0 to 0.2 V, VCEQI to 0.6 V, and VBEQO to 1.2 V. Note that the switching time until VC1 (t)> VCEQI + VBEQO is 77 ns. Here, by increasing the value of the resistor R2 to increase the off-state charging voltage V0, the on-time can be shortened from off to on. However, the time for switching from on to off is also the same for the resistor R2 and the capacitance C1. On the contrary, the switching time from ON to OFF becomes longer.
[0012]
An object of the present invention is to provide an electronic circuit in which a delay in switching time due to a charging time of a ground capacitance is reduced.
[0013]
[Means for Solving the Invention]
An electronic circuit according to claim 1 for achieving the above object is an electronic circuit configured using a transistor capable of controlling a current between a first terminal and a second terminal by a third terminal, An input transistor receiving an input signal at a third terminal; a first terminal connected to a second terminal of the input transistor; a third terminal connected to a reference potential via a capacitor; Cascode amplifier having an output transistor output from a third terminal, a control transistor receiving a control signal at a third terminal, and a diode connected in series with the first and second terminals of the control transistor And a third terminal of the output transistor constituting the cascode amplifier is connected to a reference potential via the control circuit.
[0014]
According to a second aspect of the present invention, in the electronic circuit of the first aspect, a plurality of the cascode amplifiers are provided in parallel, and at least one of the third terminals of the output transistors constituting the cascode amplifier is connected via the control circuit. It is characterized in that it is connected to a reference potential.
[0015]
According to a third aspect of the present invention, in the electronic circuit of the second aspect, a common input signal is supplied to a third terminal of the input transistor forming the cascode amplifier, and a third terminal of the control transistor forming the control circuit is provided. And selecting an output destination of the input signal according to a control signal supplied to the control signal.
[0016]
According to a fourth aspect of the present invention, in the electronic circuit of the third aspect, the input transistors forming the cascode amplifier are the same, and first terminals of the output transistors forming the cascode amplifier are connected to each other. And
[0017]
According to a fifth aspect of the present invention, in the electronic circuit of the second to fourth aspects, a second terminal of the output transistor constituting the cascode amplifier is connected to each other, and a third terminal of the control transistor constituting the control circuit is connected to a third terminal. The output signal from the second terminal of the output transistor is changed according to the supplied control signal.
[0018]
The inventions of claims 2 to 5 are preferably applied when the electronic circuit of claim 1 is used for a signal path switch.
[0019]
According to a sixth aspect of the present invention, in the electronic circuit of the first to fifth aspects, the transistor is a bipolar transistor. According to a seventh aspect of the present invention, in the electronic circuit of the first to fifth aspects, the transistor is a field effect transistor. According to an eighth aspect of the present invention, in the electronic circuit of the first to fifth aspects, the input transistor is a bipolar transistor, and the output transistor is a field-effect transistor. According to a ninth aspect of the present invention, in the electronic circuit of the first to fifth aspects, the input transistor is a field-effect transistor, and the output transistor is a bipolar transistor.
[0020]
According to a tenth aspect of the present invention, in the electronic circuit of the sixth or ninth aspect, the diode uses a pn junction having the same layer structure as a base and an emitter of the output transistor. An eleventh aspect of the present invention is the electronic circuit of the sixth or ninth aspect, wherein the diode utilizes a pn junction between the base and the emitter of the transistor.
[0021]
According to a twelfth aspect of the present invention, in the electronic circuit of the first to eleventh aspects, the voltage drop of the control circuit includes a voltage drop between first and second terminals of an input transistor constituting the cascode amplifier, and a voltage drop of the cascode amplifier. It is not more than the sum of the voltage drop between the first and third terminals of the output transistor to be constituted, and not less than the voltage drop between the first and second terminals of the input transistor.
[0022]
According to a thirteenth aspect, in the electronic circuit according to the first to twelfth aspects, the current density between the first and second terminals of the control transistor is lower than the current density between the first and second terminals of the input transistor. It is characterized by the following.
[0023]
An electronic circuit according to claim 14 for achieving the above object is an electronic circuit configured using a transistor capable of controlling a current between a first terminal and a second terminal by a third terminal, A third terminal connected to a reference potential via a capacitor, receiving an input signal at the first terminal, and outputting an output signal from the second terminal; A cascode amplifier having a current source transistor for determining an amount of current between the first and second terminals of the transistor, wherein a first terminal of the output transistor is connected to a second terminal of the current source transistor; A control circuit having a control transistor receiving a signal at a third terminal, and a diode connected in series with the first and second terminals of the control transistor; The third terminal of the output transistor constituting the vessel, characterized in that connected to the reference potential through the control circuit.
[0024]
An electronic circuit according to claim 15 includes a plurality of one or both of the cascode amplifier according to claim 1 and the cascode amplifier according to claim 14, and a third terminal of an output transistor constituting the cascode amplifier. At least one of them is connected to a reference potential via the control circuit according to claim 1.
[0025]
According to a sixteenth aspect of the present invention, in the electronic circuit of the fourteenth or fifteenth aspect, the transistor is a bipolar transistor.
[0026]
In the above electronic circuit of the present invention, by using the control circuit in which the first and second terminals of the transistor and the diode are connected in series, the discharge of the ground capacitance of the cascode amplifier when turning off the cascode amplifier is suppressed. be able to. As a result, the time for recharging can be reduced, and the time for switching from off to on can be reduced without increasing the time for switching from on to off.
[0027]
In particular, when the cascode amplifier is switched on and off, the sum of the voltage drop between the first and second terminals of the input transistor and the voltage drop between the first and third terminals of the output transistor when the cascode amplifier is turned off. Is equal to the voltage drop by the control circuit, the electronically switched circuit of the present invention can provide the shortest switching time.
[0028]
BEST MODE FOR CARRYING OUT THE INVENTION
An embodiment of an electronic circuit according to the present invention will be described below with reference to the drawings.
[0029]
FIG. 1 is a diagram showing a first embodiment of the present invention. This electronic circuit includes a cascode amplifier and a control circuit using a transistor whose current between a first terminal and a second terminal can be controlled by a third terminal. The cascode amplifier has an input transistor QI that receives an input signal from a high-frequency input terminal IN at a third terminal, a first terminal connected to a second terminal of the input transistor QI, and a third terminal connected to a capacitor C1. And an output transistor QO connected to the reference potential via the second terminal to output an output signal from the second terminal. The control circuit has a control transistor QC receiving a control signal from a control signal terminal CTL at a third terminal, and a diode D connected in series with the first and second terminals of the control transistor QC. . In this electronic circuit, a third terminal of the output transistor QO is connected to a reference potential via a control circuit, and controls a bias of the third terminal of the output transistor QO to output an output terminal of an input signal. The amount of output to OUT can be controlled.
[0030]
The power supply Vcc2 and the resistor R1 form a bias circuit for biasing the third terminal of the output transistor QO. However, the effect of the present invention is effective as long as the bias circuit for biasing the third terminal of the output transistor QO is not an ideal voltage source having an internal impedance of 0 (zero). This is because even if another bias circuit such as a current mirror or a current source is used, a problem of delay due to the charging time of the capacitor always occurs.
[0031]
Here, when the transistor is a bipolar transistor, the first terminal is an emitter, the second terminal is a collector, and the third terminal is a base. In the case where the transistor is a field-effect transistor, the first terminal is a source, the second terminal is a drain, and the third terminal is a gate.
[0032]
First, a case where all the transistors are bipolar transistors in the embodiment of FIG. 1 will be described. When the cascode amplifier is turned on, the capacitor C1 is charged from the power supply Vcc2 through the resistor R1. When the switch is off, the charging voltage of the capacitor C1 is V0, the collector-emitter voltage at which the input transistor QI turns on is VCEQI, the collector-emitter voltage at which the input transistor QI turns off is VCEQIOFF, and the base voltage at which the output transistor QO turns on. Assuming that the emitter-to-emitter voltage is VBEQO and the base current until the output transistor QO turns on is sufficiently small, the time required for the switch to switch from off to on is that the charging voltage VC1 of the capacitor C1 is charged from V0 to VCEQI + VBEQO. Equal to the time it takes to Up to this point, it is the same as the conventional switch shown in FIG.
[0033]
Here, in the electronic circuit of FIG. 2 in which the resistor R2 is provided in the control circuit of FIG. 1, the resistor R2 is 0Ω, the collector-emitter voltage at which the control transistor QC is turned on is VCEQC, and the voltage drop of the diode D is VD. Then, the charging voltage VC1 of the capacitor C1 at the time of OFF becomes VCEQC + VD. Since the charging voltage VC1 of the conventional switch shown in FIG. 12 is VCEQC, the time for switching from off to on is shortened according to the above-described formula 1. Regarding the switching time from ON to OFF, since the resistance R2 can be reduced, the time constant of the resistance R2 and the capacitance C1 can be reduced, and the switching time can be reduced.
[0034]
Furthermore, when VCEQC + VD = VCEQIOFF + VBEQO, the charging voltage VC1 when the switch is off is the maximum voltage at which the switch can be turned off, so that the switching time from off to on can be minimized. Further, VCEQC + VD ≒ VCEQIOFF + VBEQO can be easily realized in an integrated circuit. First, in order to make VD = VBEQO, the diode D may be formed by a pn junction having the same layer structure as that between the base and the emitter of the output transistor QO. In order to set VCEQC = VCEQIOFF, the current density when the control transistor QC is turned on may be reduced to such a degree that the input transistor QI is turned off. FIG. 17 shows an example of the collector current and the ON voltage. In FIG. 17, when the collector current of the input transistor QI is biased at 4.5 mA, the ON voltage VCEQI is 0.6 V and the OFF voltage VCEQIOFF is 0.3 V. Here, by reducing the collector current density, the on-voltage VCEQC of the control transistor QC can be made closer to VCEQIOFF. Therefore, in order to set VCEQC = VCEQIOFF, the current density when the control transistor QC is turned on may be reduced to a level at which the input transistor QI is turned off, and this can be easily realized by adjusting the area ratio of the transistors.
[0035]
Next, a case where the output transistor QO is a field effect transistor will be described with reference to the embodiment of FIG. In the field effect transistor, the voltage value for switching the state is determined only by the output transistor QO. Therefore, the effect of the present invention is the same for the input transistor QI and the control transistor QC for both the bipolar transistor and the field effect transistor. Assuming that the minimum gate voltage of the output transistor QO that turns off is VGOFF and the gate voltage of the maximum output transistor QO that turns on is VGON, in order to minimize the switching time from the off state to the on state, In this case, the voltage drop caused by the control circuit in the off state may be made closer to VGOFF. Up to this point, the same applies to the conventional switch shown in FIG. However, the time required for switching from the on-state to the off-state can reduce the resistance R2 by the voltage drop due to the diode D, so that the time constant of the resistance R2 and the capacitance C1 can be reduced, and the switching time can be reduced.
[0036]
FIG. 3 is a diagram showing a second embodiment of the present invention. This electronic circuit is provided with a plurality of cascode amplifiers defined in the first embodiment in parallel, and the third terminal of the output transistor QO constituting the cascode amplifier is controlled by the control defined in the first embodiment. By connecting to a reference potential via a circuit, the characteristics and gain of the cascode amplifier circuit are controlled. By arranging a plurality of cascode amplifiers, the charging time can be shortened even if the ground capacitance increases. In this embodiment, two cascode amplifiers are arranged in parallel, and the high-frequency output terminal OUT1 is connected to the high-frequency output terminal IN2 via a capacitor, and has a function corresponding to the conventional electronic circuit shown in FIG. As shown in FIG. 4, at least one of a plurality of cascode amplifiers defined in the first embodiment arranged in parallel is controlled by the control circuit defined in the first embodiment. It can also be used when switching the gain of the data.
[0037]
FIG. 5 is a diagram showing a third embodiment of the present invention. In this electronic circuit, a plurality of cascode amplifiers defined in the first embodiment are arranged in parallel, and a common input signal is supplied to a third terminal of an input transistor QI constituting each cascode amplifier. The output destination (output terminal) of the input signal is switched according to the control signal supplied to the third terminal of the control transistor QC constituting the control circuit. By controlling at least one of the control circuits 1 to n by the control circuit similarly defined in the first embodiment, the switching time of the path can be shortened.
[0038]
FIG. 6 is a diagram showing a fourth embodiment of the present invention. In the present embodiment, the input transistors QI of the respective cascode amplifiers are made common (identical) in the third embodiment, and at least one of the control circuits 1 to n is the same as in the third embodiment. By controlling one of them by the control circuit defined in the first embodiment, the switching time of the path can be shortened. In this embodiment, the second terminals of the output transistors QO constituting the cascode amplifier can be configured to be connected to each other.
[0039]
Since the input transistor QI is common, if any one path is always on, the input transistor QI is also on. Therefore, the maximum voltage of the control circuit m for turning off an arbitrary path m is VCEQI for the collector-emitter voltage at which the input transistor QI turns on, VBEQOm for the base-emitter voltage at which the transistor QOm turns on, and the transistor is a bipolar transistor. , Then VCEQI + VBEQOm.
[0040]
In the above-described first to fourth embodiments, the first terminals of the output transistors QO forming the cascode amplifier are connected to each other, and supplied to the third terminals of the control transistors QC forming the control circuit. The output signal from the first terminal of the output transistor QO can be changed according to the control signal.
[0041]
FIG. 7 is a diagram showing a fifth embodiment of the present invention. This electronic circuit includes a cascode amplifier using a transistor whose current between the first and second terminals can be controlled by the third terminal, and the control circuit defined in the first embodiment. The cascode amplifier has a third terminal connected to a reference potential via a capacitor, receives an input signal at a first terminal, outputs an output signal from a second terminal, and the output transistor QO is turned on. A current source transistor QB that determines the amount of current between the first and second terminals of the output transistor QO when in the state, wherein the first terminal of the output transistor QO is connected to the second terminal of the current source transistor QB. Connected to terminal. The third terminal of the output transistor QO is connected to a reference potential via a control circuit, and controls the bias of the third terminal of the output transistor QO to control the output amount of the input signal to the output terminal OUT. I can do it. The effect of this embodiment is the same as that of the first embodiment.
[0042]
FIG. 8 is a diagram showing a sixth embodiment of the present invention. The cascode amplifier defined in the first embodiment and the cascode amplifier defined in the fifth embodiment are arranged in parallel, and a common input signal is given to each cascode amplifier. Switching the signal output terminal. By controlling at least one of the control circuit 1 and the control circuit 2 by the control circuit similarly defined in the first embodiment, the switching time of the path can be shortened.
[0043]
In the above electronic circuit, a transistor can be selected from a bipolar transistor and a field-effect transistor, and the input transistor QI can be a bipolar transistor and the output transistor QO can be a field-effect transistor, and vice versa. You can also As the diode D constituting the control circuit, a pn junction having the same layer structure as the base / emitter of the output transistor QO can be used, or a pn junction between the base and the emitter of the transistor can be used.
[0044]
In the above embodiment, the matching circuit / bias circuit, DC blocking capacitance, etc., which are not related to the description of the effects of the present invention, are omitted, but the third terminal of the input transistor is naturally biased. It is assumed that
[0045]
【Example】
Next, examples of the present invention will be described. In the embodiments described below, GaAs-HBTs (hetero bipolar transistors) having excellent high-frequency characteristics are used for all the transistors, and the base-emitter ON voltage is 1.2 V. However, it goes without saying that a similar effect can be obtained by using any transistor such as a Si bipolar transistor or a SiGe-HBT. For the sake of simplicity, the reference potentials are all grounded, and the power supply terminals Vcc1 to Vcc6 are all 3.0 V DC voltage sources. All the diodes used were HBTs having a base and a collector connected. The bias circuit of the cascode-connected transistor and the bias circuit of the transistor with the common emitter and the DC blocking capacitance of the input and output are omitted. A similar effect can be obtained even when the diode described above is used.
[0046]
(Example 1)
FIG. 9 is a diagram showing a configuration of the first exemplary embodiment of the present invention. A common-base transistor QO whose base is grounded via a capacitor C1 is cascode-connected to the collector of the common-emitter transistor QI whose base is input to the high-frequency signal input terminal IN. The collector of the output transistor QO is connected to the power supply Vcc1 via the output terminal OUT and the load Load. The base of the output transistor QO is biased by the power supply Vcc2 via the resistor R1, and connected to the resistor R2, the diode D, and the collector / emitter of the control transistor QC whose base is connected to the control terminal CTL via the resistor R3. Are connected to ground via a control circuit connected in series.
[0047]
FIG. 19 shows the time change of the decibel ratio Gain of the output signal and the input signal of the frequency 2 GHz calculated with R1 and R3 being 10 kΩ, R2 being 0Ω, and C1 being 10 pF, together with the switching signals VCTL and the charging voltage VC1 of C1. If the switching time is defined as the time when the gain is within ± 1 dB, the switching time is about 30 ns. Similarly, FIG. 18 shows the time change of Gain calculated by the conventional switching circuit of FIG. 12 together with the switching signals VCTL and the charging voltage VC1 of C1. The switching time is about 90 ns. From the above, according to the present invention, the switching time from off to on is about one third.
[0048]
Conversely, FIG. 20 shows the time change of Gain from the ON state to the OFF state of the conventional switching circuit. FIG. 21 shows the time change of Gain from ON to OFF of the electronic circuit of the present invention. In this case, since R2 is 0Ω, the conventional switching circuit switches slightly earlier, but there is almost no difference between the two.
[0049]
The switching time from on to off is earlier than the switching time from off to on. In order to make the switching time from ON to OFF slow and to match the time, the resistance R2 may be increased.
[0050]
(Example 2)
FIG. 22 is a diagram showing a configuration of a second embodiment in which the present invention is applied to a differential amplifier circuit. The base is grounded via the capacitors C1 and C2 to the collector of the common-emitter transistor QI input to the high-frequency signal input terminal IN, and the common-base transistors QO1 and QO2 are cascode-connected. The collector of the output transistor QO1 is connected to the power supply Vcc1 via the output terminal OUT1 and the load Load1. The collector of the output transistor QO2 is connected to the power supply Vcc4 via the output terminal OUT2 and the load Load2. The base of the output transistor QO1 is biased by the power supply Vcc2 via the resistor R1, and connected to the resistor R2, the diode QD1, and the collector / emitter of the control transistor QC1 whose base is connected to the control terminal CTL1 via the resistor R3. Are connected to ground via a control circuit connected in series. The base of the output transistor QO2 is biased by a power supply Vcc3 via a resistor R2, and has a resistor R5, a diode QD2, and a collector / emitter of a control transistor QC2 whose base is connected to a control terminal CTL2 via a resistor R4. Are connected to ground via a control circuit connected in series.
[0051]
In the circuit of this embodiment, the output from the input signal IN can be switched to the output terminals OUT1 and OUT2 by the control signals from the control terminals CTL1 and CTL2.
[0052]
Similarly, the present invention can be applied to the case where the output is divided into three or more terminals as shown in FIG.
[0053]
(Example 3)
FIG. 23 is a diagram showing a configuration of the third exemplary embodiment of the present invention. The base is grounded via the capacitor C1 to the collector of the common emitter transistor QI1 input to the high frequency signal input terminal IN, and the common base transistor QO1 is cascode-connected. Similarly, the base is grounded via the capacitor C2 to the collector of the common emitter transistor QI2 input to the high frequency signal input terminal IN, and the common base transistor QO2 is cascode-connected. The collector of the output transistor QO1 is connected to the power supply Vcc1 via the output terminal OUT1 and the load Load1. The collector of the output transistor QO2 is connected to the power supply Vcc4 via the output terminal OUT2 and the load Load2. The base of the output transistor QO1 is biased by the power supply Vcc2 via the resistor R1, and connects the resistor R2, the diode D1, and the collector / emitter of the transistor QC1 whose base is connected to the control terminal CTL1 via the resistor R3. Grounded via a control circuit connected in series. The base of the output transistor QO2 is biased by the power supply Vcc3 via the resistor R2, and is connected to the resistor R5, the diode D2, and the collector / emitter of the control transistor QC2 whose base is connected to the control terminal CTL2 via the resistor R4. Are connected to ground via a control circuit connected in series.
[0054]
In the circuit of this embodiment, the output from the input signal IN can be switched to the output terminals OUT1 and OUT2 by the control signals from the control terminals CTL1 and CTL2. Further, as shown in FIG. 24, the bases of the input transistors QI1 and QI2 which receive the high frequency are connected via a DC blocking capacitor, the load Load1 is shared, and the bias amount of the input transistors QI1 and QI2 is changed to It is also possible to change the current amounts of the cascode amplifiers of QI1 and QO1 and the cascode amplifiers of transistors QI2 and QO2.
[0055]
(Example 4)
FIG. 25 is a diagram showing the configuration of the fourth exemplary embodiment of the present invention. The base is grounded via the capacitors C1 and C2 to the collector of the common-emitter transistor QI input to the high-frequency signal input terminal IN, and the common-base transistors QO1 and QO2 are cascode-connected. The collector of the output transistor QO2 is connected to the power supply Vcc1 via the output terminal OUT and the load Load1. The base of output transistor QO2 is biased by power supply Vcc3 via resistor R2. The collector of the output transistor QO1 is connected to the power supply Vcc4. The base of the output transistor QO1 is biased by the power supply Vcc2 via the resistor R1, and connected to the resistor R2, the diode D, and the collector / emitter of the control transistor QC whose base is connected to the control terminal CTL via the resistor R3. Are connected to ground via a control circuit connected in series.
[0056]
In the circuit of this embodiment, the output to the output terminal OUT can be adjusted by the control signal from the control terminal CTL1. Similarly, by adopting a configuration in which an attenuator made of a resistor or the like is inserted into one path as shown in FIG. 26, the output to the output terminal OUT can be adjusted by the control signal from the control terminal CTL1.
[0057]
(Example 5)
FIG. 28 is a diagram showing the configuration of the fifth embodiment of the present invention. The configuration is the same as that of the second embodiment, but the diode D is shared by the respective switching circuits. In this case, the same effect can be obtained.
[0058]
The numerical values shown in the above embodiments are optimized according to the purpose of use of the circuit, the characteristics of the transistor, and the like.
[0059]
【The invention's effect】
ADVANTAGE OF THE INVENTION According to the electronic circuit of this invention, the switching time can be shortened in the electronic circuit which switches the operating state of a circuit and a signal path | route by bias control of the base of a cascode amplifier or a gate-grounded transistor.
[Brief description of the drawings]
FIG. 1 is a diagram showing an embodiment of the present invention.
FIG. 2 is a diagram showing an embodiment of the present invention.
FIG. 3 is a diagram showing an embodiment of the present invention.
FIG. 4 is a diagram showing an embodiment of the present invention.
FIG. 5 is a diagram showing an embodiment of the present invention.
FIG. 6 is a diagram showing an embodiment of the present invention.
FIG. 7 is a diagram showing an embodiment of the present invention.
FIG. 8 is a diagram showing an embodiment of the present invention.
FIG. 9 is a diagram showing an embodiment of the present invention.
FIG. 10 is a diagram illustrating a high-frequency transmitting / receiving unit of the mobile wireless device.
FIG. 11 is a diagram showing a conventional electronic circuit.
FIG. 12 is a diagram showing a conventional electronic circuit.
FIG. 13 is a diagram showing a conventional electronic circuit.
FIG. 14 is a diagram showing a conventional electronic circuit.
FIG. 15 is a diagram showing a conventional electronic circuit.
FIG. 16 is a diagram illustrating an example of a switching time of a conventional electronic circuit.
FIG. 17 is a diagram illustrating an example of a collector current and an ON voltage.
FIG. 18 is a diagram illustrating an example of a switching time of a conventional electronic circuit.
FIG. 19 is a diagram showing an example of a switching time of the electronic circuit of the present invention.
FIG. 20 is a diagram illustrating an example of a switching time of a conventional electronic circuit.
FIG. 21 is a diagram illustrating an example of a switching time of the electronic circuit of the present invention.
FIG. 22 is a diagram showing an embodiment of the present invention.
FIG. 23 is a diagram showing an embodiment of the present invention.
FIG. 24 is a diagram showing an embodiment of the present invention.
FIG. 25 is a diagram showing an embodiment of the present invention.
FIG. 26 is a diagram showing an embodiment of the present invention.
FIG. 27 is a diagram showing an embodiment of the present invention.
FIG. 28 is a diagram showing an embodiment of the present invention.
[Explanation of symbols]
QI, QI1, QI2, QIn, QO, QO1, QO2, QO3, QIn, QC, QC1, QC2, QC3, QCn, transistor
D, D1, D2, D3, Dn, QD1, QD2: diode
R1 to R9: resistance
C1 to C5, Cn: capacity
Load, Load1, Load2, Load3, Loadn: Load
Vcc1 to Vcc6: Power supply
Bias, Bias1, Bias2, Bias3, Biasn: bias circuit
DCB: DC blocking capacity
A1: Attenuator
IN: High frequency input terminal
OUT, OUT1 to OUT3: high frequency output terminal
CTL, CTL1 to CTL3: control signal terminal
101: antenna terminal
102, 112: High-frequency switch
103, 106, 110, 111: amplifier
104, 107, 109: band pass filters
113: Local signal generator
TX: Transmission signal input terminal
RX: reception signal output terminal

Claims

An electronic circuit configured using a transistor whose current between a first terminal and a second terminal can be controlled by a third terminal,
An input transistor receiving an input signal at a third terminal; a first terminal connected to a second terminal of the input transistor; a third terminal connected to a reference potential via a capacitor; And a cascode amplifier having an output transistor that outputs from a terminal of
A control transistor having a control transistor receiving a control signal at a third terminal, and a diode connected in series with the first and second terminals of the control transistor;
An electronic circuit, wherein a third terminal of the output transistor constituting a cascode amplifier is connected to a reference potential via the control circuit.

2. The electronic circuit according to claim 1, wherein a plurality of said cascode amplifiers are provided in parallel, and at least one of third terminals of output transistors constituting said cascode amplifier is connected to a reference potential via said control circuit. Electronic circuit featuring.

3. The electronic circuit according to claim 2, wherein a common input signal is supplied to a third terminal of the input transistor forming the cascode amplifier, and a control signal supplied to a third terminal of the control transistor forming the control circuit. An electronic circuit, wherein an output destination of the input signal is selected in response.

4. The electronic circuit according to claim 3, wherein the input transistors forming the cascode amplifier are the same, and first terminals of output transistors forming the cascode amplifier are connected to each other.

5. The electronic circuit according to claim 2, wherein the second terminals of the output transistors forming the cascode amplifier are connected to each other, and the second terminals of the output transistors correspond to a control signal supplied to a third terminal of the control transistor forming the control circuit. And changing an output signal from a second terminal of the output transistor.

6. The electronic circuit according to claim 1, wherein said transistor is a bipolar transistor.

6. The electronic circuit according to claim 1, wherein said transistor is a field effect transistor.

6. The electronic circuit according to claim 1, wherein said input transistor is a bipolar transistor and said output transistor is a field effect transistor.

6. The electronic circuit according to claim 1, wherein said input transistor is a field effect transistor, and said output transistor is a bipolar transistor.

10. The electronic circuit according to claim 6, wherein the diode uses a pn junction having the same layer structure as a base and an emitter of the output transistor.

10. The electronic circuit according to claim 6, wherein the diode uses a pn junction between a base and an emitter of the transistor.

12. The electronic circuit according to claim 1, wherein the voltage drop of the control circuit is a voltage drop between first and second terminals of an input transistor forming the cascode amplifier and a voltage drop of an output transistor forming the cascode amplifier. And a voltage drop between a first terminal and a third terminal of the input transistor.

13. The electronic circuit according to claim 1, wherein a current density between the first and second terminals of the control transistor is lower than a current density between the first and second terminals of the input transistor. .

An electronic circuit configured using a transistor whose current between a first terminal and a second terminal can be controlled by a third terminal,
A third terminal connected to a reference potential via a capacitor, receiving an input signal at the first terminal, and outputting an output signal from the second terminal; A cascode amplifier having a current source transistor for determining an amount of current between first and second terminals of the transistor, wherein a first terminal of the output transistor is connected to a second terminal of the current source transistor;
A control transistor having a control transistor receiving a control signal at a third terminal, and a diode connected in series with the first and second terminals of the control transistor;
An electronic circuit, wherein a third terminal of the output transistor constituting a cascode amplifier is connected to a reference potential via the control circuit.

A cascode amplifier according to claim 1 and / or a cascode amplifier according to claim 14 are provided in parallel, and at least one of a third terminal of an output transistor constituting the cascode amplifier is provided. An electronic circuit connected to a reference potential via the control circuit according to Item 1.

16. The electronic circuit according to claim 14, wherein the transistor is a bipolar transistor.