JP2004134506A

JP2004134506A - High-frequency semiconductor device and radio communication terminal equipment

Info

Publication number: JP2004134506A
Application number: JP2002296218A
Authority: JP
Inventors: Takahiro Shima; 嶋　高広; Koji Takinami; 滝波　浩二; Hisashi Adachi; 足立　寿史
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2002-10-09
Filing date: 2002-10-09
Publication date: 2004-04-30

Abstract

<P>PROBLEM TO BE SOLVED: To provide a high-frequency semiconductor device which is capable of preventing leaking output signals from being fed back to input signals and reducing a gain deterioration in an amplifier. <P>SOLUTION: Output signals leaking from output terminals 104a and 104b are made to flow into a conductor layer 105 through parasitic capacitors C11a and C11b, board resistors R11a and R11b, and a conductor 111. The leaking signals are differential signals that are equal in amplitude and opposed in phase, so that the conductor layer 105 functions as a virtual ground point to the leaking signals, and the leaking signals are short-circuited. Therefore, the signals leaking from the output terminals 104a and 104b can be restrained from being fed back to the input terminals 103a and 103b, and the high-frequency semiconductor device capable of reducing a gain deterioration can be obtained. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、導電性半導体チップ上に形成された高周波半導体装置に関するもので、特にシリコンチップ上に形成された高周波半導体装置に関するものである。
【０００２】
【従来の技術】
近年、携帯電話に代表される移動体端末の爆発的な増加にともない、１ＧＨｚ以上の高い周波数の半導体装置の需要が高くなっている。このような高周波半導体装置には、今までガリウム砒素チップが用いられていた。しかしながら、ガリウム砒素は高価であるために、高周波半導体装置の高周波半導体装置の高集積化、低コスト化が困難である。さらに、廉価ではあるものの、従来は高周波領域で十分に動作することができなかったシリコンチップ上のトランジスタが、微細化プロセスの進歩などにより前記の移動体端末に必要な仕様を満たすレベルに達してきている。そこで、現在はこのシリコンチップを用いた高周波半導体装置が検討されている。
【０００３】
シリコンチップ上に高周波半導体装置を実現するための問題点の１つに、シリコン基板における信号の漏洩がある。これは、従来のガリウム砒素基板が電流のほとんど流れない絶縁性基板であるのに対し、シリコン基板は比較的大きな電流の流れる導電性基板であるために生じる。特に基本回路であるエミッタ接地アンプにおいては、入力と出力が逆位相であるため、この出力信号のフィードバックにより入力信号は減衰され、利得は大きく低下する。
【０００４】
図８（ａ）は、従来の高周波半導体装置の回路図であり（例えば、非特許文献１参照。）、また（ｂ）は図８（ａ）のＡ−Ａ’線における断面図である。図８において、従来の高周波半導体装置は、エミッタ接地トランジスタ５０６と、ベース接地トランジスタ５０７と、ベース接地コンデンサ５０５と、エミッタ接地コイル５０８と、入力端子５０３と、出力端子５０４とを備えるカスコードアンプから成る。また、５０１はｐ型シリコン基板、５０２はＳｉＯ２等の絶縁膜よりなる絶縁層である。入力端子５０３と、出力端子５０４はＡｌまたはＣｕ等の金属膜で構成される。ｐ型シリコン基板５０１の表面を絶縁層５０２で被覆し、その絶縁層５０２の表面に入力端子５０３と、出力端子５０４を形成する。さらに、ｐ型シリコン基板５０１はグランド（図示せず）に接続される。尚、同図においてバイアス回路は省略している。
【０００５】
次に、カスコードアンプの動作について説明する。入力端子５０３から入力された信号は、エミッタ接地トランジスタ５０６とベース接地トランジスタ５０７を介して増幅され、出力端子５０４から出力される。この際、出力信号は入力信号に対して、逆位相の信号となる。
【０００６】
次に、高周波信号を入力した場合の従来の高周波半導体装置１の動作について説明する。図９（ａ）は、図８（ａ）で示した回路図の寄生成分などを含めた等価回路を示す図である。また、図９（ｂ）は、図８（ｂ）で示した断面構造に寄生成分などを含めた等価回路を示す図である。図８（ａ）、（ｂ）に示すように、等価回路表現を用いると、入力端子５０３と出力端子５０４の間は、寄生コンデンサＣ５１、Ｃ５２および基板抵抗Ｒ５１を介して高周波的に繋がる。従って、出力端子５０４から出力される高周波信号は、入力端子にフィードバックし、出力信号は入力信号に対して逆位相の信号となるために入力信号は減衰し、利得は低下する。
【０００７】
このシリコン基板における高周波信号の漏洩を低減する方法として、ｐ型シリコン基板を接地し、高周波経路を分離する方法が広く知られている。図１０（ａ）は従来の高周波半導体装置２の回路図であり、また（ｂ）は図１０（ａ）のＡ−Ａ’線における断面図である。同図において、前出の図９に対応する部分には同一の符号を付ける。
【０００８】
絶縁層５０２の表面において、入力端子５０３と出力端子５０４の間となる様に、ＡｌまたはＣｕ等の導電体層５１０を形成する。そして、絶縁層５０２には導電体層５１０とｐ型シリコン基板５０１を接続する導電体５０９が形成されている。また、導電体層５１０はボンディングワイヤによって、グランドと接続されている。また、ｐ型シリコン基板５０１はグランド（図示せず）に接続される。
【０００９】
図１１（ａ）は、図１０（ａ）で示した回路図の寄生成分などを含めた等価回路を示す図である。また、図１１（ｂ）は、図１０（ｂ）で示した断面構造の寄生成分などを含めた等価回路を示す図である。
【００１０】
図１１（ａ）、（ｂ）に示すように、出力端子５０４から寄生コンデンサＣ５１および基板抵抗Ｒ５２を介して漏洩した高周波信号は、ｐ型シリコン基板５０１と比較して導電体５０９および導電体層５１０は抵抗成分が非常に小さいため、導電体５０９、導電体層５１０を介してグランドに流れる。したがって、高周波信号のフィードバックは低減できる。
【００１１】
また、入力端子５０３から寄生コンデンサＣ５２および基板抵抗Ｒ５３を介して漏洩した高周波信号についても、導電体５０９、導電体層５１０を介してグランドに流れる。
【００１２】
【非特許文献１】
ＩＥＩＣＥ　ＴＲＡＮＳ．ＥＬＥＣＴＲＯＮ．、ＶＯＬ．Ｅ８２−Ｃ、ＮＯ．１１　ＮＯＶＥＭＢＥＲ　１９９９、ｐ．１９４３−１９５０
【００１３】
【発明が解決しようとする課題】
しかし、高周波になるほど上記従来の高周波半導体装置では、図１２に示すようにボンディングワイヤに発生する寄生インダクタンスＬ５１の影響が無視できなくなるために、導電体層５１０とグランドが高周波的に分離される。そのため、出力端子５０４から寄生コンデンサＣ５１および基板抵抗Ｒ５２を介して漏洩する信号はグランドには流れず、基板抵抗Ｒ５３および寄生コンデンサＣ５２を介して、入力端子５０３にフィードバックする。ここで、出力信号は入力信号に対して逆位相となるために、このフィードバック信号により入力信号は減衰され、アンプの利得は低下するという問題が生じていた。
【００１４】
本発明の目的は、このフィードバック信号による入力信号の減衰を防ぎ、利得の低下を低減する高周波半導体装置を提供することである。
【００１５】
【課題を解決するための手段】
第１の発明（請求項１に対応）は、差動アンプを有する半導体基板と、前記半導体基板上に形成された絶縁層と、前記絶縁層上に形成された導電体層および前記差動アンプの入出力端子対を備え、前記導電体層は前記差動アンプの入力端子対から出力端子対へ繋がる線路と交差し、前記半導体基板と前記導電体層とが導電体によって接続されていることを特徴とする。
【００１６】
第１の発明によれば、差動アンプの入力端子対と出力端子対の間の半導体基板上において、半導体基板よりも導電率の高い導電体によって導電体層と接続されているために、出力端子から半導体基板に漏洩した出力信号は入力端子までフィードバックせずに、導電体を介して導電体層へ流れ込む。ここで、出力端子対からの漏洩信号はそれぞれ等振幅逆位相の差動信号であるために、導電体層は漏洩信号に対して仮想接地点として働き、漏洩信号は短絡される。したがって、入力端子への出力信号のフィードバックを防ぐことが可能となり、利得の劣化を低減できる。
【００１７】
第２の発明（請求項２に対応）は、差動アンプを有する半導体基板と、前記半導体基板上に形成された第１の絶縁層と、前記第１の絶縁層上に形成された導電体層と、前記導電体層上に形成された第２の絶縁層と、前記第２の絶縁層上に形成された前記差動アンプの入出力端子対を備え、前記導電体層は前記差動アンプの出力端子対の垂直下方に形成されていることを特徴とする。
【００１８】
第２の発明によれば、差動アンプの出力端子対の垂直下方に導電体層が形成されているために、出力端子対から漏洩する出力信号は絶縁層を介して導電体層に流れ込み、半導体基板には漏洩しない。ここで、出力端子対からの出力信号はそれぞれ等振幅逆位相であるために、導電体層は漏洩信号に対して仮想接地点として働き、漏洩信号は短絡される。したがって、入力端子への出力信号のフィードバックを防ぐことが可能となり、利得の低下を低減できる。
【００１９】
第３の発明（請求項３に対応）は、第２の発明に従属する発明であって、導電体層は差動アンプの入力端子対の垂直下方に形成されていることを特徴とする。
【００２０】
第３の発明によれば、差動アンプの出力端子対から漏洩する出力信号は、絶縁層、半導体基板、絶縁層を介して、導電体層へ流れ込む。したがって、入力端子への出力信号のフィードバックを防ぐことが可能となり、利得の低下を低減できる。さらに、入力端子対から漏洩する入力信号は、絶縁層を介して導電体層へ流れ込む。したがって、入力における損失を低減することが可能である。
【００２１】
第４の発明（請求項４に対応）は、第２の発明に従属する発明であって、導電体層は差動アンプの入力端子対の垂直下方と差動アンプの出力端子対の垂直下方に形成されていることを特徴とする。
【００２２】
第４の発明によれば、差動アンプの出力端子対から漏洩する出力信号は、絶縁層を介して出力端子対の垂直下方の導電体層へ流れ込む。また、差動アンプの入力端子対から漏洩する入力信号は、絶縁層を介して入力端子対の垂直下方の導電体層へ流れ込む。したがって、１箇所だけに導電体層を形成させる場合と比較して、より確実にフィードバックを防ぐことが可能となり、利得の低下を軽減できる。
【００２３】
第５の発明（請求項５に対応）は、第２の発明ないし第４の発明のいずれかに従属する発明であって、前記導電体層の幅は前記差動アンプの入出力端子の幅および入出力端子に繋がる配線の幅以上に広いことを特徴とする。
【００２４】
第５の発明によれば、差動アンプの入力端子対および出力端子対から漏洩する信号を、より確実に導電体層へ流すことが可能となり、利得の低下や損失を低減できる。
【００２５】
第６の発明（請求項６に対応）は、第１の発明または第５の発明に従属する発明であって、前記導電体層は前記差動アンプの入力端子間の中点と前記差動アンプの出力端子間の中点とを結んだ直線に対して線対称となる様に配置することを特徴とする。
【００２６】
第６の発明によれば、差動アンプの入力端子対および出力端子対から漏洩する信号は、導電体層までの経路長が等しくなるために、より正確に等振幅逆位相の差動信号が導電体層に流れ込む。したがって、導電体層の中心点は漏洩信号に対して仮想接地点として働き、漏洩信号は短絡されるため、利得の低下や損失を低減できる。
【００２７】
第７の発明は（請求項８に対応）、第６の発明に従属する発明であって、差動アンプは二対の差動トランジスタから成るカスコードアンプであることを特徴とする。
【００２８】
第７の発明によれば、二対の差動トランジスタから成るカスコードアンプを用いることによって、一対の差動トランジスタを用いる場合に比べて、さらに大きな利得を得ることが可能となる。
【００２９】
【発明の実施の形態】
（実施の形態１）
図１は、本発明の実施の形態１における高周波半導体装置の構成を示す図である。図１（ａ）にシリコン基板上に形成する回路構成図を示し、図１（ａ）のＡ−Ａ’線における断面図を図１（ｂ）に示す。
【００３０】
図１（ａ）において、高周波半導体装置は、第１の差動対回路１１と、第２の差動対回路１２と、入力端子１０３ａ、１０３ｂと、出力端子１０４ａ、１０４ｂと、バイアス端子１１０と、電流源１０９と、チョークコイル１０８ａ、１０８ｂと、導電体層１０５とを備える。
【００３１】
入力端子１０３ａはトランジスタ１０６ａのベース側に接続され、入力端子１０３ｂはトランジスタ１０６ｂのベース側に接続されている。トランジスタ１０６ａとトランジスタ１０６ｂのエミッタ側は、電流源１０９を介して接地されている。トランジスタ１０６ａ、１０６ｂによって第１の差動対回路１１が構成され、トランジスタ１０６ａ、１０６ｂのエミッタ側には、電流源１０９から一定電流が供給される。
【００３２】
トランジスタ１０６ａのコレクタ側は、トランジスタ１０７ａのエミッタ側に接続され、１０６ｂのコレクタ側は、１０７ｂのエミッタ側に接続されている。トランジスタ１０７ａとトランジスタ１０７ｂのベース側は接続され、トランジスタ１０７ａ、１０７ｂによって第２の差動対回路１２を構成する。
【００３３】
トランジスタ１０７ａのコレクタ側は、出力端子１０４ａが接続され、１０７ｂのコレクタ側は、出力端子１０４ｂに接続される。また、トランジスタ１０７ａのコレクタ側は、チョークコイル１０８ａを介してバイアス端子１１０に接続され、またトランジスタ１０７ｂのコレクタ側は、チョークコイル１０８ｂを介してバイアス端子１１０に接続される。
【００３４】
図２は、図１（ａ）で示したシリコン基板上に形成する回路構成における導電体層１０５の配置関係を示した図である。導電体層１０５は、入力端子１０３ａ、１０３ｂから、出力端子１０４ａ、１０４ｂへ繋がる線路と交差すると共に、入力端子１０３ａ、１０３ｂ間の中点と、出力端子１０４ａ、１０４ｂ間の中点を結んだＸ―Ｘ’線に対して線対称となるように配置している。
【００３５】
図１（ａ）において、第１の差動対回路１１、第２の差動対回路１２および電流源１０９は、カスコード接続の差動アンプを実現する。チョークコイル１０８ａ、１０８ｂのインダクタは、差動アンプに入力される高周波信号に対して、十分インピーダンスが大きくなる（高周波的に開放する）ように設定されている。
【００３６】
図１（ｂ）において、ｐ型シリコン基板１０１の上層には、絶縁層１０２が形成されている。絶縁層１０２のさらに上層には、入力端子１０３ａ、１０３ｂと、出力端子１０４ａ、１０４ｂが形成されている。入力端子１０３ａ、１０３ｂと出力端子１０４ａ、１０４ｂの間に、導電体層１０５が形成されている。絶縁層１０２には、導電体層１０５とｐ型シリコン基板１０１を接続する導電体１１１が形成されている。絶縁層１０２は、ＳｉＯ２からなる。入力端子１０３ａ、１０３ｂと、出力端子１０４ａ、１０４ｂと、導電体層１０５と、導電体１１１は、ＡｌまたはＣｕ等の金属からなる。導電体１１１は、導電体層１０５とｐ型シリコン基板１０１を接続するための多数の小さな杭状の物質である。ｐ型シリコン基板１０１は、接地されている。
【００３７】
次に、図１（ａ）、図１（ｂ）を参照しながら、実施の形態１の高周波半導体装置の動作について説明する。
【００３８】
入力端子１０３ａ、１０３ｂには、バラン（図示せず）などを用いてそれぞれ等振幅逆位相（位相が１８０度回転していること）の差動信号が入力される。入力端子１０３ａから入力された信号は、トランジスタ１０６ａによって反転増幅され、トランジスタ１０６ａのコレクタ側から逆相で出力される。そして、この信号がトランジスタ１０７ａのエミッタ側に入力され、逆相のまま増幅されて、トランジスタ１０７ａのコレクタ側から出力される。この逆相の信号が、出力端子１０４ａから出力される。同様にして、入力端子１０３ｂから入力された信号は、トランジスタ１０６ｂ、１０７ｂを介して増幅され、逆相信号として出力端子１０４ｂから出力される。したがって、入力端子１０３ａ、１０３ｂから入力された差動信号は、反転増幅されて出力端子１０４ａ、１０４ｂから等振幅逆位相の差動信号として出力される。
【００３９】
ここで、出力端子１０４ａ、１０４ｂから出力される高周波信号は、線路を流れるだけではなく、絶縁層１０２を介してｐ型シリコン基板１０１に漏洩する。
【００４０】
図３（ａ）は、図１（ａ）で示したシリコン基板上に形成する回路構成の寄生成分などを含めた等価回路を示し、図３（ａ）のＡ−Ａ’線における断面図を図３（ｂ）に示す。図３では、図１と同一の部分については同一の符号を付すこととする。
【００４１】
図３（ａ）に示すように、等価回路表現を用いると、出力端子１０４ａ、１０４ｂは寄生コンデンサＣ１１ａ、Ｃ１１ｂと、基板抵抗Ｒ１１ａ、Ｒ１１ｂを介して高周波的に導電体層１０５と繋がる。また、図３（ａ）のＡ−Ａ’線における断面図である図３（ｂ）に示すように、出力端子１０４ｂは、絶縁層１０２の寄生コンデンサＣ１１ｂと、基板抵抗Ｒ１１ｂと、導電体１１１とを介して、高周波的に導電体層１０５と繋がる。
【００４２】
出力端子１０４ｂから漏洩する信号は、寄生コンデンサＣ１１ｂを介してｐ型シリコン基板１０１に流れる。ｐ型シリコン基板１０１に漏洩した信号は、基板上を広がるが、入力端子１０３ｂ方向に流れる信号は、導電体１１１によって導電体層１０５に吸収される。同様にして、出力端子１０４ａから漏洩する信号は、寄生コンデンサＣ１１ａと、基板抵抗Ｒ１１ａと、導電体１１１とを介して、導電体層１０５に吸収される。ここで、出力端子１０４ａ、１０４ｂから漏洩する信号は、等振幅逆位相の差動信号である。そのため、導電体層１０５は差動信号に対して仮想接地として働くため、差動信号は短絡される。
【００４３】
このように、実施の形態１における高周波半導体装置においては、出力端子１０４ａ、１０４ｂから漏洩する信号が、入力端子１０３ａ、１０３ｂにフィードバックすることを、大幅に低減することが可能となる。
【００４４】
また、入力端子１０３ａ、１０３ｂは寄生コンデンサＣ１２ａ、Ｃ１２ｂと、基板抵抗Ｒ１２ａ、Ｒ１２ｂを介して高周波的に導電体層１０５と繋がる。したがって、入力端子１０３ａ、１０３ｂから漏洩する等振幅逆位相の差動信号に対して、導電体層１０５は仮想接地点として働くため、漏洩信号は短絡される。したがって、入力における損失を軽減することが可能である。
【００４５】
また、実施の形態１においては、導電体層１０５は第１の差動対回路１１と第２の差動対回路１２の間に形成されている。したがって、導電体層１０５を入力端子１０４ａ、１０３ｂや、出力端子１０４ａ、１０４ｂの垂直下方に形成させる場合に比べて、付加する寄生容量を小さくすることが可能である。
【００４６】
（実施の形態２）
図４は、本発明の実施の形態２における高周波半導体装置の構成を示す図である。図４（ａ）にシリコン基板上に形成する回路構成の寄生成分などを含めた等価回路図を示し、図４（ａ）のＡ−Ａ’線における断面図を図４（ｂ）に示す。差動アンプの回路構成については、実施の形態１の場合と同様であるので、同一の部分については同一の符号を付すこととし、説明を省略する。
【００４７】
図４（ａ）において、高周波半導体装置は、第１の差動対回路１１と、第２の差動対回路１２と、入力端子１０３ａ、１０３ｂと、出力端子１０４ａ、１０４ｂと、バイアス端子１１０と、電流源１０９と、チョークコイル１０８ａ、１０８ｂと、導電体層３０３とを備える。
【００４８】
導電体層３０３は、出力端子１０４ａ、１０４ｂの垂直下方に配置する。導電体層３０３の幅は、出力端子１０４ａ、１０４ｂの幅および出力端子１０４ａ、１０４ｂに繋がる配線の幅よりも広い。
【００４９】
図４（ｂ）において、ｐ型シリコン基板１０１の上層には、第１の絶縁層３０１が形成されている。第１の絶縁層３０１のさらに上層には、第２の絶縁層３０２が形成されている。第２の絶縁層３０２のさらに上層には、入力端子１０３ｂと、出力端子１０４ｂが形成されている。第１の絶縁層３０１と第２の絶縁層３０２の間において、出力端子１０４ｂの垂直下方に導電体層３０３が形成されている。導電体層３０３の幅は、出力端子１０４ｂの幅よりも広い。第１の絶縁層３０１と第２の絶縁層３０２は、ＳｉＯ２からなる。入力端子１０３ｂと、出力端子１０４ｂと、導電体層３０３は、ＡｌまたはＣｕ等の金属からなる。ｐ型シリコン基板１０１は、接地されている。また、等価回路表現を用いると、出力端子１０４ｂは寄生コンデンサＣ３１ｂを介して、高周波的に導電体層３０３と繋がる。また、入力端子１０３ｂは、寄生コンデンサＣ３６ｂ、基板抵抗Ｒ３１ｂ、寄生コンデンサＣ３５ｂを介して、高周波的に導電体層３０３と繋がる。
【００５０】
次に、図４（ａ）、図４（ｂ）を参照しながら、実施の形態２の高周波半導体装置の動作について説明する。
【００５１】
出力端子１０４ｂから漏洩する信号は、寄生コンデンサＣ３１ｂを介して導電体層３０３に吸収される。同様にして、出力端子１０４ａから漏洩する信号も導電体層３０３に吸収される。出力端子１０４ａ、１０４ｂから出力される信号は等振幅逆位相の差動信号であるため、導電体層３０３は漏洩信号に対して仮想接地点として働く。
【００５２】
このように、実施の形態２における高周波半導体装置においては、出力端子１０４ａ、１０４ｂから漏洩する信号は、導電体層３０３において短絡されているために、ｐ型シリコン基板１０１に漏洩することは低減され、入力端子１０３ａ、１０３ｂにフィードバックすることも、大幅に低減することが可能となる。
【００５３】
また、実施の形態２においては、出力端子１０４ａ、１０４ｂの垂直下方に導電体層３０３を配置することにより、漏洩信号はｐ型シリコン基板１０１に流れる前に、導電体層３０３に流れ込む。したがって、出力における損失を低減することが可能である。
【００５４】
（実施の形態３）
図５は、本発明の実施の形態３における高周波半導体装置の構成を示す図である。図５（ａ）にシリコン基板上に形成する回路構成の寄生成分などを含めた等価回路図を示し、図５（ａ）のＡ−Ａ’線における断面図を図５（ｂ）に示す。差動アンプの回路構成については、実施の形態１および実施の形態２の場合と同様であるので、同一の部分については同一の符号を付すこととし、説明を省略する。
【００５５】
図５（ａ）において、高周波半導体装置は、第１の差動対回路１１と、第２の差動対回路１２と、入力端子１０３ａ、１０３ｂと、出力端子１０４ａ、１０４ｂと、バイアス端子１１０と、電流源１０９と、チョークコイル１０８ａ、１０８ｂと、導電体層３０４とを備える。
【００５６】
導電体層３０４は、入力端子１０３ａ、１０３ｂの垂直下方に配置する。導電体層３０４の幅は、入力端子１０３ａ、１０３ｂの幅および入力端子１０３ａ、１０３ｂに繋がる配線の幅よりも広い。
【００５７】
等価回路表現を用いると、出力端子１０４ａは、寄生コンデンサＣ３２ａと、基板抵抗Ｒ３１ａ、寄生コンデンサＣ３３ａを介して、高周波的に導電体層３０４に繋がる。同様に、出力端子１０４ｂは、寄生コンデンサＣ３２ｂと、基板抵抗Ｒ３１ｂ、寄生コンデンサＣ３３ｂを介して、高周波的に導電体層３０４に繋がる。
【００５８】
図５（ｂ）において、ｐ型シリコン基板１０１の上層には、第１の絶縁層３０１が形成されている。第１の絶縁層３０１のさらに上層には、第２の絶縁層３０２が形成されている。第２の絶縁層３０２のさらに上層には、入力端子１０３ｂと、出力端子１０４ｂが形成されている。第１の絶縁層３０１と第２の絶縁層３０２の間において、入力端子１０３ｂの垂直下方に導電体層３０４が形成されている。導電体層３０４の幅は、入力端子１０３ｂの幅よりも広い。第１の絶縁層３０１と第２の絶縁層３０２は、ＳｉＯ２からなる。入力端子１０３ｂと、出力端子１０４ｂと、導電体層３０４は、ＡｌまたはＣｕ等の金属からなる。ｐ型シリコン基板１０１は、接地されている。また、等価回路表現を用いると、出力端子１０４ｂは、第１の絶縁層３０１と第２の絶縁層３０２における寄生コンデンサＣ３２ｂと、基板抵抗Ｒ３１ｂ、第１の絶縁層における寄生コンデンサＣ３３ｂを介して、高周波的に導電体層３０４と繋がる。同様に、出力端子１０４ａは高周波的に導電体層３０４と繋がる。
【００５９】
次に、図５（ａ）、図５（ｂ）を参照しながら、実施の形態３の高周波半導体装置の動作について説明する。
【００６０】
出力端子１０４ｂから漏洩する信号は、寄生コンデンサＣ３２ｂを介してｐ型シリコン基板１０１に流れる。ｐ型シリコン基板１０１に漏洩した信号は、基板上を広がるが、入力端子１０３ｂ方向に流れる信号は、基板抵抗Ｒ３１ｂ、寄生コンデンサＣ３３ｂを介して導電体層３０４に吸収される。同様にして、出力端子１０４ａから漏洩する信号も導電体層３０４に吸収される。出力端子１０４ａ、１０４ｂから出力される信号は等振幅逆位相の差動信号であるために、導電体層３０４は漏洩信号に対して仮想接地点として働く。
【００６１】
このように、実施の形態３における高周波半導体装置においては、出力端子１０４ａ、１０４ｂから漏洩する信号は、導電体層３０４において短絡されているために、入力端子１０３ａ、１０３ｂにフィードバックすることを大幅に低減することが可能となる。
【００６２】
また、実施の形態３においては、出力端子から入力端子へのフィードバック信号の低減を説明したが、入力端子からの漏洩信号についても導電体層３０４は仮想接地点として働き、漏洩信号は短絡される。したがって、入力における損失を低減することが可能であり、例えばＬＮＡ（低雑音増幅器）に本発明を用いれば、雑音特性の劣化を抑えられる。
【００６３】
（実施の形態４）
図６は、本発明の実施の形態４における高周波半導体装置の構成を示す図である。図６（ａ）にシリコン基板上に形成する回路構成図を示し、図６（ａ）のＡ−Ａ’線における断面図を図６（ｂ）に示す。差動アンプの回路構成については、実施の形態１および実施の形態２および実施の形態３の場合と同様であるので、同一の部分については同一の符号を付すこととし、説明を省略する。
【００６４】
図６（ａ）において、高周波半導体装置は、第１の差動対回路１１と、第２の差動対回路１２と、入力端子１０３ａ、１０３ｂと、出力端子１０４ａ、１０４ｂと、バイアス端子１１０と、電流源１０９と、チョークコイル１０８ａ、１０８ｂと、導電体層３０３、３０４とを備える。
【００６５】
導電体層３０３は、出力端子１０４ａ、１０４ｂの垂直下方に配置し、導電体層３０４は、入力端子１０３ａ、１０３ｂの垂直下方に配置する。導電体層３０３の幅は、出力端子１０４ａ、１０４ｂの幅および出力端子１０４ａ、１０４ｂに繋がる配線の幅よりも広い。導電体層３０４の幅は、入力端子１０３ａ、１０３ｂの幅および入力端子１０３ａ、１０３ｂに繋がる配線の幅よりも広い。
【００６６】
図６（ｂ）において、ｐ型シリコン基板１０１の上層には、第１の絶縁層３０１が形成されている。第１の絶縁層３０１のさらに上層には、第２の絶縁層３０２が形成されている。第２の絶縁層３０２のさらに上層には、入力端子１０３ｂと、出力端子１０４ｂが形成されている。第１の絶縁層３０１と第２の絶縁層３０２の間において、入力端子１０３ｂの垂直下方に導電体層３０４が形成され、入力端子１０４ｂの垂直下方に導電体層３０３が形成されている。導電体層３０３の幅は、出力端子１０４ｂの幅よりも広く、導電体層３０４の幅は、入力端子１０３ｂの幅よりも広い。第１の絶縁層３０１と第２の絶縁層３０２は、ＳｉＯ２からなる。入力端子１０３ｂと、出力端子１０４ｂと、導電体層３０３、３０４は、ＡｌまたはＣｕ等の金属からなる。ｐ型シリコン基板１０１は、接地されている。また、等価回路表現を用いると、入力端子１０３ｂは、第２の絶縁層３０２における寄生コンデンサＣ３４ｂを介して、高周波的に導電体層３０４と繋がる。同様に、入力端子１０３ａは高周波的に導電体層３０４と繋がる。また、出力端子１０４ｂは、第２の絶縁層３０２における寄生コンデンサＣ３１ｂを介して、高周波的に導電体層３０３と繋がる。同様に、出力端子１０４ａは高周波的に導電体層３０３と繋がる。
【００６７】
次に、図６（ａ）、図６（ｂ）を参照しながら、実施の形態４の高周波半導体装置の動作について説明する。
【００６８】
出力端子１０４ｂから漏洩する信号は、寄生コンデンサＣ３１ｂを介して導電体層３０３に吸収される。同様にして、出力端子１０４ａから漏洩する信号も導電体層３０３に吸収される。出力端子１０４ａ、１０４ｂから出力される信号は、等振幅逆位相の差動信号であるために、導電体層３０３は漏洩信号に対して仮想接地点として働き、漏洩信号は短絡される。
【００６９】
このように、実施の形態２における高周波半導体装置においては、出力端子１０４ａ、１０４ｂから漏洩する信号は、導電体層３０３において短絡されているために、入力端子１０３ａ、１０３ｂにフィードバックすることを大幅に低減することが可能となる。
【００７０】
さらに、入力端子１０３ａ、１０３ｂから漏洩する入力信号は、それぞれ寄生コンデンサＣ３４ａ、Ｃ３４ｂを介して、導電体層３０４において短絡されている。したがって、入力端子１０３ａ、１０３ｂは入力における損失を低減することが可能であり、例えばＬＮＡ（低雑音増幅器）に本発明を用いれば、雑音特性の劣化を抑えられる。
【００７１】
（実施の形態５）
図７は、無線通信端末機器の無線部回路ブロックの一例を示す図である。
【００７２】
図７において、無線通信端末機器の無線部は、送信回路２０１に接続したパワーアンプ（ＰＡ）２０２と、パワーアンプ（ＰＡ）２０２に接続したアンテナ２０３と、アンテナ２０３に接続した低雑音増幅器（ＬＮＡ）２０４と、低雑音増幅器（ＬＮＡ）２０４に接続した受信回路２０５とを有する。
【００７３】
なお、実施の形態１から４の高周波半導体装置は、図７におけるパワーアンプ２０２もしくは低雑音増幅器（ＬＮＡ）２０４に、適用することが可能である。
【００７４】
なお、実施の形態１から４においては、カスコード接続の差動アンプを用いたが、単なる１段の差動アンプを用いても、出力端子から入力端子へフィードバックする信号を低減することが可能である。
【００７５】
なお、実施の形態１から４においては、トランジスタはバイポーラトランジスタとしているが、他に電界効果トランジスタ（ＦＥＴ）であってもよい。
【００７６】
【発明の効果】
本発明によれば、アンプの出力端子からの漏洩信号が、半導体基板を介して入力端子へとフィードバックすることを軽減できるために、利得劣化が少なく低損失なアンプを有する高周波半導体装置を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における高周波半導体装置の回路構成および断面構造を示す図
【図２】本発明の実施の形態１における高周波半導体装置の導電体層の配置を説明するための図
【図３】本発明の実施の形態１における高周波半導体装置の寄生成分を説明するための図
【図４】本発明の実施の形態２における高周波半導体装置の回路構成および断面構造および寄生成分を説明するための図
【図５】本発明の実施の形態３における高周波半導体装置の回路構成および断面構造および寄生成分を説明するための図
【図６】本発明の実施の形態４における高周波半導体装置の回路構成および断面構造および寄生成分を説明するための図
【図７】本発明の実施の形態１から４における高周波半導体装置を用いた、無線通信端末機器の無線部回路ブロックの一例を示す図
【図８】従来の技術における高周波半導体装置の回路構成および断面構造を示す図
【図９】従来の技術における高周波半導体装置の寄生成分を説明するための図
【図１０】従来の技術における高周波半導体装置の回路構成および断面構造を示す図
【図１１】従来の技術における高周波半導体装置の寄生成分を説明するための図
【図１２】従来の技術で示した高周波半導体装置において、さらに高周波である信号を用いたときの寄生成分を説明するための図
【符号の説明】
１１　第１の差動対回路
１２　第２の差動対回路
１０１　ｐ型シリコン基板
１０２　絶縁層
１０３ａ，１０３ｂ　入力端子
１０４ａ，１０４ｂ　出力端子
１０５　導電体層
１０６ａ，１０６ｂ，１０７ａ，１０７ｂ　トランジスタ
１０８ａ，１０８ｂ　チョークコイル
１０９　電流源
１１０　バイアス端子
１１１　導電体
２０１　送信回路
２０２　パワーアンプ（ＰＡ）
２０３　アンテナ
２０４　低雑音増幅器（ＬＮＡ）
２０５　受信回路
３０１　第１の絶縁層
３０２　第２の絶縁層
３０３，３０４　導電体層
５０１　ｐ型シリコン基板
５０２　絶縁層
５０３　入力端子
５０４　出力端子
５０５　ベース接地コンデンサ
５０６　エミッタ接地トランジスタ
５０７　ベース接地トランジスタ
５０８　エミッタ接地コイル
５０９　導電体
５１０　導電体層
Ｃ１１ａ，Ｃ１１ｂ，Ｃ１２ａ，Ｃ１２ｂ，Ｃ３１ａ，Ｃ３１ｂ，Ｃ３２ａ，Ｃ３２ｂ，Ｃ３３ａ，Ｃ３３ｂ，Ｃ３４ａ，Ｃ３４ｂ，Ｃ３５ａ，Ｃ３５ｂ，Ｃ３６ａ，Ｃ３６ｂ，Ｃ５１，Ｃ５２　寄生コンデンサ
Ｒ１１ａ，Ｒ１１ｂ，Ｒ１２ａ，Ｒ１２ｂ，Ｒ３１ａ，Ｒ３１ｂ，Ｒ５１，Ｒ５２，Ｒ５３　基板抵抗
Ｌ５１　寄生インダクタンス[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a high-frequency semiconductor device formed on a conductive semiconductor chip, and more particularly to a high-frequency semiconductor device formed on a silicon chip.
[0002]
[Prior art]
2. Description of the Related Art In recent years, with the explosion of mobile terminals represented by mobile phones, demand for semiconductor devices having a high frequency of 1 GHz or higher has been increasing. Gallium arsenide chips have been used in such high-frequency semiconductor devices. However, since gallium arsenide is expensive, it is difficult to achieve high integration and low cost of the high-frequency semiconductor device. Furthermore, although inexpensive, transistors on a silicon chip that have not been able to operate sufficiently in the high-frequency region in the past have reached a level that satisfies the specifications required for the mobile terminal due to advances in miniaturization processes and the like. ing. Therefore, a high-frequency semiconductor device using this silicon chip is currently being studied.
[0003]
One of the problems for realizing a high-frequency semiconductor device on a silicon chip is signal leakage in a silicon substrate. This occurs because the conventional gallium arsenide substrate is an insulating substrate through which little current flows, whereas the silicon substrate is a conductive substrate through which a relatively large current flows. In particular, in a grounded-emitter amplifier, which is a basic circuit, since the input and output are in opposite phases, the input signal is attenuated by the feedback of this output signal, and the gain is greatly reduced.
[0004]
FIG. 8A is a circuit diagram of a conventional high-frequency semiconductor device (for example, see Non-Patent Document 1), and FIG. 8B is a cross-sectional view taken along line AA ′ of FIG. 8, the conventional high-frequency semiconductor device includes a cascode amplifier including a common emitter transistor 506, a common base transistor 507, a common base capacitor 505, a common emitter coil 508, an input terminal 503, and an output terminal 504. . Reference numeral 501 denotes a p-type silicon substrate, and 502 denotes an insulating layer made of an insulating film such as SiO2. The input terminal 503 and the output terminal 504 are made of a metal film such as Al or Cu. The surface of a p-type silicon substrate 501 is covered with an insulating layer 502, and an input terminal 503 and an output terminal 504 are formed on the surface of the insulating layer 502. Further, the p-type silicon substrate 501 is connected to a ground (not shown). Note that the bias circuit is omitted in FIG.
[0005]
Next, the operation of the cascode amplifier will be described. The signal input from the input terminal 503 is amplified via the common emitter transistor 506 and the common base transistor 507, and is output from the output terminal 504. At this time, the output signal has a phase opposite to that of the input signal.
[0006]
Next, the operation of the conventional high-frequency semiconductor device 1 when a high-frequency signal is input will be described. FIG. 9A is a diagram showing an equivalent circuit including a parasitic component in the circuit diagram shown in FIG. 8A. FIG. 9B is a diagram showing an equivalent circuit including a parasitic component in the cross-sectional structure shown in FIG. 8B. As shown in FIGS. 8A and 8B, when the equivalent circuit expression is used, the input terminal 503 and the output terminal 504 are connected at a high frequency via the parasitic capacitors C51 and C52 and the substrate resistance R51. Therefore, the high-frequency signal output from the output terminal 504 is fed back to the input terminal, and the output signal becomes a signal having a phase opposite to that of the input signal, so that the input signal is attenuated and the gain is reduced.
[0007]
As a method of reducing the leakage of high-frequency signals in the silicon substrate, a method of grounding a p-type silicon substrate and separating a high-frequency path is widely known. FIG. 10A is a circuit diagram of a conventional high-frequency semiconductor device 2, and FIG. 10B is a cross-sectional view taken along line AA ′ of FIG. In the figure, parts corresponding to those in FIG. 9 are given the same reference numerals.
[0008]
On the surface of the insulating layer 502, a conductor layer 510 such as Al or Cu is formed so as to be between the input terminal 503 and the output terminal 504. The conductor 509 that connects the conductor layer 510 and the p-type silicon substrate 501 is formed on the insulating layer 502. The conductor layer 510 is connected to the ground by a bonding wire. The p-type silicon substrate 501 is connected to a ground (not shown).
[0009]
FIG. 11A is a diagram showing an equivalent circuit including a parasitic component in the circuit diagram shown in FIG. 10A. FIG. 11B is a diagram showing an equivalent circuit including a parasitic component of the cross-sectional structure shown in FIG.
[0010]
As shown in FIGS. 11A and 11B, the high-frequency signal leaked from the output terminal 504 via the parasitic capacitor C51 and the substrate resistance R52 is compared with the p-type silicon substrate 501 by the conductor 509 and the conductor layer. Since 510 has a very small resistance component, it flows to the ground via the conductor 509 and the conductor layer 510. Therefore, the feedback of the high frequency signal can be reduced.
[0011]
High-frequency signals leaked from the input terminal 503 via the parasitic capacitor C52 and the substrate resistance R53 also flow to the ground via the conductor 509 and the conductor layer 510.
[0012]
[Non-patent document 1]
IEICE TRANS. ELECTRON. VOL. E82-C, NO. 11 NOVEMBER 1999, p. 1943-1950
[0013]
[Problems to be solved by the invention]
However, in the above-described conventional high-frequency semiconductor device, as the frequency becomes higher, the effect of the parasitic inductance L51 generated in the bonding wire cannot be ignored as shown in FIG. 12, so that the conductor layer 510 and the ground are separated at a high frequency. Therefore, a signal leaking from the output terminal 504 via the parasitic capacitor C51 and the substrate resistance R52 does not flow to the ground, but is fed back to the input terminal 503 via the substrate resistance R53 and the parasitic capacitor C52. Here, since the output signal has an opposite phase to the input signal, the input signal is attenuated by the feedback signal, and there is a problem that the gain of the amplifier is reduced.
[0014]
An object of the present invention is to provide a high-frequency semiconductor device that prevents an input signal from being attenuated by the feedback signal and reduces a decrease in gain.
[0015]
[Means for Solving the Problems]
A first invention (corresponding to claim 1) provides a semiconductor substrate having a differential amplifier, an insulating layer formed on the semiconductor substrate, a conductor layer formed on the insulating layer, and the differential amplifier. The conductor layer intersects a line connecting the input terminal pair to the output terminal pair of the differential amplifier, and the semiconductor substrate and the conductor layer are connected by a conductor. It is characterized by.
[0016]
According to the first aspect, since the differential amplifier is connected to the conductor layer by the conductor having higher conductivity than the semiconductor substrate on the semiconductor substrate between the input terminal pair and the output terminal pair, The output signal leaked from the terminal to the semiconductor substrate flows into the conductor layer via the conductor without feeding back to the input terminal. Here, since the leakage signal from the output terminal pair is a differential signal having the same amplitude and opposite phase, the conductor layer functions as a virtual ground point for the leakage signal, and the leakage signal is short-circuited. Therefore, it is possible to prevent feedback of the output signal to the input terminal, and it is possible to reduce the deterioration of the gain.
[0017]
A second invention (corresponding to claim 2) provides a semiconductor substrate having a differential amplifier, a first insulating layer formed on the semiconductor substrate, and a conductor formed on the first insulating layer. A second insulating layer formed on the conductor layer; and an input / output terminal pair of the differential amplifier formed on the second insulating layer. It is characterized in that it is formed vertically below the output terminal pair of the amplifier.
[0018]
According to the second aspect, since the conductor layer is formed vertically below the output terminal pair of the differential amplifier, the output signal leaking from the output terminal pair flows into the conductor layer via the insulating layer, It does not leak to the semiconductor substrate. Here, since the output signals from the output terminal pairs have the same amplitude and opposite phases, the conductor layer acts as a virtual ground point for the leak signal, and the leak signal is short-circuited. Therefore, it is possible to prevent feedback of the output signal to the input terminal, and it is possible to reduce a decrease in gain.
[0019]
A third invention (corresponding to claim 3) is the invention according to the second invention, wherein the conductive layer is formed vertically below the input terminal pair of the differential amplifier.
[0020]
According to the third aspect, the output signal leaking from the output terminal pair of the differential amplifier flows into the conductor layer via the insulating layer, the semiconductor substrate, and the insulating layer. Therefore, it is possible to prevent feedback of the output signal to the input terminal, and it is possible to reduce a decrease in gain. Further, the input signal leaking from the input terminal pair flows into the conductor layer via the insulating layer. Therefore, it is possible to reduce the loss at the input.
[0021]
A fourth invention (corresponding to claim 4) is an invention according to the second invention, wherein the conductive layer is vertically below an input terminal pair of the differential amplifier and vertically below an output terminal pair of the differential amplifier. It is characterized by being formed in.
[0022]
According to the fourth aspect, the output signal leaking from the output terminal pair of the differential amplifier flows into the conductor layer vertically below the output terminal pair via the insulating layer. The input signal leaking from the input terminal pair of the differential amplifier flows into the conductor layer vertically below the input terminal pair via the insulating layer. Therefore, as compared with the case where the conductor layer is formed only at one position, it is possible to more reliably prevent the feedback, and it is possible to reduce the decrease in the gain.
[0023]
A fifth invention (corresponding to claim 5) is an invention according to any one of the second invention to the fourth invention, wherein the width of the conductor layer is equal to the width of an input / output terminal of the differential amplifier. And a width wider than a width of a wiring connected to the input / output terminal.
[0024]
According to the fifth aspect, a signal leaking from the input terminal pair and the output terminal pair of the differential amplifier can more reliably flow to the conductor layer, and a decrease in gain and a loss can be reduced.
[0025]
A sixth invention (corresponding to claim 6) is an invention according to the first invention or the fifth invention, wherein the conductive layer is provided between a midpoint between input terminals of the differential amplifier and the differential amplifier. The amplifier is arranged so as to be axisymmetric with respect to a straight line connecting the midpoint between the output terminals of the amplifier.
[0026]
According to the sixth aspect of the present invention, the signals leaking from the input terminal pair and the output terminal pair of the differential amplifier are more accurately converted into equal-amplitude opposite-phase differential signals because the path lengths to the conductor layer are equal. It flows into the conductor layer. Therefore, the center point of the conductor layer functions as a virtual ground point for a leakage signal, and the leakage signal is short-circuited, so that a decrease in gain and loss can be reduced.
[0027]
A seventh invention (corresponding to claim 8) is the invention according to the sixth invention, wherein the differential amplifier is a cascode amplifier comprising two pairs of differential transistors.
[0028]
According to the seventh aspect, by using the cascode amplifier including the two pairs of differential transistors, it is possible to obtain a larger gain than in the case of using the pair of differential transistors.
[0029]
BEST MODE FOR CARRYING OUT THE INVENTION
(Embodiment 1)
FIG. 1 is a diagram showing a configuration of the high-frequency semiconductor device according to the first embodiment of the present invention. FIG. 1A shows a circuit configuration diagram formed on a silicon substrate, and FIG. 1B shows a cross-sectional view taken along line AA ′ of FIG. 1A.
[0030]
In FIG. 1A, a high-frequency semiconductor device includes a first differential pair circuit 11, a second differential pair circuit 12, input terminals 103a and 103b, output terminals 104a and 104b, and a bias terminal 110. , A current source 109, choke coils 108a and 108b, and a conductor layer 105.
[0031]
The input terminal 103a is connected to the base of the transistor 106a, and the input terminal 103b is connected to the base of the transistor 106b. The emitters of the transistors 106a and 106b are grounded via the current source 109. The transistors 106a and 106b form a first differential pair circuit 11, and a constant current is supplied from the current source 109 to the emitters of the transistors 106a and 106b.
[0032]
The collector of the transistor 106a is connected to the emitter of the transistor 107a, and the collector of 106b is connected to the emitter of 107b. The bases of the transistor 107a and the transistor 107b are connected, and the second differential pair circuit 12 is formed by the transistors 107a and 107b.
[0033]
The collector side of the transistor 107a is connected to the output terminal 104a, and the collector side of the transistor 107b is connected to the output terminal 104b. The collector of the transistor 107a is connected to the bias terminal 110 via the choke coil 108a, and the collector of the transistor 107b is connected to the bias terminal 110 via the choke coil 108b.
[0034]
FIG. 2 is a diagram showing an arrangement relationship of the conductor layers 105 in a circuit configuration formed on the silicon substrate shown in FIG. The conductor layer 105 intersects with a line connecting the input terminals 103a and 103b to the output terminals 104a and 104b, and also connects X between a midpoint between the input terminals 103a and 103b and a midpoint between the output terminals 104a and 104b. -It is arranged so as to be symmetrical with respect to the X 'line.
[0035]
In FIG. 1A, a first differential pair circuit 11, a second differential pair circuit 12, and a current source 109 realize a cascode-connected differential amplifier. The inductors of the choke coils 108a and 108b are set so that the impedance of the high-frequency signal input to the differential amplifier becomes sufficiently large (opens at high frequencies).
[0036]
In FIG. 1B, an insulating layer 102 is formed on a p-type silicon substrate 101. Input terminals 103a and 103b and output terminals 104a and 104b are formed further above the insulating layer 102. A conductor layer 105 is formed between the input terminals 103a and 103b and the output terminals 104a and 104b. A conductor 111 connecting the conductor layer 105 and the p-type silicon substrate 101 is formed on the insulating layer 102. The insulating layer 102 is made of SiO2. The input terminals 103a and 103b, the output terminals 104a and 104b, the conductor layer 105, and the conductor 111 are made of a metal such as Al or Cu. The conductor 111 is a large number of small pile-shaped substances for connecting the conductor layer 105 and the p-type silicon substrate 101. The p-type silicon substrate 101 is grounded.
[0037]
Next, the operation of the high-frequency semiconductor device according to the first embodiment will be described with reference to FIGS. 1 (a) and 1 (b).
[0038]
To the input terminals 103a and 103b, differential signals having the same amplitude and opposite phase (the phase is rotated by 180 degrees) are respectively input using a balun (not shown) or the like. The signal input from the input terminal 103a is inverted and amplified by the transistor 106a, and is output from the collector of the transistor 106a in the opposite phase. Then, this signal is input to the emitter side of the transistor 107a, amplified in the opposite phase, and output from the collector side of the transistor 107a. The signal having the opposite phase is output from the output terminal 104a. Similarly, a signal input from the input terminal 103b is amplified via the transistors 106b and 107b, and output from the output terminal 104b as a reverse-phase signal. Therefore, the differential signals input from the input terminals 103a and 103b are inverted and amplified, and output from the output terminals 104a and 104b as differential signals having the same amplitude and opposite phases.
[0039]
Here, the high-frequency signals output from the output terminals 104a and 104b not only flow through the lines but also leak to the p-type silicon substrate 101 via the insulating layer 102.
[0040]
FIG. 3A shows an equivalent circuit including a parasitic component of the circuit configuration formed on the silicon substrate shown in FIG. 1A, and FIG. 3A is a cross-sectional view taken along line AA ′ of FIG. It is shown in FIG. In FIG. 3, the same portions as those in FIG. 1 are denoted by the same reference numerals.
[0041]
As shown in FIG. 3A, when the equivalent circuit expression is used, the output terminals 104a and 104b are connected to the conductor layer 105 at high frequencies through the parasitic capacitors C11a and C11b and the substrate resistors R11a and R11b. Further, as shown in FIG. 3B, which is a cross-sectional view taken along line AA ′ of FIG. 3A, the output terminal 104b includes a parasitic capacitor C11b of the insulating layer 102, a substrate resistance R11b, and a conductor 111. And is connected to the conductor layer 105 in high frequency.
[0042]
The signal leaking from the output terminal 104b flows to the p-type silicon substrate 101 via the parasitic capacitor C11b. The signal leaked to the p-type silicon substrate 101 spreads on the substrate, but the signal flowing in the direction of the input terminal 103 b is absorbed by the conductor layer 105 by the conductor 111. Similarly, the signal leaking from the output terminal 104a is absorbed by the conductor layer 105 via the parasitic capacitor C11a, the substrate resistance R11a, and the conductor 111. Here, the signals leaking from the output terminals 104a and 104b are differential signals having the same amplitude and opposite phases. Therefore, since the conductor layer 105 functions as a virtual ground for the differential signal, the differential signal is short-circuited.
[0043]
As described above, in the high-frequency semiconductor device according to the first embodiment, it is possible to greatly reduce feedback of signals leaking from output terminals 104a and 104b to input terminals 103a and 103b.
[0044]
The input terminals 103a and 103b are connected to the conductor layer 105 at high frequencies through the parasitic capacitors C12a and C12b and the substrate resistors R12a and R12b. Accordingly, the conductor layer 105 functions as a virtual ground point for the differential signals having the same amplitude and opposite phases leaking from the input terminals 103a and 103b, and the leak signal is short-circuited. Therefore, it is possible to reduce the loss at the input.
[0045]
In the first embodiment, the conductor layer 105 is formed between the first differential pair circuit 11 and the second differential pair circuit 12. Therefore, compared to the case where the conductor layer 105 is formed vertically below the input terminals 104a and 103b and the output terminals 104a and 104b, the added parasitic capacitance can be reduced.
[0046]
(Embodiment 2)
FIG. 4 is a diagram showing a configuration of the high-frequency semiconductor device according to the second embodiment of the present invention. FIG. 4A is an equivalent circuit diagram including a parasitic component of a circuit configuration formed on a silicon substrate, and FIG. 4B is a cross-sectional view taken along line AA ′ of FIG. 4A. Since the circuit configuration of the differential amplifier is the same as that of the first embodiment, the same portions are denoted by the same reference numerals and description thereof will be omitted.
[0047]
In FIG. 4A, the high-frequency semiconductor device includes a first differential pair circuit 11, a second differential pair circuit 12, input terminals 103a and 103b, output terminals 104a and 104b, and a bias terminal 110. , A current source 109, choke coils 108a and 108b, and a conductor layer 303.
[0048]
The conductor layer 303 is disposed vertically below the output terminals 104a and 104b. The width of the conductor layer 303 is wider than the width of the output terminals 104a and 104b and the width of a wiring connected to the output terminals 104a and 104b.
[0049]
In FIG. 4B, a first insulating layer 301 is formed above the p-type silicon substrate 101. A second insulating layer 302 is formed further above the first insulating layer 301. An input terminal 103b and an output terminal 104b are formed further above the second insulating layer 302. Between the first insulating layer 301 and the second insulating layer 302, a conductor layer 303 is formed vertically below the output terminal 104b. The width of the conductor layer 303 is wider than the width of the output terminal 104b. The first insulating layer 301 and the second insulating layer 302 are made of SiO2. The input terminal 103b, the output terminal 104b, and the conductor layer 303 are made of a metal such as Al or Cu. The p-type silicon substrate 101 is grounded. When the equivalent circuit expression is used, the output terminal 104b is connected to the conductor layer 303 at a high frequency via the parasitic capacitor C31b. In addition, the input terminal 103b is connected to the conductor layer 303 at a high frequency via the parasitic capacitor C36b, the substrate resistance R31b, and the parasitic capacitor C35b.
[0050]
Next, the operation of the high-frequency semiconductor device according to the second embodiment will be described with reference to FIGS. 4 (a) and 4 (b).
[0051]
The signal leaking from the output terminal 104b is absorbed by the conductor layer 303 via the parasitic capacitor C31b. Similarly, a signal leaking from the output terminal 104a is also absorbed by the conductor layer 303. Since the signals output from the output terminals 104a and 104b are differential signals having the same amplitude and opposite phases, the conductor layer 303 functions as a virtual ground point for the leakage signal.
[0052]
As described above, in the high-frequency semiconductor device according to the second embodiment, since the signal leaking from output terminals 104a and 104b is short-circuited in conductor layer 303, leaking to p-type silicon substrate 101 is reduced. Also, feedback to the input terminals 103a and 103b can be greatly reduced.
[0053]
Further, in the second embodiment, by arranging the conductor layer 303 vertically below the output terminals 104a and 104b, the leakage signal flows into the conductor layer 303 before flowing into the p-type silicon substrate 101. Therefore, it is possible to reduce the loss in the output.
[0054]
(Embodiment 3)
FIG. 5 is a diagram illustrating a configuration of the high-frequency semiconductor device according to the third embodiment of the present invention. FIG. 5A is an equivalent circuit diagram including a parasitic component of a circuit configuration formed on a silicon substrate, and FIG. 5B is a cross-sectional view taken along line AA ′ in FIG. 5A. Since the circuit configuration of the differential amplifier is the same as in the first and second embodiments, the same portions are denoted by the same reference numerals and description thereof will be omitted.
[0055]
In FIG. 5A, a high-frequency semiconductor device includes a first differential pair circuit 11, a second differential pair circuit 12, input terminals 103a and 103b, output terminals 104a and 104b, and a bias terminal 110. , A current source 109, choke coils 108a and 108b, and a conductor layer 304.
[0056]
The conductor layer 304 is disposed vertically below the input terminals 103a and 103b. The width of the conductor layer 304 is wider than the width of the input terminals 103a and 103b and the width of a wiring connected to the input terminals 103a and 103b.
[0057]
Using the equivalent circuit expression, the output terminal 104a is connected to the conductor layer 304 at a high frequency via the parasitic capacitor C32a, the substrate resistance R31a, and the parasitic capacitor C33a. Similarly, the output terminal 104b is connected to the conductor layer 304 at a high frequency via the parasitic capacitor C32b, the substrate resistance R31b, and the parasitic capacitor C33b.
[0058]
In FIG. 5B, a first insulating layer 301 is formed above the p-type silicon substrate 101. A second insulating layer 302 is formed further above the first insulating layer 301. An input terminal 103b and an output terminal 104b are formed further above the second insulating layer 302. Between the first insulating layer 301 and the second insulating layer 302, a conductor layer 304 is formed vertically below the input terminal 103b. The width of the conductor layer 304 is wider than the width of the input terminal 103b. The first insulating layer 301 and the second insulating layer 302 are made of SiO2. The input terminal 103b, the output terminal 104b, and the conductor layer 304 are made of a metal such as Al or Cu. The p-type silicon substrate 101 is grounded. When the equivalent circuit expression is used, the output terminal 104b is connected to the parasitic capacitor C32b in the first insulating layer 301 and the second insulating layer 302, the substrate resistance R31b, and the parasitic capacitor C33b in the first insulating layer. It is connected to the conductor layer 304 in high frequency. Similarly, the output terminal 104a is connected to the conductor layer 304 at a high frequency.
[0059]
Next, the operation of the high-frequency semiconductor device according to the third embodiment will be described with reference to FIGS. 5 (a) and 5 (b).
[0060]
The signal leaking from the output terminal 104b flows to the p-type silicon substrate 101 via the parasitic capacitor C32b. The signal leaked to the p-type silicon substrate 101 spreads on the substrate, but the signal flowing in the direction of the input terminal 103b is absorbed by the conductor layer 304 via the substrate resistance R31b and the parasitic capacitor C33b. Similarly, the signal leaking from the output terminal 104 a is also absorbed by the conductor layer 304. Since the signals output from the output terminals 104a and 104b are differential signals having the same amplitude and opposite phases, the conductor layer 304 functions as a virtual ground point for the leakage signal.
[0061]
As described above, in the high-frequency semiconductor device according to the third embodiment, since the signal leaking from output terminals 104a and 104b is short-circuited in conductor layer 304, feedback to input terminals 103a and 103b is greatly reduced. It becomes possible to reduce.
[0062]
In the third embodiment, the reduction of the feedback signal from the output terminal to the input terminal has been described. However, also for the leakage signal from the input terminal, the conductor layer 304 functions as a virtual ground point, and the leakage signal is short-circuited. . Therefore, it is possible to reduce the loss at the input. For example, if the present invention is applied to an LNA (low noise amplifier), the deterioration of the noise characteristics can be suppressed.
[0063]
(Embodiment 4)
FIG. 6 shows a configuration of the high-frequency semiconductor device according to the fourth embodiment of the present invention. FIG. 6A shows a circuit configuration diagram formed on a silicon substrate, and FIG. 6B shows a cross-sectional view taken along line AA ′ of FIG. 6A. Since the circuit configuration of the differential amplifier is the same as in the first, second, and third embodiments, the same portions are denoted by the same reference numerals, and description thereof is omitted.
[0064]
In FIG. 6A, the high-frequency semiconductor device includes a first differential pair circuit 11, a second differential pair circuit 12, input terminals 103a and 103b, output terminals 104a and 104b, and a bias terminal 110. , A current source 109, choke coils 108a and 108b, and conductor layers 303 and 304.
[0065]
The conductor layer 303 is disposed vertically below the output terminals 104a and 104b, and the conductor layer 304 is disposed vertically below the input terminals 103a and 103b. The width of the conductor layer 303 is wider than the width of the output terminals 104a and 104b and the width of a wiring connected to the output terminals 104a and 104b. The width of the conductor layer 304 is wider than the width of the input terminals 103a and 103b and the width of a wiring connected to the input terminals 103a and 103b.
[0066]
In FIG. 6B, a first insulating layer 301 is formed above the p-type silicon substrate 101. A second insulating layer 302 is formed further above the first insulating layer 301. An input terminal 103b and an output terminal 104b are formed further above the second insulating layer 302. Between the first insulating layer 301 and the second insulating layer 302, a conductor layer 304 is formed vertically below the input terminal 103b, and a conductor layer 303 is formed vertically below the input terminal 104b. The width of the conductor layer 303 is wider than the width of the output terminal 104b, and the width of the conductor layer 304 is wider than the width of the input terminal 103b. The first insulating layer 301 and the second insulating layer 302 are made of SiO2. The input terminal 103b, the output terminal 104b, and the conductor layers 303 and 304 are made of a metal such as Al or Cu. The p-type silicon substrate 101 is grounded. When the equivalent circuit expression is used, the input terminal 103b is connected to the conductor layer 304 at a high frequency via the parasitic capacitor C34b in the second insulating layer 302. Similarly, the input terminal 103a is connected to the conductor layer 304 at a high frequency. In addition, the output terminal 104b is connected to the conductor layer 303 at a high frequency via the parasitic capacitor C31b in the second insulating layer 302. Similarly, the output terminal 104a is connected to the conductor layer 303 in high frequency.
[0067]
Next, an operation of the high-frequency semiconductor device according to the fourth embodiment will be described with reference to FIGS. 6A and 6B.
[0068]
The signal leaking from the output terminal 104b is absorbed by the conductor layer 303 via the parasitic capacitor C31b. Similarly, a signal leaking from the output terminal 104a is also absorbed by the conductor layer 303. Since the signals output from the output terminals 104a and 104b are differential signals having the same amplitude and opposite phases, the conductor layer 303 functions as a virtual ground point for the leakage signal, and the leakage signal is short-circuited.
[0069]
As described above, in the high-frequency semiconductor device according to the second embodiment, since the signal leaking from output terminals 104a and 104b is short-circuited in conductor layer 303, it is greatly reduced to feed back to input terminals 103a and 103b. It becomes possible to reduce.
[0070]
Further, input signals leaking from the input terminals 103a and 103b are short-circuited in the conductor layer 304 via the parasitic capacitors C34a and C34b, respectively. Therefore, the input terminals 103a and 103b can reduce the loss at the input. For example, if the present invention is applied to an LNA (low noise amplifier), deterioration of the noise characteristics can be suppressed.
[0071]
(Embodiment 5)
FIG. 7 is a diagram illustrating an example of a wireless unit circuit block of the wireless communication terminal device.
[0072]
In FIG. 7, a radio section of a radio communication terminal device includes a power amplifier (PA) 202 connected to a transmission circuit 201, an antenna 203 connected to the power amplifier (PA) 202, and a low noise amplifier (LNA) connected to the antenna 203. ) 204 and a receiving circuit 205 connected to a low noise amplifier (LNA) 204.
[0073]
The high-frequency semiconductor devices according to the first to fourth embodiments can be applied to the power amplifier 202 or the low-noise amplifier (LNA) 204 in FIG.
[0074]
In the first to fourth embodiments, a cascode-connected differential amplifier is used. However, a signal fed back from an output terminal to an input terminal can be reduced by using a single-stage differential amplifier. is there.
[0075]
In the first to fourth embodiments, the transistor is a bipolar transistor, but may be a field effect transistor (FET).
[0076]
【The invention's effect】
According to the present invention, there is provided a high-frequency semiconductor device having an amplifier with low gain loss and low loss because a leakage signal from an output terminal of the amplifier can be reduced from being fed back to an input terminal via a semiconductor substrate. It becomes possible.
[Brief description of the drawings]
FIG. 1 is a diagram showing a circuit configuration and a cross-sectional structure of a high-frequency semiconductor device according to a first embodiment of the present invention.
FIG. 2 is a diagram illustrating an arrangement of a conductor layer of the high-frequency semiconductor device according to the first embodiment of the present invention;
FIG. 3 is a diagram for explaining a parasitic component of the high-frequency semiconductor device according to the first embodiment of the present invention;
FIG. 4 is a diagram illustrating a circuit configuration, a cross-sectional structure, and a parasitic component of a high-frequency semiconductor device according to a second embodiment of the present invention;
FIG. 5 is a diagram illustrating a circuit configuration, a cross-sectional structure, and a parasitic component of a high-frequency semiconductor device according to a third embodiment of the present invention.
FIG. 6 is a diagram illustrating a circuit configuration, a cross-sectional structure, and a parasitic component of a high-frequency semiconductor device according to a fourth embodiment of the present invention.
FIG. 7 is a diagram showing an example of a radio circuit block of a radio communication terminal device using the high-frequency semiconductor device according to the first to fourth embodiments of the present invention.
FIG. 8 is a diagram showing a circuit configuration and a cross-sectional structure of a high-frequency semiconductor device according to a conventional technique.
FIG. 9 is a diagram illustrating a parasitic component of a high-frequency semiconductor device according to a conventional technique.
FIG. 10 is a diagram showing a circuit configuration and a cross-sectional structure of a high-frequency semiconductor device according to a conventional technique.
FIG. 11 is a diagram illustrating a parasitic component of a high-frequency semiconductor device according to a conventional technique.
FIG. 12 is a diagram for explaining a parasitic component when a signal having a higher frequency is used in the high-frequency semiconductor device shown in the related art.
[Explanation of symbols]
11 First differential pair circuit
12. Second differential pair circuit
101 p-type silicon substrate
102 insulation layer
103a, 103b input terminal
104a, 104b output terminals
105 conductor layer
106a, 106b, 107a, 107b Transistor
108a, 108b Choke coil
109 current source
110 bias terminal
111 conductor
201 Transmission circuit
202 Power amplifier (PA)
203 antenna
204 Low Noise Amplifier (LNA)
205 receiving circuit
301 first insulating layer
302 second insulating layer
303, 304 conductor layer
501 p-type silicon substrate
502 insulating layer
503 input terminal
504 output terminal
505 Grounded base capacitor
506 Common emitter transistor
507 Common base transistor
508 Common emitter coil
509 conductor
510 conductor layer
C11a, C11b, C12a, C12b, C31a, C31b, C32a, C32b, C33a, C33b, C34a, C34b, C35a, C35b, C36a, C36b, C51, C52 Parasitic capacitor
R11a, R11b, R12a, R12b, R31a, R31b, R51, R52, R53 Substrate resistance
L51 Parasitic inductance

Claims

A semiconductor substrate having a differential amplifier;
An insulating layer formed on the semiconductor substrate,
Comprising a conductor layer formed on the insulating layer and an input / output terminal pair of the differential amplifier,
The high-frequency semiconductor device, wherein the conductor layer intersects a line connecting the input terminal pair to the output terminal pair of the differential amplifier, and the semiconductor substrate and the conductor layer are connected by a conductor.

A semiconductor substrate having a differential amplifier;
A first insulating layer formed on the semiconductor substrate;
A conductor layer formed on the first insulating layer;
A second insulating layer formed on the conductor layer,
An input / output terminal pair formed on the second insulating layer;
The high-frequency semiconductor device, wherein the conductor layer is formed vertically below an output terminal pair of the differential amplifier.

The high-frequency semiconductor device according to claim 2, wherein the conductor layer is formed vertically below an input terminal pair of the differential amplifier.

3. The high-frequency semiconductor device according to claim 2, wherein the conductive layer is formed vertically below an input terminal pair of the differential amplifier and vertically below an output terminal pair of the differential amplifier.

5. The high-frequency semiconductor according to claim 2, wherein a width of the conductor layer is wider than a width of an input / output terminal of the differential amplifier and a width of a wiring connected to the input / output terminal. 6. apparatus.

The conductive layer is disposed so as to be line-symmetric with respect to a straight line connecting a midpoint between input terminals of the differential amplifier and a midpoint between output terminals of the differential amplifier. The high-frequency semiconductor device according to claim 1.

The high-frequency semiconductor device according to claim 6, wherein the differential amplifier is a differential amplifier including a pair of differential transistors.

7. The high-frequency semiconductor device according to claim 6, wherein the differential amplifier is a cascode amplifier including two pairs of differential transistors.

A power amplifier connected to the transmission circuit,
An antenna connected to the power amplifier;
A low noise amplifier connected to the antenna,
A wireless communication terminal device having a receiving circuit connected to the low noise amplifier,
A wireless communication terminal device, wherein the power amplifier or the low-noise amplifier uses the high-frequency semiconductor device according to claim 1.