JP2004134419A - Method for manufacturing microwave semiconductor device - Google Patents
Method for manufacturing microwave semiconductor device Download PDFInfo
- Publication number
- JP2004134419A JP2004134419A JP2002294440A JP2002294440A JP2004134419A JP 2004134419 A JP2004134419 A JP 2004134419A JP 2002294440 A JP2002294440 A JP 2002294440A JP 2002294440 A JP2002294440 A JP 2002294440A JP 2004134419 A JP2004134419 A JP 2004134419A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semi
- microwave semiconductor
- insulating substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Junction Field-Effect Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、PINダイオード等を含むマイクロ波半導体装置の製造方法に関する。
【0002】
【従来の技術】
マイクロ波帯及びミリ波帯の活用に伴い、これら帯域を利用する通信機器等には、マイクロ波及びミリ波帯用のPINダイオード等の受動素子、能動素子、モノリシック集積回路、及び伝送線路等を一体化したマイクロ波半導体装置が普及している。
【0003】
ここでPINダイオードは、P型半導体層とN型半導体層との間に真性半導体で形成された高比抵抗領域であるI層が配置された3層からなる。このダイオードは順バイアス時の直列抵抗が極めて小さく、また逆バイアス時の直列抵抗が極めて大きいことから、良好なオンオフ特性を持つスイッチング素子としてマイクロ波・ミリ波帯域において使用され、マイクロ波集積回路として他のマイクロ波素子と共に実装される。
【0004】
図3は、従来のPINダイオードを含むマイクロ波半導体装置の製造方法の一例を説明するための断面図である。
【0005】
図3において、半絶縁性基板21は例えば砒化ガリウム(GaAs)であり、この半絶縁性基板21上にはN+層22、I層23及びP+層24が順次積層されてPINダイオード20が形成される。次に、PINダイオード20の直下の領域に半絶縁性基板21の下側からドライエッチングによりバイアホール25が形成される。このバイアホール25に金蒸着膜26を形成して、PINダイオード20のカソード側を半絶縁性基板21の下側に直接接続する。マイクロ波帯あるいはミリ波帯においては、配線の持つインダクタンスの影響を避けるために短距離での配線が必須であることから、この例においても接続距離が最短になるよう、バイアホール25はPINダイオード20の直下の領域に形成している。
【0006】
【発明が解決しようとする課題】
しかし、この方法においては半絶縁性基板21の下側からドライエッチングしてバイアホール25を形成する際、半絶縁性基板21とPINダイオード20のN+層22との境界面でエッチングを停止させるようにエッチング条件を設定することが困難であった。このため、多くの場合図4にモデル化して例示したように、バイアホール25の形成のためのエッチングによりPINダイオード20のN+層22まで浸食してしまい、PINダイオード20を損傷していた。
【0007】
この問題を避けるため、バイアホール25の位置をPINダイオード20の直下ではなく、PINダイオード20から離れた半絶縁性基板21の領域に形成する方法も考えられるが、この場合には接続距離が長くなることによるリードインダクタンスの増加等の影響を受ける。
【0008】
本発明は上述した問題点を解決するためになされたものであり、半絶縁性基板上に形成したマイクロ波半導体素子に対面する半絶縁性基板の領域にバイアホールを形成する際に、そのマイクロ波半導体素子を損傷することがないマイクロ波半導体装置の製造方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記目的を達成するために、本発明のマイクロ波半導体装置の製造方法は、半絶縁性基板上に、この半絶縁性基板とはエッチングの性質が異なるエピタキシャル層を形成する工程と、このエピタキシャル層上にマイクロ波半導体素子を形成する工程と、このマイクロ波半導体素子に前記エピタキシャル層を挟んで対面する前記半絶縁性基板の領域を前記エピタキシャル層に対して選択的にエッチングすることにより、前記半絶縁性基板にバイアホールを形成する工程と、前記バイアホールに、前記エピタキシャル層に接触する金属膜を形成する工程とを具備したことを特徴とする。
【0010】
本発明のマイクロ波半導体装置の製造方法によれば、エピタキシャル層がエッチングに対するストッパーとなりマイクロ波半導体素子の損傷を防止することができる。
【0011】
【発明の実施の形態】
以下に、本発明に係るマイクロ波半導体装置の製造方法の実施の形態について、図1及び図2を参照して説明する。
【0012】
図1及び図2は、本発明の実施の形態として、PINダイオードを含むマイクロ波半導体装置の製造方法のそれぞれ第1段階及び第2段階を工程順に示した断面図である。
【0013】
先ず、図1(a)に示すように、半絶縁性基板2の上面に、半絶縁性基板2とエッチングの性質が異なるエピタキシャル層3を形成する。本実施の形態においては、半絶縁性基板2の材料は砒化ガリウム(GaAs)としている。また、エピタキシャル層3の材料はアルミニウムガリウム砒素(AlGaAs)とし、層の厚さは10μm程度としている。
【0014】
次に、図2(b)に示すように、エピタキシャル層3上に、更にN+層5a、I層6a、及びP+層7aを順次エピタキシャル成長により形成し積層する。本実施の形態においては、これらの層の厚さをそれぞれ、N+層5aが0.2μm、I層6aが2μm、P+層7aが0.2μm程度としている。
【0015】
更に、図2(c)に示すように、P+層7a上に、PINダイオードを形成する部位のみマスク11を施してウェットエッチングすることにより、図2(d)に示すように、半絶縁性基板2上に形成したエピタキシャル層3上に、P+層7、I層6、及びN+層5の3層構造のPINダイオード4を形成する。その後、マスク11を除去することにより、図2(e)に示すように、P+層7の上面を露出する。
【0016】
次に、図2(f)に示すように、半絶縁性基板2の下面のPINダイオード4直下の領域に開口したマスク12を形成し、半絶縁性基板2の下面側から反応性イオンエッチング(RIE)を行ない、マスク12開口部の半絶縁性基板2をテーパ状に除去する。
【0017】
この反応性イオンエッチングにおいては、例えばガス組成を四塩化シリコン(SiCl4)及び六フッ化硫黄(SF6)とし、圧力2〜5パスカルで3分程度エッチングすることにより、砒化ガリウム(GaAs)から成る半絶縁性基板2がアルミニウムガリウム砒素(AlGaAs)から成るエピタキシャル層3に対し選択的にエッチングされる。
【0018】
このため、エピタキシャル層3が反応性イオンエッチングのストッパー層となり、図2(g)に示すように、エピタキシャル層3は露出するものの、PINダイオード4のカソード側であるN+層5までエッチングを進行させない。従って、PINダイオード4にエッチングによる損傷を与えることなく、半絶縁性基板2の、PINダイオード4にエピタキシャル層3を挟んで対面する領域を選択的に除去している。この後、図2(h)に示すように、マスク12を除去する。
【0019】
次に、バイアホール8の周縁及びバイアホール8の内面からエピタキシャル層3の露出面にかけて、金属膜9を形成する。本実施の形態においては、金属膜9は金を蒸着することにより形成している。そして、図2(i)に示すように、PINダイオード4の直下の領域に、バイアホール8を形成することができる。
【0020】
以上説明したように、本発明の実施の形態のマイクロ波半導体装置の製造方法によれば、PINダイオード4の直下の領域にバイアホール8を形成するため半絶縁性基板2の下面から反応性イオンエッチングする際に、選択エッチングがなされて砒化ガリウム(GaAs)から成る半絶縁性基板2のみが除去され、アルミニウムガリウム砒素(AlGaAs)から成るエピタキシャル層3にはエッチングが進行しない。このため、エピタキシャル層3がストッパー層となって、PINダイオード4のN+層5をエッチングから保護することができる。
【0021】
しかも、このエピタキシャル層3は厚さが10μm程度と十分薄くN+層5との導通にはほとんど影響を与えないため、エピタキシャル層3を挟んで形成した金属膜9をPINダイオード4のカソード電極とすることができる。従って、PINダイオード4を損傷することなく、PINダイオード4の直下の領域にカソード電極としてのバイアホール8を形成することができる。
【0022】
また、バイアホール8はPINダイオード4の直下の領域に形成されているため、例えばPINダイオード4のカソード側と半絶縁性基板2の下面に設けられた電極との接続距離を短くすることができ、マイクロ波あるいはミリ波帯において、配線によるインダクタンスの影響等を最小限に留めることができる。
【0023】
【発明の効果】
本発明によれば、半絶縁性基板上に形成されたマイクロ波半導体素子に対面する半絶縁性基板の領域に、そのマイクロ波半導体素子を損傷することがなく、マイクロ波半導体素子をバイアホールに形成する金属膜と接続することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態におけるマイクロ波半導体装置の製造方法の第1段階の工程を示す断面図。
【図2】本発明の実施の形態におけるマイクロ波半導体装置の製造方法の第2段階の工程を示す断面図。
【図3】従来の製造方法によるマイクロ波半導体装置の構造の一例を示す断面図。
【図4】従来の製造方法によるマイクロ波半導体装置のエッチング工程後の構造の一例をモデル化した断面図。
【符号の説明】
1…マイクロ波半導体装置
2…半絶縁性基板
3…エピタキシャル層
4…PINダイオード
5、5a…N+層
6、6a…I層
7、7a…P+層
8…バイアホール
9…金蒸着層
11、12…マスク[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a microwave semiconductor device including a PIN diode and the like.
[0002]
[Prior art]
With the utilization of microwave and millimeter-wave bands, communication devices and the like using these bands include passive devices such as PIN diodes for microwave and millimeter-wave bands, active devices, monolithic integrated circuits, and transmission lines. Integrated microwave semiconductor devices have become widespread.
[0003]
Here, the PIN diode includes three layers in which an I layer which is a high resistivity region formed of an intrinsic semiconductor is disposed between a P-type semiconductor layer and an N-type semiconductor layer. This diode has extremely low series resistance at forward bias and extremely high series resistance at reverse bias, so it is used as a switching element with good on / off characteristics in the microwave / millimeter wave band, and as a microwave integrated circuit. Implemented with other microwave elements.
[0004]
FIG. 3 is a cross-sectional view illustrating an example of a method for manufacturing a conventional microwave semiconductor device including a PIN diode.
[0005]
In FIG. 3, a semi-insulating substrate 21 is, for example, gallium arsenide (GaAs). On this semi-insulating substrate 21, an N +
[0006]
[Problems to be solved by the invention]
However, in this method, when dry etching is performed from under the semi-insulating substrate 21 to form the via hole 25, the etching is stopped at the interface between the semi-insulating substrate 21 and the N +
[0007]
In order to avoid this problem, a method is conceivable in which the position of the via hole 25 is formed not in the area directly below the
[0008]
The present invention has been made in order to solve the above-described problems, and when forming a via hole in a region of a semi-insulating substrate facing a microwave semiconductor device formed on the semi-insulating substrate, It is an object of the present invention to provide a method for manufacturing a microwave semiconductor device which does not damage a microwave semiconductor element.
[0009]
[Means for Solving the Problems]
In order to achieve the above object, a method for manufacturing a microwave semiconductor device according to the present invention includes a step of forming an epitaxial layer having a different etching property from that of the semi-insulating substrate on the semi-insulating substrate; Forming a microwave semiconductor element thereon, and selectively etching a region of the semi-insulating substrate facing the microwave semiconductor element with the epitaxial layer interposed therebetween with respect to the epitaxial layer, A step of forming a via hole in the insulating substrate; and a step of forming a metal film in contact with the epitaxial layer in the via hole.
[0010]
According to the method of manufacturing a microwave semiconductor device of the present invention, the epitaxial layer serves as a stopper for etching and can prevent damage to the microwave semiconductor element.
[0011]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an embodiment of a method of manufacturing a microwave semiconductor device according to the present invention will be described with reference to FIGS.
[0012]
1 and 2 are cross-sectional views showing a first step and a second step of a method of manufacturing a microwave semiconductor device including a PIN diode, respectively, according to an embodiment of the present invention in the order of steps.
[0013]
First, as shown in FIG. 1A, an
[0014]
Next, as shown in FIG. 2B, an N + layer 5a, an I layer 6a, and a P + layer 7a are further formed on the
[0015]
Further, as shown in FIG. 2 (c), a mask 11 is applied only to a portion where a PIN diode is to be formed on the P + layer 7a and wet etching is performed, thereby obtaining a semi-insulating substrate as shown in FIG. 2 (d). A PIN diode 4 having a three-layer structure of a P +
[0016]
Next, as shown in FIG. 2 (f), a
[0017]
In this reactive ion etching, for example, a gas composition is silicon tetrachloride (SiCl 4 ) and sulfur hexafluoride (SF 6 ), and etching is performed at a pressure of 2 to 5 Pascal for about 3 minutes, thereby removing gallium arsenide (GaAs). The
[0018]
For this reason, the
[0019]
Next, a metal film 9 is formed from the periphery of the via hole 8 and the inner surface of the via hole 8 to the exposed surface of the
[0020]
As described above, according to the manufacturing method of the microwave semiconductor device of the embodiment of the present invention, the reactive ions are formed from the lower surface of the
[0021]
In addition, the thickness of the
[0022]
Further, since the via hole 8 is formed in a region immediately below the PIN diode 4, for example, the connection distance between the cathode side of the PIN diode 4 and an electrode provided on the lower surface of the
[0023]
【The invention's effect】
According to the present invention, a microwave semiconductor device is formed in a via hole without damaging the microwave semiconductor device in a region of the semi-insulating substrate facing the microwave semiconductor device formed on the semi-insulating substrate. It can be connected to a metal film to be formed.
[Brief description of the drawings]
FIG. 1 is a sectional view showing a first-step process of a method for manufacturing a microwave semiconductor device according to an embodiment of the present invention.
FIG. 2 is a sectional view showing a second step of the method of manufacturing the microwave semiconductor device according to the embodiment of the present invention.
FIG. 3 is a sectional view showing an example of the structure of a microwave semiconductor device according to a conventional manufacturing method.
FIG. 4 is a cross-sectional view modeling an example of the structure of a microwave semiconductor device after an etching step according to a conventional manufacturing method.
[Explanation of symbols]
DESCRIPTION OF
Claims (2)
このエピタキシャル層上にマイクロ波半導体素子を形成する工程と、
このマイクロ波半導体素子に前記エピタキシャル層を挟んで対面する前記半絶縁性基板の領域を前記エピタキシャル層に対して選択的にエッチングすることにより、前記半絶縁性基板にバイアホールを形成する工程と、
前記バイアホールに、前記エピタキシャル層に接触する金属膜を形成する工程とを具備したことを特徴とするマイクロ波半導体装置の製造方法。A step of forming an epitaxial layer having a different etching property from the semi-insulating substrate on the semi-insulating substrate;
Forming a microwave semiconductor device on the epitaxial layer;
Forming a via hole in the semi-insulating substrate by selectively etching a region of the semi-insulating substrate facing the microwave semiconductor element with the epitaxial layer interposed therebetween, with respect to the epitaxial layer;
Forming a metal film in contact with the epitaxial layer in the via hole.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002294440A JP2004134419A (en) | 2002-10-08 | 2002-10-08 | Method for manufacturing microwave semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002294440A JP2004134419A (en) | 2002-10-08 | 2002-10-08 | Method for manufacturing microwave semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004134419A true JP2004134419A (en) | 2004-04-30 |
Family
ID=32284976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002294440A Pending JP2004134419A (en) | 2002-10-08 | 2002-10-08 | Method for manufacturing microwave semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004134419A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101554822B1 (en) | 2014-04-18 | 2015-09-22 | 하이디스 테크놀로지 주식회사 | Pin diode for digital x-ray detector and method thereof |
-
2002
- 2002-10-08 JP JP2002294440A patent/JP2004134419A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101554822B1 (en) | 2014-04-18 | 2015-09-22 | 하이디스 테크놀로지 주식회사 | Pin diode for digital x-ray detector and method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10074588B2 (en) | Semiconductor devices with a thermally conductive layer and methods of their fabrication | |
US9252079B2 (en) | Substrate, method of fabricating the same, and application the same | |
US7812372B2 (en) | Semiconductor device having a support substrate partially having metal part extending across its thickness | |
US10566317B2 (en) | Light emitting device with small size and large density | |
JP2006339606A (en) | Semiconductor device and its manufacturing method | |
US11158575B2 (en) | Parasitic capacitance reduction in GaN-on-silicon devices | |
JP3344056B2 (en) | Gallium nitride based compound semiconductor light emitting device and method of manufacturing the same | |
JPH0640591B2 (en) | Monolithic semiconductor structure and its manufacturing method. | |
US11211331B2 (en) | Semiconductor structure having a via and methods of manufacturing the same | |
US7135411B2 (en) | Method for etching mesa isolation in antimony-based compound semiconductor structures | |
US6048777A (en) | Fabrication of high power semiconductor devices with respective heat sinks for integration with planar microstrip circuitry | |
TWI751687B (en) | Semiconductor structures having reduced thermally induced bow | |
JP2004134419A (en) | Method for manufacturing microwave semiconductor device | |
JP2006303393A (en) | Semiconductor device and manufacturing method thereof | |
JP3737274B2 (en) | Semiconductor device manufacturing method and etching method | |
TW202332051A (en) | Hemt and method of fabricating the same | |
JP3627705B2 (en) | Electrode formation method | |
JP3393797B2 (en) | Field effect transistor | |
KR100198425B1 (en) | Method of manufacturing heterojunction bipolar transistor | |
JP3133295B2 (en) | Method of manufacturing power semiconductor device having heat sink and integrated structure with planar microstrip circuit | |
JP3558797B2 (en) | Method for manufacturing semiconductor device | |
CN114883192A (en) | Monolithic heterogeneous integrated structure of silicon and III-V group device on insulating substrate and preparation method | |
JP2006073787A (en) | Semiconductor device and its manufacturing method | |
JP2006210633A (en) | Hetero-junction semiconductor device and its manufacturing method | |
CN116741787A (en) | Semiconductor device and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050415 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |