JP2004132805A

JP2004132805A - Inspection method, inspection device, program and recording medium

Info

Publication number: JP2004132805A
Application number: JP2002297029A
Authority: JP
Inventors: Naohisa Futsura; 府津羅　直久; Tadashi Kubodera; 久保寺　忠; Masaharu Hirota; 廣田　正晴; Yasuo Takatsu; 高津　泰夫
Original assignee: Zuken Inc
Current assignee: Zuken Inc
Priority date: 2002-10-10
Filing date: 2002-10-10
Publication date: 2004-04-30

Abstract

<P>PROBLEM TO BE SOLVED: To provide an inspection method, an inspection device, a program and a recording medium which are new and capable of functioning effectively. <P>SOLUTION: In this inspection method for inspecting a circuit function of a printed circuit board, a circuit is inspected in the actual operation state or in the state similar to the actual operation state of the printed circuit board which is an inspection object. The inspection of the printed circuit board which is the inspection object is performed by using a result of a line simulation and/or a circuit simulation of the printed circuit board which is the inspection object. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、検査方法、検査装置、プログラムおよび記録媒体に関し、さらに詳細には、プリント基板の回路機能を検査する際に用いて好適な検査方法、検査装置、プログラムおよび記録媒体に関する。
【０００２】
【発明の背景】
一般に、最近のプリント基板は高密度に設計されているものが多く、また、プリント基板に搭載される各種の部品自体の小型化も急激に進んでいるため、自動機でなければこうした各種の部品をプリント基板に搭載することができなくなってきている。
【０００３】
一方、プリント基板に搭載される部品の端子間のピッチも狭くなってきているため（具体的に一例をあげるならば、ＱＦＰではその端子間のピッチは、例えば、０．３ｍｍ以下である。）、はんだクリームを溶融する従来の接続技術は、はんだ自体の粒子径や印刷技術などの問題のためにすでに限界に達していることが指摘されている。
【０００４】
ところで、上記したような実装技術の進展に対し、一般に、プリント基板の製造工程においては、部品の有無やはんだ接続不良などのような組み立てに起因する回路の不良を検出するためインサーキットテスターが活用されている。
【０００５】
ここで、このインサーキットテスターは、検査プログラムの開発が簡単な反面、プリント基板の配線毎に狭ピッチ部品の全端子にテストプローブを配置する必要があるため、各端子と各テストプローブとの間の接触不良の問題が生じることを無視することができなかった。そして、こうした各端子と各テストプローブとの接触不良の傾向は、環境対応の一環として最近導入が進んでいるフラックスの無洗浄化によってさらに加速しているということが指摘されていた。
【０００６】
さらに、インサーキットテスターでは、部品や回路の不良までは検査することができないという問題点もあった。
【０００７】
一方、上記したようなインサーキットテスターが内在する種々の問題点を解決する手法として、従来より回路機能を確認することのできるファンクションテスターが用いられてきている。
【０００８】
ところで、上記したファンクションテスターとしては、個別のプリント基板に対応する小規模の専用治具から高機能なものまで、多種多様なものが開発されてきている。
【０００９】
しかしながら、こうした種々のファンクションテスターの共通の問題としては、検査プログラムの開発が難しいということが言われている。特に、最近のようにＭＰＵやＡＳＩＣの高機能化が進んでくると、検査プログラムの作成者がデバイスの機能を理解するだけで多くの日数を費やしてしまい、検査プログラムの開発に長時間を要するという問題点があった。
【００１０】
しかも、検査プログラム作成者のデバイスの機能の理解の程度によっては、検査プログラムにより実行される検査の品質に大きな影響を与えることも指摘されており、検査自体の信頼性を損なう恐れが生じているという大きな問題点があった。
【００１１】
また、ファンクションテスターを用いた検査においても、当該検査の際に検査対象のプリント基板（本明細書においては、「検査対象のプリント基板」を「被試験基板」と適宜に称する。）と同等の速度で動作させている訳ではないので、タイミング不良など高速回路ならでは発生する恐れのある不良に対応することができないという問題点もあった。
【００１２】
即ち、インサーキットテスターやファンクションテスターを用いた検査においては、上記したようにそれぞれ種々の問題点があるため、最近のプリント基板製造工程においては、まず、インサーキットテスターを用いた検査により組み立て不良を取り除いておき、組み立て不良のないプリント基板を実機に組み込んで動作試験を行うというような検査手法を採用するメーカーが増えてきている。
【００１３】
しかしながら、こうした検査手法によれば、実機における動作試験で不良になったプリント基板の修理をすることができないという新たな問題点があった。このため、不良在庫が山積みになっているメーカーも多いと言われ、プリント基板の検査にかかる開発納期の短縮や検査品質の向上は大きな課題となっている。
【００１４】
以上において詳述したように、プリント基板の検査手法については、およそ２０年前から殆ど変わっていないというのが実態であり、新規で有効に機能し得る検査手法の提案が切に要望されていた。
【００１５】
【発明が解決しようとする課題】
本発明は、上記したような従来からの強い要望に鑑みてなされたものであり、その目的とするところは、新規で有効に機能し得る検査方法、検査装置、プログラムおよび記録媒体を提供しようとするものである。
【００１６】
【課題を解決するための手段】
上記目的を達成するために、本発明による検査方法、検査装置、プログラムおよび記録媒体は、以下に説明するような手法に基づいてなされたものである。
【００１７】
即ち、本発明は、検査対象のプリント基板の実際の動作状態または当該動作状態に近い状態で当該検査対象のプリント基板を検査するようにしたものである。
【００１８】
また、本発明は、検査対象のプリント基板の信号波形に影響しない位置にプローブを配置するようにしたものである。
【００１９】
また、本発明は、検査対象のプリント基板の測定回路部の周波数特性を補償するようにしたものである。
【００２０】
従って、従来のインサーキットテスターやファンクションテスターを用いた検査手法では、検査対象のプリント基板の動作速度と同等の速度で検査することができなかったが、本発明では検査対象のプリント基板の実際の動作状態または当該動作状態に近い状態で当該検査対象のプリント基板を検査するので、当該検査対象のプリント基板の動作速度と同等の速度で検査することができるようになる。
【００２１】
さらに、本発明では、ソフトウエアとハードウエアとの協調設計に関しては、検査対象のプリント基板の配線上のどの位置にテストプローブがあるかを特定することによって、その位置の信号電圧波形に含まれる進行波や反射波電圧に基づいて、ドライブ側ＩＣの機能や負荷側ＩＣの動作状態ならびに配線の分岐状態などを検査することができるようにしたものである。
【００２２】
また、本発明は、検査対象のプリント基板の線路シミュレーションの結果および／または回路シミュレーションの結果を、当該検査対象のプリント基板の検査に活用するようにしたものである。
【００２３】
また、本発明は、配線にテストプローブを接続したときと接続しないときとの接続点における信号電圧の変化を考慮して、測定結果に補正をかけるようにしたものである。
【００２４】
従って、従来のインサーキットテスターやファンクションテスターを用いた検査手法では、検査プログラムの開発が困難であり、開発に時間を要するとともに検査品質に問題があったが、本発明では回路設計段階で使われる回路シミュレータの結果および／またはプリント基板設計段階で使われる伝送線路シミュレータの結果を部品実装後のプリント基板の機能検査に利用することにより、検査プログラムの開発効率、検査速度、検査精度の大幅な向上を図ることができるようになる。
【００２５】
また、本発明は、ドライブ側の信号電圧波形と負荷容量、配線の状態から負荷側の信号電圧波形を推測するようにしたものである。
【００２６】
従って、本発明によれば、検査にかかる開発期間短縮と検査品質の向上を同時に達成することができる。
【００２７】
即ち、本発明により、実動作状態の回路の信号についても、従来最も開発に時間がかかっていた回路機能を記述するという検査プログラムは必要なしに良否判定が可能となる。判定する電圧は、ドライバ側から進行する信号と負荷側から反射する信号とが何度も重畳した信号と考えられる。ここで、時間的な差を見ると、信号の最初の立ち上がりはドライバからの進行波によるものであり、ある時間を経過した信号波形は進行波と反射波が重なったものであって、ある時間とはテストプローブから負荷までの距離の２倍（プローブを通過し負荷に到達してからプローブに戻るまでの時間なので２倍となる。）を進む信号の伝播時間で求めることができる。例えば、負荷が複数に分岐していたとしても、各々の負荷までの距離がわかれば、同様に反射時間を算出することができる。この時間と進行波、反射波の合成波の振幅を求める式は様々な手法が知られているが、公知の伝送線路シミュレータで簡単に計算することができる。
【００２８】
例えば、負荷側がグラウンドまたは他の負荷とショートした場合を考えると、波形の立ち上がり時は、まだ負荷の影響は受けていないので正常品と同様に立ち上がる。信号が負荷に到達するとショートしているので反射係数は「−１」となって０Ｖの電圧が反射する。従って、この時間差での電圧振幅を見ることで負荷がショートしていることがわかる。同様に負荷がオープンになっている不良を考えると、立ち上がりはショートの場合と同様であり、負荷から戻ってくる反射波の電圧は進行波の約２倍に跳ね上がるはずである。以上で負荷側の不良モードを検出することができる。
【００２９】
また、ドライブ側の不良、例えば、ドライブＩＣの電流不足やダンピング抵抗の誤挿入等については、進行波の立ち上がり時間とそのときの電圧を見ることで対応することができる。例えば、ドライブ電流が不足していれば、立ち上がり時間が正常品より遅れるし、ダンピング抵抗の誤挿入も同様の現象となる。また、ドライブ側の端子がショートしていても、電圧は異常な波形となる。
【００３０】
また、被検査プリント基板（被試験基板）を自走させることにより、配線上の信号の立ち上がりをセンシングして検査をスタートさせ、時間経過と信号電圧との関係をモニターして正常品と比較して、問題なければ次の配線上の信号に移るというようにプログラムを組めば良い。従って、回路動作に合わせて検査プログラムを組む必要はないということになる。
【００３１】
そして、本発明のうち請求項１に記載の発明は、プリント基板の回路機能を検査する検査方法において、検査対象のプリント基板の実際の動作状態または当該実際の動作状態に近似した状態で回路を検査するようにしたものである。
【００３２】
また、本発明のうち請求項２に記載の発明は、本発明のうち請求項１に記載の発明において、上記検査対象のプリント基板の線路シミュレーションおよび／または回路シミュレーションの結果を用いて上記検査対象のプリント基板の検査を行うようにしたものである。
【００３３】
また、本発明のうち請求項３に記載の発明は、本発明のうち請求項１に記載の発明において、信号電圧の反射波を用いて上記検査対象のプリント基板の部品の動作と接続状態の検査を行うようにしたものである。
【００３４】
また、本発明のうち請求項４に記載の発明は、プリント基板の回路機能を検査する検査方法において、テストプローブ位置でのシミュレーション波形と実測波形とを記憶し、上記記憶したシミュレーション波形と実測波形とを比較し、該比較結果に応じて機能の良否を判定するようにしたものである。
【００３５】
また、本発明のうち請求項５に記載の発明は、プリント基板の回路機能を検査する検査方法において、信号電圧の反射波の状態に基づいて負荷側の不良モードを推測するようにしたものである。
【００３６】
また、本発明のうち請求項６に記載の発明は、本発明のうち請求項１に記載の発明において、上記検査対象のプリント基板の設計データを用いて、上記検査対象のプリント基板の信号波形に影響しない配線の位置にテストプローブを配置するようにしたものである。
【００３７】
また、本発明のうち請求項７に記載の発明は、本発明のうち請求項２または請求項６のいずれか１項に記載の発明において、上記検査対象のプリント基板上の配線にテストプローブを含む測定回路部を接続する際に、該接続前後の接続点における信号電圧の変化分に応じて測定結果を補正するようにしたものである。
【００３８】
また、本発明のうち請求項８に記載の発明は、本発明のうち請求項７に記載の発明において、テストプローブを含む測定回路部の周波数特性に応じて測定結果を補正するようにしたものである。
【００３９】
また、本発明のうち請求項９に記載の発明は、本発明のうち請求項３、請求項４、請求項５、請求項６、請求項７または請求項８のいずれか１項に記載の発明において、自動的に検査を行うようにしたものである。
【００４０】
また、本発明のうち請求項１０に記載の発明は、プリント基板の回路機能を検査する検査方法において、ＣＡＤのネット情報からドライバＩＣとテストプローブ間ならびにテストプローブと負荷間の距離を算出し、基板の層構成から線路の伝播遅延時間を求めるようにしたものである。
【００４１】
また、本発明のうち請求項１１に記載の発明は、プリント基板の回路機能を検査する検査方法において、検査対象のプリント基板の配線間にＩＣが存在する回路において、シミュレータを用いてＩＣの内部回路の伝播遅延を判定するようにしたものである。
【００４２】
また、本発明のうち請求項１２に記載の発明は、プリント基板の回路機能を検査する検査方法において、検査対象のプリント基板のバス配線中のテストプローブ位置に関し、ドライブ側とプローブの距離が一定でない場合でも、該距離をＣＡＤデータから算出し、配線による伝播遅延を補正するようにしたものである。
【００４３】
また、本発明のうち請求項１３に記載の発明は、プリント基板の回路機能を検査する検査装置において、検査対象のプリント基板の実際の動作状態または当該実際の動作状態に近似した状態で回路を検査する検査手段を有するようにしたものである。
【００４４】
また、本発明のうち請求項１４に記載の発明は、本発明のうち請求項１３に記載の発明において、上記検査手段は、上記検査対象のプリント基板の線路シミュレーションおよび／または回路シミュレーションの結果を用いて上記検査対象のプリント基板の検査を行うようにしたものである。
【００４５】
また、本発明のうち請求項１５に記載の発明は、本発明のうち請求項１３に記載の発明において、上記検査手段は、信号電圧の反射波を用いて上記検査対象のプリント基板の部品の動作と接続状態の検査を行うようにしたものである。
【００４６】
また、本発明のうち請求項１６に記載の発明は、プリント基板の回路機能を検査する検査装置において、テストプローブ位置でのシミュレーション波形と実測波形とを記憶する記憶手段と、上記記憶手段が記憶したシミュレーション波形と実測波形とを比較する比較手段と、上記比較手段の比較結果に応じて機能の良否を判定する判定手段とを有するようにしたものである。
【００４７】
また、本発明のうち請求項１７に記載の発明は、プリント基板の回路機能を検査する検査装置において、信号電圧の反射波の状態に基づいて負荷側の不良モードを推測する推測手段を有するようにしたものである。
【００４８】
また、本発明のうち請求項１８に記載の発明は、本発明のうち請求項１３に記載の発明において、上記検査対象のプリント基板の設計データを用いて、上記検査対象のプリント基板の信号波形に影響しない配線の位置にテストプローブを配置する配置手段を有するようにしたものである。
【００４９】
また、本発明のうち請求項１９に記載の発明は、本発明のうち請求項１４または請求項１８のいずれか１項に記載の発明において、上記検査対象のプリント基板上の配線にテストプローブを含む測定回路部を接続する際に、該接続前後の接続点における信号電圧の変化分に応じて測定結果を補正する補正手段を有するようにしたものである。
【００５０】
また、本発明のうち請求項２０に記載の発明は、本発明のうち請求項１９に記載の発明において、テストプローブを含む測定回路部の周波数特性に応じて測定結果を補正する第２の補正手段を有するようにしたものである。
【００５１】
また、本発明のうち請求項２１に記載の発明は、本発明のうち請求項１５、請求項１６、請求項１７、請求項１８、請求項１９または請求項２０のいずれか１項に記載の発明において、自動的に検査を行うようにしたものである。
【００５２】
また、本発明のうち請求項２２に記載の発明は、プリント基板の回路機能を検査する検査装置において、ＣＡＤのネット情報からドライバＩＣとテストプローブ間ならびにテストプローブと負荷間の距離を算出する算出手段と、基板の層構成から線路の伝播遅延時間を取得する取得手段とを有するようにしたものである。
【００５３】
また、本発明のうち請求項２３に記載の発明は、プリント基板の回路機能を検査する検査装置において、検査対象のプリント基板の配線間にＩＣが存在する回路において、シミュレータを用いてＩＣの内部回路の伝播遅延を判定する判定手段とを有するようにしたものである。
【００５４】
また、本発明のうち請求項２４に記載の発明は、プリント基板の回路機能を検査する検査装置において、検査対象のプリント基板のバス配線中のテストプローブ位置に関し、ドライブ側とプローブの距離が一定でない場合でも、該距離をＣＡＤデータから算出する算出手段と、配線による伝播遅延を補正する補正手段とを有するようにしたものである。
【００５５】
また、本発明のうち請求項２５に記載の発明は、本発明のうち請求項１乃至請求項１２のいずれか１項に記載の発明をコンピュータに実行させるためのプログラムである。
【００５６】
また、本発明のうち請求項２６に記載の発明は、本発明のうち請求項１３乃至請求項２４のいずれか１項に記載の発明としてコンピュータを機能させるためのプログラムである。
【００５７】
また、本発明のうち請求項２７に記載の発明は、本発明のうち請求項２５または請求項２６のいずれか１項に記載のプログラムを記録したコンピュータ読み取り可能な記録媒体である。
【００５８】
【発明の実施の形態】
以下、添付の図面を参照しながら、本発明による検査方法、検査装置、プログラムおよび記録媒体の実施の形態の一例について詳細に説明する。
【００５９】
まず、図１には、本発明による検査装置の概念構成説明図が示されており、本発明による検査装置は、マイクロコンピュータ１１により実現されるプリント基板の検査装置ソフトウェアシステム（以下、「プリント基板の検査装置ソフトウェアシステム」を「検査装置ソフトウェアシステム」と適宜に称する。）１０と、検査装置ソフトウェアシステム１０からの制御命令に基づいて動作するプリント基板の検査システムハードウェア部（以下、「プリント基板の検査システムハードウェア部」を「検査システムハードウェア部」と適宜に称する。）２０とを有して構成されている。
【００６０】
ここで、検査装置ソフトウェアシステム１０は、検査システムメイン制御部１２と、ユーザーインターフェース（ＵＩ）１３と、Ｉ／Ｏ制御部１４と、判定準備部１５と、波形判定部１６と、ＣＡＤ　Ｉ／Ｏ１７と、検査システムハードウェア部２０とのＩ／Ｏ１８と、プリント基板ＣＡＤ（プリント板ＣＡＤ）３０から得られた配置・配線情報４０を抽出して記憶する検査情報抽出部１９とを有している。
【００６１】
なお、検査装置ソフトウェアシステム１０により得られた不良情報５０は、プリント基板ＣＡＤ３０へ出力される。
【００６２】
また、検査システムハードウェア部２０は、検査装置ソフトウェアシステム１０とのＩ／Ｏ２１と、検査対象のプリント基板（被試験基板）２２を配置するテストピンボード２３と、テストピンボード２３とのＩ／ＯやＣＰＵ回路を備えた制御部２４とを有して構成されている。
【００６３】
以下、上記した本発明による検査装置について、さらに詳細に説明するものとする。
【００６４】
（１）第１の実施の形態について
上記した「発明の背景」の項において説明した従来の技術では、被試験基板２２の回路を実動作状態で検査していなかった。
【００６５】
即ち、被試験基板２２を検査するに際しては、回路の動作速度は実動作状態における速度よりも低速度に下げて検査するのが通例であった。なお、この動作速度の問題に関しては後述する。
【００６６】
ここで、回路を実動作状態で検査しないことに関係するものとして、信号の値に関する問題がある。即ち、検査対象の信号波形に含まれるリンギング等の信号ノイズは検査ミスの原因となるため、従来の技術においては、信号ノイズを除去するために検査回路にバッファなどを挿入し、検査回路に挿入したバッファなどを用いて信号ノイズを除去することが一般に行われている。
【００６７】
従って、従来の技術によれば、信号がＨｉｇｈ（１）またはＬｏｗ（０）のいずれかの状態であれば問題は無いのであるが、Ｈｉｇｈ（１）とＬｏｗ（０）との間の中間値を判別することができなかった。
【００６８】
このため、図２に示すように状態がＨｉｇｈ（１）とＬｏｗ（０）との配線間で短絡（ショート）不良が起こった場合には、本来ならば配線短絡不良に起因して、出力が図３（ａ）に示すようにＨｉｇｈ（１）とＬｏｗ（０）との中間的な信号値となるものであるが、検査回路に挿入したバッファなどによって強制的にＨｉｇｈ（１）（図３（ｂ）に示す状態）またはＬｏｗ（０）のどちらかの値に整形されてしまい、その中間的な値を検出することができなかった。
【００６９】
従って、従来の技術による検査手法では、上記したような配線の短絡不良は原理的に検出不可能であった。
【００７０】
しかしながら、本発明による検査手法は、実動作状態の回路の実信号をそのままで観測・分析する手法であるため、このような不良についても検出することが可能である。即ち、本発明による検査手法は、信号波形をそのまま、あるいは、ほぼそのまま扱うことができるため、中間値も判定することができる。
【００７１】
さらに、この本発明による検査手法は、ディジタル信号の検査だけではなく、アナログ信号の検査にも適用可能である。
【００７２】
（２）第２の実施の形態について
上記した第１の実施の形態の構成において、被試験基板２２の線路シミュレーション（伝送線路シミュレーション）や回路シミュレーションの結果を被試験基板２２の検査に活用するようにしてもよい。
【００７３】
即ち、回路シミュレーションではＬＳＩやディスクリート回路の論理と伝播遅延を検証することができ、伝送線路シミュレーションではドライバＩＣの出力インピーダンス、配線の特性インピーダンスおよび負荷容量（または抵抗）から、配線各部の信号電圧波形を検証することができる。
【００７４】
従って、これらの結果を検査プログラムに生かすことにより、検査プログラム作成者が個々のデバイス、回路まで掘り下げて理解したり、タイミングを作りこんだりする必要はなくなる。
【００７５】
（３）第３の実施の形態について
上記した「発明の背景」の項において説明した従来の技術、例えば、インサーキットテスターにおいては、回路を集中定数として扱うために、電気的ネット当たり２本以上のプローブが必要であった。即ち、インサーキットテスターでは、それぞれの検査対象ネット毎に２本以上のプローブが必要であり、プローブ数が多くなるという問題点があった。
【００７６】
しかしながら、本発明は、反射波を利用して回路を伝送線路として扱うようにしたため、電気的ネット当たり１本のプローブで測定可能である。
【００７７】
即ち、本発明によれば、反射波を利用するためプローブは電気的ネット毎に１本を用意すれば良い。
【００７８】
次に、本発明による検査方法が、信号波形の反射波を利用する原理を詳細に説明する。
【００７９】
（ａ）プローブで測定される信号波形は、伝搬遅延のため進行波と反射波とに時間の差が出る。ここで、進行波には配線上の負荷の影響が現れないので、この原理を用いてドライバ側の良・不良を検査することができる（例えば、負荷側ＩＣがＧＮＤとショートしていたとしても、進行波の電圧レベルは負荷側の不良には左右されないので、ドライブ側の不良を検査することができる。）。
【００８０】
そして、反射波は、負荷側の部品動作や接続状態により影響が現れるので、負荷側ＩＣの良・不良を検査することができる（例えば、負荷側の接続状態がオープンの場合には、反射波の立ち上がりが良品波形よりも鋭くなる。）。
【００８１】
また、反射波の戻ってくる時間（遅延時間）からは、配線上の不良の有無を判断することができる。
【００８２】
（ｂ）進行波と反射波とは、その時間差が大きくなればなるほど、測定精度は向上する。また、プローブは、信号波形に与える影響が少ない低インピーダンスな配線箇所にある方がよい（なお、プローブ位置に関する詳細な説明については後述する。）このことから、プローブはドライバ端寄りに設けられることが好ましい。
【００８３】
上記した原理を利用した被試験基板２２のオープン／ショートの判定手順を説明する。
【００８４】
即ち、例えば、被試験基板２２上で配線が断線している場合にレシーバ側から返ってくる反射波（この反射波の波形を、図４において「被試験基板の実測波形」として実線で示す。）は、シミューレションにより得た被試験基板２２上で配線が断線していない場合におけるレシーバ側から返ってくる基準波（この基準波の波形を、図４において「基準波形」として破線で示す。）から予測される伝搬時間より短くなるため（図４参照）、この反射波を利用すると配線のオープン不良を検出することができる。なお、配線のオープン不良とは、端子の浮きやツームストーン現象などによる配線の断線不良である。
【００８５】
また、半田ブリッジや半田ボールでＧＮＤ／電源ラインや他の信号線とショートしている信号波形（この信号波形を、図５において「被試験基板の実測波形」として実線で示す。）の場合は、その信号波形が、シミューレションにより得たＧＮＤ／電源ラインや他の信号線とショートしていない場合における基準波（この基準波の波形を、図５において「基準波形」として破線で示す。）から推測される電圧レベルまで到達しないため、これを利用して反射波からの不良検出を行うことが可能となる。
【００８６】
（４）第４の実施の形態について
本発明の特徴は、線路シミュレーションや回路シミュレーションの結果を検査に活用し、ドライブ側の信号波形と負荷容量および配線の状態から負荷側の信号波形を推測することができるようにした点にある。これにより、基板がなくても検査プログラムの開発を進めることができる。また、難しい回路構成の理解をしなくとも、検査プログラムの開発を簡単に行なうことができる。これらは、チャンピオンボードを作成する前段階や、設計の初期段階で検査準備を始める場合などに効果がある。
【００８７】
こうした本発明の特徴から、以下２点の作用効果が得られる。
【００８８】
（ａ）ＬＳＩや回路の複雑な動作仕様を理解せずとも検査プログラムを作ることができるため、開発工数の大幅な短縮が期待できる。
【００８９】
（ｂ）同様の理由で、検査プログラム開発者の熟練度に依存せずに一定品質のプログラム開発が可能となる。
【００９０】
本発明を実現するための具体的な手順としては、配線の信号を分布定数として扱い、ドライバＩＣからの進行波および負荷側ＩＣからの反射波の電圧（電流）を、実動作状態（またはそれに近い状態）で時間領域にて測定し保存する。
【００９１】
プリント基板の線路を信号が伝搬する速度は、以下に示す伝搬遅延と配線長との関係式に従う。
【００９２】
Ｔｄ＝（Ｌ×√ε）／ｃ　・・・　伝搬遅延と配線長との関係式
Ｔｄ：伝播遅延時間
Ｌ：距離
ε：比誘電率
ｃ：真空中の光の速度
真空中で電磁波の進む速度は３００，０００ｋｍ／ｓである。これに対し伝送線路に沿って進む電磁波の速度は、基板の比誘電率により必ず遅くなる。このため、配線の信号を分布定数として扱うことができる。
【００９３】
信号の測定範囲（時間）は、ドライバから信号が出力された時点からその信号が負荷側のＩＣに反射して測定点に戻ってくるまでの時間（＝配線の長さ×２×伝搬速度）である。
【００９４】
この実施の形態を、図６に示すようなドライバ（ＩＣ１）にダンピング抵抗（Ｒ１）を介して負荷側ＩＣ（ＩＣ２）が接続された長さｌの回路を使用して、さらに詳細に説明する。さらに、図７ならびに図８を用いて比較処理（比較手段）について説明する。
【００９５】
図７ならびに図８の各図には、測定された信号波形（ＤＵＴ［Ｖ］：図７および図８において実線で示す。）、シミュレーションによる基準波形（ＲＥＦ［Ｖ］：図７および図８において破線で示す。）、および両者の差分波形（ＤＵＴ［Ｖ］−ＲＥＦ［Ｖ］：図７および図８において一点鎖線で示す。）を示す。図７は終端がオープン、図８は終端がショートの波形を含む。
【００９６】
ここで、良否の判定は差分波形のピーク値で行う。良品の場合は、この差分波形が０となることが理想である。演算処理としては、微分や積分などを用いて、さらに精度を高めることができる。
【００９７】
なお、図９には、上記した比較処理の処理手順を示すフローチャートが示されている。
【００９８】
この図９に示す上記した比較処理の処理手順を説明すると、シミュレーションによる基準波形を波形基準データとして予め記憶しておき（ステップＳ９０２）、こうした予め記憶しておいた波形基準データの中から検査用の基準波形（図７および図８におけるＲＥＦ［Ｖ］である。）を取り出す（ステップＳ９０４）。
【００９９】
一方、被試験基板２２を測定し（ステップＳ９０６）、その実測結果を実機の測定の結果を示す信号波形として記憶しておき（ステップＳ９０８）、こうして記憶しておいた実機の測定の結果たる測定された信号波形（図７および図８におけるＤＵＴ［Ｖ］である。）を取り出す（ステップＳ９１０）。
【０１００】
そして、ステップＳ９０４で取り出したシミュレーションによる基準波形とステップＳ９１０で取り出した測定された信号波形とを比較（図７および図８におけるＤＵＴ［Ｖ］−ＲＥＦ［Ｖ］である。）して、その比較結果を得る（ステップＳ９１４）。
【０１０１】
その比較結果が所定の基準を満たすか否かに基づいて、良ネット（良品）であると判定したり（ステップＳ９１６）、あるいは、不良ネット（不良品）と判定する（ステップＳ９１８）。
【０１０２】
それから、ステップＳ９１６ならびにステップＳ９１８の判定結果を比較判定結果として記憶して（ステップＳ９２０）、この比較処理を終了する。
【０１０３】
従来の技術によれば、基準信号は実際に基板が完成してからではないと取得することができないものであって、基板が実際に無いと検査の基準信号波形を得ることができないという問題点があった。しかしながら、本発明によれば、実際に基板が無くても、基準信号はシミュレーションや補正手段により取得可能である。
【０１０４】
また、従来の技術によれば、ＬＳＩの動作スペックを理解した上で検査プログラムの開発を行っていたため、開発工数が大きかった。即ち、従来の技術によれば、動作の複雑なＬＳＩを含んだ基板の検査プログラムの開発には回路の理解が必要なため、開発工数が大きくならざるを得ないという問題点があった。しかしながら、本発明によれば、ＬＳＩの動作スペックではなく、実動作する回路の信号波形に着目した検査プログラムを開発すれば良く、その開発工数はＬＳＩの複雑度には左右されない。
【０１０５】
また、従来の技術によれば、ＬＳＩの動作スペックを理解して、開発者の力量の範囲で検査プログラムを開発していた。即ち、動作の複雑なＬＳＩを含んだ基板の検査プログラムの開発には、有効な検査プログラム開発に個人差が発生してしまうという問題点があった。しかしながら、本発明によれば、ＬＳＩの動作スペックではなく、実動作する回路の信号波形に着目した検査プログラムを開発すれば良く、その検査内容はＬＳＩの複雑度に左右されることはない。
【０１０６】
（５）第５の実施の形態について
上記した「発明の背景」における従来の技術は、インサーキットテスターなどを利用しても、部品や回路の不良までは検査することができないという問題点があった。また、製造後の実機検査などで不良品が見つかった場合も同様で、不良の原因を特定するためには熟練の経験者が１箇所ずつ手で検査しているような現状であり、実際のところ不良原因の特定をすることはできなかった。
【０１０７】
本発明では、信号電圧の反射波の状態から、負荷側の部品の動作や接続状態を検査することができるようにした。このため、熟練した経験者のノウハウが無くても安定した検査精度を得ることができる。以下に、こうした点について詳細に説明することとする。
【０１０８】
（５−１）配線上の不良を推測する処理の手順について、以下に説明することとする。
【０１０９】
図１０乃至図１３を参照しながら、反射波を利用した負荷側の不良モード（オープン、ショート、デバイスの不良など）を推測する手法を説明する。
【０１１０】
この実施の形態における説明のために、図１０に示すような、ドライバ（ＩＣ１）からダンピング抵抗（Ｒ１）を介してレシーバ（ＩＣ２）が接続された長さＬの回路を考える。
【０１１１】
良品ネットを図１０のテストプローブ位置で測定すると、図１１のｗａｖｅ．１（図１１において細実線で示す。）のような信号電圧が得られる。配線の途中に断線がある場合は、信号電圧は図１１のｗａｖｅ．２（図１１において太実線で示す。）のように得られる（なお、「配線長（Ｌ）＝１５０ｍｍ」、「伝搬速度＝０．１５ｍｍ／ｐｓ」とする。）。なお、図１２には、図１１の領域Ａ部分を拡大したグラフが示されている。
【０１１２】
検査対象ネットの反射波が戻ってくる時間（図１２において×で示すＡ点とＢ点との間の時間）は、約１．３３ｎｓである（良品ネットの場合は、「１５０×２／０．１５×１０^−３＝２（ｎｓ）」となる。よって、反射波は２ｎｓ後に測定される。）。
【０１１３】
伝搬遅延と長さとの関係より配線長を算出すると、「１．３３×１０^３×０．１５／２＝９９．７５」となり、約１００ｍｍと求められる。即ち、このネットはドライバ端からおよそ１００ｍｍ前後の位置で断線（図１３参照）をしていると推測することができる。
【０１１４】
（５−２）次に、デバイス不良を推測する処理の手順について説明することとする。
【０１１５】
図１４に示すようなネットについて、反射波を用いた不良モード推測の処理の手順について説明する。
【０１１６】
図１４に示すようなネットに不良がある場合、その不良箇所（図１４において×で示す。）により、測定される反射波の信号波形は異なる。そのため、反射波から信号波形の特徴点をつかむことで、パッケージのワイヤボンディング不良　（デバイス不良）か、半田付け部分の接触不良　（マウント／インサート不良）かを判定することができる。この点について、図１５を用いて詳細に説明する。
【０１１７】
まず、「遅延時間＝長さ×２×伝搬速度」であることを利用し、反射波が戻ってくる時間から配線長を算出する。算出される配線長は、配線の断線箇所の推測に利用する。例えば、算出した配線長の値が、図１５のａより小さい場合は、配線（パターン）の異常を推測することができる。算出結果がｂの場合には、デバイスの半田付けが不良であることを推測することができる。同様に、算出結果がｃであった場合には、配線の異常が検出されないので、デバイス不良やワイヤボンディングの不良であることを判定できる。なお、結果がｄの場合には、良品と判定する。
【０１１８】
（５−３）次に、デバイス特性の違いを診断する処理を行う。
【０１１９】
製造工程では、ロットごとに、例えば、メモリーなどのデバイスが変更になることがある。このため、その都度、デバイスの入力容量が変化し、タイミングの変化やノイズ量が増えるなどの問題が起こる。
【０１２０】
しかしながら、本発明を用いることにより、変更前と変更後とのデバイスの入力容量の差を（５−１）のような処理の手順でチェックすることができ、部品の変更が回路にどのような影響を与えているのかを検査することなどに応用することができる。
【０１２１】
（５−４）検査結果の表示に関する処理の説明
本発明を用いた検査の結果を表示するには、例えば、推測した不良箇所をＣＡＤシステムなどへバックアノテーションし、画面上に表示させるようにすればよい。ＣＡＤシステム上に不良箇所と不良内容を表示すれば、製造工程などの不備をすばやく特定する効果が得られる。
【０１２２】
なお、推測した不良箇所をＣＡＤシステム上に画面表示させる際に、不良の可能性を段階分けし、疑わしい箇所を段階毎に表示させるようにしてもよい。
【０１２３】
従来の技術によれば、熟練者による直感とカットアンドトライで配線不良を推測しており、配線不良の推測が困難であるという問題点があった。しかしながら、本発明によれば、反射波を観測分析して、故障診断すなわち不良モードや不良箇所を特定することが可能となる。
【０１２４】
また、従来の技術によれば、インサーキットテスターやファンクションテスターではデバイスの不良モードは検査することができないので、デバイスの不良モードの推測が困難であるという問題点があった。しかしながら、本発明によれば、反射波の観測分析から、不良箇所がデバイスなのか配線なのか判別することが可能となる。
【０１２５】
また、従来の技術によれば、ロット違いやコストダウンによる部品の変更などによるデバイス特性変化が、放射ノイズの増加などの不具合の原因となっており、この原因特定が困難であるという問題点があった。しかしながら、本発明によれば、測定した信号波形の立ち上がり／立ち下がりの傾きで、デバイスの入力容量の違いを判別することが可能となる。
【０１２６】
また、従来の技術によれば、発見した不良箇所の有効な表示方法がないという問題点があった。しかしながら、本発明によれば、ＣＡＤシステムなどに検査の結果をバックアノテーションするようにしたので、不良箇所を視覚的に確認することができる。
【０１２７】
（６）第６の実施の形態について
上記した「発明の背景」における従来の技術のインサーキットテスターやファンクションテスターでは、被試験基板２２と同等の動作速度で被試験板２２を検査することはできない。
【０１２８】
本発明によれば、被試験基板２２の信号波形に影響しない位置にプローブを配置するようにした。
【０１２９】
即ち、プローブ自体で１０ｐＦ程度の容量を持っており、この容量が被試験基板２２の負荷容量に追加されると、信号波形に大きな影響を与えてしまう。しかしながら、例えば、ドライバ側にプローブを立てれば、インピーダンスが低いので影響はほとんど出なくなる。
【０１３０】
従来技術では、テストプローブの位置を決めるに際して、例えば、プローブの物理的な干渉対策や、衝撃に弱い部品の破壊防止などは行なっていたが、信号波形への影響までは考慮していなかった。
【０１３１】
これに対して、本発明では、テストプローブ位置が測定に影響がないことを確認し、実際の動作状態（またはそれに近い状態）での検査を実現するようにした。
【０１３２】
ここで、テストプローブの接触による信号波形への影響については、以下のような例が考えられる。
【０１３３】
（例１）レシーブ側が高インピーダンスの場合
・通常、ドライブ側に近い（ドライバＩＣからテストプローブ位置までの配線長が短い）ほど、テストプローブ接触の影響度は少ない。
【０１３４】
・そこで、もしテストプローブ位置の候補が複数ある場合は、それぞれについてドライブ側からの配線長を求め、配線長が最小のテストプローブ位置を採用する方法がとれる。
【０１３５】
・ただし、レシーブ側に近いテストプローブ位置でも、測定に影響を及ぼさないことが確認できれば、その位置を採用してもかまわない。
【０１３６】
次に、図１６にレシーブ側が高インピーダンスの場合の例を示す。
【０１３７】
・ドライバＩＣ（ＩＣ１）がダンピング抵抗（Ｒ１）を介してレシーバＩＣ（ＩＣ２）と接続されている。
【０１３８】
・ＴＰ１、ＴＰ２、ＴＰ３はテストプローブ位置の候補であり、レイアウト上では部品端子や配線ビアなどである。
【０１３９】
・ｌ_１、ｌ_２は、レイアウト上の配線長を示す。
【０１４０】
この図１６に示す例では、ドライブ側からの配線長が最も短いテストプローブ位置候補はＴＰ１であるから、ＴＰ１をテストプローブ位置とすることが望ましい。
【０１４１】
（例２）レシーバ側が整合終端されている場合
・線路上のインピーダンスがどこでも同じであるので、テストプローブ位置による違いは基本的にないので、配線長による差異は気にしなくてよい。
【０１４２】
・ただし、レシーバ側との距離が短い場合、反射波が戻ってくるまでの時間差が少ないため、測定の精度が落ちる場合があるので、ドライバ側に近い位置にテストプローブを配置することが好ましい。
【０１４３】
次に、線路シミュレーションを使って信号波形に影響しない個所にテストプローブを配置する例を、図１７に示すフローチャートを参照しながら説明する。
【０１４４】
まず、レイアウトＣＡＤから電気的ネットのレイアウト情報を得る（ステップＳ１７０２）。具体的には、ドライバ、ダンピング抵抗、レシーバを含む一連の接続について、配線の情報（配線長、幅、層）、端子やビアの情報（位置、層、大きさ）などを得る。
【０１４５】
次に、電気的ネットについてテストプローブ位置の候補を抽出する（ステップＳ１７０４）。具体的には、まず、従来のインサーキットテスターと同様の手順で、物理的に針立てが可能な場所を抽出する。従来のインサーキットテスターでは、プローブの物理的な干渉対策や、衝撃に弱い部品の破壊防止などを配慮してテストプローブ位置を決めており、これに際してＣＡＤの活用も行なわれている。本発明を実施する場合も、まずこれらの制約チェックを行なっておいたほうが好ましい。なお、これらの制約チェックについては、ＣＡＤで行なっておいてもよい。
【０１４６】
もし、テストプローブ位置の候補が複数ある場合は、ドライバＩＣからの配線長が最小の候補を選択することが望ましい。
【０１４７】
次に、線路シミュレーションを使ってテストプローブ接触の影響度を調べる（ステップＳ１７０６）。具体的には、テストプローブ候補について、線路シミュレーションを使ってドライバから信号を与え、テストプローブがある状態とない状態それぞれの結果を比較し、影響度が許容値以下であれば、テストプローブ候補をテストプローブ位置として決定する。
【０１４８】
従来の技術によれば、プローブ位置を決定するに際して電気的特性の配慮は無くスペースが優先されていたため、測定波形に影響がある位置にプローブが付けられがちであるという問題点があった。しかしながら、本発明によれば、伝送線路シミュレータを利用して、測定波形に影響を与えない位置にプローブを配置することができる。
【０１４９】
（７）第７の実施の形態について
上記した「発明の背景」における従来の技術のファンクションテスターは、検査プログラムの開発が難しい。
【０１５０】
ここで、本発明では、配線上の接続点にテストプローブを接続したときと、当該接続点にテストプローブを接続しないときのとの当該接続点における信号電圧の変化を考慮して、測定結果に補正をかけるようにした。即ち、テストプローブを接続することによって電圧波形が変わってしまうのでは何を検査しているか分からなくなるので、伝送線路シミュレーションで事前にチェックしておき、デバッグ時に詳細を追い込むなどの仕組みを作ることにより、機能検査装置の開発をよりスムーズにできる．
図１８には第７の実施の形態の説明に用いる回路図が示されているが、この図１８に示す回路図は、被試験基板２２の測定ネットとテストプローブとの簡単な等価回路である。テストプローブは、何らかのＲ成分（図におけるＲ２）やＣ成分（図におけるＣ２）を持つため、その影響で測定波形は多少なりとも変化する。
【０１５１】
ここで、プローブによる電圧変化の影響を考慮した補正の例について、図１９乃至図２１を参照しながら説明する。
【０１５２】
図１９に示すような等価回路で表わせるプローブで測定した被試験基板２２の信号波形は、プローブのＲ成分の影響によって、その信号電圧が変化する（図２０参照）。なお、図２０においては、プローブが無い場合の波形を実線で示し、プローブがある場合の波形を破線で示している。
【０１５３】
そこで、線路シミュレータを利用してプローブ部分を含む測定回路の影響を考慮した信号波形を作成し、被試験基板の実測結果を推測する。以下に、図２１に示すフローチャートを参照しながらその手順を示す。
【０１５４】
まず、テストプローブを含む測定回路部の等価回路を求める（ステップＳ２１０２）。
【０１５５】
次に、線路シミュレータにステップＳ２１０２で求めた結果を与え、線路シミュレーションによって、テストプローブを使うことによる測定電圧の変化分を補正した基準波形、即ち、測定回路部の電圧変化の影響を考慮した波形（基準波形）を作成する（ステップＳ２１０４）。
【０１５６】
そして、上記のようにして求めたシミュレーション結果たる基準波形を記憶する（ステップＳ２１０６）。
【０１５７】
こうして記憶した基準波形を用いて、被試験基板２２の実測結果と比較することにより、基板上の実際の信号波形を推測することができる。
【０１５８】
従来の技術によれば、プローブを含む測定回路部の影響で、実測される波形は実際の伝送線路上の波形と異なるという問題点があった。しかしながら、本発明によれば、適正な位置にプローブを配置しかつその位置情報も加味した伝送線路シミュレーションを行うことにより、プローブを含む測定回路の影響による誤差を除去または配慮した判定を行うことが可能となる。
【０１５９】
（８）第８の実施の形態について
上記した「発明の背景」における従来の技術のインサーキットテスターやファンクションテスターでは、検査基板と同等の動作速度で検査を行うことができない。
【０１６０】
ここで、本発明では、測定回路部の周波数特性を補償することによって、周波数の高い成分を安定に判定することができるようにした。
【０１６１】
図２２には実施の形態の説明に用いる回路図が示されているが、この図２２に示す回路図は、被試験基板２２の測定ネットとテストプローブとの簡単な等価回路である。テストプローブは、何らかのＲ成分（図２２におけるＲ２）やＣ成分（図２２におけるＣ２）を持つため、その影響で測定波形は多少なりとも変化する。
【０１６２】
ここで、周波数特性による変化を考慮する補正の例について、図２３乃至図２５を参照しながら説明する。
【０１６３】
図２３に示すような等価回路で表わせるプローブで測定した被試験基板２２の信号波形は、プローブのＲＣ成分の影響がローパスフィルタの役割を果たし、信号波形の立ち上がりに変化を及ぼす（図２４参照）。
【０１６４】
なお、図２４においては、プローブが無い場合の波形を実線で示し、プローブがある場合の波形を破線で示している。
【０１６５】
こうした信号波形の立ち上がりの変化を考慮するため、線路シミュレータを利用して基準波形を補正した信号波形を作成し、被試験基板の信号波形を推測する処理の手順を図２５に示すフローチャートを参照しながら説明する。
【０１６６】
まず、テストプローブを含む測定回路部の等価回路（図２３参照）を求める（ステップＳ２５０２）。
【０１６７】
次に、線路シミュレータにステップＳ２５０２で求めた結果を与え、線路シミュレーションによって、テストプローブによる信号波形の周波数特性による変化を補正した基準波形、即ち、測定回路部の周波数特性を考慮した波形を作成する（ステップＳ２５０４）。
【０１６８】
こうして作成した基準波形を、シミュレーション結果として記憶しておく（ステップＳ２５０６）。
【０１６９】
従来の技術によれば、実動作スピード（高速）での検査ができないものであり、プローブを含む測定回路部の周波数特性による影響が測定信号に含まれてしまうという問題点があった。しかしながら、本発明によれば、適正な位置にプローブを配置しかつその位置情報も加味した伝送線路シミュレーションを行うことにより、プローブを含む測定回路の周波数特性の影響による誤差を除去または配慮した判定が可能となる。
【０１７０】
（９）第９の実施の形態について
図２６には、上記した処理をソフトウエアで自動的に行なうシステムのブロック構成図が示されている。このシステムは、メイン制御部２６０２と、ＣＡＤデータＩ／Ｏ部２６０４と、プローブ情報処理部２６０６と、測定データ判定部２６１０と、検査ハードウェアＩ／Ｏ部２６０８とを有して構成されている。以下、上記した各構成要素について、詳細に説明する。
【０１７１】
まず、メイン制御部２６０２は、ＣＡＤデータＩ／Ｏ部２６０４、プローブ情報処理部２６０６、測定データ判定部２６１０ならびに検査ハードウェアＩ／Ｏ部２６０８の動作手順を制御する。また、メイン制御部２６０２は、ユーザーの指示受付や検査結果の表示なども行なう。
【０１７２】
次に、ＣＡＤデータＩ／Ｏ部２６０４は、ＴＰ、テストプローブ、配線長などのＣＡＤデータを自動的に本システムに読込む処理を行う。また、ＣＡＤシステムに不良情報を表示させるために、ＣＡＤデータＩ／Ｏ部２６０４は不良情報をＣＡＤデータとして出力する。
【０１７３】
次に、プローブ情報処理部２６０６は、信号波形に影響しない位置にテストプローブを配置する。また、プローブ情報処理部２６０６は、テストプローブを含む測定回路による影響を考慮する。
【０１７４】
次に、検査ハードウエアＩ／Ｏ部２６０８は、検査ハードウエアを制御して、検査プローブの指定、検査開始の指示などを行なう。また、検査ハードウエアＩ／Ｏ部２６０８は、ハードウエアから測定データ読み込んで検査ソフトウエアに取り込む。
【０１７５】
さして、測定データ判定部２６１０は、測定データを検査判定する。
【０１７６】
次に、ソフトウエアにより処理を自動で行なう手順を、図２７に示すフローチャートを参照しながら説明する。
【０１７７】
はじめに、検査準備の処理を行う（ステップＳ２７０２乃至ステップＳ２７０６）。即ち、まず、検査ソフトウエアシステムを使って、検査の準備を行なう。
【０１７８】
具体的には、ＣＡＤデータＩ／Ｏ２６０４より、ＣＡＤデータを自動的に本システムに取り込む（ステップＳ２７０２）。つまり、ドライバＩＣと負荷間のレイアウト接続情報、基板の層構成情報、部品や配線の線路モデルなど、テストプローブを含む線路シミュレーションに必要なデータを取り込む。
【０１７９】
次に、プローブ情報処理部２６０６でテストプローブの位置を決定する（ステップＳ２７０４）。つまり、テストプローブ位置候補を抽出する。具体的には、テストプローブを含む測定回路の影響を考慮した線路シミュレーションを行ない、信号波形に影響がないことを確認して、テストプローブ位置を決定する。なお、テストプローブ位置情報は、検査冶具作成データとしても外部出力することができる。また、従来手法での物理的制約を満たす位置候補については、ＣＡＤ上で抽出しておくことが好ましい（なお、テストプローブ位置候補の抽出は、本システムで行なってもよい）。
【０１８０】
次に、線路シミュレーション波形で得られた波形を格納する（ステップＳ２７０６）。
【０１８１】
上記のようにして、検査準備の処理を終了すると、基板測定の処理を行う（ステップＳ２７０８乃至ステップＳ２７１０）。つまり、被試験基板を測定し、反射を利用して良否判定や故障診断を行なう。
【０１８２】
具体的には、検査ハードウエアＩ／Ｏ部２６０８でハードウエアに測定開始の指示を出し、検査ハードウエアから測定データを取り込む（ステップＳ２７０８）。
【０１８３】
次に、測定データ判定部２６１０で、取り込んだデータの検査判定を行なう（ステップＳ２７１０）。ここで、不良情報などの検査判定の結果は、ＣＡＤデータＩ／Ｏ部２６０４をとおしてＣＡＤ上に表示させることができる。
【０１８４】
なお、検査判定の例としては、良否判定、故障個所の不良モードや故障個所の診断がある。
【０１８５】
従来の技術によれば、検査や、特に、故障診断において熟練者による作業を必要とするケースが多々あるという問題点があった。しかしながら、本発明によれば、検査や故障診断の一連の処理を自動化できるようになる。
【０１８６】
（１０）第１０の実施の形態について
図２８に示す基板上のレイアウトの例で、テストプローブ位置の伝播遅延の求め方を説明する。図２８の内容は、以下の（ａ）〜（ｃ）の３項目の内容を示している。
【０１８７】
（ａ）ドライバＩＣ（ＩＣ１）がダンピング抵抗（Ｒ１）を介してレシーバＩＣ（ＩＣ２）と接続されている。
【０１８８】
（ｂ）ＴＰ１はテストプローブ位置で、実際のレイアウト上では部品端子や配線ビアなどである。
【０１８９】
（ｃ）ｌ_１はＩＣ１からＴＰ１までの配線長、ｌ_２はＴＰ１からＩＣ２までの配線長を示す。
【０１９０】
次に、伝播遅延と配線長との関係についてであるが、その関係は、一般に図２９で示す式で知られている。
【０１９１】
従って、図２８の例では、伝播遅延の計算式は次のようになる。
【０１９２】
ＩＣ１とＴＰ１間：Ｔｄ１＝ｌ_１＊√ε／ｃ
ＴＰ１とＩＣ２間：Ｔｄ２＝ｌ_２＊√ε／ｃ
これらをもとに、ＣＡＤの情報からテストプローブ位置での伝播遅延を求めるフローチャートを図３０に示す。
【０１９３】
即ち、ＣＡＤ情報からレイアウト上の配線長や物理的にテストプローブが置ける位置を抽出したり、線路シミュレーションなどを用いて伝播遅延を計算することは一般に行なわれている。しかしながら、実動作（またはそれに近い状態）でのプリント基板検査でこれらを活用することは従来行われていないものであり、本発明はこの点を要旨の一つとするものである。
【０１９４】
以下、図３０のフローチャートを参照しながら、テストプローブ位置の伝播遅延をソフトウエアで求める処理の一例について説明する。
【０１９５】
まず、レイアウトＣＡＤから電気的ネットのレイアウト情報と基板の層構成情報を得る（ステップＳ３００２）。ここで、電気的ネットのレイアウト情報とは、ドライバ、ダンピング抵抗、負荷の位置情報およびそれらを接続している配線の構成要素（幅や長さ）、ビアのレイアウト情報などである。また、基板の層構成情報は、層数、各層の種別（電源／ＧＮＤ／信号）、基板材質、厚みなどである。
【０１９６】
次に、テストプローブ位置とドライバＩＣや負荷との配線長を算出する（ステップＳ３００４）。図２８に示す例では、ＩＣ１とＴＰ１間の配線長ｌ_１と、ＴＰ１とＩＣ２間の配線長ｌ_２を求める。なお、配線の形状については、途中から分岐して複数の負荷がつながっている場合もあるが、同様にしてドライバや負荷とテストプローブ位置間の配線長を求めればよい。また、これらの配線長の算出はＣＡＤで行なっておいてから本システムに渡してもよい。
【０１９７】
次に、基板の層構成から線路の単位長さあたりの伝播遅延時間を求める（ステップＳ３００６）。具体的には、ステップＳ３００２で得られた基板の層構成情報、ステップＳ３００４で得られた配線長、および各配線が属する層の情報をもとに、線路シミュレーションなどを使って、テストプローブ位置での伝播遅延時間を求める。
【０１９８】
従来の技術によれば、ガーバー出力図などから読みとる手法のため、精度や手間に問題があり、伝搬遅延については何らの手段もなく、テストプローブの位置情報に基づく配線の伝搬遅延を求めるのが困難であるという問題点があった。しかしながら、本発明によれば、ＣＡＤデータの配線情報（長さ、幅、基板層構成）から算出した伝搬遅延時間を検査プログラムに利用することができる。
【０１９９】
（１１）第１１の実施の形態について
上記した「発明の背景」において説明した従来の検査技術では、配線間にＩＣが存在するような回路で、そのＩＣの内部遅延を正確に検査することはできていない。その理由は、検査工程でＩＣの内部遅延を求めてタイミングの検査を行なうには、複雑な回路構成を理解する必要があるためである。
【０２００】
本発明は、回路シミュレータを利用してＩＣの内部遅延を正確に算出するようにしたものであり、被試験基板２２のＩＣのタイミング検査が容易に可能になる。
【０２０１】
以下、図３１乃至図３２を参照しながら、タイミング不良検査の一例について詳細に説明する。具体的には、デバイスのタイミング不良を検査する処理の手順を説明する。
【０２０２】
図３１に図示した回路に示すＩＣ２は、チップセレクト信号を受けると、ｐｉｎ１〜ｐｉｎ３のそれぞれのピンからＩＣ３へデータ信号を出力するデバイスである。
【０２０３】
従来の技術では、このＩＣ２がデバイスの能力通りのタイミングで信号を出力しているかを検査する方法として、チップセレクトにテスト用の低速信号を入力し、ＩＣ２から出力される信号（こちらも同様にテスト用の低速信号）を検査している。しかしこの検査方法では、そのデバイスが実動作においても正常に動作しているかどうかについて検査できていない。
【０２０４】
また、検査に要する時間も、低速信号を利用するために絶対的に増加している。
【０２０５】
これに対し、本発明では、このようなデバイスのタイミング検査も実動作状態で行なえるため、検査精度の向上を図ることができ、検査速度も速くなるため、コスト的なメリットも得られる。以下に、その処理の手順を図３２のフローチャートを参照しながら詳細に説明する。
【０２０６】
はじめに、事前準備について説明する。事前準備としては、まず、回路シミュレータのシミュレーションモデルを記憶したデータベース（ステップＳ３２０２）から、シミュレーションモデルを取り込む（ステップＳ３２０４）。
【０２０７】
一方、伝播遅延、配線長などの基板情報を記憶したデータベース（ステップＳ３２０６）から、基板データを取り込む（ステップＳ３２０８）。
【０２０８】
そして、ステップＳ３２０４において取り込んだシミュレーションモデルとステップＳ３２０８において取り込んだ基板データとを用いて回路シミュレーションを実行し（ステップＳ３２１０）、ＩＣ２にチップセレクト信号が入力されるその立ち上がりのタイミングとその信号に対してＩＣ２のｐｉｎ１〜ｐｉｎ３から出力される信号の立ち上がりのタイミングとに基づいてＩＣの内部遅延を算出し、その算出結果を基準データとして記憶する（ステップＳ３２１２）。
【０２０９】
次に、被試験基板２２の実測データとして、被試験基板２２の検査時にプローブＡのチップセレクト信号の入力をサーチして記憶するとともに、プローブＢの出力信号の立ち上がりのタイミングを測定して記憶しておく（ステップＳ３２１４）。
【０２１０】
そして、ステップＳ３２１４において記憶したプローブＡの実測データを取り込み（ステップＳ３２１６）、また、、ステップＳ３２１４において記憶したプローブＢの実測データを取り込んで（ステップＳ３２１８）、これら両者を比較して遅延時間の算出を行う（ステップＳ３２２０）。
【０２１１】
次に、ステップＳ３２２０で算出した遅延時間とステップＳ３２１２に記憶した基準データとを比較する（ステップＳ３２２２）。この比較処理により、ＩＣ２が実動作状態でデバイスの能力通りの遅延時間で機能しているのかどうかを検査することができる。
【０２１２】
即ち、ステップＳ３２２２における比較結果が所定の基準を満たすか否かに基づいて比較結果の判定を行い（ステップＳ３２２４）、デバイスが良品であると判定したり（ステップＳ３２２６）、あるいは、デバイスが不良品であると判定する（ステップＳ３２２８）。
【０２１３】
それから、ステップＳ３２２６ならびにステップＳ３２２８の判定結果を比較判定結果として記憶して（ステップＳ３２３０）、この検査の処理を終了する。
【０２１４】
従来の技術によれば、ＩＣの内部回路の伝搬遅延を検査することができないという問題点があった。しかしながら、上記したように、本発明によれば、実動作状態の基板で、ＩＣの内部回路の伝搬遅延の検査を行なうことができるようになる。
【０２１５】
また、従来の技術によれば、ＩＣの内部回路の伝搬遅延を予測することができないため、測定のタイミングマージンを大きくしているので検査スピードを上げることができないという問題点があった。しかしながら、上記したように、本発明によれば、基板の実動作のスピードで高速に検査を行うことができる。
【０２１６】
（１２）第１２の実施の形態について
次に、図３３を参照しながら、バス配線中のテストプローブ位置に関する伝播遅延を補正する第１２の実施の形態について説明する。
【０２１７】
まず、図３３に示すレイアウト状況は、次のとおりである。即ち、ＩＣ１とＩＣ２がバス配線で結ばれており、各配線のドライバ側にダンピング抵抗がある。また、ダンピング抵抗とＩＣ２との間にテストプローブ位置を設けている。また、ＩＣ１の各ドライバ端子と各ダンピング抵抗の距離や各ダンピング抵抗とテストプローブ位置との距離は一様ではない。
【０２１８】
ここで、ＩＣ１の各端子から同じタイミングで出力された信号をＴＰ１〜ＴＰ３のそれぞれのプローブ位置で測定した場合の波形を線路シミュレーションで得て（図３４ならびに図３５）、それを基準信号とすれば、ドライバからプローブまでの伝播遅延時間がバス上の各ネットで異なっていても、その違いを補正して正確な判定ができる。
【０２１９】
なお、図３４ならびに図３５においては、ＴＰ１のテストプローブ位置で測定した場合の波形を実線で示し、ＴＰ２のテストプローブ位置で測定した場合の波形を破線で示し、ＴＰ３のテストプローブ位置で測定した場合の波形を一点鎖線で示している。また、図３５は、図３４の領域Ｂ部分を拡大して示したグラフである。
【０２２０】
このようにテストプローブまでの伝播遅延が一様でない場合でも、線路シミュレーションを利用してドライバから各テストプローブまでの信号の伝播遅延とレシーバの反射波の伝播遅延を求めておけば、精度よくバス配線のタイミング検査の基準信号を用意することができる。
【０２２１】
なお、ＣＡＤシステムから同じバス配線に属する電気的ネットを得る手法であるが、例えば、部品端子にバス属性を持たせれば、それをもとに同じバスに属するネットを得ることができる。
【０２２２】
従来の技術によれば、ドライバ端子からテストプローブ位置までの距離が一様でない場合、バス配線の正確なタイミング不良の検査を行うことができないという問題点があった。しかしながら、本発明によれば、バス配線でドライバからプローブ位置までの距離が異なっている場合でも、配線の伝搬遅延を線路シミュレータを利用して補正することで、精度よくタイミング不良を検査することができる。
【０２２３】
【発明の効果】
本発明は、以上説明したように構成されているので、新規で有効に機能し得るプリント基板の回路機能を検査する検査方法、検査装置、プログラムおよび記録媒体を提供することができるという優れた効果を奏する。
【図面の簡単な説明】
【図１】本発明による検査装置の概念構成説明図である。
【図２】第１の実施の形態を説明するための回路図である。
【図３】第１の実施の形態を説明するための波形図である。
【図４】第３の実施の形態説明するための波形図である。
【図５】第３の実施の形態説明するための波形図である。
【図６】第４の実施の形態を説明するための回路図である。
【図７】第４の実施の形態を説明するための波形図である。
【図８】第４の実施の形態を説明するための波形図である。
【図９】第４の実施の形態を説明するためのフローチャートである。
【図１０】第５の実施の形態を説明するための回路図である。
【図１１】第５の実施の形態を説明するための波形図である。
【図１２】第５の実施の形態を説明するための波形図である。
【図１３】第５の実施の形態を説明するための回路図である。
【図１４】第５の実施の形態を説明するための回路図である。
【図１５】第５の実施の形態を説明するための説明図である。
【図１６】第６の実施の形態を説明するための回路図である。
【図１７】第６の実施の形態を説明するためのフローチャートである。
【図１８】第７の実施の形態を説明するための回路図である。
【図１９】第７の実施の形態を説明するための等価回路図である。
【図２０】第７の実施の形態を説明するための波形図である。
【図２１】第７の実施の形態を説明するためのフローチャートである。
【図２２】第８の実施の形態を説明するための回路図である。
【図２３】第８の実施の形態を説明するための等価回路図である。
【図２４】第８の実施の形態を説明するための波形図である。
【図２５】第８の実施の形態を説明するためのフローチャートである。
【図２６】第９の実施の形態を説明するためのブロック構成図である。
【図２７】第９の実施の形態を説明するためのフローチャートである。
【図２８】第１０の実施の形態を説明するための基板上のレイアウト図である。
【図２９】伝播遅延と配線長との関係を示す計算式である。
【図３０】第１０の実施の形態を説明するためのフローチャートである。
【図３１】第１１の実施の形態を説明するための基板上のレイアウト図である。
【図３２】第１１の実施の形態を説明するためのフローチャートである。
【図３３】第１２の実施の形態を説明するための基板上のレイアウト図である。
【図３４】第１２の実施の形態を説明するための波形図である。
【図３５】第１２の実施の形態を説明するための波形図である。
【符号の説明】
１０　　　　　プリント基板の検査装置ソフトウェアシステム
１１　　　　　マイクロコンピュータ
１２　　　　　検査システムメイン制御部
１３　　　　　ユーザーインターフェース（ＵＩ）
１４　　　　　Ｉ／Ｏ制御部
１５　　　　　判定準備部
１６　　　　　波形判定部
１７　　　　　ＣＡＤ　Ｉ／Ｏ
１８　　　　　Ｉ／Ｏ
１９　　　　　検査情報抽出部
２０　　　　　プリント基板の検査システムハードウェア部
２１　　　　　Ｉ／Ｏ
２２　　　　　検査対象のプリント基板（被試験基板）
２３　　　　　テストピンボード
２４　　　　　制御部２４
３０　　　　　プリント基板ＣＡＤ（プリント板ＣＡＤ）
４０　　　　　配置・配線情報
５０　　　　　不良情報[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an inspection method, an inspection apparatus, a program, and a recording medium, and more particularly, to an inspection method, an inspection apparatus, a program, and a recording medium suitable for inspecting a circuit function of a printed circuit board.
[0002]
BACKGROUND OF THE INVENTION
In general, many recent printed circuit boards are designed with high density, and the various components mounted on the printed circuit board have been rapidly miniaturized. Cannot be mounted on a printed circuit board.
[0003]
On the other hand, the pitch between terminals of components mounted on a printed circuit board is also becoming narrower (specifically, in a QFP, the pitch between terminals is, for example, 0.3 mm or less). It has been pointed out that the conventional connection technology for melting the solder cream has already reached its limit due to problems such as the particle size of the solder itself and printing technology.
[0004]
By the way, in response to the development of mounting technology as described above, in-circuit testers are generally used in the printed circuit board manufacturing process to detect circuit failures due to assembly, such as the presence or absence of components and solder connection failures. Have been.
[0005]
In this in-circuit tester, although the development of an inspection program is easy, it is necessary to arrange test probes on all terminals of a narrow-pitch component for each wiring of a printed circuit board. The problem of poor contact cannot be ignored. It has been pointed out that the tendency of the poor contact between each terminal and each test probe is further accelerated by the use of no flux cleaning which has recently been introduced as a part of environmental measures.
[0006]
Further, the in-circuit tester has a problem that it is not possible to inspect components and circuits for defects.
[0007]
On the other hand, as a method for solving various problems inherent in the in-circuit tester as described above, a function tester capable of confirming a circuit function has been conventionally used.
[0008]
By the way, as the above-mentioned function tester, various types have been developed, from small-scale dedicated jigs corresponding to individual printed circuit boards to high-performance ones.
[0009]
However, as a common problem of these various function testers, it is said that it is difficult to develop an inspection program. In particular, as MPUs and ASICs become more sophisticated recently, the creator of the inspection program spends many days just understanding the functions of the devices, and it takes a long time to develop the inspection program. There was a problem.
[0010]
Moreover, it has been pointed out that depending on the degree of understanding of the function of the device by the inspection program creator, the quality of the inspection performed by the inspection program is greatly affected, and the reliability of the inspection itself may be impaired. There was a big problem.
[0011]
Also, in an inspection using a function tester, a printed circuit board to be inspected at the time of the inspection (in this specification, the “printed circuit board to be inspected” is appropriately referred to as a “substrate under test”). Since the operation is not performed at a high speed, there is a problem that it is not possible to cope with a defect that may occur only in a high-speed circuit such as a timing defect.
[0012]
That is, in the inspection using the in-circuit tester and the function tester, there are various problems as described above, respectively. Increasingly, manufacturers are adopting an inspection method in which a printed circuit board having no defective assembly is incorporated into an actual machine and an operation test is performed.
[0013]
However, according to such an inspection method, there is a new problem that a printed circuit board that has become defective in an operation test on an actual machine cannot be repaired. For this reason, it is said that many manufacturers have a large stock of defective stocks, and shortening the development delivery time and improving the inspection quality for printed circuit board inspection have become major issues.
[0014]
As described in detail above, the inspection method of printed circuit boards has hardly changed since about 20 years ago, and a proposal for an inspection method that can function effectively and new has been urgently desired. .
[0015]
[Problems to be solved by the invention]
The present invention has been made in view of the above-described strong demands in the past, and an object of the present invention is to provide an inspection method, an inspection device, a program, and a recording medium that can be newly and effectively function. Is what you do.
[0016]
[Means for Solving the Problems]
In order to achieve the above object, an inspection method, an inspection apparatus, a program, and a recording medium according to the present invention have been made based on a method described below.
[0017]
That is, the present invention is to inspect the printed circuit board to be inspected in an actual operation state of the printed circuit board to be inspected or in a state close to the operation state.
[0018]
Further, in the present invention, the probe is arranged at a position which does not affect the signal waveform of the printed circuit board to be inspected.
[0019]
According to the present invention, the frequency characteristics of the measurement circuit section of the printed circuit board to be inspected are compensated.
[0020]
Therefore, the inspection method using the conventional in-circuit tester or function tester cannot perform inspection at the same speed as the operation speed of the inspection target printed circuit board. Since the printed circuit board to be inspected is inspected in the operating state or a state close to the operating state, the inspection can be performed at a speed equivalent to the operation speed of the printed circuit board to be inspected.
[0021]
Furthermore, in the present invention, the cooperative design between software and hardware is included in the signal voltage waveform at that position by specifying where the test probe is located on the wiring of the printed circuit board to be inspected. The function of the drive-side IC, the operation state of the load-side IC, the branching state of the wiring, and the like can be inspected based on the traveling wave and the reflected wave voltage.
[0022]
According to the present invention, a result of a line simulation and / or a result of a circuit simulation of a printed circuit board to be inspected is used for inspection of the printed circuit board to be inspected.
[0023]
Further, in the present invention, a measurement result is corrected in consideration of a change in signal voltage at a connection point when a test probe is connected to a wiring and when the test probe is not connected.
[0024]
Therefore, in the inspection method using the conventional in-circuit tester or function tester, it is difficult to develop an inspection program, which takes time for development and has a problem in inspection quality. However, in the present invention, it is used in a circuit design stage. By using the results of the circuit simulator and / or the results of the transmission line simulator used in the printed circuit board design stage for the functional inspection of the printed circuit board after component mounting, the efficiency of inspection program development, inspection speed, and inspection accuracy are greatly improved. Can be achieved.
[0025]
In the present invention, the signal voltage waveform on the load side is estimated from the signal voltage waveform on the drive side, the load capacitance, and the state of the wiring.
[0026]
Therefore, according to the present invention, it is possible to simultaneously reduce the development period for inspection and improve the inspection quality.
[0027]
That is, according to the present invention, it is possible to judge pass / fail of a signal of a circuit in an actual operation state without the need for a test program for describing a circuit function which has conventionally taken the most time to develop. The voltage to be determined is considered to be a signal in which a signal traveling from the driver side and a signal reflected from the load side are superimposed many times. Here, looking at the time difference, the first rise of the signal is due to the traveling wave from the driver, and the signal waveform after a certain time is the overlap between the traveling wave and the reflected wave, and Can be determined by the propagation time of a signal traveling twice as long as the distance from the test probe to the load (it is twice as long as it passes through the probe and reaches the load and returns to the probe). For example, even if the load is branched into a plurality of loads, the reflection time can be calculated similarly if the distance to each load is known. Various methods are known for calculating the amplitude of the combined wave of the time, the traveling wave, and the reflected wave, but can be easily calculated by a known transmission line simulator.
[0028]
For example, when the load side is short-circuited to the ground or another load, when the waveform rises, the waveform rises in the same manner as a normal product because the load has not yet been affected. When the signal reaches the load, the signal is short-circuited, so that the reflection coefficient becomes “−1” and a voltage of 0 V is reflected. Therefore, by looking at the voltage amplitude at this time difference, it can be seen that the load is short-circuited. Similarly, considering a failure in which the load is open, the rise is the same as in the case of a short circuit, and the voltage of the reflected wave returning from the load should jump up to about twice the traveling wave. Thus, the failure mode on the load side can be detected.
[0029]
In addition, a defect on the drive side, for example, a shortage of current in the drive IC or an erroneous insertion of a damping resistor can be dealt with by checking the rising time of the traveling wave and the voltage at that time. For example, if the drive current is insufficient, the rise time is later than that of a normal product, and the erroneous insertion of a damping resistor causes the same phenomenon. Further, even if the terminal on the drive side is short-circuited, the voltage has an abnormal waveform.
[0030]
In addition, the printed circuit board to be inspected (substrate under test) is self-propelled to start the inspection by sensing the rise of the signal on the wiring, and monitor the relationship between the passage of time and the signal voltage to compare with the normal product. Then, if there is no problem, a program may be formed so as to move to the next signal on the wiring. Therefore, it is not necessary to compose an inspection program in accordance with the circuit operation.
[0031]
According to a first aspect of the present invention, in an inspection method for inspecting a circuit function of a printed circuit board, the circuit is operated in an actual operation state of the inspection target printed circuit board or in a state approximate to the actual operation state. It is intended to be inspected.
[0032]
The invention according to claim 2 of the present invention is the invention according to claim 1 of the present invention, wherein the inspection target is obtained by using a result of a line simulation and / or a circuit simulation of the inspection target printed circuit board. Inspection of the printed circuit board is performed.
[0033]
According to a third aspect of the present invention, in the first aspect of the present invention, the operation and the connection state of the components of the printed circuit board to be inspected are determined by using the reflected wave of the signal voltage. Inspection is performed.
[0034]
According to a fourth aspect of the present invention, in the inspection method for inspecting a circuit function of a printed circuit board, a simulation waveform and an actually measured waveform at a test probe position are stored, and the stored simulation waveform and the actually measured waveform are stored. Are compared, and the quality of the function is determined based on the comparison result.
[0035]
According to a fifth aspect of the present invention, in the inspection method for inspecting a circuit function of a printed circuit board, a failure mode on a load side is estimated based on a state of a reflected wave of a signal voltage. is there.
[0036]
According to a sixth aspect of the present invention, in the first aspect of the present invention, a signal waveform of the inspection target printed circuit board is obtained by using design data of the inspection target printed circuit board. The test probe is arranged at the position of the wiring which does not affect the test.
[0037]
The invention according to claim 7 of the present invention is the invention according to any one of claims 2 and 6 of the present invention, wherein a test probe is attached to the wiring on the printed circuit board to be inspected. When connecting the measurement circuit units, the measurement result is corrected according to the change in the signal voltage at the connection points before and after the connection.
[0038]
According to an eighth aspect of the present invention, in accordance with the seventh aspect of the present invention, the measurement result is corrected in accordance with the frequency characteristics of the measurement circuit section including the test probe. It is.
[0039]
The invention described in claim 9 of the present invention is the invention described in any one of claim 3, claim 4, claim 5, claim 6, claim 7, and claim 8 of the present invention. In the invention, the inspection is automatically performed.
[0040]
According to a tenth aspect of the present invention, in the inspection method for inspecting a circuit function of a printed circuit board, a distance between a driver IC and a test probe and a distance between a test probe and a load are calculated from net information of CAD. The propagation delay time of the line is determined from the layer configuration of the substrate.
[0041]
According to an eleventh aspect of the present invention, in the inspection method for inspecting a circuit function of a printed circuit board, a circuit in which the IC exists between the wirings of the printed circuit board to be inspected is provided by using a simulator. This is to determine the propagation delay of the circuit.
[0042]
According to a twelfth aspect of the present invention, in the inspection method for inspecting a circuit function of a printed circuit board, a distance between the drive side and the probe is fixed with respect to a test probe position in a bus wiring of the printed circuit board to be inspected. Even if it is not the case, the distance is calculated from the CAD data, and the propagation delay due to the wiring is corrected.
[0043]
According to a thirteenth aspect of the present invention, in an inspection apparatus for inspecting a circuit function of a printed circuit board, the circuit is operated in an actual operation state of the inspection target printed circuit board or in a state approximate to the actual operation state. An inspection means for inspecting is provided.
[0044]
According to a fourteenth aspect of the present invention, in accordance with the thirteenth aspect of the present invention, the inspection means includes a circuit simulation and / or a circuit simulation of the printed circuit board to be inspected. The inspection is performed on the printed circuit board to be inspected.
[0045]
According to a fifteenth aspect of the present invention, in accordance with the thirteenth aspect of the present invention, the inspecting means uses a reflected wave of a signal voltage to detect a component of the printed circuit board to be inspected. The operation and the connection state are inspected.
[0046]
According to a sixteenth aspect of the present invention, in the inspection apparatus for inspecting a circuit function of a printed circuit board, a storage unit that stores a simulation waveform and an actually measured waveform at a test probe position, and the storage unit stores the simulation waveform and the actually measured waveform. A comparison means for comparing the simulated waveform with the actually measured waveform, and a judgment means for judging the quality of the function according to the comparison result of the comparison means.
[0047]
According to a seventeenth aspect of the present invention, there is provided an inspection apparatus for inspecting a circuit function of a printed circuit board, comprising an estimating means for estimating a failure mode on a load side based on a state of a reflected wave of a signal voltage. It was made.
[0048]
According to an eighteenth aspect of the present invention, in accordance with the thirteenth aspect of the present invention, a signal waveform of the inspection target printed circuit board is obtained by using design data of the inspection target printed circuit board. And an arrangement means for arranging the test probe at a position of the wiring which does not affect the operation.
[0049]
According to a nineteenth aspect of the present invention, in the invention according to any one of the fourteenth and eighteenth aspects of the present invention, a test probe is attached to the wiring on the printed circuit board to be inspected. When connecting the measuring circuit units including the measuring circuit unit, there is provided a correcting means for correcting a measurement result according to a change in signal voltage at a connection point before and after the connection.
[0050]
According to a twentieth aspect of the present invention, in accordance with the nineteenth aspect of the present invention, the second correction for correcting a measurement result according to a frequency characteristic of a measurement circuit section including a test probe is provided. It has a means.
[0051]
The invention described in claim 21 of the present invention is the invention described in any one of claims 15, 16, 16, 17, 18, 19, and 20 of the present invention. In the invention, the inspection is automatically performed.
[0052]
According to a twenty-second aspect of the present invention, in the inspection apparatus for inspecting a circuit function of a printed circuit board, a distance between a driver IC and a test probe and a distance between a test probe and a load are calculated from CAD net information. Means and an acquisition means for acquiring the propagation delay time of the line from the layer configuration of the substrate.
[0053]
According to a twenty-third aspect of the present invention, in an inspection apparatus for inspecting a circuit function of a printed circuit board, a circuit in which the IC exists between the wirings of the printed circuit board to be inspected is provided by using a simulator. Determining means for determining the propagation delay of the circuit.
[0054]
According to a twenty-fourth aspect of the present invention, in the inspection apparatus for inspecting a circuit function of a printed circuit board, a distance between the drive side and the probe is fixed with respect to a test probe position in a bus wiring of the printed circuit board to be inspected. Even if it is not the case, there is provided a calculating means for calculating the distance from the CAD data and a correcting means for correcting the propagation delay due to the wiring.
[0055]
The invention described in claim 25 of the present invention is a program for causing a computer to execute the invention described in any one of claims 1 to 12 of the present invention.
[0056]
The invention according to claim 26 of the present invention is a program for causing a computer to function as the invention according to any one of claims 13 to 24 of the present invention.
[0057]
The invention according to claim 27 of the present invention is a computer-readable recording medium storing the program according to any one of claims 25 and 26 of the present invention.
[0058]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an example of an embodiment of an inspection method, an inspection device, a program, and a recording medium according to the present invention will be described in detail with reference to the accompanying drawings.
[0059]
First, FIG. 1 shows a conceptual configuration explanatory view of an inspection apparatus according to the present invention. The inspection apparatus according to the present invention is a printed circuit board inspection apparatus software system (hereinafter referred to as “printed board”) realized by a microcomputer 11. The inspection apparatus software system is referred to as “inspection apparatus software system” as appropriate.) 10 and an inspection system hardware section of a printed circuit board that operates based on a control command from the inspection apparatus software system 10 (hereinafter, “printed circuit board software system”). The inspection system hardware section is referred to as an “inspection system hardware section” as appropriate.) 20.
[0060]
Here, the inspection apparatus software system 10 includes an inspection system main control unit 12, a user interface (UI) 13, an I / O control unit 14, a determination preparation unit 15, a waveform determination unit 16, a CAD I / O 17, and the like. And an I / O 18 with the inspection system hardware unit 20, and an inspection information extraction unit 19 that extracts and stores the arrangement / wiring information 40 obtained from the printed circuit board CAD (printed board CAD) 30. .
[0061]
The defect information 50 obtained by the inspection apparatus software system 10 is output to the printed circuit board CAD 30.
[0062]
In addition, the inspection system hardware unit 20 includes an I / O 21 with the inspection device software system 10, a test pin board 23 on which a printed circuit board (substrate under test) 22 to be inspected is arranged, and an I / O 21 with the test pin board 23. O and a control unit 24 having a CPU circuit.
[0063]
Hereinafter, the inspection device according to the present invention will be described in more detail.
[0064]
(1) About the first embodiment
In the conventional technique described in the above-mentioned “Background of the Invention”, the circuit of the board under test 22 is not inspected in the actual operation state.
[0065]
That is, when inspecting the substrate under test 22, it is customary to inspect the circuit at a lower operating speed than that in the actual operation state. The problem of the operation speed will be described later.
[0066]
Here, there is a problem related to the value of a signal related to not inspecting the circuit in an actual operation state. That is, since signal noise such as ringing included in a signal waveform to be inspected causes an inspection error, in the related art, a buffer or the like is inserted into the inspection circuit to remove the signal noise, and is inserted into the inspection circuit. It is common practice to remove signal noise using a buffer or the like that has been used.
[0067]
Therefore, according to the conventional technique, there is no problem if the signal is in either High (1) or Low (0) state, but the intermediate value between High (1) and Low (0) Could not be determined.
[0068]
For this reason, as shown in FIG. 2, when a short-circuit (short-circuit) failure occurs between the wirings of High (1) and Low (0), the output is originally due to the wiring short-circuit failure. As shown in FIG. 3A, the signal value is an intermediate signal value between High (1) and Low (0). However, High (1) (FIG. (State shown in (b)) or Low (0), and an intermediate value could not be detected.
[0069]
Therefore, in the inspection method according to the conventional technique, the above-described short-circuit failure of the wiring cannot be detected in principle.
[0070]
However, since the inspection method according to the present invention is a method of observing and analyzing the actual signal of the circuit in the actual operation state as it is, it is possible to detect such a defect. That is, since the inspection method according to the present invention can handle the signal waveform as it is or almost as it is, it can also determine the intermediate value.
[0071]
Further, the inspection method according to the present invention is applicable not only to inspection of digital signals but also to inspection of analog signals.
[0072]
(2) About the second embodiment
In the configuration of the first embodiment described above, the result of the line simulation (transmission line simulation) or the circuit simulation of the board under test 22 may be used for the inspection of the board under test 22.
[0073]
That is, the circuit simulation can verify the logic and propagation delay of an LSI or a discrete circuit, and the transmission line simulation determines the signal voltage waveform of each part of the wiring from the output impedance of the driver IC, the characteristic impedance of the wiring, and the load capacitance (or resistance). Can be verified.
[0074]
Therefore, by utilizing these results in the inspection program, it is not necessary for the inspection program creator to dig into and understand individual devices and circuits and to create timings.
[0075]
(3) Third embodiment
In the conventional technology described in the above-mentioned "Background of the Invention", for example, in an in-circuit tester, two or more probes are required per electrical net in order to treat a circuit as a lumped constant. That is, in the in-circuit tester, two or more probes are required for each inspection target net, and there is a problem that the number of probes increases.
[0076]
However, in the present invention, the circuit is treated as a transmission line by using the reflected wave, so that the measurement can be performed with one probe per electrical net.
[0077]
That is, according to the present invention, one probe may be prepared for each electric net in order to use the reflected wave.
[0078]
Next, the principle that the inspection method according to the present invention uses the reflected wave of the signal waveform will be described in detail.
[0079]
(A) The signal waveform measured by the probe has a time difference between the traveling wave and the reflected wave due to propagation delay. Here, since the influence of the load on the wiring does not appear on the traveling wave, it is possible to inspect the driver for good / bad using this principle (for example, even if the load-side IC is short-circuited to GND). Since the voltage level of the traveling wave does not depend on the load side defect, the drive side defect can be inspected.)
[0080]
Since the reflected wave is affected by the operation of the components on the load side and the connection state, it is possible to inspect whether the load side IC is good or defective (for example, if the connection state on the load side is open, the reflected wave Rises sharper than a good waveform.)
[0081]
Also, from the time (delay time) when the reflected wave returns, it is possible to determine whether there is a defect on the wiring.
[0082]
(B) The greater the time difference between the traveling wave and the reflected wave, the better the measurement accuracy. Further, it is preferable that the probe is located at a low-impedance wiring portion that has little effect on the signal waveform (a detailed description of the probe position will be described later). Therefore, the probe is provided near the driver end. Is preferred.
[0083]
A procedure for determining whether the substrate under test 22 is open or short using the above-described principle will be described.
[0084]
That is, for example, a reflected wave returned from the receiver side when the wiring is broken on the board under test 22 (the waveform of this reflected wave is shown by a solid line as “measured waveform of the board under test” in FIG. 4. ) Is a reference wave returned from the receiver side when the wiring is not broken on the substrate under test 22 obtained by the simulation (the waveform of this reference wave is indicated by a broken line as “reference waveform” in FIG. 4). .) (See FIG. 4), the use of this reflected wave makes it possible to detect open wiring failures. Note that the open wiring failure is a disconnection failure of the wiring due to a floating terminal or a tombstone phenomenon.
[0085]
In the case of a signal waveform that is short-circuited to a GND / power supply line or another signal line by a solder bridge or a solder ball (this signal waveform is indicated by a solid line as “measured waveform of the board under test” in FIG. 5). A reference wave when the signal waveform is not short-circuited to the GND / power supply line or other signal lines obtained by the simulation (the waveform of this reference wave is shown by a broken line as "reference waveform" in FIG. 5). Since the voltage level does not reach the voltage level estimated from the above, it is possible to detect a defect from the reflected wave by using this.
[0086]
(4) Regarding the fourth embodiment
A feature of the present invention resides in that a result of a line simulation or a circuit simulation is used for an inspection, and a signal waveform on a load side can be estimated from a signal waveform on a drive side, a load capacitance, and a state of a wiring. Thereby, the development of the inspection program can be advanced without the substrate. Further, the inspection program can be easily developed without understanding the difficult circuit configuration. These are effective at the stage before the champion board is created or when the inspection preparation is started at the initial stage of the design.
[0087]
From the features of the present invention, the following two effects can be obtained.
[0088]
(A) Since an inspection program can be created without understanding complicated operation specifications of an LSI or a circuit, a significant reduction in development man-hours can be expected.
[0089]
(B) For the same reason, it is possible to develop a program of a constant quality without depending on the skill of an inspection program developer.
[0090]
As a specific procedure for realizing the present invention, the signal of the wiring is treated as a distributed constant, and the voltage (current) of the traveling wave from the driver IC and the reflected wave from the load-side IC is changed to the actual operating state (or to the actual operating state). (In a close state) in the time domain and save.
[0091]
The speed at which a signal propagates through a line on a printed circuit board follows a relational expression between a propagation delay and a wiring length described below.
[0092]
Td = (L × √ε) / c: relational expression between propagation delay and wiring length
Td: propagation delay time
L: distance
ε: dielectric constant
c: speed of light in vacuum
The speed at which electromagnetic waves travel in vacuum is 300,000 km / s. On the other hand, the speed of the electromagnetic wave traveling along the transmission line always becomes slow due to the relative permittivity of the substrate. Therefore, the signal of the wiring can be treated as a distribution constant.
[0093]
The measurement range (time) of the signal is the time from when the signal is output from the driver to when the signal is reflected by the load side IC and returns to the measurement point (= wire length × 2 × propagation speed). It is.
[0094]
This embodiment will be described in further detail using a circuit of length 1 in which a load side IC (IC2) is connected to a driver (IC1) via a damping resistor (R1) as shown in FIG. . Further, the comparison processing (comparing means) will be described with reference to FIGS.
[0095]
7 and 8, the measured signal waveform (DUT [V]: shown by a solid line in FIGS. 7 and 8) and the reference waveform by simulation (REF [V]: FIGS. 7 and 8) 7A and 7B and a dashed line in FIGS. 7 and 8. FIG. 7 includes a waveform with an open end and FIG. 8 includes a waveform with a short end.
[0096]
Here, the pass / fail judgment is made based on the peak value of the differential waveform. In the case of a non-defective product, it is ideal that the difference waveform becomes zero. The accuracy can be further improved by using differentiation, integration, or the like as the arithmetic processing.
[0097]
FIG. 9 is a flowchart showing the processing procedure of the above-described comparison processing.
[0098]
The procedure of the above-described comparison process shown in FIG. 9 will be described. A reference waveform obtained by simulation is stored in advance as waveform reference data (step S902), and the inspection reference waveform is stored in the stored waveform reference data. (Refer to REF [V] in FIGS. 7 and 8) (step S904).
[0099]
On the other hand, the substrate under test 22 is measured (step S906), and the measurement result is stored as a signal waveform indicating the measurement result of the actual device (step S908), and the measurement result of the actual device thus stored is stored. The obtained signal waveform (DUT [V] in FIGS. 7 and 8) is extracted (step S910).
[0100]
Then, the reference waveform obtained by the simulation extracted in step S904 and the measured signal waveform extracted in step S910 are compared (DUT [V] -REF [V] in FIGS. 7 and 8), and the comparison is performed. A result is obtained (step S914).
[0101]
Based on whether or not the comparison result satisfies a predetermined criterion, it is determined that the net is a good net (non-defective) (step S916) or that it is a bad net (defective) (step S918).
[0102]
Then, the determination results of step S916 and step S918 are stored as the comparison determination result (step S920), and this comparison processing ends.
[0103]
According to the conventional technology, the reference signal cannot be obtained until the board is actually completed, and the reference signal waveform of the inspection cannot be obtained without the board. was there. However, according to the present invention, the reference signal can be obtained by simulation or correction means even if there is no actual substrate.
[0104]
In addition, according to the conventional technology, the inspection program is developed after understanding the operation specifications of the LSI, so that the number of development steps is large. That is, according to the conventional technique, there is a problem that the development man-hours have to be increased because the understanding of the circuit is necessary for the development of a board inspection program including an LSI having a complicated operation. However, according to the present invention, it is only necessary to develop an inspection program that focuses on the signal waveform of a circuit that actually operates instead of the operation specifications of the LSI, and the number of development steps does not depend on the complexity of the LSI.
[0105]
Further, according to the conventional technique, the operation specification of the LSI is understood, and the inspection program is developed within a range of the developer's ability. In other words, there is a problem that the development of an inspection program for a board including an LSI having a complicated operation causes individual differences in the development of an effective inspection program. However, according to the present invention, it is only necessary to develop a test program that focuses on the signal waveform of a circuit that actually operates instead of the operation specifications of the LSI, and the test content does not depend on the complexity of the LSI.
[0106]
(5) Fifth Embodiment
The conventional technique in the above-mentioned "Background of the Invention" has a problem that even if an in-circuit tester or the like is used, it is not possible to inspect components and circuits for defects. In addition, the same applies to the case where a defective product is found during actual machine inspection after manufacturing. In order to identify the cause of the defect, a skilled person manually inspects one by one by hand. However, the cause of the failure could not be identified.
[0107]
According to the present invention, the operation and the connection state of the components on the load side can be inspected from the state of the reflected wave of the signal voltage. For this reason, stable inspection accuracy can be obtained without the know-how of a skilled experienced person. Hereinafter, such points will be described in detail.
[0108]
(5-1) The procedure of a process of estimating a wiring defect will be described below.
[0109]
A method of estimating a failure mode (open, short, device failure, or the like) on the load side using a reflected wave will be described with reference to FIGS.
[0110]
For the description of this embodiment, consider a circuit having a length L as shown in FIG. 10, in which a receiver (IC2) is connected from a driver (IC1) via a damping resistor (R1).
[0111]
When a good product net is measured at the test probe position in FIG. 10, wave. 1 (shown by a thin solid line in FIG. 11). If there is a disconnection in the middle of the wiring, the signal voltage becomes wave. 2 (shown by a thick solid line in FIG. 11) (note that “wiring length (L) = 150 mm” and “propagation velocity = 0.15 mm / ps”). FIG. 12 shows a graph in which the area A in FIG. 11 is enlarged.
[0112]
The time when the reflected wave of the inspection target net returns (the time between the points A and B indicated by X in FIG. 12) is about 1.33 ns (in the case of a good-quality net, “150 × 2/0”). .15 × 10 ^-3 = 2 (ns) ". Therefore, the reflected wave is measured after 2 ns. ).
[0113]
When the wiring length is calculated from the relationship between the propagation delay and the length, “1.33 × 10 ³ × 0.15 / 2 = 99.75 ", which is about 100 mm. That is, it can be inferred that this net is disconnected at a position about 100 mm from the driver end (see FIG. 13).
[0114]
(5-2) Next, a procedure for estimating a device failure will be described.
[0115]
The procedure of processing for estimating a failure mode using a reflected wave for a net as shown in FIG. 14 will be described.
[0116]
When there is a defect in the net as shown in FIG. 14, the signal waveform of the measured reflected wave differs depending on the defective portion (indicated by X in FIG. 14). Therefore, by grasping the characteristic points of the signal waveform from the reflected wave, it is possible to determine whether there is a wire bonding failure (device failure) of the package or a contact failure (mount / insert failure) of the soldered portion. This will be described in detail with reference to FIG.
[0117]
First, using the fact that “delay time = length × 2 × propagation velocity”, the wiring length is calculated from the time when the reflected wave returns. The calculated wiring length is used for estimating a broken portion of the wiring. For example, when the calculated value of the wiring length is smaller than “a” in FIG. 15, it is possible to infer the abnormality of the wiring (pattern). When the calculation result is b, it can be inferred that the soldering of the device is defective. Similarly, if the calculation result is c, no abnormality in the wiring is detected, so it can be determined that the device is defective or that wire bonding is defective. If the result is d, it is determined to be non-defective.
[0118]
(5-3) Next, a process of diagnosing a difference in device characteristics is performed.
[0119]
In the manufacturing process, for example, devices such as memories may be changed for each lot. Therefore, each time, the input capacitance of the device changes, causing problems such as a change in timing and an increase in the amount of noise.
[0120]
However, by using the present invention, the difference between the input capacitance of the device before the change and the input capacitance after the change can be checked by the processing procedure as shown in (5-1), and how the change of the parts affects the circuit. It can be applied to checking whether or not it is affecting.
[0121]
(5-4) Description of processing related to display of inspection results
In order to display the result of the inspection using the present invention, for example, the inferred defective portion may be back-annotated to a CAD system or the like and displayed on a screen. Displaying the defect location and the content of the defect on the CAD system has the effect of quickly identifying defects such as the manufacturing process.
[0122]
When displaying the estimated defective portion on the screen of the CAD system, the possibility of the defect may be divided into stages, and the suspicious portion may be displayed for each stage.
[0123]
According to the conventional technology, a wiring failure is estimated by intuition and cut-and-try by a skilled person, and there is a problem that it is difficult to estimate a wiring failure. However, according to the present invention, a failure diagnosis, that is, a failure mode or a failure location can be specified by observing and analyzing the reflected wave.
[0124]
Further, according to the conventional technique, there is a problem that it is difficult to estimate the failure mode of the device because the failure mode of the device cannot be inspected by the in-circuit tester or the function tester. However, according to the present invention, it is possible to determine whether a defective portion is a device or a wiring from observation and analysis of a reflected wave.
[0125]
In addition, according to the conventional technology, a change in device characteristics due to a change in a lot or a change in parts due to a cost reduction causes a problem such as an increase in radiation noise, and it is difficult to identify the cause. there were. However, according to the present invention, it is possible to determine the difference in the input capacitance of the device from the rising / falling slope of the measured signal waveform.
[0126]
In addition, according to the conventional technique, there is a problem that there is no effective display method of a found defective portion. However, according to the present invention, since the result of the inspection is back-annotated in a CAD system or the like, a defective portion can be visually confirmed.
[0127]
(6) Sixth embodiment
With the in-circuit tester or the function tester of the related art in the above “Background of the Invention”, the test board 22 cannot be inspected at the same operation speed as the test board 22.
[0128]
According to the present invention, the probe is arranged at a position that does not affect the signal waveform of the substrate under test 22.
[0129]
That is, the probe itself has a capacitance of about 10 pF, and if this capacitance is added to the load capacitance of the substrate under test 22, it has a significant effect on the signal waveform. However, for example, if a probe is set up on the driver side, there is almost no influence because the impedance is low.
[0130]
In the prior art, when determining the position of the test probe, for example, measures were taken to prevent physical interference of the probe and to prevent destruction of parts that are vulnerable to impact, but did not consider the effect on the signal waveform.
[0131]
On the other hand, in the present invention, it is confirmed that the position of the test probe does not affect the measurement, and the inspection in the actual operating state (or a state close thereto) is realized.
[0132]
Here, regarding the influence on the signal waveform due to the contact of the test probe, the following example is considered.
[0133]
(Example 1) When the receiving side has high impedance
Normally, the closer to the drive side (the shorter the wiring length from the driver IC to the test probe position), the less the influence of the test probe contact.
[0134]
Therefore, if there are a plurality of test probe position candidates, a method of obtaining the wiring length from the drive side for each of them and adopting the test probe position with the shortest wiring length can be adopted.
[0135]
-However, if it is confirmed that the test probe position close to the receiving side does not affect the measurement, that position may be adopted.
[0136]
Next, FIG. 16 shows an example where the receiving side has a high impedance.
[0137]
The driver IC (IC1) is connected to the receiver IC (IC2) via the damping resistor (R1).
[0138]
TP1, TP2, and TP3 are test probe position candidates, which are component terminals and wiring vias on the layout.
[0139]
・ L ₁ , L ₂ Indicates the wiring length on the layout.
[0140]
In the example shown in FIG. 16, since the test probe position candidate having the shortest wiring length from the drive side is TP1, it is desirable that TP1 be the test probe position.
[0141]
(Example 2) When receiver is matched and terminated
-Since the impedance on the line is the same everywhere, there is basically no difference depending on the position of the test probe, so there is no need to worry about the difference due to the wiring length.
[0142]
However, if the distance from the receiver is short, the time difference until the reflected wave returns is small, and the accuracy of measurement may be reduced. Therefore, it is preferable to dispose the test probe near the driver.
[0143]
Next, an example of arranging a test probe at a position that does not affect the signal waveform using the line simulation will be described with reference to a flowchart shown in FIG.
[0144]
First, the layout information of the electric net is obtained from the layout CAD (step S1702). Specifically, for a series of connections including a driver, a damping resistor, and a receiver, wiring information (wiring length, width, layer), terminal and via information (position, layer, size), and the like are obtained.
[0145]
Next, test probe position candidates are extracted for the electrical net (step S1704). Specifically, first, a place where a needle can be physically pinched is extracted by a procedure similar to that of a conventional in-circuit tester. In a conventional in-circuit tester, the position of a test probe is determined in consideration of measures for physical interference of a probe and prevention of destruction of a component that is vulnerable to impact, and CAD is used for this purpose. When implementing the present invention, it is preferable to first perform these constraint checks. Note that these constraint checks may be performed by CAD.
[0146]
If there are a plurality of candidates for the test probe position, it is desirable to select the candidate having the shortest wiring length from the driver IC.
[0147]
Next, the influence of the test probe contact is checked using the line simulation (step S1706). Specifically, for the test probe candidate, a signal is given from the driver using the line simulation using the line simulation, the results of the state with the test probe and the result of the state without the test probe are compared. Determined as test probe position.
[0148]
According to the prior art, there is a problem that the probe tends to be attached to a position that has an influence on the measurement waveform because the space is prioritized without considering the electrical characteristics when determining the probe position. However, according to the present invention, the probe can be arranged at a position that does not affect the measured waveform by using the transmission line simulator.
[0149]
(7) Seventh embodiment
With the function tester of the related art described in the above “Background of the Invention”, it is difficult to develop an inspection program.
[0150]
Here, in the present invention, the measurement result is taken into consideration in consideration of the change in the signal voltage at the connection point when the test probe is connected to the connection point on the wiring and when the test probe is not connected to the connection point. Correction was applied. That is, if the voltage waveform is changed by connecting the test probe, it is impossible to know what is being inspected.Therefore, check in advance with a transmission line simulation, and make a mechanism such as driving in details during debugging. In addition, the development of functional inspection equipment can be done more smoothly.
FIG. 18 shows a circuit diagram used for explaining the seventh embodiment. The circuit diagram shown in FIG. 18 is a simple equivalent circuit of the measurement net of the board under test 22 and the test probe. . Since the test probe has some R component (R2 in the figure) and C component (C2 in the figure), the measurement waveform changes to some extent due to the influence.
[0151]
Here, an example of correction in consideration of the influence of the voltage change by the probe will be described with reference to FIGS.
[0152]
The signal voltage of the signal of the substrate under test 22 measured by the probe represented by the equivalent circuit as shown in FIG. 19 changes due to the influence of the R component of the probe (see FIG. 20). In FIG. 20, the waveform without the probe is indicated by a solid line, and the waveform with the probe is indicated by a broken line.
[0153]
Therefore, a signal waveform is created using the line simulator in consideration of the influence of the measurement circuit including the probe portion, and the actual measurement result of the substrate under test is estimated. The procedure will be described below with reference to the flowchart shown in FIG.
[0154]
First, an equivalent circuit of the measurement circuit section including the test probe is obtained (step S2102).
[0155]
Next, the result obtained in step S2102 is given to the line simulator, and a reference waveform obtained by correcting the change in the measured voltage due to the use of the test probe by the line simulation, that is, a waveform in consideration of the influence of the voltage change of the measurement circuit unit. (Reference waveform) is created (step S2104).
[0156]
Then, the reference waveform, which is the simulation result obtained as described above, is stored (step S2106).
[0157]
By using the reference waveform stored in this way and comparing it with the measurement result of the substrate under test 22, an actual signal waveform on the substrate can be estimated.
[0158]
According to the conventional technique, there is a problem that the actually measured waveform is different from the actual waveform on the transmission line due to the influence of the measurement circuit unit including the probe. However, according to the present invention, by arranging a probe at an appropriate position and performing a transmission line simulation in consideration of the position information, it is possible to remove an error due to an influence of a measurement circuit including a probe or to perform a determination in consideration of the error. It becomes possible.
[0159]
(8) Eighth Embodiment
The conventional in-circuit tester or function tester in the above-described “Background of the Invention” cannot perform inspection at the same operation speed as the inspection substrate.
[0160]
Here, in the present invention, by compensating the frequency characteristics of the measurement circuit section, it is possible to stably determine a high frequency component.
[0161]
FIG. 22 shows a circuit diagram used for describing the embodiment. The circuit diagram shown in FIG. 22 is a simple equivalent circuit of the measurement net of the board under test 22 and the test probe. Since the test probe has some R component (R2 in FIG. 22) and C component (C2 in FIG. 22), the measured waveform slightly changes due to the influence.
[0162]
Here, an example of correction in which a change due to frequency characteristics is considered will be described with reference to FIGS.
[0163]
The signal waveform of the substrate under test 22 measured with a probe that can be represented by an equivalent circuit as shown in FIG. 23 is affected by the RC component of the probe and serves as a low-pass filter, and changes the rising of the signal waveform (see FIG. 24). ).
[0164]
In FIG. 24, the waveform when there is no probe is shown by a solid line, and the waveform when there is a probe is shown by a broken line.
[0165]
In order to consider such a rise in the signal waveform, a signal waveform in which the reference waveform is corrected using a line simulator is created, and the procedure of estimating the signal waveform of the substrate under test is described with reference to the flowchart shown in FIG. I will explain it.
[0166]
First, an equivalent circuit (see FIG. 23) of the measurement circuit section including the test probe is obtained (step S2502).
[0167]
Next, the result obtained in step S2502 is given to the line simulator, and a reference waveform in which the change due to the frequency characteristic of the signal waveform by the test probe is corrected by the line simulation, that is, a waveform in consideration of the frequency characteristic of the measurement circuit unit is created. (Step S2504).
[0168]
The reference waveform thus created is stored as a simulation result (step S2506).
[0169]
According to the conventional technique, the inspection cannot be performed at the actual operation speed (high speed), and there is a problem that the influence of the frequency characteristic of the measurement circuit unit including the probe is included in the measurement signal. However, according to the present invention, by arranging the probe at an appropriate position and performing a transmission line simulation in consideration of the position information, it is possible to remove an error due to the influence of the frequency characteristic of the measurement circuit including the probe or make a determination in consideration of the error. It becomes possible.
[0170]
(9) Ninth Embodiment
FIG. 26 is a block diagram showing a system for automatically performing the above-described processing by software. This system includes a main control unit 2602, a CAD data I / O unit 2604, a probe information processing unit 2606, a measurement data determination unit 2610, and an inspection hardware I / O unit 2608. . Hereinafter, each of the above components will be described in detail.
[0171]
First, the main control unit 2602 controls the operation procedure of the CAD data I / O unit 2604, the probe information processing unit 2606, the measurement data determination unit 2610, and the inspection hardware I / O unit 2608. The main control unit 2602 also receives a user instruction, displays an inspection result, and the like.
[0172]
Next, the CAD data I / O unit 2604 performs a process of automatically reading CAD data such as a TP, a test probe, and a wiring length into the system. Further, in order to cause the CAD system to display the defect information, the CAD data I / O unit 2604 outputs the defect information as CAD data.
[0173]
Next, the probe information processing unit 2606 places the test probe at a position that does not affect the signal waveform. Further, the probe information processing unit 2606 considers the influence of the measurement circuit including the test probe.
[0174]
Next, the inspection hardware I / O unit 2608 controls the inspection hardware to specify an inspection probe, issue an instruction to start an inspection, and the like. Further, the inspection hardware I / O unit 2608 reads measurement data from the hardware and takes it into the inspection software.
[0175]
Now, the measurement data determination unit 2610 inspects and determines the measurement data.
[0176]
Next, a procedure for automatically performing processing by software will be described with reference to a flowchart shown in FIG.
[0177]
First, inspection preparation processing is performed (steps S2702 to S2706). That is, first, the inspection software system is used to prepare for the inspection.
[0178]
Specifically, the CAD data is automatically loaded into the system from the CAD data I / O 2604 (step S2702). That is, data necessary for a line simulation including a test probe, such as layout connection information between a driver IC and a load, layer configuration information of a board, and a line model of components and wiring, are taken in.
[0179]
Next, the probe information processing unit 2606 determines the position of the test probe (step S2704). That is, test probe position candidates are extracted. Specifically, a line simulation is performed in consideration of the influence of the measurement circuit including the test probe, and it is confirmed that there is no influence on the signal waveform, and the test probe position is determined. Note that the test probe position information can also be externally output as inspection jig creation data. In addition, it is preferable that position candidates satisfying the physical constraints in the conventional method be extracted on CAD (the test probe position candidates may be extracted by the present system).
[0180]
Next, the waveform obtained as the line simulation waveform is stored (step S2706).
[0181]
When the inspection preparation processing is completed as described above, a substrate measurement processing is performed (steps S2708 to S2710). That is, the substrate under test is measured, and the quality is determined and the failure is diagnosed using the reflection.
[0182]
Specifically, the test hardware I / O unit 2608 issues a measurement start instruction to the hardware, and fetches measurement data from the test hardware (step S2708).
[0183]
Next, the measurement data determination unit 2610 performs inspection determination of the captured data (step S2710). Here, the result of the inspection determination such as the defect information can be displayed on the CAD through the CAD data I / O unit 2604.
[0184]
In addition, examples of the inspection determination include a pass / fail determination, a failure mode of a failure location, and a diagnosis of a failure location.
[0185]
According to the related art, there is a problem that there are many cases where work by a skilled person is required for inspection and particularly for failure diagnosis. However, according to the present invention, it becomes possible to automate a series of processes of inspection and failure diagnosis.
[0186]
(10) Tenth embodiment
A method of obtaining a propagation delay at a test probe position will be described with reference to an example of a layout on a substrate shown in FIG. FIG. 28 shows the contents of the following three items (a) to (c).
[0187]
(A) A driver IC (IC1) is connected to a receiver IC (IC2) via a damping resistor (R1).
[0188]
(B) TP1 is a test probe position, which is a component terminal or a wiring via on an actual layout.
[0189]
(C) l ₁ Is the wiring length from IC1 to TP1, l ₂ Indicates the wiring length from TP1 to IC2.
[0190]
Next, regarding the relationship between the propagation delay and the wiring length, the relationship is generally known by the equation shown in FIG.
[0191]
Therefore, in the example of FIG. 28, the formula for calculating the propagation delay is as follows.
[0192]
Between IC1 and TP1: Td1 = 1 ₁ * √ε / c
Between TP1 and IC2: Td2 = 1 ₂ * √ε / c
FIG. 30 shows a flowchart for obtaining the propagation delay at the test probe position from the CAD information based on these.
[0193]
That is, it is common to extract the wiring length on the layout and the position where the test probe can be physically placed from the CAD information, and to calculate the propagation delay using line simulation or the like. However, their use in printed circuit board inspection in actual operation (or a state close thereto) has not been conventionally performed, and the present invention has one of the points.
[0194]
Hereinafter, an example of processing for obtaining the propagation delay at the test probe position by software will be described with reference to the flowchart in FIG.
[0195]
First, the layout information of the electrical net and the layer configuration information of the substrate are obtained from the layout CAD (step S3002). Here, the layout information of the electrical net includes the position information of the driver, the damping resistor, the load, the components (width and length) of the wiring connecting them, the layout information of the via, and the like. The layer configuration information of the substrate includes the number of layers, the type of each layer (power / GND / signal), the substrate material, the thickness, and the like.
[0196]
Next, the wiring length between the test probe position and the driver IC or load is calculated (step S3004). In the example shown in FIG. 28, the wiring length l between IC1 and TP1 ₁ And the wiring length l between TP1 and IC2 ₂ Ask for. In addition, as for the shape of the wiring, a plurality of loads may be connected in a branch from the middle, but the wiring length between the driver or the load and the position of the test probe may be obtained in the same manner. Further, the calculation of these wiring lengths may be performed by CAD before being passed to the present system.
[0197]
Next, a propagation delay time per unit length of the line is obtained from the layer configuration of the substrate (step S3006). More specifically, based on the layer configuration information of the substrate obtained in step S3002, the wiring length obtained in step S3004, and the information of the layer to which each wiring belongs, the position of the test probe is determined using a line simulation or the like. Is calculated.
[0198]
According to the conventional technology, there is a problem in accuracy and labor due to the method of reading from a Gerber output diagram or the like.There is no means for the propagation delay, and it is difficult to obtain the wiring propagation delay based on the test probe position information. There was a problem that it was difficult. However, according to the present invention, the propagation delay time calculated from the wiring information (length, width, substrate layer configuration) of the CAD data can be used for the inspection program.
[0199]
(11) Eleventh embodiment
In the conventional inspection technique described in the "Background of the Invention" described above, it is not possible to accurately inspect the internal delay of an IC in a circuit in which an IC exists between wirings. The reason is that it is necessary to understand a complicated circuit configuration in order to determine the internal delay of the IC in the inspection process and to inspect the timing.
[0200]
According to the present invention, the internal delay of an IC is accurately calculated by using a circuit simulator, and the timing of the IC of the substrate under test 22 can be easily inspected.
[0201]
Hereinafter, an example of the timing defect inspection will be described in detail with reference to FIGS. Specifically, a procedure of a process for inspecting a device for timing failure will be described.
[0202]
IC2 shown in the circuit shown in FIG. 31 is a device that outputs a data signal from each of pins pin1 to pin3 to IC3 when receiving a chip select signal.
[0203]
In the prior art, as a method for checking whether or not the IC 2 outputs a signal at a timing according to the capability of the device, a low-speed test signal is input to a chip select, and a signal output from the IC 2 (also in this case). Test low-speed signal). However, this inspection method cannot inspect whether the device is operating normally in actual operation.
[0204]
In addition, the time required for the inspection is absolutely increased due to the use of the low-speed signal.
[0205]
On the other hand, according to the present invention, such a device timing inspection can be performed in the actual operation state, so that the inspection accuracy can be improved and the inspection speed can be increased, so that a cost advantage can be obtained. Hereinafter, the procedure of the processing will be described in detail with reference to the flowchart of FIG.
[0206]
First, preparation will be described. As preliminary preparation, first, a simulation model is fetched from a database (step S3202) storing a simulation model of a circuit simulator (step S3204).
[0207]
On the other hand, board data is fetched from a database (step S3206) storing board information such as propagation delay and wiring length (step S3208).
[0208]
Then, a circuit simulation is performed using the simulation model fetched in step S3204 and the board data fetched in step S3208 (step S3210). The internal delay of the IC is calculated based on the rising timing of the signal output from pin1 to pin3 of IC2, and the calculation result is stored as reference data (step S3212).
[0209]
Next, the input of the chip select signal of the probe A is searched for and stored as the measured data of the substrate under test 22 during the inspection of the substrate under test 22, and the rising timing of the output signal of the probe B is measured and stored. (Step S3214).
[0210]
Then, the measured data of the probe A stored in step S3214 is fetched (step S3216), and the measured data of the probe B stored in step S3214 is fetched (step S3218), and the two are compared to calculate the delay time. Is performed (step S3220).
[0211]
Next, the delay time calculated in step S3220 is compared with the reference data stored in step S3212 (step S3222). By this comparison processing, it can be checked whether or not the IC 2 is functioning in the actual operation state with a delay time according to the capability of the device.
[0212]
That is, the comparison result is determined based on whether the comparison result in step S3222 satisfies a predetermined criterion (step S3224), and the device is determined to be non-defective (step S3226), or the device is determined to be defective. Is determined (step S3228).
[0213]
Then, the determination results of step S3226 and step S3228 are stored as the comparison determination result (step S3230), and the processing of this inspection ends.
[0214]
According to the conventional technique, there is a problem that the propagation delay of the internal circuit of the IC cannot be inspected. However, as described above, according to the present invention, it is possible to inspect the propagation delay of the internal circuit of the IC on the board in the actual operation state.
[0215]
Further, according to the conventional technique, there is a problem that the propagation delay of the internal circuit of the IC cannot be predicted, so that the inspection timing cannot be increased because the measurement timing margin is increased. However, as described above, according to the present invention, the inspection can be performed at a high speed at the actual operation speed of the substrate.
[0216]
(12) Twelfth embodiment
Next, a twelfth embodiment for correcting a propagation delay related to a test probe position in a bus wiring will be described with reference to FIG.
[0217]
First, the layout situation shown in FIG. 33 is as follows. That is, IC1 and IC2 are connected by bus wiring, and each wiring has a damping resistor on the driver side. Further, a test probe position is provided between the damping resistor and IC2. Further, the distance between each driver terminal of the IC 1 and each damping resistor and the distance between each damping resistor and the position of the test probe are not uniform.
[0218]
Here, waveforms obtained when signals output from the respective terminals of the IC1 at the same timing are measured at the respective probe positions TP1 to TP3 are obtained by line simulation (FIGS. 34 and 35), and are used as reference signals. For example, even if the propagation delay time from the driver to the probe is different for each net on the bus, the difference can be corrected to make an accurate determination.
[0219]
34 and 35, the waveform measured at the test probe position of TP1 is shown by a solid line, the waveform measured at the test probe position of TP2 is shown by a broken line, and measured at the test probe position of TP3. The waveform in the case is indicated by a chain line. FIG. 35 is a graph showing the region B in FIG. 34 in an enlarged manner.
[0220]
Even in the case where the propagation delay to the test probe is not uniform, if the propagation delay of the signal from the driver to each test probe and the propagation delay of the reflected wave of the receiver are obtained using the line simulation, the bus can be accurately obtained. A reference signal for a wiring timing test can be prepared.
[0221]
In this method, an electrical net belonging to the same bus wiring is obtained from the CAD system. For example, if a component terminal has a bus attribute, a net belonging to the same bus can be obtained based on the attribute.
[0222]
According to the conventional technique, when the distance from the driver terminal to the test probe position is not uniform, there is a problem that it is not possible to perform an accurate test for a timing failure of the bus wiring. However, according to the present invention, even when the distance from the driver to the probe position is different in the bus wiring, the timing delay can be accurately inspected by correcting the wiring propagation delay using the line simulator. it can.
[0223]
【The invention's effect】
ADVANTAGE OF THE INVENTION Since this invention is comprised as mentioned above, the outstanding effect that it can provide the test | inspection method, the test | inspection apparatus, a program, and a recording medium which test | inspect the circuit function of a printed circuit board which can function newly and effectively. To play.
[Brief description of the drawings]
FIG. 1 is an explanatory diagram of a conceptual configuration of an inspection device according to the present invention.
FIG. 2 is a circuit diagram for explaining the first embodiment.
FIG. 3 is a waveform chart for explaining the first embodiment.
FIG. 4 is a waveform chart for explaining a third embodiment.
FIG. 5 is a waveform chart for explaining a third embodiment.
FIG. 6 is a circuit diagram for explaining a fourth embodiment;
FIG. 7 is a waveform chart for explaining a fourth embodiment.
FIG. 8 is a waveform chart for explaining a fourth embodiment.
FIG. 9 is a flowchart for explaining a fourth embodiment.
FIG. 10 is a circuit diagram for explaining a fifth embodiment;
FIG. 11 is a waveform chart for explaining a fifth embodiment.
FIG. 12 is a waveform chart for explaining a fifth embodiment.
FIG. 13 is a circuit diagram for explaining a fifth embodiment;
FIG. 14 is a circuit diagram for explaining a fifth embodiment;
FIG. 15 is an explanatory diagram illustrating a fifth embodiment.
FIG. 16 is a circuit diagram for explaining a sixth embodiment;
FIG. 17 is a flowchart illustrating a sixth embodiment.
FIG. 18 is a circuit diagram for explaining a seventh embodiment;
FIG. 19 is an equivalent circuit diagram for explaining a seventh embodiment.
FIG. 20 is a waveform chart for explaining the seventh embodiment.
FIG. 21 is a flowchart for explaining a seventh embodiment;
FIG. 22 is a circuit diagram for explaining an eighth embodiment;
FIG. 23 is an equivalent circuit diagram for explaining an eighth embodiment.
FIG. 24 is a waveform chart for explaining the eighth embodiment.
FIG. 25 is a flowchart for explaining an eighth embodiment.
FIG. 26 is a block diagram illustrating a ninth embodiment;
FIG. 27 is a flowchart for explaining a ninth embodiment;
FIG. 28 is a layout diagram on a substrate for describing a tenth embodiment;
FIG. 29 is a calculation formula showing a relationship between a propagation delay and a wiring length.
FIG. 30 is a flowchart illustrating a tenth embodiment.
FIG. 31 is a layout diagram on a substrate for describing an eleventh embodiment;
FIG. 32 is a flowchart for explaining an eleventh embodiment.
FIG. 33 is a layout diagram on a substrate for describing a twelfth embodiment;
FIG. 34 is a waveform chart for explaining the twelfth embodiment.
FIG. 35 is a waveform chart for explaining a twelfth embodiment.
[Explanation of symbols]
10 PCB inspection system software system
11 Microcomputer
12 Inspection system main controller
13 User Interface (UI)
14 I / O control unit
15 Judgment preparation section
16 Waveform judgment section
17 CAD I / O
18 I / O
19 Inspection information extraction unit
20 PCB inspection system hardware
21 I / O
22 Printed circuit board to be inspected (board under test)
23 Test pin board
24 control unit 24
30 Printed Circuit Board CAD (Printed Board CAD)
40 Placement / Wiring Information
50 Defect information

Claims

In an inspection method for inspecting a circuit function of a printed circuit board,
An inspection method for inspecting a circuit in an actual operation state of a printed circuit board to be inspected or in a state approximate to the actual operation state.

In the inspection method according to claim 1,
An inspection method for inspecting the printed circuit board to be inspected using a result of a line simulation and / or a circuit simulation of the printed circuit board to be inspected.

In the inspection method according to claim 1,
An inspection method for inspecting the operation and connection state of components of the printed circuit board to be inspected using a reflected wave of a signal voltage.

In an inspection method for inspecting a circuit function of a printed circuit board,
Store the simulation waveform and the actual measurement waveform at the test probe position,
An inspection method for comparing the stored simulation waveform with an actually measured waveform, and determining whether the function is good or bad according to the comparison result.

In an inspection method for inspecting a circuit function of a printed circuit board,
An inspection method for estimating a failure mode on a load side based on a state of a reflected wave of a signal voltage.

In the inspection method according to claim 1,
An inspection method, wherein a test probe is arranged at a position of a wiring that does not affect a signal waveform of the inspection target printed board, using the design data of the inspection target printed board.

In the inspection method according to any one of claims 2 or 6,
When a measurement circuit unit including a test probe is connected to a wiring on a printed circuit board to be inspected, a measurement result is corrected according to a change in a signal voltage at a connection point before and after the connection.

The inspection method according to claim 7,
An inspection method for correcting a measurement result according to a frequency characteristic of a measurement circuit section including a test probe.

In the inspection method according to any one of claims 3, 4, 5, 6, 7, and 8,
An inspection method that performs an inspection automatically.

In an inspection method for inspecting a circuit function of a printed circuit board,
An inspection method for calculating a distance between a driver IC and a test probe and between a test probe and a load from CAD net information and obtaining a propagation delay time of a line from a layer configuration of a substrate.

In an inspection method for inspecting a circuit function of a printed circuit board,
An inspection method for determining a propagation delay of an internal circuit of an IC using a simulator in a circuit in which the IC exists between wirings of a printed circuit board to be inspected.

In an inspection method for inspecting a circuit function of a printed circuit board,
An inspection method for calculating the distance from the CAD data and correcting the propagation delay due to the wiring, even when the distance between the drive side and the probe is not constant with respect to the position of the test probe in the bus wiring of the printed circuit board to be inspected.

In an inspection device that inspects the circuit function of a printed circuit board,
An inspection apparatus having inspection means for inspecting a circuit in an actual operation state of a printed circuit board to be inspected or in a state close to the actual operation state.

The inspection device according to claim 13,
An inspection apparatus, wherein the inspection unit inspects the inspection target printed circuit board using a result of a line simulation and / or a circuit simulation of the inspection target printed circuit board.

The inspection device according to claim 13,
An inspection apparatus, wherein the inspection means inspects the operation and connection state of components of the printed circuit board to be inspected using a reflected wave of a signal voltage.

In an inspection device that inspects the circuit function of a printed circuit board,
Storage means for storing a simulation waveform and an actual measurement waveform at the test probe position;
Comparing means for comparing the simulated waveform and the actually measured waveform stored by the storage means,
An inspection apparatus comprising: a determination unit configured to determine whether the function is good or bad according to a comparison result of the comparison unit.

In an inspection device that inspects the circuit function of a printed circuit board,
An inspection apparatus having estimation means for estimating a failure mode on a load side based on a state of a reflected wave of a signal voltage.

The inspection device according to claim 13,
An inspection apparatus comprising: an arrangement unit that arranges a test probe at a position of a wiring that does not affect a signal waveform of the inspection target printed board, using the design data of the inspection target printed board.

In the inspection device according to any one of claims 14 and 18,
When a measurement circuit section including a test probe is connected to a wiring on a printed circuit board to be inspected, an inspection apparatus having a correction unit that corrects a measurement result according to a change in a signal voltage at a connection point before and after the connection.

The inspection device according to claim 19,
An inspection apparatus having a second correction unit that corrects a measurement result according to a frequency characteristic of a measurement circuit unit including a test probe.

The inspection apparatus according to any one of claims 15, 16, 16, 17, 18, 19, or 20,
An inspection device that performs inspections automatically.

In an inspection device that inspects the circuit function of a printed circuit board,
Calculating means for calculating the distance between the driver IC and the test probe and between the test probe and the load from the CAD net information;
An acquisition unit for acquiring a propagation delay time of a line from a layer configuration of a substrate.

In an inspection device that inspects the circuit function of a printed circuit board,
An inspection apparatus comprising: a determination unit that determines a propagation delay of an internal circuit of an IC using a simulator in a circuit in which the IC exists between wirings of a printed circuit board to be inspected.

In an inspection device that inspects the circuit function of a printed circuit board,
Calculating means for calculating the distance from the CAD data even when the distance between the drive side and the probe is not constant with respect to the test probe position in the bus wiring of the printed circuit board to be inspected;
An inspection apparatus comprising: a correction unit configured to correct a propagation delay due to wiring.

A program for causing a computer to execute the inspection method according to any one of claims 1 to 12.

A program for causing a computer to function as the inspection device according to any one of claims 13 to 24.

A computer-readable recording medium on which the program according to any one of claims 25 and 26 is recorded.