JP2004129457A - Power supply apparatus and control method for power supply apparatus - Google Patents
Power supply apparatus and control method for power supply apparatus Download PDFInfo
- Publication number
- JP2004129457A JP2004129457A JP2002293435A JP2002293435A JP2004129457A JP 2004129457 A JP2004129457 A JP 2004129457A JP 2002293435 A JP2002293435 A JP 2002293435A JP 2002293435 A JP2002293435 A JP 2002293435A JP 2004129457 A JP2004129457 A JP 2004129457A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- power supply
- current
- supply device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は電源装置の技術分野にかかり、特に、トランスの使用効率が高い電源装置に関する。
【0002】
【従来の技術】
図25の符号102は、チョークコイルを使用した従来技術の電源装置である。
一般に、スイッチング型の電源装置102は、一次側回路と二次側回路に分かれており、その間はトランス121によって絶縁されている。トランス121内には、互いに磁気結合した一次巻線W1と二次巻線W2が配置されている。
【0003】
一次側には、商用電源を整流平滑した直流電圧源110と、一次巻線W1と共にHブリッジを構成するスイッチ回路107とが配置されている。
【0004】
スイッチ回路107内には、四個のトランジスタQ1〜Q4が設けられており、2個一組の順方向のトランジスタQ1、Q2と逆方向のトランジスタQ3、Q4が、一組ずつ交互に導通することで、直流電圧源110から一次巻線W1に交流電流を流すように構成されている。
【0005】
二次巻線W2は出力回路108に接続されており、一次巻線W1に交流電流が流れ、二次巻線W2に交流電圧が誘起されると、誘起電圧は出力回路108に印加される
出力回路108は、チョークコイルL1、L2と整流素子1361、1362とが直列接続された二個の整流回路124、125を有している。
【0006】
二次巻線W2の両端は、二個の整流回路124、125のチョークコイルL1、L2と整流素子1361、1362とが互いに接続された接続点にそれぞれ接続されている。この電源装置102は、正電圧を出力する電源であり、
【0007】
整流素子1361、1362は、そのカソード端子側が、チョークコイルL1、L2の一端に接続されており、チョークコイルL1、L2の他端は、正電圧が出力される第一の出力端子138に接続されている。
【0008】
整流素子1361、1362のアノード端子側は、接地電位となる第2の出力端子139に接続されており、二次巻線W2の誘起電圧により、一方の整流回路124に正電圧が印加され、他方の整流回路125に負電圧が印加されると、正電圧が印加された方の整流回路124のチョークコイルL1に二次巻線W2から電流が供給される。その電流は、負電圧が印加された方の整流回路125の整流素子1362を通って流れる。正電圧が印加された方の整流回路124の整流素子1361には逆バイアスされ、電流は流れない。
【0009】
次に、二次巻線W2から各整流回路124、125に印加される電圧の極性が逆転すると、他方のチョークコイルL2と整流素子1361に電流が供給される。なお、最初のチョークコイルL1に電流が供給されているとき、この他方のチョークコイルL2には、チョークコイルL2が生成する電流が流れている。
【0010】
出力回路108には、コンデンサCが並列接続されおり、第1、第2の出力端子138、139間には、コンデンサCで平滑された直流電圧が現れ、この直流電圧が負荷128に供給される。
【0011】
上記の電源装置102と異なり、ダイオードブリッジを使用した場合、二次巻線W2の誘起電圧によって生成される電流は、直列接続された2個の整流素子を通のに比べ、上記のような電源装置102では、誘起電圧によって生成された電流は、2個の整流素子1361、1362のうちのいずれか一方だけを流れて負荷16に供給されるため損失が小さく、高効率の電源装置が得られる。
【0012】
図26の符号103は、出力電流を大きくするために、上記のような電源装置102を二台、負荷16に対して並列接続した電源装置である。
【0013】
この電源装置103では、2個のトランス1211、1212にはそれぞれスイッチ回路1071、1072が接続されており、各スイッチ回路1071、1072によってトランス1211、1212に交流電流を供給するように構成されている。
【0014】
また、各トランス1211、1212には、出力回路1081、1082がそれぞれ接続されており、各出力回路1081、1082から負荷16に対して並列に電流を供給するように構成されている。
【0015】
しかしながら、上記のような並列型の電源装置103では、各トランス1211、1212の最大電圧と最大電流の仕様は、トランス121が1個の電源装置102と同じになり、トランスの使用効率が悪いという欠点がある。
【0016】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、トランスの使用効率が高いスイッチング電源を提供することにある。
【0017】
【課題を解決するための手段】
上記課題を解決するために、請求項1記載の発明は、複数の一次巻線と、前記各一次巻線にそれぞれ磁気結合された二次巻線とを有し、前記各二次巻線の両端は、チョークコイルによって第1の出力端子にそれぞれ接続され、且つ、整流素子によって第2の出力端子にそれぞれ接続され、前記各二次巻線の誘起電圧で生成された電流が整流平滑されて第1、第2の出力端子から負荷に供給されるように構成された電源装置であって、前記複数の二次巻線は直列接続された電源装置である。
請求項2記載の発明は、電圧源から供給された直流電圧から交流電圧を生成し、前記各一次巻線に供給するスイッチ回路と、前記各スイッチ回路が前記各一次巻線に供給する交流電圧の位相を制御する制御回路とを有する請求項1記載の電源装置である。
請求項3記載の発明は、前記制御回路は前記第1、第2の出力端子間に現れる出力電圧を検出し、該出力電圧が一定値を維持する状態で、前記出力電圧が急変した場合には、一時的に前記位相を制御し、前記出力電圧を一定に維持させる請求項1又は請求項2のいずれか1項記載の電源装置である。
請求項4記載の発明は、前記出力電流が第1の上限値以上である場合に、前記制御回路は前記第1、第2の出力端子から前記負荷に供給される出力電流の大きさを検出し、前記出力電流の大きさに基いて前記位相を制御し、前記第1、第2の出力端子間に現れる出力電圧を低下させるように構成された請求項1乃至請求項3のいずれか1項記載の電源装置である。
請求項5記載の発明は、前記制御回路は、前記第1、第2の出力端子間に現れる出力電圧を検出し、前記出力電流の大きさに加えて前記出力電圧の大きさに基いて前記位相を制御するように構成された請求項4記載の電源装置である。
請求項6記載の発明は、前記出力電流が、前記第1の上限値よりも大きい第2の上限値以上である場合に、前記制御回路は、前記出力電流の大きさに基いて、前記出力電圧を低下させる請求項4又は請求項5のいずれか1項記載の電源装置である。
請求項7記載の発明は、複数の一次巻線と、前記各一次巻線にそれぞれ磁気結合された複数の二次巻線とを有し、前記各二次巻線の両端は、チョークコイルによって第1の出力端子にそれぞれ接続され、且つ、整流素子によって第2の出力端子に接続され、前記各二次巻線の誘起電圧で生成された電流が整流平滑されて第1、第2の出力端子から負荷に供給されるように構成され、前記二次巻線は直列接続された電源装置を制御する制御方法であって、前記各二次巻線に誘起される電圧の位相を制御し、前記第1、第2の出力端子から出力される電圧を制御する電源装置の制御方法である。
請求項8記載の発明は、前記第1、第2の出力端子間に現れる出力電圧が一定値を維持する状態で前記出力電圧が急変した場合には、一時的に前記二次巻線に誘起される電圧の位相を制御し、前記出力電圧を一定に維持させる請求項7記載の電源装置の制御方法である。
請求項9記載の発明は、前記出力電流が第1の上限値以上である場合には、前記第1、第2の出力端子から前記負荷に供給される出力電流の大きさを検出し、前記出力電流の大きさに基いて前記二次巻線に誘起される電圧の位相を制御し、前記第1、第2の出力端子間に現れる出力電圧を低下させる請求項7又は請求項8のいずれか1項記載の電源装置の制御方法である。
請求項10記載の発明は、前記第1、第2の出力端子間に現れる出力電圧を検出し、前記出力電流の大きさに加えて前記出力電圧の大きさに基いて前記二次巻線に誘起される電圧の位相を制御する請求項9記載の電源装置の制御方法である。
請求項11記載の発明は、前記出力電流が、前記第1の上限値よりも大きい第2の上限値以上である場合に、前記出力電流の大きさに基いて、前記出力電圧を低下させる請求項7又は請求項10のいずれか1項記載の電源装置の制御方法である。
請求項12記載の発明は、前記第1、第2の出力端子から前記負荷に供給される出力電流が第1の上限値よりも小さい場合は、前記各二次巻線に同極性の電圧を誘起させ、各二次巻線の誘起電圧を前記負荷に対して直列に印加させ、前記第1の上限値を超える場合は、前記各二次巻線の誘起電圧に異なる極性の電圧を含ませ、前記第1、第2の出力端子間の電圧を低下させる請求項7記載の電源装置の制御方法である。
【0018】
本発明は上記のように構成されており、負荷に高電圧で低電流を供給する場合は、各二次巻線の誘起電圧を負荷に対して直列に印加する。
【0019】
負荷に低電圧で大電流を供給する場合は、各二次巻線の誘起電圧を負荷に対して並列に印加し、各二次巻線から負荷に対して並列に電流を供給する。
【0020】
その間の場合、即ち、中程度の電圧で中程度の電流を供給する場合、二次巻線の誘起電圧を負荷に対して直列に印加する期間と並列に印加する期間を一周期中に混在させ、その割合で出力電圧を制御する。
【0021】
この場合、負荷に供給される電流を測定し、電流が増加するに従って、出力電圧を低下させることができる。
【0022】
【発明の実施の形態】
本発明の電源装置を図面を参照しながら説明する。
図1(a)の符号1は本発明の第一例の電源装置であり、複数個(ここでは2個)のトランス211、212を有している。
【0023】
各トランス211、212内には、一次巻線311、312と、各一次巻線311、312に対してそれぞれ磁気結合された二次巻線321、322とが配置されている。
【0024】
符号29は商用電圧源を直流平滑して直流電圧を出力する直流電圧源であり、各一次巻線311、312には、直流電圧源29に接続されたスイッチ回路261、262がそれぞれ1個ずつ接続されている。
【0025】
スイッチ回路261、262を図1(b)に示す。
各スイッチ回路261、262は、nチャネルMOSトランジスタ(MOSFET)から成るトランジスタをそれぞれ4個有している。同図の符号Q1〜Q4はそれら4個のトランジスタを示している。
【0026】
ここでは符号Q1、Q4のトランジスタと、符号Q3、Q2のトランジスタがそれぞれ直列接続されている。
【0027】
トランジスタQ1、Q4又はトランジスタQ2、Q3同士が接続された接続部分には、1個の一次巻線311、312の端部たそれぞれ接続され、4個のトランジスタQ1〜Q4と、1個の一次巻線311又は312とでHブリッジ回路が構成されている。
【0028】
トランジスタQ1、Q4又はトランジスタQ2、Q3の直列接続回路は、直流電圧源29に対して並列接続されており、直流電圧源29が出力する直流電圧がHブリッジ回路に印加されるように構成されている。
【0029】
符号Q1とQ2の組み、及び符号Q3とQ4の組は、一次巻線311又 312の一端に正電圧を印加し、他端に負電圧を印加するトランジスタの組み合わせであり、各組みを交互に導通させると、一次巻線311、312に交流電圧が印加される。
【0030】
この交流電圧は、例えば、一方の組みのトランジスタQ1とQ2を導通させ、他方の組のトランジスタQ3とQ4を遮断させたときの電圧の極性を正とすると、一方の組みのトランジスタQ1とQ2を遮断させ、他方の組のトランジスタQ3とQ4を導通させると負極性になる。
【0031】
一次巻線311、312に交流電圧が印加されると、その一次巻線311、312に磁気結合した二次巻線321、322に交流電圧が誘起される。
【0032】
この電源装置1では、各二次巻線321、322は直列接続されている。
図1中の符号aは、二次巻線321、322が直列接続された回路の両端の端点を示しており、符号bは、二次巻線321、322同士が互いに接続された接続点を示している。
【0033】
また、この電源装置1では、少なくとも、端点aの個数と接続点bの個数とを合計した数以上の、整流回路が設けられている。
【0034】
符号221〜223はその整流回路を示しており、各整流回路221〜223は、1個のチョークコイル351、352、353と、1個の整流素子361、362、363とが直列接続されて構成されている。整流素子361〜363は、pn接合ダイオードやショットキー接合ダイオード等の整流作用を有する素子である。
【0035】
二次巻線321、322の直列接続回路の端点aと接続点bには、少なくとも1個の整流回路221〜223のチョークコイル351〜353と整流素子361〜363とが接続された部分が接続されている。
【0036】
各整流回路221〜223の両端のうち、チョークコイル351〜353側の端子は、第1の出力端子38に接続されており、整流素子361〜363側の端子は、第2の出力端子39に接続されている。
【0037】
第1の出力端子38と第2の出力端子39との間には出力コンデンサ14が設けられており、各二次巻線321、322に誘起された交流電圧は、後述するように、整流回路221〜223と出力コンデンサ14によって整流平滑され、直流電圧となって、第1の出力端子38と第2の出力端子39の間に出力される。
【0038】
第1、第2の出力端子38、39間には、負荷16が接続されている。
ここでは、各整流素子361〜363のアノード端子が第2の出力端子39に接続されており、第2の出力端子39に負荷16から電流が流入するようになっているから、第2の出力端子39が接地電位であり、第1の出力端子が接地電位よりも高い電圧を出力するようになっている。
【0039】
電源装置1は制御回路24を有している。各スイッチ回路261、262は制御回路24に接続され、この制御回路24によって、スイッチ回路261、262内のトランジスタQ1〜Q4の導通と遮断が個別に制御されており、それにより、各スイッチ回路261、262から一次巻線311、312に供給される交流電圧の位相や周波数が制御されている。制御回路24による各スイッチ回路261、262の制御は独立であり、各スイッチ回路261、262に接続された二次巻線321、322に流れる電流は、それぞれ個別に制御される。
【0040】
各一次巻線311、312に印加される電圧波形の例を図10〜図12に示す。各図中の符号Tは、各一次巻線311、312に印加される交流電圧V311、V312の1周期の期間を示している。符号Dは、交流電圧の極性が反転する時に、一次巻線311、312に流れる電流がゼロであり、二次巻線321、322に誘起される電圧がゼロになる期間である。この期間Dはごく短く設定されており、電源装置1の動作上無視できるものとする。
【0041】
また、本発明の電源装置1では、各スイッチ回路261、262から各一次巻線311、312に印加される交流電圧の周波数は等しく、且つ、交流電圧の正極性の期間と負極性の期間の長さは等しくされている。
【0042】
上記のように、一次巻線311、312に流れる電流がゼロの期間Dは、無視できる程度に短いので、各一次巻線311、312には、正極性の電圧か、又は負極性の電圧のいずれかが印加されているものとする。
【0043】
図10、図11)に示したタイミングチャート中の符号Sは、各一次巻線311、312に同極性の電圧が印加され、各二次巻線321、322に同極性の電圧が誘起されている期間である。
【0044】
図11、図12の符号Pは、直列接続された二次巻線321、322のうち、隣り合う二次巻線に互いに逆極性の電圧が誘起される期間である。
【0045】
図10に示すように、各一次巻線311、312に印加される交流電圧の位相が一致しており、位相差はゼロの状態では、各二次巻線321、322の誘起電圧は同極性であり、二次巻線321、322の直列接続回路の端点aと端点aの間には、各二次巻線321、322に誘起された電圧を加算した電圧が発生し、各二次巻線321、322に誘起された電圧が、直列に負荷16に印加される。
【0046】
この状態では、負荷16には高電圧が供給される反面、供給される電流は小さい。
【0047】
本発明の電源装置1では、各トランス211、212中の、一次巻線311、312と二次巻線321、322の巻数比は等しくされており、各一次巻線311、312に印加される交流電圧の大きさは等しくなっているから、従って、各二次巻線321、322に誘起される交流電圧の大きさは等しくなっている。
【0048】
各二次巻線321、322に誘起された電圧の大きさ符号Eで表すと、期間S中では、各二次巻線321、322の直列接続回路の端点aの間に生じる電圧は、電圧Eを二次巻線321、322の個数倍した大きさになる。二次巻線がn個あれば、n×Eである。
【0049】
この電源装置1では、各整流素子361、362のカソード側が二次巻線321、322に接続されているため、二次巻線321、322の直列接続回路の端点aのうち、正電圧が誘起された方の端点aに接続された整流素子361又は363は逆バイアスされ、遮断する。他方、負電圧が誘起された方の端点aに接続された整流素子361又は363は順バイアスされる。
【0050】
その結果、二次巻線321、322の直列接続回路に生じたn×Eの電圧により、正電圧が誘起された端点aに接続されたチョークコイル351又は353と負電圧が誘起された端点aに接続された整流素子361、362を通って電流が流れ、その電流が第1の出力端子38から負荷16に供給される。
【0051】
一次巻線311、312に印加される交流電圧の極性が反転すると、二次巻線321、322の直列接続回路に誘起される電圧の極性も反転するが、反転前と同様に、第1の出力端子38から負荷16に供給される。
【0052】
図10のタイミングチャートのように、各一次巻線311、312に印加される電圧の位相が一致している場合には、各二次巻線321、322に正極性の電圧が誘起される期間と負極性の電圧が誘起される期間がある。
【0053】
図2は、正極性の電圧が誘起される期間に流れる電流を示しており、図3は、負極性の電圧が誘起される期間に流れる電流を示している。
【0054】
図2の符号I11と図3の符号I21は、二次巻線321、322の直列接続回路の両端に生じた電圧n×E(n=2)によって流れる電流とその向きを示している。
【0055】
これらの電流i11、i21はそれぞれチョークコイル351、353を流れ、負荷16に供給される。このとき、二次巻線321、322の直列接続回路には、n×Eの電圧が生じ、第1の出力端子38には、電圧n×E/2の大きさの出力電圧VOが現れる。このとき、チョークコイル351、353の両端には、二次巻線321、322の直列接続回路に生じた電圧の半分の大きさの電圧n×E/2だけ電圧降下する。
【0056】
それらの電流i11、i21は、一次巻線311、313に印加される交流電圧の極性が反転すると、電流i11と電流i21との間で相互に切り替わる。
【0057】
各電流i11、i21は、チョークコイル351、353をそれぞれ流れ、負荷16に供給されているが、電流i11と電流i21との間で相互に切り替わると、各チョークコイル351、353に流れる電流は一旦停止する。
【0058】
各チョークコイル351、353は、電流i11、i21がそれぞれ流れているときに、磁気エネルギーによって充電されており、その電流i11、i21が停止すると、チョークコイル351、353に起電力が生じ、その放電によって、図3の符号i12と図4の符号i22で示す電流が生成され、第1の出力端子38から負荷16に供給される。
【0059】
チョークコイル351、353の放電による電流I12、I22は、チョークコイル351、353を充電した電流i11、i21と同じ大きさである。チョークコイル351、353を充電した電流i11、i21の大きさは相互に等しいから、結局、各電流i11、i21、I12、I22 の大きさは略等しい。
【0060】
各二次巻線321、322の誘起電圧が、負荷16に対して直列に印加される状態で、負荷16に流れる電流が変動すると、二次巻線321、322によって生成される電流I11、I21の大きさが自動的に追随し、出力電圧VOは一定値(ここでは電圧E)に維持される。
【0061】
即ち、負荷16に流れる電流が小さくなると、第1の出力端子38から供給される電流もそれに従って小さくなり、負荷16に流れる電流が大きくなると、第1の出力端子38から供給される電流もそれに従って大きくなる。
【0062】
この電源装置1では、第1の出力端子38又は第2の出力端子39のいずれか一方又は両方に電流センサ15が設けられており、電源装置1から負荷16に供給される出力電流の大きさは、電流センサ15で測定されるようになっている。
【0063】
電流センサ15の測定結果は制御回路24に入力されている。制御回路24には、予め第1の上限値が設定されており、負荷16に供給される出力電流IOが第1の上限値を超えると、一次巻線311、312に印加される交流電圧の位相が一致した状態から、ズレを含んだ状態に移行される。
【0064】
図11は、制御回路24により、一次巻線311、312に印加される交流電圧の位相が角度Fだけずらされた状態を示している。図10のタイミングチャートでは、一周期Tが全部期間Sで占められいたが、図11のタイミングチャートでは、期間Sと期間Pが混在した状態になる。
【0065】
図11の期間Sは、時刻t1、t3で開始し、時刻t2、t4で終了しており、期間Pは、期間Sが終了する時刻t2、t4で開始し、期間Sが開始する時刻t3(及び時刻t1)で終了している。
【0066】
図11のタイミングチャートに沿って期間Sと期間Pが混在する場合の電源装置1の動作を説明する。
【0067】
先ず、時刻t1〜t2の間、各二次巻線321、322に正極性の電圧が誘起されると、図4に示すように、各二次巻線321、322に誘起された電圧Eは直列に負荷16とチョークコイル351の直列接続回路に印加される。符号I33は、二次巻線321、322の直列接続回路の両端の電圧2・Eによって負荷16に供給される電流を示している。
【0068】
このとき、1個の二次巻線322に誘起された電圧Eによって、電流I32が負荷16に供給される。
【0069】
これら二次巻線321、322によって生成された電流I33、I32は、同じ整流素子363と、異なるチョークコイル351、352を流れる。その際チョークコイル351、352を充電する。
【0070】
時刻t1の直前は、二次巻線321、322に誘起された電圧で、チョークコイル352に電流が流されており、時刻t1〜t2の間、そのチョークコイル352が放電し、図4中の符号I33で示した電流が負荷16に供給される。
【0071】
次に、時刻t2を経過すると、二個の一次巻線311、312のうち、一方の一次巻線312に流れる電流が反転し、その一次巻線312に磁気結合した二次巻線322に負極性の電圧が誘起される。
【0072】
他方の一次巻線311には正極性の電圧が印加されており、その一次巻線311に磁気結合した二次巻線321には、正極性の電圧が誘起されている。
【0073】
図5は、このような状態の時に電源装置1に流れる電流を示しており、正極性の電圧と負極性の電圧がそれぞれ誘起された二次巻線321、322により、正極性の電流I41と負極性の電流I42がそれぞれ生成され、第1の出力端子38から負荷16にそれぞれ供給される。
【0074】
図5に示した状態では、二次巻線321、322に生じた誘起電圧は負荷16に対して並列に印加されており、正極性の電流I41と負極性の電流I42が負荷16に並列に供給されている。
【0075】
この電流I41、I42は、同じ整流素子362を通り、別のチョークコイル351、353を流れ、そのチョークコイル351、353を磁気エネルギーによってそれぞれ充電する。
【0076】
電流I41、I42が流れないチョークコイル352には、時刻t2の直前に、二次巻線322から供給される電流I32が流れ、それによって充電されており、時刻t2でその電流I32が停止すると、チョークコイル352に起電力が生じ、電流I43が生成される。
【0077】
その電流I43は、二次巻線321、322が生成した電流I41、I42と同じ整流素子362を流れ、第1の出力端子38から負荷16に供給される。
【0078】
図14は、上記のように二次巻線321、322の誘起電圧が負荷16に直列に印加される期間Sと並列に印加される期間Pが混在している場合の、電源装置1内部に流れる電流及び電圧の波形を示すシミュレーション結果である。
【0079】
図14中の符号V311、V312は一次巻線311、312に印加される交流電圧の波形を示しており、I321、I322は二次巻線321、322に流れる電流波形を示している。
【0080】
また、I361〜I363は整流素子361〜363に流れる電流波形を示しており、V361〜V363は、カソード端子の電位を示している(正負は逆転している)。
【0081】
次に、時刻t3が経過し、各一次巻線311、312に印加される電圧が全て負極性になると、二次巻線321、322に誘起される電圧の極性も負極性となり、各二次巻線321、322の誘起電圧は、負荷16に対して直列に印加される。
【0082】
図6は、このとき流れる電流を示しており、二次巻線321、322の直列接続回路の両端に生じた電圧2×Eによって電流I51が生成され、また、1個の二次巻線321に誘起された電圧Eにより、電流I52が生成される。
【0083】
また、時刻t3よりも前にチョークコイル351に供給されていた電流I22は停止することにより、そのチョークコイル351に起電力が生じ、電流I53が生成されている。
これらの電流I51、I52、I53は負荷16に供給される。
【0084】
次に、時刻t4が経過すると、一方の二次巻線322の誘起電圧が負極性から正極性に変わり、その結果、二次巻線321、322に生じた誘起電圧は負荷16に対して並列に印加される。従って、図7に示すように、各二次巻線321、322の誘起電圧によって電流I61、I62が生成され、負荷16に並列に供給される。その電流I61、I62は、異なる整流素子361、362と、同じチョークコイル352を通って、負荷16に供給される。他のチョークコイル351、353には起電力が生じており、その起電力によって電流I63、I64が生成され、それぞれ負荷16に供給される。
【0085】
上記は、一次巻線311、312に印加される交流電圧の位相のずれ量Fが、180°以下の場合であったが、すれ量Fが大きくなり、図12に示したように180°になると、二次巻線321、322に誘起される電圧は互いに逆極性になり、直列の期間Sは消滅し、一周期Tの全部が並列の期間Pになり、負荷16に並列に電流を供給するようになる。
【0086】
このとき、負荷16には、図8に示した電流I71〜I73と、図9に示した電流I81〜84とが交互に供給される。
【0087】
各二次巻線321、322の誘起電圧によって生成される電流I71、I72、I81、I82の大きさは互いに等しく、各チョークコイル351〜353の起電力によって生じる電流I73、I83、I84は、チョークコイル351〜353を充電した電流I71、I72、I81+I82の大きさに等しいから、
I71=I72=I81=I82=I73/2=I83=I84
である。
【0088】
上記のように、1周期Tの全部が並列の期間Pになり、各二次巻線321、322の誘起電圧による電流I71、I72、I81、I82がチョークコイル351〜353を流れると、出力電圧VOは、誘起電圧Eの半分の大きさの電圧E/2になる。
【0089】
このとき、各チョークコイル351〜353ではE/2だけ電圧降下しており、チョークコイル351〜353を流れる電流I71、I72、I81、I82により、各チョークコイル351〜353は磁気エネルギーで充電される。
【0090】
それに対し、図11のタイミングチャートの場合のように、1周期T中に直列接続の期間Sと並列接続の期間Pとが混在する場合は、出力電圧VOは、n×E/2とE/2の間の大きさであって、一期間T中に含まれる期間Sと期間Pの割合に応じた大きさになる。例えば、期間Sと期間Pが1:1の場合、出力電圧VOはE・3/4になる。
【0091】
この電源装置1では、制御回路24に、第1の上限値I1が予め設定されており、出力電流IOが第1の上限値I1よりも小さい間は、並列の期間Pを含まず、一周期T全部が直列の期間Sの状態で運転し、出力電流IOが第1の上限値I1を超えると、超えた量に応じて期間Sを発生させ、出力電流IOを増加させながら出力電圧VOを低下させる。
【0092】
図13は、出力電流IOと出力電圧VOの関係を示したグラフである。出力電流IOが第1の上限値I1よりも小さい点A〜点Bの間は、出力電圧Voは電圧Eの一定値になっており、出力電流IOが第1の上限値I1を超えると、出力電流IOは増加しながら出力電圧VOは低下させられる。
【0093】
この制御回路24は第1の出力端子38と第2の出力端子39の間に現れる出力電圧VOが入力されており、出力電流IOと出力電圧VOの両方が測定されている。本実施例では、制御回路24により、出力電流IOが第1の上限値I1を超えると、位相のずれ量Fを増大させ、出力電力(出力電流IOと出力電圧VOの積)が一定値になるように、出力電流IOを増加させながら出力電圧VOを低下させる。
【0094】
但し、本発明の出力電圧VOの低下のさせ方はそれに限定されるものではなく、例えば、出力電流IOを直線的に増加させながら出力電圧VOを直線的に低下させる等、種々の制御方法が含まれる。
【0095】
上記のように位相のずれ量Fが増大し、180°に達して1周期Tが全て並列の期間Pとなる点Cでは、出力電圧VOはE/2になる。
【0096】
符号I2は、出力電圧VOがE/2になったときの出力電流IOの値であり、出力電流IOに対する第2の上限値である。
【0097】
この電源装置1では、出力電流IOが第2の上限値I2を超えると、制御回路24が、トランジスタQ1〜Q4の導通期間を短くし、一次巻線311、312に供給する交流電圧の実効値を低下させる。
【0098】
その結果、二次巻線321、322に電圧が誘起されない期間Dが無視できない程長くなり、期間Dの長さに応じて出力電圧VOがE/2から更に低下する。
【0099】
点Dは、第1の出力端子38と接地端子39が短絡した状態、即ち、出力電圧VOがゼロになった状態であり、出力電流IOは、出力電圧VOがE/2を超えゼロになるまでの間、第2の上限値I2の値を維持する。
【0100】
次に、図15は、本発明の第二例の電源装置2の回路図である。
この第二例の電源装置2では、第一例の電源装置1に、トランス213、214と、整流回路224、225と、スイッチ回路263、264が追加されている。各スイッチ回路261〜264の内部構成は図1(b)に示した通りである。
【0101】
第一例の電源装置1では、2個のトランス211、212を有し、そのトランス211、212内の二次巻線321、322が直列接続されていたが、第二例の電源装置2では、各トランス211〜214内の合計四個の二次巻線321〜324が直列接続されている。
【0102】
二次巻線321〜324の直列接続回路の端点aと、二次巻線321〜324同士の接続点bは、各整流回路221〜225内のチョークコイル351〜355によって第1の出力端子38に接続され、且つ、整流素子361〜365によって接地端子39に接続されている。
【0103】
整流素子361〜365は、アノード側が接地電位の第2の出力端子39に接続され、カソード側が端点a又は接続点bに接続されている。
【0104】
各トランス211〜214内の一次巻線311〜314は、それぞれ別々にスイッチ回路261〜264に接続されており、制御回路24が各スイッチ回路261〜264を制御し、各一次巻線311〜314に印加する交流電圧の位相を変えると、二次巻線321〜324の誘起電圧の極性が制御される。それにより、誘起電圧が負荷16に対して直列に印加され、又、並列に印加される。
【0105】
図22は、この電源装置2で、各一次巻線311〜314に印加される交流電圧の位相が一致し、各二次巻線321〜324の誘起電圧が、負荷16に対して直列に供給される場合のタイミングチャートである。
【0106】
図16、図17は、このときの電流と向きを示しており、図16の符号I101は、各二次巻線321〜324の誘起電圧が正極性の場合に流れる電流を示しており、図17の符号I102は、図16とは逆に、負極性の場合に流れる電流を示している。図16、17及び後述する図18〜図21では、チョークコイル351〜355の起電力によって生じる電流は省略してある。
【0107】
図23は、各一次巻線311〜314に印加される交流電圧の位相が180°ずれ、直列接続された二次巻線321〜324のうちの隣り合う二次巻線321〜324の誘起電圧が、互いに反対の極性になった場合のタイミングチャートである。
【0108】
図18と図19は、そのとき流れる電流と向きを示す図であり、図18の符号I111、I113は正極性の誘起電圧によって生成された電流であり、符号I112、I114は負極性の誘起電圧によって生成された電流である。同様に、図19の符号I122、I124は正極性の誘起電圧によって生成された電流であり、符号I121、I123は負極性の誘起電圧によって生成された電流である。
【0109】
一周期Tが全部Sで占められ、各二次巻線321〜324の誘起電圧が負荷16に対して直列になる場合は、4×Eの電圧が二次巻線321〜324の直列接続回路の端点aの間に生じ、その1/2の電圧、即ち2×Eの電圧が第1、第2の出力端子38、39間に現れている。このとき、電流がチョークコイル351又は355を流れると、チョークコイル351、355の両端には、2×Eだけ電圧降下する。
【0110】
一周期Tが全部Pで占められ、誘起電圧が負荷16に対して並列になる場合は、誘起電圧Eの半分の電圧、即ちE/2の電圧が第1、第2の出力端子38、39間に現れる。このとき、チョークコイル351、353、355又は352、354ではE/2だけ電圧降下している。
【0111】
この電源装置2でも、予め設定された第1の上限値I1を超えるまでは、二次巻線321〜324の誘起電圧が負荷16に対して直列に印加される。
【0112】
第1の上限値I1を超えると、位相がずれ、誘起電圧が並列に印加される期間Pが発生し、期間S、Pの割合に応じた出力電圧VOが出力される。n個の二次巻線321〜32nを有する電源装置では、期間Sと期間Pが混在する場合は、出力電圧VOはn×E/2とE/2の間の大きさになり、誘起電圧が負荷16に対して直列に印加される期間Sが1周期中のs%、並列に印加される期間Pがp%(s+p=100%)の場合、(n×E×s/2+E×p/2)/100の大きさになる。
【0113】
なお、本発明の電源装置2では、直列の期間Sと並列の期間Pを混在させる場合に、複数の二次巻線321〜324のうち、隣り合う2又は3個の二次巻線の誘起電圧を負荷16に対して直列に印加すると同時に、他の二次巻線の誘起電圧を負荷16に対して並列に印加しても良い。即ち、1周期T中に、直列の期間Sと並列の期間Pに加え、更に直並列の期間SPを設けてもよい。
【0114】
例えば、図20、図21のように、符号321と符号322の二次巻線の組み、又は符号323と符号324の二次巻線の組みで、それぞれ2×Eの大きさの電圧を生成し、各組の2×Eの電圧を、負荷16に対して直列に印加すると、2直列2並列の直並列期間を生成することができる。
【0115】
図20の符号I131と図21の符号I141は、その場合の正極性の誘起電圧による電流、図20の符号I132と図21の符号I142は負極性の誘起電圧による電流である。
【0116】
上記各実施例1、2で用いた制御回路24の一例を図24に示す。
この制御回路24は、出力電圧用増幅器91Vと、出力電流用増幅器91Iと、出力電力用増幅器91Pとを有しており、出力電圧用増幅器91Vには、第1、第2の出力端子38、39間に現れる出力電圧VOが入力され、出力電流用増幅器91Iには、電流センサ15が測定した出力電流IOの大きさが電圧変換されて入力されている。
【0117】
また、出力電圧VOと、電流センサ15から出力された出力電流IOの大きさを示す電圧は、乗算器93に入力され、出力電圧VOの大きさと出力電流IOの大きさから出力電力Pが算出され、それが電圧変換されて出力電圧用増幅器91Vに入力されている。
【0118】
出力電圧用増幅器91Vと、出力電流用増幅器91Iと、出力電力用増幅器91Pには、出力電圧用基準電圧源92Vと、出力電流用基準電圧源92Iと、出力電力用基準電圧源92Pとが接続されており、各増幅器91V、91I、91Pによって、出力電圧VO、出力電流IO、又は出力電力Pの大きさと、各基準電圧源92V、92I、92Pが出力する基準電圧との差が増幅され、出力されている。
【0119】
各増幅器91V、91I、91Pが出力する電圧信号は、ダイオード941〜943を介して、駆動回路95に入力されており、各増幅器91V、91I、91Pのうち、最大電圧を出力する増幅器(91V又は91I又は91P)によって、駆動回路95が制御されるように構成されている。
【0120】
ここでは、各増幅器91V、91I、91Pの出力信号は、出力電流IOが、第1の上限値I1未満である間は、出力電圧用増幅器91Vの出力信号の電圧が最大になるように構成されている。
【0121】
駆動回路95は、n個のスイッチ回路261〜26nを独立に制御するように構成されており、出力電圧VOが急変すると、駆動回路95は出力電圧用増幅器91Vの出力信号に基いて各スイッチ回路261〜26nの位相を制御し、出力電圧VOを一定に維持するように構成されている。
【0122】
次に、出力電流IOが第1の上限値I1に達すると、出力電圧用増幅器91Vの出力信号の電圧と、出力電流用増幅器91Iの出力信号の電圧とが等しくなり、更に出力電流IOが大きくなり、第1の上限値I1を超えると、第2の上限値I2未満である限り、各増幅器91V、91I、91P中、出力電力用増幅器91Pの出力信号の電圧が最大になるように構成されている。
【0123】
従って、各スイッチ回路261〜26nの位相は、出力電力用増幅器91Pの信号に基いて制御され、出力電力P(出力電流IOと出力電圧VOの積)が一定値になるように、出力電流IOが増加しながら出力電圧VOが低下させられる。
【0124】
次に、第2の上限値I2に達すると、出力電流用基準電圧源92Iの出力信号の電圧が最大になり、出力電流IOは、略第2の上限値I2の電流量を維持しながら、出力電圧VOを低下させる。
【0125】
なお、本発明の制御回路24は、上記の構成に限定されるものではなく、種々の構成の制御回路が含まれることは言うまでもない。
【0126】
【発明の効果】
以上説明したように、本発明の電源装置では、複数の二次巻線の誘起電圧を、直列、直並列、又は並列に印加し、出力電流を増加させながら出力電圧を低下させることができる。この場合、トランジスタの導通期間を制御しなくても出力電圧を低下させることができるので、トランスの使用効率が高い。
【図面の簡単な説明】
【図1】(a):本発明の第一例の電源装置の回路ブロック図 (b):スイッチ回路の内部構成を示す回路図
【図2】第一例の電源装置において、二次巻線の誘起電圧が負荷に対して直列に印加される場合に流れる電流の経路を示す図(1)
【図3】同電源装置において、二次巻線の誘起電圧が負荷に対して直列に印加される場合に流れる電流の経路を示す図(2)
【図4】同電源装置において、二次巻線の誘起電圧が負荷に対して直列に印加される期間と並列に印加される期間が混在する場合に流れる電流の経路を示す図(1)
【図5】同電源装置において、二次巻線の誘起電圧が負荷に対して直列に印加される期間と並列に印加される期間が混在する場合に流れる電流の経路を示す図(2)
【図6】同電源装置において、二次巻線の誘起電圧が負荷に対して直列に印加される期間と並列に印加される期間が混在する場合に流れる電流の経路を示す図(3)
【図7】同電源装置において、二次巻線の誘起電圧が負荷に対して直列に印加される期間と並列に印加される期間が混在する場合に流れる電流の経路を示す図(4)
【図8】二次巻線の誘起電圧が負荷に対して並列に印加される場合に流れる電流の経路を示す図(1)
【図9】二次巻線の誘起電圧が負荷に対して並列に印加される場合に流れる電流の経路を示す図(2)
【図10】二次巻線の誘起電圧が負荷に対して直列に印加される場合のタイミングチャート
【図11】二次巻線の誘起電圧が負荷に対して直列に印加される期間と並列に印加される期間が混在する場合のタイミングチャート
【図12】二次巻線の誘起電圧が負荷に対して並列に印加される場合のタイミングチャート
【図13】本発明の第一例の電源装置の出力電圧と出力電流の関係を示すグラフ
【図14】本発明の第一例の電源装置の内部の電圧と電流を示すグラフ
【図15】本発明の第二例の電源装置のブロック図
【図16】同電源装置において、二次巻線の誘起電圧が負荷に対して直列に印加される場合に流れる電流の経路を示す図(1)
【図17】同電源装置において、二次巻線の誘起電圧が負荷に対して直列に印加される場合に流れる電流の経路を示す図(2)
【図18】同電源装置において、二次巻線の誘起電圧が負荷に対して並列に印加される場合に流れる電流の経路を示す図(1)
【図19】同電源装置において、二次巻線の誘起電圧が負荷に対して並列に印加される場合に流れる電流の経路を示す図(2)
【図20】同電源装置において、二次巻線の誘起電圧が負荷に対して直並列に印加される場合に流れる電流の経路を示す図(1)
【図21】同電源装置において、二次巻線の誘起電圧が負荷に対して直並列に印加される場合に流れる電流の経路を示す図(2)
【図22】同電源装置において、二次巻線の誘起電圧が負荷に対して直列に印加される場合のタイミングチャート
【図23】同電源装置において、二次巻線の誘起電圧が負荷に対して並列に印加される場合のタイミングチャート
【図24】制御回路の一例
【図25】従来技術の電源装置
【図26】その電源装置を並列運転する場合の回路ブロック図
【符号の説明】
1、2……電源装置
15……電流センサ
16……負荷
24……制御回路
261〜264……スイッチ回路
311〜314……一次巻線
321〜324……二次巻線
351〜355……チョークコイル
361〜365……整流素子
38……第1の出力端子
39……第2の出力端子[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to the technical field of a power supply device, and more particularly, to a power supply device having a high transformer use efficiency.
[0002]
[Prior art]
Generally, the switching type
[0003]
On the primary side, a
[0004]
In the
[0005]
Secondary winding W2Is connected to the
The
[0006]
Secondary winding W2Are connected to the choke coils L of the two
[0007]
Rectifier element 1361, 1362Means that the cathode terminal side is a choke coil L1, L2Of the choke coil L1, L2Is connected to a
[0008]
Rectifier element 1361, 1362Is connected to the
[0009]
Next, the secondary winding W2When the polarity of the voltage applied to each
[0010]
A capacitor C is connected in parallel to the
[0011]
Unlike the above
[0012]
[0013]
In this
[0014]
In addition, each
[0015]
However, in the parallel
[0016]
[Problems to be solved by the invention]
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described disadvantages of the related art, and an object of the present invention is to provide a switching power supply with high transformer use efficiency.
[0017]
[Means for Solving the Problems]
In order to solve the above problem, the invention according to
According to a second aspect of the present invention, an AC voltage is generated from a DC voltage supplied from a voltage source and supplied to each of the primary windings, and an AC voltage supplied to each of the primary windings by the switch circuits is provided. 2. The power supply device according to
According to a third aspect of the present invention, the control circuit detects an output voltage appearing between the first and second output terminals, and when the output voltage suddenly changes while the output voltage is maintained at a constant value. The power supply device according to
According to a fourth aspect of the present invention, when the output current is equal to or greater than a first upper limit, the control circuit detects a magnitude of an output current supplied to the load from the first and second output terminals. 4. The apparatus according to
The control circuit according to claim 5, wherein the control circuit detects an output voltage appearing between the first and second output terminals, and based on the magnitude of the output voltage in addition to the magnitude of the output current. The power supply device according to
According to a sixth aspect of the present invention, when the output current is equal to or greater than a second upper limit that is larger than the first upper limit, the control circuit determines the output current based on the magnitude of the output current. The power supply device according to
The invention according to claim 7 has a plurality of primary windings and a plurality of secondary windings magnetically coupled to the respective primary windings, and both ends of each of the secondary windings are formed by choke coils. The first and second output terminals are respectively connected to the first output terminal and connected to the second output terminal by a rectifying element, and currents generated by induced voltages of the respective secondary windings are rectified and smoothed. The secondary winding is configured to be supplied to a load from a terminal, wherein the secondary winding is a control method for controlling a power supply device connected in series, and controls a phase of a voltage induced in each of the secondary windings. It is a control method of a power supply device for controlling a voltage output from the first and second output terminals.
The invention according to
According to a ninth aspect of the present invention, when the output current is equal to or greater than a first upper limit, the magnitude of an output current supplied to the load from the first and second output terminals is detected, and 9. The method according to claim 7, wherein a phase of a voltage induced in the secondary winding is controlled based on a magnitude of an output current to reduce an output voltage appearing between the first and second output terminals. 9. A method for controlling a power supply device according to
The invention according to
The invention according to claim 11, wherein the output voltage is reduced based on the magnitude of the output current when the output current is equal to or greater than a second upper limit that is larger than the first upper limit. A method of controlling a power supply device according to any one of
According to a twelfth aspect of the present invention, when the output current supplied from the first and second output terminals to the load is smaller than a first upper limit, a voltage of the same polarity is applied to each of the secondary windings. Induction, the induced voltage of each secondary winding is applied in series to the load, and when the voltage exceeds the first upper limit, the induced voltage of each secondary winding includes a voltage of a different polarity. 8. The control method for a power supply device according to claim 7, wherein a voltage between said first and second output terminals is reduced.
[0018]
The present invention is configured as described above. When supplying a low voltage and a high current to a load, the induced voltage of each secondary winding is applied in series to the load.
[0019]
When a large current is supplied to the load at a low voltage, the induced voltage of each secondary winding is applied in parallel to the load, and the current is supplied from each secondary winding to the load in parallel.
[0020]
In the meantime, that is, when supplying a medium current at a medium voltage, a period in which the induced voltage of the secondary winding is applied in series to the load and a period in which the induced voltage is applied in parallel are mixed in one cycle. The output voltage is controlled by the ratio.
[0021]
In this case, the current supplied to the load is measured, and the output voltage can be reduced as the current increases.
[0022]
BEST MODE FOR CARRYING OUT THE INVENTION
The power supply device of the present invention will be described with reference to the drawings.
[0023]
Each
[0024]
[0025]
Switch circuit 261, 262Is shown in FIG.
Each switch circuit 261, 262Has four transistors each composed of an n-channel MOS transistor (MOSFET). Symbol Q in FIG.1~ Q4Indicates the four transistors.
[0026]
Here, the code Q1, Q4Transistor and the symbol Q3, Q2Are connected in series.
[0027]
Transistor Q1, Q4Or transistor Q2, Q3One primary winding 31 is provided at a connection portion where the two are connected.1, 312And four transistors Q1~ Q4And one primary winding 311Or 312And an H-bridge circuit.
[0028]
Transistor Q1, Q4Or transistor Q2, Q3Are connected in parallel to the
[0029]
Sign Q1And Q2And the code Q3And Q4Is the primary winding 311$ 312Is a combination of transistors that apply a positive voltage to one end and apply a negative voltage to the other end.1, 312Is applied with an AC voltage.
[0030]
This AC voltage is, for example, the voltage of one of the transistors Q1And Q2And the other set of transistors Q3And Q4Assuming that the polarity of the voltage when the transistor Q is turned off is positive, one of the transistors Q1And Q2And the other set of transistors Q3And Q4Is made negative and becomes negative.
[0031]
Primary winding 311, 312When an AC voltage is applied to the primary winding 311, 312Secondary winding 32 magnetically coupled to1, 322, An AC voltage is induced.
[0032]
In this
The symbol a in FIG.1, 322Indicate end points at both ends of the circuit connected in series, and the symbol “b” indicates the secondary winding 32.1, 322The connection points are shown where they are connected to each other.
[0033]
The
[0034]
Code 221~ 223Indicates a rectifier circuit, and each rectifier circuit 221~ 223Is one choke coil 351, 352, 353And one rectifying
[0035]
Secondary winding 321, 322At least one rectifier circuit 221~ 223Choke coil 351~ 353And rectifying
[0036]
Each rectifier circuit 221~ 223Of both ends of the choke coil 351~ 353Side terminal is connected to the
[0037]
The
[0038]
The
Here, each rectifying
[0039]
The
[0040]
Each primary winding 311, 31210 to 12 show examples of voltage waveforms applied to. The reference symbol T in each figure indicates each primary winding 31.1, 312AC voltage V31 applied to1,
[0041]
Further, in the
[0042]
As described above, the primary winding 311, 312The period D during which the current flowing through the primary winding 31 is negligibly short is negligible.1, 312, It is assumed that either a positive voltage or a negative voltage is applied.
[0043]
The symbol S in the timing charts shown in FIGS.1, 312Voltage of the same polarity is applied to each secondary winding 321, 322During which a voltage of the same polarity is induced.
[0044]
A symbol P in FIGS. 11 and 12 indicates a secondary winding 32 connected in series.1, 322Of these, the period in which voltages of opposite polarities are induced in adjacent secondary windings.
[0045]
As shown in FIG.1, 312The phase of the AC voltage applied to each of the secondary windings 32 is in a state where the phase difference is zero.1, 322Are of the same polarity, and the secondary winding 321, 322Between the end points a of the series connection circuit of1, 322Is generated by adding the voltages induced to the respective secondary windings 32.1, 322Is applied to the
[0046]
In this state, while a high voltage is supplied to the
[0047]
In the
[0048]
Each secondary winding 321, 322In the period S, each secondary winding 32 is represented by the magnitude code E of the induced voltage.1, 322Is generated between the end point a of the series connection circuit of FIG.1, 322The number is multiplied by the number. If there are n secondary windings, n × E.
[0049]
In this
[0050]
As a result, the secondary winding 321, 322The choke coil 35 connected to the end point a where a positive voltage is induced by the voltage of n × E generated in the series connection circuit of1Or 353
[0051]
Primary winding 311, 312When the polarity of the AC voltage applied to the1, 322The polarity of the voltage induced in the series connection circuit is also inverted, but is supplied to the
[0052]
As shown in the timing chart of FIG.1, 312Are in phase with each other,1, 322There is a period during which a positive voltage is induced and a period during which a negative voltage is induced.
[0053]
FIG. 2 shows a current flowing during a period during which a positive voltage is induced, and FIG. 3 shows a current flowing during a period during which a negative voltage is induced.
[0054]
Symbol I in FIG.11And the symbol I in FIG.21Is the secondary winding 321, 322And the direction of the current flowing by the voltage n × E (n = 2) generated at both ends of the series connection circuit of FIG.
[0055]
These currents i11, I21Is the choke coil 351, 353And is supplied to the
[0056]
Their current i11, I21Is the primary winding 311, 313When the polarity of the AC voltage applied to the11And current i21It switches between mutually.
[0057]
Each current i11, I21Is a choke coil 351, 353, And supplied to the
[0058]
Each choke coil 351, 353Is the current i11, I21Are charged by the magnetic energy when each flows, and the current i11, I21Stops, the choke coil 351, 353Generates an electromotive force, and the discharge causes the symbol i in FIG.12And the symbol i in FIG.22Are generated and supplied to the
[0059]
Choke coil 351, 353Current I due to the discharge of12, I22Is a choke coil 351, 353Current i charged11, I21It is the same size as. Choke coil 351, 353Current i charged11, I21Are equal to each other, so that each current i11, I21, I12, I22The sizes of are approximately equal.
[0060]
Each secondary winding 321, 322When the current flowing through the
[0061]
That is, when the current flowing through the
[0062]
In the
[0063]
The measurement result of the
[0064]
FIG. 11 shows that the primary winding 31 is controlled by the control circuit 24.1, 312Shows a state in which the phase of the AC voltage applied to is shifted by the angle F. In the timing chart of FIG. 10, one period T is entirely occupied by the period S, but in the timing chart of FIG. 11, the period S and the period P are mixed.
[0065]
The period S in FIG.1, T3At time t2, T4And the period P is the time t at which the period S ends.2, T4At the time t when the period S starts3(And time t1).
[0066]
The operation of the
[0067]
First, time t1~ T2During each secondary winding 321, 322When a positive voltage is induced in each of the secondary windings 32, as shown in FIG.1, 322Is induced in series with the
[0068]
At this time, one secondary winding 322Current E induced by the voltage E induced at32Is supplied to the
[0069]
These secondary windings 321, 322Current I generated by33, I32Is the
[0070]
Time t1Immediately before the secondary winding 321, 322The voltage induced in the choke coil 352At the time t1~ T2During that, the choke coil 352Is discharged, and the symbol I in FIG.33Is supplied to the
[0071]
Next, at time t2, Two
[0072]
The other primary winding 311Is applied with a positive voltage, and its primary winding 311Secondary winding 32 magnetically coupled to1, A positive voltage is induced.
[0073]
FIG. 5 shows a current flowing through the
[0074]
In the state shown in FIG.1, 322Is applied in parallel to the
[0075]
This current I41, I42Is the
[0076]
Current I41, I42Choke coil 35 that does not flow2At time t2Immediately before the secondary winding 322Current I supplied from32Flows, and is charged thereby, at time t2And the current I32Stops, the choke coil 352Generates an electromotive force, and the current I43Is generated.
[0077]
Its current I43Is the secondary winding 321, 322Generated current I41, I42The
[0078]
FIG. 14 shows the secondary winding 32 as described above.1, 3226 is a simulation result showing waveforms of current and voltage flowing inside the
[0079]
Symbol V31 in FIG.1, V312Is the primary winding 311, 312Shows the waveform of the AC voltage applied to1, I322Is the secondary winding 321, 3225 shows a waveform of a current flowing through the circuit.
[0080]
Also, I361~ I363Is the rectifying
[0081]
Next, at time t3Has passed, and each primary winding 311, 312When all voltages applied to the secondary winding 32 become negative, the secondary winding 321, 322The polarity of the voltage induced in the secondary winding 32 becomes negative.1, 322Is applied in series to the
[0082]
FIG. 6 shows the current flowing at this time, and the secondary winding 321, 322Current I due to the
[0083]
Time t3Before the choke coil 351Current I supplied to22Is stopped, so that the choke coil 351Generates an electromotive force, and the current I53Has been generated.
These currents I51, I52, I53Is supplied to the
[0084]
Next, at time t4Elapses, one secondary winding 322Induced voltage changes from negative to positive, as a result, the secondary winding 321, 322Is applied in parallel to the
[0085]
The above is the primary winding 311, 312The phase shift amount F of the AC voltage applied to the secondary winding 32 is 180 ° or less, but when the shift amount F increases and reaches 180 ° as shown in FIG.1, 322Are in opposite polarities, the series period S disappears, the entire period T becomes the parallel period P, and the current is supplied to the
[0086]
At this time, the current I shown in FIG.71~ I73And the current I shown in FIG.81~84Are supplied alternately.
[0087]
Each secondary winding 321, 322Current I generated by the induced voltage of71, I72, I81, I82Are equal to each other and each choke coil 351~ 353Current I caused by the electromotive force73, I83, I84Is a choke coil 351~ 353Current I charged71, I72, I81+ I82Is equal to the size of
I71= I72= I81= I82= I73/ 2 = I83= I84
It is.
[0088]
As described above, the entirety of one cycle T becomes the parallel period P, and each secondary winding 321, 322Current I due to the induced voltage of71, I72, I81, I82Is a choke coil 351~ 353Output voltage VOBecomes a voltage E / 2 that is half the magnitude of the induced voltage E.
[0089]
At this time, each choke coil 351~ 353In this case, the voltage drops by E / 2, and the choke coil 351~ 353Current I flowing through71, I72, I81, I82With each choke coil 351~ 353Is charged with magnetic energy.
[0090]
On the other hand, when the series connection period S and the parallel connection period P are mixed in one cycle T as in the case of the timing chart of FIG.OIs a size between n × E / 2 and E / 2, and is a size corresponding to a ratio of the period S and the period P included in one period T. For example, when the period S and the period P are 1: 1, the output voltage VOBecomes E · 3/4.
[0091]
In the
[0092]
FIG. 13 shows the output current IOAnd output voltage VO3 is a graph showing the relationship of FIG. Output current IOIs the first upper limit I1Between points A and B, which are smaller thanoIs a constant value of the voltage E, and the output current IOIs the first upper limit I1, The output current IOIncreases while the output voltage VOIs lowered.
[0093]
The
[0094]
However, the output voltage V of the present inventionOIs not limited to this. For example, the output current IOOutput voltage V while increasingOVarious control methods such as linearly decreasing the
[0095]
As described above, at the point C where the phase shift amount F increases and reaches 180 °, and one cycle T becomes a parallel period P, the output voltage VOBecomes E / 2.
[0096]
Sign I2Is the output voltage VOOutput current I when E becomes E / 2OAnd the output current IOIs the second upper limit.
[0097]
In this
[0098]
As a result, the secondary winding 321, 322The period D during which no voltage is induced is not negligibly long, and the output voltage V depends on the length of the period D.OIs further reduced from E / 2.
[0099]
The point D is in a state where the
[0100]
Next, FIG. 15 is a circuit diagram of a
In the
[0101]
In the
[0102]
Secondary winding 321~ 324And the secondary winding 321~ 324The connection point b between the rectifier circuits 221~ 225Choke coil 35 inside1~ 355Is connected to the
[0103]
[0104]
Each
[0105]
FIG. 22 shows this
[0106]
FIGS. 16 and 17 show the current and the direction at this time.101Are each secondary winding 321~ 32417 shows the current flowing when the induced voltage of the positive polarity is positive, and the symbol I in FIG.102Represents the current flowing in the case of the negative polarity, contrary to FIG. In FIGS. 16 and 17 and FIGS. 18 to 21 described later, the choke coil 35 is used.1~ 355The current generated by the electromotive force is omitted.
[0107]
FIG. 23 shows each primary winding 311~ 314, The phase of the AC voltage applied thereto is shifted by 180 °,1~ 324Of adjacent secondary windings 321~ 3245 is a timing chart when the induced voltages have the opposite polarities.
[0108]
18 and 19 are diagrams showing the current and the direction flowing at that time.111, I113Is the current generated by the induced voltage of the positive polarity,112, I114Is a current generated by the induced voltage of the negative polarity. Similarly, reference numeral I in FIG.122, I124Is the current generated by the induced voltage of the positive polarity,121, I123Is a current generated by the induced voltage of the negative polarity.
[0109]
One cycle T is entirely occupied by S, and each secondary winding 321~ 324Is in series with the
[0110]
When one cycle T is entirely occupied by P and the induced voltage is parallel to the
[0111]
This
[0112]
First upper limit value I1, The phase shifts, a period P occurs in which the induced voltage is applied in parallel, and the output voltage V according to the ratio of the periods S and POIs output. n secondary windings 321~ 32nWhen the period S and the period P are mixed, the output voltage VOIs between n × E / 2 and E / 2, the period S during which the induced voltage is applied in series to the
[0113]
In the
[0114]
For example, as shown in FIGS.1And code 322Set of secondary windings, or 323And code 324, A voltage of 2 × E is generated in each of the sets, and the 2 × E voltages of each set are applied in series to the
[0115]
Symbol I in FIG.131And the symbol I in FIG.141Is the current due to the induced voltage of the positive polarity in that case, and the symbol I in FIG.132And the symbol I in FIG.142Is a current caused by the induced voltage of the negative polarity.
[0116]
FIG. 24 shows an example of the
The
[0117]
Also, the output voltage VOAnd the output current I output from the
[0118]
Output voltage amplifier 91VAnd the output current amplifier 91IAnd the output power amplifier 91PHas a reference voltage source 92 for output voltage.VAnd an output current reference voltage source 92IAnd an output power reference voltage source 92PAnd each amplifier 91V, 91I, 91POutput voltage VO, Output current IOOr the magnitude of the output power P and each reference voltage source 92V, 92I, 92PIs amplified and output.
[0119]
Each amplifier 91V, 91I, 91POutput from the diode 941~ 943Are input to the driving
[0120]
Here, each amplifier 91V, 91I, 91POutput signal is the output current IOIs the first upper limit I1While the output voltage is less thanVIs configured to maximize the voltage of the output signal of
[0121]
The
[0122]
Next, the output current IOIs the first upper limit I1Is reached, the output voltage amplifier 91VAnd the output current amplifier 91IIs equal to the voltage of the output signal of theOBecomes larger, and the first upper limit I1Exceeds the second upper limit I2Each amplifier 91V, 91I, 91PMedium, output power amplifier 91PIs configured to maximize the voltage of the output signal of
[0123]
Therefore, each switch circuit 261~ 26nIs the phase of the output power amplifier 91.PIs controlled based on the output power P (output current IOAnd output voltage VO) Is constant so that the output current IOIncreases while the output voltage VOIs reduced.
[0124]
Next, the second upper limit value I2Is reached, the output current reference voltage source 92IThe output signal voltage of theOIs approximately the second upper limit I2Output voltage V while maintaining the current amount ofOLower.
[0125]
It is needless to say that the
[0126]
【The invention's effect】
As described above, in the power supply device of the present invention, the induced voltages of the plurality of secondary windings can be applied in series, series-parallel, or parallel to decrease the output voltage while increasing the output current. In this case, since the output voltage can be reduced without controlling the conduction period of the transistor, the use efficiency of the transformer is high.
[Brief description of the drawings]
FIG. 1A is a circuit block diagram of a power supply device according to a first embodiment of the present invention. FIG. 1B is a circuit diagram showing an internal configuration of a switch circuit.
FIG. 2 is a diagram illustrating a path of a current flowing when an induced voltage of a secondary winding is applied in series to a load in the power supply device of the first example (1).
FIG. 3 is a diagram showing a path of a current flowing when an induced voltage of a secondary winding is applied in series to a load in the power supply device (2).
FIG. 4 is a diagram illustrating a path of a current flowing when a period in which an induced voltage of a secondary winding is applied in series to a load and a period in which the induced voltage is applied in parallel are mixed in the power supply device;
FIG. 5 is a diagram showing a path of a current flowing when a period in which an induced voltage of a secondary winding is applied in series to a load and a period in which the induced voltage is applied in parallel are mixed in the power supply device;
FIG. 6 is a diagram showing a path of a current flowing when a period in which an induced voltage of a secondary winding is applied in series to a load and a period in which the induced voltage is applied in parallel are mixed in the power supply device;
FIG. 7 is a diagram illustrating a path of a current flowing when a period in which an induced voltage of a secondary winding is applied in series to a load and a period in which the induced voltage is applied in parallel are mixed in the power supply device;
FIG. 8 is a diagram showing a path of a current flowing when an induced voltage of a secondary winding is applied in parallel to a load (1).
FIG. 9 is a diagram illustrating a path of a current flowing when an induced voltage of a secondary winding is applied in parallel to a load (2).
FIG. 10 is a timing chart when an induced voltage of a secondary winding is applied in series to a load.
FIG. 11 is a timing chart when a period in which the induced voltage of the secondary winding is applied in series to a load and a period in which the induced voltage is applied in parallel are mixed;
FIG. 12 is a timing chart when an induced voltage of a secondary winding is applied in parallel to a load;
FIG. 13 is a graph showing a relationship between an output voltage and an output current of the power supply device according to the first embodiment of the present invention.
FIG. 14 is a graph showing the internal voltage and current of the power supply device according to the first embodiment of the present invention.
FIG. 15 is a block diagram of a power supply device according to a second embodiment of the present invention.
FIG. 16 is a diagram showing a path of a current flowing when an induced voltage of a secondary winding is applied in series to a load in the power supply device (1).
FIG. 17 is a diagram showing a path of a current flowing when an induced voltage of a secondary winding is applied in series to a load in the power supply device (2).
FIG. 18 is a diagram showing a path of a current flowing when an induced voltage of a secondary winding is applied in parallel to a load in the power supply device (1).
FIG. 19 is a diagram showing a path of a current flowing when an induced voltage of a secondary winding is applied in parallel to a load in the power supply device (2).
FIG. 20 is a diagram showing a path of a current flowing when an induced voltage of a secondary winding is applied in series and parallel to a load in the power supply device (1).
FIG. 21 is a diagram showing a path of a current flowing when an induced voltage of a secondary winding is applied in series and parallel to a load in the power supply device (2).
FIG. 22 is a timing chart in the case where an induced voltage of a secondary winding is applied in series to a load in the power supply device.
FIG. 23 is a timing chart in the case where an induced voltage of a secondary winding is applied in parallel to a load in the power supply device.
FIG. 24 shows an example of a control circuit.
FIG. 25 shows a conventional power supply device
FIG. 26 is a circuit block diagram when the power supply devices are operated in parallel.
[Explanation of symbols]
1, 2,... Power supply
15 Current sensor
16 ... Load
24 Control circuit
261~ 264...... Switch circuit
311~ 314…… Primary winding
321~ 324…… Secondary winding
351~ 355……choke coil
361~ 365…… Rectifier element
38 first output terminal
39 second output terminal
Claims (12)
前記各二次巻線の両端は、チョークコイルによって第1の出力端子にそれぞれ接続され、且つ、整流素子によって第2の出力端子にそれぞれ接続され、
前記各二次巻線の誘起電圧で生成された電流が整流平滑されて第1、第2の出力端子から負荷に供給されるように構成された電源装置であって、
前記複数の二次巻線は直列接続された電源装置。Having a plurality of primary windings, and a secondary winding magnetically coupled to each of the primary windings,
Both ends of each of the secondary windings are respectively connected to a first output terminal by a choke coil, and are connected to a second output terminal by a rectifying element, respectively.
A power supply device configured so that a current generated by an induced voltage of each of the secondary windings is rectified and smoothed and supplied to a load from first and second output terminals,
The power supply device, wherein the plurality of secondary windings are connected in series.
前記各スイッチ回路が前記各一次巻線に供給する交流電圧の位相を制御する制御回路とを有する請求項1記載の電源装置。A switch circuit that generates an AC voltage from a DC voltage supplied from a voltage source and supplies the AC voltage to each of the primary windings;
2. The power supply device according to claim 1, further comprising a control circuit configured to control a phase of an AC voltage supplied to each of the primary windings by each of the switch circuits.
前記各二次巻線の両端は、チョークコイルによって第1の出力端子にそれぞれ接続され、且つ、整流素子によって第2の出力端子に接続され、
前記各二次巻線の誘起電圧で生成された電流が整流平滑されて第1、第2の出力端子から負荷に供給されるように構成され、前記二次巻線は直列接続された電源装置を制御する制御方法であって、
前記各二次巻線に誘起される電圧の位相を制御し、前記第1、第2の出力端子から出力される電圧を制御する電源装置の制御方法。A plurality of primary windings, and a plurality of secondary windings magnetically coupled to the respective primary windings,
Both ends of each of the secondary windings are respectively connected to a first output terminal by a choke coil, and connected to a second output terminal by a rectifying element,
A power supply unit configured to rectify and smooth a current generated by an induced voltage of each of the secondary windings and to supply the current to a load from first and second output terminals, wherein the secondary windings are connected in series A control method for controlling
A control method for a power supply device, wherein a phase of a voltage induced in each of the secondary windings is controlled to control a voltage output from the first and second output terminals.
前記第1の上限値を超える場合は、前記各二次巻線の誘起電圧に異なる極性の電圧を含ませ、前記第1、第2の出力端子間の電圧を低下させる請求項7記載の電源装置の制御方法。When the output current supplied to the load from the first and second output terminals is smaller than a first upper limit, a voltage of the same polarity is induced in each of the secondary windings, and Induced voltage in series with the load,
8. The power supply according to claim 7, wherein when the voltage exceeds the first upper limit, voltages of different polarities are included in the induced voltage of each of the secondary windings, and the voltage between the first and second output terminals is reduced. How to control the device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002293435A JP4148744B2 (en) | 2002-10-07 | 2002-10-07 | Power supply |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002293435A JP4148744B2 (en) | 2002-10-07 | 2002-10-07 | Power supply |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004129457A true JP2004129457A (en) | 2004-04-22 |
JP4148744B2 JP4148744B2 (en) | 2008-09-10 |
Family
ID=32284339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002293435A Expired - Fee Related JP4148744B2 (en) | 2002-10-07 | 2002-10-07 | Power supply |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4148744B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017005908A (en) * | 2015-06-12 | 2017-01-05 | Tdk株式会社 | Switching power supply apparatus |
-
2002
- 2002-10-07 JP JP2002293435A patent/JP4148744B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017005908A (en) * | 2015-06-12 | 2017-01-05 | Tdk株式会社 | Switching power supply apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP4148744B2 (en) | 2008-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6751107B2 (en) | DC power supply device with constant power output level | |
US9742264B2 (en) | Boost inductor demagnetization detection for bridgeless boost PFC converter operating in boundary-conduction mode | |
US6917527B2 (en) | Switching power supply | |
JP2682202B2 (en) | Rectifier circuit using field effect transistor | |
US7209374B2 (en) | Capacitor-input positive and negative power supply circuit | |
US7554820B2 (en) | Series resonant DC-DC converter | |
JP2004088814A (en) | Dc-dc converter | |
JPH04299070A (en) | Switching regulator | |
JP2004064859A (en) | Control method of dc/dc converter | |
JP2004096812A (en) | Switching power supply apparatus | |
JP3346543B2 (en) | Switching power supply | |
JP3695441B2 (en) | Computer power supply | |
JP4109476B2 (en) | Constant power output power supply | |
JP4148744B2 (en) | Power supply | |
JP6485366B2 (en) | Phase shift type full bridge type power supply circuit | |
JP2004015901A (en) | Electric power converter | |
JP2004282896A (en) | Dc converter | |
JPH0564451A (en) | Power source apparatus | |
JP2019106809A (en) | Insulation type switching power supply | |
JP7160719B2 (en) | Single-converter isolated switching power supply | |
JP2007267450A (en) | Multiple-output power supply | |
JP2867069B2 (en) | Switching power supply | |
JP2004166420A (en) | Multi-output switching power supply | |
JP2006129635A (en) | Dc-dc converter | |
WO2019117241A1 (en) | Isolated switching power supply |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080312 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080515 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080610 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080624 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |