JP2004129413A - Charge pump circuit - Google Patents

Charge pump circuit Download PDF

Info

Publication number
JP2004129413A
JP2004129413A JP2002291416A JP2002291416A JP2004129413A JP 2004129413 A JP2004129413 A JP 2004129413A JP 2002291416 A JP2002291416 A JP 2002291416A JP 2002291416 A JP2002291416 A JP 2002291416A JP 2004129413 A JP2004129413 A JP 2004129413A
Authority
JP
Japan
Prior art keywords
voltage
capacitor
output voltage
charge pump
pump circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002291416A
Other languages
Japanese (ja)
Inventor
Satoru Ito
伊藤　悟
Toshiya Fujiyama
藤山　利也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ARUEIDO KK
Sharp Corp
Original Assignee
ARUEIDO KK
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ARUEIDO KK, Sharp Corp filed Critical ARUEIDO KK
Priority to JP2002291416A priority Critical patent/JP2004129413A/en
Publication of JP2004129413A publication Critical patent/JP2004129413A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To solve the problem wherein the effect of forward voltages V<SB>F</SB>of diodes D1, D2 appears at an output voltage Vout. <P>SOLUTION: A charge pump circuit includes a voltage source 22, a step-up capacitor C1, a holding capacitor C2, and diodes D1, D2 provided to prevent discharging currents of the capacitors C1, C2 charged by the source 22 from reversely flowing and to reduce the output voltage Vout of the charge pump circuit by a forward voltage V<SB>F</SB>. This circuit outputs a voltage value Vout larger than an output voltage V<SB>S</SB>of the source 22, by using charging operations in the capacitors C1, C2. This circuit also includes a correcting diode DX provided to increase the voltage V<SB>S</SB>of the source 22 by the forward voltage V<SB>F</SB>part. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】本発明は、チャージポンプ回路に関する。
【０００２】
【従来の技術】図３５に示すチャージポンプ回路では、発振器のクロックφがハイ（インバータ１３０の出力電圧がゼロ）のとき、昇圧用キャパシタＣ１の上側電極の電位Ｖ１は、電圧源１２２の出力電圧ＶＳから逆流防止用ダイオードＤ１の順方向電圧ＶＦを引いた値Ｖ１Ｌｏｗ＝ＶＳ−ＶＦとなる（図３６参照）。
クロックφがロー（インバータ１３０の出力電圧がＶＳ）になると、昇圧用キャパシタＣ１の上側電極の電位Ｖ１は、Ｖ１ＬＯＷからＶＳだけ持ち上げられる。
即ち、Ｖ１Ｈｉｇｈ＝Ｖ１Ｌｏｗ＋ＶＳ＝（ＶＳ−ＶＦ）＋ＶＳ＝２ＶＳ−ＶＦとなる（図３６参照）。この結果、チャージポンプ回路の出力電圧Ｖｏｕｔ（保持用キャパシタＣ２の上側電極の電位）は最終的に、Ｖ１ＨｉｇｈからダイオードＤ２の順方向電圧ＶＦを引いた値、即ちＶ１Ｈｉｇｈ−ＶＦ＝（２ＶＳ−ＶＦ）−ＶＦ＝２ＶＳ−２ＶＦとなる（図３６参照）。このチャージポンプ回路に関連する構造は、特許文献１に開示されている。
【０００３】
【特許文献１】
特許第３２４２２９５号公報（第３図）
【０００４】
【発明が解決しようとする課題】図３５の逆流防止用ダイオードＤ１，Ｄ２に例示される逆流防止手段を備えた従来のチャージポンプ回路では、その回路の出力電圧Ｖｏｕｔに、上記したように逆流防止手段の順方向電圧ＶＦの影響（上記の例では、−２ＶＦ）が現れるという問題があった。
より詳細には、逆流防止手段の順方向電圧ＶＦ分だけ、チャージポンプ回路の出力電圧Ｖｏｕｔの絶対値が低下するという問題があった。また、逆流防止手段の順方向電圧ＶＦは一般に温度依存性を有し、温度に応じて変化するため、順方向電圧ＶＦの影響が出力電圧Ｖｏｕｔに現れると、出力電圧Ｖｏｕｔが温度によって変動することになる。よって、温度が変化する環境において、出力電圧Ｖｏｕｔを所望の値に高精度に維持するのが困難という問題があった。
これらの問題は、設けられる逆流防止手段の個数が増える程、その個数分の順方向電圧ＶＦの影響が出力電圧Ｖｏｕｔに現れるため、大きな問題となる。
【０００５】
また、図３５に例示されるようなチャージポンプ回路では、その出力電圧Ｖｏｕｔの出力部１３３から負荷に流れる負荷電流の影響によって、出力電圧Ｖｏｕｔが変動するため、出力電圧Ｖｏｕｔを所望の値に高精度に維持するのが困難という問題があった。
【０００６】
本発明は、上述した問題に鑑みてなされたものであり、より有用性の高いチャージポンプ回路を実現することを目的とする。
より具体的には、本発明は、チャージポンプ回路の出力電圧に逆流防止手段の順方向電圧の影響が現れるのを抑制することを目的とする。また、本発明は、負荷電流の影響による出力電圧の変動を抑制し、出力電圧を所望の値に高精度に維持することを他の目的とする。
【０００７】
【課題を解決するための手段及び作用と効果】本発明を具現化した第１の態様のチャージポンプ回路は、電圧源と、キャパシタと、電圧源によって充電されたキャパシタの放電電流の逆流を防止するとともにチャージポンプ回路の出力電圧の絶対値を順方向電圧分だけ減少させるように設けられた第１逆流防止手段を備え、キャパシタへの充電作用を利用して電圧源の出力電圧の絶対値よりも大きな電圧値又は電圧源の出力電圧と反対符号の電圧値を出力するチャージポンプ回路である。そして、このチャージポンプ回路は、電圧源の出力電圧の絶対値を順方向電圧分だけ増加させるように設けられた第２逆流防止手段を備えている（請求項１）。
【０００８】
このチャージポンプ回路は、電圧源の出力電圧の絶対値を順方向電圧分だけ増加させるように設けられた第２逆流防止手段を備えているので、その順方向電圧によって、チャージポンプ回路の出力電圧の絶対値を減少させる第１逆流防止手段の順方向電圧を打ち消すようにすることができる。
よって、このチャージポンプ回路によると、第１逆流防止手段の順方向電圧の影響がチャージポンプ回路の出力電圧に現れることを抑制できる。
このため、第１逆流防止手段の順方向電圧分だけ、チャージポンプ回路の出力電圧の絶対値が減少することを回避できる。また、温度が変化する環境においても、チャージポンプ回路の出力電圧を所望の値に高精度に維持し得る。
【０００９】
また、第２逆流防止手段は、電圧源の出力電圧の絶対値を順方向電圧分だけ増加させるように設けられているので、例えば、チャージポンプ回路の出力電圧が電圧源の出力電圧の絶対値のほぼ複数倍となるように構成されている場合等は、複数の第１逆流防止手段の順方向電圧の各々を、第１逆流防止手段よりも少ない個数の第２逆流防止手段の順方向電圧によって打ち消すことも可能である。
以上のように本発明によると、より有用性の高いチャージポンプ回路を実現し得る。
【００１０】
請求項１の回路において、第２逆流防止手段は、順方向電圧の大きさ及び順方向電圧の温度依存性が第１逆流防止手段とほぼ等しいことが好ましい（請求項２）。
この態様によると、チャージポンプ回路の出力電圧に現れ得る第１逆流防止手段の順方向電圧の影響を、第２逆流防止手段の順方向電圧によってより十分に打ち消すことができる。
【００１１】
請求項１又は２の回路においては、電圧源の出力電圧の検出部を有するとともにその検出部に現れる電圧値に基づいて電圧源の出力電圧を制御する電圧源出力の制御手段をさらに備え、前記検出部と電圧源の出力部の間に第２逆流防止手段が設けられていることが好ましい（請求項３）。
この態様によると、電圧源の出力電圧の変動が抑制でき、ひいてはチャージポンプ回路の出力電圧の変動を抑制できる。
【００１２】
請求項１〜３のいずれかに回路においては、チャージポンプ回路の出力電圧が、電圧源の出力電圧のほぼ±Ｋ倍（Ｋは１以上の整数、但しＫ＝１のときは＋１倍の場合を除く）となるように構成され、第１逆流防止手段の個数が、第２逆流防止手段の個数×Ｋ個であることが好ましい（請求項４）。
この態様によると、各々の第１逆流防止手段の順方向電圧を第２逆流防止手段の順方向電圧によって打ち消すことができる。
【００１３】
請求項１〜４のいずれかの回路は、以下の構成を有することが好ましい。Ｎ段（Ｎは１以上の整数）で昇圧する構成である。前記キャパシタとして、各段毎に第１キャパシタを有するとともに少なくとも最終段に第２キャパシタを有する。
所定電位部と１段目の第１キャパシタの一方の電極は、少なくとも１個の第１逆流防止手段を介して接続されている。隣合うキャパシタの一方の電極同士は、少なくとも１個の第１逆流防止手段を介して接続されている。第１キャパシタの他方の電極の電位は、電圧源の出力電圧又はこれと異なる所定電位に切換えられる。第２キャパシタの他方の電極の電位は、所定電位とされている。第２逆流防止手段は、２個以下設けられている（請求項５）。
請求項５の回路は、前記キャパシタとして、各段毎に第２キャパシタを有し、第１逆流防止手段は、Ｎ×２＋２個設けられ、第２逆流防止手段は、２個設けられている態様であってもよい（請求項６）。
あるいは、請求項５の回路は、以下の態様であってもよい。Ｎ段（Ｎは２以上の整数）で反転昇圧する構成である。前記キャパシタとして、最終段のみに第２キャパシタを有する。奇数段目の第１キャパシタの他方の電極の電位は、第１状態では電圧源の出力電圧となり、第２状態では電圧源の出力電圧と異なる所定電位となる。偶数段目の第１キャパシタの他方の電極の電位は、第１状態では電圧源の出力電圧と異なる所定電位となり、第２状態では電圧源の出力電圧となる。
第１逆流防止手段は、（Ｎ＋１）×２−２個設けられている。第２逆流防止手段は、２個設けられている（請求項７）。
【００１４】
これらの態様によると、第２逆流防止手段を２個以下という少ない個数にしながら、各々の第１逆流防止手段の順方向電圧の影響を第２逆流防止手段の順方向電圧によって抑制できる。
ここで、第１キャパシタあるいは第２キャパシタは、物理的に複数に分離していてもよい。複数に分離している場合は、これらを合成したものを第１キャパシタあるいは第２キャパシタとする。また、本明細書では、複数の箇所で「所定電位」という用語を用いるが、各々の「所定電位」の大きさは異なっていてもよいのは勿論である。
【００１５】
請求項１〜６のいずれかの回路は、Ｎ段（Ｎは２以上の整数）で昇圧する構成であって、奇数段目のキャパシタの一方の電極の電位は、第１状態では電圧源の出力電圧となり、第２状態では電圧源の出力電圧と異なる所定電位となり、偶数段目のキャパシタの一方の電極の電位は、第１状態では電圧源の出力電圧と異なる所定電位となり、第２状態では電圧源の出力電圧となることが好ましい（請求項８）。
この態様によると、最終段に保持用キャパシタを設ければ、各段毎に保持用キャパシタを設けなくても電圧源の出力電圧を良好に昇圧し得る。
【００１６】
請求項１〜８のいずれかの回路は、フライングキャパシタを備え、第３状態では、フライングキャパシタの一方の電極が電圧源の出力部に接続されるとともにフライングキャパシタの他方の電極が所定電位とされ、第４状態では、フライングキャパシタの一方の電極が所定電位とされるように構成されていることが好ましい（請求項９）。
この態様によると、第３状態の後、第４状態に切換えることで、フライングキャパシタの他方の電極側に、電圧源の出力電圧を反転させた反転電位が現れるようにすることができる。よって、電圧源の出力電圧を反転昇圧する構成を比較的容易に実現し得る
【００１７】
本発明を具現化した第２の態様のチャージポンプ回路は、電圧源と、キャパシタと、電圧源からキャパシタへの充電作用を利用して電圧源の出力電圧の絶対値よりも大きな電圧値又は電圧源の出力電圧と反対符号の電圧値を出力するチャージポンプ回路である。このチャージポンプ回路は、その出力電圧を検出し、その検出値に基づいて電圧源の出力電圧値を制御することでチャージポンプ回路の出力電圧を制御する回路出力の制御手段を備えている（請求項１０）。
このチャージポンプ回路は、上記のような回路出力の制御手段を備えているので、負荷電流の影響による出力電圧の変動を抑制できる。言い換えると、ロードレギュレーションを改善できる。このため、負荷電流が流れても、チャージポンプ回路の出力電圧を所望の値に高精度に維持し得る。
このように本発明によると、より有用性の高いチャージポンプ回路を実現し得る。
【００１８】
請求項１０の回路においては、電圧源出力の制御手段をさらに備え、その電圧源出力の制御手段が、電圧源の出力電圧の検出部を有するとともに、その検出部に現れる電圧値を基準値に戻そうとする作用によって電圧源の出力電圧を制御するように構成されていることが好ましい。そして、前記回路出力の制御手段は、チャージポンプ回路の出力電圧を検出し、その検出値に基づいて電圧源の出力電圧の検出部に現れる電圧値を変化させ、その検出部に現れる電圧値を基準値に戻そうとする電圧源出力の制御手段の作用を利用して電圧源の出力電圧を制御することが好ましい（請求項１１）。
この態様によると、チャージポンプ回路の出力電圧の変動をより効率的な構成で抑制できる。
【００１９】
請求項１１の回路において、より具体的な態様としては、電圧源の出力電圧の検出部は、電圧源の出力部に接続された２つの直列抵抗の間の直列接続部に設けられ、前記回路出力の制御手段が、検出したチャージポンプ回路の出力電圧値に基づいた電流を前記２つの直列抵抗の一方に流すことによって電圧源の出力電圧の検出部に現れる電圧値を変化させる態様が挙げられる。
【００２０】
【発明の実施の形態】
（第１実施例）　図１に示す第１実施例のチャージポンプ回路は、電圧源２２と、昇圧用キャパシタ（第１キャパシタの一例）Ｃ１と、保持用キャパシタ（第２キャパシタの一例）Ｃ２と、逆流防止用ダイオード（第１逆流防止手段の一例）Ｄ１，Ｄ２と、発振器（クロックφが示されている）と、インバータ３０を備えている。この回路は昇圧用キャパシタＣ１と保持用キャパシタＣ２の１段で昇圧する構成である。他の実施例も含めた本発明の実施例のチャージポンプ回路は、例えば携帯機器等の電源デバイスとして幅広く利用できる。
【００２１】
電圧源２２は、差動増幅器２６を有する。差動増幅器２６は、正相入力端子が基準電圧発生回路２４の出力部に接続され、逆相入力端子が抵抗Ｒ１とＲ２の接続点に接続されている。
電圧源２２の出力部２７（差動増幅器２６の出力部）と抵抗Ｒ２の上端は、補正用ダイオード（第２逆流防止手段の一例）ＤＸを介して接続されている。補正用ダイオードＤＸは、逆流防止用ダイオードＤ１，Ｄ２と同じ構成であり、同じ製造条件で製造されたものである。よって、補正用ダイオードＤＸは、順方向電圧の大きさ及び順方向電圧の温度依存性が逆流防止用ダイオードＤ１，Ｄ２とほぼ等しい。補正用ダイオードＤＸは、アノードが電圧源２２の出力部２７に、カソードが抵抗Ｒ２の上端に接続されている。このように、補正用ダイオードＤＸは、電圧源２２の出力電圧ＶＳを順方向電圧ＶＦ分だけ増加させるように設けられている。
【００２２】
電圧源２２の出力部２７はまた、インバータ３０に接続されている。このように電圧源２２は、インバータ３０の電源としても機能している。インバータ３０の入力部には、クロックφが入力される。インバータ３０の出力電圧は、クロックφがハイのときはゼロとなり、ローのときは電圧源２２の出力電圧ＶＳとなる。なお、以下では適宜、電圧源２２の出力電圧ＶＳを「電源電圧ＶＳ」という。
インバータ３０の出力部は、昇圧用キャパシタＣ１の下側電極（他方の電極）に接続されている。本実施例では、インバータ３０と発振器（クロックφ）によって昇圧用キャパシタＣ１の下側電極の電位を電源電圧ＶＳとゼロのいずれかに切換えるようにしている。即ち、インバータ３０と発振器は、電圧切換手段として機能している。但し、電圧切換手段は、キャパシタの電極の電位を電源電圧ＶＳと所定電位のいずれかに切換えるようにすることができればよく、例えば、スイッチやバッファ等によって構成してもよい。
【００２３】
差動増幅器２６と抵抗Ｒ１，Ｒ２によって正相増幅器が構成されている。電圧電圧ＶＳが例えば低下すると、抵抗Ｒ２，Ｒ１を流れる電流が低下する。すると、抵抗Ｒ２とＲ１の接続点の電位Ｖｂが低下しようとする。しかし、差動増幅器２６の正相入力端子の電位（基準電圧Ｖｒｅｆ）と逆相入力端子の電位は等しくなるように作用するから、抵抗Ｒ２とＲ１の接続点の電位Ｖｂの低下を抑制するように、電圧源２２の出力部２７から抵抗Ｒ２，Ｒ１へ向けて流れる電流が上昇する。この結果、抵抗Ｒ２とＲ１の接続点の電位Ｖｂの低下が抑制されるとともに、出力部２７の出力電圧ＶＳの低下も抑制される。このように、差動増幅器２６と抵抗Ｒ１，Ｒ２は、電圧源２２の出力の制御手段を構成する。抵抗Ｒ１，Ｒ２の接続点は、電源電圧ＶＳの検出部となっている。
【００２４】
昇圧用キャパシタＣ１の上側電極は、電圧源２２の出力部２７にダイオードＤ１を介して接続されている。ダイオードＤ１は、アノードが電圧源２２の出力部２７に、カソードが昇圧用キャパシタＣ１の上側電極（一方の電極）に接続されている。ダイオードＤ１は、昇圧用キャパシタＣ１の放電電流が電圧源２２側へ逆流することを防止する役割を果たす。
昇圧用キャパシタＣ１の上側電極はまた、保持用キャパシタＣ２の上側電極（一方の電極）にダイオードＤ２を介して接続されている。ダイオードＤ２は、アノードが昇圧用キャパシタＣ１の上側電極に、カソードが保持用キャパシタＣ２の上側電極に接続されている。ダイオードＤ２は、電圧源２２側（昇圧用キャパシタＣ１側）への逆流を防止する役割を果たす。保持用キャパシタＣ２の上側電極はまた、チャージポンプ回路の出力電圧Ｖｏｕｔの出力部（出力端子）３３に接続されている。保持用キャパシタＣ２の下側電極（他方の電極）は、接地されている。
【００２５】
第１実施例のチャージポンプ回路の動作を図１と図２を参照して説明する。なお実際には、以下に示す動作を繰返して昇圧される。他の実施例も同様である。
電圧源２２の出力電圧ＶＳの元となる設定電圧Ｖａは、Ｖｒｅｆ（１＋Ｒ２／Ｒ１）である。設定電圧ＶａはＲ１，Ｒ２の値を変えることで任意の値に設定できる。この設定電圧ＶａにダイオードＤＸの順方向電圧ＶＦを加算した値が、電源電圧ＶＳとなる。即ち、ＶＳ＝Ｖａ＋ＶＦである。
クロックφがハイ（インバータ３０の出力電圧がゼロ）のとき、昇圧用キャパシタＣ１の上側電極の電位Ｖ１は、電源電圧ＶＳからダイオードＤ１の順方向電圧ＶＦを引いた値Ｖ１Ｌｏｗ＝ＶＳ−ＶＦ＝（Ｖａ＋ＶＦ）−ＶＦ＝Ｖａとなる。
クロックφがロー（インバータ３０の出力電圧がＶＳ）になると、昇圧用キャパシタＣ１の上側電極の電位Ｖ１は、Ｖ１ＬｏｗからＶＳだけ持ち上げられる。
即ち、Ｖ１Ｈｉｇｈ＝Ｖ１Ｌｏｗ＋ＶＳ＝Ｖａ＋ＶＳ＝２Ｖａ＋ＶＦとなる。
この結果、チャージポンプ回路の出力電圧Ｖｏｕｔ（保持用キャパシタＣ２の上側電極の電位）は最終的に、Ｖ１ＨｉｇｈからダイオードＤ２の順方向電圧ＶＦを引いた値、即ちＶｏｕｔ＝Ｖ１Ｈｉｇｈ−ＶＦ＝（２Ｖａ＋ＶＦ）−ＶＦ＝２Ｖａとなる。
【００２６】
このように、第１実施例は、１段で昇圧し、回路の出力電圧Ｖｏｕｔを電源電圧ＶＳ（Ｖａ）のほぼ２倍とするように構成されている。また、逆流防止用ダイオードの個数（２個：Ｄ１，Ｄ２）＝補正用ダイオードの個数（１個：ＤＸ）×２（ＶｏｕｔとＶａの比）の関係が成り立っている。
【００２７】
（第１実施例の第１変形例）　第１実施例のチャージポンプ回路は、図３に示すように、電圧源２２の出力部２７に一端が接続され、他端が接地された補助キャパシタＣＸをさらに備えてもよい。この構成によると、補助キャパシタＣＸに補助電源的な役割を持たせることができるので、電圧源２２の負担を低減できる。
また、昇圧用キャパシタＣ１等に安定的に電圧（電流）を供給できる。
【００２８】
（第１実施例の第２変形例）　第１実施例のチャージポンプ回路は、図４に示すように、差動増幅器２２の出力端子にゲート端子が接続され、電源３４にドレイン端子が接続され、インバータ３０にソース端子が接続されたｎチャネル型のＦＥＴに例示される電流増幅手段をさらに備えてもよい。この構成によると、昇圧用キャパシタＣ１等に供給する電流を増加させることができるので、昇圧動作を良好に行える。
【００２９】
（第１実施例の第３変形例）　第１実施例のチャージポンプ回路は、図５に示すように、差動増幅器２２の出力端子にゲート端子が接続され、電源３４にドレイン端子が接続され、インバータ３０にソース端子が接続されたｐチャネル型のＦＥＴをさらに備えてもよい。この構成によると、電源３４の電圧からソース−ドレイン間の電圧を減じた値以下の範囲で電源電圧ＶＳを設定し得る。よって、電源電圧ＶＳとして、ゲート−ソース間の電圧降下分を考慮しなければならない上記第２変形例に比べて、電源電圧値ＶＳの設定の自由度を広くできる。
【００３０】
（第２実施例）　図６に示す第２実施例のチャージポンプ回路は、２段で昇圧する構成である。この回路は、各段毎に昇圧用キャパシタ（Ｃ１：１段目、Ｃ３：２段目）と保持用キャパシタ（Ｃ２：１段目、Ｃ４：２段目）を有する。
電圧源２２の出力部２７と１段目の昇圧用キャパシタＣ１の上側電極（一方の電極）は、１個のダイオードＤ１を介して接続されている。昇圧用キャパシタＣ１の上側電極と保持用キャパシタＣ２の上側電極は、２個のダイオードＤ２，Ｄ３を介して接続されている。保持用キャパシタＣ２の上側電極と昇圧用キャパシタＣ３の上側電極は、１個のダイオードＤ４を介して接続されている。昇圧用キャパシタＣ３の上側電極と保持用キャパシタＣ４の上側電極は、２個のダイオードＤ５，Ｄ６を介して接続されている。各ダイオードＤ１〜Ｄ６は、電圧源２２側への逆流を防止する向きに設けられている。昇圧用キャパシタＣ１，Ｃ３の下側電極は、インバータ３０の出力部に接続されている。保持用キャパシタＣ２，Ｃ４の下側電極は、接地されている。
電圧源２２の抵抗Ｒ２と出力部２７の間には、電圧電圧ＶＳを順方向電圧２ＶＦ分だけ増加させるように、２個の補正用ダイオードＤＸ１，ＤＸ２が設けられている。
【００３１】
第２実施例のチャージポンプ回路の動作を図６と図７を参照して説明する。第２実施例では、電源電圧ＶＳ＝Ｖａ＋２ＶＦである。
クロックφがハイ（インバータ３０の出力電圧がゼロ）のとき、昇圧用キャパシタＣ１の上側電極の電位Ｖ１Ｃは、Ｖ１ＣＬｏｗ＝ＶＳ−ＶＦ＝（Ｖａ＋２ＶＦ）−ＶＦ＝Ｖａ＋ＶＦとなる。クロックφがロー（インバータ３０の出力電圧がＶＳ）になると、昇圧用キャパシタＣ１の上側電極の電位Ｖ１は、Ｖ１ＣＨｉｇｈ＝Ｖ１ＣＬｏｗ＋ＶＳ＝（Ｖａ＋ＶＦ）＋（Ｖａ＋２ＶＦ）＝２Ｖａ＋３ＶＦとなる。この結果、保持用キャパシタＣ２の上側電極の電位Ｖ１Ｈは、Ｖ１ＣＨｉｇｈ−２ＶＦ＝（２Ｖａ＋３ＶＦ）−２ＶＦ＝２Ｖａ＋ＶＦとなる。
【００３２】
クロックφがハイ（インバータ３０の出力電圧がゼロ）のとき、昇圧用キャパシタＣ３の上側電極の電位Ｖ２Ｃは、Ｖ２ＣＬｏｗ＝Ｖ１Ｈ−ＶＦ＝（２Ｖａ＋ＶＦ）−ＶＦ＝２Ｖａとなる。クロックφがロー（インバータ３０の出力電圧がゼロ）のとき、昇圧用キャパシタＣ３の上側電極の電位Ｖ２Ｃは、Ｖ２ＣＨｉｇｈ＝Ｖ２ＣＬｏｗ＋ＶＳ＝２Ｖａ＋（Ｖａ＋２ＶＦ）＝３Ｖａ＋２ＶＦとなる。
この結果、回路の出力電圧Ｖｏｕｔ（保持用キャパシタＣ４の上側電極の電位）は最終的に、Ｖ２ＣＨｉｇｈ−２ＶＦ＝（３Ｖａ＋２ＶＦ）−２ＶＦ＝３Ｖａとなる。
【００３３】
このように、第２実施例は、２段で昇圧し、回路の出力電圧Ｖｏｕｔを電源電圧ＶＳ（Ｖａ）のほぼ３倍とするように構成されている。また、逆流防止用ダイオードの個数（６個：Ｄ１〜Ｄ６）＝補正用ダイオードの個数（２個：ＤＸ１，ＤＸ２）×３（ＶｏｕｔとＶａの比）の関係が成り立っている。
また、補正用ダイオードの個数が２個であり、かつ、逆流防止用ダイオードの個数（６個）＝昇圧する段数（２段）×２＋２の関係が成り立っている。
【００３４】
（第２実施例の変形例）　第２実施例のチャージポンプ回路は、例えば図８に示すように、電圧源２２の出力部２７と昇圧用キャパシタＣ１の上側電極の間に設けるダイオードを２個（Ｄ１，Ｄ２）とし、昇圧用キャパシタＣ３の上側電極と保持用キャパシタＣ４の上側電極の間に設けるダイオードを１個（Ｄ６）としてもよい。
【００３５】
この回路によっても、第２実施例と同様に、チャージポンプ回路の出力電圧Ｖｏｕｔは３Ｖａとなり、ダイオードＤ１〜Ｄ６の順方向電圧ＶＦの影響を補正用ダイオードＤＸ１，ＤＸ２によってほぼ打消すことができる（図９参照）。
【００３６】
（第３実施例）　図１０に示す第３実施例のチャージポンプ回路は、３段で昇圧する構成である。この回路は、各段毎に昇圧用キャパシタ（Ｃ１：１段目、Ｃ２：２段目、Ｃ３：３段目）を有するとともに、最終段（３段目）に保持用キャパシタＣ４を有する。
電圧源２２の出力部２７と１段目の昇圧用キャパシタＣ１の上側電極は、１個のダイオードＤ１を介して接続されている。隣合うキャパシタ（Ｃ１とＣ２，Ｃ２とＣ３，Ｃ３とＣ４）の上側電極同士はそれぞれ、１個のダイオード（Ｄ２，Ｄ３，Ｄ４）を介して接続されている。各ダイオードＤ１〜Ｄ４は、電圧源２２側への逆流を防止する向きに設けられている。
奇数段目の昇圧用キャパシタＣ１，Ｃ３の下側電極は、第１インバータ３０の出力部に接続されている。偶数段目の昇圧用キャパシタＣ２の下側電極は、第１インバータ３０の出力電圧の反転電圧を出力する第２インバータ３１の出力部に接続されている。昇圧用キャパシタＣ４の下側電極は、接地されている。
電圧源２２の抵抗Ｒ２と出力部２７の間には、電圧電圧ＶＳを順方向電圧ＶＦ分だけ増加させるように、１個の補正用ダイオードＤＸ１が設けられている。
【００３７】
第３実施例のチャージポンプ回路の動作を図１０と図１１を参照して説明する。第３実施例では、電源電圧ＶＳ＝Ｖａ＋ＶＦである。
クロックφがハイ（第１インバータ３０の出力電圧がゼロ）のとき、昇圧用キャパシタＣ１の上側電極側の電位Ｖ１Ｃは、Ｖ１ＣＬｏｗ＝ＶＳ−ＶＦ＝（Ｖａ＋ＶＦ）−ＶＦ＝Ｖａとなる。クロックφがロー（第１インバータ３０の出力電圧がＶＳ、第２インバータ３１の出力電圧がゼロ）になると、昇圧用キャパシタＣ１の上側電極側の電位Ｖ１Ｃは、Ｖ１ＣＨｉｇｈ＝Ｖ１ＣＬｏｗ＋ＶＳ＝Ｖａ＋（Ｖａ＋ＶＦ）＝２Ｖａ＋ＶＦとなる。この結果、昇圧用キャパシタＣ２の上側電極側の電位Ｖ２Ｃは、Ｖ２ＣＬｏｗ＝Ｖ１ＣＨｉｇｈ−ＶＦ＝（２Ｖａ＋ＶＦ）−ＶＦ＝２Ｖａとなる。
【００３８】
クロックφがハイ（第１インバータ３０の出力電圧がゼロ、第２インバータ３１の出力電圧がＶＳ）になると、昇圧用キャパシタＣ２の上側電極側の電位Ｖ２Ｃは、Ｖ２ＣＨｉｇｈ＝Ｖ２ＣＬｏｗ＋ＶＳ＝２Ｖａ＋（Ｖａ＋ＶＦ）＝３Ｖａ＋ＶＦとなる。この結果、昇圧用キャパシタＣ３の上側電極側の電位Ｖ３Ｃは、Ｖ３ＣＬｏｗ＝Ｖ２ＣＨｉｇｈ−ＶＦ＝（３Ｖａ＋ＶＦ）−ＶＦ＝３Ｖａとなる。
クロックφがロー（第１インバータ３０の出力電圧がＶＳ、第２インバータ３１の出力電圧がゼロ）になると、昇圧用キャパシタＣ３の上側電極側の電位Ｖ３Ｃは、Ｖ３ＣＨｉｇｈ＝Ｖ３ＣＬｏｗ＋ＶＳ＝３Ｖａ＋（Ｖａ＋ＶＦ）＝４Ｖａ＋ＶＦとなる。この結果、回路の出力電圧Ｖｏｕｔ（保持用キャパシタＣ４の上側電極側の電位）は最終的に、Ｖ３ＣＨｉｇｈ−ＶＦ＝（４Ｖａ＋ＶＦ）−ＶＦ＝４Ｖａとなる。
【００３９】
このように、第３実施例は、３段で昇圧し、回路の出力電圧Ｖｏｕｔを電源電圧ＶＳ（Ｖａ）のほぼ４倍とするように構成されている。また、逆流防止用ダイオードの個数（４個：Ｄ１〜Ｄ４）＝補正用ダイオードの個数（１個：ＤＸ）×４（ＶｏｕｔとＶａの比）の関係が成り立っている。
【００４０】
（第４実施例）　図１２に示す第４実施例のチャージポンプ回路は、２段で反転昇圧する構成である。この回路は、各段毎に昇圧用キャパシタ（Ｃ１：１段目、Ｃ３：２段目）と保持用キャパシタ（Ｃ２：１段目、Ｃ４：２段目）を有する。
接地部位４０と１段目の昇圧用キャパシタＣ１の上側電極は、１個のダイオードＤ１を介して接続されている。隣合うキャパシタ（Ｃ１とＣ２，Ｃ２とＣ３，Ｃ３とＣ４）の上側電極同士はそれぞれ、１個のダイオード（Ｄ２，Ｄ３，Ｄ４）を介して接続されている。各ダイオードＤ１〜Ｄ４は、回路の出力部３３側への逆流を防止する向きに設けられている。昇圧用キャパシタＣ１，Ｃ３の下側電極は、インバータ３０の出力部に接続されている。保持用キャパシタＣ２，Ｃ４の下側電極は、接地されている。
電圧源２２の抵抗Ｒ２と出力部２７の間には、電圧電圧ＶＳを順方向電圧２ＶＦ分だけ増加させるように、２個の補正用ダイオードＤＸ１，ＤＸ２が設けられている。
【００４１】
第４実施例のチャージポンプ回路の動作を図１２と図１３を参照して説明する。第４実施例では、電源電圧ＶＳ＝Ｖａ＋２ＶＦである。
クロックφがロー（インバータ３０の出力電圧がＶＳ）のとき、昇圧用キャパシタＣ１の上側電極の電位Ｖ１Ｃは、Ｖ１ＣＨｉｇｈ＝Ｖｇ＋ＶＦ＝ＶＦとなる。クロックφがハイ（インバータ３０の出力電圧がゼロ）になると、昇圧用キャパシタＣ１の上側電極の電位Ｖ１Ｃは、Ｖ１ＣＬｏｗ＝Ｖ１ＣＨｉｇｈ−ＶＳ＝ＶＦ−（Ｖａ＋２ＶＦ）＝−Ｖａ−ＶＦとなる。この結果、保持用キャパシタＣ２の上側電極の電位Ｖ１Ｈは、Ｖ１ＣＬｏｗ＋ＶＦ＝（−Ｖａ−ＶＦ）＋ＶＦ＝−Ｖａとなる。
【００４２】
クロックφがロー（インバータ３０の出力電圧がＶＳ）のとき、昇圧用キャパシタＣ３の上側電極の電位Ｖ２Ｃは、Ｖ２ＣＨｉｇｈ＝Ｖ１Ｈ＋ＶＦ＝−Ｖａ＋ＶＦとなる。クロックφがハイ（インバータ３０の出力電圧がゼロ）のとき、昇圧用キャパシタＣ３の上側電極の電位Ｖ２Ｃは、Ｖ２ＣＬｏｗ＝Ｖ２ＣＨｉｇｈ−ＶＳ＝（−Ｖａ＋ＶＦ）−（Ｖａ＋２ＶＦ）＝−２Ｖａ−ＶＦとなる。この結果、回路の出力電圧Ｖｏｕｔ（保持用キャパシタＣ４の上側電極の電位）は最終的に、Ｖ２ＣＬｏｗ＋ＶＦ＝（−２Ｖａ−ＶＦ）＋ＶＦ＝−２Ｖａとなる。
【００４３】
第４実施例は、２段で反転昇圧するが、このうちの１段目は出力電圧ＶＳの反転電圧−ＶＳ（詳細には−Ｖａ）を生成するために用いられる。よって、実質的に昇圧する（電源電圧ＶＳの絶対値よりも大きな値に昇圧する）ために用いられるのは、１段である。このため、回路の出力電圧Ｖｏｕｔは電源電圧ＶＳ（Ｖａ）のほぼ−２倍となる。また、逆流防止用ダイオードの個数（４個：Ｄ１〜Ｄ４）＝補正用ダイオードの個数（２個：ＤＸ１，ＤＸ２）×２（ＶｏｕｔとＶａの比）の関係が成り立っている。
【００４４】
（第５実施例）　図１４に示す第５実施例のチャージポンプ回路は、３段で反転昇圧する構成である。この回路は、各段毎に昇圧用キャパシタ（Ｃ１：１段目、Ｃ２：２段目、Ｃ３：３段目）を有するとともに、最終段（３段目）に保持用キャパシタＣ４を有する。
接地部位４０と１段目の昇圧用キャパシタＣ１の上側電極は、１個のダイオードＤ１を介して接続されている。昇圧用キャパシタＣ１とＣ２の上側電極同士は、２個のダイオードＤ２，Ｄ３を介して接続されている。昇圧用キャパシタＣ２とＣ３の上側電極同士は、１個のダイオードＤ４を介して接続されている。昇圧用キャパシタＣ３の上側電極と保持用キャパシタＣ４の上側電極は、２個のダイオードＤ５，Ｄ６を介して接続されている。各ダイオードＤ１〜Ｄ６は、回路の出力部３３側への逆流を防止する向きに設けられている。
奇数段目（１段目、３段目）の昇圧用キャパシタＣ１，Ｃ３の下側電極は、第１インバータ３０の出力部に接続されている。偶数段目（２段目）の昇圧用キャパシタＣ２の下側電極は、第１インバータ３０の出力電圧の反転電圧を出力する第２インバータ３１の出力部に接続されている。保持用キャパシタＣ４の下側電極は、接地されている。
電圧源２２の抵抗Ｒ２と出力部２７の間には、電圧電圧ＶＳを順方向電圧２ＶＦ分だけ増加させるように、２個の補正用ダイオードＤＸ１，ＤＸ２が設けられている。
【００４５】
第５実施例のチャージポンプ回路の動作を図１４と図１５を参照して説明する。第５実施例では、電源電圧ＶＳ＝Ｖａ＋２ＶＦである。
クロックφがロー（第１インバータ３０の出力電圧がＶＳ）のとき、昇圧用キャパシタＣ１の上側電極の電位Ｖ１Ｃは、Ｖ１ＣＨｉｇｈ＝Ｖｇ＋ＶＦ＝ＶＦとなる。クロックφがハイ（第１インバータ３０の出力電圧がゼロ、第２インバータ３１の出力電圧がＶＳ）になると、昇圧用キャパシタＣ１の上側電極の電位Ｖ１Ｃは、Ｖ１ＣＬｏｗ＝Ｖ１ＣＨｉｇｈ−ＶＳ＝ＶＦ−（Ｖａ＋２ＶＦ）＝−Ｖａ−ＶＦとなる。この結果、昇圧用キャパシタＣ２の上側電極側の電位Ｖ２Ｃは、Ｖ２ＣＨｉｇｈ＝Ｖ１ＣＬｏｗ＋２ＶＦ＝（−Ｖａ−ＶＦ）＋２ＶＦ＝−Ｖａ＋ＶＦとなる。
【００４６】
クロックφがロー（第１インバータ３０の出力電圧がＶＳ、第２インバータ３１の出力電圧がゼロ）のとき、昇圧用キャパシタＣ２の上側電極の電位Ｖ２Ｃは、Ｖ２ＣＬｏｗ＝Ｖ２ＣＨｉｇｈ−ＶＳ＝（−Ｖａ＋ＶＦ）−（Ｖａ＋２ＶＦ）＝−２Ｖａ−ＶＦとなる。この結果、昇圧用キャパシタＣ３の上側電極の電位Ｖ３Ｃは、Ｖ３ＣＨｉｇｈ＝Ｖ２ＣＬｏｗ＋ＶＦ＝（−２Ｖａ−ＶＦ）＋ＶＦ＝−２Ｖａとなる。
クロックφがハイ（第１インバータ３０の出力電圧がゼロ、第２インバータ３１の出力電圧がＶＳ）になると、昇圧用キャパシタＣ３の上側電極の電位Ｖ３Ｃは、Ｖ３ＣＬｏｗ＝Ｖ３ＣＨｉｇｈ−ＶＳ＝−２Ｖａ−（Ｖａ＋２ＶＦ）＝−３Ｖａ−２ＶＦとなる。この結果、回路の出力電圧Ｖｏｕｔ（保持用キャパシタＣ４の上側電極の電位）は最終的に、Ｖ３ＣＬｏｗ＋２ＶＦ＝（−３Ｖａ−２ＶＦ）＋２ＶＦ＝−３Ｖａとなる。
【００４７】
第５実施例は、３段で反転昇圧するが、第４実施例と同様に、実質的に昇圧する（電源電圧ＶＳの絶対値よりも大きな値に昇圧する）ために用いられるのは、２段である。このため、回路の出力電圧Ｖｏｕｔは電源電圧ＶＳ（Ｖａ）のほぼ−３倍となる。また、逆流防止用ダイオードの個数（６個：Ｄ１〜Ｄ６）＝補正用ダイオードの個数（２個：ＤＸ１，ＤＸ２）×３（ＶｏｕｔとＶａの比）の関係が成り立っている。
また、補正用ダイオードの個数が２個であり、かつ、逆流防止用ダイオードの個数（６個）＝（昇圧する段数（３段）＋１）×２−２の関係が成り立っている。
【００４８】
（第５実施例の変形例）　第５実施例のチャージポンプ回路は、例えば図１６に示すように、保持用キャパシタＣ１の上側電極と保持用キャパシタＣ２の上側電極の間に設けるダイオードを１個（Ｄ２）とし、保持用キャパシタＣ２の上側電極と保持用キャパシタＣ３の上側電極の間に設けるダイオードを２個（Ｄ３，Ｄ４）としてもよい。
【００４９】
（第６実施例）　図１８に示す第６実施例のチャージポンプ回路は、フライングキャパシタＣＦと、１組の第１スイッチ４２と、１組の第２スイッチ４４を備えている。フライングキャパシタＣＦの上側電極と下側電極はそれぞれ、第１スイッチ４２を介して電圧源２２の出力部２７と接地部位４６に接続可能となっている。また、フライングキャパシタＣＦの上側電極と下側電極はそれぞれ、第２スイッチを介して接地部位４８とダイオードＤ１に接続可能となっているとともに、反転電位保持用キャパシタＣＷに並列に接続可能となっている。
【００５０】
この回路は、１段で反転昇圧する構成である。この回路は、１段中に昇圧用キャパシタＣ１と保持用キャパシタＣ２を有する。反転電位Ｖ０Ｈが現れる部位（反転電位保持用キャパシタＣＷの下側電極）と昇圧用キャパシタＣ１の下側電極は、１個のダイオードＤ１を介して接続されている。昇圧用キャパシタＣ１の下側電極と保持用キャパシタＣ２の下側電極は、１個のダイオードＤ２を介して接続されている。各ダイオードＤ１，Ｄ２は、回路の出力部３３側への逆流を防止する向きに設けられている。昇圧用キャパシタＣ１の上側電極は、インバータ３０の出力部に接続されている。保持用キャパシタＣ４の上側電極は、接地部位４８で接地されている。
電圧源２２の抵抗Ｒ２と出力部２７の間には、電圧電圧ＶＳを順方向電圧ＶＦ分だけ増加させるように、１個の補正用ダイオードＤＸが設けられている。
【００５１】
第６実施例のチャージポンプ回路の動作を図１８と図１９を参照して説明する。第６実施例では、電源電圧ＶＳ＝Ｖａ＋ＶＦである。
第２スイッチ４４がオフした状態で第１スイッチ４２をオンすると、フライングキャパシタＣＦの上側電極が電圧源２２の出力部２７に接続されるとともに、フライングキャパシタＣＦの下側電極が接地部位４６に接続されて接地される。
この結果、フライングキャパシタＣＦの両端電圧がＶＳとなるように、フライングキャパシタＣＦが充電される。その後、第１スイッチ４２をオフして第２スイッチ４４をオンすると、フライングキャパシタＣＦの上側電極が接地部位４８に接続されて接地されるため、フライングキャパシタＣＦの下側電極の電位は、負電位となる。第２スイッチ４４をオンすると、フライングキャパシタＣＦと反転電位保持用キャパシタＣＷが並列に接続されるので、フライングキャパシタＣＦに蓄積された電荷は反転電位保持用キャパシタＣＷに供給される。
【００５２】
よって、第１スイッチ４２のみオン、第２スイッチ４４のみオンを繰返すことで、反転電位保持用キャパシタＣＷの下側電極の電位が−ＶＳとなる。反転電位保持用キャパシタＣＷの下端の電位をＶ０Ｈ＝−ＶＳとすると、インバータ３０には、電源としてこのＶ０Ｈが供給される。クロックφがローのとき、インバータ３０の出力電圧はＶ０Ｈとなる。クロックφがハイのとき、インバータ３０の出力電圧はゼロとなる。
【００５３】
クロックφがロー（インバータ３０の出力電圧がＶ０Ｈ）のとき、昇圧用キャパシタＣ１の下側電極の電位Ｖ１Ｃは、Ｖ１ＣＨｉｇｈ＝Ｖ０Ｈ＋ＶＦ＝（−Ｖａ−ＶＦ）＋ＶＦ＝−Ｖａとなる。クロックφがハイ（インバータ３０の出力電圧がゼロ）になると、昇圧用キャパシタＣ１の下側電極の電位Ｖ１Ｃは、Ｖ１ＣＬｏｗ＝Ｖ１ＣＨｉｇｈ−ＶＳ＝−Ｖａ−（Ｖａ＋ＶＦ）＝−２Ｖａ−ＶＦとなる。この結果、回路の出力電圧Ｖｏｕｔ（保持用キャパシタＣ２の下側電極の電位）は最終的に、Ｖ１ＣＬｏｗ＋ＶＦ＝（−２Ｖａ−ＶＦ）＋ＶＦ＝−２Ｖａとなる。
【００５４】
第６実施例は、１段で反転昇圧する。第６実施例は第４及び第５実施例と異なり、フライングキャパシタＣＦ等を用いて出力電圧ＶＳの反転電圧−ＶＳを生成する。よって、実質的に昇圧する（電源電圧ＶＳの絶対値よりも大きな値に昇圧する）ために用いられるのも１段である。このため、回路の出力電圧Ｖｏｕｔは電源電圧ＶＳ（Ｖａ）のほぼ−２倍となる。また、逆流防止用ダイオードの個数（２個：Ｄ１，Ｄ２）＝補正用ダイオードの個数（１個：ＤＸ）×２（ＶｏｕｔとＶａの比）の関係が成り立っている。
【００５５】
（第７実施例）　図２０に示す第７実施例のチャージポンプ回路は、第６実施例と同様に、フライングキャパシタＣＦ等を用いて反転電位保持用キャパシタＣＷの他方の電極側に反転電位Ｖ０Ｈ＝−ＶＳを生成する。
この回路は、２段で反転昇圧する構成であり、図６に示す第２実施例を反転昇圧型に変形したような構成となっている。この回路は、各段毎に昇圧用キャパシタ（Ｃ１：１段目、Ｃ３：２段目）と保持用キャパシタ（Ｃ２：１段目、Ｃ４：２段目）を有する。反転電位Ｖ０Ｈが現れる部位と１段目の昇圧用キャパシタＣ１の下側電極は、２個のダイオードＤ１，Ｄ２を介して接続されている。昇圧用キャパシタＣ１の下側電極と保持用キャパシタＣ２の下側電極は、１個のダイオードＤ３を介して接続されている。保持用キャパシタＣ２の下側電極と昇圧用キャパシタＣ３の下側電極は、１個のダイオードＤ４を介して接続されている。昇圧用キャパシタＣ３の下側電極と保持用キャパシタＣ４の下側電極は、２個のダイオードＤ５，Ｄ６を介して接続されている。各ダイオードＤ１〜Ｄ６は、回路の出力部３３側への逆流を防止する向きに設けられている。昇圧用キャパシタＣ１，Ｃ３の上側電極は、インバータ３０の出力部に接続されている。保持用キャパシタＣ２，Ｃ４の下側電極は、接地部位４８に接続されて接地されている。
電圧源２２の抵抗Ｒ２と出力部２７の間には、電圧電圧ＶＳを順方向電圧２ＶＦ分だけ増加させるように、２個の補正用ダイオードＤＸ１，ＤＸ２が設けられている。
【００５６】
第７実施例のチャージポンプ回路の動作を図２０と図２１を参照して説明する。第７実施例では、電源電圧ＶＳ＝Ｖａ＋２ＶＦである。第６実施例と同様にして、保持用キャパシタＣＷの下側電極の電位を−ＶＳとする。
クロックφがロー（インバータ３０の出力電圧がＶ０Ｈ）のとき、昇圧用キャパシタＣ１の下側電極側の電位Ｖ１Ｃは、Ｖ１ＣＨｉｇｈ＝Ｖ０Ｈ＋２ＶＦ＝（−Ｖａ−２ＶＦ）＋２ＶＦ＝−Ｖａとなる。クロックφがハイ（インバータ３０の出力電圧がゼロ）になると、昇圧用キャパシタＣ１の下側電極側の電位Ｖ１Ｃは、Ｖ１ＣＬｏｗ＝Ｖ１ＣＨｉｇｈ−ＶＳ＝−Ｖａ−（Ｖａ＋２ＶＦ）＝−２Ｖａ−２ＶＦとなる。この結果、保持用キャパシタＣ２の下側電極側の電位Ｖ１Ｈは、Ｖ１ＣＬｏｗ＋ＶＦ＝（−２Ｖａ−２ＶＦ）＋ＶＦ＝−２Ｖａ−ＶＦとなる。
【００５７】
クロックφがロー（インバータ３０の出力電圧がＶ０Ｈ）のとき、昇圧用キャパシタＣ３の下側電極側の電位Ｖ２Ｃは、Ｖ２ＣＨｉｇｈ＝Ｖ１Ｈ＋ＶＦ＝（−２Ｖａ−ＶＦ）＋ＶＦ＝−２Ｖａとなる。クロックφがハイ（インバータ３０の出力電圧がゼロ）になると、昇圧用キャパシタＣ３の下側電極側の電位Ｖ２Ｃは、Ｖ２ＣＬｏｗ＝Ｖ２ＣＨｉｇｈ−ＶＳ＝−２Ｖａ−（Ｖａ＋２ＶＦ）＝−３Ｖａ−２ＶＦとなる。この結果、回路の出力電圧Ｖｏｕｔ（保持用キャパシタＣ４の下側電極側の電位）は最終的に、Ｖ２ＣＬｏｗ＋２ＶＦ＝（−３Ｖａ−２ＶＦ）＋２ＶＦ＝−３Ｖａとなる。
【００５８】
第７実施例は、２段で反転昇圧する。第６実施例と同様に、フライングキャパシタＣＦ等を用いて出力電圧ＶＳの反転電圧−ＶＳを生成する。よって、実質的に昇圧する（電源電圧ＶＳの絶対値よりも大きな値に昇圧する）ために用いられるのも２段である。このため、回路の出力電圧Ｖｏｕｔは電源電圧ＶＳ（Ｖａ）のほぼ−３倍となる。また、逆流防止用ダイオードの個数（６個：Ｄ１〜Ｄ６）＝補正用ダイオードの個数（２個：ＤＸ１，ＤＸ２）×３（ＶｏｕｔとＶａの比）の関係が成り立っている。
また、補正用ダイオードの個数が２個であり、かつ、逆流防止用ダイオードの個数（６個）＝昇圧する段数（２段）×２＋２の関係が成り立っている。
【００５９】
（第７実施例の変形例）　第７実施例のチャージポンプ回路は、図２２に示すように、昇圧用キャパシタＣ１の下側電極と保持用キャパシタＣ２の下側電極の間に設けるダイオードを２つ（Ｄ３，Ｄ４）とし、昇圧用キャパシタＣ３の下側電極と保持用キャパシタＣ４の下側電極の間に設けるダイオードを１つ（Ｄ６）としてもよい。
【００６０】
（第８実施例）　図２４に示す第８実施例のチャージポンプ回路は、第６実施例と同様に、フライングキャパシタＣＦ等を用いて反転電位保持用キャパシタＣＷの他方の電極側に反転電位Ｖ０Ｈ＝−ＶＳを生成する。
この回路は、２段で反転昇圧する構成であり、図１４に示す第５実施例（反転昇圧型）に類似した構成となっている。第８実施例の回路は、各段毎に昇圧用キャパシタ（Ｃ１：１段目、Ｃ２：２段目）を有するとともに、最終段（２段目）に保持用キャパシタＣ３を有する。反転電位Ｖ０Ｈが現れる部位と１段目の昇圧用キャパシタＣ１の下側電極は、１個のダイオードＤ１を介して接続されている。昇圧用キャパシタＣ１とＣ２の下側電極同士は、１個のダイオードＤ２を介して接続されている。昇圧用キャパシタＣ２の下側電極と保持用キャパシタＣ３の下側電極は、１個のダイオードＤ３を介して接続されている。各ダイオードＤ１〜Ｄ３は、回路の出力部３３側への逆流を防止する向きに設けられている。
奇数段目（１段目）の昇圧用キャパシタＣ１の上側電極は、第１インバータ３０の出力部に接続されている。偶数段目（２段目）の昇圧用キャパシタＣ２の上側電極は、第１インバータ３０の出力電圧の反転電圧を出力する第２インバータ３１の出力部に接続されている。保持用キャパシタＣ３の上側電極は、接地されている。
電圧源２２の抵抗Ｒ２と出力部２７の間には、電圧電圧ＶＳを順方向電圧ＶＦ分だけ増加させるように、１個の補正用ダイオードＤＸが設けられている。
【００６１】
第８実施例のチャージポンプ回路の動作を図２４と図２５を参照して説明する。第８実施例では、電源電圧ＶＳ＝Ｖａ＋ＶＦである。第６実施例と同様にして、保持用キャパシタＣＷの下側電極の電位を−ＶＳとする。
クロックφがロー（インバータ３０の出力電圧がＶ０Ｈ）のとき、昇圧用キャパシタＣ１の下側電極側の電位Ｖ１Ｃは、Ｖ１ＣＨｉｇｈ＝Ｖ０Ｈ＋ＶＦ＝（−Ｖａ−ＶＦ）＋ＶＦ＝−Ｖａとなる。クロックφがハイ（インバータ３０の出力電圧がゼロ、インバータ３１の出力電圧がＶ０Ｈ）になると、昇圧用キャパシタＣ１の下側電極側の電位Ｖ１Ｃは、Ｖ１ＣＬｏｗ＝Ｖ１ＣＨｉｇｈ−ＶＳ＝−Ｖａ−（Ｖａ＋ＶＦ）＝−２Ｖａ−ＶＦとなる。この結果、保持用キャパシタＣ２の下側電極側の電位Ｖ２ＣＨｉｇｈは、Ｖ１ＣＬｏｗ＋ＶＦ＝（−２Ｖａ−ＶＦ）＋ＶＦ＝−２Ｖａとなる。
【００６２】
クロックφがロー（インバータ３０の出力電圧がＶ０Ｈ、インバータ３１の出力電圧がゼロ）のとき、昇圧用キャパシタＣ２の下側電極側の電位Ｖ２ＣＬｏｗは、Ｖ２ＣＨｉｇｈ−ＶＳ＝−２Ｖａ−（Ｖａ＋ＶＦ）＝−３Ｖａ−ＶＦとなる。この結果、回路の出力電圧Ｖｏｕｔ（保持用キャパシタＣ３の下側電極側の電位）は最終的に、Ｖ２ＣＬｏｗ＋ＶＦ＝（−３Ｖａ−ＶＦ）＋ＶＦ＝−３Ｖａとなる。
【００６３】
第８実施例は、２段で反転昇圧する。第６実施例と同様に、フライングキャパシタＣＦ等を用いて出力電圧ＶＳの反転電圧−ＶＳを生成する。よって、実質的に昇圧する（電源電圧ＶＳの絶対値よりも大きな値に昇圧する）ために用いられるのも２段である。このため、回路の出力電圧Ｖｏｕｔは電源電圧ＶＳ（Ｖａ）のほぼ−３倍となる。また、逆流防止用ダイオードの個数（３個：Ｄ１〜Ｄ６）＝補正用ダイオードの個数（１個：ＤＸ）×３（ＶｏｕｔとＶａの比）の関係が成り立っている。
【００６４】
次に、第９〜第１１実施例の説明に先立って、負荷電流（出力電流）の影響によってチャージポンプ回路の出力電圧が変動することを図２６のモデルを参照して説明する。図２６のモデルでは、入力電圧をＶｉｎ、昇圧用キャパシタをＣ１、保持用キャパシタをＣ２としている。このモデルでは、スイッチ６６，６８の抵抗は０Ωとし、遅延は考えない。また、計算の簡単化のために、キャパシタＣ１，Ｃ２へのチャージは瞬時に行われ、昇圧用キャパシタＣ１は瞬時に切断されるものとする。
【００６５】
チャージしたときの出力電圧Ｖｏｕｔは、次式（１）となる。
Ｖｏｕｔ（ｎ＋１）＝（Ｃ１×Ｖｉｎ＋Ｃ２×Ｖｏｕｔ（ｎ））／（Ｃ１＋Ｃ２）　…（１）
負荷電流をＩｏｕｔとし、周期Ｔでチャージするとした場合、
保持用キャパシタＣ２から１周期で放電される電荷量は、次式（２）となる。
Ｉｏｕｔ×Ｔ　…（２）
保持用キャパシタＣ２に１周期で充電される電荷量は、次式（３）となる。
（Ｃ１×Ｖｉｎ＋Ｃ２×Ｖｏｕｔ）×Ｃ２／（Ｃ１＋Ｃ２）−Ｃ２×Ｖｏｕｔ　…（３）
１周期で放電される電荷量と、１周期で充電される電荷量が釣合うところで安定するので、式（２）＝式（３）から、このときの出力電圧Ｖｏｕｔは次式（４）となる。
Ｖｏｕｔ＝（Ｉｏｕｔ×Ｔ−Ｖｉｎ（Ｃ１×Ｃ２）／（Ｃ１＋Ｃ２））×（Ｃ１＋Ｃ２）／（−Ｃ１×Ｃ２）　…（４）
【００６６】
式（４）に、例えばＩｏｕｔ＝１ｍＡ、Ｔ＝１μｓ、Ｃ１＝０．１μＦ、Ｃ２
＝１μＦ、Ｖｉｎ＝１０Ｖを代入すると、Ｖｏｕｔ＝９．９８９Ｖとなる。即ち、このモデルでは、負過電流Ｉｏｕｔがゼロであれば入力電圧Ｖｉｎと出力電圧Ｖｏｕｔが等しくなるように構成されているが、負荷電流Ｉｏｕｔの影響によって、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎよりも低下する。
【００６７】
以下の第９〜第１１実施例は、負荷電流Ｉｏｕｔの影響によって出力電圧Ｖｏｕｔが変動（低下）することを抑制する構成となっている。
【００６８】
（第９実施例）　図２７に示す第９実施例のチャージポンプ回路は、トランスコンダクタンスアンプ５０を備えている。トランスコンダクタンスアンプ５０は、正相入力端子と逆相入力端子に入力された電圧の差に応じた電流を出力端子から出力する。トランスコンダクタンスアンプ５０の正相入力端子は、抵抗Ｒ４とＲ３の接続点（回路の出力電圧Ｖｏｕｔの検出部）に接続されている。抵抗Ｒ４の一端（上端）は、チャージポンプ回路の出力部３３に接続されている。抵抗Ｒ３の他端（下端）は、接地されている。よって、トランスコンダクタンスアンプ５０の正相入力端子には、チャージポンプ回路の出力電圧Ｖｏｕｔを抵抗Ｒ４とＲ３で分圧した値が入力される。
【００６９】
トランスコンダクタンスアンプ５０の逆相入力端子は、基準電圧発生回路５２に接続されている。トランスコンダクタンスアンプ５０の出力端子は、抵抗Ｒ２とＲ１の接続点（電圧源２２の出力電圧ＶＳの検出部）に接続されている。抵抗Ｒ２の一端（上端）は、電圧源２２の出力部２７に接続されている。抵抗Ｒ１の他端（下端）は、接地されている。抵抗Ｒ２とＲ１の接続点はまた、第１実施例等と同様に、電圧源２２の差動増幅器２６の逆相入力端子に接続されている。第１実施例で説明したように、差動増幅器２６、抵抗Ｒ１，Ｒ２は、電源電圧ＶＳの制御手段を構成している。トランスコンダクタンスアンプ５０と抵抗Ｒ３，Ｒ４は、電源電圧ＶＳの制御手段とともに、回路の出力電圧Ｖｏｕｔの制御手段を構成している。
【００７０】
第９実施例のチャージポンプ回路の動作を説明する。上記したように、トランスコンダクタンスアンプ５０の正相入力端子には、回路の出力電圧Ｖｏｕｔの分圧値が入力される。トランスコンダクタンスアンプ５０の逆相入力端子には、基準電圧が入力されている。よって、トランスコンダクタンスアンプ５０の出力端子には、回路の出力電圧Ｖｏｕｔの分圧値と基準電圧の差に応じた電流が出力される。
【００７１】
回路の出力電圧値Ｖｏｕｔが低下した場合、トランスコンダクタンスアンプ５０の出力電流値も低下する。この結果、抵抗Ｒ１に流れる電流値も低下する。この回路では、抵抗Ｒ１とＲ２の接続点は差動増幅器２６の逆相入力端子に接続されているから、抵抗Ｒ１とＲ２の接続点の電位Ｖｂは、基準電圧値Ｖｒｅｆに等しくなるように作用する。よって、抵抗Ｒ１に流れる電流値が低下し、抵抗Ｒ１とＲ２の接続点の電位Ｖｂが低下するように作用すると、その電位Ｖｂを基準値Ｖｒｅｆに戻すように、抵抗Ｒ２の一端（上端）側から抵抗Ｒ２，Ｒ１側へ流れる電流値が上昇する。この結果、抵抗Ｒ２の一端側の電圧値、即ち、電圧源２２の出力電圧値ＶＳが上昇する。電源電圧値ＶＳが上昇すると、第１実施例等で説明したように、チャージポンプ回路の出力電圧値Ｖｏｕｔも上昇する。即ち、回路の出力電圧Ｖｏｕｔの低下が抑制される。
【００７２】
第９実施例によると、例えばフィルタとして抵抗Ｒ３に並列にキャパシタを接続した場合でも、トランスコンダクタンスアンプ５０を介しているので、そのキャパシタを接続した影響が電圧源２２側に現れることを回避できるというメリットもある。
【００７３】
（第９実施例の第１変形例）　第９実施例のチャージポンプ回路は、第１〜第７実施例と同様に、図２８に示すように、電圧源２２の抵抗Ｒ２と出力部２７の間に、電圧電圧ＶＳを順方向電圧ＶＦ分だけ増加させるように、補正用ダイオードＤＸを設けてもよい。
【００７４】
（第９実施例の第２変形例）　第９実施例のチャージポンプ回路は、図２９に示すようなスイッチドキャパシタタイプの構成としてもよい。図２９の回路は、１組の第１スイッチ５４ａ，５４ｂをオンすると、キャパシタＣＦが、その両端電圧が電源電圧ＶＳとなるように充電される。次に、１組の第１スイッチ５４ａ，５４ｂをオフして、１組の第２スイッチ５６ａ，５６ｂをオンすると、キャパシタＣＦに蓄積された電荷がキャパシタＣＷに移動する。上記の動作を繰返した結果、１組の第２スイッチ５６ａ，５６ｂをオンした状態では、出力電圧Ｖｏｕｔが２ＶＳとなり、昇圧される。
【００７５】
（第１０実施例）　図３０に示す第１０実施例のチャージポンプ回路は、一端（上端）がチャージポンプ回路の出力部３３に接続され、他端（下端）が抵抗Ｒ２とＲ１の接続点（電源電圧ＶＳの検出部）に接続された抵抗Ｒ５を備えている。
この回路では、回路の出力電圧値Ｖｏｕｔが低下した場合、抵抗Ｒ５を流れる電流が低下する。この結果、抵抗Ｒ１に流れる電流値も低下する。よって、第９実施例と同様に、電源電圧値ＶＳが上昇し、回路の出力電圧値Ｖｏｕｔも上昇する。即ち、回路の出力電圧Ｖｏｕｔの低下が抑制される。
【００７６】
第１０実施例によると、非常にシンプルな構成でチャージポンプ回路の出力電圧の変動を抑制できる。
【００７７】
（第１０実施例の第１変形例）　第１０実施例のチャージポンプ回路は、第１〜７実施例と同様に、図３１に示すように、電圧源２２の抵抗Ｒ２と出力部２７の間に、電圧電圧ＶＳを順方向電圧ＶＦ分だけ増加させるように、補正用ダイオードＤＸを設けてもよい。
【００７８】
（第１０実施例の第２変形例）　第１０実施例のチャージポンプ回路は、第９実施例の第２変形例と同様に、図３２に示すように、スイッチドキャパシタタイプの構成としてもよい。
【００７９】
（第１１実施例）　図３３に示す第１１実施例のチャージポンプ回路は、ＦＥＴ６２ａ〜６２ｄによって構成されるカレントミラー回路５７を備えている。このうち、ＦＥＴ６２ｄのソース端子は、抵抗Ｒ６の一端に接続されている。抵抗Ｒ６の他端は、チャージポンプ回路の出力部３３に接続されている。
カレントミラー回路５７の出力部５７ａは、ＦＥＴ６０のゲート端子に接続されている。ＦＥＴ６０のドレイン端子は、抵抗Ｒ１とＲ２の接続点（電源電圧ＶＳの検出部）に接続されている。
カレントミラー回路５７を構成するＦＥＴ６２ｃのソース端子は接地部位６４に接続され、接地されている。カレントミラー回路５７では、ＦＥＴ６２ｃのソース端子とＦＥＴ６２ｄのソース端子の電位は等しくなるから、ＦＥＴ６２ｄのソース端子（抵抗Ｒ６の一端）は仮想的に接地された状態となっている。
【００８０】
第１１実施例のチャージポンプ回路の動作を説明する。回路の出力電圧値Ｖｏｕｔが低下した場合（例えば−１０Ｖから−１０．２Ｖに低下した場合）、抵抗Ｒ６をその上端側から下端側に流れる電流が上昇する。この結果、カレントミラー回路５７の出力部５７ａからＦＥＴ６０へ流れる電流値が上昇する。よって、抵抗Ｒ１に流れる電流値は上昇する。これにより、抵抗Ｒ１とＲ２の接続点の電位Ｖｂが上昇するように作用すると、その電圧値を基準値Ｖｒｅｆに戻すように、抵抗Ｒ２の一端（上端）側から抵抗Ｒ２，Ｒ１側に流れる電流値が低下する。この結果、抵抗Ｒ２の一端側の電圧値、即ち、電源電圧値ＶＳが低下する。電源電圧値ＶＳが低下すると、第１実施例等で説明したように、チャージポンプ回路の出力電圧Ｖｏｕｔの絶対値も小さくなる。第１１実施例は反転昇圧型であり、出力電圧Ｖｏｕｔは負の値であるため、出力電圧Ｖｏｕｔの絶対値が小さくなると、その出力電圧値Ｖｏｕｔは上昇することになる。即ち、回路の出力電圧Ｖｏｕｔの低下が抑制される。
【００８１】
（第１１実施例の変形例）　第１１実施例のチャージポンプ回路は、第１〜７実施例と同様に、図３４に示すように、電圧源２２の抵抗Ｒ２と出力部２７の間に、電圧電圧ＶＳを順方向電圧２ＶＦ分だけ増加させるように、２個の補正用ダイオードＤＸ１，ＤＸ２を設けてもよい。
【００８２】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【図１】第１実施例のチャージポンプ回路の構成図を示す。
【図２】第１実施例のチャージポンプ回路の回路動作の説明図を示す。
【図３】第１実施例の第１変形例のチャージポンプ回路の構成図を示す。
【図４】第１実施例の第２変形例のチャージポンプ回路の構成図を示す。
【図５】第１実施例の第３変形例のチャージポンプ回路の構成図を示す。
【図６】第２実施例のチャージポンプ回路の構成図を示す。
【図７】第２実施例のチャージポンプ回路の回路動作の説明図を示す。
【図８】第２実施例の変形例のチャージポンプ回路の構成図を示す。
【図９】第２実施例の変形例のチャージポンプ回路の回路動作の説明図を示す。
【図１０】第３実施例のチャージポンプ回路の構成図を示す。
【図１１】第３実施例のチャージポンプ回路の動作の説明図を示す。
【図１２】第４実施例のチャージポンプ回路の構成図を示す。
【図１３】第４実施例のチャージポンプ回路の動作の説明図を示す。
【図１４】第５実施例のチャージポンプ回路の構成図を示す。
【図１５】第５実施例のチャージポンプ回路の動作の説明図を示す。
【図１６】第５実施例の変形例のチャージポンプ回路の構成図を示す。
【図１７】第５実施例の変形例のチャージポンプ回路の動作の説明図を示す。
【図１８】第６実施例のチャージポンプ回路の構成図を示す。
【図１９】第６実施例のチャージポンプ回路の動作の説明図を示す。
【図２０】第７実施例のチャージポンプ回路の構成図を示す。
【図２１】第７実施例のチャージポンプ回路の動作の説明図を示す。
【図２２】第７実施例の変形例のチャージポンプ回路の構成図を示す。
【図２３】第７実施例の変形例のチャージポンプ回路の動作の説明図を示す。
【図２４】第８実施例のチャージポンプ回路の構成図を示す。
【図２５】第８実施例のチャージポンプ回路の動作の説明図を示す。
【図２６】チャージポンプ回路のモデル図を示す。
【図２７】第９実施例のチャージポンプ回路の構成図を示す。
【図２８】第９実施例の第１変形例のチャージポンプ回路の構成図を示す。
【図２９】第９実施例の第２変形例のチャージポンプ回路の構成図を示す。
【図３０】第１０実施例のチャージポンプ回路の構成図を示す。
【図３１】第１０実施例の第１変形例のチャージポンプ回路の構成図を示す。
【図３２】第１０実施例の第２変形例のチャージポンプ回路の構成図を示す。
【図３３】第１１実施例のチャージポンプ回路の構成図を示す。
【図３４】第１１実施例の変形例のチャージポンプ回路の構成図を示す。
【図３５】従来のチャージポンプ回路の構成図を示す。
【図３６】従来のチャージポンプ回路の動作の説明図を示す。
【符号の説明】
Ｄ１，Ｄ２：逆流防止用ダイオード
ＤＸ：補正用ダイオード
２２：電圧源
２４：基準電圧発生回路
２６：差動増幅器
３０：インバータ[0001]
[0001] The present invention relates to a charge pump circuit.
[0002]
2. Description of the Related Art In the charge pump circuit shown in FIG. 35, when the clock φ of the oscillator is high (the output voltage of the inverter 130 is zero), the potential V1 of the upper electrode of the boosting capacitor C1 becomes the output voltage of the voltage source 122. V S From the forward voltage V of the backflow prevention diode D1 F Minus V1 Low = V S -V F (See FIG. 36).
Clock φ is low (the output voltage of inverter 130 is V S ), The potential V1 of the upper electrode of the boosting capacitor C1 becomes V1 LOW To V S Can only be lifted.
That is, V1 High = V1 Low + V S = (V S -V F ) + V S = 2V S -V F (See FIG. 36). As a result, the output voltage Vout of the charge pump circuit (the potential of the upper electrode of the holding capacitor C2) finally becomes V1 High From the forward voltage V of the diode D2 F , Ie, V1 High -V F = (2V S -V F ) -V F = 2V S -2V F (See FIG. 36). A structure related to this charge pump circuit is disclosed in Patent Document 1.
[0003]
[Patent Document 1]
Japanese Patent No. 3242295 (FIG. 3)
[0004]
In a conventional charge pump circuit having a backflow prevention means exemplified by the backflow prevention diodes D1 and D2 in FIG. 35, the output voltage Vout of the circuit is connected to the backflow prevention circuit as described above. Mean forward voltage V F (In the above example, -2V F ) Appeared.
More specifically, the forward voltage V F There is a problem that the absolute value of the output voltage Vout of the charge pump circuit decreases by the amount. In addition, the forward voltage V F Generally has a temperature dependence and changes according to the temperature. F Appears in the output voltage Vout, the output voltage Vout varies with temperature. Therefore, there is a problem that it is difficult to maintain the output voltage Vout at a desired value with high accuracy in an environment where the temperature changes.
These problems are caused by the fact that as the number of the backflow prevention means provided increases, the forward voltage V F Is a significant problem because it appears in the output voltage Vout.
[0005]
In the charge pump circuit illustrated in FIG. 35, the output voltage Vout fluctuates due to the effect of the load current flowing from the output unit 133 of the output voltage Vout to the load, so that the output voltage Vout is increased to a desired value. There was a problem that it was difficult to maintain accuracy.
[0006]
The present invention has been made in view of the above-described problem, and has as its object to realize a charge pump circuit with higher utility.
More specifically, an object of the present invention is to suppress the influence of the forward voltage of the backflow prevention means from appearing on the output voltage of the charge pump circuit. Another object of the present invention is to suppress fluctuations in the output voltage due to the influence of the load current and maintain the output voltage at a desired value with high accuracy.
[0007]
SUMMARY OF THE INVENTION A charge pump circuit according to a first aspect of the present invention, which embodies the present invention, prevents a backflow of a discharge current of a voltage source, a capacitor, and a capacitor charged by the voltage source. And a first backflow prevention means provided so as to reduce the absolute value of the output voltage of the charge pump circuit by the forward voltage, and utilizing the charging action on the capacitor to reduce the absolute value of the output voltage of the voltage source. Is a charge pump circuit that outputs a large voltage value or a voltage value having the opposite sign to the output voltage of the voltage source. The charge pump circuit includes second backflow prevention means provided to increase the absolute value of the output voltage of the voltage source by the forward voltage (claim 1).
[0008]
This charge pump circuit includes second backflow prevention means provided so as to increase the absolute value of the output voltage of the voltage source by the forward voltage, so that the forward voltage causes the output voltage of the charge pump circuit to increase. , The forward voltage of the first backflow prevention means that reduces the absolute value of
Therefore, according to this charge pump circuit, it is possible to suppress the influence of the forward voltage of the first backflow prevention means from appearing on the output voltage of the charge pump circuit.
Therefore, it is possible to prevent the absolute value of the output voltage of the charge pump circuit from decreasing by the forward voltage of the first backflow prevention unit. Further, even in an environment where the temperature changes, the output voltage of the charge pump circuit can be maintained at a desired value with high accuracy.
[0009]
Also, the second backflow prevention means is provided so as to increase the absolute value of the output voltage of the voltage source by the forward voltage, so that, for example, the output voltage of the charge pump circuit becomes the absolute value of the output voltage of the voltage source. In a case where the forward voltage of the plurality of first backflow prevention units is smaller than the number of the forward voltage of the second backflow prevention units, It is also possible to negate by.
As described above, according to the present invention, a more useful charge pump circuit can be realized.
[0010]
In the circuit according to the first aspect, it is preferable that the second backflow prevention unit has substantially the same magnitude of the forward voltage and the temperature dependency of the forward voltage as the first backflow prevention unit.
According to this aspect, the influence of the forward voltage of the first backflow prevention means that may appear on the output voltage of the charge pump circuit can be more sufficiently canceled by the forward voltage of the second backflow prevention means.
[0011]
The circuit according to claim 1 or 2, further comprising a voltage source output control means for controlling the output voltage of the voltage source based on a voltage value appearing at the detection unit, further comprising a voltage source output voltage detecting unit, It is preferable that a second backflow prevention unit is provided between the detection unit and the output unit of the voltage source.
According to this aspect, the fluctuation of the output voltage of the voltage source can be suppressed, and the fluctuation of the output voltage of the charge pump circuit can be suppressed.
[0012]
In the circuit according to any one of claims 1 to 3, the output voltage of the charge pump circuit is approximately ± K times the output voltage of the voltage source (where K is an integer of 1 or more, but when K = 1, it is +1 times) It is preferable that the number of the first backflow prevention units is (the number of the second backflow prevention units) × K (claim 4).
According to this aspect, the forward voltage of each first backflow prevention unit can be canceled by the forward voltage of the second backflow prevention unit.
[0013]
The circuit according to any one of claims 1 to 4 preferably has the following configuration. In this configuration, the voltage is boosted in N stages (N is an integer of 1 or more). The capacitor has a first capacitor for each stage and a second capacitor at least in the last stage.
The predetermined potential portion and one electrode of the first-stage first capacitor are connected via at least one first backflow prevention unit. One electrodes of adjacent capacitors are connected via at least one first backflow prevention unit. The potential of the other electrode of the first capacitor is switched to the output voltage of the voltage source or a predetermined potential different therefrom. The potential of the other electrode of the second capacitor is set to a predetermined potential. Two or less second backflow prevention means are provided (claim 5).
6. The circuit according to claim 5, wherein a second capacitor is provided for each stage as the capacitor, N × 2 + 2 first backflow prevention units are provided, and two second backflow prevention units are provided. (Claim 6).
Alternatively, the circuit of claim 5 may be in the following mode. The configuration is such that the voltage is inverted and boosted in N stages (N is an integer of 2 or more). As the capacitor, only the last stage has a second capacitor. The potential of the other electrode of the odd-numbered first capacitor becomes the output voltage of the voltage source in the first state, and becomes a predetermined potential different from the output voltage of the voltage source in the second state. The potential of the other electrode of the even-numbered first capacitor becomes a predetermined potential different from the output voltage of the voltage source in the first state, and becomes the output voltage of the voltage source in the second state.
(N + 1) × 2-2 first backflow prevention units are provided. Two second backflow prevention means are provided (claim 7).
[0014]
According to these aspects, the influence of the forward voltage of each first backflow prevention unit can be suppressed by the forward voltage of the second backflow prevention unit while the number of the second backflow prevention units is as small as two or less.
Here, the first capacitor or the second capacitor may be physically separated into a plurality of capacitors. If they are separated into a plurality of components, a combination of these components is used as a first capacitor or a second capacitor. Further, in this specification, the term “predetermined potential” is used at a plurality of places, but it is needless to say that the magnitude of each “predetermined potential” may be different.
[0015]
The circuit according to any one of claims 1 to 6 has a configuration in which voltage is boosted in N stages (N is an integer of 2 or more), and the potential of one electrode of the odd-numbered stage capacitor is equal to the potential of the voltage source in the first state. The output voltage becomes a predetermined potential different from the output voltage of the voltage source in the second state, and the potential of one electrode of the even-numbered stage capacitor becomes a predetermined potential different from the output voltage of the voltage source in the first state. In this case, the output voltage of the voltage source is preferable.
According to this aspect, if the holding capacitor is provided in the last stage, the output voltage of the voltage source can be favorably boosted without providing the holding capacitor for each stage.
[0016]
The circuit according to any one of claims 1 to 8 includes a flying capacitor, and in the third state, one electrode of the flying capacitor is connected to the output of the voltage source and the other electrode of the flying capacitor is set to a predetermined potential. In the fourth state, it is preferable that one electrode of the flying capacitor be configured to have a predetermined potential.
According to this aspect, by switching to the fourth state after the third state, an inverted potential obtained by inverting the output voltage of the voltage source can appear on the other electrode side of the flying capacitor. Therefore, a configuration for inverting and boosting the output voltage of the voltage source can be realized relatively easily.
[0017]
According to a second aspect of the present invention, there is provided a charge pump circuit including a voltage source, a capacitor, and a voltage value or a voltage larger than an absolute value of an output voltage of the voltage source using a charging operation from the voltage source to the capacitor. This is a charge pump circuit that outputs a voltage value having the opposite sign to the output voltage of the source. The charge pump circuit includes a circuit output control unit that detects the output voltage and controls the output voltage of the charge pump circuit by controlling the output voltage value of the voltage source based on the detected value. Item 10).
Since this charge pump circuit includes the above-described circuit output control means, it is possible to suppress fluctuations in the output voltage due to the influence of the load current. In other words, load regulation can be improved. Therefore, even if a load current flows, the output voltage of the charge pump circuit can be maintained at a desired value with high accuracy.
As described above, according to the present invention, a more useful charge pump circuit can be realized.
[0018]
The circuit according to claim 10, further comprising voltage source output control means, wherein the voltage source output control means has a detection unit for the output voltage of the voltage source, and sets a voltage value appearing in the detection unit to a reference value. It is preferable that the output voltage of the voltage source is controlled by an action to be returned. The circuit output control means detects an output voltage of the charge pump circuit, changes a voltage value appearing in a detection unit of an output voltage of the voltage source based on the detected value, and calculates a voltage value appearing in the detection unit. It is preferable to control the output voltage of the voltage source by using the operation of the voltage source output control means that attempts to return to the reference value.
According to this aspect, the fluctuation of the output voltage of the charge pump circuit can be suppressed with a more efficient configuration.
[0019]
12. The circuit according to claim 11, wherein, as a more specific aspect, the output voltage detection section of the voltage source is provided in a series connection section between two series resistors connected to the output section of the voltage source. A mode in which the output control means changes the voltage value appearing in the output voltage detection section of the voltage source by causing a current based on the detected output voltage value of the charge pump circuit to flow through one of the two series resistors. .
[0020]
BEST MODE FOR CARRYING OUT THE INVENTION
First Embodiment A charge pump circuit according to a first embodiment shown in FIG. 1 includes a voltage source 22, a boost capacitor (an example of a first capacitor) C1, and a holding capacitor (an example of a second capacitor) C2. , Backflow preventing diodes (an example of first backflow preventing means) D1 and D2, an oscillator (clock φ is shown), and an inverter 30. This circuit has a configuration in which the voltage is boosted by one stage of the boosting capacitor C1 and the holding capacitor C2. The charge pump circuit according to the embodiment of the present invention including other embodiments can be widely used as a power supply device of, for example, a portable device.
[0021]
The voltage source 22 has a differential amplifier 26. The differential amplifier 26 has a positive-phase input terminal connected to the output of the reference voltage generation circuit 24 and a negative-phase input terminal connected to a connection point between the resistors R1 and R2.
The output 27 of the voltage source 22 (the output of the differential amplifier 26) and the upper end of the resistor R2 are connected via a correction diode DX (an example of a second backflow prevention unit) DX. The correction diode DX has the same configuration as the backflow prevention diodes D1 and D2, and is manufactured under the same manufacturing conditions. Therefore, the correction diode DX has substantially the same magnitude of the forward voltage and the temperature dependency of the forward voltage as the backflow prevention diodes D1 and D2. The correction diode DX has an anode connected to the output unit 27 of the voltage source 22, and a cathode connected to the upper end of the resistor R2. As described above, the correction diode DX is connected to the output voltage V S Is the forward voltage V F It is provided to increase by the minute.
[0022]
The output 27 of the voltage source 22 is also connected to the inverter 30. Thus, the voltage source 22 also functions as a power source for the inverter 30. Clock φ is input to an input portion of inverter 30. The output voltage of the inverter 30 becomes zero when the clock φ is high, and the output voltage V of the voltage source 22 when the clock φ is low. S It becomes. Note that the output voltage V of the voltage source 22 will be appropriately described below. S To the power supply voltage V S "
The output of the inverter 30 is connected to the lower electrode (the other electrode) of the boosting capacitor C1. In this embodiment, the potential of the lower electrode of the boosting capacitor C1 is changed to the power supply voltage V by the inverter 30 and the oscillator (clock φ). S And zero. That is, the inverter 30 and the oscillator function as voltage switching means. However, the voltage switching means changes the potential of the electrode of the capacitor to the power supply voltage V S And a predetermined potential as long as it can be switched to, for example, a switch or a buffer.
[0023]
A positive-phase amplifier is formed by the differential amplifier 26 and the resistors R1 and R2. Voltage V S For example, the current flowing through the resistors R2 and R1 decreases. Then, the potential Vb at the connection point between the resistors R2 and R1 tends to decrease. However, the potential of the positive-phase input terminal (reference voltage Vref) of the differential amplifier 26 and the potential of the negative-phase input terminal act so as to be equal to each other. Then, the current flowing from the output unit 27 of the voltage source 22 to the resistors R2 and R1 increases. As a result, the decrease in the potential Vb at the connection point between the resistors R2 and R1 is suppressed, and the output voltage V S Is also suppressed. As described above, the differential amplifier 26 and the resistors R1 and R2 constitute control means for controlling the output of the voltage source 22. The connection point between the resistors R1 and R2 is the power supply voltage V S Is a detection unit.
[0024]
The upper electrode of the boosting capacitor C1 is connected to the output section 27 of the voltage source 22 via the diode D1. The diode D1 has an anode connected to the output unit 27 of the voltage source 22, and a cathode connected to the upper electrode (one electrode) of the boosting capacitor C1. The diode D1 serves to prevent the discharge current of the boosting capacitor C1 from flowing back to the voltage source 22 side.
The upper electrode of the boosting capacitor C1 is also connected to the upper electrode (one electrode) of the holding capacitor C2 via the diode D2. The diode D2 has an anode connected to the upper electrode of the boosting capacitor C1 and a cathode connected to the upper electrode of the holding capacitor C2. The diode D2 plays a role of preventing backflow to the voltage source 22 side (the step-up capacitor C1 side). The upper electrode of the holding capacitor C2 is also connected to an output (output terminal) 33 of the output voltage Vout of the charge pump circuit. The lower electrode (the other electrode) of the holding capacitor C2 is grounded.
[0025]
The operation of the charge pump circuit according to the first embodiment will be described with reference to FIGS. Actually, the voltage is boosted by repeating the following operation. The same applies to other embodiments.
Output voltage V of voltage source 22 S Is the reference voltage Vref (1 + R2 / R1). The set voltage Va can be set to an arbitrary value by changing the values of R1 and R2. The forward voltage V of the diode DX is added to the set voltage Va. F Is the power supply voltage V S It becomes. That is, V S = Va + V F It is.
When the clock φ is high (the output voltage of the inverter 30 is zero), the potential V1 of the upper electrode of the boost capacitor C1 is equal to the power supply voltage V S From the forward voltage V of the diode D1 F Minus V1 Low = V S -V F = (Va + V F ) -V F = Va.
The clock φ is low (the output voltage of the inverter 30 is V S ), The potential V1 of the upper electrode of the boosting capacitor C1 becomes V1 Low To V S Can only be lifted.
That is, V1 High = V1 Low + V S = Va + V S = 2Va + V F It becomes.
As a result, the output voltage Vout of the charge pump circuit (the potential of the upper electrode of the holding capacitor C2) finally becomes V1 High From the forward voltage V of the diode D2 F , Ie, Vout = V1 High -V F = (2Va + V F ) -V F = 2 Va.
[0026]
As described above, in the first embodiment, the voltage is boosted in one stage, and the output voltage Vout of the circuit is changed to the power supply voltage Vout. S It is configured to be approximately twice as large as (Va). Further, the relationship of the number of backflow prevention diodes (two: D1, D2) = the number of correction diodes (one: DX) × 2 (the ratio between Vout and Va) holds.
[0027]
(First Modification of First Embodiment) As shown in FIG. 3, the charge pump circuit of the first embodiment includes an auxiliary capacitor CX having one end connected to the output unit 27 of the voltage source 22 and the other end grounded. May be further provided. According to this configuration, since the auxiliary capacitor CX can have a role of an auxiliary power supply, the load on the voltage source 22 can be reduced.
Further, a voltage (current) can be stably supplied to the boosting capacitor C1 and the like.
[0028]
(Second Modification of First Embodiment) In the charge pump circuit of the first embodiment, as shown in FIG. 4, the gate terminal is connected to the output terminal of the differential amplifier 22, and the drain terminal is connected to the power supply 34. And a current amplifying unit exemplified by an n-channel type FET whose source terminal is connected to the inverter 30. According to this configuration, the current supplied to the boosting capacitor C1 and the like can be increased, so that the boosting operation can be performed well.
[0029]
(Third Modification of First Embodiment) In the charge pump circuit of the first embodiment, as shown in FIG. 5, the gate terminal is connected to the output terminal of the differential amplifier 22, and the drain terminal is connected to the power supply 34. And a p-channel type FET whose source terminal is connected to the inverter 30. According to this configuration, the power supply voltage V falls within a range equal to or less than the value obtained by subtracting the voltage between the source and the drain from the voltage of the power supply 34. S Can be set. Therefore, the power supply voltage V S As compared with the second modification in which the voltage drop between the gate and the source must be considered, the power supply voltage value V S Can be set more freely.
[0030]
Second Embodiment A charge pump circuit according to a second embodiment shown in FIG. 6 has a configuration in which the voltage is boosted in two stages. This circuit has a boosting capacitor (C1: first stage, C3: second stage) and a holding capacitor (C2: first stage, C4: second stage) for each stage.
The output section 27 of the voltage source 22 and the upper electrode (one electrode) of the first-stage boosting capacitor C1 are connected via one diode D1. The upper electrode of the boosting capacitor C1 and the upper electrode of the holding capacitor C2 are connected via two diodes D2 and D3. The upper electrode of the holding capacitor C2 and the upper electrode of the boosting capacitor C3 are connected via one diode D4. The upper electrode of the boosting capacitor C3 and the upper electrode of the holding capacitor C4 are connected via two diodes D5 and D6. Each of the diodes D1 to D6 is provided in such a direction as to prevent a backflow to the voltage source 22 side. The lower electrodes of the boost capacitors C1 and C3 are connected to the output of the inverter 30. The lower electrodes of the holding capacitors C2 and C4 are grounded.
The voltage V is applied between the resistor R2 of the voltage source 22 and the output unit 27. S Is the forward voltage 2V F Two correction diodes DX1 and DX2 are provided so as to increase by the amount.
[0031]
The operation of the charge pump circuit according to the second embodiment will be described with reference to FIGS. In the second embodiment, the power supply voltage V S = Va + 2V F It is.
When the clock φ is high (the output voltage of the inverter 30 is zero), the potential V1C of the upper electrode of the boosting capacitor C1 becomes V1C Low = V S -V F = (Va + 2V F ) -V F = Va + V F It becomes. The clock φ is low (the output voltage of the inverter 30 is V S ), The potential V1 of the upper electrode of the boosting capacitor C1 becomes V1C High = V1C Low + V S = (Va + V F ) + (Va + 2V F ) = 2Va + 3V F It becomes. As a result, the potential V1H of the upper electrode of the holding capacitor C2 becomes V1C High -2V F = (2Va + 3V F ) -2V F = 2Va + V F It becomes.
[0032]
When the clock φ is high (the output voltage of the inverter 30 is zero), the potential V2C of the upper electrode of the boosting capacitor C3 becomes V2C Low = V1H-V F = (2Va + VF) -V F = 2 Va. When the clock φ is low (the output voltage of the inverter 30 is zero), the potential V2C of the upper electrode of the boosting capacitor C3 becomes V2C High = V2C Low + V S = 2Va + (Va + 2V F ) = 3Va + 2V F It becomes.
As a result, the output voltage Vout of the circuit (the potential of the upper electrode of the holding capacitor C4) finally becomes V2C High -2V F = (3Va + 2V F ) -2V F = 3 Va.
[0033]
Thus, in the second embodiment, the voltage is boosted in two stages, and the output voltage Vout of the circuit is S It is configured to be approximately three times (Va). Further, the relationship of the number of backflow prevention diodes (six: D1 to D6) = the number of correction diodes (two: DX1, DX2) × 3 (the ratio between Vout and Va) holds.
Further, the number of correction diodes is two, and the relationship of the number of backflow prevention diodes (six) = the number of boosting stages (two) × 2 + 2 is established.
[0034]
(Modification of Second Embodiment) The charge pump circuit of the second embodiment has, for example, two diodes provided between the output section 27 of the voltage source 22 and the upper electrode of the boosting capacitor C1, as shown in FIG. (D1, D2), and one diode (D6) may be provided between the upper electrode of the boosting capacitor C3 and the upper electrode of the holding capacitor C4.
[0035]
Also according to this circuit, as in the second embodiment, the output voltage Vout of the charge pump circuit becomes 3 Va, and the forward voltage Vout of the diodes D1 to D6. F Can be almost canceled out by the correction diodes DX1 and DX2 (see FIG. 9).
[0036]
Third Embodiment A charge pump circuit according to a third embodiment shown in FIG. 10 has a configuration in which voltage is boosted in three stages. This circuit has a boosting capacitor (C1: first stage, C2: second stage, C3: third stage) for each stage, and a holding capacitor C4 in the final stage (third stage).
The output section 27 of the voltage source 22 and the upper electrode of the first-stage boosting capacitor C1 are connected via one diode D1. The upper electrodes of the adjacent capacitors (C1 and C2, C2 and C3, C3 and C4) are connected to each other via one diode (D2, D3, D4). Each of the diodes D1 to D4 is provided in a direction to prevent a backflow to the voltage source 22 side.
The lower electrodes of the odd-numbered boosting capacitors C1 and C3 are connected to the output of the first inverter 30. The lower electrode of the even-numbered step-up capacitor C2 is connected to the output of the second inverter 31 that outputs an inverted voltage of the output voltage of the first inverter 30. The lower electrode of the boost capacitor C4 is grounded.
The voltage V is applied between the resistor R2 of the voltage source 22 and the output unit 27. S Is the forward voltage V F One correction diode DX1 is provided so as to increase by one minute.
[0037]
The operation of the charge pump circuit according to the third embodiment will be described with reference to FIGS. In the third embodiment, the power supply voltage V S = Va + V F It is.
When the clock φ is high (the output voltage of the first inverter 30 is zero), the potential V1C on the upper electrode side of the boosting capacitor C1 becomes V1C Low = V S -V F = (Va + V F ) -V F = Va. The clock φ is low (the output voltage of the first inverter 30 is V S , The output voltage of the second inverter 31 becomes zero), the potential V1C on the upper electrode side of the boosting capacitor C1 becomes V1C High = V1C Low + V S = Va + (Va + V F ) = 2Va + V F It becomes. As a result, the potential V2C on the upper electrode side of the boosting capacitor C2 becomes V2C Low = V1C High -V F = (2Va + V F ) -V F = 2 Va.
[0038]
When the clock φ is high (the output voltage of the first inverter 30 is zero and the output voltage of the second inverter 31 is V S ), The potential V2C on the upper electrode side of the boost capacitor C2 becomes V2C High = V2C Low + V S = 2Va + (Va + V F ) = 3Va + V F It becomes. As a result, the potential V3C on the upper electrode side of the boosting capacitor C3 becomes V3C Low = V2C High -V F = (3Va + V F ) -V F = 3 Va.
The clock φ is low (the output voltage of the first inverter 30 is V S , The output voltage of the second inverter 31 becomes zero), the potential V3C on the upper electrode side of the boost capacitor C3 becomes V3C High = V3C Low + V S = 3Va + (Va + V F ) = 4Va + V F It becomes. As a result, the output voltage Vout (the potential on the upper electrode side of the holding capacitor C4) of the circuit finally becomes V3C High -V F = (4Va + V F ) -V F = 4 Va.
[0039]
Thus, in the third embodiment, the voltage is boosted in three stages, and the output voltage Vout of the circuit is changed to the power supply voltage V S It is configured to be approximately four times (Va). Further, the relationship of the number of backflow prevention diodes (four: D1 to D4) = the number of correction diodes (one: DX) × 4 (the ratio between Vout and Va) holds.
[0040]
Fourth Embodiment A charge pump circuit according to a fourth embodiment shown in FIG. 12 is configured to perform inverting boosting in two stages. This circuit has a boosting capacitor (C1: first stage, C3: second stage) and a holding capacitor (C2: first stage, C4: second stage) for each stage.
The ground portion 40 and the upper electrode of the first-stage boosting capacitor C1 are connected via one diode D1. The upper electrodes of the adjacent capacitors (C1 and C2, C2 and C3, C3 and C4) are connected to each other via one diode (D2, D3, D4). Each of the diodes D1 to D4 is provided in a direction to prevent backflow to the output unit 33 side of the circuit. The lower electrodes of the boost capacitors C1 and C3 are connected to the output of the inverter 30. The lower electrodes of the holding capacitors C2 and C4 are grounded.
The voltage V is applied between the resistor R2 of the voltage source 22 and the output unit 27. S Is the forward voltage 2V F Two correction diodes DX1 and DX2 are provided so as to increase by the amount.
[0041]
The operation of the charge pump circuit according to the fourth embodiment will be described with reference to FIGS. In the fourth embodiment, the power supply voltage V S = Va + 2VF.
The clock φ is low (the output voltage of the inverter 30 is V S ), The potential V1C of the upper electrode of the boosting capacitor C1 is V1C High = Vg + V F = V F It becomes. When the clock φ becomes high (the output voltage of the inverter 30 becomes zero), the potential V1C of the upper electrode of the boosting capacitor C1 becomes V1C Low = V1C High -V S = V F − (Va + 2V F ) = − Va−V F It becomes. As a result, the potential V1H of the upper electrode of the holding capacitor C2 becomes V1C Low + V F = (-Va-V F ) + V F = −Va.
[0042]
The clock φ is low (the output voltage of the inverter 30 is V S ), The potential V2C of the upper electrode of the boost capacitor C3 is V2C High = V1H + V F = -Va + V F It becomes. When the clock φ is high (the output voltage of the inverter 30 is zero), the potential V2C of the upper electrode of the boosting capacitor C3 becomes V2C Low = V2C High -V S = (-Va + V F )-(Va + 2V) F ) =-2Va-V F It becomes. As a result, the output voltage Vout of the circuit (the potential of the upper electrode of the holding capacitor C4) finally becomes V2C Low + V F = (-2Va-V F ) + V F = −2 Va.
[0043]
In the fourth embodiment, the voltage is inverted and boosted in two stages. S Inversion voltage -V S (Specifically, -Va). Therefore, the voltage is substantially increased (the power supply voltage V S Is boosted to a value larger than the absolute value of). Therefore, the output voltage Vout of the circuit is equal to the power supply voltage Vout. S (Va) is approximately -2 times. Further, the relationship of the number of backflow prevention diodes (4: D1 to D4) = the number of correction diodes (2: DX1, DX2) × 2 (the ratio between Vout and Va) is established.
[0044]
Fifth Embodiment A charge pump circuit according to a fifth embodiment shown in FIG. 14 is configured to perform inverting boosting in three stages. This circuit has a boosting capacitor (C1: first stage, C2: second stage, C3: third stage) for each stage, and a holding capacitor C4 in the final stage (third stage).
The ground part 40 and the upper electrode of the first-stage boosting capacitor C1 are connected via one diode D1. The upper electrodes of the boost capacitors C1 and C2 are connected via two diodes D2 and D3. The upper electrodes of the boost capacitors C2 and C3 are connected via one diode D4. The upper electrode of the boosting capacitor C3 and the upper electrode of the holding capacitor C4 are connected via two diodes D5 and D6. Each of the diodes D1 to D6 is provided in a direction to prevent a backflow to the output unit 33 side of the circuit.
The lower electrodes of the odd-numbered (first and third) boosting capacitors C1 and C3 are connected to the output of the first inverter 30. The lower electrode of the even-numbered (second-stage) boosting capacitor C2 is connected to the output of the second inverter 31 that outputs an inverted voltage of the output voltage of the first inverter 30. The lower electrode of the holding capacitor C4 is grounded.
The voltage V is applied between the resistor R2 of the voltage source 22 and the output unit 27. S Is the forward voltage 2V F Two correction diodes DX1 and DX2 are provided so as to increase by the amount.
[0045]
The operation of the charge pump circuit according to the fifth embodiment will be described with reference to FIGS. In the fifth embodiment, the power supply voltage V S = Va + 2V F It is.
The clock φ is low (the output voltage of the first inverter 30 is V S ), The potential V1C of the upper electrode of the boosting capacitor C1 is V1C High = Vg + V F = V F It becomes. When the clock φ is high (the output voltage of the first inverter 30 is zero and the output voltage of the second inverter 31 is V S ), The potential V1C of the upper electrode of the boosting capacitor C1 becomes V1C Low = V1C High -V S = V F − (Va + 2V F ) = − Va−V F It becomes. As a result, the potential V2C on the upper electrode side of the boosting capacitor C2 becomes V2C High = V1C Low + 2V F = (-Va-V F ) + 2V F = -Va + V F It becomes.
[0046]
The clock φ is low (the output voltage of the first inverter 30 is V S , The output voltage of the second inverter 31 is zero), the potential V2C of the upper electrode of the boosting capacitor C2 becomes V2C Low = V2C High -V S = (-Va + V F )-(Va + 2V) F ) =-2Va-V F It becomes. As a result, the potential V3C of the upper electrode of the boosting capacitor C3 becomes V3C High = V2C Low + V F = (-2Va-V F ) + V F = −2 Va.
When the clock φ is high (the output voltage of the first inverter 30 is zero and the output voltage of the second inverter 31 is V S ), The potential V3C of the upper electrode of the boost capacitor C3 becomes V3C Low = V3C High -V S = -2Va- (Va + 2V F ) =-3Va-2V F It becomes. As a result, the output voltage Vout (potential of the upper electrode of the holding capacitor C4) of the circuit finally becomes V3C Low + 2V F = (-3Va-2V F ) + 2V F = −3 Va.
[0047]
In the fifth embodiment, although the voltage is inverted and boosted in three stages, the voltage is substantially boosted (the power supply voltage V S Are boosted to a value larger than the absolute value of. Therefore, the output voltage Vout of the circuit is equal to the power supply voltage Vout. S (Va) is approximately −3 times. Further, the relationship of the number of backflow prevention diodes (six: D1 to D6) = the number of correction diodes (two: DX1, DX2) × 3 (the ratio between Vout and Va) holds.
Further, the number of correction diodes is two, and the relationship of the number of backflow prevention diodes (six) = (the number of boosted stages (three stages) +1) × 2-2 is established.
[0048]
(Modification of Fifth Embodiment) The charge pump circuit of the fifth embodiment has one diode provided between the upper electrode of the holding capacitor C1 and the upper electrode of the holding capacitor C2, for example, as shown in FIG. (D2), and two diodes (D3, D4) may be provided between the upper electrode of the holding capacitor C2 and the upper electrode of the holding capacitor C3.
[0049]
Sixth Embodiment A charge pump circuit according to a sixth embodiment shown in FIG. 18 includes a flying capacitor CF, a pair of first switches 42, and a pair of second switches 44. The upper electrode and the lower electrode of the flying capacitor CF can be connected to the output section 27 of the voltage source 22 and the ground portion 46 via the first switch 42, respectively. The upper and lower electrodes of the flying capacitor CF can be connected to the ground portion 48 and the diode D1 via the second switch, respectively, and can be connected in parallel to the inverted potential holding capacitor CW. I have.
[0050]
This circuit is configured to invert and boost in one stage. This circuit has a boosting capacitor C1 and a holding capacitor C2 in one stage. The portion where the inverted potential V0H appears (the lower electrode of the inverted potential holding capacitor CW) and the lower electrode of the boosting capacitor C1 are connected via one diode D1. The lower electrode of the boosting capacitor C1 and the lower electrode of the holding capacitor C2 are connected via one diode D2. Each of the diodes D1 and D2 is provided in a direction to prevent a backflow to the output unit 33 side of the circuit. The upper electrode of the boosting capacitor C1 is connected to the output of the inverter 30. The upper electrode of the holding capacitor C4 is grounded at a ground portion 48.
The voltage V is applied between the resistor R2 of the voltage source 22 and the output unit 27. S Is the forward voltage V F One correction diode DX is provided so as to increase the amount by the amount.
[0051]
The operation of the charge pump circuit according to the sixth embodiment will be described with reference to FIGS. In the sixth embodiment, the power supply voltage V S = Va + V F It is.
When the first switch 42 is turned on with the second switch 44 turned off, the upper electrode of the flying capacitor CF is connected to the output 27 of the voltage source 22 and the lower electrode of the flying capacitor CF is connected to the ground portion 46. And grounded.
As a result, the voltage across the flying capacitor CF becomes V S So that the flying capacitor CF is charged. Thereafter, when the first switch 42 is turned off and the second switch 44 is turned on, the upper electrode of the flying capacitor CF is connected to the ground portion 48 to be grounded, so that the potential of the lower electrode of the flying capacitor CF becomes negative potential. It becomes. When the second switch 44 is turned on, the flying capacitor CF and the inverted potential holding capacitor CW are connected in parallel, so that the charge accumulated in the flying capacitor CF is supplied to the inverted potential holding capacitor CW.
[0052]
Therefore, by repeatedly turning on only the first switch 42 and turning on only the second switch 44, the potential of the lower electrode of the inverted potential holding capacitor CW becomes −V S It becomes. The potential at the lower end of the inverted potential holding capacitor CW is V0H = −V S Then, this V0H is supplied to the inverter 30 as a power supply. When the clock φ is low, the output voltage of the inverter 30 becomes V0H. When the clock φ is high, the output voltage of the inverter 30 becomes zero.
[0053]
When the clock φ is low (the output voltage of the inverter 30 is V0H), the potential V1C of the lower electrode of the boosting capacitor C1 becomes V1C High = V0H + V F = (-Va-V F ) + V F = −Va. When the clock φ becomes high (the output voltage of the inverter 30 becomes zero), the potential V1C of the lower electrode of the boosting capacitor C1 becomes V1C Low = V1C High -V S = −Va− (Va + V F ) =-2Va-V F It becomes. As a result, the output voltage Vout (potential of the lower electrode of the holding capacitor C2) of the circuit finally becomes V1C Low + V F = (-2Va-V F ) + V F = −2 Va.
[0054]
In the sixth embodiment, the voltage is inverted and boosted in one stage. The sixth embodiment is different from the fourth and fifth embodiments in that an output voltage V using a flying capacitor CF or the like is used. S Inversion voltage -V S Generate Therefore, the voltage is substantially increased (the power supply voltage V S Is boosted to a value larger than the absolute value of the above). Therefore, the output voltage Vout of the circuit is equal to the power supply voltage Vout. S (Va) is approximately -2 times. Further, the relationship of the number of backflow prevention diodes (two: D1, D2) = the number of correction diodes (one: DX) × 2 (the ratio between Vout and Va) holds.
[0055]
Seventh Embodiment A charge pump circuit according to a seventh embodiment shown in FIG. 20 uses a flying capacitor CF or the like to provide an inversion potential V0H on the other electrode side of the inversion potential holding capacitor CW, as in the sixth embodiment. = -V S Generate
This circuit has a configuration in which inverting boosting is performed in two stages, and has a configuration in which the second embodiment shown in FIG. 6 is modified into an inverting boosting type. This circuit has a boosting capacitor (C1: first stage, C3: second stage) and a holding capacitor (C2: first stage, C4: second stage) for each stage. The portion where the inverted potential V0H appears and the lower electrode of the first-stage boosting capacitor C1 are connected via two diodes D1 and D2. The lower electrode of the boosting capacitor C1 and the lower electrode of the holding capacitor C2 are connected via one diode D3. The lower electrode of the holding capacitor C2 and the lower electrode of the boosting capacitor C3 are connected via one diode D4. The lower electrode of the boost capacitor C3 and the lower electrode of the holding capacitor C4 are connected via two diodes D5 and D6. Each of the diodes D1 to D6 is provided in a direction to prevent a backflow to the output unit 33 side of the circuit. The upper electrodes of the boost capacitors C1 and C3 are connected to the output of the inverter 30. The lower electrodes of the holding capacitors C2 and C4 are connected to the ground portion 48 and are grounded.
The voltage V is applied between the resistor R2 of the voltage source 22 and the output unit 27. S Is the forward voltage 2V F Two correction diodes DX1 and DX2 are provided so as to increase by the amount.
[0056]
The operation of the charge pump circuit according to the seventh embodiment will be described with reference to FIGS. In the seventh embodiment, the power supply voltage V S = Va + 2V F It is. Similarly to the sixth embodiment, the potential of the lower electrode of the holding capacitor CW is set to -V S And
When the clock φ is low (the output voltage of the inverter 30 is V0H), the potential V1C on the lower electrode side of the boosting capacitor C1 becomes V1C High = V0H + 2V F = (-Va-2V F ) + 2V F = −Va. When the clock φ becomes high (the output voltage of the inverter 30 becomes zero), the potential V1C on the lower electrode side of the boosting capacitor C1 becomes V1C Low = V1C High -V S = −Va− (Va + 2V F ) = − 2Va−2V F It becomes. As a result, the potential V1H on the lower electrode side of the holding capacitor C2 becomes V1C Low + V F = (-2Va-2V F ) + V F = -2Va-V F It becomes.
[0057]
When the clock φ is low (the output voltage of the inverter 30 is V0H), the potential V2C on the lower electrode side of the boosting capacitor C3 becomes V2C High = V1H + V F = (-2Va-V F ) + V F = −2 Va. When the clock φ becomes high (the output voltage of the inverter 30 becomes zero), the potential V2C on the lower electrode side of the boosting capacitor C3 becomes V2C Low = V2C High -V S = -2Va- (Va + 2V F ) =-3Va-2V F It becomes. As a result, the output voltage Vout (potential on the lower electrode side of the holding capacitor C4) of the circuit finally becomes V2C Low + 2V F = (-3Va-2V F ) + 2V F = −3 Va.
[0058]
In the seventh embodiment, the voltage is inverted and boosted in two stages. Similarly to the sixth embodiment, the output voltage V S Inversion voltage -V S Generate Therefore, the voltage is substantially increased (the power supply voltage V S Is also used in two stages. Therefore, the output voltage Vout of the circuit is equal to the power supply voltage Vout. S (Va) is approximately −3 times. Further, the relationship of the number of backflow prevention diodes (six: D1 to D6) = the number of correction diodes (two: DX1, DX2) × 3 (the ratio between Vout and Va) holds.
Further, the number of correction diodes is two, and the relationship of the number of backflow prevention diodes (six) = the number of boosting stages (two) × 2 + 2 is established.
[0059]
(Modification of Seventh Embodiment) As shown in FIG. 22, the charge pump circuit of the seventh embodiment has two diodes provided between the lower electrode of the boosting capacitor C1 and the lower electrode of the holding capacitor C2. (D3, D4), and one diode (D6) may be provided between the lower electrode of the boosting capacitor C3 and the lower electrode of the holding capacitor C4.
[0060]
(Eighth Embodiment) A charge pump circuit according to an eighth embodiment shown in FIG. 24 uses a flying capacitor CF or the like to provide an inversion potential V0H to the other electrode side of the inversion potential holding capacitor CW, similarly to the sixth embodiment. = -V S Generate
This circuit is configured to perform inverting boosting in two stages, and is similar to the fifth embodiment (inverting boosting type) shown in FIG. The circuit of the eighth embodiment has a boosting capacitor (C1: first stage, C2: second stage) for each stage and a holding capacitor C3 at the last stage (second stage). The portion where the inverted potential V0H appears and the lower electrode of the first-stage boosting capacitor C1 are connected via one diode D1. The lower electrodes of the boost capacitors C1 and C2 are connected to each other via one diode D2. The lower electrode of the boosting capacitor C2 and the lower electrode of the holding capacitor C3 are connected via one diode D3. Each of the diodes D1 to D3 is provided in a direction to prevent a backflow to the output unit 33 side of the circuit.
The upper electrode of the odd-numbered (first-stage) boosting capacitor C1 is connected to the output of the first inverter 30. The upper electrode of the even-numbered (second-stage) boosting capacitor C2 is connected to the output of the second inverter 31 that outputs an inverted voltage of the output voltage of the first inverter 30. The upper electrode of the holding capacitor C3 is grounded.
The voltage V is applied between the resistor R2 of the voltage source 22 and the output unit 27. S Is the forward voltage V F One correction diode DX is provided so as to increase the amount by the amount.
[0061]
The operation of the charge pump circuit according to the eighth embodiment will be described with reference to FIGS. In the eighth embodiment, the power supply voltage V S = Va + V F It is. Similarly to the sixth embodiment, the potential of the lower electrode of the holding capacitor CW is set to -V S And
When the clock φ is low (the output voltage of the inverter 30 is V0H), the potential V1C on the lower electrode side of the boosting capacitor C1 becomes V1C High = V0H + V F = (-Va-V F ) + V F = −Va. When the clock φ becomes high (the output voltage of the inverter 30 is zero and the output voltage of the inverter 31 is V0H), the potential V1C on the lower electrode side of the boosting capacitor C1 becomes V1C Low = V1C High -V S = −Va− (Va + V F ) =-2Va-V F It becomes. As a result, the potential V2C on the lower electrode side of the holding capacitor C2 is obtained. High Is V1C Low + V F = (-2Va-V F ) + V F = −2 Va.
[0062]
When the clock φ is low (the output voltage of the inverter 30 is V0H and the output voltage of the inverter 31 is zero), the potential V2C on the lower electrode side of the boosting capacitor C2 Low Is V2C High -V S = -2Va- (Va + V F ) =-3Va-V F It becomes. As a result, the output voltage Vout (potential on the lower electrode side of the holding capacitor C3) of the circuit finally becomes V2C Low + V F = (-3Va-V F ) + V F = −3 Va.
[0063]
In the eighth embodiment, the voltage is inverted and boosted in two stages. Similarly to the sixth embodiment, the output voltage V S Inversion voltage -V S Generate Therefore, the voltage is substantially increased (the power supply voltage V S Is also used in two stages. Therefore, the output voltage Vout of the circuit is equal to the power supply voltage Vout. S (Va) is approximately −3 times. Further, the relationship of the number of backflow prevention diodes (three: D1 to D6) = the number of correction diodes (one: DX) × 3 (the ratio between Vout and Va) holds.
[0064]
Next, prior to the description of the ninth to eleventh embodiments, the fact that the output voltage of the charge pump circuit fluctuates due to the effect of the load current (output current) will be described with reference to the model of FIG. In the model of FIG. 26, the input voltage is Vin, the boosting capacitor is C1, and the holding capacitor is C2. In this model, the resistance of the switches 66 and 68 is set to 0Ω, and no delay is considered. For simplicity of calculation, it is assumed that the capacitors C1 and C2 are instantaneously charged and the boosting capacitor C1 is instantaneously disconnected.
[0065]
The output voltage Vout when charged is given by the following equation (1).
Vout (n + 1) = (C1 × Vin + C2 × Vout (n)) / (C1 + C2) (1)
Assuming that the load current is Iout and charging is performed at period T,
The amount of charge discharged from the holding capacitor C2 in one cycle is expressed by the following equation (2).
Iout × T (2)
The charge amount charged in the holding capacitor C2 in one cycle is represented by the following equation (3).
(C1 × Vin + C2 × Vout) × C2 / (C1 + C2) −C2 × Vout (3)
Since the amount of charge discharged in one cycle and the amount of charge charged in one cycle are balanced, the output voltage Vout at this time is expressed by the following equation (4) from equation (2) = equation (3). Become.
Vout = (Iout × T−Vin (C1 × C2) / (C1 + C2)) × (C1 + C2) / (− C1 × C2) (4)
[0066]
In equation (4), for example, Iout = 1 mA, T = 1 μs, C1 = 0.1 μF, C2
Substituting = 1 μF and Vin = 10V gives Vout = 9.989V. That is, in this model, the input voltage Vin and the output voltage Vout are configured to be equal if the load current Iout is zero, but the output voltage Vout is lower than the input voltage Vin due to the effect of the load current Iout. I do.
[0067]
The following ninth to eleventh embodiments have a configuration in which the output voltage Vout fluctuates (decreases) due to the influence of the load current Iout.
[0068]
Ninth Embodiment A charge pump circuit according to a ninth embodiment shown in FIG. 27 includes a transconductance amplifier 50. The transconductance amplifier 50 outputs a current corresponding to the difference between the voltages input to the positive-phase input terminal and the negative-phase input terminal from the output terminal. The positive-phase input terminal of the transconductance amplifier 50 is connected to a connection point between the resistors R4 and R3 (a detection unit of the output voltage Vout of the circuit). One end (upper end) of the resistor R4 is connected to the output unit 33 of the charge pump circuit. The other end (lower end) of the resistor R3 is grounded. Therefore, a value obtained by dividing the output voltage Vout of the charge pump circuit by the resistors R4 and R3 is input to the positive phase input terminal of the transconductance amplifier 50.
[0069]
The negative-phase input terminal of the transconductance amplifier 50 is connected to the reference voltage generation circuit 52. An output terminal of the transconductance amplifier 50 is connected to a connection point between the resistors R2 and R1 (the output voltage V of the voltage source 22). S Detection unit). One end (upper end) of the resistor R2 is connected to the output unit 27 of the voltage source 22. The other end (lower end) of the resistor R1 is grounded. The connection point between the resistors R2 and R1 is also connected to the negative-phase input terminal of the differential amplifier 26 of the voltage source 22, as in the first embodiment. As described in the first embodiment, the differential amplifier 26 and the resistors R1 and R2 are connected to the power supply voltage V S Of the control means. The transconductance amplifier 50 and the resistors R3 and R4 are connected to the power supply voltage V S Together with the control means, the control means controls the output voltage Vout of the circuit.
[0070]
The operation of the charge pump circuit according to the ninth embodiment will be described. As described above, the divided value of the output voltage Vout of the circuit is input to the positive-phase input terminal of the transconductance amplifier 50. A reference voltage is input to the negative-phase input terminal of the transconductance amplifier 50. Therefore, a current corresponding to the difference between the divided value of the output voltage Vout of the circuit and the reference voltage is output to the output terminal of the transconductance amplifier 50.
[0071]
When the output voltage value Vout of the circuit decreases, the output current value of the transconductance amplifier 50 also decreases. As a result, the value of the current flowing through the resistor R1 also decreases. In this circuit, since the connection point between the resistors R1 and R2 is connected to the negative-phase input terminal of the differential amplifier 26, the potential Vb at the connection point between the resistors R1 and R2 acts so as to be equal to the reference voltage value Vref. I do. Therefore, when the value of the current flowing through the resistor R1 decreases and the potential Vb at the node between the resistors R1 and R2 acts to decrease, the one end (upper end) of the resistor R2 is returned so that the potential Vb returns to the reference value Vref The value of the current flowing from the resistor to the resistors R2 and R1 increases. As a result, the voltage value at one end of the resistor R2, that is, the output voltage value V S Rises. Power supply voltage value V S Rises, the output voltage value Vout of the charge pump circuit also rises as described in the first embodiment and the like. That is, a decrease in the output voltage Vout of the circuit is suppressed.
[0072]
According to the ninth embodiment, for example, even when a capacitor is connected in parallel with the resistor R3 as a filter, the effect of connecting the capacitor can be prevented from appearing on the voltage source 22 side because the capacitor is connected via the transconductance amplifier 50. There are also benefits.
[0073]
(First Modification of Ninth Embodiment) As in the first to seventh embodiments, the charge pump circuit of the ninth embodiment includes a resistor R2 of a voltage source 22 and an output unit 27, as shown in FIG. In the meantime, the voltage V S Is the forward voltage V F A correction diode DX may be provided so as to increase the amount by the amount.
[0074]
(Second Modification of Ninth Embodiment) The charge pump circuit of the ninth embodiment may have a switched capacitor type configuration as shown in FIG. When the pair of first switches 54a and 54b are turned on, the circuit of FIG. S It is charged so that Next, when one set of the first switches 54a and 54b is turned off and one set of the second switches 56a and 56b is turned on, the electric charge accumulated in the capacitor CF moves to the capacitor CW. As a result of repeating the above operation, when the pair of second switches 56a and 56b are turned on, the output voltage Vout becomes 2V. S And it is boosted.
[0075]
(Tenth Embodiment) A charge pump circuit according to a tenth embodiment shown in FIG. 30 has one end (upper end) connected to the output section 33 of the charge pump circuit, and the other end (lower end) connected to the connection point between the resistors R2 and R1 ( Power supply voltage V S (A detection unit).
In this circuit, when the output voltage value Vout of the circuit decreases, the current flowing through the resistor R5 decreases. As a result, the value of the current flowing through the resistor R1 also decreases. Therefore, similarly to the ninth embodiment, the power supply voltage V S Rise, and the output voltage value Vout of the circuit also rises. That is, a decrease in the output voltage Vout of the circuit is suppressed.
[0076]
According to the tenth embodiment, the fluctuation of the output voltage of the charge pump circuit can be suppressed with a very simple configuration.
[0077]
(First Modification of Tenth Embodiment) As shown in FIG. 31, the charge pump circuit of the tenth embodiment has a structure similar to that of the first to seventh embodiments, as shown in FIG. And voltage V S Is the forward voltage V F A correction diode DX may be provided so as to increase the amount by the amount.
[0078]
(Second Modification of Tenth Embodiment) As in the second modification of the ninth embodiment, the charge pump circuit of the tenth embodiment may have a switched capacitor type configuration as shown in FIG. .
[0079]
(Eleventh Embodiment) The charge pump circuit of the eleventh embodiment shown in FIG. 33 includes a current mirror circuit 57 composed of FETs 62a to 62d. Among them, the source terminal of the FET 62d is connected to one end of the resistor R6. The other end of the resistor R6 is connected to the output unit 33 of the charge pump circuit.
The output unit 57a of the current mirror circuit 57 is connected to the gate terminal of the FET 60. The drain terminal of the FET 60 is connected to the connection point between the resistors R1 and R2 (the power supply voltage V S Detection unit).
The source terminal of the FET 62c constituting the current mirror circuit 57 is connected to the grounding portion 64 and is grounded. In the current mirror circuit 57, since the potential of the source terminal of the FET 62c and the potential of the source terminal of the FET 62d are equal, the source terminal (one end of the resistor R6) of the FET 62d is virtually grounded.
[0080]
The operation of the charge pump circuit according to the eleventh embodiment will be described. When the output voltage value Vout of the circuit decreases (for example, when the output voltage value decreases from -10 V to -10.2 V), the current flowing from the upper end to the lower end of the resistor R6 increases. As a result, the value of the current flowing from the output unit 57a of the current mirror circuit 57 to the FET 60 increases. Therefore, the value of the current flowing through the resistor R1 increases. As a result, when the potential Vb at the connection point between the resistors R1 and R2 acts to increase, the current flowing from one end (upper end) of the resistor R2 to the resistors R2 and R1 so that the voltage value returns to the reference value Vref. The value decreases. As a result, the voltage value at one end of the resistor R2, that is, the power supply voltage value V S Decreases. Power supply voltage value V S Decreases, the absolute value of the output voltage Vout of the charge pump circuit also decreases as described in the first embodiment and the like. The eleventh embodiment is of the inverting boost type, and the output voltage Vout is a negative value. Therefore, when the absolute value of the output voltage Vout decreases, the output voltage value Vout increases. That is, a decrease in the output voltage Vout of the circuit is suppressed.
[0081]
(Modification of Eleventh Embodiment) As in the first to seventh embodiments, the charge pump circuit of the eleventh embodiment includes a resistor R2 of the voltage source 22 and the output unit 27, as shown in FIG. Voltage V S Is the forward voltage 2V F Two correction diodes DX1 and DX2 may be provided so as to increase by the amount.
[0082]
As mentioned above, although the specific example of this invention was demonstrated in detail, these are only illustrations and do not limit a claim. The technology described in the claims includes various modifications and alterations of the specific examples illustrated above.
In addition, the technical elements described in the present specification or the drawings exert technical utility singly or in various combinations, and are not limited to the combinations described in the claims at the time of filing. Further, the technology exemplified in the present specification or the drawings can simultaneously achieve a plurality of objects, and has technical utility by achieving one of the objects.
[Brief description of the drawings]
FIG. 1 shows a configuration diagram of a charge pump circuit according to a first embodiment.
FIG. 2 is an explanatory diagram of a circuit operation of the charge pump circuit according to the first embodiment.
FIG. 3 is a configuration diagram of a charge pump circuit according to a first modification of the first embodiment.
FIG. 4 is a configuration diagram of a charge pump circuit according to a second modification of the first embodiment.
FIG. 5 is a configuration diagram of a charge pump circuit according to a third modification of the first embodiment.
FIG. 6 is a configuration diagram of a charge pump circuit according to a second embodiment.
FIG. 7 is an explanatory diagram of a circuit operation of the charge pump circuit according to the second embodiment.
FIG. 8 is a configuration diagram of a charge pump circuit according to a modification of the second embodiment.
FIG. 9 is an explanatory diagram of a circuit operation of a charge pump circuit according to a modification of the second embodiment.
FIG. 10 shows a configuration diagram of a charge pump circuit of a third embodiment.
FIG. 11 is a diagram illustrating the operation of the charge pump circuit according to the third embodiment.
FIG. 12 shows a configuration diagram of a charge pump circuit of a fourth embodiment.
FIG. 13 is a diagram illustrating the operation of the charge pump circuit according to the fourth embodiment.
FIG. 14 is a configuration diagram of a charge pump circuit according to a fifth embodiment.
FIG. 15 is a diagram illustrating the operation of the charge pump circuit according to the fifth embodiment.
FIG. 16 is a configuration diagram of a charge pump circuit according to a modification of the fifth embodiment.
FIG. 17 is a diagram illustrating the operation of a charge pump circuit according to a modification of the fifth embodiment.
FIG. 18 shows a configuration diagram of a charge pump circuit of a sixth embodiment.
FIG. 19 is a diagram illustrating the operation of the charge pump circuit according to the sixth embodiment.
FIG. 20 shows a configuration diagram of a charge pump circuit of a seventh embodiment.
FIG. 21 is a diagram illustrating an operation of the charge pump circuit according to the seventh embodiment.
FIG. 22 is a configuration diagram of a charge pump circuit according to a modification of the seventh embodiment.
FIG. 23 is an explanatory diagram illustrating the operation of a charge pump circuit according to a modification of the seventh embodiment.
FIG. 24 shows a configuration diagram of a charge pump circuit of an eighth embodiment.
FIG. 25 is a diagram illustrating the operation of the charge pump circuit according to the eighth embodiment.
FIG. 26 shows a model diagram of a charge pump circuit.
FIG. 27 is a configuration diagram of a charge pump circuit according to a ninth embodiment.
FIG. 28 is a configuration diagram of a charge pump circuit according to a first modification of the ninth embodiment.
FIG. 29 is a configuration diagram of a charge pump circuit according to a second modification of the ninth embodiment.
FIG. 30 shows a configuration diagram of a charge pump circuit of a tenth embodiment.
FIG. 31 is a configuration diagram of a charge pump circuit according to a first modification of the tenth embodiment.
FIG. 32 shows a configuration diagram of a charge pump circuit according to a second modification of the tenth embodiment.
FIG. 33 shows a configuration diagram of a charge pump circuit of an eleventh embodiment.
FIG. 34 is a configuration diagram of a charge pump circuit according to a modification of the eleventh embodiment.
FIG. 35 shows a configuration diagram of a conventional charge pump circuit.
FIG. 36 is an explanatory diagram of an operation of a conventional charge pump circuit.
[Explanation of symbols]
D1, D2: Backflow prevention diode
DX: diode for correction
22: voltage source
24: reference voltage generation circuit
26: Differential amplifier
30: Inverter

Claims (11)

電圧源と、キャパシタと、電圧源によって充電されたキャパシタの放電電流の逆流を防止するとともにチャージポンプ回路の出力電圧の絶対値を順方向電圧分だけ減少させるように設けられた第１逆流防止手段を備え、キャパシタへの充電作用を利用して電圧源の出力電圧の絶対値よりも大きな電圧値又は電圧源の出力電圧と反対符号の電圧値を出力するチャージポンプ回路であって、電圧源の出力電圧の絶対値を順方向電圧分だけ増加させるように設けられた第２逆流防止手段を備えたことを特徴とするチャージポンプ回路。A first backflow prevention means provided to prevent backflow of a discharge current of a voltage source, a capacitor, and a capacitor charged by the voltage source, and to reduce an absolute value of an output voltage of the charge pump circuit by a forward voltage. A charge pump circuit that outputs a voltage value greater than the absolute value of the output voltage of the voltage source or a voltage value having the opposite sign to the output voltage of the voltage source by using the charging action on the capacitor, A charge pump circuit comprising second backflow prevention means provided to increase an absolute value of an output voltage by a forward voltage. 第２逆流防止手段は、順方向電圧の大きさ及び順方向電圧の温度依存性が第１逆流防止手段とほぼ等しいこと特徴とする請求項１に記載のチャージポンプ回路。2. The charge pump circuit according to claim 1, wherein the second backflow prevention unit has a magnitude of a forward voltage and a temperature dependency of the forward voltage substantially equal to those of the first backflow prevention unit. 電圧源の出力電圧の検出部を有するとともにその検出部に現れる電圧値に基づいて電圧源の出力電圧を制御する電圧源出力の制御手段をさらに備え、
前記検出部と電圧源の出力部の間に第２逆流防止手段が設けられていることを特徴とする請求項１又は２に記載のチャージポンプ回路。A voltage source output control unit that has a detection unit for the output voltage of the voltage source and controls the output voltage of the voltage source based on the voltage value appearing on the detection unit,
The charge pump circuit according to claim 1, wherein a second backflow prevention unit is provided between the detection unit and an output unit of the voltage source. チャージポンプ回路の出力電圧が、電圧源の出力電圧のほぼ±Ｋ倍（Ｋは１以上の整数、但しＫ＝１のときは＋１倍の場合を除く）となるように構成され、
第１逆流防止手段の個数が、第２逆流防止手段の個数×Ｋ個であることを特徴とする請求項１〜３のいずれかに記載のチャージポンプ回路。The output voltage of the charge pump circuit is configured to be approximately ± K times the output voltage of the voltage source (K is an integer of 1 or more, except when K = 1, except for the case of +1 times),
4. The charge pump circuit according to claim 1, wherein the number of the first backflow prevention units is (the number of the second backflow prevention units) × K. Ｎ段（Ｎは１以上の整数）で昇圧する構成であって、
前記キャパシタとして、各段毎に第１キャパシタを有するとともに少なくとも最終段に第２キャパシタを有し、
所定電位部と１段目の第１キャパシタの一方の電極は、少なくとも１個の第１逆流防止手段を介して接続され、
隣合うキャパシタの一方の電極同士は、少なくとも１個の第１逆流防止手段を介して接続され、
第１キャパシタの他方の電極の電位は、電圧源の出力電圧又はこれと異なる所定電位に切換えられ、
第２キャパシタの他方の電極の電位は、所定電位とされ、
第２逆流防止手段は、２個以下設けられていることを特徴とする請求項１〜４のいずれかに記載のチャージポンプ回路。The voltage is boosted in N stages (N is an integer of 1 or more),
As the capacitor, a first capacitor is provided for each stage and a second capacitor is provided for at least the last stage,
The predetermined potential portion and one electrode of the first-stage first capacitor are connected via at least one first backflow prevention unit,
One electrodes of adjacent capacitors are connected via at least one first backflow prevention unit,
The potential of the other electrode of the first capacitor is switched to the output voltage of the voltage source or a predetermined potential different therefrom,
The potential of the other electrode of the second capacitor is set to a predetermined potential,
5. The charge pump circuit according to claim 1, wherein two or more second backflow prevention means are provided. 前記キャパシタとして、各段毎に第２キャパシタを有し、
第１逆流防止手段は、Ｎ×２＋２個設けられ、
第２逆流防止手段は、２個設けられていることを特徴とする請求項５に記載のチャージポンプ回路。A second capacitor for each stage as the capacitor;
N × 2 + 2 first backflow prevention means are provided,
The charge pump circuit according to claim 5, wherein two second backflow prevention means are provided. Ｎ段（Ｎは２以上の整数）で反転昇圧する構成であって、
前記キャパシタとして、最終段のみに第２キャパシタを有し、
奇数段目の第１キャパシタの他方の電極の電位は、第１状態では電圧源の出力電圧となり、第２状態では電圧源の出力電圧と異なる所定電位となり、
偶数段目の第１キャパシタの他方の電極の電位は、第１状態では電圧源の出力電圧と異なる所定電位となり、第２状態では電圧源の出力電圧となり、
第１逆流防止手段は、（Ｎ＋１）×２−２個設けられ、
第２逆流防止手段は、２個設けられていることを特徴とする請求項５に記載のチャージポンプ回路。Inverting boosting is performed in N stages (N is an integer of 2 or more),
The capacitor has a second capacitor only in the last stage,
The potential of the other electrode of the odd-numbered first capacitor becomes the output voltage of the voltage source in the first state, and becomes a predetermined potential different from the output voltage of the voltage source in the second state,
The potential of the other electrode of the even-numbered first capacitor becomes a predetermined potential different from the output voltage of the voltage source in the first state, and becomes the output voltage of the voltage source in the second state,
(N + 1) × 2-2 first backflow prevention means are provided,
The charge pump circuit according to claim 5, wherein two second backflow prevention means are provided. Ｎ段（Ｎは２以上の整数）で昇圧する構成であって、
奇数段目のキャパシタの一方の電極の電位は、第１状態では電圧源の出力電圧となり、第２状態では電圧源の出力電圧と異なる所定電位となり、
偶数段目のキャパシタの一方の電極の電位は、第１状態では電圧源の出力電圧と異なる所定電位となり、第２状態では電圧源の出力電圧となることを特徴とする請求項１〜６のいずれかに記載のチャージポンプ回路。The voltage is boosted in N stages (N is an integer of 2 or more),
The potential of one electrode of the odd-numbered stage capacitor becomes the output voltage of the voltage source in the first state, and becomes a predetermined potential different from the output voltage of the voltage source in the second state,
The potential of one electrode of the capacitor of the even-numbered stage becomes a predetermined potential different from the output voltage of the voltage source in the first state, and becomes the output voltage of the voltage source in the second state. The charge pump circuit according to any one of the above. フライングキャパシタを備え、
第３状態では、フライングキャパシタの一方の電極が電圧源の出力部に接続されるとともにフライングキャパシタの他方の電極が所定電位とされ、
第４状態では、フライングキャパシタの一方の電極が所定電位とされるように構成されていることを特徴とする請求項１〜８のいずれかに記載のチャージポンプ回路。With a flying capacitor,
In the third state, one electrode of the flying capacitor is connected to the output of the voltage source, and the other electrode of the flying capacitor is set to a predetermined potential.
9. The charge pump circuit according to claim 1, wherein one electrode of the flying capacitor is set to a predetermined potential in the fourth state. 電圧源と、キャパシタと、電圧源からキャパシタへの充電作用を利用して電圧源の出力電圧の絶対値よりも大きな電圧値又は電圧源の出力電圧と反対符号の電圧値を出力するチャージポンプ回路であって、
チャージポンプ回路の出力電圧を検出し、その検出値に基づいて電圧源の出力電圧値を制御することでチャージポンプ回路の出力電圧を制御する回路出力の制御手段を備えたことを特徴とするチャージポンプ回路。A charge pump circuit that outputs a voltage value larger than the absolute value of the output voltage of the voltage source or a voltage value having the opposite sign to the output voltage of the voltage source by using a voltage source, a capacitor, and a charging operation from the voltage source to the capacitor. And
A charge output circuit for controlling an output voltage of the charge pump circuit by detecting an output voltage of the charge pump circuit and controlling an output voltage value of a voltage source based on the detected value; Pump circuit. 電圧源出力の制御手段をさらに備え、
その電圧源出力の制御手段は、電圧源の出力電圧の検出部を有するとともに、その検出部に現れる電圧値を基準値に戻そうとする作用によって電圧源の出力電圧を制御するように構成され、
前記回路出力の制御手段は、チャージポンプ回路の出力電圧を検出し、その検出値に基づいて電圧源の出力電圧の検出部に現れる電圧値を変化させ、その検出部に現れる電圧値を基準値に戻そうとする電圧源出力の制御手段の作用を利用して電圧源の出力電圧を制御することを特徴とする請求項１０に記載のチャージポンプ回路。A voltage source output control means,
The control means for controlling the output of the voltage source has a detection unit for the output voltage of the voltage source, and is configured to control the output voltage of the voltage source by an action of returning a voltage value appearing at the detection unit to a reference value. ,
The circuit output control means detects an output voltage of the charge pump circuit, changes a voltage value appearing in a detection unit of an output voltage of a voltage source based on the detected value, and determines a voltage value appearing in the detection unit as a reference value. 11. The charge pump circuit according to claim 10, wherein an output voltage of the voltage source is controlled by using an operation of a voltage source output control unit that attempts to return the voltage to the output voltage.
JP2002291416A 2002-10-03 2002-10-03 Charge pump circuit Pending JP2004129413A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002291416A JP2004129413A (en) 2002-10-03 2002-10-03 Charge pump circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002291416A JP2004129413A (en) 2002-10-03 2002-10-03 Charge pump circuit

Publications (1)

Publication Number Publication Date
JP2004129413A true JP2004129413A (en) 2004-04-22

Family

ID=32283019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002291416A Pending JP2004129413A (en) 2002-10-03 2002-10-03 Charge pump circuit

Country Status (1)

Country Link
JP (1) JP2004129413A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008306857A (en) * 2007-06-08 2008-12-18 Seiko Instruments Inc Charge pump circuit
CN104104225A (en) * 2013-04-12 2014-10-15 富士电机株式会社 Regulator circuit and integrated circuit device forming the regulator circuit
WO2014174634A1 (en) * 2013-04-25 2014-10-30 三菱電機株式会社 Charge pump circuit

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008306857A (en) * 2007-06-08 2008-12-18 Seiko Instruments Inc Charge pump circuit
KR101224808B1 (en) * 2007-06-08 2013-01-21 세이코 인스트루 가부시키가이샤 Charge pump circuit and nonvolatile memory
CN104104225A (en) * 2013-04-12 2014-10-15 富士电机株式会社 Regulator circuit and integrated circuit device forming the regulator circuit
US9541931B2 (en) 2013-04-12 2017-01-10 Fuji Electric Co., Ltd. Regulator circuit and integrated circuit device forming the regulator circuit
WO2014174634A1 (en) * 2013-04-25 2014-10-30 三菱電機株式会社 Charge pump circuit
JP5813274B2 (en) * 2013-04-25 2015-11-17 三菱電機株式会社 Charge pump circuit
JPWO2014174634A1 (en) * 2013-04-25 2017-02-23 三菱電機株式会社 Charge pump circuit
US9680373B2 (en) 2013-04-25 2017-06-13 Mitsubishi Electric Corporation Charge pump circuit

Similar Documents

Publication Publication Date Title
US20060114053A1 (en) Charge-pump-type power supply circuit
US6605993B2 (en) Operational amplifier circuit
US7724551B2 (en) Step-up circuit and portable device using it
US20070159233A1 (en) Charge pump power supply circuit
US20050189984A1 (en) Power supply circuit
JP2938958B2 (en) DC-DC converter
US20040222775A1 (en) Charge pump type DC/DC converter
WO2006049007A1 (en) Charge pump circuit
US20080297231A1 (en) Monitoring the Temperature Dependence of the External Capacitors of a Charge Pump and Improved Charge Pumps Based Thereon
KR20070117999A (en) Do-dc converter, control circuit for dc-dc converter, and control method for dc-dc converter
JP2003033007A (en) Controlling method for charge pump circuit
JP2013192438A (en) Charge pump circuit
JP2001520391A (en) Single supply voltage-to-frequency converter optimized for low voltage sensing above and below ground
US20070063762A1 (en) Semiconductor device with charge pump booster circuit
US20180183327A1 (en) Charge pump arrangement and method for operating a charge pump arrangement
US7164309B1 (en) Voltage multiplier circuit including a control circuit providing dynamic output voltage control
JP2004129413A (en) Charge pump circuit
CN116915047A (en) DC-DC converter circuit and corresponding method of operation
JP4176002B2 (en) Constant voltage power supply
JP4050567B2 (en) Constant voltage power supply
JP4307900B2 (en) Booster circuit
JP2008283794A (en) Charge pump circuit, solid imaging device, and liquid crystal display device
EP1601091B1 (en) Control circuit for a polarity inverting buck-boost DC-DC converter
JP7035986B2 (en) Fluctuation suppression circuit
JP3733121B2 (en) Stabilized power circuit