JP2004128958A - Class d amplifier - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To provide a class D amplifier provided with a correction circuit capable of correcting the distortion, that results from distortionof a sound signal which occurs in a power switching means of the class D amplifier, with a simple configuration and with high accuracy. <P>SOLUTION: A first integrating means 21 and a second integrating means 24 integrate a pulse modulation signal ei outputted from a pulse modulating means 1 and a feedback signal ef including distortion that occurs in the power switching means 3, respectively. The pulse modulation signal ei and the feedback signal ef are respectively inputted to an input part of a comparator 25 (or 29) to generate a correction signal Vc. <P>COPYRIGHT: (C)2004,JPO

Description

で表すことができる。ここで、Ｇ１は第一の積分手段２１における利得に関する定数であり、Ｇｆは利得調整手段２２における利得に関する定数である。
【００６１】
また、帰還回路５から出力される帰還信号をｅｆとし、第二の積分手段２４から出力される積分信号をｅｏ２とすると、当該積分信号ｅ０２は、

と表すことができる。ここで、Ｇ２は第二の積分手段２４における利得に関する定数である。
【００６２】
ここで、式（１）、（２）において、右辺の第二項（利得に関する定数Ｇｆを有する項）により、積分信号ｅｏ１およびｅｏ２の低周波利得が適度に抑制されている。
【００６３】
ところで、比較器２５から出力される補正信号Ｖｃは、（ｅｏ１−ｅｏ２）の値に応じて“Ｈ”、“Ｌ”（または、「０」、「１」）の２値のパルスとして生成される。
【００６４】
例えば、（ｅｏ１−ｅｏ２）の値が正となる場合には、比較器２５より２値のパルス信号として“Ｈ”の補正信号Ｖｃが出力される。すると当該“Ｈ”の補正信号Ｖｃは、電力スイッチ手段３および帰還回路５を通して同位相の信号が帰還されるとするため、帰還信号ｅｆは“Ｈ”となりｅｏ２を増加させるので、（ｅｏ１−ｅｏ２）の値は減少し、定常状態において当該（ｅｏ１−ｅｏ２）の値をほぼゼロの値に収束させる。
【００６５】
他方、（ｅｏ１−ｅｏ２）の値が負となる場合には、比較器２５より２値のパルス信号として“Ｌ”の補正信号Ｖｃが出力される。すると当該“Ｌ”の補正信号Ｖｃは、電力スイッチ手段３および帰還回路５を通して同位相の信号が帰還されるとするため、帰還信号ｅｆは“Ｌ”となりｅｏ２を減少させるので、（ｅｏ１−ｅｏ２）の値は増加し、定常状態において当該（ｅｏ１−ｅｏ２）の値をほぼゼロの値に収束させる。
【００６６】
これは言い換えれば、式（１）、（２）より、

を零に近づけることである。
【００６７】
ここで、定数Ｇ１と定数Ｇ２との値が必ずしも等しくなくても良いが、定数Ｇ１と定数Ｇ２との値がほぼ等しく定数Ｇであるとすれば、式（３）は、近似的に、
Ｇ（　∫ｅｉ　ｄｔ　−　∫ｅｆ　ｄｔ）＝０　　　　　　　　（４）
となることが分かる。
【００６８】
したがって、上記構成の補正回路２の作用により、入力信号ｅｉおよび帰還信号ｅｆの低周波成分を等しくするように働くことが分かる。このため比較器２５から出力される補正信号Ｖｃは、パルス変調信号ｅｉの低周波成分と帰還信号ｅｆの低周波成分との差つまり音声信号の歪みを反映し、かつ、これを低減するよう生成されるものとなる。
【００６９】
こうして補正による音声信号の歪み低減が行われることとなる。ここで、上記から分かるように、定数Ｇ１と定数Ｇ２との値が異なるものであっても、Ｇｆ・（Ｇ２　−　Ｇ１）　∫ｅｏ１　ｄｔの範囲内で歪の低減が行われるが、定数Ｇ１と定数Ｇ２の値を同じとすることにより、より精度良く歪の低減（歪の補正）を行うことができる。
【００７０】
次に、補正回路２内における各箇所の信号波形の状態ついて説明する。
【００７１】
まず、電力スイッチ手段３にて歪が生じない場合について説明する。図３は、当該場合における定常状態の補正回路２内の各箇所の波形を示す図である。ここで、横軸は時間であり、縦軸は電圧値を取っている。
【００７２】
図３において、３０は、補正回路２に入力されるパルス変調手段１からのパルス変調信号ｅｉのパルス波形を示しており、３１は、第一の積分手段２１においてパルス波形３０に基づいて生成される積分信号ｅｏ１の積分波形を示している。
【００７３】
また３４は、補正回路２に入力される帰還回路５からの帰還信号ｅｆのパルス波形を示しており、３２は、第二の積分手段２４においてパルス波形３４に基づいて生成される積分信号ｅｏ２の積分波形を示している。
【００７４】
さらに３３は、比較器２５において積分波形３１と積分波形３２との差により“Ｈ”、“Ｌ”（または、「０」、「１」）の２値のパルスとして生成される補正信号Ｖｃのパルス波形を示している。具体的に、積分波形３１が積分波形３２より高いときは、“Ｈ”（または「１」）のパルスを発生し、積分波形３１が積分波形３２より低いときには“Ｌ”（または「０」）のパルスを発生する。
【００７５】
パルス波形３０は、ほぼ０からＶｓｉｇまでの振幅を持つものとする。また、電力スイッチ手段３にて定電圧電源から供給される電圧をＶｐｏｗとし、帰還回路５における固定された減衰利得を１／Ｋとすると、帰還回路５から出力されるパルス波形３４の振幅は、ほぼ０からＶｐｏｗ／Ｋとなり、帰還回路５は、当該パルス波形３４の振幅がパルス変調手段１から出力されるパルス波形３０の振幅と等しく（Ｖｐｏｗ／Ｋ＝Ｖｓｉｇ）なるように設定されている。
【００７６】
パルス波形３０および３４が図３の状態であり、また、第一の積分手段２１および第二の積分手段２４が、利得調整手段２２等の作用によりほぼＶｓｉｇ／２を基準に動作する場合には、積分波形３１および積分波形３２は図３に示したように形成され、さらに、比較器２５にて出力される補正信号Ｖｃは、パルス波形３３のようになる。ここで定常状態において、パルス波形３４は、比較器２５で出力されるパルス波形３３に対して、主に電力スイッチ手段３にて発生する時間遅延δを伴うこととなる。
【００７７】
図３は、つまり、定常状態において補正回路２が正常に動作することにより、電力スイッチ手段３にて歪が生じない場合には、帰還信号ｅｆであるパルス波形３４は、パルス変調信号ｅｉであるパルス波形３０に対して時間遅延δをもつ相似波形となり、両パルス波形３０，３４の低周波成分は等しく音声信号に歪が生じず正常に信号が伝送することを示しているのである。
【００７８】
ところで実際には、帰還信号ｅｆには、主に電力スイッチ手段３に起因する波形の歪が含まれる。この歪は帰還信号ｅｆの波形を変形させるため、帰還信号ｅｆの低周波成分はパルス変調信号ｅｉの低周波成分に対して差異が生じることとなる。
【００７９】
そこで、以下では、電力スイッチ手段３にて図４〜７に示す４パターンの態様の波形の歪が生じた場合に、本実施の形態のＤ級増幅器の補正回路２が正常に補正動作を行うことにより、定常状態で当該補正回路２内の各箇所における波形がどのように変化するかについて説明する。ここで、図４〜７において、縦軸は電圧値であり、横軸は時間を取っている。なお、当該４パターンの態様またはこれらの組み合わせにより、実際に生じる歪は表すことができる。
【００８０】
図４は、電力スイッチ立下り遅延により、電力スイッチ手段３より出力されるパルスのパルス幅が、電力スイッチ手段３に入力される前の補正信号Ｖｃのパルス幅よりも、ｔｅ１だけ拡大する場合を示すものである（以下、第一の歪態様と称する）。
【００８１】
ここで、図４（ａ）は、比較器２５から出力される歪が生じる前の補正信号Ｖｃのパルス波形を示しており、図４（ｂ）は、図４（ａ）で示した補正信号Ｖｃが電力スイッチ手段３に入力され、当該電力スイッチ手段３にて第一の歪態様が発生し、その後の電力スイッチ手段３から出力される出力信号のパルス波形を示している。
【００８２】
また、図５は、電力スイッチ立上り遅延により、電力スイッチ手段３より出力されるパルスのパルス幅が、電力スイッチ手段３に入力される前の補正信号Ｖｃのパルス幅よりも、ｔｅ２だけ縮小する場合を示すものである（以下、第二の歪態様と称する）。
【００８３】
ここで、図５（ａ）は、比較器２５から出力される歪が生じる前の補正信号Ｖｃのパルス波形を示しており、図５（ｂ）は、図５（ａ）で示した補正信号Ｖｃが電力スイッチ手段３に入力され、当該電力スイッチ手段３にて第二の歪態様が発生し、その後の電力スイッチ手段３から出力される出力信号のパルス波形を示している。
【００８４】
また、図６は、電力スイッチ電源電圧変動により、電力スイッチ手段３より出力されるパルスのパルス振幅が、電力スイッチ手段３にて定電圧電源から供給される標準電圧値Ｖｐｏｗよりも、ΔＶ１だけ増大する場合を示すものである（以下、第三の歪態様と称する）。
【００８５】
ここで、図６（ａ）は、比較器２５から出力される歪が生じる前の補正信号Ｖｃのパルス波形を示しており、図６（ｂ）は、図６（ａ）で示した補正信号Ｖｃが電力スイッチ手段３に入力され、当該電力スイッチ手段３にて第三の歪態様が発生し、その後の電力スイッチ手段３から出力される出力信号のパルス波形を示している。
【００８６】
さらに、図７は、電力スイッチ電源電圧変動により、電力スイッチ手段３より出力されるパルスのパルス振幅が、電力スイッチ手段３にて定電圧電源から供給される標準電圧値Ｖｐｏｗよりも、ΔＶ２だけ減少する場合を示すものである（以下、第四の歪態様と称する）。
【００８７】
ここで、図７（ａ）は、比較器２５から出力される歪が生じる前の補正信号Ｖｃのパルス波形を示しており、図７（ｂ）は、図７（ａ）で示した補正信号Ｖｃが電力スイッチ手段３に入力され、当該電力スイッチ手段３にて第四の歪態様が発生し、その後の電力スイッチ手段３から出力される出力信号のパルス波形を示している。
【００８８】
図４〜７を通してδは、電力スイッチ手段３にて生じる時間遅延を示している。
【００８９】
上記４パターンの歪態様において、第一の歪態様と第三の歪態様では、低周波成分において信号レベルの増大という歪を発生していることとなり、第二の歪態様と第四の歪態様では、低周波成分において信号レベルの減少という歪を発生していることとなる。
【００９０】
以下、上記の歪態様が生じた場合に、定常状態で当該補正回路２内の各箇所における波形がどのように変化するかについて説明する。
【００９１】
まずはじめに、第一の歪態様の場合について説明する。図８は、第一の歪態様の場合において補正が行われ定常状態となった補正回路２内の各箇所の波形の状態を示している。ここで、横軸は時間であり、縦軸は電圧値である。
【００９２】
図８において、３０は、補正回路２に入力されるパルス変調手段１からのパルス変調信号ｅｉのパルス波形を示しており、３１は、第一の積分手段２１においてパルス波形３０に基づいて生成される積分信号ｅｏ１の積分波形を示している。
【００９３】
また３４ａは、電力スイッチ手段３において第一の歪態様が発生し、本実施の形態のＤ級増幅器により補正され、定常状態となったときの補正回路２に入力される帰還回路５からの帰還信号ｅｆのパルス波形を示しており、３２ａは、第二の積分手段２４においてパルス波形３４ａに基づいて生成される積分信号ｅｏ２の積分波形を示している。
【００９４】
さらに３３ａは、比較器２５において積分波形３１と積分波形３２ａとの差により“Ｈ”、“Ｌ”（または、「０」、「１」）の２値のパルスとして生成される補正信号Ｖｃのパルス波形を示している。具体的に、積分波形３１が積分波形３２ａよりも高いときは、“Ｈ”（または「１」）のパルスを発生し、積分波形３１が積分波形３２ａよりも低いときには“Ｌ”（または「０」）のパルスを発生する。
【００９５】
パルス波形３０は、ほぼ０からＶｓｉｇまでの振幅を持つものとする。また、第一の歪態様では振幅の歪が生じないので、電力スイッチ手段３にて定電圧電源から供給される電圧をＶｐｏｗとし、帰還回路５における固定された減衰利得を１／Ｋとすると、帰還回路５から出力されるパルス波形３４ａの振幅は、ほぼ０からＶｐｏｗ／Ｋとなり、帰還回路５の作用により当該パルス波形３４ａの振幅は、パルス変調手段１から出力されるパルス波形３０の振幅と等しくなる（Ｖｐｏｗ／Ｋ＝Ｖｓｉｇ）。
【００９６】
ここで補正回路２の補正動作が正常に実行されると、定常状態において、一周期分のパルス波形３４ａのパルス面積は、一周期分のパルス波形３０のパルス面積と等しくなる。
【００９７】
さて、パルス波形３０，３４ａが図８の状態であり、また、第一の積分手段２１および第二の積分手段２４が、利得調整手段２２等の作用によりほぼＶｓｉｇ／２を基準に動作する場合には、積分波形３１および積分波形３２ａは図８に示したように形成される。
【００９８】
ここで、電力スイッチ手段３における第一の歪態様（図４）により、積分波形３２ａの平均値は、図３で示した歪がない場合に形成される積分波形３２の平均値よりも増大する。これにより、積分波形３１が積分波形３２ａを上回る期間が図３で示した歪のない場合と比べて減少する。
【００９９】
したがって、積分波形３１および積分波形３２ａの差に基づいて比較器２５にて出力される補正信号Ｖｃはパルス波形３３ａのようになる。
【０１００】
ここで図８で示しているように、比較器２５の通常の動作により、パルス波形３３ａのパルス幅は、パルス波形３４ａのパルス幅よりも第一の歪態様に対応してｔｅ１だけ狭くなる（つまり、パルス波形３３ａの“Ｈ”となる期間が図３に示した歪が生じない場合に比べて減少する。）ように、生成される。
【０１０１】
これにより、図８に示すパルス幅のパルス波形３３ａが帰還され、再び電力スイッチ手段３に入力され、当該電力スイッチ手段３にて第一の歪態様が発生し、パルス幅がｔｅ１だけ拡大したとしても、パルス波形３４ａのパルス幅とパルス波形３０のパルス幅とは同じとなる。ここで、パルス波形３３ａとパルス波形３４ａとは、主に電力スイッチ手段３にて発生する時間遅延δが生じていることも図８により示されている。
【０１０２】
このように、電力スイッチ手段３において第一の歪態様の歪が生じる場合には、本実施の形態のＤ級増幅器により、比較器２５から出力されるパルス波形３３ａのパルス幅を上記のように、第一の歪態様に対応してパルス波形３０のパルス幅よりもｔｅ１だけ狭くすることにより、電力スイッチ手段３において発生する第一の歪態様の歪を補正して、定常状態ではパルス波形３４ａのパルス幅をパルス波形３０のパルス波形のパルス幅とほぼ等しく、つまり、パルス波形３４ａの一周期分のパルス面積をパルス波形３０の一周期分のパルス面積とほぼ等しくする。このことは、帰還信号ｅｆの低周波成分とパルス変調信号ｅｉの低周波成分とを、ほぼ等しくすることであり、両信号間における誤差がないこと、つまり音声信号の歪を補正していることを示している。
【０１０３】
次に、第二の歪態様の場合について説明する。図９は、第二の歪態様の場合において補正が行われ定常状態となった補正回路２内の各部の波形の状態を示している。ここで、横軸は時間であり、縦軸は電圧値である。
【０１０４】
図９において、パルス波形３０および積分波形３１は、図８と同様なのでここでの説明は省略する。
【０１０５】
３４ｂは、電力スイッチ手段３において第二の歪態様が発生し、本実施の形態のＤ級増幅回路により補正され、定常状態となったときの補正回路２に入力される帰還回路５からの帰還信号ｅｆのパルス波形を示しており、３２ｂは、第二の積分手段２４においてパルス波形３４ｂに基づいて生成される積分信号ｅｏ２の積分波形を示している。
【０１０６】
さらに３３ｂは、比較器２５において積分波形３１と積分波形３２ｂとの差により“Ｈ”、“Ｌ”（または、「０」、「１」）の２値パルスとして生成される補正信号Ｖｃのパルス波形を示している。具体的に、積分波形３１が積分波形３２ｂよりも高いときは、“Ｈ”（または「１」）のパルスを発生し、積分波形３１が積分波形３２ｂよりも低いときには“Ｌ”（または「０」）のパルスを発生する。
【０１０７】
パルス波形３０は、ほぼ０からＶｓｉｇまでの振幅を持つものとする。また、第二の歪態様では振幅の歪が生じないので、電力スイッチ手段３にて定電圧電源から供給される電圧をＶｐｏｗとし、帰還回路５における固定された減衰利得を１／Ｋとすると、帰還回路５から出力されるパルス波形３４ｂの振幅は、ほぼ０からＶｐｏｗ／Ｋとなり、帰還回路５の作用により当該パルス波形３４ｂの振幅は、パルス変調手段１から出力されるパルス波形３０の振幅と等しくなる（Ｖｐｏｗ／Ｋ＝Ｖｓｉｇ）。
【０１０８】
ここで補正回路２の補正動作が正常に実行されると、定常状態において、一周期分のパルス波形３４ｂのパルス面積は、一周期分のパルス波形３０のパルス面積と等しくなる。
【０１０９】
さて、パルス波形３０，３４ｂが図９の状態であり、また、第一の積分手段２１および第二の積分手段２４が、利得調整手段２２等の作用によりほぼＶｓｉｇ／２を基準に動作する場合には、積分波形３１および積分波形３２ｂは図９に示したように形成される。
【０１１０】
ここで、電力スイッチ手段３における第二の歪態様（図５）により、積分波形３２ｂの平均値は、図３で示した歪がない場合に形成される積分波形３２の平均値よりも減少する。これにより、積分波形３１が積分波形３２ｂを上回る期間が図３で示した歪のない場合と比べて増大する。
【０１１１】
したがって、積分波形３１および積分波形３２ｂの差に基づいて比較器２５にて出力される補正信号Ｖｃはパルス波形３３ｂのようになる。
【０１１２】
ここで図９で示しているように、比較器２５の通常の動作により、パルス波形３３ｂのパルス幅は、パルス波形３４ｂのパルス幅よりも第二の歪態様に対応してｔｅ２だけ広くなる（つまり、パルス波形３３ｂの“Ｈ”となる期間が図３に示した歪が生じない場合に比べて増大する。）ように、生成される。
【０１１３】
これにより、図９に示すパルス幅のパルス波形３３ｂが帰還され、再び電力スイッチ手段３に入力され、当該電力スイッチ手段３にて第二の歪態様が発生し、パルス幅がｔｅ２だけ縮小したとしても、パルス波形３４ｂのパルス幅とパルス波形３０のパルス幅とは同じとなる。ここで、パルス波形３３ｂとパルス波形３４ｂとは、主に電力スイッチ手段３にて発生する時間遅延δが生じていることも図９により示されている。
【０１１４】
このように、電力スイッチ手段３において第二の歪態様の歪が生じる場合には、本実施の形態のＤ級増幅器により、比較器２５から出力されるパルス波形３３ｂのパルス幅を上記のように、第二の歪態様に対応してパルス波形３０のパルス幅よりもｔｅ２だけ広くすることにより、電力スイッチ手段３において発生する第二の歪態様の歪を補正して、定常状態ではパルス波形３４ｂのパルス幅をパルス波形３０のパルス波形のパルス幅とほぼ等しく、つまり、パルス波形３４ｂの一周期分のパルス面積をパルス波形３０の一周期分のパルス面積とほぼ等しくする。このことは、帰還信号ｅｆの低周波成分とパルス変調信号ｅｉの低周波成分とを、ほぼ等しくすするのであり、両信号間における誤差がないこと、つまり音声信号の歪を補正していることを示している。
【０１１５】
次に、第三の歪態様の場合について説明する。図１０は、第三の歪態様の場合において補正が行われ定常状態となった補正回路２内の各箇所の波形の状態を示している。ここで、横軸は時間であり、縦軸は電圧値である。
【０１１６】
図１０において、パルス波形３０および積分波形３１は、図８と同様なのでここでの説明は省略する。
【０１１７】
３４ｃは、電力スイッチ手段３において第三の歪態様が発生し、本実施の形態のＤ級増幅回路により補正され、定常状態となったときの補正回路２に入力される帰還回路５からの帰還信号ｅｆのパルス波形を示しており、３２ｃは、第二の積分手段２４においてパルス波形３４ｃに基づいて生成される積分信号ｅｏ２の積分波形を示している。
【０１１８】
さらに３３ｃは、比較器２５において積分波形３１と積分波形３２ｃとの差により“Ｈ”、“Ｌ”（または、「０」、「１」）の２値のパルスとして生成される補正信号Ｖｃのパルス波形を示している。具体的に、積分波形３１が積分波形３２ｃよりも高いときは、“Ｈ”（または「１」）のパルスを発生し、積分波形３１が積分波形３２ｃよりも低いときには“Ｌ”（または「０」）のパルスを発生する。
【０１１９】
パルス波形３０は、ほぼ０からＶｓｉｇまでの振幅を持つものとする。また、第三の歪態様では、定電圧電源から供給される標準電圧値Ｖｐｏｗに対して＋ΔＶ１の振幅の歪が生じる場合であるので、電力スイッチ手段３にて定電圧電源から供給される電圧をＶｐｏｗとし、帰還回路５における固定された減衰利得を１／Ｋとすると、帰還回路５から出力されるパルス波形３４ｃの振幅は、ほぼ０から（Ｖｐｏｗ＋ΔＶ１）／Ｋとなり、当該パルス波形３４ｃの振幅は、パルス変調手段１から出力されるパルス波形３０の振幅と等しくならず、パルス波形３４ｃの振幅の方がパルス波形３０の振幅よりも、ΔＶ１／Ｋだけ大きくなる。
【０１２０】
ここで補正回路２の補正動作が正常に実行されると、定常状態において、一周期分のパルス波形３４ｃのパルス面積は、一周期分のパルス波形３０のパルス面積と等しくなる。
【０１２１】
さて、パルス波形３０，３４ｃが図１０の状態であり、また、第一の積分手段２１および第二の積分手段２４が、利得調整手段２２等の作用によりほぼＶｓｉｇ／２を基準に動作する場合には、積分波形３１および積分波形３２ｃは図１０に示したように形成される。
【０１２２】
ここで、電力スイッチ手段３における第三の歪態様（図６）により、積分波形３２ｃの平均値は、図３で示した歪がない場合に形成される積分波形３２の平均値よりも増加する。これにより、積分波形３１が積分波形３２ｃを上回る期間が図３で示した歪のない場合と比べて減少する。
【０１２３】
したがって、積分波形３１および積分波形３２ｃの差に基づいて比較器２５にて出力される補正信号Ｖｃはパルス波形３３ｃのようになる。
【０１２４】
ここで、図１０で示しているように、比較器２５の通常の動作により、パルス波形３３ｃのパルス幅は、パルス波形３０のパルス幅よりも第三の歪態様の歪（＋ΔＶ１の振幅増大）に対応した分だけ狭くなる（つまり、パルス波形３３ｃの“Ｈ”となる期間が図３に示した歪が生じない場合に比べて減少する。）ように、生成される。
【０１２５】
これにより、図１０に示すパルス幅のパルス波形３３ｃが帰還され、再び電力スイッチ手段３に入力され、当該電力スイッチ手段３にて第三の歪態様が発生し、パルス幅はそのままで振幅が正常値よりもΔＶ１だけ増加したとしても、パルス波形３４ｃの一周期分のパルス面積は、パルス波形３０の一周期分のパルス面積とほぼ等しくなる。ここで、パルス波形３３ｃとパルス波形３４ｃとは、主に電力スイッチ手段３にて発生する時間遅延δが生じていることも図１０により示されている。
【０１２６】
このように、電力スイッチ手段３において第三の歪態様の歪が生じる場合には、本実施の形態のＤ級増幅器により、比較器２５から出力されるパルス波形３３ｃのパルス幅を上記のように、第三の歪態様の歪（つまりΔＶ１分の振幅の増大）に対応してパルス波形３０のパルス幅よりも狭くすることにより、電力スイッチ手段３において発生する第三の歪態様の歪を補正して、定常状態では、パルス波形３４ｃの一周期分のパルス面積をパルス波形３０の一周期分のパルス面積とほぼ等しくする。つまり、帰還信号ｅｆの低周波成分とパルス変調信号ｅｉの低周波成分とを、ほぼ等しくすするのである。このことは、帰還信号ｅｆの低周波成分とパルス変調信号ｅｉの低周波成分とを、ほぼ等しくすることであり、両信号間における誤差がないこと、つまり、音声信号の歪を補正していることを示している。
【０１２７】
なおこの場合、積分波形３２ｃの振幅が大きくなることも比較器２５から出力される補正信号Ｖｃのパルス幅を狭めることに効果がある。
【０１２８】
次に、第四の歪態様の場合について説明する。図１１は、第四の歪態様の場合において補正が行われ定常状態となった補正回路２内の各箇所の波形の状態を示している。ここで、横軸は時間であり、縦軸は電圧値である。
【０１２９】
図１１において、パルス波形３０および積分波形３１は、図８と同様なのでここでの説明は省略する。
【０１３０】
３４ｄは、電力スイッチ手段３において第四の歪態様が発生し、本実施の形態のＤ級増幅回路により補正され、定常状態となったときの補正回路２に入力される帰還回路５からの帰還信号ｅｆのパルス波形を示しており、３２ｄは、第二の積分手段２４においてパルス波形３４ｄに基づいて生成される積分信号ｅｏ２の積分波形を示している。
【０１３１】
さらに３３ｄは、比較器２５において積分波形３１と積分波形３２ｄとの差により“Ｈ”、“Ｌ”（または、「０」、「１」）の２値のパルスとして生成される補正信号Ｖｃのパルス波形を示している。具体的に、積分波形３１が積分波形３２ｄよりも高いときは、“Ｈ”（または「１」）のパルスを発生し、積分波形３１が積分波形３２ｄよりも低いときには“Ｌ”（または「０」）のパルスを発生する。
【０１３２】
パルス波形３０は、ほぼ０からＶｓｉｇまでの振幅を持つものとする。また、第四の歪態様は、定電圧電源から供給される標準電圧値Ｖｐｏｗに対して−ΔＶ２の振幅の歪が生じる場合であるので、電力スイッチ手段３にて定電圧電源から供給される電圧をＶｐｏｗとし、帰還回路５における固定された減衰利得を１／Ｋとすると、帰還回路５から出力されるパルス波形３４ｄの振幅は、ほぼ０から（Ｖｐｏｗ−ΔＶ２）／Ｋとなり、当該パルス波形３４ｄの振幅は、パルス変調手段１から出力されるパルス波形３０の振幅と等しくならず、パルス波形３４ｄの振幅の方がパルス波形３０の振幅よりも、ΔＶ２／Ｋだけ小さくなる。
【０１３３】
ここで、補正回路２の補正動作が正常に実行されると、定常状態において、一周期分のパルス波形３４ｄのパルス面積は、一周期分のパルス波形３０のパルス面積と等しくなる。
【０１３４】
さて、パルス波形３０，３４ｄが図１１の状態であり、また、第一の積分手段２１および第二の積分手段２４が、利得調整手段２２等の作用によりほぼＶｓｉｇ／２を基準に動作する場合には、積分波形３１および積分波形３２ｄは図１１に示したように形成される。
【０１３５】
ここで、電力スイッチ手段３における第四の歪態様（図７）により、積分波形３２ｄの平均値は、図３で示した歪がない場合に形成される積分波形３２の平均値よりも減少する。これにより、積分波形３１が積分波形３２ｃを上回る期間が図３で示した歪のない場合と比べて増大する。
【０１３６】
したがって、積分波形３１および積分波形３２ｄの差に基づいて比較器２５にて出力される補正信号Ｖｃはパルス波形３３ｄのようになる。
【０１３７】
ここで、図１１で示しているように、比較器２５の通常の動作により、パルス波形３３ｄのパルス幅は、パルス波形３０のパルス幅よりも第四の歪態様の歪（ΔＶ２の振幅減少）に対応した分だけ広くなる（つまり、パルス波形３３ｄの“Ｈ”となる期間が図３に示した歪が生じない場合に比べて増加する。）ように、生成される。
【０１３８】
これにより、図１１に示すパルス幅のパルス波形３３ｄが帰還され、再び電力スイッチ手段３に入力され、当該電力スイッチ手段３にて第四の歪態様が発生し、パルス幅はそのままで振幅が正常値よりもΔＶ２だけ減少したとしても、パルス波形３４ｄの一周期分のパルス面積は、パルス波形３０の一周期分のパルス面積とほぼ等しくなる。ここで、パルス波形３３ｄとパルス波形３４ｄとは、主に電力スイッチ手段３にて発生する時間遅延δが生じていることも図１１により示されている。
【０１３９】
このように、電力スイッチ手段３において第四の歪態様の歪が生じる場合には、本実施の形態のＤ級増幅器により、比較器２５から出力されるパルス波形３３ｄのパルス幅を上記のように、第四の歪態様（つまりΔＶ２分の振幅の減少）に対応してパルス波形３０のパルス幅よりも広くすることにより、電力スイッチ手段３において発生する第四の歪態様の歪を補正して、パルス波形３４ｄの一周期分のパルス面積をパルス波形３０の一周期分のパルス面積とほぼ等しくする。このことは、帰還信号ｅｆの低周波成分とパルス変調信号ｅｉの低周波成分とを、ほぼ等しくすることであり、両信号間における誤差がないこと、つまり音声信号の歪を補正していることを示している。
【０１４０】
なおこの場合、積分波形３２ｄの振幅が大きくなることも比較器２５から出力される補正信号Ｖｃのパルス幅を広めることに効果がある。
【０１４１】
以上が、本実施の形態における補正回路２がパルス変調信号ｅｉを帰還に基づく補正を加えながら出力に伝達する動作を説明したものである。
【０１４２】
以上の説明より、図１，２の構成を備えるＤ級増幅器は、主に電力スイッチ手段３の動作に起因する音声信号の歪を低減（補正）することが可能となる。
【０１４３】
つまり、補正回路２において、第一の積分手段２１においてパルス変調信号に基づく信号を積分処理し、第二の積分手段２４において帰還信号に基づく信号を積分処理し、比較器２５において当該積分処理が成された両積分信号を前記パルス変調信号を基準として比較し、当該比較に対応したパルス信号を生成し、電力スイッチ手段３へ当該パルス信号を出力することにより、主に電力スイッチ手段３にて生ずる音声信号の歪に起因する要素を補正することができる。
【０１４４】
また、本実施の形態では、第一の積分手段２１および第二の積分手段２４で高周波成分を除去した信号（パルス成分を除去した信号）を生成し、当該信号に基づいて比較器２５において補正信号を生成するので、従来技術のように、パルス成分が大きく残留しこれにより回路動作が制約を受ける、つまり当該パルス成分が回路の非直線領域に入り歪むことにより誤差信号に歪みが生じ、正しい補正動作ができなくなるということを防止することができる。
【０１４５】
また、従来技術では、精度の良い台形波を作成する必要があり、またエラー処理手段１０１のような誤差信号を生成し、当該誤差信号に基づいて補正ユニット１０２にて補正信号を生成する必要があったため、構造が複雑化していたが、本発明では、上記のような台形波を形成する必要もなく、かつ、補正回路２にて直接的に補正信号を生成し、誤差信号たるものを生成する必要がないので、全体的に回路構成が簡易なものとなる。
【０１４６】
また、本実施の形態の補正回路は、第一の積分手段２１からの積分波形に対して利得の抑制を行う利得調整手段２２を備え、当該利得調整手段２２からの出力信号を、減算手段２０ではパルス変調信号から減算し（差を求め）、減算手段２３では帰還信号から減算し（差を求め）、当該減算処理により生成された両差分信号を第一の積分手段２１および第二の積分手段２４において、それぞれ積分処理することにより、両積分手段２１，２４で生成される積分信号の低周波利得を適度に抑制することができ、当該積分信号が回路の動作範囲を超えることを防止することができる。
【０１４７】
なお、本実施の形態での説明では図２で示したように、減算手段２０と減算手段２３とに共通に入力信号を与えている利得調整手段２２へ入力されてくる信号として、第一の積分手段２１からの出力信号を採用しているが、当該利得調整手段２２へ入力されてくる信号として、第二の積分手段２４からの出力信号を採用してもかまわない。また、利得調整手段２２を別個に２つ設け、一方の利得調整手段２２へ入力されてくる信号として、第一の積分手段２１から出力される信号を採用し、当該一方の利得調整手段２２から出力される信号を減算手段２０へと入力し、さらに、他方の利得調整手段２２へ入力されてくる信号として、第二の積分手段２４から出力される信号を採用し、当該他方の利得調整手段２２から出力される信号を減算手段２３へと入力する構成をとっても良い。
【０１４８】
しかし、図２のように、利得調整手段２２に入力されくる信号として第一の積分手段２１からの出力信号を採用し、当該利得調整手段２２から出力される信号を共通に、減算手段２０と減算手段２３とに入力させる構成とることにより、第二の積手段２４の利得が減衰することがないので、精度のよい補正処理が可能となる。
【０１４９】
さらに、本発明のＤ級増幅器には、電力スイッチ手段３から出力される信号の振幅を減衰させ、補正回路２に入力させる帰還信号を出力する帰還回路５を備えているので、電力スイッチ手段３において振幅の歪が生じない場合に、帰還回路５において、電力スイッチ手段３にて増幅された信号をパルス変調手段１から出力されるパルス変調信号の振幅と同等レベルまで減衰させることができ、電力スイッチ手段にて歪が生じたときに、補正回路２における比較処理を容易にすることができ、補正機能を備えるＤ級増幅器の実現を容易にすることができる。
【０１５０】
＜実施の形態１の具体例＞
本実施の形態１において、より具体的な補正回路２の構成の一例を図１２に示す。以下、図１２の構成について説明する。
【０１５１】
図１２において、図１に示したパルス変調手段１の出力部は抵抗器５０の一方に接続されており、当該抵抗器５０の他方は接続点Ｎ４，Ｎ７を介して演算増幅器５６の反転（「−」）入力部とにそれぞれ接続されている。また、演算増幅器５６の出力部はＮ５で分岐され、コンデンサ５４，接続点Ｎ４，Ｎ７で負帰還を構成すると共に、比較器５８の「−」入力部および接続点Ｎ６へとそれぞれ接続されている。
【０１５２】
また、接続点Ｎ６は一方は、抵抗器５２一方と抵抗器５１の一方とに接続されており、当該抵抗器５１の他方は、接続点Ｎ７を介して演算増幅器５６の反転（「−」）入力部へと接続される。これに対して、抵抗器５２の他方は、接続点Ｎ９，Ｎ８を介して演算増幅器５７の反転（「−」）入力部に接続されている。
【０１５３】
さらに、演算増幅器５７の出力部は、接続点Ｎ１０で分岐され、コンデンサ５５、接続点Ｎ９，Ｎ８で負帰還を構成すると共に、比較器５８の「＋」入力部に接続されている。また、図１に示した帰還回路５の出力部は、抵抗器５３、接続点Ｎ８を介して演算増幅器５７の反転（「−」）入力部に接続されている。
【０１５４】
ここで、演算増幅器５６の非反転（「＋」）入力部および演算増幅器５７の非反転（「＋」）入力部は、それぞれ適当な固定電位に接続されている。また、比較器５８の出力部は、図１に示した電力スイッチ手段３の入力部へと接続される。
【０１５５】
上記構成の補正回路２において、抵抗器５０を通して入力されるパルス変調信号ｅｉと抵抗器５１を通して入力される演算増幅器５６の出力信号とが、演算増幅器５６の反転入力部で加算する形で与えられることが、図２で示した減算手段２０の動作を担っている。つまり、演算増幅器５６の出力信号が反転入力部に対し反転することが、減算手段２０においてパルス変調信号ｅｉと利得調整手段２２からの信号との差をとる作用をする。
【０１５６】
また、演算増幅器５６の反転入力部に与えられる信号の電流がコンデンサ５４に蓄積されることが、図２で示した第一の積分手段２１の作用をする。さらに、抵抗器５０および抵抗器５１の比率が、図２で示した利得調整手段２２の作用をする。
【０１５７】
これに対して、抵抗器５３を通して入力される帰還信号ｅｆと抵抗器５２を通して入力される演算増幅器５６の出力信号とが、演算増幅器５７の反転入力部にて加算する形で与えられることが、図２で示した減算手段２３の動作を担っている。つまり、演算増幅器５７の出力信号が反転入力部に対し反転することが、減算手段２３において帰還信号ｅｆと利得調整手段２２からの信号との差をとる作用をする。
【０１５８】
また、演算増幅器５７の反転入力部に与えられる信号の電流がコンデンサ５５に蓄積されることが、図２で示した第二の積分手段２４の作用をする。さらに、抵抗器５２および抵抗器５３の比率が、図２で示した利得調整手段２２の作用をする。
【０１５９】
ここで、抵抗器５０および抵抗器５１の比率と、抵抗器５２および抵抗器５３の比率は同じである。
【０１６０】
加えて比較器５８は、図２で示した比較器２５に相当のものであるが、演算増幅器５６，５７の出力が、図２で示した第一の積分手段２１および第二の積分手段２４に対してそれぞれ反転しているため、演算増幅器５６の出力部を当該比較器５８の「−」入力部に接続し、演算増幅器５７出力部を当該比較器５８の「＋」入力部に接続し、図２で示した比較器２５の接続関係とは逆の構成とすることで、出力の位相を同じとしている。
【０１６１】
以上が、本実施の形態１の補正回路２の具体的構成を示す一例である。
【０１６２】
なお、上記具体例では、抵抗器５０および抵抗器５１の比率と、抵抗器５２および抵抗器５３の比率とは同じであるとしたが、若干これらの比率が異なったとしても、パルス変調信号ｅｉおよび帰還信号ｅｆのデューティ比の関係がずれる程度で、電力スイッチ手段３にて生じる歪の補正は正常に行うことができる。しかし、上記比率を同じとすることにより、電力スイッチ手段３にて歪が生じない場合に、パルス変調信号ｅｉの波形と帰還信号ｅｆの波形とを正確に等しくすることができ、構成を複雑化することなしに補正処理を容易に実行することができる。
【０１６３】
また、抵抗器５０および抵抗器５１の比率Ｇｆ１と、抵抗器５２および抵抗器５３の比率Ｇｆ２とを異なる値に設定し、当該比率Ｇｆ１、Ｇｆ２と、第一の積分手段２１に関する利得定数Ｇ１と、第二の積分手段２４に関する利得定数Ｇ２と、電力スイッチ手段３における定電圧電源から供給される電圧をＶｐｏｗとを調整することにより、帰還回路５の作用を代行することもでき、当該調整により、帰還回路５を省略することもできる。
【０１６４】
＜実施の形態２＞
本実施の形態の補正回路は、実施の形態１で説明した図１のＤ級増幅器に組み込まれるものであり、当該補正回路では、第一の積分手段からの信号と第二の積分手段からの信号とを、直接比較器にて比較するのではなく、減算手段にて、第一の積分手段からの信号と第二の積分手段からの信号との差を求めた後、減算手段出力信号（差分信号）と、当該差分信号をさらに第三の積分手段により積分し、その後反転手段により反転させた信号との間での比較を、比較器にて行うことで出力の補正信号を生成する。
【０１６５】
本実施の形態における、補正回路２の内部の構成を示すブロック図を図１３に示す。以下、図１３の構成を具体的に説明する。なお、図１３において、減算手段２０、第一の積分手段２１、利得調整手段２２、減算手段２３、および第二の積分手段２４は、実施の形態１の図２で示した同じ符号の各回路と同じ構成をとり、同じ機能・動作を行うものであるので、ここでの説明は省略する。
【０１６６】
図１３において、第一の積分手段２１の出力部は、接続点Ｎ２を介して、減算手段２６の「＋」入力部に接続されており、第二の積分手段２４の出力部は、当該減算手段２６の「−」入力部に接続されている。さらに、減算手段２６の出力部は、接続点Ｎ１１で分岐して、一方は比較器２９の「＋」入力部に接続されており、他方は、第三の積分手段２７、反転手段２８を介して比較器２９の「−」入力部に接続される。
【０１６７】
なお、比較器２９の出力部は、実施の形態１と同様、電力スイッチ手段３の入力部に接続されている。
【０１６８】
図１３で示したように本実施形態では、第一の積分手段２１から出力される積分波形と、第二の積分手段２４から出力される積分波形とを直接比較するのではなく、減算手段２６において当該両積分波形の差を求めた後、比較器２９において、減算手段２６からの出力信号（差分信号）と、当該差分信号をさらに第三の積分手段２７、反転手段２９により積分・反転した信号との間の比較を行うことで、当該比較器２９において補正信号Ｖｃを形成する。
【０１６９】
ここで、減算手段２６からの差分信号には、パルス変調信号ｅｉの低周波成分および帰還信号ｅｆの低周波成分の差を含んでおり、当該低周波数成分の差が帰還信号ｅｆに含まれる誤差、つまり音声信号出力の歪を表しており、当該歪を比較器２９において補正される。
【０１７０】
当該補正動作は、例えば比較器２９の「−」入力部に固定の基準電位（Ｖｓｉｇ／２）を接続すると、実施の形態１と同じ補正動作をすると考えられることから明らかである。
【０１７１】
ところが本実施の形態では、比較器２９の「−」入力部に固定の基準電位（Ｖｓｉｇ／２）が接続されているのではなく、減算手段２６からの差分信号を積分、反転させる、Ｖｓｉｇ／２を基準として動作する第三の積分手段２７と反転手段２８とが接続されているので、上記の補正効果に加えて以下に示す効果をさらに有することとなる。
【０１７２】
つまり、第三の積分手段２７において、減算手段２６からの差分信号に含まれる、パルス変調信号ｅｉの低周波成分および帰還信号ｅｆの低周波成分の差（音声信号出力の歪）をさらに蓄積・強調し、その後反転手段２８により反転処理を施すことにより、比較器２９において当該強調された音声信号出力の歪が減算手段２６から出力される差分信号に加えられることとなるので、より音声信号出力の歪を強調した形で比較器２９にて当該歪に対応した補正信号Ｖｃを生成することができ、実施の形態１に記載の補正回路よりもさらに高い補正効果を得ることができる。
【０１７３】
次に、補正回路２内における各箇所の信号波形の状態について説明する。
【０１７４】
まず、電力スイッチ手段３にて歪が生じない場合について説明する。図１４は、当該場合における定常状態の補正回路２内の各箇所の波形を示す図である。ここで、横軸は時間であり、縦軸は電圧値を取っている。
【０１７５】
図１４において、４０は、補正回路２に入力されるパルス変調手段１からのパルス変調信号ｅｉのパルス波形を示しており、４１は、第一の積分手段２１においてパルス波形４０に基づいて生成される積分信号ｅｏ１の積分波形を示している。
【０１７６】
また４４は、補正回路２に入力される帰還回路５からの帰還信号ｅｆのパルス波形を示しており、４２は、第二の積分手段２４においてパルス波形４４に基づいて生成される積分信号ｅｏ２の波形を示している。
【０１７７】
また４５は、減算手段２６において積分波形４１から積分波形４２を減算することにより生成される波形を示しており、また４６は、第三の積分手段２７、反転手段２８において波形４５を積分・反転することにより生成される積分波形を示している。
【０１７８】
さらに４３は、比較器２９において波形４５と積分波形４６との差により“Ｈ”、“Ｌ”（または、「０」、「１」）の２値のパルスとして生成される補正信号Ｖｃのパルス波形を示している。具体的に、波形４５が積分波形４６よりも高いときは、“Ｈ”（または「１」）のパルスを発生し、波形４５が積分波形４６よりも低いときには、“Ｌ”（または「０」）のパルスを発生する。
【０１７９】
パルス波形４０は、ほぼ０からＶｓｉｇまでの振幅を持つものとする。また、電力スイッチ手段３にて定電圧電源から供給される電圧をＶｐｏｗとし、帰還回路５における固定された減衰利得を１／Ｋとすると、帰還回路５から出力されるパルス波形４４の振幅は、ほぼ０からＶｐｏｗ／Ｋとなり、帰還回路５は、当該パルス波形４４の振幅が、パルス変調手段１から出力されるパルス波形４０の振幅と等しく（Ｖｐｏｗ／Ｋ＝Ｖｓｉｇ）なるように設定されている。
【０１８０】
パルス波形４０および４４が図１４の状態であり、また、第一の積分手段２１および第二の積分手段２４が、利得調整手段２２等の作用によりほぼＶｓｉｇ／２を基準に動作する場合には、積分波形４１および積分波形４２は図１４に示したように生成される。また、減算手段２６および減算手段２７においても、ほぼＶｓｉｇ／２を基準に動作するものとすると波形４５，４６のように生成される。
【０１８１】
したがって、比較器２９にて出力される補正信号Ｖｃは、パルス波形４３のようになる。ここで定常状態において、パルス波形４４は、比較器２９で出力されるパルス波形４３に対して、主に電力スイッチ手段３にて発生する時間遅延δを伴うこととなる。
【０１８２】
図１４は、つまり、定常状態において補正回路２が正常に動作することにより、電力スイッチ手段３にて歪が生じない場合には、帰還信号ｅｆであるパルス波形４４は、パルス変調信号ｅｉであるパルス波形４０に対して時間遅延δをもつ相似波形となり、両パルス波形４０，４４の低周波成分は等しく音声信号に歪が生じず正常に信号が伝送することを示しているのである。
【０１８３】
ところで実際には、帰還信号ｅｆには、主に電力スイッチ手段３に起因する波形の歪が含まれる。この歪は帰還信号ｅｆの波形を変形させるため、帰還信号ｅｆの低周波成分がパルス変調信号ｅｉの低周波成分に対して差異が生じることとなる。
【０１８４】
電力スイッチ手段３にて生じる歪の態様として図４〜７で示した４パターンの態様があり、当該態様の歪が生じた場合に、本実施の形態のＤ級増幅器の補正回路２が正常に補正動作を行うことを説明する。なお、実際に生じる歪は、上記４パターンまたはこれらの組み合わせにより表すことができる。
【０１８５】
以下、上記の歪態様が生じた場合に、定常状態で当該補正回路２内の各箇所における波形がどのように変化するかについて説明する。
【０１８６】
まずはじめに、第一の歪態様の場合について説明する。図１５は、第一の歪態様の場合において補正が行われ定常状態となった補正回路２内の各箇所の波形の状態を示している。ここで、横軸は時間であり、縦軸は電圧値である。
【０１８７】
図１５において、４０は、補正回路２に入力されるパルス変調手段１からのパルス変調信号ｅｉのパルス波形を示しており、４１は、第一の積分手段２１においてパルス波形４０に基づいて生成される積分信号ｅｏ１の積分波形を示している。
【０１８８】
また４４ａは、電力スイッチ手段３において第一の歪態様が発生し、本実施の形態のＤ級増幅回路により補正され、定常状態となったときの補正回路２に入力される帰還回路５からの帰還信号ｅｆのパルス波形を示しており、４２ａは、第二の積分手段２４においてパルス波形４４ａに基づいて生成される積分信号ｅｏ２の積分波形を示している。
【０１８９】
また４５ａは、減算手段２６において積分波形４１から積分波形４２ａを減算することにより生成される波形を示しており、また４６ａは、第三の積分手段２７、反転手段２８において波形４５ａを積分・反転することにより生成される積分波形を示している。
【０１９０】
さらに４３ａは、比較器２９において波形４５ａと積分波形４６ａとの差により“Ｈ”、“Ｌ”（または、「０」、「１」）の２値のパルスとして生成される補正信号Ｖｃのパルス波形を示している。具体的に、波形４５ａが積分波形４６ａよりも高いときは、“Ｈ”（または「１」）のパルスを発生し、波形４５ａが積分波形４６ａよりも低いときには、“Ｌ”（または「０」）のパルスを発生する。
【０１９１】
パルス波形４０は、ほぼ０からＶｓｉｇまでの振幅を持つものとする。また、第一の歪態様では振幅の歪が生じないので、電力スイッチ手段３にて定電圧電源から供給される電圧をＶｐｏｗとし、帰還回路５における固定された減衰利得を１／Ｋとすると、帰還回路５から出力されるパルス波形４４ａの振幅は、ほぼ０からＶｐｏｗ／Ｋとなり、帰還回路５の作用により当該パルス波形４４ａの振幅は、パルス変調手段１から出力されるパルス波形４０の振幅と等しくなる（Ｖｐｏｗ／Ｋ＝Ｖｓｉｇ）。
【０１９２】
ここで、補正回路２の補正動作が正常に実行されると、定常状態において、一周期分のパルス波形４４ａのパルス面積は、一周期分のパルス波形４０のパルス面積と等しくなる。
【０１９３】
さて、パルス波形４０，４４ａが図１５の状態であり、また、第一の積分手段２１および第二の積分手段２４が、利得調整手段２２等の作用によりほぼＶｓｉｇ／２を基準に動作する場合には、積分波形４１および積分波形４２ａは図１５に示したように形成される。
【０１９４】
ここで、電力スイッチ手段３における第一の歪態様（図４）により、積分波形４２ａの平均値は、図１４で示した歪がない場合に形成される積分波形４２の平均値よりも増大する。
【０１９５】
これにより、積分波形４１および積分波形４２ａの差により減算手段２６にて生成される波形４５ａが、基準レベルであるＶｓｉｇ／２を上回る期間が減少する。これに対して、波形４５ａに基づいて第三の積分手段２７および反転手段２８により生成される積分波形４６ａは、平均的に基準レベルであるＶｓｉｇ／２を上回ることとなる。
【０１９６】
したがって、波形４５ａおよび積分波形４６ａの差に基づいて比較器２９にて出力される補正信号Ｖｃはパルス波形４３ａのようになる。ここで、本実施の形態においては、補正信号Ｖｃは、強調された音声信号出力の歪を補正することができる信号となっている。
【０１９７】
ここで図１５で示しているように、比較器２９の通常の動作により、パルス波形４３ａのパルス幅は、パルス波形４４ａのパルス幅よりも、第一の歪態様に対応してｔｅ１だけ狭くなる（つまり、パルス波形４３ａの“Ｈ”となる期間が図３に示した歪が生じない場合に比べて減少する。）ように、生成される。
【０１９８】
これにより、図１５に示すパルス幅のパルス波形４３ａが帰還され、再び電力スイッチ手段３に入力され、当該電力スイッチ手段３にて第一の歪態様が発生し、パルス幅がｔｅ１だけ拡大したとしても、パルス波形４４ａのパルス幅とパルス波形４０のパルス幅とは同じとなる。ここで、パルス波形４３ａとパルス波形４４ａとは、主に電力スイッチ手段３にて発生する時間遅延δが生じていることも図１５により示されている。
【０１９９】
このように、電力スイッチ手段３において第一の歪態様の歪が生じる場合には、本実施の形態のＤ級増幅器により、比較器２９から出力されるパルス波形４３ａのパルス幅を上記のように、第一の歪態様に対応してパルス波形４０のパルス幅よりもｔｅ１だけ狭くすることにより、電力スイッチ手段３において発生する第一の歪態様の歪を補正して、定常状態ではパルス波形４４ａのパルス幅をパルス波形４０のパルス波形のパルス幅とほぼ等しく、つまり、パルス波形４４ａの一周期分のパルス面積をパルス波形４０の一周期分のパルス面積とほぼ等しくする。このことは、帰還信号ｅｆの低周波成分とパルス変調信号ｅｉの低周波成分とを、ほぼ等しくすることであり、両信号間における誤差がないこと、つまり音声信号の歪を補正していることを示している。
【０２００】
次に、第二の歪態様の場合について説明する。図１６は、第二の歪態様の場合において補正が行われ定常状態となった補正回路２内の各箇所の波形の状態を示している。ここで、横軸は時間であり、縦軸は電圧値である。
【０２０１】
図１６において、パルス波形４０および積分波形４１は、図１５と同様なのでここでの説明は省略する。
【０２０２】
４４ｂは、電力スイッチ手段３において第二の歪態様が発生し、本実施の形態のＤ級増幅回路により補正され、定常状態となったときの補正回路２に入力される帰還回路５からの帰還信号ｅｆのパルス波形を示しており、４２ｂは、第二の積分手段２４においてパルス波形４４ｂに基づいて生成される積分信号ｅｏ２の積分波形を示している。
【０２０３】
また４５ｂは、減算手段２６において積分波形４１から積分波形４２ｂを減算することにより生成される波形を示しており、また４６ｂは、第三の積分手段２７、反転手段２８において波形４５ｂを積分・反転することにより生成される積分波形を示している。
【０２０４】
さらに４３ｂは、比較器２９において波形４５ｂと積分波形４６ｂとの差により“Ｈ”、“Ｌ”（または、「０」、「１」）の２値のパルスとして生成される補正信号Ｖｃのパルス波形を示している。具体的に、波形４５ｂが積分波形４６ｂよりも高いときは、“Ｈ”（または「１」）のパルスを発生し、波形４５ｂが積分波形４６ｂよりも低いときには、“Ｌ”（または「０」）のパルスを発生する。
【０２０５】
パルス波形４０は、ほぼ０からＶｓｉｇまでの振幅を持つものとする。また、第二の歪態様では振幅の歪が生じないので、電力スイッチ手段３にて定電圧電源から供給される電圧をＶｐｏｗとし、帰還回路５における固定された減衰利得を１／Ｋとすると、帰還回路５から出力されるパルス波形４４ｂの振幅は、ほぼ０からＶｐｏｗ／Ｋとなり、帰還回路５の作用により当該パルス波形４４ｂの振幅は、パルス変調手段１から出力されるパルス波形４０の振幅と等しくなる（Ｖｐｏｗ／Ｋ＝Ｖｓｉｇ）。
【０２０６】
ここで、補正回路２の補正動作が正常に実行されると、定常状態において、一周期分のパルス波形４４ｂのパルス面積は、一周期分のパルス波形４０のパルス面積と等しくなる。
【０２０７】
さて、パルス波形４０，４４ｂが図１６の状態であり、また、第一の積分手段２１および第二の積分手段２４が、利得調整手段２２等の作用によりほぼＶｓｉｇ／２を基準に動作する場合には、積分波形４１および積分波形４２ｂは図１６に示したように形成される。
【０２０８】
ここで、電力スイッチ手段３における第二の歪態様（図５）により、積分波形４２ｂの平均値は、図１４で示した歪がない場合に形成される積分波形４２の平均値よりも減少する。
【０２０９】
これにより、積分波形４１および積分波形４２ｂの差により減算手段２６にて生成される波形４５ｂが、基準レベルであるＶｓｉｇ／２を上回る期間が増加する。これに対して、波形４５ｂに基づいて第三の積分手段２７および反転手段２８により生成される積分波形４６ｂは、平均的に基準レベルであるＶｓｉｇ／２を下回ることとなる。
【０２１０】
したがって、波形４５ｂおよび積分波形４６ｂの差に基づいて比較器２９にて出力される補正信号Ｖｃはパルス波形４３ｂのようになる。ここで、本実施の形態においては、補正信号Ｖｃは、強調された音声信号出力の歪を補正することができる信号となっている。
【０２１１】
ここで図１６で示しているように、比較器２９の通常の動作により、パルス波形４３ｂのパルス幅は、パルス波形４４ｂのパルス幅よりも第二の歪態様に対応してｔｅ２だけ広くなる（つまり、パルス波形４３ｂの“Ｈ”となる期間が図１４に示した歪が生じない場合に比べて増大する。）ように、生成される。
【０２１２】
これにより、図１６に示すパルス幅のパルス波形４３ｂが帰還され、再び電力スイッチ手段３に入力され、当該電力スイッチ手段３にて第二の歪態様が発生し、パルス幅がｔｅ２だけ縮小したとしても、パルス波形４４ｂのパルス幅とパルス波形４０のパルス幅とは同じとなる。ここで、パルス波形４３ｂとパルス波形４４ｂとは、主に電力スイッチ手段３にて発生する時間遅延δが生じていることも図１６により示されている。
【０２１３】
このように、電力スイッチ手段３において第二の歪態様の歪が生じる場合には、本実施の形態のＤ級増幅器により、比較器２９から出力されるパルス波形４３ｂのパルス幅を上記のように、第二の歪態様に対応してパルス波形４０のパルス幅よりもｔｅ２だけ広くすることにより、電力スイッチ手段３において発生する第二の歪態様の歪を補正して、定常状態ではパルス波形４４ｂのパルス幅をパルス波形４０のパルス波形のパルス幅とほぼ等しく、つまり、パルス波形４４ｂの一周期分のパルス面積をパルス波形４０の一周期分のパルス面積とほぼ等しくする。このことは、帰還信号ｅｆの低周波成分とパルス変調信号ｅｉの低周波成分とを、ほぼ等しくすることであり、両信号間における誤差がないこと、つまり音声信号の歪を補正していることを示している。
【０２１４】
次に、第三の歪態様の場合について説明する。図１７は、第三の歪態様の場合において補正が行われ定常状態となった補正回路２内の各部の波形の状態を示している。ここで、横軸は時間であり、縦軸は電圧値である。
【０２１５】
図１７において、パルス波形４０および積分波形４１は、図１５と同様なのでここでの説明は省略する。
【０２１６】
４４ｃは、電力スイッチ手段３において第三の歪態様が発生し、本実施の形態のＤ級増幅回路により補正され、定常状態となったときの補正回路２に入力される帰還回路５からの帰還信号ｅｆのパルス波形を示しており、４２ｃは、第二の積分手段２４においてパルス波形４４ｃに基づいて生成される積分信号ｅｏ２の積分波形を示している。
【０２１７】
また４５ｃは、減算手段２６において積分波形４１から積分波形４２ｃを減算することにより生成される波形を示しており、また４６ｃは、第三の積分手段２７、反転手段２８において波形４５ｃを積分・反転することにより生成される積分波形を示している。
【０２１８】
さらに４３ｃは、比較器２９において波形４５ｃと積分波形４６ｃとの差により“Ｈ”、“Ｌ”（または、「０」、「１」）の２値のパルスとして生成される補正信号Ｖｃのパルス波形を示している。具体的に、波形４５ｃが積分波形４６ｃよりも高いときは、“Ｈ”（または「１」）のパルスを発生し、波形４５ｃが積分波形４６ｃよりも低いときには、“Ｌ”（または「０」）のパルスを発生する。
【０２１９】
パルス波形４０は、ほぼ０からＶｓｉｇまでの振幅を持つものとする。また、第三の歪態様では、定電圧電源から供給される標準電圧値Ｖｐｏｗに対して＋ΔＶ１の振幅の歪が生じる場合であるので、電力スイッチ手段３にて定電圧電源から供給される電圧をＶｐｏｗとし、帰還回路５における固定された減衰利得を１／Ｋとすると、帰還回路５から出力されるパルス波形４４ｃの振幅は、ほぼ０から（Ｖｐｏｗ＋ΔＶ１）／Ｋとなり、当該パルス波形４４ｃの振幅は、パルス変調手段１から出力されるパルス波形４０の振幅と等しくならず、パルス波形４４ｃの振幅の方がパルス波形４０の振幅よりも、ΔＶ１／Ｋだけ大きくなる。
【０２２０】
ここで、補正回路２の補正動作が正常に実行されると、定常状態において、一周期分のパルス波形４４ｃのパルス面積は、一周期分のパルス波形４０のパルス面積と等しくなる。
【０２２１】
さて、パルス波形４０，４４ｃが図１７の状態であり、また、第一の積分手段２１および第二の積分手段２４が、利得調整手段２２等の作用によりほぼＶｓｉｇ／２を基準に動作する場合には、積分波形４１および積分波形４２ｃは図１７に示したように形成される。
【０２２２】
ここで、電力スイッチ手段３における第三の歪態様（図６）により、積分波形４２ｃの平均値は、図１４で示した歪がない場合に形成される積分波形４２の平均値よりも増加する。
【０２２３】
これにより、積分波形４１および積分波形４２ｃの差により減算手段２６にて生成される波形４５ｃが、基準レベルであるＶｓｉｇ／２を上回る期間が減少する。これに対して、波形４５ｃに基づいて第三の積分手段２７および反転手段２８により生成される積分波形４６ｃは、平均的に基準レベルであるＶｓｉｇ／２を上回ることとなる。
【０２２４】
したがって、波形４５ｃおよび積分波形４６ｃの差に基づいて比較器２９にて出力される補正信号Ｖｃはパルス波形４３ｃのようになる。ここで、本実施の形態においては、補正信号Ｖｃは、強調された音声信号出力の歪を補正することができる信号となっている。
【０２２５】
ここで図１７で示しているように、比較器２９の通常の動作により、パルス波形４３ｃのパルス幅は、パルス波形４０のパルス幅よりも第三の歪態様の歪（ΔＶ１だけの振幅増大）に対応した分だけ狭くなる（つまり、パルス波形４３ｃの“Ｈ”となる期間が図１４に示した歪が生じない場合に比べて減少する。）ように、生成される。
【０２２６】
これにより、図１７に示すパルス幅のパルス波形４３ｃが帰還され、再び電力スイッチ手段３に入力され、当該電力スイッチ手段３にて第三の歪態様が発生し、パルス幅はそのままで振幅が正常値よりもΔＶ１だけ増加したとしても、パルス波形４４ｃの一周期分のパルス面積は、パルス波形４０の一周期分のパルス面積とほぼ等しくなる。ここで、パルス波形４３ｃとパルス波形４４ｃとは、主に電力スイッチ手段３にて発生する時間遅延δが生じていることも図１７により示されている。
【０２２７】
このように、電力スイッチ手段３において第三の歪態様の歪が生じる場合には、本実施の形態のＤ級増幅器により、比較器２９から出力されるパルス波形４３ｃのパルス幅を上記のように、第三の歪態様の歪（つまりΔＶ１分の振幅の増大）に対応してパルス波形４０のパルス幅よりも狭くすることにより、電力スイッチ手段３において発生する第三の歪態様の歪を補正して、パルス波形４４ｃの一周期分のパルス面積をパルス波形４０の一周期分のパルス面積とほぼ等しくする。このことは、帰還信号ｅｆの低周波成分とパルス変調信号ｅｉの低周波成分とを、ほぼ等しくすることであり、両信号間における誤差がないこと、つまり音声信号の歪を補正していることを示している。
【０２２８】
なおこの場合、積分波形４２ｃの振幅が大きくなり、波形４５ｃの上辺の傾きが負となることも比較器２９から出力される補正信号Ｖｃのパルス幅を狭めることに効果がある。
【０２２９】
次に、第四の歪態様の場合について説明する。図１８は、第四の歪態様の場合において補正が行われ定常状態となった補正回路２内の各箇所の波形の状態を示している。ここで、横軸は時間であり、縦軸は電圧値である。
【０２３０】
図１８において、パルス波形４０および積分波形４１は、図１５と同様なのでここでの説明は省略する。
【０２３１】
４４ｄは、電力スイッチ手段３において第四の歪態様が発生し、本実施の形態のＤ級増幅回路により補正され、定常状態となったときの補正回路２に入力される帰還回路５からの帰還信号ｅｆのパルス波形を示しており、４２ｄは、第二の積分手段２４においてパルス波形４４ｄに基づいて生成される積分信号ｅｏ２の積分波形を示している。
【０２３２】
また４５ｄは、減算手段２６において積分波形４１から積分波形４２ｄを減算することにより生成される波形を示しており、また４６ｄは、第三の積分手段２７、反転手段２８において波形４５ｄを積分・反転することにより生成される積分波形を示している。
【０２３３】
さらに４３ｄは、比較器２９において波形４５ｄと積分波形４６ｄとの差により“Ｈ”、“Ｌ”（または、「０」、「１」）の２値のパルスとして生成される補正信号Ｖｃのパルス波形を示している。具体的に、波形４５ｄが積分波形４６ｄよりも高いときは、“Ｈ”（または「１」）のパルスを発生し、波形４５ｄが積分波形４６ｄよりも低いときには、“Ｌ”（または「０」）のパルスを発生する。
【０２３４】
パルス波形４０は、ほぼ０からＶｓｉｇまでの振幅を持つものとする。また、第四の歪態様は、定電圧電源から供給される標準電圧値Ｖｐｏｗに対して−ΔＶ２の振幅の歪が生じる場合であるので、電力スイッチ手段３にて定電圧電源から供給される電圧をＶｐｏｗとし、帰還回路５における固定された減衰利得を１／Ｋとすると、帰還回路５から出力されるパルス波形４４ｄの振幅は、ほぼ０から（Ｖｐｏｗ−ΔＶ２）／Ｋとなり、当該パルス波形４４ｄの振幅は、パルス変調手段１から出力されるパルス波形４０の振幅と等しくならず、パルス波形４４ｄの振幅の方がパルス波形４０の振幅よりも、ΔＶ２／Ｋだけ小さくなる。
【０２３５】
ここで、補正回路２の補正動作が正常に実行されると、定常状態において、一周期分のパルス波形４４ｄのパルス面積は、一周期分のパルス波形４０のパルス面積と等しくなる。
【０２３６】
さて、パルス波形４０，４４ｄが図１８の状態であり、また、第一の積分手段２１および第二の積分手段２４が、利得調整手段２２等の作用によりほぼＶｓｉｇ／２を基準に動作する場合には、積分波形４１および積分波形４２ｄは図１８に示したように形成される。
【０２３７】
ここで、電力スイッチ手段３における第四の歪態様（図７）により、積分波形４２ｄの平均値は、図１４で示した歪がない場合に形成される積分波形４２の平均値よりも減少する。
【０２３８】
これにより、積分波形４１および積分波形４２ｄの差により減算手段２６にて生成される波形４５ｄが、基準レベルであるＶｓｉｇ／２を上回る期間が増加する。これに対して、波形４５ｄに基づいて第三の積分手段２７および反転手段２８により生成される積分波形４６ｄは、平均的に基準レベルであるＶｓｉｇ／２を下回ることとなる。
【０２３９】
したがって、波形４５ｄおよび積分波形４６ｄの差に基づいて比較器２９にて出力される補正信号Ｖｃはパルス波形４３ｄのようになる。ここで、本実施の形態においては、補正信号Ｖｃは、強調された音声信号出力の歪を補正することができる信号となっている。
【０２４０】
ここで図１８で示しているように、比較器２９の通常の動作により、パルス波形４３ｄのパルス幅は、パルス波形４０のパルス幅よりも第四の歪態様の歪（ΔＶ２だけの振幅減少）に対応した分だけ広くなる（つまり、パルス波形４３ｄの“Ｈ”となる期間が図１４に示した歪が生じない場合に比べて増加する。）ように、生成される。
【０２４１】
これにより、図１８に示すパルス幅のパルス波形４３ｄが帰還され、再び電力スイッチ手段３に入力され、当該電力スイッチ手段３にて第四の歪態様が発生し、パルス幅はそのままで振幅が正常値よりもΔＶ２だけ減少したとしても、パルス波形４４ｄの一周期分のパルス面積は、パルス波形４０の一周期分のパルス面積とほぼ等しくなる。ここで、パルス波形４３ｄとパルス波形４４ｄとは、主に電力スイッチ手段３にて発生する時間遅延δが生じていることも図１８により示されている。
【０２４２】
このように、電力スイッチ手段３において第四の歪態様の歪が生じる場合には、本実施の形態のＤ級増幅器により、比較器２９から出力されるパルス波形４３ｄのパルス幅を上記のように、第四の歪態様の歪（つまりΔＶ２分の振幅の減少）に対応してパルス波形４０のパルス幅よりも広くすることにより、電力スイッチ手段３において発生する第四の歪態様の歪を補正して、パルス波形４４ｄの一周期分のパルス面積をパルス波形４０の一周期分のパルス面積とほぼ等しくする。このことは、帰還信号ｅｆの低周波成分とパルス変調信号ｅｉの低周波成分とを、ほぼ等しくすることであり、両信号間における誤差がないこと、つまり音声信号の歪を補正していることを示している。
【０２４３】
なおこの場合、積分波形４２ｄの振幅が小さくなり、波形４５ｄの上辺の傾きが正となることも比較器２９から出力される補正信号Ｖｃのパルス幅を広めることに効果がある。
【０２４４】
以上が、本実施の形態における補正回路２がパルス変調信号ｅｉを帰還に基づく補正を加えながら出力に伝達する動作を説明したものである。
【０２４５】
以上の説明により、図１，１３の構成を備えるＤ級増幅器は、主に電力スイッチ手段３の動作に起因する音声信号の歪を低減（補正）することが可能となる。
【０２４６】
さらに、本実施の形態のＤ級増幅器では、第一の積分手段２１および第二の積分手段２４からの両積分波形を直接比較器に入力するのではなく、減算手段２６にて当該両積分波形の減算処理を行い、結果の減算信号を出力した後に、当該減算信号と、当該減算信号を第三の積分手段２７および反転手段２８にて積分・反転した信号とを比較器２９に入力し、比較処理を行うことにより、音声信号の歪を強調することとなり、当該音声信号の歪の低減（補正）効果を実施の形態１よりもさらに向上させることができる。
【０２４７】
＜実施の形態２の具体例＞
本実施の形態２の、より具体的な補正回路２の構成の一例を図１９に示す。以下、図１９の構成について説明する。
【０２４８】
ここで、演算増幅器５６，５７の出力部より前段の構成は、図１２で示した構成と同じであり、当該演算増幅器５６，５７の出力部より前段の構成により、図１３のブロック図における減算手段２０、減算手段２３、第一の積分手段２１、第二の積分手段２４、および利得調整手段２２を構成している。当該各回路における具体的な接続関係および機能は、実施の形態１の具体例例にて記載したので、ここでの説明は省略する。
【０２４９】
さて、図１９に示す本具体例の補正回路２においては、演算増幅器５６の出力部は、接続点Ｎ５、抵抗器６０および接続点Ｎ１２を介して、演算増幅器６６の反転（「−」）入力部に接続されており、他方、演算増幅器５７の出力部は、接続点Ｎ１０、抵抗器６２および接続点Ｎ１３を介して、演算増幅器６６の非反転（「＋」）入力部へと接続されている。
【０２５０】
ここで、演算増幅器６６は抵抗器６１を介した負帰還構成を備えており、当該演算増幅器６６の非反転入力部は、接続点Ｎ１３、抵抗器６３を介して適当な固定電位に接続されている。
【０２５１】
また、演算増幅器６６の出力部は、接続点Ｎ１４で分岐され、一方は、比較器６８の「−」入力部に接続されており、他方は、抵抗器６４、接続点Ｎ１５を介して演算増幅器６７の反転（「−」）入力部に接続されており、当該演算増幅器６７の非反転（「＋」）入力部は適当な固定電位に接続されている。
【０２５２】
ここで、演算増幅器６７は接続点Ｎ１６、コンデンサ６５および接続点Ｎ１５を介した負帰還構成を備えている。
【０２５３】
最後に、演算増幅器６７の出力部は、接続点Ｎ１６を介して比較器６８の「＋」入力部へと接続されている。なお、比較器６８の出力部は、図１に示した電力スイッチ手段３の入力部に接続される。
【０２５４】
上記構成の補正回路２において、抵抗器６０〜６３および演算増幅器６６により、図１３で示した減算手段２６を構成している。
【０２５５】
ただし、演算増幅器５６および演算増幅器５７の出力信号が、図１３で示した第一の積分手段２１および第二の積分手段２４の出力信号に対して、それぞれ反転しているため、演算増幅器５６の出力部を演算増幅器６６の反転入力部に接続し、演算増幅器５７の出力部を演算増幅器６６の非反転入力部に接続することで、演算増幅器６６の出力信号と図１３で示した減算手段２６の出力信号との位相を同じとしている。
【０２５６】
また、抵抗器６４、コンデンサ６５、演算増幅器６７は、図１３で示した第三の積分手段２７および反転手段２８を構成しており、演算増幅器６６から出力される信号に対して積分・反転の作用を施している。さらに、当該具体例の回路構成では、前記作用に加えて増幅の作用も奏している。
【０２５７】
また、演算増幅器６６および演算増幅器６７の出力信号が、図１３で示した減算手段２６および反転手段２８の出力信号に対して、それぞれ反転しているため、演算増幅器６６の出力部を比較器６８の「−」入力部に接続し、演算増幅器６７の出力部を比較器６８の「＋」入力部に接続することで、比較器６８からの出力信号と図１３で示した比較器２９からの出力信号との位相を同じとしている。
【０２５８】
以上、図１９に示した回路例は、本実施の形態２の補正回路２を構成するものとなる。
【０２５９】
＜測定データ＞
図２０は、図１２（実施の形態１の具体例）または図１９（実施の形態２の具体例）に示した補正回路を用いた場合における、実際の補正効果を測定するための測定回路をブロック図で示したものである。
【０２６０】
図２０で示した測定回路による測定は、補正回路２にデューティ比５０％の矩形波を入力として与え、その出力をＰＷＭ変調回路３００を通して、当該ＰＷＭ変調回路３００にて信号発生器３０１により外乱を与えた後、補正回路２の帰還入力に与えて行ったものである。
【０２６１】
評価は、矩形波を補正回路２を通さず直接ＰＷＭ変調回路３００に与え、ＬＰＦ３０２を通したパルス波入力信号の復調出力レベルをＡＣ電圧計３０３で観測した結果と、補正回路２によりＰＷＭ変調回路３００内での信号発生器３０１による外乱が抑圧された状態での、パルス波入力信号の復調出力レベルをＡＣ電圧計３０３で観測した結果との比をとって行った。
【０２６２】
上記評価の結果を図２１に示す。図２１において縦軸は外乱残留レベルであり、横軸は外乱（＝ＰＷＭ変調）の周波数である。ここで、測定データＡは、補正回路２として図１２で示した補正回路を用いた場合の測定データであり、測定データＢは、補正回路２として図１９ので示した補正回路を用いた場合の測定データである。
【０２６３】
図２１から明らかなように、実施の形態１で示した補正回路２は、良好な補正効果を有しており、さらに、実施の形態２で示した補正回路２においては、より良好な補正効果を有していることが分かる。
【０２６４】
なお、以上の説明においては出力段の構成をシングルエンドとしてきたが、本発明は互いに１８０度位相の異なる音声信号を出力する２つの出力段を備える、いわゆるＢＴＬ（Ｂａｌａｎｃｅｄ　Ｔｒａｎｓｆｏｒｍｅｒ−Ｌｅｓｓ）構成にも適用することができる。すなわち、ＢＴＬ構成の各出力段に対し本発明の補正回路を追加適用することにより、上記で説明した歪み改善効果を得ることができる。
【０２６５】
【発明の効果】
本発明の請求項１に記載のＤ級増幅器は、パルス変調信号を生成するパルス変調手段と、前記パルス変調信号を基準として帰還による帰還信号の補正を行う補正回路と、前記補正回路より出力される補正信号に基づいて電圧信号を生成する電力スイッチ手段とを有しており、前記帰還信号は前記電圧信号に基づく信号であるＤ級増幅器において、前記補正回路は、前記パルス変調信号に基づいて積分処理をする第一の積分手段と、前記帰還信号に基づいて積分処理をする第二の積分手段と、前記第一の積分手段からの第一の積分信号と前記第二の積分手段からの第二の積分信号とを比較し、当該比較に対応した前記補正信号を生成する比較器とを、備えているので、パルス変調信号および帰還信号を、第一の積分手段および第二の積分手段にて低周波成分を強調した積分信号へと変換することができ、比較器にて当該積分信号が比較され、かつ生成される補正信号を帰還信号として補正回路へと帰還させることができる。したがって、電力スイッチ手段にて生じる音声信号の歪もパルス信号を除去した（低周波成分を強調した）形式で補正できるので、パルス成分が大きく残留しこれにより回路動作が制約を受ける、つまり当該パルス成分が回路の非直線領域に入り歪むことにより誤差信号に歪みが生じ、正しい補正動作ができなくなるということを防止することができる。また、補正回路にてパルス変調信号と帰還信号との誤差より直接的に補正信号を生成することができるので、全体的に回路構成を簡易なものとすることができる。
【０２６６】
本発明の請求項２に記載のＤ級増幅器では、前記補正回路は、前記第一の積分信号に対して利得の調整を行う利得調整手段と、前記利得調整手段からの出力信号と前記パルス変調信号との差を求めることにより第一の差分信号を生成し、当該第一の差分信号を前記第一の積分手段に出力する第一の減算手段と、前記利得調整手段からの出力信号と前記帰還信号との差を求めることにより第二の差分信号を生成し、当該第二の差分信号を前記第二の積分手段に出力する第二の減算手段とを、さらに備えているので、利得調整手段にて調整された第一の積分信号をパルス変調信号および帰還信号から差し引くことができるので、第一の積分信号および第二の積分信号の低周波利得を適度に抑制することができ、当該積分信号が回路の動作範囲を超えることを防止することができる。
【０２６７】
本発明の請求項３に記載のＤ級増幅器は、パルス変調信号を生成するパルス変調手段と、前記パルス変調信号を基準として帰還による帰還信号の補正を行う補正回路と、前記補正回路より出力される補正信号に基づいて電圧信号を生成する電力スイッチ手段とを有しており、前記帰還信号は前記電圧信号に基づく信号であるＤ級増幅器において、前記補正回路は、前記パルス変調信号に基づいて積分処理をする第一の積分手段と、前記帰還信号に基づいて積分処理をする第二の積分手段と、前記第一の積分手段からの第一の積分信号と前記第二の積分手段からの第二の積分信号との差を求める第一の減算手段と、前記第一の減算手段から出力される第一の差分信号を積分処理する第三の積分手段と、前記第三の積分手段からの第三の積分信号を反転させる反転手段と、前記第一の差分信号と前記反転手段により反転させられた前記第三の積分信号とを比較し、当該比較に対応した前記補正信号を生成する比較器とを、備えているので、第三の積分手段にて第一の差分信号の低周波成分（つまり音声信号の歪）をさらに強調することができ、その後反転手段にて反転させることにより、比較器にて第一の差分信号に音声信号の歪に起因した成分を加えることができ、さらに当該音声信号の歪を強調した形で補正信号を生成することができるので、請求項１に記載のＤ級増幅器よりもさらに、精度の高い補正を行うことができる。
【０２６８】
本発明の請求項４に記載のＤ級増幅器では、前記補正回路は、前記第一の積分信号に対して利得の調整を行う利得調整手段と、前記利得調整手段からの出力信号と前記パルス変調信号との差を求め、第二の差分信号を生成し、当該第二の差分信号を前記第一の積分手段に出力する第二の減算手段と、前記利得調整手段からの出力信号と前記帰還信号との差を求め、第三の差分信号を生成し、当該第三の差分信号を前記第二の積分手段に出力する第三の減算手段とを、さらに備えているので、請求項３に記載のＤ級増幅器に対して請求項２に記載の効果を備えさせることができる。
【０２６９】
本発明の請求項５に記載のＤ級増幅器は、前記電力スイッチ手段において生成される前記電圧信号の振幅を減衰させ、前記補正回路に入力させる前記帰還信号を出力する帰還回路を、さらに備えているので、電力スイッチ手段において振幅の歪が生じない場合に、当該帰還回路にて、電力スイッチ手段にて増幅された信号をパルス変調手段から出力されるパルス変調信号の振幅と同等レベルまで減衰させることができ、電力スイッチ手段にて歪が生じたときに、補正回路における比較処理を容易にすることができ、補正機能を備えるＤ級増幅器の実現を容易にすることができる。
【０２７０】
本発明の請求項６に記載のＤ級増幅器では、前記第一の積分手段の利得に関する定数と前記第二の積分手段の利得に関する定数とが同じであるので、電力スイッチ手段にて歪が生じない場合に、パルス変調信号の波形と帰還信号の波形とを正確に等しくすることができ、構成を複雑化することなしに補正処理を容易に実行することができる。
【図面の簡単な説明】
【図１】本発明のＤ級増幅器の回路構成を示すブロック図である。
【図２】実施の形態１における補正回路の構成を示すブロック図である。
【図３】歪が生じない場合の実施の形態１における補正回路の各箇所の波形の定常状態を示す図である。
【図４】第一の歪態様を示す図である。
【図５】第二の歪態様を示す図である。
【図６】第三の歪態様を示す図である。
【図７】第四の歪態様を示す図である。
【図８】第一の歪態様が生じた場合の実施の形態１における補正回路の各箇所の波形の定常状態を示す図である。
【図９】第二の歪態様が生じた場合の実施の形態１における補正回路の各箇所の波形の定常状態を示す図である。
【図１０】第三の歪態様が生じた場合の実施の形態１における補正回路の各箇所の波形の定常状態を示す図である。
【図１１】第四の歪態様が生じた場合の実施の形態１における補正回路の各箇所の波形の定常状態を示す図である。
【図１２】実施の形態１における補正回路の具体的な回路構成を示す図である。
【図１３】実施の形態２における補正回路の構成を示すブロック図である。
【図１４】歪が生じない場合の実施の形態２における補正回路の各箇所の波形の定常状態を示す図である。
【図１５】第一の歪態様が生じた場合の実施の形態２における補正回路の各箇所の波形の定常状態を示す図である。
【図１６】第二の歪態様が生じた場合の実施の形態２における補正回路の各箇所の波形の定常状態を示す図である。
【図１７】第三の歪態様が生じた場合の実施の形態２における補正回路の各箇所の波形の定常状態を示す図である。
【図１８】第四の歪態様が生じた場合の実施の形態２における補正回路の各箇所の波形の定常状態を示す図である。
【図１９】実施の形態２における補正回路の具体的な回路構成を示す図である。
【図２０】本発明の補正回路の補正効果を評価するための測定回路の構成を示す図である。
【図２１】本発明の補正回路の補正効果を示す測定データ図である。
【図２２】従来の技術におけるＤ級増幅器の構成を示すブロック図である。
【図２３】従来の技術における補正ユニットの内部構成を示すブロック図である。
【図２４】従来の技術の補正動作を説明するための図である。
【符号の説明】
１　パルス変調手段、２　補正回路、３　電力スイッチ手段、４　低域フィルタ（ＬＰＦ）、５　帰還回路、２０，２３，２６　減算手段、２１　第一の積分手段、２２　利得調整手段、２４　第二の積分手段、２５，２９　比較器、２７第三の積分手段、２８　反転手段。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a class D amplifier, and more particularly to a class D amplifier including a feedback correction circuit.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, class D amplification has been used as a method of performing power amplification of an audio signal with high efficiency and low loss, thereby enabling downsizing of a device. There is also known a class D amplifier having a configuration in which a digitized audio signal is directly converted into a pulse width modulation (PWM) signal and guided to a power switch. Here, the power switch means usually includes a switch element arranged on the constant voltage power supply side and a switch element arranged on the ground (or negative power supply) side.
[0003]
Further, there is known a method of reducing the rounding error due to the requantization means required for performing the above-mentioned PWM conversion by using delta-sigma modulation. With this method, it is possible to obtain an accurate pulse width modulation signal. This makes it possible to accurately reflect the pulse width modulated signal on the output of the power switch means, thereby providing a high-quality audio signal as an amplifier output.
[0004]
However, in the above method, in practice, it is generally difficult to realize an ideal constant voltage power source for the power switch means in terms of cost. However, there is a problem that the inherent advantage of the class D amplifier is lost, and such a problem causes a compromise that an LC filter, though insufficient, suppresses only a particularly problematic audio frequency fluctuation component. It was often attempted.
[0005]
Further, in the above method, since the power switch element constituting the power switch means also has a finite delay time in turning on and off, the switch element usually disposed on the constant voltage power supply side and the switch disposed on the ground side It is difficult to turn on one and turn off the other at the same timing with the element, and it is necessary to set a dead time for turning on the other element after one element is almost completely turned off. .
[0006]
The fluctuation of the power supply voltage directly appears as a fluctuation of the signal amplitude at the output of the power switch means, and thus distorts the audio signal output from the amplifier.
[0007]
Further, the distortion of the output signal due to the dead time setting in the power switch means also gives distortion to the audio signal output from the amplifier.
[0008]
As a countermeasure against the above problem, a correction method using a conventional art gun shown below is known (see Patent Document 1). Hereinafter, the related art will be specifically described with reference to the drawings showing the configuration.
[0009]
FIG. 22 is a block diagram showing a configuration of a class D amplifier having a conventional correction method.
[0010]
In FIG. 22, a pulse modulation unit 100, a correction unit 102, a power switch unit 103, and an LPF (low-pass filter) 104 are connected in series. The error processing means 101 is connected in parallel between the connection point N100 and the connection point N101, and the output of the error processing means 101 is connected to the correction unit 102.
[0011]
In the class-D amplifier having the correction method configured as described above, the pulse modulation unit 100 generates a binary pulse signal Vr obtained by modulating an audio signal.
[0012]
The power switch unit 103 performs power amplification by performing a switching operation between a constant voltage power supply and a ground according to the value of the binary pulse signal Vc that has passed through the correction unit 102. Power supply to a load connected to the power supply. Here, as described above, the power switch means 103 has distortion factors for the audio signal, such as power supply voltage fluctuation and dead time setting of the switch element operation.
[0013]
The error processing means 101 is a device for detecting the deformation of the output signal generated by the power switch means 103. Specifically, the error processing means 101 uses the output signal Vr of the pulse modulation means 100 as a reference, An error included in the output signal Vs of 103 is detected, and an error signal Ve corresponding to the error is generated and output.
[0014]
Further, the correction unit 102 changes the width of the pulse signal Vr input from the pulse modulation unit 100 in accordance with the error signal Ve from the error processing unit 101, and performs correction to obtain the error signal from the error processing unit 101. The control is performed to decrease Ve.
[0015]
Hereinafter, the internal configuration of the correction unit 102 will be specifically described.
[0016]
FIG. 23 is a block diagram showing the internal configuration of the correction unit 102. In FIG. 23, the integrator 200, the amplitude limiter 201, and the “−” terminal of the comparator 202 are connected in series, and the “+” terminal of the comparator 202 is connected to the output unit of the error processing unit 101. And the output of the comparator 202 is connected to the input of the power switch means 103. The input of the integrator 200 is connected to the output of the pulse modulating means 100.
[0017]
Next, the operation of each unit of the correction unit 102 will be described with reference to FIG. Here, FIG. 24 is a diagram showing a signal waveform at each position of the correction unit 102.
[0018]
In FIG. 24, reference numeral 210 denotes a waveform of the pulse modulation signal Vr input to the integrator 200, and 211 denotes a waveform obtained by converting the pulse modulation signal Vr through the integrator 200 and the amplitude limiter 201. 5 shows a trapezoidal wave of the input signal Vi input to the “−” input section of the detector 202. Here, the falling edge and the rising edge of the trapezoidal wave 211 are given a constant slope by the action of the integrator 200, and the amplitude of the trapezoidal wave 211 is fixed by the action of the amplitude limiter 201. Limited by.
[0019]
Reference numerals 212 and 213 denote the waveforms of the error signal Ve output from the error processing means 101 and input to the “+” input section of the comparator 202, respectively. The waveform of the correction signal Vc generated and output by comparing the input signal Vi and the error signal Ve by the comparator 202 is shown.
[0020]
Here, the waveforms 212 and 213 indicate error signals Ve having different values, the waveform 214 indicates the correction signal Vc generated by the comparator 202 corresponding to the waveform 212, and the waveform 215 indicates , A correction signal Vc generated by the comparator 202 corresponding to the waveform 213.
[0021]
By observing FIG. 24, the comparator 202 in the correction unit 102 generates a correction signal Vc (waveform 214) having a wide pulse width when the potential of the error signal Ve is high (in the case of the waveform 212). Conversely, when the potential of the error signal Ve is low (in the case of the waveform 213), it can be seen that the correction signal Vc (waveform 215) having a narrow pulse width is generated.
[0022]
Accordingly, when the error processing means 101 generates the error signal Ve from the reference pulse modulation signal Vr input from the pulse modulation means 100 and the feedback signal Vs input from the power switch means 103, the error signal Vs When the pulse width is wider than the pulse width of the reference pulse modulation signal Vr or has an error equivalent thereto, an error signal Ve having a reduced potential is generated as the error signal Ve as shown by a waveform 213. If the pulse width of the feedback signal Vs is smaller than the pulse width of the reference pulse modulation signal Vr or has an error equivalent thereto, the error signal Ve has an error having an increased potential as shown by a waveform 212. The error processing unit 101 is configured to generate the signal Ve.
[0023]
By employing a class D amplifier having the above-described correction method, an error of the signal Vs output from the power switch unit 103 with respect to the reference pulse modulation signal Vr can be automatically reduced.
[0024]
Therefore, the distortion of the signal generated by the operation of the power switch means 103 such as power supply voltage fluctuation and dead time can be automatically corrected, so that the audio signal output from the amplifier is not distorted.
[0025]
[Patent Document 1]
JP 2001-517393 A (eg, FIG. 3-8)
[0026]
[Problems to be solved by the invention]
However, the correction processing by feedback in the class D amplifier disclosed in Japanese Patent Application Laid-Open No. 2001-517393 is configured as described above, and thus has the following problems.
[0027]
First, as a first problem, in order to improve the effect of correction, it is necessary to convert the signal Vi input to the “−” input unit of the comparator 202 into a highly accurate trapezoidal wave signal by a conversion process. However, in order to generate a trapezoidal wave signal with high accuracy, a more complicated circuit configuration than the circuit shown in FIG. 23 is required, so that there is a problem that the circuit becomes complicated.
[0028]
As a second problem, since the pulse modulation signal Vr and the feedback signal Vs input to the error processing means 101 are pulse signals, it is very difficult to normally generate the error signal Ve from the pulse signals. There is a problem that the residual pulse cannot be completely removed from the error signal Ve, and it is difficult to obtain a sufficient correction effect due to the residual pulse.
[0029]
If the pulse component remains largely, this limits the circuit operation. That is, if the pulse component enters the nonlinear region of the circuit and is distorted, the error signal Ve is distorted, and the correct correction operation cannot be performed. The error signal Ve generated by the error processing means 101 reflects the difference between the low-frequency components of the pulse modulation signal Vr and the feedback signal Vs, and ideally does not include a pulse component.
[0030]
However, in practice, the phase rotation of the feedback signal Vs in the error processing means 101 makes the loop operation unstable, so that it is difficult to apply a filter that sufficiently attenuates the pulse component. On the other hand, in order to obtain a sufficient feedback effect, it is necessary to sufficiently amplify and correct the error signal Ve, which results in a contradictory result that the residual pulse component is also amplified at the same time.
[0031]
For the above reason, it is difficult to obtain a sufficient correction effect (effect of reducing distortion of the audio signal) due to the residual pulse.
[0032]
SUMMARY OF THE INVENTION It is an object of the present invention to provide a class D amplifier capable of accurately reducing distortion of an audio signal while having a simple circuit configuration.
[0033]
[Means for Solving the Problems]
In order to achieve the above object, a class D amplifier according to claim 1 of the present invention performs pulse modulation means for generating a pulse modulation signal, and corrects a feedback signal by feedback based on the pulse modulation signal. A correction circuit, and a power switch unit that generates a voltage signal based on the correction signal output from the correction circuit, wherein the feedback signal is a signal based on the voltage signal. The circuit includes first integration means for performing integration processing based on the pulse modulation signal, second integration means for performing integration processing based on the feedback signal, and first integration means from the first integration means. A comparator for comparing the signal with the second integration signal from the second integration means and generating the correction signal corresponding to the comparison.
[0034]
3. The class D amplifier according to claim 2, wherein the correction circuit adjusts a gain of the first integrated signal, an output signal from the gain adjustment unit, and the pulse modulation signal. And a first subtraction means for outputting the first difference signal to the first integration means, an output signal from the gain adjustment means and the feedback. A second subtraction unit that generates a second difference signal by obtaining a difference from the signal and outputs the second difference signal to the second integration unit may be further provided.
[0035]
Also, in the class D amplifier according to claim 3, a pulse modulation means for generating a pulse modulation signal, a correction circuit for correcting a feedback signal by feedback based on the pulse modulation signal, and a signal output from the correction circuit. Power switch means for generating a voltage signal based on the correction signal, wherein the feedback signal is a signal based on the voltage signal, wherein the correction circuit integrates based on the pulse modulation signal. First integration means for performing processing, second integration means for performing integration processing based on the feedback signal, and first integration signal from the first integration means and second integration means from the second integration means. First subtraction means for calculating the difference between the two integrated signals, third integration means for integrating the first difference signal output from the first subtraction means, and Third integral signal Inverting means for inverting, and a comparator for comparing the first difference signal with the third integrated signal inverted by the inverting means and generating the correction signal corresponding to the comparison. .
[0036]
Further, in the class D amplifier according to claim 4, the correction circuit adjusts a gain of the first integrated signal, an output signal from the gain adjustment unit, and the pulse modulation signal. , A second subtraction means for generating a second difference signal and outputting the second difference signal to the first integration means, an output signal from the gain adjustment means, and the feedback signal. And a third subtraction means for generating a third difference signal and outputting the third difference signal to the second integration means.
[0037]
The class D amplifier according to claim 5 further includes a feedback circuit that attenuates the amplitude of the voltage signal generated in the power switch means and outputs the feedback signal to be input to the correction circuit. It may be something.
[0038]
Further, in the class D amplifier according to claim 6, a constant relating to the gain of the first integrating means and a constant relating to the gain of the second integrating means may be the same.
[0039]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, the present invention will be specifically described with reference to the drawings showing the embodiments.
[0040]
<Embodiment 1>
The correction circuit included in the class D amplifier according to the present embodiment integrates the pulse modulation signal output from the pulse modulation unit and the feedback signal output from the power switch unit, and uses the pulse modulation signal as a reference in the comparator. ) Is a circuit that compares the two integrated signals, outputs an output signal corresponding to the comparison to the power switch means, and finally corrects the signal distortion generated in the power switch means.
[0041]
FIG. 1 shows a block diagram of a class D amplifier including a feedback correction circuit according to the present invention.
[0042]
The class D amplifier shown in FIG. 1 has a pulse modulation unit 1, a correction circuit 2, a power switch unit 3, and a low-pass filter (LPF) 4 connected in series, and a signal is transmitted from the pulse modulation unit 1 to the LPF 4. Transmitted. Further, a feedback circuit 5 is provided between the connection point N1 and the correction circuit 2 in order to feed back a part of the signal output from the power switch means 3 to the correction circuit 2.
[0043]
Here, the correction circuit 2 has two input sections. One input section receives a signal from the pulse modulation means 1, and the other input section receives a feedback signal from the feedback circuit 5. input.
[0044]
In the above configuration, each device performs the following operation.
[0045]
The pulse modulating means 1 converts a digital or analog audio signal into a pulse modulated signal such as a binary pulse width modulated signal or a binary pulse density modulated signal, and outputs the pulse modulated signal.
[0046]
The correction circuit 2 receives the pulse modulation signal and the feedback signal from the feedback circuit 5, corrects a distortion factor in the power switch means 3 included in the feedback signal based on the pulse modulation signal, and corrects the corrected pulse modulation signal. Is output.
[0047]
The power switch means 3 is composed of a switch element arranged on the power supply side and a switch element arranged on the ground (or negative power supply) side, and outputs the pulse modulation signal after distortion factor correction output from the correction circuit 2. Based on the above, power amplification is performed by a switch operation between a constant voltage power supply and ground, and power can be supplied to a load connected to the amplifier output.
[0048]
The low-pass filter 4 demodulates and outputs an audio signal by removing high-frequency components from the power-amplified signal output from the power switch means 3.
[0049]
Finally, the feedback circuit 5 adjusts the level of the amplitude of the power-amplified signal output from the power switch means 3 and supplies the level-adjusted signal to the other input of the correction circuit 2. Here, the above-described amplitude level adjustment is performed by, when no amplitude distortion occurs in the power switch means 3, converting the signal amplified by the power switch means 3 to the amplitude of the pulse modulation signal output from the pulse modulation means 1. Attenuate to a comparable level with a fixed attenuation gain.
[0050]
Next, FIG. 2 is a block diagram showing the internal configuration of the correction circuit 2 responsible for the correction operation in the class D amplifier of the present invention.
[0051]
Hereinafter, the configuration of the correction circuit 2 shown in FIG. 2 will be specifically described.
[0052]
An output of the subtraction means 20 is connected to an input of the first integration means 21, and an output of the first integration means 21 is a “+” input which is one input of the comparator 25. It is connected to the.
[0053]
Further, the output of the subtraction means 23 is connected to the input of the second integration means 24, and the output of the second integration means 24 is the other input “−” of the comparator 25. Connected to input section.
[0054]
Further, the output of the first integrating means 21 branches off from a connection point N2 existing between the first integrating means 21 and the comparator 25 and is connected to the input of the gain adjusting means 22. The output of the gain adjusting means 22 is connected to the "-" input of the subtracting means 20 and the "-" input of the subtracting means 23 via a connection point N3.
[0055]
The “+” input of the subtraction means 20 is connected to the output of the pulse modulation means 1, and the “+” input of the subtraction means 23 is connected to the output of the feedback circuit 5. , Comparator 25 is connected to the input of power switch means 3.
[0056]
In the above configuration, the subtracting means 20, the first integrating means 21, and the gain adjusting means 22 constitute an integrating circuit having negative feedback via the gain adjusting means 22. In this configuration, the subtractor 20 calculates a difference between the pulse modulation signal from the pulse modulator 1 and the output signal from the gain adjuster 22 to generate a first difference signal, and converts the first difference signal into a first difference signal. The integration means 21 performs integration processing. In other words, the first integrating means 21 performs an integration process based on the pulse modulation signal to emphasize the low-frequency component thereof, and the first feedback means through which the low-frequency gain is appropriately suppressed by negative feedback through the gain adjusting means 22. An operation for preventing the integrated signal from the integrating means 21 from exceeding the operation range of the circuit is performed.
[0057]
Further, the integration circuit composed of the subtraction means 23 and the second integration means 24 generates a second difference signal by subtracting the output signal from the gain adjustment means 22 from the feedback signal from the feedback circuit 5; The second signal is subjected to integration processing. The second integration means 24 emphasizes low-frequency components included in the feedback signal by integration processing based on the feedback signal, and the subtraction means 23 outputs a signal from the gain adjustment means 22. Of the output signal from the feedback circuit 5 and the feedback signal from the feedback circuit 5 to reduce low frequency components and prevent the integrated signal from the second integrating means 24 from exceeding the operation range of the circuit. I do.
[0058]
Further, the comparator 25 compares the integrated signal waveform from the first integrating means 21 with the integrated signal waveform from the second integrating means 24, and compares the result as a correction signal Vc composed of a binary pulse signal. This is the output circuit.
[0059]
Hereinafter, the operation of the comparator 25 will be described using mathematical expressions.
[0060]
First, assuming that the pulse modulation signal output from the pulse modulation means 1 is ei and the integration signal output from the first integration means 21 is eo1, the integration signal eo1 is

Can be represented by Here, G1 is a constant relating to the gain in the first integrating means 21 and Gf is a constant relating to the gain in the gain adjusting means 22.
[0061]
When the feedback signal output from the feedback circuit 5 is ef and the integrated signal output from the second integration means 24 is eo2, the integrated signal e02 is

It can be expressed as. Here, G2 is a constant relating to the gain in the second integration means 24.
[0062]
Here, in Equations (1) and (2), the low-frequency gain of the integrated signals eo1 and eo2 is appropriately suppressed by the second term on the right side (a term having a constant Gf relating to gain).
[0063]
The correction signal Vc output from the comparator 25 is generated as a binary pulse of “H”, “L” (or “0”, “1”) according to the value of (eo1−eo2). You.
[0064]
For example, when the value of (eo1-eo2) is positive, the comparator 25 outputs the correction signal Vc of “H” as a binary pulse signal. Then, since the in-phase signal of the "H" correction signal Vc is fed back through the power switch means 3 and the feedback circuit 5, the feedback signal ef becomes "H" and increases eo2, so that (eo1-eo2) ) Decreases, and in the steady state, the value of (eo1-eo2) converges to a value of almost zero.
[0065]
On the other hand, when the value of (eo1-eo2) is negative, the comparator 25 outputs the correction signal Vc of “L” as a binary pulse signal. Then, since the in-phase signal of the "L" correction signal Vc is fed back through the power switch means 3 and the feedback circuit 5, the feedback signal ef becomes "L" and eo2 is reduced, so that (eo1-eo2) ) Increases and converges the value of (eo1-eo2) to a value of almost zero in a steady state.
[0066]
In other words, from equations (1) and (2),

Is approaching zero.
[0067]
Here, the value of the constant G1 and the value of the constant G2 do not necessarily have to be equal. However, if the value of the constant G1 and the value of the constant G2 are substantially equal to each other and the constant G, the equation (3) is approximately
G (∫eidt− −efdt) = 0 (4)
It turns out that it becomes.
[0068]
Therefore, it can be seen that the operation of the correction circuit 2 having the above configuration works to equalize the low frequency components of the input signal ei and the feedback signal ef. For this reason, the correction signal Vc output from the comparator 25 reflects the difference between the low-frequency component of the pulse modulation signal ei and the low-frequency component of the feedback signal ef, that is, generates the correction signal Vc so as to reduce the distortion. Will be done.
[0069]
Thus, the distortion of the audio signal is reduced by the correction. Here, as can be seen from the above, even if the values of the constant G1 and the constant G2 are different, the distortion is reduced within the range of Gf · (G2−G1) ∫eo1 dt. By making the value of the constant G2 the same, it is possible to more accurately reduce distortion (correct distortion).
[0070]
Next, the state of the signal waveform at each point in the correction circuit 2 will be described.
[0071]
First, a case where no distortion occurs in the power switch means 3 will be described. FIG. 3 is a diagram showing waveforms at various points in the correction circuit 2 in a steady state in this case. Here, the horizontal axis is time, and the vertical axis is a voltage value.
[0072]
In FIG. 3, reference numeral 30 denotes a pulse waveform of the pulse modulation signal ei from the pulse modulation means 1 input to the correction circuit 2, and 31 is generated by the first integration means 21 based on the pulse waveform 30. 3 shows an integrated waveform of the integrated signal eo1.
[0073]
Reference numeral 34 denotes a pulse waveform of the feedback signal ef from the feedback circuit 5 input to the correction circuit 2, and reference numeral 32 denotes an integrated signal eo2 generated based on the pulse waveform 34 in the second integration means 24. 3 shows an integrated waveform.
[0074]
Reference numeral 33 denotes a correction signal Vc generated as a binary pulse of “H” or “L” (or “0” or “1”) by the difference between the integrated waveform 31 and the integrated waveform 32 in the comparator 25. 3 shows a pulse waveform. Specifically, when the integrated waveform 31 is higher than the integrated waveform 32, an “H” (or “1”) pulse is generated, and when the integrated waveform 31 is lower than the integrated waveform 32, “L” (or “0”). Generates a pulse.
[0075]
It is assumed that the pulse waveform 30 has an amplitude substantially from 0 to Vsig. Further, assuming that the voltage supplied from the constant voltage power supply by the power switch means 3 is Vpow and the fixed attenuation gain in the feedback circuit 5 is 1 / K, the amplitude of the pulse waveform 34 output from the feedback circuit 5 becomes From approximately 0 to Vpow / K, the feedback circuit 5 is set so that the amplitude of the pulse waveform 34 is equal to the amplitude of the pulse waveform 30 output from the pulse modulation means 1 (Vpow / K = Vsig).
[0076]
When the pulse waveforms 30 and 34 are in the state of FIG. 3 and the first integration means 21 and the second integration means 24 operate on the basis of approximately Vsig / 2 by the action of the gain adjustment means 22 and the like. , The integral waveform 31 and the integral waveform 32 are formed as shown in FIG. 3, and the correction signal Vc output from the comparator 25 becomes like a pulse waveform 33. Here, in the steady state, the pulse waveform 34 is accompanied by a time delay δ mainly generated in the power switch means 3 with respect to the pulse waveform 33 output from the comparator 25.
[0077]
FIG. 3 shows that when the correction circuit 2 operates normally in the steady state and no distortion occurs in the power switch means 3, the pulse waveform 34 as the feedback signal ef is the pulse modulation signal ei. A similar waveform having a time delay δ with respect to the pulse waveform 30 is obtained, and the low frequency components of both pulse waveforms 30 and 34 are equal, indicating that the signal is transmitted normally without distortion occurring in the audio signal.
[0078]
Incidentally, actually, the feedback signal ef mainly includes a waveform distortion mainly caused by the power switch unit 3. Since this distortion deforms the waveform of the feedback signal ef, a difference occurs between the low frequency component of the feedback signal ef and the low frequency component of the pulse modulation signal ei.
[0079]
Therefore, hereinafter, when the waveform distortion of the four patterns shown in FIGS. 4 to 7 occurs in the power switch means 3, the correction circuit 2 of the class D amplifier of the present embodiment normally performs the correction operation. A description will now be given of how the waveform at each point in the correction circuit 2 changes in a steady state. Here, in FIGS. 4 to 7, the vertical axis represents the voltage value, and the horizontal axis represents time. It should be noted that the distortion that actually occurs can be represented by the four patterns or combinations thereof.
[0080]
FIG. 4 shows a case where the pulse width of the pulse output from the power switch means 3 is expanded by te1 from the pulse width of the correction signal Vc before being input to the power switch means 3 due to the power switch fall delay. (Hereinafter, referred to as a first distortion mode).
[0081]
Here, FIG. 4A shows the pulse waveform of the correction signal Vc before the distortion output from the comparator 25 occurs, and FIG. 4B shows the correction signal Vc shown in FIG. Vc is input to the power switch means 3, a first distortion mode is generated in the power switch means 3, and a pulse waveform of an output signal output from the power switch means 3 after that is shown.
[0082]
FIG. 5 shows a case where the pulse width of the pulse output from the power switch means 3 is reduced by te2 from the pulse width of the correction signal Vc before being input to the power switch means 3 due to the power switch rise delay. (Hereinafter, referred to as a second distortion mode).
[0083]
Here, FIG. 5A shows the pulse waveform of the correction signal Vc before the distortion output from the comparator 25 occurs, and FIG. 5B shows the correction signal shown in FIG. Vc is input to the power switch means 3, a second distortion mode is generated in the power switch means 3, and a pulse waveform of an output signal output from the power switch means 3 is shown.
[0084]
FIG. 6 shows that the pulse amplitude of the pulse output from the power switch means 3 is increased by ΔV1 from the standard voltage value Vpow supplied from the constant voltage power supply by the power switch means 3 due to the power switch power supply voltage fluctuation. (Hereinafter, referred to as a third distortion mode).
[0085]
Here, FIG. 6A shows the pulse waveform of the correction signal Vc before the distortion output from the comparator 25 occurs, and FIG. 6B shows the correction signal shown in FIG. Vc is input to the power switch means 3, a third distortion mode is generated in the power switch means 3, and the pulse waveform of the output signal output from the power switch means 3 is shown.
[0086]
Further, FIG. 7 shows that the pulse amplitude of the pulse output from the power switch means 3 is reduced by ΔV2 from the standard voltage value Vpow supplied from the constant voltage power supply by the power switch means 3 due to the power switch power supply voltage fluctuation. (Hereinafter, referred to as a fourth distortion mode).
[0087]
Here, FIG. 7A shows a pulse waveform of the correction signal Vc before distortion generated from the comparator 25 occurs, and FIG. 7B shows the correction signal shown in FIG. 7A. Vc is input to the power switch means 3, a fourth distortion mode is generated in the power switch means 3, and the pulse waveform of the output signal output from the power switch means 3 is shown.
[0088]
4 to 7 indicate a time delay occurring in the power switch means 3.
[0089]
In the above four distortion modes, the first distortion mode and the third distortion mode cause a signal level increase in the low frequency component, and the second distortion mode and the fourth distortion mode In this case, the distortion that the signal level decreases is generated in the low frequency component.
[0090]
Hereinafter, how the waveforms at various points in the correction circuit 2 change in a steady state when the above-described distortion mode occurs will be described.
[0091]
First, the case of the first distortion mode will be described. FIG. 8 shows the state of the waveform at each point in the correction circuit 2 in the steady state after the correction has been performed in the case of the first distortion mode. Here, the horizontal axis is time, and the vertical axis is a voltage value.
[0092]
In FIG. 8, reference numeral 30 denotes a pulse waveform of the pulse modulation signal ei from the pulse modulation unit 1 input to the correction circuit 2, and 31 is generated by the first integration unit 21 based on the pulse waveform 30. 3 shows an integrated waveform of the integrated signal eo1.
[0093]
Reference numeral 34a denotes a feedback from the feedback circuit 5 input to the correction circuit 2 when the first distortion mode occurs in the power switch means 3, is corrected by the class D amplifier of the present embodiment, and enters a steady state. A pulse waveform of the signal ef is shown, and 32a indicates an integrated waveform of the integrated signal eo2 generated by the second integrating means 24 based on the pulse waveform 34a.
[0094]
33a is a correction signal Vc generated as a binary pulse of “H” or “L” (or “0” or “1”) by the difference between the integrated waveform 31 and the integrated waveform 32a in the comparator 25. 3 shows a pulse waveform. Specifically, when the integrated waveform 31 is higher than the integrated waveform 32a, a pulse of "H" (or "1") is generated, and when the integrated waveform 31 is lower than the integrated waveform 32a, "L" (or "0"). )).
[0095]
It is assumed that the pulse waveform 30 has an amplitude substantially from 0 to Vsig. Further, since no amplitude distortion occurs in the first distortion mode, if the voltage supplied from the constant voltage power supply by the power switch means 3 is Vpow and the fixed attenuation gain in the feedback circuit 5 is 1 / K, The amplitude of the pulse waveform 34a output from the feedback circuit 5 changes from almost 0 to Vpow / K, and the amplitude of the pulse waveform 34a is reduced by the operation of the feedback circuit 5 to the amplitude of the pulse waveform 30 output from the pulse modulation means 1. Be equal (Vpow / K = Vsig).
[0096]
Here, if the correction operation of the correction circuit 2 is performed normally, the pulse area of the pulse waveform 34a for one cycle becomes equal to the pulse area of the pulse waveform 30 for one cycle in a steady state.
[0097]
Now, when the pulse waveforms 30 and 34a are in the state shown in FIG. 8, and the first integrating means 21 and the second integrating means 24 operate on the basis of substantially Vsig / 2 by the operation of the gain adjusting means 22 and the like. 8, the integral waveform 31 and the integral waveform 32a are formed as shown in FIG.
[0098]
Here, due to the first distortion mode in the power switch means 3 (FIG. 4), the average value of the integrated waveform 32a is larger than the average value of the integrated waveform 32 formed when there is no distortion shown in FIG. . Thereby, the period during which the integral waveform 31 exceeds the integral waveform 32a is reduced as compared with the case where there is no distortion shown in FIG.
[0099]
Therefore, the correction signal Vc output from the comparator 25 based on the difference between the integrated waveform 31 and the integrated waveform 32a becomes like a pulse waveform 33a.
[0100]
As shown in FIG. 8, due to the normal operation of the comparator 25, the pulse width of the pulse waveform 33a becomes narrower by te1 than the pulse width of the pulse waveform 34a in accordance with the first distortion mode. That is, the period during which the pulse waveform 33a is at "H" is reduced as compared with the case where the distortion does not occur as shown in FIG. 3).
[0101]
As a result, the pulse waveform 33a having the pulse width shown in FIG. 8 is fed back and input again to the power switch means 3, and the first distortion mode is generated in the power switch means 3, and the pulse width is expanded by te1. Also, the pulse width of the pulse waveform 34a and the pulse width of the pulse waveform 30 are the same. Here, FIG. 8 also shows that the pulse waveform 33a and the pulse waveform 34a have a time delay δ that occurs mainly in the power switch 3.
[0102]
As described above, when the distortion of the first distortion mode occurs in the power switch means 3, the class D amplifier of the present embodiment changes the pulse width of the pulse waveform 33a output from the comparator 25 as described above. The pulse distortion of the first distortion mode generated in the power switch means 3 is corrected by making the pulse width of the pulse waveform 30 narrower by te1 corresponding to the first distortion mode, and the pulse waveform 34a in the steady state. Is made substantially equal to the pulse width of the pulse waveform 30, that is, the pulse area of one cycle of the pulse waveform 34 a is made substantially equal to the pulse area of one cycle of the pulse waveform 30. This means that the low-frequency component of the feedback signal ef and the low-frequency component of the pulse modulation signal ei are substantially equal, and there is no error between the two signals, that is, the distortion of the audio signal is corrected. Is shown.
[0103]
Next, the case of the second distortion mode will be described. FIG. 9 shows the state of the waveform of each part in the correction circuit 2 in the steady state after correction has been performed in the case of the second distortion mode. Here, the horizontal axis is time, and the vertical axis is a voltage value.
[0104]
In FIG. 9, the pulse waveform 30 and the integral waveform 31 are the same as those in FIG.
[0105]
Reference numeral 34b denotes a feedback from the feedback circuit 5 which is input to the correction circuit 2 when the second distortion mode occurs in the power switch means 3, is corrected by the class D amplifier circuit of the present embodiment, and enters a steady state. A pulse waveform of the signal ef is shown, and 32b indicates an integrated waveform of the integrated signal eo2 generated by the second integrating means 24 based on the pulse waveform 34b.
[0106]
33b is a pulse of the correction signal Vc generated as a binary pulse of "H", "L" (or "0", "1") by the difference between the integrated waveform 31 and the integrated waveform 32b in the comparator 25. The waveform is shown. Specifically, when the integrated waveform 31 is higher than the integrated waveform 32b, a pulse of “H” (or “1”) is generated, and when the integrated waveform 31 is lower than the integrated waveform 32b, “L” (or “0”). )).
[0107]
It is assumed that the pulse waveform 30 has an amplitude substantially from 0 to Vsig. Further, since no amplitude distortion occurs in the second distortion mode, if the voltage supplied from the constant voltage power supply by the power switch means 3 is Vpow and the fixed attenuation gain in the feedback circuit 5 is 1 / K, The amplitude of the pulse waveform 34b output from the feedback circuit 5 changes from almost 0 to Vpow / K, and the amplitude of the pulse waveform 34b becomes equal to the amplitude of the pulse waveform 30 output from the pulse modulation means 1 by the operation of the feedback circuit 5. Be equal (Vpow / K = Vsig).
[0108]
If the correction operation of the correction circuit 2 is performed normally, the pulse area of the pulse waveform 34b for one cycle becomes equal to the pulse area of the pulse waveform 30 for one cycle in a steady state.
[0109]
Now, when the pulse waveforms 30 and 34b are in the state shown in FIG. 9, and the first integration means 21 and the second integration means 24 operate on the basis of substantially Vsig / 2 by the operation of the gain adjustment means 22 and the like. In FIG. 9, the integral waveform 31 and the integral waveform 32b are formed as shown in FIG.
[0110]
Here, due to the second distortion mode (FIG. 5) in the power switch means 3, the average value of the integrated waveform 32b is smaller than the average value of the integrated waveform 32 formed when there is no distortion shown in FIG. . As a result, the period during which the integral waveform 31 exceeds the integral waveform 32b increases as compared with the case where there is no distortion shown in FIG.
[0111]
Therefore, the correction signal Vc output from the comparator 25 based on the difference between the integrated waveform 31 and the integrated waveform 32b becomes like a pulse waveform 33b.
[0112]
As shown in FIG. 9, the pulse width of the pulse waveform 33b is wider than the pulse width of the pulse waveform 34b by te2 in accordance with the second distortion mode by the normal operation of the comparator 25 (FIG. 9). That is, the period during which the pulse waveform 33b is at "H" is increased as compared with the case where the distortion does not occur as shown in FIG. 3).
[0113]
As a result, the pulse waveform 33b having the pulse width shown in FIG. 9 is fed back and input again to the power switch means 3, and the power switch means 3 generates a second distortion mode, and the pulse width is reduced by te2. Also, the pulse width of the pulse waveform 34b and the pulse width of the pulse waveform 30 are the same. Here, it is also shown in FIG. 9 that the pulse waveform 33b and the pulse waveform 34b have a time delay δ mainly occurring in the power switch means 3.
[0114]
As described above, when the distortion of the second distortion mode occurs in the power switch means 3, the pulse width of the pulse waveform 33b output from the comparator 25 is changed by the class D amplifier of the present embodiment as described above. The distortion of the second distortion mode generated in the power switch means 3 is corrected by making the pulse width of the pulse waveform 30 wider by te2 in accordance with the second distortion mode, and the pulse waveform 34b in the steady state. Is made substantially equal to the pulse width of the pulse waveform 30, that is, the pulse area of one cycle of the pulse waveform 34 b is made substantially equal to the pulse area of one cycle of the pulse waveform 30. This means that the low-frequency component of the feedback signal ef and the low-frequency component of the pulse modulation signal ei are substantially equal, and there is no error between the two signals, that is, the distortion of the audio signal is corrected. Is shown.
[0115]
Next, the case of the third distortion mode will be described. FIG. 10 shows the state of the waveform at each point in the correction circuit 2 in which the correction has been performed and is in a steady state in the third distortion mode. Here, the horizontal axis is time, and the vertical axis is a voltage value.
[0116]
In FIG. 10, a pulse waveform 30 and an integral waveform 31 are the same as those in FIG.
[0117]
Reference numeral 34c denotes a feedback from the feedback circuit 5 which is input to the correction circuit 2 when the third distortion mode occurs in the power switch means 3, is corrected by the class D amplifier circuit of the present embodiment, and enters a steady state. A pulse waveform of the signal ef is shown, and 32c indicates an integrated waveform of the integrated signal eo2 generated by the second integrating means 24 based on the pulse waveform 34c.
[0118]
33c is a correction signal Vc generated as a binary pulse of “H” or “L” (or “0” or “1”) by the difference between the integrated waveform 31 and the integrated waveform 32c in the comparator 25. 3 shows a pulse waveform. Specifically, when the integrated waveform 31 is higher than the integrated waveform 32c, a pulse of "H" (or "1") is generated, and when the integrated waveform 31 is lower than the integrated waveform 32c, "L" (or "0"). )).
[0119]
It is assumed that the pulse waveform 30 has an amplitude substantially from 0 to Vsig. Further, in the third distortion mode, since a distortion having an amplitude of + ΔV1 occurs with respect to the standard voltage value Vpow supplied from the constant voltage power supply, the voltage supplied from the constant voltage power supply Assuming that Vpow and the fixed attenuation gain in the feedback circuit 5 is 1 / K, the amplitude of the pulse waveform 34c output from the feedback circuit 5 changes from almost 0 to (Vpow + ΔV1) / K, and the amplitude of the pulse waveform 34c is The amplitude of the pulse waveform 30c output from the pulse modulating means 1 is not equal to the amplitude of the pulse waveform 34c, and is larger than the amplitude of the pulse waveform 30 by ΔV1 / K.
[0120]
Here, if the correction operation of the correction circuit 2 is performed normally, in a steady state, the pulse area of the pulse waveform 34c for one cycle is equal to the pulse area of the pulse waveform 30 for one cycle.
[0121]
Now, when the pulse waveforms 30 and 34c are in the state shown in FIG. 10, and the first integration means 21 and the second integration means 24 operate on the basis of approximately Vsig / 2 by the operation of the gain adjustment means 22 and the like. In FIG. 10, the integral waveform 31 and the integral waveform 32c are formed as shown in FIG.
[0122]
Here, due to the third distortion mode (FIG. 6) in the power switch means 3, the average value of the integrated waveform 32c is larger than the average value of the integrated waveform 32 formed when there is no distortion shown in FIG. . Thereby, the period during which the integral waveform 31 exceeds the integral waveform 32c is reduced as compared with the case where there is no distortion shown in FIG.
[0123]
Therefore, the correction signal Vc output from the comparator 25 based on the difference between the integrated waveform 31 and the integrated waveform 32c becomes like a pulse waveform 33c.
[0124]
Here, as shown in FIG. 10, due to the normal operation of the comparator 25, the pulse width of the pulse waveform 33 c is more than the pulse width of the pulse waveform 30 in the third distortion mode (increase in amplitude of + ΔV1). (That is, the period during which the pulse waveform 33c is at "H" is reduced as compared with the case where no distortion is generated as shown in FIG. 3).
[0125]
As a result, the pulse waveform 33c having the pulse width shown in FIG. 10 is fed back and input again to the power switch means 3, and the power switch means 3 generates the third distortion mode, and the pulse width remains unchanged and the amplitude is normal. Even if it is increased by ΔV1 from the value, the pulse area for one cycle of the pulse waveform 34c is substantially equal to the pulse area for one cycle of the pulse waveform 30. Here, FIG. 10 also shows that the pulse waveform 33c and the pulse waveform 34c have a time delay δ that occurs mainly in the power switch 3.
[0126]
As described above, when the distortion of the third distortion mode occurs in the power switch means 3, the pulse width of the pulse waveform 33c output from the comparator 25 is changed by the class D amplifier of the present embodiment as described above. By correcting the pulse width of the pulse waveform 30 to be narrower than the pulse width of the pulse waveform 30 corresponding to the distortion of the third distortion mode (that is, the increase of the amplitude by ΔV1), the distortion of the third distortion mode generated in the power switch unit 3 is corrected. In the steady state, the pulse area for one cycle of the pulse waveform 34c is made substantially equal to the pulse area for one cycle of the pulse waveform 30. That is, the low frequency component of the feedback signal ef and the low frequency component of the pulse modulation signal ei are made substantially equal. This means that the low-frequency component of the feedback signal ef and the low-frequency component of the pulse modulation signal ei are substantially equal, and there is no error between the two signals, that is, the distortion of the audio signal is corrected. It is shown that.
[0127]
In this case, an increase in the amplitude of the integrated waveform 32c is also effective in reducing the pulse width of the correction signal Vc output from the comparator 25.
[0128]
Next, the case of the fourth distortion mode will be described. FIG. 11 shows the state of the waveform at each point in the correction circuit 2 in which the correction has been performed and the steady state has been achieved in the case of the fourth distortion mode. Here, the horizontal axis is time, and the vertical axis is a voltage value.
[0129]
In FIG. 11, the pulse waveform 30 and the integral waveform 31 are the same as in FIG.
[0130]
Reference numeral 34d denotes a feedback from the feedback circuit 5 input to the correction circuit 2 when the fourth distortion mode occurs in the power switch means 3, is corrected by the class D amplifier circuit of the present embodiment, and enters a steady state. A pulse waveform of the signal ef is shown, and 32d is an integrated waveform of the integration signal eo2 generated by the second integration means 24 based on the pulse waveform 34d.
[0131]
33d is a correction signal Vc generated as a binary pulse of "H" or "L" (or "0" or "1") by the difference between the integrated waveform 31 and the integrated waveform 32d in the comparator 25. 3 shows a pulse waveform. Specifically, when the integrated waveform 31 is higher than the integrated waveform 32d, a pulse of “H” (or “1”) is generated, and when the integrated waveform 31 is lower than the integrated waveform 32d, “L” (or “0”). )).
[0132]
It is assumed that the pulse waveform 30 has an amplitude substantially from 0 to Vsig. Further, the fourth distortion mode is a case where a distortion having an amplitude of -ΔV2 occurs with respect to the standard voltage value Vpow supplied from the constant voltage power supply. Is Vpow, and the fixed attenuation gain in the feedback circuit 5 is 1 / K, the amplitude of the pulse waveform 34d output from the feedback circuit 5 changes from almost 0 to (Vpow−ΔV2) / K, and the pulse waveform 34d Is not equal to the amplitude of the pulse waveform 30 output from the pulse modulation means 1, and the amplitude of the pulse waveform 34d is smaller than the amplitude of the pulse waveform 30 by ΔV2 / K.
[0133]
Here, when the correction operation of the correction circuit 2 is performed normally, in a steady state, the pulse area of the pulse waveform 34d for one cycle is equal to the pulse area of the pulse waveform 30 for one cycle.
[0134]
Now, when the pulse waveforms 30 and 34d are in the state shown in FIG. 11, and the first integrating means 21 and the second integrating means 24 operate on the basis of substantially Vsig / 2 by the operation of the gain adjusting means 22 and the like. In FIG. 11, the integral waveform 31 and the integral waveform 32d are formed as shown in FIG.
[0135]
Here, due to the fourth distortion mode (FIG. 7) in the power switch means 3, the average value of the integrated waveform 32d is smaller than the average value of the integrated waveform 32 formed when there is no distortion shown in FIG. . As a result, the period during which the integral waveform 31 exceeds the integral waveform 32c increases as compared with the case where there is no distortion shown in FIG.
[0136]
Therefore, the correction signal Vc output from the comparator 25 based on the difference between the integral waveform 31 and the integral waveform 32d becomes like a pulse waveform 33d.
[0137]
Here, as shown in FIG. 11, due to the normal operation of the comparator 25, the pulse width of the pulse waveform 33d is more distorted in the fourth distortion mode than the pulse width of the pulse waveform 30 (amplitude reduction of ΔV2). (That is, the period during which the pulse waveform 33d is at “H” increases as compared with the case where the distortion is not generated as shown in FIG. 3).
[0138]
As a result, the pulse waveform 33d having the pulse width shown in FIG. 11 is fed back and input again to the power switch means 3, and the power switch means 3 causes the fourth distortion mode, and the pulse width remains unchanged and the amplitude is normal. Even if the value is decreased by ΔV2 from the value, the pulse area for one cycle of the pulse waveform 34d is substantially equal to the pulse area for one cycle of the pulse waveform 30. Here, it is also shown in FIG. 11 that the pulse waveform 33d and the pulse waveform 34d have a time delay δ mainly occurring in the power switch means 3.
[0139]
As described above, when the distortion of the fourth distortion mode occurs in the power switch means 3, the pulse width of the pulse waveform 33d output from the comparator 25 is changed by the class D amplifier of the present embodiment as described above. By making the pulse width of the pulse waveform 30 wider than the pulse width of the pulse waveform 30 corresponding to the fourth distortion mode (that is, decreasing the amplitude by ΔV2), the distortion of the fourth distortion mode generated in the power switch unit 3 is corrected. , The pulse area for one cycle of the pulse waveform 34 d is made substantially equal to the pulse area for one cycle of the pulse waveform 30. This means that the low-frequency component of the feedback signal ef and the low-frequency component of the pulse modulation signal ei are substantially equal, and there is no error between the two signals, that is, the distortion of the audio signal is corrected. Is shown.
[0140]
In this case, the increase in the amplitude of the integrated waveform 32d is also effective in increasing the pulse width of the correction signal Vc output from the comparator 25.
[0141]
The above is an explanation of the operation in which the correction circuit 2 in the present embodiment transmits the pulse modulation signal ei to the output while performing correction based on feedback.
[0142]
As described above, the class D amplifier having the configuration shown in FIGS. 1 and 2 can reduce (correct) the distortion of the audio signal mainly due to the operation of the power switch unit 3.
[0143]
That is, in the correction circuit 2, the first integration means 21 integrates the signal based on the pulse modulation signal, the second integration means 24 integrates the signal based on the feedback signal, and the comparator 25 integrates the signal based on the feedback signal. By comparing the two integrated signals thus formed with the pulse modulation signal as a reference, generating a pulse signal corresponding to the comparison, and outputting the pulse signal to the power switch means 3, the power switch means 3 mainly outputs the pulse signal. It is possible to correct an element caused by the resulting distortion of the audio signal.
[0144]
Further, in the present embodiment, a signal from which high-frequency components have been removed (a signal from which a pulse component has been removed) is generated by the first integration means 21 and the second integration means 24, and correction is performed by the comparator 25 based on the signals. Since a signal is generated, as in the related art, a large pulse component remains and this limits the circuit operation.That is, the pulse component enters a nonlinear region of the circuit and is distorted, thereby causing a distortion in an error signal and causing an error. It is possible to prevent the correction operation from being disabled.
[0145]
In the related art, it is necessary to generate a trapezoidal wave with high accuracy, and it is necessary to generate an error signal as in the error processing unit 101 and generate a correction signal in the correction unit 102 based on the error signal. However, in the present invention, there is no need to form a trapezoidal wave as described above, and the correction circuit 2 directly generates a correction signal to generate an error signal. Since there is no need to perform this, the circuit configuration is simplified as a whole.
[0146]
Further, the correction circuit of the present embodiment includes a gain adjusting unit 22 for suppressing the gain of the integrated waveform from the first integrating unit 21, and outputs the output signal from the gain adjusting unit 22 to the subtracting unit 20. Then, the subtraction means 23 subtracts (calculates the difference) from the pulse modulation signal, and the subtraction means 23 subtracts (calculates the difference) from the feedback signal. In the means 24, the low frequency gain of the integrated signal generated by the two integrating means 21 and 24 can be appropriately suppressed by performing the integration processing, and the integrated signal is prevented from exceeding the operation range of the circuit. be able to.
[0147]
In the description of the present embodiment, as shown in FIG. 2, the signal input to the gain adjustment unit 22 that commonly supplies the input signal to the subtraction unit 20 and the subtraction unit 23 is the first signal. Although the output signal from the integrating means 21 is used, the output signal from the second integrating means 24 may be used as the signal input to the gain adjusting means 22. In addition, two gain adjusting means 22 are separately provided, and a signal output from the first integrating means 21 is adopted as a signal input to one gain adjusting means 22, and a signal output from the one gain adjusting means 22 is used. The output signal is input to the subtraction means 20, and the signal output from the second integration means 24 is adopted as the signal input to the other gain adjustment means 22, and the other gain adjustment means is used. A configuration may be adopted in which the signal output from the input 22 is input to the subtraction means 23.
[0148]
However, as shown in FIG. 2, an output signal from the first integrator 21 is adopted as a signal input to the gain adjuster 22, and a signal output from the gain adjuster 22 is shared with the subtractor 20. With the configuration in which the signal is input to the subtraction means 23, the gain of the second product means 24 is not attenuated, so that accurate correction processing can be performed.
[0149]
Further, the class D amplifier of the present invention includes the feedback circuit 5 for attenuating the amplitude of the signal output from the power switch means 3 and outputting a feedback signal to be input to the correction circuit 2. In the case where the amplitude distortion does not occur, the signal amplified by the power switch means 3 can be attenuated in the feedback circuit 5 to the same level as the amplitude of the pulse modulation signal output from the pulse modulation means 1. When distortion occurs in the switch means, the comparison processing in the correction circuit 2 can be facilitated, and the realization of a class D amplifier having a correction function can be facilitated.
[0150]
<Specific Example of First Embodiment>
FIG. 12 shows an example of a more specific configuration of the correction circuit 2 in the first embodiment. Hereinafter, the configuration of FIG. 12 will be described.
[0151]
In FIG. 12, the output of the pulse modulating means 1 shown in FIG. 1 is connected to one of the resistors 50, and the other of the resistors 50 is connected to the inversion of the operational amplifier 56 via the nodes N4 and N7 ("" − ”) Are connected to the input unit. The output of the operational amplifier 56 is branched at N5, forms a negative feedback with the capacitor 54 and the nodes N4 and N7, and is connected to the "-" input of the comparator 58 and the node N6. .
[0152]
Further, one end of the connection point N6 is connected to one end of the resistor 52 and one end of the resistor 51, and the other end of the resistor 51 is inverted (“−”) of the operational amplifier 56 via the connection point N7. Connected to input section. On the other hand, the other end of the resistor 52 is connected to the inverting (“-”) input of the operational amplifier 57 via the connection points N9 and N8.
[0153]
Further, the output of the operational amplifier 57 is branched at the node N10, forms a negative feedback at the capacitor 55 and the nodes N9 and N8, and is connected to the “+” input of the comparator 58. The output of the feedback circuit 5 shown in FIG. 1 is connected to the inverting ("-") input of the operational amplifier 57 via the resistor 53 and the connection point N8.
[0154]
Here, the non-inverting ("+") input of the operational amplifier 56 and the non-inverting ("+") input of the operational amplifier 57 are connected to appropriate fixed potentials. The output of the comparator 58 is connected to the input of the power switch means 3 shown in FIG.
[0155]
In the correction circuit 2 having the above configuration, the pulse modulation signal ei input through the resistor 50 and the output signal of the operational amplifier 56 input through the resistor 51 are provided in a form to be added at the inverting input section of the operational amplifier 56. This is responsible for the operation of the subtraction means 20 shown in FIG. That is, the inversion of the output signal of the operational amplifier 56 with respect to the inverting input section has an effect of taking the difference between the pulse modulation signal ei and the signal from the gain adjusting means 22 in the subtracting means 20.
[0156]
The accumulation of the signal current supplied to the inverting input of the operational amplifier 56 in the capacitor 54 acts as the first integrating means 21 shown in FIG. Further, the ratio of the resistor 50 and the resistor 51 acts as the gain adjusting means 22 shown in FIG.
[0157]
On the other hand, the feedback signal ef input through the resistor 53 and the output signal of the operational amplifier 56 input through the resistor 52 are given by being added at the inverting input section of the operational amplifier 57. It is responsible for the operation of the subtraction means 23 shown in FIG. In other words, the inversion of the output signal of the operational amplifier 57 with respect to the inverting input section has an effect of taking the difference between the feedback signal ef and the signal from the gain adjusting means 22 in the subtracting means 23.
[0158]
In addition, the fact that the current of the signal applied to the inverting input of the operational amplifier 57 is accumulated in the capacitor 55 acts as the second integrating means 24 shown in FIG. Further, the ratio between the resistor 52 and the resistor 53 acts as the gain adjusting means 22 shown in FIG.
[0159]
Here, the ratio of the resistor 50 and the resistor 51 and the ratio of the resistor 52 and the resistor 53 are the same.
[0160]
In addition, the comparator 58 is equivalent to the comparator 25 shown in FIG. 2, but the outputs of the operational amplifiers 56 and 57 are output from the first integrator 21 and the second integrator 24 shown in FIG. , The output of the operational amplifier 56 is connected to the “−” input of the comparator 58, and the output of the operational amplifier 57 is connected to the “+” input of the comparator 58. The configuration is the reverse of the connection relationship of the comparator 25 shown in FIG. 2 so that the output phase is the same.
[0161]
The above is an example showing a specific configuration of the correction circuit 2 according to the first embodiment.
[0162]
In the above specific example, the ratio between the resistor 50 and the resistor 51 and the ratio between the resistor 52 and the resistor 53 are the same. However, even if these ratios are slightly different, the pulse modulation signal ei is used. To the extent that the relationship between the duty ratio of the feedback signal ef and the duty ratio of the feedback signal ef deviates, the distortion generated in the power switch means 3 can be corrected normally. However, by making the above ratio the same, the waveform of the pulse modulation signal ei and the waveform of the feedback signal ef can be made exactly equal to each other when no distortion occurs in the power switch means 3, which complicates the configuration. The correction process can be easily performed without performing.
[0163]
Further, the ratio Gf1 of the resistor 50 and the resistor 51 and the ratio Gf2 of the resistor 52 and the resistor 53 are set to different values, and the ratio Gf1, Gf2 and the gain constant G1 of the first integrating means 21 are set. By adjusting the gain constant G2 relating to the second integrating means 24 and the voltage supplied from the constant-voltage power supply in the power switch means 3 to Vpow, the action of the feedback circuit 5 can be substituted. , The feedback circuit 5 can be omitted.
[0164]
<Embodiment 2>
The correction circuit of the present embodiment is incorporated in the class-D amplifier of FIG. 1 described in the first embodiment. In the correction circuit, the signal from the first integration means and the signal from the second integration means are used. The signal is not directly compared by the comparator, but the difference between the signal from the first integration means and the signal from the second integration means is calculated by the subtraction means, and then the output signal of the subtraction means ( The difference signal) is further integrated by a third integrating means, and then compared with a signal inverted by an inverting means by a comparator to generate an output correction signal.
[0165]
FIG. 13 is a block diagram showing an internal configuration of the correction circuit 2 in the present embodiment. Hereinafter, the configuration of FIG. 13 will be specifically described. In FIG. 13, the subtraction means 20, the first integration means 21, the gain adjustment means 22, the subtraction means 23, and the second integration means 24 are the same circuits as those shown in FIG. Since they have the same configuration and perform the same functions and operations, description thereof is omitted here.
[0166]
In FIG. 13, the output of the first integration means 21 is connected to the "+" input of the subtraction means 26 via a connection point N2, and the output of the second integration means 24 is It is connected to the "-" input of the means 26. Further, the output of the subtraction means 26 branches off at a connection point N11, one of which is connected to the "+" input of the comparator 29, and the other of which is connected via the third integration means 27 and the inversion means 28. Is connected to the "-" input of the comparator 29.
[0167]
Note that the output unit of the comparator 29 is connected to the input unit of the power switch unit 3 as in the first embodiment.
[0168]
As shown in FIG. 13, in the present embodiment, instead of directly comparing the integrated waveform output from the first integrating means 21 with the integrated waveform output from the second integrating means 24, the subtracting means 26 After calculating the difference between the two integrated waveforms in (2), the output signal (difference signal) from the subtraction means 26 and the difference signal are further integrated and inverted by the third integration means 27 and the inversion means 29 in the comparator 29. By making a comparison with the signal, the comparator 29 forms the correction signal Vc.
[0169]
Here, the difference signal from the subtracting means 26 includes a difference between the low frequency component of the pulse modulation signal ei and the low frequency component of the feedback signal ef, and the difference between the low frequency components is an error included in the feedback signal ef. , That is, the distortion of the audio signal output, and the distortion is corrected in the comparator 29.
[0170]
The correction operation is apparent from the fact that, for example, when a fixed reference potential (Vsig / 2) is connected to the “−” input portion of the comparator 29, the same correction operation as in the first embodiment is considered.
[0171]
However, in the present embodiment, a fixed reference potential (Vsig / 2) is not connected to the "-" input portion of the comparator 29, but the difference signal from the subtracting means 26 is integrated and inverted. Since the third integrating means 27 and the inverting means 28 operating on the basis of 2 are connected, the following effects are further obtained in addition to the above-mentioned correction effects.
[0172]
That is, the third integrating means 27 further accumulates the difference (distortion of the audio signal output) between the low-frequency component of the pulse modulation signal ei and the low-frequency component of the feedback signal ef, which is included in the difference signal from the subtracting means 26. By emphasizing and then performing inversion processing by the inversion means 28, the distortion of the emphasized audio signal output in the comparator 29 is added to the difference signal output from the subtraction means 26, so that the audio signal output The comparator 29 can generate a correction signal Vc corresponding to the distortion in a form in which the distortion is emphasized, and a higher correction effect than the correction circuit described in the first embodiment can be obtained.
[0173]
Next, the state of the signal waveform at each point in the correction circuit 2 will be described.
[0174]
First, a case where no distortion occurs in the power switch means 3 will be described. FIG. 14 is a diagram showing waveforms at various points in the correction circuit 2 in a steady state in this case. Here, the horizontal axis is time, and the vertical axis is a voltage value.
[0175]
In FIG. 14, reference numeral 40 denotes a pulse waveform of the pulse modulation signal ei from the pulse modulation means 1 input to the correction circuit 2, and reference numeral 41 denotes a pulse generated by the first integration means 21 based on the pulse waveform 40. 3 shows an integrated waveform of the integrated signal eo1.
[0176]
Reference numeral 44 denotes a pulse waveform of the feedback signal ef from the feedback circuit 5 input to the correction circuit 2, and reference numeral 42 denotes a pulse of the integrated signal eo2 generated based on the pulse waveform 44 by the second integration means 24. The waveform is shown.
[0177]
Numeral 45 indicates a waveform generated by subtracting the integral waveform 42 from the integral waveform 41 in the subtraction means 26, and 46 indicates the integration / inversion of the waveform 45 in the third integration means 27 and the inversion means 28. 2 shows an integrated waveform generated by the above operation.
[0178]
Reference numeral 43 denotes a pulse of the correction signal Vc generated as a binary pulse of “H” or “L” (or “0” or “1”) by the difference between the waveform 45 and the integrated waveform 46 in the comparator 29. The waveform is shown. Specifically, when the waveform 45 is higher than the integrated waveform 46, an “H” (or “1”) pulse is generated, and when the waveform 45 is lower than the integrated waveform 46, “L” (or “0”) is generated. ).
[0179]
It is assumed that the pulse waveform 40 has an amplitude from approximately 0 to Vsig. When the voltage supplied from the constant voltage power supply by the power switch means 3 is Vpow and the fixed attenuation gain in the feedback circuit 5 is 1 / K, the amplitude of the pulse waveform 44 output from the feedback circuit 5 is From approximately 0 to Vpow / K, the feedback circuit 5 is set so that the amplitude of the pulse waveform 44 becomes equal to the amplitude of the pulse waveform 40 output from the pulse modulation means 1 (Vpow / K = Vsig). .
[0180]
When the pulse waveforms 40 and 44 are in the state shown in FIG. 14, and the first integration means 21 and the second integration means 24 operate on the basis of substantially Vsig / 2 by the operation of the gain adjustment means 22 and the like. , Integral waveform 41 and integral waveform 42 are generated as shown in FIG. Also, in the subtraction means 26 and the subtraction means 27, if the operation is performed on the basis of substantially Vsig / 2, waveforms 45 and 46 are generated.
[0181]
Therefore, the correction signal Vc output from the comparator 29 has a pulse waveform 43. Here, in the steady state, the pulse waveform 44 is accompanied by a time delay δ generated mainly by the power switch means 3 with respect to the pulse waveform 43 output from the comparator 29.
[0182]
FIG. 14 shows that when the correction circuit 2 operates normally in the steady state and no distortion occurs in the power switch means 3, the pulse waveform 44 as the feedback signal ef is the pulse modulation signal ei. A similar waveform having a time delay δ with respect to the pulse waveform 40 is obtained, and the low frequency components of both pulse waveforms 40 and 44 are equal, indicating that the signal is transmitted normally without distortion occurring in the audio signal.
[0183]
Incidentally, actually, the feedback signal ef mainly includes a waveform distortion mainly caused by the power switch unit 3. Since this distortion deforms the waveform of the feedback signal ef, the low-frequency component of the feedback signal ef differs from the low-frequency component of the pulse modulation signal ei.
[0184]
There are four patterns shown in FIGS. 4 to 7 as the modes of the distortion generated in the power switch means 3, and when the distortion of the mode occurs, the correction circuit 2 of the class D amplifier of the present embodiment normally operates. Performing the correction operation will be described. Note that the distortion that actually occurs can be represented by the above four patterns or a combination thereof.
[0185]
Hereinafter, how the waveforms at various points in the correction circuit 2 change in a steady state when the above-described distortion mode occurs will be described.
[0186]
First, the case of the first distortion mode will be described. FIG. 15 shows the state of the waveform at each point in the correction circuit 2 that has been corrected and is in a steady state in the case of the first distortion mode. Here, the horizontal axis is time, and the vertical axis is a voltage value.
[0187]
In FIG. 15, reference numeral 40 denotes a pulse waveform of the pulse modulation signal ei from the pulse modulation unit 1 input to the correction circuit 2, and 41 is generated based on the pulse waveform 40 by the first integration unit 21. 3 shows an integrated waveform of the integrated signal eo1.
[0188]
Reference numeral 44a denotes a signal from the feedback circuit 5 which is input to the correction circuit 2 when the first distortion mode occurs in the power switch means 3 and is corrected by the class D amplifier circuit of the present embodiment, and enters a steady state. A pulse waveform of the feedback signal ef is shown, and reference numeral 42a denotes an integrated waveform of the integration signal eo2 generated based on the pulse waveform 44a in the second integration means 24.
[0189]
Reference numeral 45a denotes a waveform generated by subtracting the integral waveform 42a from the integral waveform 41 by the subtraction means 26, and 46a denotes an integral / inversion of the waveform 45a by the third integration means 27 and the inversion means 28. 2 shows an integrated waveform generated by the above operation.
[0190]
Reference numeral 43a denotes a pulse of the correction signal Vc which is generated as a binary pulse of "H" or "L" (or "0" or "1") by the difference between the waveform 45a and the integrated waveform 46a in the comparator 29. The waveform is shown. Specifically, when the waveform 45a is higher than the integrated waveform 46a, a pulse of "H" (or "1") is generated, and when the waveform 45a is lower than the integrated waveform 46a, "L" (or "0"). ).
[0191]
It is assumed that the pulse waveform 40 has an amplitude from approximately 0 to Vsig. Further, since no amplitude distortion occurs in the first distortion mode, if the voltage supplied from the constant voltage power supply by the power switch means 3 is Vpow and the fixed attenuation gain in the feedback circuit 5 is 1 / K, The amplitude of the pulse waveform 44a output from the feedback circuit 5 changes from almost 0 to Vpow / K, and the amplitude of the pulse waveform 44a becomes equal to the amplitude of the pulse waveform 40 output from the pulse modulation means 1 by the operation of the feedback circuit 5. Be equal (Vpow / K = Vsig).
[0192]
Here, when the correction operation of the correction circuit 2 is performed normally, in a steady state, the pulse area of the pulse waveform 44a for one cycle becomes equal to the pulse area of the pulse waveform 40 for one cycle.
[0193]
Now, when the pulse waveforms 40 and 44a are in the state shown in FIG. 15, and the first integrating means 21 and the second integrating means 24 operate on the basis of substantially Vsig / 2 by the operation of the gain adjusting means 22 and the like. In FIG. 15, the integral waveform 41 and the integral waveform 42a are formed as shown in FIG.
[0194]
Here, due to the first distortion mode (FIG. 4) in the power switch means 3, the average value of the integrated waveform 42a is larger than the average value of the integrated waveform 42 formed when there is no distortion shown in FIG. .
[0195]
As a result, the period in which the waveform 45a generated by the subtracting means 26 based on the difference between the integral waveform 41 and the integral waveform 42a exceeds the reference level Vsig / 2 is reduced. On the other hand, the integrated waveform 46a generated by the third integrating means 27 and the inverting means 28 based on the waveform 45a exceeds the reference level Vsig / 2 on average.
[0196]
Therefore, the correction signal Vc output from the comparator 29 based on the difference between the waveform 45a and the integrated waveform 46a becomes like a pulse waveform 43a. Here, in the present embodiment, the correction signal Vc is a signal capable of correcting the distortion of the emphasized audio signal output.
[0197]
As shown in FIG. 15, due to the normal operation of the comparator 29, the pulse width of the pulse waveform 43a is narrower than the pulse width of the pulse waveform 44a by te1 in accordance with the first distortion mode. (That is, the period during which the pulse waveform 43a is “H” is reduced as compared with the case where the distortion is not generated as shown in FIG. 3).
[0198]
As a result, the pulse waveform 43a having the pulse width shown in FIG. 15 is fed back and input again to the power switch means 3, where the first distortion mode occurs in the power switch means 3 and the pulse width is expanded by te1. Also, the pulse width of the pulse waveform 44a and the pulse width of the pulse waveform 40 are the same. Here, it is also shown in FIG. 15 that the pulse waveform 43a and the pulse waveform 44a have a time delay δ that occurs mainly in the power switch 3.
[0199]
As described above, when the distortion of the first distortion mode occurs in the power switch means 3, the class D amplifier of the present embodiment changes the pulse width of the pulse waveform 43a output from the comparator 29 as described above. By correcting the distortion of the first distortion mode generated in the power switch means 3 by making the pulse width narrower by te1 than the pulse width of the pulse waveform 40 corresponding to the first distortion mode, the pulse waveform 44a in the steady state is corrected. Is substantially equal to the pulse width of the pulse waveform of the pulse waveform 40, that is, the pulse area of one cycle of the pulse waveform 44a is substantially equal to the pulse area of one cycle of the pulse waveform 40. This means that the low-frequency component of the feedback signal ef and the low-frequency component of the pulse modulation signal ei are substantially equal, and there is no error between the two signals, that is, the distortion of the audio signal is corrected. Is shown.
[0200]
Next, the case of the second distortion mode will be described. FIG. 16 shows the state of the waveform at each point in the correction circuit 2 in the steady state after correction has been performed in the case of the second distortion mode. Here, the horizontal axis is time, and the vertical axis is a voltage value.
[0201]
In FIG. 16, a pulse waveform 40 and an integral waveform 41 are the same as those in FIG.
[0202]
Reference numeral 44b denotes a feedback from the feedback circuit 5 which is input to the correction circuit 2 when the second distortion mode occurs in the power switch means 3, is corrected by the class D amplifier circuit of the present embodiment, and enters a steady state. A pulse waveform of the signal ef is shown, and reference numeral 42b denotes an integrated waveform of the integration signal eo2 generated based on the pulse waveform 44b in the second integration means 24.
[0203]
Reference numeral 45b denotes a waveform generated by subtracting the integral waveform 42b from the integral waveform 41 by the subtracting means 26, and 46b denotes a third integrating means 27 and an inverting means 28 for integrating / inverting the waveform 45b. 2 shows an integrated waveform generated by the above operation.
[0204]
Reference numeral 43b denotes a pulse of the correction signal Vc generated as a binary pulse of "H" or "L" (or "0" or "1") by the difference between the waveform 45b and the integrated waveform 46b in the comparator 29. The waveform is shown. Specifically, when the waveform 45b is higher than the integral waveform 46b, a pulse of "H" (or "1") is generated, and when the waveform 45b is lower than the integral waveform 46b, "L" (or "0"). ).
[0205]
It is assumed that the pulse waveform 40 has an amplitude from approximately 0 to Vsig. Further, since no amplitude distortion occurs in the second distortion mode, if the voltage supplied from the constant voltage power supply by the power switch means 3 is Vpow, and the fixed attenuation gain in the feedback circuit 5 is 1 / K, The amplitude of the pulse waveform 44b output from the feedback circuit 5 changes from almost 0 to Vpow / K, and the amplitude of the pulse waveform 44b becomes equal to the amplitude of the pulse waveform 40 output from the pulse modulation means 1 by the operation of the feedback circuit 5. Be equal (Vpow / K = Vsig).
[0206]
Here, when the correction operation of the correction circuit 2 is performed normally, in a steady state, the pulse area of the pulse waveform 44b for one cycle becomes equal to the pulse area of the pulse waveform 40 for one cycle.
[0207]
Now, when the pulse waveforms 40 and 44b are in the state of FIG. 16, and the first integrating means 21 and the second integrating means 24 operate on the basis of substantially Vsig / 2 by the operation of the gain adjusting means 22 and the like. In FIG. 16, the integral waveform 41 and the integral waveform 42b are formed as shown in FIG.
[0208]
Here, due to the second distortion mode (FIG. 5) in the power switch means 3, the average value of the integrated waveform 42b is smaller than the average value of the integrated waveform 42 formed when there is no distortion shown in FIG. .
[0209]
As a result, the period in which the waveform 45b generated by the subtracting means 26 based on the difference between the integrated waveform 41 and the integrated waveform 42b exceeds the reference level Vsig / 2 increases. On the other hand, the integrated waveform 46b generated by the third integrating means 27 and the inverting means 28 based on the waveform 45b falls below the reference level Vsig / 2 on average.
[0210]
Therefore, the correction signal Vc output from the comparator 29 based on the difference between the waveform 45b and the integrated waveform 46b becomes like a pulse waveform 43b. Here, in the present embodiment, the correction signal Vc is a signal capable of correcting the distortion of the emphasized audio signal output.
[0211]
Here, as shown in FIG. 16, due to the normal operation of the comparator 29, the pulse width of the pulse waveform 43b becomes wider than the pulse width of the pulse waveform 44b by te2 in accordance with the second distortion mode ( That is, the period during which the pulse waveform 43b is at "H" increases as compared with the case where the distortion does not occur as shown in FIG. 14).
[0212]
As a result, the pulse waveform 43b having the pulse width shown in FIG. 16 is fed back to the power switch means 3 again, and the power switch means 3 generates the second distortion mode, and the pulse width is reduced by te2. Also, the pulse width of the pulse waveform 44b and the pulse width of the pulse waveform 40 are the same. Here, it is also shown in FIG. 16 that the pulse waveform 43b and the pulse waveform 44b have a time delay δ mainly occurring in the power switch means 3.
[0213]
As described above, when the distortion of the second distortion mode occurs in the power switch means 3, the pulse width of the pulse waveform 43b output from the comparator 29 is changed by the class D amplifier of the present embodiment as described above. The distortion of the second distortion mode generated in the power switch means 3 is corrected by increasing the pulse width of the pulse waveform 40 by te2 corresponding to the second distortion mode, and the pulse waveform 44b in the steady state. Is made substantially equal to the pulse width of the pulse waveform 40, that is, the pulse area of one cycle of the pulse waveform 44b is made substantially equal to the pulse area of one cycle of the pulse waveform 40. This means that the low-frequency component of the feedback signal ef and the low-frequency component of the pulse modulation signal ei are substantially equal, and there is no error between the two signals, that is, the distortion of the audio signal is corrected. Is shown.
[0214]
Next, the case of the third distortion mode will be described. FIG. 17 shows the state of the waveform of each unit in the correction circuit 2 in the steady state after the correction is performed in the case of the third distortion mode. Here, the horizontal axis is time, and the vertical axis is a voltage value.
[0215]
In FIG. 17, the pulse waveform 40 and the integral waveform 41 are the same as those in FIG.
[0216]
Reference numeral 44c denotes a feedback from the feedback circuit 5 which is input to the correction circuit 2 when the third distortion mode occurs in the power switch means 3 and is corrected by the class D amplifier circuit of the present embodiment, and enters a steady state. A pulse waveform of the signal ef is shown, and reference numeral 42c denotes an integrated waveform of the integration signal eo2 generated based on the pulse waveform 44c in the second integration means 24.
[0217]
Reference numeral 45c denotes a waveform generated by subtracting the integral waveform 42c from the integral waveform 41 by the subtraction means 26, and 46c denotes an integration / inversion of the waveform 45c by the third integration means 27 and the inversion means 28. 2 shows an integrated waveform generated by the above operation.
[0218]
Reference numeral 43c denotes a pulse of the correction signal Vc generated as a binary pulse of “H” or “L” (or “0” or “1”) by the difference between the waveform 45c and the integrated waveform 46c in the comparator 29. The waveform is shown. Specifically, when the waveform 45c is higher than the integrated waveform 46c, a pulse of “H” (or “1”) is generated, and when the waveform 45c is lower than the integrated waveform 46c, “L” (or “0”) is generated. ).
[0219]
It is assumed that the pulse waveform 40 has an amplitude from approximately 0 to Vsig. Further, in the third distortion mode, since a distortion having an amplitude of + ΔV1 occurs with respect to the standard voltage value Vpow supplied from the constant voltage power supply, the voltage supplied from the constant voltage power supply Assuming that Vpow and the fixed attenuation gain in the feedback circuit 5 is 1 / K, the amplitude of the pulse waveform 44c output from the feedback circuit 5 changes from almost 0 to (Vpow + ΔV1) / K, and the amplitude of the pulse waveform 44c is The amplitude of the pulse waveform 40c output from the pulse modulating means 1 is not equal to the amplitude of the pulse waveform 44c, and becomes larger than the amplitude of the pulse waveform 40 by ΔV1 / K.
[0220]
Here, when the correction operation of the correction circuit 2 is performed normally, in a steady state, the pulse area of the pulse waveform 44c for one cycle becomes equal to the pulse area of the pulse waveform 40 for one cycle.
[0221]
Now, the case where the pulse waveforms 40 and 44c are in the state of FIG. 17 and the first integration means 21 and the second integration means 24 operate on the basis of substantially Vsig / 2 by the action of the gain adjustment means 22 and the like. In FIG. 17, the integral waveform 41 and the integral waveform 42c are formed as shown in FIG.
[0222]
Here, due to the third distortion mode (FIG. 6) in the power switch means 3, the average value of the integrated waveform 42c is larger than the average value of the integrated waveform 42 formed when there is no distortion shown in FIG. .
[0223]
As a result, the period in which the waveform 45c generated by the subtracting means 26 due to the difference between the integral waveform 41 and the integral waveform 42c exceeds the reference level Vsig / 2 is reduced. On the other hand, the integrated waveform 46c generated by the third integrating means 27 and the inverting means 28 based on the waveform 45c exceeds the reference level Vsig / 2 on average.
[0224]
Therefore, the correction signal Vc output from the comparator 29 based on the difference between the waveform 45c and the integrated waveform 46c becomes like a pulse waveform 43c. Here, in the present embodiment, the correction signal Vc is a signal capable of correcting the distortion of the emphasized audio signal output.
[0225]
Here, as shown in FIG. 17, due to the normal operation of the comparator 29, the pulse width of the pulse waveform 43c is more than the pulse width of the pulse waveform 40 in the third distortion mode (amplitude increase by ΔV1). (That is, the period during which the pulse waveform 43c is at "H" is reduced as compared with the case where the distortion is not generated as shown in FIG. 14).
[0226]
As a result, the pulse waveform 43c having the pulse width shown in FIG. 17 is fed back and input to the power switch means 3 again, and the power switch means 3 generates the third distortion mode, and the pulse width remains unchanged and the amplitude is normal. Even if it is increased by ΔV1 from the value, the pulse area for one cycle of the pulse waveform 44c is substantially equal to the pulse area for one cycle of the pulse waveform 40. Here, it is also shown in FIG. 17 that the pulse waveform 43c and the pulse waveform 44c have a time delay δ mainly occurring in the power switch means 3.
[0227]
As described above, when the distortion of the third distortion mode occurs in the power switch means 3, the class D amplifier of the present embodiment changes the pulse width of the pulse waveform 43c output from the comparator 29 as described above. By correcting the pulse width of the pulse waveform 40 to be narrower than the pulse width of the pulse waveform 40 corresponding to the distortion of the third distortion mode (that is, the increase of the amplitude of ΔV1), the distortion of the third distortion mode generated in the power switch means 3 is corrected. Then, the pulse area of one cycle of the pulse waveform 44c is made substantially equal to the pulse area of one cycle of the pulse waveform 40. This means that the low-frequency component of the feedback signal ef and the low-frequency component of the pulse modulation signal ei are substantially equal, and there is no error between the two signals, that is, the distortion of the audio signal is corrected. Is shown.
[0228]
In this case, the fact that the amplitude of the integrated waveform 42c increases and the slope of the upper side of the waveform 45c becomes negative also has the effect of reducing the pulse width of the correction signal Vc output from the comparator 29.
[0229]
Next, the case of the fourth distortion mode will be described. FIG. 18 shows the state of the waveform at each point in the correction circuit 2 that has been corrected and made a steady state in the case of the fourth distortion mode. Here, the horizontal axis is time, and the vertical axis is a voltage value.
[0230]
In FIG. 18, the pulse waveform 40 and the integral waveform 41 are the same as those in FIG.
[0231]
Reference numeral 44d denotes a feedback from the feedback circuit 5 which is input to the correction circuit 2 when the fourth distortion mode occurs in the power switch means 3, is corrected by the class D amplifier circuit of the present embodiment, and enters a steady state. A pulse waveform of the signal ef is shown, and reference numeral 42d denotes an integrated waveform of the integration signal eo2 generated by the second integration means 24 based on the pulse waveform 44d.
[0232]
45d indicates a waveform generated by subtracting the integral waveform 42d from the integral waveform 41 in the subtraction means 26, and 46d indicates an integral / inversion of the waveform 45d in the third integration means 27 and the inversion means 28. 2 shows an integrated waveform generated by the above operation.
[0233]
43d is a pulse of the correction signal Vc generated as a binary pulse of "H" and "L" (or "0", "1") by the difference between the waveform 45d and the integrated waveform 46d in the comparator 29. The waveform is shown. Specifically, when the waveform 45d is higher than the integrated waveform 46d, a pulse of "H" (or "1") is generated, and when the waveform 45d is lower than the integrated waveform 46d, "L" (or "0"). ).
[0234]
It is assumed that the pulse waveform 40 has an amplitude from approximately 0 to Vsig. Further, the fourth distortion mode is a case where a distortion having an amplitude of -ΔV2 occurs with respect to the standard voltage value Vpow supplied from the constant voltage power supply. Is Vpow, and the fixed attenuation gain in the feedback circuit 5 is 1 / K, the amplitude of the pulse waveform 44d output from the feedback circuit 5 changes from almost 0 to (Vpow-ΔV2) / K, and the pulse waveform 44d Is not equal to the amplitude of the pulse waveform 40 output from the pulse modulating means 1, and the amplitude of the pulse waveform 44d is smaller than the amplitude of the pulse waveform 40 by ΔV2 / K.
[0235]
Here, when the correction operation of the correction circuit 2 is performed normally, the pulse area of the pulse waveform 44d for one cycle becomes equal to the pulse area of the pulse waveform 40 for one cycle in a steady state.
[0236]
Now, when the pulse waveforms 40 and 44d are in the state of FIG. 18, and the first integrating means 21 and the second integrating means 24 operate on the basis of substantially Vsig / 2 by the operation of the gain adjusting means 22 and the like. In FIG. 18, the integral waveform 41 and the integral waveform 42d are formed as shown in FIG.
[0237]
Here, due to the fourth distortion mode (FIG. 7) in the power switch means 3, the average value of the integrated waveform 42d is smaller than the average value of the integrated waveform 42 formed when there is no distortion shown in FIG. .
[0238]
As a result, the period in which the waveform 45d generated by the subtraction means 26 based on the difference between the integral waveform 41 and the integral waveform 42d exceeds the reference level Vsig / 2 increases. On the other hand, the integrated waveform 46d generated by the third integrating means 27 and the inverting means 28 based on the waveform 45d falls below the reference level Vsig / 2 on average.
[0239]
Therefore, the correction signal Vc output from the comparator 29 based on the difference between the waveform 45d and the integrated waveform 46d becomes like a pulse waveform 43d. Here, in the present embodiment, the correction signal Vc is a signal capable of correcting the distortion of the emphasized audio signal output.
[0240]
As shown in FIG. 18, due to the normal operation of the comparator 29, the pulse width of the pulse waveform 43 d is more than the pulse width of the pulse waveform 40 in the fourth distortion mode (amplitude reduction by ΔV2). (That is, the period during which the pulse waveform 43d is at “H” increases as compared with the case where the distortion is not generated as shown in FIG. 14).
[0241]
As a result, the pulse waveform 43d having the pulse width shown in FIG. 18 is fed back and input again to the power switch means 3, and the power switch means 3 generates the fourth distortion mode, and the pulse width remains unchanged and the amplitude is normal. Even if the pulse area is decreased by ΔV2 from the value, the pulse area for one cycle of the pulse waveform 44d is substantially equal to the pulse area for one cycle of the pulse waveform 40. Here, it is also shown in FIG. 18 that the pulse waveform 43d and the pulse waveform 44d have a time delay δ mainly occurring in the power switch means 3.
[0242]
As described above, when the distortion of the fourth distortion mode occurs in the power switch unit 3, the class D amplifier of the present embodiment changes the pulse width of the pulse waveform 43d output from the comparator 29 as described above. By making the pulse waveform 40 wider than the pulse width of the pulse waveform 40 corresponding to the distortion of the fourth distortion mode (that is, the decrease in the amplitude of ΔV2), the distortion of the fourth distortion mode generated in the power switch means 3 is corrected. Then, the pulse area for one cycle of the pulse waveform 44d is made substantially equal to the pulse area for one cycle of the pulse waveform 40. This means that the low-frequency component of the feedback signal ef and the low-frequency component of the pulse modulation signal ei are substantially equal, and there is no error between the two signals, that is, the distortion of the audio signal is corrected. Is shown.
[0243]
In this case, the fact that the amplitude of the integrated waveform 42d is small and the slope of the upper side of the waveform 45d is positive also has the effect of increasing the pulse width of the correction signal Vc output from the comparator 29.
[0244]
The above is an explanation of the operation in which the correction circuit 2 in the present embodiment transmits the pulse modulation signal ei to the output while performing correction based on feedback.
[0245]
As described above, the class D amplifier having the configuration shown in FIGS. 1 and 13 can reduce (correct) the distortion of the audio signal mainly due to the operation of the power switch 3.
[0246]
Further, in the class D amplifier according to the present embodiment, the two integrated waveforms from the first integrating means 21 and the second integrating means 24 are not directly input to the comparator, but the two integrated waveforms are subtracted by the subtracting means 26. And outputs the resulting subtraction signal, and then inputs the subtraction signal and a signal obtained by integrating and inverting the subtraction signal by the third integration means 27 and the inversion means 28 to a comparator 29, By performing the comparison processing, the distortion of the audio signal is emphasized, and the effect of reducing (correcting) the distortion of the audio signal can be further improved as compared with the first embodiment.
[0247]
<Specific Example of Second Embodiment>
FIG. 19 shows an example of a more specific configuration of the correction circuit 2 according to the second embodiment. Hereinafter, the configuration of FIG. 19 will be described.
[0248]
Here, the configuration before the output units of the operational amplifiers 56 and 57 is the same as the configuration shown in FIG. 12, and the configuration before the output units of the operational amplifiers 56 and 57 causes the subtraction in the block diagram of FIG. The means 20, the subtracting means 23, the first integrating means 21, the second integrating means 24, and the gain adjusting means 22 are included. Specific connection relations and functions in each circuit have been described in the specific example of the first embodiment, and thus description thereof will be omitted.
[0249]
Now, in the correction circuit 2 of this specific example shown in FIG. 19, the output of the operational amplifier 56 is connected to the inverted (“-”) input of the operational amplifier 66 via the connection point N5, the resistor 60 and the connection point N12. While the output of operational amplifier 57 is connected to the non-inverting ("+") input of operational amplifier 66 via node N10, resistor 62 and node N13. I have.
[0250]
Here, the operational amplifier 66 has a negative feedback configuration via a resistor 61, and the non-inverting input portion of the operational amplifier 66 is connected to an appropriate fixed potential via a connection point N13 and a resistor 63. I have.
[0251]
The output of the operational amplifier 66 is branched at a connection point N14, one of which is connected to the “−” input of the comparator 68, and the other is connected via a resistor 64 and a connection point N15. The non-inverting ("+") input of the operational amplifier 67 is connected to an appropriate fixed potential.
[0252]
Here, the operational amplifier 67 has a negative feedback configuration via the connection point N16, the capacitor 65, and the connection point N15.
[0253]
Finally, the output of operational amplifier 67 is connected to the "+" input of comparator 68 via node N16. The output of the comparator 68 is connected to the input of the power switch means 3 shown in FIG.
[0254]
In the correction circuit 2 having the above configuration, the resistors 60 to 63 and the operational amplifier 66 constitute the subtraction means 26 shown in FIG.
[0255]
However, since the output signals of the operational amplifiers 56 and 57 are inverted with respect to the output signals of the first integrating means 21 and the second integrating means 24 shown in FIG. By connecting the output section to the inverting input section of the operational amplifier 66 and the output section of the operational amplifier 57 to the non-inverting input section of the operational amplifier 66, the output signal of the operational amplifier 66 and the subtraction means 26 shown in FIG. Are the same in phase with the output signal.
[0256]
The resistor 64, the capacitor 65, and the operational amplifier 67 constitute the third integrating means 27 and the inverting means 28 shown in FIG. 13, and perform integration and inversion on the signal output from the operational amplifier 66. Has been acting. Further, in the circuit configuration of the specific example, in addition to the above-described operation, an amplification operation is also performed.
[0257]
Further, since the output signals of the operational amplifier 66 and the operational amplifier 67 are inverted with respect to the output signals of the subtracting means 26 and the inverting means 28 shown in FIG. And the output of the operational amplifier 67 is connected to the "+" input of the comparator 68, so that the output signal from the comparator 68 and the output from the comparator 29 shown in FIG. The phase with the output signal is the same.
[0258]
As described above, the circuit example shown in FIG. 19 constitutes the correction circuit 2 of the second embodiment.
[0259]
<Measurement data>
FIG. 20 shows a measurement circuit for measuring an actual correction effect when the correction circuit shown in FIG. 12 (a specific example of the first embodiment) or FIG. 19 (a specific example of the second embodiment) is used. This is shown in a block diagram.
[0260]
In the measurement by the measurement circuit shown in FIG. 20, a rectangular wave having a duty ratio of 50% is given as an input to the correction circuit 2, and its output is passed through the PWM modulation circuit 300, and disturbance is generated by the signal generator 301 in the PWM modulation circuit 300. After the signal is given, the signal is given to the feedback input of the correction circuit 2.
[0261]
The evaluation was performed by applying a rectangular wave directly to the PWM modulation circuit 300 without passing through the correction circuit 2, observing the demodulated output level of the pulse wave input signal passed through the LPF 302 with the AC voltmeter 303, and using the PWM circuit In the state where the disturbance caused by the signal generator 301 in the signal generator 300 is suppressed, the demodulation output level of the pulse wave input signal is compared with the result of observation by the AC voltmeter 303.
[0262]
The results of the above evaluation are shown in FIG. In FIG. 21, the vertical axis is the disturbance residual level, and the horizontal axis is the frequency of the disturbance (= PWM modulation). Here, the measurement data A is the measurement data when the correction circuit shown in FIG. 12 is used as the correction circuit 2, and the measurement data B is the one when the correction circuit shown in FIG. Measurement data.
[0263]
As is clear from FIG. 21, the correction circuit 2 shown in the first embodiment has a good correction effect, and the correction circuit 2 shown in the second embodiment has a better correction effect. It can be seen that this has
[0264]
In the above description, the configuration of the output stage is single-ended. However, the present invention is also applicable to a so-called BTL (Balanced Transformer-Less) configuration including two output stages that output audio signals having phases different from each other by 180 degrees. Can be applied. That is, the above-described distortion improvement effect can be obtained by additionally applying the correction circuit of the present invention to each output stage having the BTL configuration.
[0265]
【The invention's effect】
The class D amplifier according to claim 1 of the present invention is a pulse modulation unit that generates a pulse modulation signal, a correction circuit that corrects a feedback signal by feedback based on the pulse modulation signal, and a signal that is output from the correction circuit. Power switch means for generating a voltage signal based on the correction signal, wherein the feedback signal is a signal based on the voltage signal. First integration means for performing integration processing, second integration means for performing integration processing based on the feedback signal, and a first integration signal from the first integration means and a second integration means from the second integration means. A comparator for comparing the second modulated signal with the second integrated signal and generating the correction signal corresponding to the comparison. To Can be converted into emphasized integrated signal a low-frequency component, the integration signal is compared in the comparator, and can be fed back to the correction circuit a correction signal is generated as a feedback signal. Therefore, the distortion of the audio signal generated by the power switch means can be corrected in a form in which the pulse signal is removed (low-frequency component is emphasized), so that the pulse component remains largely, thereby restricting the circuit operation. It is possible to prevent the error signal from being distorted due to the component entering the non-linear region of the circuit and being distorted, thereby preventing correct correction operation from being performed. Further, since the correction circuit can directly generate the correction signal from the error between the pulse modulation signal and the feedback signal, the overall circuit configuration can be simplified.
[0266]
In the class-D amplifier according to claim 2 of the present invention, the correction circuit includes a gain adjustment unit that adjusts a gain of the first integrated signal, an output signal from the gain adjustment unit, and the pulse modulation. A first subtraction unit that generates a first difference signal by calculating a difference between the first and second signals, and outputs the first difference signal to the first integration unit, an output signal from the gain adjustment unit, A second subtraction unit that generates a second difference signal by calculating a difference from the feedback signal, and outputs the second difference signal to the second integration unit. Since the first integrated signal adjusted by the means can be subtracted from the pulse modulation signal and the feedback signal, the low-frequency gain of the first integrated signal and the second integrated signal can be appropriately suppressed, and Integral signal exceeds circuit operating range It is possible to prevent the Rukoto.
[0267]
The class D amplifier according to claim 3 of the present invention is a pulse modulation means for generating a pulse modulation signal, a correction circuit for correcting a feedback signal by feedback based on the pulse modulation signal, and a signal output from the correction circuit. Power switch means for generating a voltage signal based on the correction signal, wherein the feedback signal is a signal based on the voltage signal. First integration means for performing integration processing, second integration means for performing integration processing based on the feedback signal, and a first integration signal from the first integration means and a second integration means from the second integration means. First subtraction means for calculating a difference between the second integration signal, third integration means for integrating the first difference signal output from the first subtraction means, and the third integration means The third integral signal of Inverting means for inverting, a comparator for comparing the first difference signal and the third integrated signal inverted by the inverting means, and generating the correction signal corresponding to the comparison, Therefore, the low frequency component of the first difference signal (that is, the distortion of the audio signal) can be further emphasized by the third integrating means, and then inverted by the inverting means, so that the first signal is output by the comparator. And a correction signal can be generated in a form in which the distortion of the audio signal is emphasized. Further, highly accurate correction can be performed.
[0268]
5. The class D amplifier according to claim 4, wherein the correction circuit adjusts a gain of the first integrated signal, and outputs an output signal from the gain adjustment unit and the pulse modulation. A second subtraction means for generating a second difference signal and outputting the second difference signal to the first integration means, an output signal from the gain adjustment means and the feedback A third subtraction means for obtaining a difference from the signal, generating a third difference signal, and outputting the third difference signal to the second integration means. The class D amplifier described above can be provided with the effect described in claim 2.
[0269]
The class D amplifier according to claim 5 of the present invention further includes a feedback circuit that attenuates the amplitude of the voltage signal generated in the power switch means and outputs the feedback signal to be input to the correction circuit. Therefore, when no amplitude distortion occurs in the power switch means, the feedback circuit attenuates the signal amplified by the power switch means to a level equivalent to the amplitude of the pulse modulation signal output from the pulse modulation means. When distortion occurs in the power switch means, comparison processing in the correction circuit can be facilitated, and the realization of a class D amplifier having a correction function can be facilitated.
[0270]
In the class D amplifier according to claim 6 of the present invention, since the constant relating to the gain of the first integrating means and the constant relating to the gain of the second integrating means are the same, distortion occurs in the power switch means. If not, the waveform of the pulse modulation signal and the waveform of the feedback signal can be exactly equalized, and the correction process can be easily performed without complicating the configuration.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a circuit configuration of a class D amplifier according to the present invention.
FIG. 2 is a block diagram illustrating a configuration of a correction circuit according to the first embodiment.
FIG. 3 is a diagram illustrating a steady state of a waveform at each point of the correction circuit according to the first embodiment when no distortion occurs.
FIG. 4 is a diagram showing a first distortion mode.
FIG. 5 is a diagram showing a second distortion mode.
FIG. 6 is a diagram illustrating a third distortion mode.
FIG. 7 is a diagram illustrating a fourth distortion mode.
FIG. 8 is a diagram illustrating a steady state of a waveform at each point of the correction circuit according to the first embodiment when a first distortion mode occurs.
FIG. 9 is a diagram illustrating a steady state of the waveform at each point of the correction circuit according to the first embodiment when the second distortion mode occurs.
FIG. 10 is a diagram illustrating a steady state of a waveform at each point of the correction circuit according to the first embodiment when a third distortion mode occurs.
FIG. 11 is a diagram illustrating a steady state of a waveform at each point of the correction circuit according to the first embodiment when a fourth distortion mode occurs.
FIG. 12 is a diagram illustrating a specific circuit configuration of a correction circuit according to the first embodiment.
FIG. 13 is a block diagram illustrating a configuration of a correction circuit according to the second embodiment.
FIG. 14 is a diagram illustrating a steady state of a waveform at each point of the correction circuit according to the second embodiment when distortion does not occur.
FIG. 15 is a diagram showing a steady state of a waveform at each point of the correction circuit according to the second embodiment when the first distortion mode occurs.
FIG. 16 is a diagram illustrating a steady state of the waveform at each point of the correction circuit according to the second embodiment when the second distortion mode occurs.
FIG. 17 is a diagram illustrating a steady state of the waveform at each point of the correction circuit according to the second embodiment when the third distortion mode occurs.
FIG. 18 is a diagram illustrating a steady state of a waveform at each point of the correction circuit according to the second embodiment when a fourth distortion mode occurs.
FIG. 19 is a diagram illustrating a specific circuit configuration of a correction circuit according to the second embodiment.
FIG. 20 is a diagram showing a configuration of a measurement circuit for evaluating a correction effect of the correction circuit of the present invention.
FIG. 21 is a measurement data diagram showing a correction effect of the correction circuit of the present invention.
FIG. 22 is a block diagram showing a configuration of a class D amplifier according to the related art.
FIG. 23 is a block diagram showing an internal configuration of a correction unit according to a conventional technique.
FIG. 24 is a diagram for explaining a correction operation according to a conventional technique.
[Explanation of symbols]
REFERENCE SIGNS LIST 1 pulse modulation means, 2 correction circuit, 3 power switch means, 4 low-pass filter (LPF), 5 feedback circuit, 20, 23, 26 subtraction means, 21 first integration means, 22 gain adjustment means, 24 second Integrating means, 25, 29 comparator, 27 third integrating means, 28 inverting means.

Claims (6)

Pulse modulation means for generating a pulse modulation signal, a correction circuit for correcting a feedback signal by feedback based on the pulse modulation signal, and power switch means for generating a voltage signal based on the correction signal output from the correction circuit Wherein the feedback signal is a signal based on the voltage signal.
The correction circuit,
First integration means for performing integration processing based on the pulse modulation signal,
Second integration means for performing integration processing based on the feedback signal,
A comparator for comparing the first integration signal from the first integration means with the second integration signal from the second integration means, and generating the correction signal corresponding to the comparison. A class D amplifier characterized by the above-mentioned. The correction circuit,
Gain adjustment means for adjusting the gain of the first integration signal,
A first subtraction unit that generates a first difference signal by obtaining a difference between the output signal from the gain adjustment unit and the pulse modulation signal, and outputs the first difference signal to the first integration unit; When,
A second subtraction unit that generates a second difference signal by calculating a difference between the output signal from the gain adjustment unit and the feedback signal, and outputs the second difference signal to the second integration unit. To
The class D amplifier according to claim 1, further comprising: Pulse modulation means for generating a pulse modulation signal, a correction circuit for correcting a feedback signal by feedback based on the pulse modulation signal, and power switch means for generating a voltage signal based on the correction signal output from the correction circuit Wherein the feedback signal is a signal based on the voltage signal.
The correction circuit,
First integration means for performing integration processing based on the pulse modulation signal,
Second integration means for performing integration processing based on the feedback signal,
First subtraction means for determining the difference between the first integration signal from the first integration means and the second integration signal from the second integration means,
Third integration means for integrating the first difference signal output from the first subtraction means,
Inverting means for inverting a third integrated signal from the third integrating means,
Comparing the first difference signal and the third integration signal inverted by the inversion means, and a comparator that generates the correction signal corresponding to the comparison,
A class D amplifier, comprising: The correction circuit,
Gain adjustment means for adjusting the gain of the first integration signal,
Find the difference between the output signal from the gain adjustment means and the pulse modulation signal, generate a second difference signal, the second subtraction means to output the second difference signal to the first integration means, ,
A third subtraction unit that calculates a difference between the output signal from the gain adjustment unit and the feedback signal, generates a third difference signal, and outputs the third difference signal to the second integration unit. ,
The class D amplifier according to claim 3, further comprising: The feedback circuit according to any one of claims 1 to 4, further comprising a feedback circuit configured to attenuate an amplitude of the voltage signal generated in the power switch unit and output the feedback signal to be input to the correction circuit. 4. The class D amplifier according to claim 1. The constant for the gain of the first integration means and the constant for the gain of the second integration means are the same,
The class D amplifier according to any one of claims 1 to 5, wherein

Images