JP2004128934A - Video signal processing circuit - Google Patents
Video signal processing circuit Download PDFInfo
- Publication number
- JP2004128934A JP2004128934A JP2002290914A JP2002290914A JP2004128934A JP 2004128934 A JP2004128934 A JP 2004128934A JP 2002290914 A JP2002290914 A JP 2002290914A JP 2002290914 A JP2002290914 A JP 2002290914A JP 2004128934 A JP2004128934 A JP 2004128934A
- Authority
- JP
- Japan
- Prior art keywords
- video
- signal
- display area
- circuit
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Picture Signal Circuits (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、画像表示装置の輪郭強調を行う画像信号処理回路において、映像信号の映像表示領域を検出し、映像表示領域とブランキング領域の境界部に発生するエラー信号を除去して高画質化を図る画像信号処理回路に関するものである。
【0002】
【従来の技術】
近年、ビデオディスクプレーヤーなどの映像機器や映像ソフトの充実に伴い迫力のある映像を楽しむための大画面画像表示装置の要望が高まってきている。
【0003】
図5は大画面表示装置の一例として液晶パネルを用いた投写型画像表示装置の一例の構成を示した構成図である。
【0004】
図5において、1は液晶パネル、2は液晶パネル1を照明するための光源、3は光源2より照射された光を反射させるための反射鏡、4は光源2より照射された光および反射鏡3で反射された光を集光するための集光レンズ、5は液晶パネル1上に表示された映像を拡大投写するための投写レンズ、6はスクリーン、11は入力された映像信号を処理して液晶パネル1に表示させる形式に変換する映像信号処理部、12は同期信号分離部、13は同期信号より液晶パネル1を駆動するための制御信号を発生する液晶パネル駆動制御部、14は液晶パネル1の水平走査ドライバ部、15は同じく液晶パネル1の垂直走査ドライバ部、16は光源2の光源駆動部、17は全体のシステム制御部である。
【0005】
図6は映像信号処理部11の構成の一例を示したブロック図である。
【0006】
図6において20は映像信号を輝度信号と色差信号に分離するための色信号復調部、30は輝度信号について色々な画質調整を行う輝度信号調整部、40は色差信号について色々な画質調整を行う色差信号調整部、50は輝度信号と色差信号を赤色、緑色、青色の映像信号に変換するためのマトリックス回路部である。そして、輝度信号調整部30は、黒レベル調整部31、コントラスト調整部32、輪郭強調部33などで構成される。色差信号調整部40は、色合い調整部41、色の濃さ調整部42などで構成される。
【0007】
映像を従来の小さな画面に表示しているときは表示される映像の画質が十分なレベルにあると思っていても、投写型画像表示装置を用いて映像を大画面で表示すると表示される映像の画質が不十分に思える場合も多く、表示される映像を高画質化するための様々な方法が提案されている。
【0008】
映像の高画質化するための一つの手段に、図6で示したように輪郭強調部33で映像信号に映像の輪郭を強調する補正信号を重畳して輪郭をくっきりとさせる輪郭強調の方法がある。
【0009】
輪郭強調の方法としてよく知られている方法には、映像信号の輝度信号の水平方向または垂直方向に対する2次微分信号を生成して、適当なレベルに変換した信号を輪郭強調の補正信号として元の輝度信号に加算する方法がある。ここで、水平方向の2次微分信号から生成した輪郭強調信号を加算するものが水平輪郭強調であり、垂直方向のものが垂直輪郭強調である。
【0010】
このように輪郭強調信号は映像信号の2次微分信号より生成するのであるが、映像表示領域とブランキング領域の境界部では映像信号の不連続性によって、原理的に2次微分信号が発生してしまう。これを輪郭強調信号として後段の処理を行うことで境界部に輪郭補正信号が加算され、境界部の輝度レベルが上がってエッジがつくような状態になっていた(以下この状態を偽のエッジと称す)。従来のテレビ受信機では映像信号の映像表示領域をブラウン管の表示領域より大きくする、いわゆる、オーバースキャンにすることで上記したような不具合部分が表示されないようにしていた。
【0011】
これに対して投写型画像表示装置などのような大画面表示装置では、レターボックス映像のように、例えばアスペクト比が4:3の表示画面に16:9の映像を表示する場合も多い。この場合は、画面の上下部分にブランキング領域が表示されるので、必然的に映像表示領域との境界部が画面上に表示されることになり、境界部で発生するエラー信号によって偽のエッジが表示されていた。
【0012】
従来の映像信号処理回路の一例としては特開平10−843411号公報に記載されたものがある。
【0013】
図7は従来の映像信号処理回路の一例の構成を示したブロック図であり、60は輝度信号処理部、70は輪郭強調部である。輪郭強調部70は、輪郭抽出回路71、係数乗算回路72、加算回路73、イネーブル信号生成回路74、スイッチ回路75で構成されている。輪郭抽出回路71は、例えば、上記したような2次部分回路であり、映像信号の輪郭部を抽出する。輪郭抽出部71で抽出した輪郭信号(ロ)を係数乗算回路72で適当なレベルに変換し、加算回路73で輝度信号処理部60において処理した映像輝度信号と加算して輪郭強調を行っている。イネーブル信号生成回路74は、水平表示領域信号、垂直表示領域信号によって示される映像表示領域よりイネーブル信号(イ)を生成する。このイネーブル信号(イ)でスイッチ回路75を制御して映像表示領域以外では輪郭信号(ロ)が映像輝度信号に加算されないようにしている。
【0014】
図8は従来の垂直表示領域信号の発生回路の一例の構成を示したブロック図である。入力された映像信号は同期分離回路80で水平同期信号と垂直同期信号に分離される。垂直同期信号はブランキング期間カウンタ81を起動し、ブランキング期間カウンタ81は設定されたカウント数だけHパルスをカウントする。ブランキング期間カウンタ81のカウントが終了すると、ブランキング期間カウンタ81は映像表示期間カウンタ82を起動する。映像表示期間カウンタ82は同様に設定されたカウント数だけHパルスをカウントする。ブランキング期間カウンタ81に垂直同期信号から、映像表示領域が始まるまでの期間を設定し、映像表示期間カウンタ82に映像表示領域の期間を設定しておけば、映像表示期間カウンタ82がカウントを行っている期間が垂直方向の表示領域を表すことになる。水平表示領域信号イも同様にして発生させることができる。
【0015】
このような従来の表示領域信号発生回路の一例としては、例えば特開平7−44125号公報に記載されたものがある。
【0016】
【特許文献1】
特開平10−843411号公報
【特許文献2】
特開平7−44125号公報
【0017】
【発明が解決しようとする課題】
上記したような従来の方式の映像信号処理回路では、映像表示期間を示す表示領域信号を垂直または水平同期信号を基準として、カウンタでHパルスやドットクロックをカウントして一定の期間を示す信号を生成していた。そのため、カウンタには予め映像領域の開始位置や表示期間を示すデータを設定しておくことが必要であるが、シネマソースのようなレターボックスの映像信号では映像の表示位置がソースによって異なっていたり、また、投写型映像表示装置では映像の表示位置を垂直や水平方向に移動させて表示することも多いので、カウンタに設定しているデータが実際に表示している映像の表示位置と一致していない場合が生じる、という課題があった。そして、この設定データと映像表示位置との不一致は特に垂直方向について起こる場合が多かった。
【0018】
本発明は、映像表示領域が異なる映像信号を表示する場合や、映像表示位置を移動させて表示する場合において、自動的に映像表示領域の境界を検出して輪郭強調を行う領域を制御することにより、境界部に偽のエッジが表示されることがない映像信号処理回路を提供することを目的とする。
【0019】
【課題を解決するための手段】
上記した課題を解決するために第1の発明の映像信号処理回路は、入力映像信号の輪郭を強調する手段を、映像表示領域とブランキング領域を判別し、映像表示領域とブランキング領域との境界部では動作させないことを特徴とする。
【0020】
上記のように、第1の発明の映像信号処理回路によれば、輪郭強調による映像表示領域とブランキング領域との境界部の偽のエッジが発生することがないという効果が得られる。
【0021】
第2の発明の映像信号処理回路は、入力映像輝度信号より輪郭成分を抽出してそれを適当なレベルに変換した映像輪郭強調信号を発生する映像輪郭抽出手段と、前記映像輪郭抽出手段より出力された映像輪郭強調信号を入力映像輝度信号に加算する加算手段と、入力映像輝度信号の映像表示領域とブランキング領域を判定する映像表示領域検出手段と、前記映像輪郭強調信号の入力映像輝度信号への加算を切り換える切り換えスイッチ手段を具備し、前記映像表示領域検出手段によって検出された映像表示領域について前記切り換えスイッチ手段を制御して前記映像輪郭強調信号を入力映像輝度信号に加算することを特徴とする。
【0022】
上記のように、第2の発明の映像信号処理回路によれば、映像表示領域を検出し、ブランキング領域では映像輪郭信号の加算を行わないように制御することで、境界部に偽のエッジが発生することがないという効果が得られる。
【0023】
第3の発明の映像信号処理回路は、第2の発明の映像信号処理回路において、前記映像領域検出手段が、注目画素に対して少なくとも1ライン上側の画素の輝度レベルを予め設定したしきい値と比較する第1の輝度レベル判定手段と、少なくとも1ライン下側の画素の輝度レベルを予め設定したしきい値と比較する第2の輝度レベル判定手段と、前記第1および第2の輝度レベル判定手段の判定結果を1水平走査期間中の設定した期間について各々カウントする第1および第2のカウント手段と、前記第1および第2のカウント手段の最小値をとる最小値検出手段と、前記最小値検出手段によって検出された結果を予め設定した判定値と比較して前記切り換えスイッチ手段を制御する信号を発生するカウント値判定手段で構成されていることを特徴とする。
【0024】
上記のように、第3の発明の映像信号処理回路によれば、注目画素の上側および下側ラインの画素の輝度レベルとしきい値との比較を1水平走査期間中の設定した期間について行い、比較結果のカウント結果によって映像表示領域とブランキング領域の境界を判定することで、自動的に映像表示領域を検出することができるという効果が得られる。
【0025】
第4の発明の映像信号処理回路は、第2の発明の映像信号処理回路において、記映像領域検出手段が、前記注目画素に対して少なくとも1ライン上側の画素の輝度レベルを予め設定したしきい値と比較する第1の輝度レベル判定手段と、少なくとも1ライン下側の画素の輝度レベルを予め設定したしきい値と比較する第2の輝度レベル判定手段と、前記第1および第2の輝度レベル判定手段の判定結果の論理積をとるAND手段と、前記AND手段の出力を1水平走査期間中の設定した期間についてカウントするカウント手段と、前記カウント手段の出力を設定した予め判定値と比較して前記切り換えスイッチ手段を制御する信号を発生するカウント値判定手段で構成されていることを特徴とする。
【0026】
上記のように、第4の発明の映像信号処理回路によれば、注目画素の上側および下側ラインの画素の輝度レベルとしきい値との比較を1水平走査期間中の設定した期間について行い、比較結果のAND出力のカウント結果によって映像表示領域とブランキング領域の境界を判定することで、自動的に映像表示領域を検出することができるという効果が得られる。
【0027】
【発明の実施の形態】
以下、本発明の種々の実施形態について図面を用いて説明する。
【0028】
(実施の形態1)
図1は本発明の第1の実施形態にかかる映像信号処理回路の一例の構成を示したブロック図であり、図1では垂直方向の映像輪郭強調処理回路について示している。
【0029】
図1において、100は垂直方向映像輪郭抽出部(特許請求の範囲では入力映像信号の輪郭を強調する手段、または映像輪郭抽出手段に相当)、110は垂直方向映像輪郭抽出部100で作成した輪郭強調信号を元の映像輝度信号に加算するための加算回路(特許請求の範囲では加算手段に相当)、120は垂直映像表示領域検出部(特許請求の範囲では映像表示領域検出手段に相当)、130は信号のタイミングを調整するための1ライン遅延回路、140は輪郭強調信号の加算を制御するためのスイッチ回路(特許請求の範囲ではスイッチ手段に相当)である。
【0030】
垂直方向映像輪郭抽出部100は、一般的な2次微分回路の構成をとっており、映像輝度信号を垂直方向に1H期間遅延させる2つの1ライン遅延回路101、102、3H期間の各データにフィルター係数を掛けるためのフィルター係数乗算回路103、104、105、その結果を加算するための加算回路106、107、演算結果の2次微分信号を適当なレベルに調整するための係数乗算回路108で構成されている。垂直方向映像輪郭抽出部100では映像輝度信号を垂直方向について2次微分を行い、レベルを調整することで輪郭強調信号(a)を得ている。これらの構成要素101〜108で構成される垂直方向映像輪郭抽出部100の動作は、一般によく知られているので詳細な説明を省略する。
【0031】
垂直映像表示領域検出部120は、注目画素の上側の画素の輝度レベルおよび下側の画素の輝度レベルを設定されたしきい値YHと比較する第1の輝度レベル判定回路121および第2の輝度レベル判定回路122と、第1の輝度レベル判定回路121の判定結果を設定期間についてカウントする第1の1Hカウンタ回路123と、同じく第2の輝度レベル判定回路122の判定結果を設定期間についてカウントする第2の1Hカウンタ回路124と、第1の1Hカウンタ回路123と第2の1Hカウンタ回路124のうちカウント結果の少ない方の値をとる最小値回路125と、最小値回路125の出力値を設定された判定値Cと比較するカウント値判定回路126で構成されている。
【0032】
図2は垂直映像表示領域検出部120の動作を説明するための説明図である。図2では表示画面の一部として垂直5ライン、水平10画素の画面を示しており、上側の2ラインがブランキング領域、下側の3ラインが映像表示領域の場合を示している。
【0033】
図2(a)は注目画素がブランキング領域中のラインV2にある場合を示している。この場合は、注目画素の上側の画素はラインV1にある画素であり、下側の画素はラインV3にある画素であるとする。しきい値YHは、映像表示領域にある画素の輝度レベルとブランキング領域にある画素の輝度レベルを十分判別できるレベルに設定されてある。この状態では第1の輝度レベル判定回路121の出力は1H期間中の設定した期間に渡って全て”0”であり、第2の輝度レベル判定回路122の出力は1H期間中の設定した期間に渡って全て”1”になる。従って、第1の輝度レベル判定回路121の出力をカウントする第1の1Hカウンタ回路123のカウント値は”0”であり、第2の輝度レベル判定回路122の出力をカウントする第2の1Hカウンタ回路124のカウント値は”10”になる。そして、1Hカウンタ123、124のカウント値の小さい方の値は”0”であるから、最小値判定回路125の出力は”0”になる。
【0034】
カウント値判定回路126は最小値判定回路125の出力値と設定された判定値Cを比較し、その大小によって出力信号を出力する。判定値Cは、言い換えれば1H期間に輝度レベルがYH以上である画素がC個以上のとき、そのラインは「映像表示領域である」と判定する判定値である。ここで例えばYH=1と設定しておけば、この場合のカウント値判定回路126の出力は”0”になる。
【0035】
次に図2(b)において注目画素が映像領域のラインV3に移った場合を考える。この場合は、注目画素の上側画素はまだブランキング領域にあるので、第1の1Hカウンタ123のカウント値は”0”であり、その結果、カウント値判定回路126の出力は”0”のままである。
【0036】
図2(c)において注目画素がラインV4に移ると、注目画素の上側画素も映像表示領域のラインV3に移るので、第1の1Hカウンタ123のカウント値は”10”になり、カウント値判定回路126の出力は”1”になるので、これより映像表示領域を判定できる。
【0037】
このように本発明の構成要素である垂直映像表示領域検出部120によれば、カウント値判定回路126の出力によって映像信号領域を検出することができるので、カウント値判定回路126の出力が”1”のときだけ、スイッチ回路140を制御して輪郭強調をオンにするように制御することができる。特に垂直映像表示領域検出部120では、注目画素が映像表示領域の最外部にあるときもカウンタ値判定回路126の出力が”0”になるので、輪郭強調信号の加算がオフになる。このように新たに信号を細工することなしに境界部での輪郭強調信号の加算をオフにすることができる。
【0038】
ここで、1Hカウンタ123、124で輝度レベル判定回路121、122の出力を設定期間についてカウントするように構成したのは、例えばブランキング領域中に挿入された字幕などの様に、ほとんど黒の領域の一部が白であるラインを境界として誤検出することを防ぐためであり、設定期間は1H期間の50%以上あることが望ましい。
【0039】
なお、本実施例では輝度レベルを検出する画素を注目画素の1ライン上および下の画素とした場合について説明したが、これに限定される訳ではなく複数ライン離れた画素を用いても同様な効果を得ることができる。
【0040】
以上のように第1の実施形態によれば、注目画素の上側の画素の輝度レベルおよび下側の画素の輝度レベルを予め設定したしきい値と比較した結果を、1水平走査期間中の設定した期間についてカウントし、カウント結果の最小値を設定した判定値と比較して輪郭強調をオン/オフするスイッチ回路を制御することで、映像表示領域の自動的な検出が可能となり、映像表示領域がどの位置にあっても、境界部に偽のエッジが発生することがないという効果が得られる。
【0041】
(実施の形態2)
図3は本発明の第2の実施形態にかかる映像信号処理回路の一例の構成を示したブロック図であり、図3では垂直方向の映像輪郭強調処理回路について示している。なお、上記した第1の実施形態における映像信号処理回路と同一構成部分には同一符号を付して詳細な説明を省略する。
【0042】
図3において、100は垂直方向映像輪郭抽出部、110は垂直方向映像輪郭抽出部100で作成した輪郭強調信号を元の映像輝度信号に加算するための加算回路、150は垂直映像表示領域検出部、130は信号のタイミングを調整するための1ライン遅延回路、140は輪郭強調信号の加算を制御するためのスイッチ回路である。
【0043】
垂直映像表示領域検出部150は、注目画素の上側の画素の輝度レベルおよび下側の画素の輝度レベルを設定されたしきい値YHと比較する第1の輝度レベル判定回路151および第2の輝度レベル判定回路152と、第1の輝度レベル判定回路151と第2の輝度レベル判定回路152の出力信号の論理積をとるAND回路153、AND回路153の出力を設定期間についてカウントする1Hカウンタ回路154と、1Hカウンタ回路154の出力値を設定された判定値Cと比較するカウント値判定回路155で構成されている。
【0044】
図4は垂直映像表示領域検出部150の動作を説明するための説明図である。図4では表示画面の一部として垂直5ライン、水平10画素の画面を示しており、上側の2ラインがブランキング領域、下側の3ラインが映像表示領域の場合を示している。
【0045】
図4(a)は注目画素がブランキング領域中のラインV2にある場合を示している。この状態では第1の輝度レベル判定回路151の出力は1H期間中の設定した期間に渡って全て”0”であり、第2の輝度レベル判定回路152の出力は1H期間中の設定した期間に渡って全て”1”になる。従って、AND回路153の出力は”0”になり、AND回路153の出力をカウントする1Hカウンタ回路154のカウント値は”0”になる。ここで例えばカウント値判定回路155の判定値をYH=1と設定しておけば、この場合のカウント値判定回路155の出力は”0”になる。
【0046】
次に図4(b)において注目画素が映像領域のラインV3に移った場合を考える。この場合は、注目画素の上側画素はまだブランキング領域にあるので、AND回路153の出力は”0”であり、カウント値判定回路155の出力は”0”のままである。
【0047】
図4(c)において注目画素がラインV4に移ると、注目画素の上側画素も映像表示領域のラインV3に移るので、第1の輝度レベル判定回路151の出力と、第2の輝度レベル判定回路152の出力はともに1H期間中の設定した期間に渡って全て”1”になる。従って、AND回路153の出力は”1”になり、AND回路153の出力をカウントする1Hカウンタ回路154のカウント値は”10”になる。ここで、YH=1であるからカウント値判定回路155の出力は”1”になり、これより映像表示領域を判定できる。
【0048】
このように本発明の構成要素である垂直映像表示領域検出部150によれば、カウント値判定回路155の出力によって映像信号領域を検出することができるので、カウント値判定回路155の出力が”1”のときだけ、スイッチ回路140を制御して輪郭強調をオンにするように制御することができる。特に垂直映像表示領域検出部150では、注目画素が映像表示領域の最外部にあるときもカウンタ値判定回路155の出力が”0”になるので、輪郭強調信号の加算がオフになる。このように新たに信号を細工することなしに境界部での輪郭強調信号の加算をオフにすることができる。
【0049】
ここで、1Hカウンタ154で輝度レベル判定回路151、152の出力を設定期間についてカウントするように構成したのは、例えばブランキング領域中に挿入された字幕など境界として誤検出することを防ぐためであり、設定期間は1H期間の50%以上あることが望ましい。
【0050】
本実施例の場合、注目画素の上側の画素の輝度レベルと下側の画素の輝度レベルを第1の輝度レベル判定回路151と、第2の輝度レベル判定回路152で予め設定されたしきい値YHと比較した結果をAND回路153でANDをとって結果を1Hカウンタ回路154でカウントするように構成しているが、このように構成することで第1の実施例の構成より回路構成を簡単化できる利点がある。一方、注目画素の上側画素の輝度レベルがYH以下のとき下側画素の輝度レベルがYH以上である場合や、その逆の場合である、といった状態が1H期間中の全ての画素について成り立つ場合は判定を誤ってしまうが、映像信号がこのような条件を満たすことはまず無いので実用上問題はない。
【0051】
なお、本実施例では輝度レベルを検出する画素を注目画素の1ライン上および下の画素とした場合について説明したが、これに限定される訳ではなく複数ライン離れた画素を用いても同様な効果を得ることができる。
【0052】
以上のように第2の実施形態によれば、注目画素の上側の画素の輝度レベルおよび下側の画素の輝度レベルを設定したしきい値と比較した結果のANDをとったものを、1水平走査期間中の予め設定した期間についてカウントし、カウント結果を予め設定した判定値と比較して輪郭強調をオン/オフするスイッチ回路を制御することで、映像表示領域の自動的なに検出が可能となり、映像表示領域がどの位置にあっても、境界部に偽のエッジが発生することがないという効果が得られる。
【0053】
なお、上記した第1および第2の実施例では、映像表示領域の検出を垂直方向について注目して行うように説明したが、本実施例の構成を応用すれば水平方向の映像表示領域を検出することが可能であることは明らかである。
【0054】
【発明の効果】
以上のように本発明によれば、注目画素の上側画素および下側画素の輝度レベルをしきい値と比較した結果を1H期間の50%以上の期間についてカウントし、そのカウント値と判定値との比較によって映像表示領域を検出することによって、映像表示領域の開始位置や期間が分かっていなくても映像表示領域を自動的に検出することができ、かつ、輪郭強調を行う領域を映像表示領域に正しく設定することが可能になるため、映像表示領域の境界部で偽のエッジが表示されることで表示品位を低下させることを回避することができるという優れた効果がある。
【図面の簡単な説明】
【図1】本発明の第1の実施形態にかかる映像信号処理回路の構成を示したブロック図
【図2】同回路による垂直表示領域検出部の動作を示した状態図
【図3】本発明の第2の実施形態にかかる映像信号処理回路の構成を示したブロック図
【図4】同回路による垂直表示領域検出部の動作を示した状態図
【図5】従来の投写型画像表示装置の一例の構成を示した構成図
【図6】同装置における画像処理部の構成を示したブロック図
【図7】従来の輪郭強調回路の一例の構成を示したブロック図
【図8】従来の表示領域検出回路の一例の構成を示したブロック図
【符号の説明】
100 垂直方向映像輪郭抽出部
110 加算回路
120 垂直映像表示領域検出部
121 第1の輝度レベル判定回路
122 第2の輝度レベル判定回路
123 第1の1Hカウンタ回路
124 第2の輝度レベル判定回路
125 最小値回路
126 カウント値判定回路
130 1ライン遅延回路
140 スイッチ回路[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention provides an image signal processing circuit for enhancing the contour of an image display device, which detects a video display region of a video signal and removes an error signal generated at a boundary between the video display region and a blanking region to improve image quality. The present invention relates to an image signal processing circuit.
[0002]
[Prior art]
2. Description of the Related Art In recent years, there has been an increasing demand for large-screen image display devices for enjoying powerful images with the enhancement of video equipment such as video disc players and video software.
[0003]
FIG. 5 is a configuration diagram showing a configuration of an example of a projection type image display device using a liquid crystal panel as an example of a large screen display device.
[0004]
In FIG. 5, 1 is a liquid crystal panel, 2 is a light source for illuminating the liquid crystal panel 1, 3 is a reflecting mirror for reflecting light emitted from the light source 2, and 4 is light and a reflecting mirror emitted from the light source 2. A condensing lens for condensing the light reflected at 3, a projection lens 5 for enlarging and projecting an image displayed on the liquid crystal panel 1, a
[0005]
FIG. 6 is a block diagram illustrating an example of the configuration of the video signal processing unit 11.
[0006]
In FIG. 6,
[0007]
When images are displayed on a conventional small screen, even if the image quality of the displayed image is considered to be at a sufficient level, the image is displayed when the image is displayed on a large screen using a projection image display device. Image quality often seems insufficient, and various methods for improving the quality of displayed images have been proposed.
[0008]
As one means for improving the image quality of an image, there is a method of edge enhancement in which a correction signal for enhancing the edge of the image is superimposed on the image signal by the
[0009]
A well-known method of contour enhancement is to generate a second derivative signal of the luminance signal of the video signal in the horizontal or vertical direction and convert the signal into an appropriate level as an original signal for contour enhancement. There is a method of adding to the luminance signal. Here, adding a contour enhancement signal generated from the secondary differential signal in the horizontal direction is horizontal contour enhancement, and adding a vertical enhancement signal is vertical contour enhancement.
[0010]
As described above, the contour emphasis signal is generated from the second derivative signal of the video signal. At the boundary between the video display area and the blanking area, the second derivative signal is generated in principle due to the discontinuity of the video signal. Would. By using this as a contour emphasizing signal and performing the subsequent processing, a contour correction signal is added to the boundary, and the luminance level of the boundary rises to create an edge (hereinafter, this state is referred to as a false edge). Name). In a conventional television receiver, the image display area of the image signal is made larger than the display area of the cathode ray tube, that is, so-called overscanning is performed so that the above-described defective portion is not displayed.
[0011]
On the other hand, a large screen display device such as a projection type image display device often displays a 16: 9 image on a display screen having an aspect ratio of 4: 3, for example, like a letterbox image. In this case, blanking areas are displayed in the upper and lower parts of the screen, so that a boundary with the video display area is inevitably displayed on the screen, and a false edge is generated by an error signal generated at the boundary. Was displayed.
[0012]
As an example of a conventional video signal processing circuit, there is one described in Japanese Patent Application Laid-Open No. 10-834411.
[0013]
FIG. 7 is a block diagram showing an example of the configuration of a conventional video signal processing circuit.
[0014]
FIG. 8 is a block diagram showing a configuration of an example of a conventional vertical display area signal generation circuit. The input video signal is separated by a
[0015]
An example of such a conventional display area signal generating circuit is described in, for example, JP-A-7-44125.
[0016]
[Patent Document 1]
Japanese Patent Application Laid-Open No. 10-834411 [Patent Document 2]
JP-A-7-44125
[Problems to be solved by the invention]
In the video signal processing circuit of the conventional system as described above, a display area signal indicating a video display period is counted by a counter with reference to a vertical or horizontal synchronizing signal, and a signal indicating a certain period is counted by counting H pulses or dot clocks. Had been generated. For this reason, it is necessary to set in advance the data indicating the start position of the image area and the display period in the counter, but in the case of a letterbox image signal such as a cinema source, the image display position may differ depending on the source. Also, in a projection-type image display device, the image display position is often shifted vertically or horizontally and displayed, so that the data set in the counter matches the display position of the image actually displayed. There is a problem that it may not occur. The mismatch between the setting data and the image display position often occurs particularly in the vertical direction.
[0018]
The present invention is to automatically detect a boundary of a video display area and control a region where contour enhancement is performed when displaying a video signal having a different video display area or when moving and displaying a video display position. Accordingly, an object of the present invention is to provide a video signal processing circuit in which a false edge is not displayed at a boundary portion.
[0019]
[Means for Solving the Problems]
In order to solve the above-mentioned problem, a video signal processing circuit according to a first aspect of the present invention provides a video signal processing circuit for emphasizing an outline of an input video signal by discriminating a video display region and a blanking region. It does not operate at the boundary.
[0020]
As described above, according to the video signal processing circuit of the first invention, there is obtained an effect that a false edge does not occur at the boundary between the video display area and the blanking area due to contour enhancement.
[0021]
A video signal processing circuit according to a second aspect of the present invention comprises: a video edge extraction means for extracting a video component from an input video luminance signal and converting the video component to an appropriate level to generate a video edge enhancement signal; Adding means for adding the obtained video edge enhancement signal to the input video brightness signal, video display area detection means for determining a video display area and a blanking area of the input video brightness signal, and an input video brightness signal of the video edge enhancement signal Switching means for switching the addition to the image display area, and controlling the changeover switch means for the image display area detected by the image display area detecting means to add the image contour emphasis signal to the input image luminance signal. And
[0022]
As described above, according to the video signal processing circuit of the second invention, by detecting the video display area and controlling not to add the video contour signal in the blanking area, a false edge is detected at the boundary. Is obtained.
[0023]
A video signal processing circuit according to a third aspect of the present invention is the video signal processing circuit according to the second aspect, wherein the video area detecting means sets the brightness level of a pixel at least one line above the pixel of interest in advance. First luminance level determining means for comparing the luminance level of at least one line lower pixel with a preset threshold value; and the first and second luminance levels First and second counting means for counting the determination result of the determining means for a set period of one horizontal scanning period, minimum value detecting means for obtaining the minimum value of the first and second counting means, A count value judging means for comparing the result detected by the minimum value detecting means with a predetermined judgment value to generate a signal for controlling the changeover switch means; And it features.
[0024]
As described above, according to the video signal processing circuit of the third invention, the luminance levels of the pixels on the upper and lower lines of the pixel of interest are compared with the threshold value for a set period in one horizontal scanning period. By judging the boundary between the video display area and the blanking area based on the count result of the comparison result, it is possible to obtain an effect that the video display area can be automatically detected.
[0025]
A video signal processing circuit according to a fourth aspect of the present invention is the video signal processing circuit according to the second aspect, wherein the video area detection means sets a luminance level of a pixel at least one line above the target pixel in advance. First luminance level determining means for comparing the luminance level of a pixel at least one line lower with a preset threshold value; and the first and second luminance levels. AND means for calculating the logical product of the judgment results of the level judgment means, counting means for counting the output of the AND means for a set period of one horizontal scanning period, and comparing the output of the counting means with a predetermined judgment value set And a count value judging means for generating a signal for controlling the changeover switch means.
[0026]
As described above, according to the video signal processing circuit of the fourth invention, the luminance levels of the pixels on the upper and lower lines of the target pixel are compared with the threshold value for a set period in one horizontal scanning period, By judging the boundary between the video display area and the blanking area based on the count result of the AND output of the comparison result, it is possible to obtain an effect that the video display area can be automatically detected.
[0027]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, various embodiments of the present invention will be described with reference to the drawings.
[0028]
(Embodiment 1)
FIG. 1 is a block diagram showing an example of a configuration of a video signal processing circuit according to the first embodiment of the present invention. FIG. 1 shows a vertical video edge enhancement processing circuit.
[0029]
In FIG. 1, reference numeral 100 denotes a vertical video contour extracting unit (corresponding to a means for enhancing the contour of an input video signal or a video contour extracting means in the claims), and 110 denotes a contour created by the vertical video contour extracting unit 100. An addition circuit for adding the emphasis signal to the original video luminance signal (corresponding to an adding means in the claims); 120, a vertical video display area detecting unit (corresponding to a video display area detecting means in the claims); 130 is a one-line delay circuit for adjusting the signal timing, and 140 is a switch circuit (corresponding to a switch means in the claims) for controlling the addition of the edge enhancement signal.
[0030]
The vertical direction video contour extraction unit 100 has a general second-order differentiating circuit configuration, and applies two 1-
[0031]
The vertical image display area detection unit 120 compares a luminance level of a pixel above the target pixel and a luminance level of a pixel below the target pixel with a set threshold value YH, and a second luminance
[0032]
FIG. 2 is an explanatory diagram for explaining the operation of the vertical image display area detection unit 120. FIG. 2 shows a screen of 5 vertical lines and 10 horizontal pixels as a part of the display screen, where the upper two lines are a blanking area and the lower three lines are a video display area.
[0033]
FIG. 2A shows a case where the target pixel is located on the line V2 in the blanking area. In this case, it is assumed that the upper pixel of the target pixel is a pixel on the line V1 and the lower pixel is a pixel on the line V3. The threshold value YH is set to a level at which the luminance level of the pixels in the video display area and the luminance level of the pixels in the blanking area can be sufficiently determined. In this state, the output of the first luminance
[0034]
The count
[0035]
Next, a case where the pixel of interest moves to the line V3 in the video area in FIG. In this case, since the upper pixel of the target pixel is still in the blanking area, the count value of the
[0036]
In FIG. 2C, when the target pixel shifts to the line V4, the upper pixel of the target pixel also shifts to the line V3 in the video display area, so that the count value of the
[0037]
As described above, according to the vertical image display area detection unit 120 which is a component of the present invention, since the video signal area can be detected by the output of the count
[0038]
Here, the 1H counters 123 and 124 are configured to count the outputs of the luminance
[0039]
In this embodiment, a case has been described in which the pixels for detecting the luminance level are pixels one line above and below the pixel of interest. However, the present invention is not limited to this. The effect can be obtained.
[0040]
As described above, according to the first embodiment, the result of comparing the luminance level of the pixel above the target pixel and the luminance level of the pixel below the target pixel with a preset threshold value is set in one horizontal scanning period. The image display area can be automatically detected by controlling the switch circuit for turning on / off the contour enhancement by comparing the minimum value of the count result with the set determination value and counting the number of periods that have been counted. In any position, there is an effect that no false edge is generated at the boundary.
[0041]
(Embodiment 2)
FIG. 3 is a block diagram showing an example of the configuration of a video signal processing circuit according to the second embodiment of the present invention. FIG. 3 shows a vertical video edge enhancement processing circuit. Note that the same components as those of the video signal processing circuit according to the first embodiment are denoted by the same reference numerals, and detailed description thereof will be omitted.
[0042]
In FIG. 3, reference numeral 100 denotes a vertical video contour extracting unit; 110, an adding circuit for adding the contour emphasis signal created by the vertical video contour extracting unit 100 to the original video luminance signal; 150, a vertical video display area detecting unit , 130 is a one-line delay circuit for adjusting the timing of the signal, and 140 is a switch circuit for controlling the addition of the edge enhancement signal.
[0043]
The vertical image display area detection unit 150 compares a luminance level of a pixel above the target pixel and a luminance level of a pixel below the target pixel with a set threshold value YH, and a second luminance
[0044]
FIG. 4 is an explanatory diagram for explaining the operation of the vertical image display area detection unit 150. FIG. 4 shows a screen of 5 vertical lines and 10 horizontal pixels as a part of the display screen, where the upper two lines are a blanking area and the lower three lines are a video display area.
[0045]
FIG. 4A shows a case where the target pixel is located on the line V2 in the blanking area. In this state, the output of the first luminance
[0046]
Next, in FIG. 4B, consider the case where the target pixel has moved to the line V3 in the video area. In this case, since the upper pixel of the target pixel is still in the blanking area, the output of the AND
[0047]
In FIG. 4C, when the target pixel shifts to the line V4, the upper pixel of the target pixel also shifts to the line V3 in the video display area, so that the output of the first luminance
[0048]
As described above, according to the vertical image display area detection unit 150 which is a component of the present invention, since the video signal area can be detected by the output of the count
[0049]
Here, the
[0050]
In the case of the present embodiment, the luminance level of the pixel above the pixel of interest and the luminance level of the pixel below the target pixel are determined by the first luminance
[0051]
In this embodiment, a case has been described in which the pixels for detecting the luminance level are pixels one line above and below the pixel of interest. However, the present invention is not limited to this. The effect can be obtained.
[0052]
As described above, according to the second embodiment, an AND of the result of comparing the luminance level of the pixel above and the luminance level of the pixel below the target pixel with one set of one horizontal The video display area can be automatically detected by controlling a switch circuit that counts a preset period in the scanning period, compares the count result with a preset judgment value, and turns on / off the contour emphasis. Thus, an effect is obtained that no false edge is generated at the boundary portion regardless of the position of the video display area.
[0053]
In the first and second embodiments described above, the detection of the video display area is performed by paying attention to the vertical direction. However, if the configuration of this embodiment is applied, the detection of the video display area in the horizontal direction is performed. Clearly it is possible to do so.
[0054]
【The invention's effect】
As described above, according to the present invention, the result of comparing the luminance levels of the upper pixel and the lower pixel of the target pixel with the threshold value is counted for a period of 50% or more of the 1H period, and the count value and the determination value are compared. By detecting the video display area by comparing the video display area, the video display area can be automatically detected even if the start position and the period of the video display area are not known, and the area where the outline is emphasized is displayed in the video display area. Therefore, it is possible to prevent the display quality from being degraded due to the display of the false edge at the boundary of the video display area.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a video signal processing circuit according to a first embodiment of the present invention. FIG. 2 is a state diagram showing an operation of a vertical display area detecting unit by the circuit. FIG. 4 is a block diagram showing a configuration of a video signal processing circuit according to a second embodiment of the present invention. FIG. 4 is a state diagram showing an operation of a vertical display area detecting unit by the circuit. FIG. FIG. 6 is a block diagram showing a configuration of an image processing unit in the apparatus. FIG. 7 is a block diagram showing a configuration of an example of a conventional edge enhancement circuit. FIG. 8 is a conventional display. Block diagram showing a configuration of an example of a region detection circuit.
REFERENCE SIGNS LIST 100 vertical image
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002290914A JP3925381B2 (en) | 2002-10-03 | 2002-10-03 | Video signal processing circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002290914A JP3925381B2 (en) | 2002-10-03 | 2002-10-03 | Video signal processing circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004128934A true JP2004128934A (en) | 2004-04-22 |
JP3925381B2 JP3925381B2 (en) | 2007-06-06 |
Family
ID=32282647
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002290914A Expired - Fee Related JP3925381B2 (en) | 2002-10-03 | 2002-10-03 | Video signal processing circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3925381B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007053539A (en) * | 2005-08-17 | 2007-03-01 | Pentax Corp | Outline highlighting processing unit |
-
2002
- 2002-10-03 JP JP2002290914A patent/JP3925381B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007053539A (en) * | 2005-08-17 | 2007-03-01 | Pentax Corp | Outline highlighting processing unit |
US7860329B2 (en) | 2005-08-17 | 2010-12-28 | Hoya Corporation | Edge enhancement processing unit, endoscope processor, and computer program product |
JP4694306B2 (en) * | 2005-08-17 | 2011-06-08 | Hoya株式会社 | Outline enhancement processing unit |
Also Published As
Publication number | Publication date |
---|---|
JP3925381B2 (en) | 2007-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7982810B2 (en) | Panel-type image display device and liquid crystal television | |
JP4561482B2 (en) | Video display device | |
US7812888B2 (en) | Video signal determination device, a video display device, a video signal determination method, and a video display method for determining the type of a video signal that contains a synchronizing signal | |
JP3429842B2 (en) | Image information detection device for video signal | |
US20070286480A1 (en) | Image processing apparatus and method | |
US20050117813A1 (en) | Image reproducing apparatus and image reproducing method | |
JP4103356B2 (en) | Hold-type image display device | |
JP3801573B2 (en) | projector | |
JP3925381B2 (en) | Video signal processing circuit | |
JP5188272B2 (en) | Video processing apparatus and video display apparatus | |
EP1492335B1 (en) | Video signal processing apparatus | |
JP2969408B2 (en) | Video display device | |
JP4530002B2 (en) | Hold-type image display device | |
US8330871B2 (en) | Method and apparatus for detecting motion in an image display device | |
JP3299838B2 (en) | Wide aspect television display | |
JP2002077768A (en) | Image signal processor | |
JPH05300448A (en) | Video display device | |
JP2008281819A (en) | Color display device | |
JPH09181994A (en) | Video signal processor | |
JP4117290B2 (en) | Image quality improving method and image quality improving apparatus | |
JP2021182715A (en) | Video processing device, and method for improving image quality | |
JP3600678B2 (en) | Television signal processing method and television signal processing device | |
JP2003208609A (en) | Image processing method and device therefor | |
KR960006584A (en) | Method and Circuit for Automatically Correcting the Vertical Size of TV Receiver | |
JPH08195919A (en) | Picture size controller |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040212 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050707 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070219 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |