JP2004121478A

JP2004121478A - Collation system of chip for game machine control

Info

Publication number: JP2004121478A
Application number: JP2002288822A
Authority: JP
Inventors: Shinichi Inokawa; 井之川　晋一
Original assignee: LE TEKKU KK; LETech Co Ltd
Current assignee: LE TEKKU KK; LETech Co Ltd
Priority date: 2002-10-01
Filing date: 2002-10-01
Publication date: 2004-04-22
Anticipated expiration: 2022-10-01
Also published as: JP4240980B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide various kinds of collation systems corresponding to a plurality of verification levels/collation levels. <P>SOLUTION: The collation system of a chip for game machine control carries out inspection of authenticity of the chip for game machine control mounted on a game machine and collation of the chip data contents at a prescribed verification level through a prescribed verification procedure. It is possible to set corresponding to the security level of the supplying destination of the collation system : an on board collation function for collation in a state where the chip is mounted to the game machine and the game machine is active; a chip-removed collation function for removing a chip to be inspected from the game machine and collating and inspecting it; the combination of application specification such as setting of the status display function of an LED and an LCD to each system of combined system of the collation functions and setting of the external interface specification of a printer, a whole computer and a personal computer. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明が属する技術分野】本発明は、遊技機のセキュリティ分野に属し、パチンコ遊技機や回胴式遊技機等に使用される遊技機制御用チップの真贋や不正改ざんの照合や検査を行うための照合システムに関する。
【０００２】
【従来の技術】
＜不正の背景＞　近年、大当たり確率を不正に書き換えたプログラム、または特殊な遊技操作の手順により大当たりや大当たりが継続することが可能なプログラムを搭載した偽造チップと呼ばれる不正チップが、ホールに設置された遊技機に組み込まれる不正が多発している。また、同様にぶら下がり基板による擬似信号による大当たり周期を狙い撃ちして不当な大当たりを引き起こす不正もまた同様である。これらの不正は、ホール側が意図的に仕組む場合も考えられるが、大概はホール側が関知する由も無く、意図しないで仕組まれる場合がある。これらの不正を行う者は、ゴト師集団による組織的犯行によるものが考えられる。
＜要望の背景＞　遊技機メーカーにおいて、製造上のシステム運営管理を行う上で、チップ個別に割り付けられたＩＤ番号等を、遊技機（基板）にチップを組み込んだ状態で読み出せることが可能な装置やシステムが切実に望まれている。また、同様にホール側にとっても、チップの真贋がチェックできることが可能な装置やシステムが切実に望まれている。また、第三者機関においても、巧妙・高度化した不正に対応するために、より詳細なチップの内部情報が読み出せることが可能な装置やシステムが切実に望まれている。
＜従来の検査の実態＞　従来のチップの真贋検査及びチップ個別に割り付けられたＩＤ番号や認証コード等の検査を実施する際の認証方式／照合方式において、その認証レベル／照合レベルは１レベルしかなかった（例えば、特許文献１〜３参照。）。
そのため、機能仕様や表示機能や外部インタフェース機能等のアプリケーション仕様はある程度固定されたものとなっていた。
【０００３】
【特許文献１】
特開平７−３１７３７号公報（第４−７頁、第３図）
【特許文献２】
特開平１０−２４１４７号公報（第３−４頁、第１図）
【特許文献３】
特開平１０−２４１４８号公報（第３−４頁、第２図）
【０００４】
【発明が解決しようとする課題】
＜運営上の問題提起＞　従来のチップの真贋検査及びチップ個別に割り付けられたＩＤ番号や認証コード等の検査を実施する際の認証方式／照合方式において、その認証レベル／照合レベルは１レベルしか無いために、真贋検査の実施は、ある特定された第三者機関にしか行うことができず、それ以外の機関（例えば遊技機メーカーやホール）にて同様の検査を実施することはできなかった。そのため、ある特定された第三者機関が行う立ち入り検査において、ホール側が意図しないで不正が仕組まれた場合においても、ホール側が責任をとらなければならないといった問題がある。したがって、チップの真贋がチェックできる装置やシステムが導入されていれば、意図しない不正に対しても迅速に対処できた筈である。
＜システム管理上の問題提起＞　また、同様に１レベルしか無いために、遊技機（基板）にチップを組み込んだ状態でチップのＩＤ番号が判別できる（即ちチップが特定できる）可能な装置やシステムが遊技機メーカーに供給できず、遊技機の設計・製造・販売におけるシステム管理の運営において、不便であるといった問題がある。
＜不正対処の課題＞　また、不正も年々巧妙・高度になってきており、１レベルによる真贋検査、即ち認証コードや遊技プログラムの検査だけでは、偽造チップの見分けや本物との判別が難しくなってきているといった課題がある。本発明は、かかる社会的要望に鑑みてなされたものである。すなわち、本発明の目的は、上記課題を解決した複数の認証レベルを有する遊技機制御用チップ（特願２００２−１６０６７０）に対し、複数の認証レベル／照合レベルに対応した多種多様な照合システムを提供することにある。
【０００５】
【課題を解決するための手段】本発明にかかる照合システムは、遊技機に搭載された遊技機制御用チップの真贋を検査、または当該チップデータ内容を所定の認証手続きを経て所定の認証レベルにおいて照合を実行する遊技機制御用チップの照合システムであって、該遊技機制御用チップへのアクセスが許可されたセキュリティレベルの範囲内でステータス表示機能、外部インタフェース機能といったアプリケーション仕様の構築を、該照合システム利用者が任意に多種多様に設定可能とした照合システムを遊技機制御用チップ及び照合システムの供給元であるセキュリティ機関が提供する遊技機制御用チップの照合システムとしたものである。
【０００６】請求項２に記載した発明は、遊技機に搭載された遊技機制御用チップの真贋を検査、または当該チップデータ内容を所定の認証手続きを経て所定の認証レベルにおいて照合を実行する遊技機制御用チップの照合システムであって、該遊技機制御用チップへのアクセス可能であるセキュリティレベルの高低、及びステータス表示機能、外部インタフェース機能といったアプリケーション仕様の構築を、最上位機関、または第三者機関、または遊技機制御用チップ及び照合システムの供給元であるセキュリティ機関が設定し、その設定した照合システムを該照合システム利用者に提供する遊技機制御用チップの照合システムとしたものである。
【０００７】請求項３に記載した発明は、遊技機に搭載された遊技機制御用チップの真贋を検査、または当該チップデータ内容を所定の認証手続きを経て所定の認証レベルにおいて照合を実行する遊技機制御用チップの照合システムであって、第三者機関以外の照合システム利用者が、該遊技機制御用チップへのアクセスが許可されたセキュリティレベルの範囲内でのステータス表示機能、外部インタフェース機能といったアプリケーション仕様の構築を任意に設定し、その設定した該照合システムを遊技機制御用チップ及び照合システムの供給元であるセキュリティ機関に申請し、その申請を受けてその仕様をセキュリティ機関が第三者機関、または最上位機関に対し申請し、該機関にて認定された照合システムのみ該照合システム利用者に提供する遊技機制御用チップの照合システムとしたものである。
【０００８】請求項４に記載した発明は、遊技機に搭載された遊技機制御用チップの真贋を検査、または当該チップデータ内容を所定の認証手続きを経て所定の認証レベルにおいて照合を実行する遊技機制御用チップの照合システムであって、第三者機関以外の照合システム利用者が、該遊技機制御用チップへのアクセスが許可されたセキュリティレベルの範囲内でのステータス表示機能、外部インタフェース機能といったアプリケーション仕様の構築を任意に設定し、その設定した該照合システムを所定の第三者機関に申請し、該三者機関がその仕様を認定し、該三者機関から要請を受けた遊技機制御用チップ及び照合システムの供給元であるセキュリティ機関が該第三者機関にて認定された照合システムのみ該照合システム利用者に提供する遊技機制御用チップの照合システムとしたものである。
【０００９】請求項５に記載した発明は、遊技機に搭載された遊技機制御用チップの真贋を検査、または当該チップデータ内容を所定の認証手続きを経て所定の認証レベルにおいて照合を実行する遊技機制御用チップの照合システムであって、ＣＰＵと、該ＣＰＵのバスにつながりプログラムを記憶し、またプログラムのワークエリアを提供する記憶手段と、前記照合システムの動作に必要なクロックを生成するクロック生成手段と、外部の遊技機との間の通信を実行する通信制御手段と、前記照合システム内の各回路の初期化を実行するリセット制御手段と、照合判定の結果や照合状態の表示を行う表示ステータス制御手段と、プリンタ・ホールコンピュー
タ・パソコンなどの外部機器とのインタフェースを制御するインタフェース制御手段とを有し、外部の遊技機内の遊技機制御用チップの真贋判断、認証、検査、照合などの処理を実行する遊技機制御用チップの照合システムとしたものである。
【００１０】請求項６に記載した発明は、遊技機に搭載された遊技機制御用チップの真贋を検査、または当該チップデータ内容を所定の認証手続きを経て所定の認証レベルにおいて照合を実行する遊技機制御用チップの照合システムであって、ＣＰＵと、該ＣＰＵのバスにつながりプログラムを記憶し、またプログラムのワークエリアを提供する記憶手段と、前記照合システムの動作に必要なクロックを生成するクロック生成手段と、外部の遊技機との間の通信を実行する通信制御手段と、前記照合システム内の各回路の初期化を実行するリセット制御手段と、検査対象である検査用チップを抜き差し可能な検査用チップ装着用ソケットと、該検査用チップ装着用ソケットの端子とバスとの間を仲介する検査用チップ信号線入出力制御手段と、比較対象である謄本用チップを抜き差し可能な謄本用チップ装着用ソケットと、該謄本用チップ装着用ソケットの端子とバスとの間を仲介する謄本用チップ信号線入出力制御手段と、照合判定の結果や照合状態の表示を行う表示ステータス制御手段と、プリンタ・ホールコンピュータ・パソコンなどの外部機器とのインタフェースを制御するインタフェース制御手段とを有し、前記検査用チップ装着用ソケットに装着した遊技機制御用チップの真贋判断、認証、検査、照合などの処理を実行する遊技機制御用チップの照合システムとしたものである。
【００１１】請求項７に記載した発明は、遊技機に搭載された遊技機制御用チップの真贋を検査、または当該チップデータ内容を所定の認証手続きを経て所定の認証レベルにおいて照合を実行する遊技機制御用チップの照合システムであって、ＣＰＵと、該ＣＰＵのバスにつながりプログラムを記憶し、またプログラムのワークエリアを提供する記憶手段と、前記照合システムの動作に必要なクロックを生成するクロック生成手段と、外部の遊技機との間の通信を実行する通信制御手段と、前記照合システム内の各回路の初期化を実行するリセット制御手段と、検査対象である検査用チップを抜き差し可能な検査用チップ装着用ソケットと、該検査用チップ装着用ソケットの端子とバスとの間を仲介する検査用チップ信号線入出力制御手段と、比較対象である謄本用チップを抜き差し可能な謄本用チップ装着用ソケットと、該謄本用チップ装着用ソケットの端子とバスとの間を仲介する謄本用チップ信号線入出力制御手段と、照合判定の結果や照合状態の表示を行う表示ステータス制御手段と、プリンタ・ホールコンピュータ・パソコンなどの外部機器とのインタフェースを制御するインタフェース制御手段と、外部の遊技機内の遊技機制御用チップの照合処理と、前記検査用チップ装着用ソケットに装着した遊技機制御用チップの照合処理との衝突を回避し、選択的実行を制御するオンライン制御手段とを有し、外部の遊技機内の遊技機制御用チップの真贋判断、認証、検査、照合などの処理を実行することと、前記検査用チップ装着用ソケットに装着した遊技機制御用チップの真贋判断、認証、検査、照合などの処理を実行することとの選択的処理を行う遊技機制御用チップの照合システムとしたものである。
【００１２】前記課題を解決すべく本発明にかかる遊技機制御用チップの照合方法は、遊技機に搭載された遊技機制御用チップの真贋を検査、または当該チップデータ内容を所定の認証手続きを経て所定の認証レベルにおいて照合を実行する遊技機制御用チップの照合方法であって、該遊技機制御用チップの照合システム利用者にアクセスが許可されたセキュリティレベルの認証判定を実行するセキュリティレベル認証判定ステップと、該認証判定ステップにて認証がなされた場合に、該照合システム利用者が任意に選択したステータス表示機能、外部インタフェース機能により所定の遊技機制御用チップ情報の取得を実行するチップ情報取得ステップとを有する遊技機制御用チップの照合方法とするものである。
【００１３】請求項９に記載した発明は、遊技機に搭載された遊技機制御用チップの真贋を検査、または当該チップデータ内容を所定の認証手続きを経て所定の認証レベルにおいて照合を実行する遊技機制御用チップの照合方法であって、該遊技機制御用チップの供給元であるセキュリティ機関が、ホール、ユーザ、第三者機関、最上位機関の照合システム利用者の要請を受けて、それに対処すべく各照合システム利用者毎に認定されたセキュリティレベルの認証判定を実行する認証判定ステップと、該認証判定ステップにて認証がなされた場合に、それぞれの該照合システム利用者が前記第三者機関にて認定して各照合システム利用者に割り付けられた所定のチップ情報の取得を実行するチップ情報取得ステップとを有する遊技機制御用チップの照合方法である。
【００１４】
【発明の実施の形態】以下に本発明を図示された実施形態に従って詳細に説明する。
＜照合システムの概要説明＞　まず最初に本発明にかかる照合システムの概要について説明する。
照合システムは、遊技機に搭載される遊技機制御用チップの真贋を検査するためのものである。任意のレベル（１〜ｎ）の認証通信方式を可能にし、各レベルの認証通信が確立後、照合通信方式に遷移し、チップ内部の情報を各レベルの認証レベルにおいて入手し、チップの遊技状態の如何に関わらず、認証、照合、検査の制御を行う。
また、認証通信中にやりとりされる認証データ、及び照合通信中のデータは全て暗号化処理が施されており、乱数を基数にした暗号通信を行い、通信で使用されるデータ、暗号や復号に用いられる認証キー等は、毎回通信を行うごとに異なるものを使うことで、通信上の機密性を確保する。
また、遊技機制御用チップ（以下、“検査対象チップ”と置き換えて呼称する場合がある）との通信が正常に行なうことが可能か否かに関する所定の照合システム自身の試験通信機能がある。
照合システムは、検査対象チップのＢＲＣ端子へ通信に必要なクロック等の信号を供給し、それを認識した検査対象チップが認証待ち状態になったことを通知する信号が検査対象チップのＳＣ端子から出力された所定の信号を受け取ると、所定の認証／照合制御を行うこととなる。
【００１５】本発明にかかる照合システムの認証方式／照合方式に関わる図示しない概念遷移フローにおいて、検査対象チップと照合システム間の認証または照合処理は、通信開始の初期化要求から始まり、認証方式／照合方式の要求をした上で、それぞれのレベルの認証または照合の通信を開始する。
本発明にかかる照合システムが、検査対象チップへ通信開始の初期化要求のコマンドを送出すると、検査対象チップは初期化（イニシャル通信）を行い、認証通信に備え、認証方式／照合方式の要求を照合システムに対し行い、その要求待ち状態となる。照合システムより所定の認証方式／照合方式の要求を送信すると、検査対象チップは認証方式／照合方式を識別し、要求に応じた認証／照合シーケンスで通信を開始する。認証／照合レベル１、認証／照合レベル２、・・・、認証／照合レベルｎと認証／照合レベルが高くなるごとに、より深いレベルの認証または照合を行うことととなる。低いレベルでの認証または照合では、その内容に制限が加わることとなる。それぞれの認証レベルの認証または照合の通信を開始した後、そのレベルの認証または照合を実施するか否かを判定する。各レベルにおける認証／照合判定がＮＧだった場合は、照合システムに対し初期化要求を行うが、ＯＫの場合は各認証レベル／照合レベル用に用意された認証／照合通信に遷移することとなる。
【００１６】次に、図示しない所定の照合システム側の照合の概要シーケンスについて説明をする。照合システム側で検査対象チップの内部情報データの要求送信を行う場合には、検査対象チップへの送信要求処理を行い、検査対象チップからの応答がある場合に、レベル認証手続を行い、それをクリアすると、検査対象チップの内部情報データの送信要求処理を実行し、その受信処理、受信したデータを所定の照合システムの記憶手段に格納する処理を行い、受信が終了すると、その他の処理を実行して戻る。
検査対象チップからの応答が無い場合やレベル認証をクリアしない場合は、スタート時点に戻る。また、チップ内部情報データの受信処理が終了しない場合は、再度送信要求処理を実行することとなる。なお、何回かの再度送信要求を行い、検査対象チップの内部情報データの受信処理が終了しない場合は、図示しないエラー処理に従うこととなる。
【００１７】図示しない検査対象チップ側の照合の概要シーケンスについて説明をする。所定の照合システムから照合通信の要求ありと判断すると、照合システムとの通信開始処理を実行する。レベル認証をクリアできるとその旨を照合システム側へ通知する。そして、照合通信の受信待ちをする。そして、チップ内部の情報データの取り出し要求があると、検査対象チップの内部情報データの取り出し処理を実行し、そのデータを照合システムへ送信する。その後、照合通信の受信待ちに戻る。
【００１８】図１は、本発明の照合システムの分類概念図である。
まず、照合システムをタイプ分けするとＡ、Ｂ、Ｃの三つのタイプとなる。
（１）照合システムＡは、オンボード照合システムである。（以下、“オンライン照合システム”と呼称する場合もある。）オンボードとは、検査対象チップが遊技機の基板上に載って動作している状態における照合を実行するシステムをいう。
（２）照合システムＢは、遊技機の基板上に搭載された遊技機制御用チップを取り外して照合を行うシステムである。（以下、“オフライン照合システム”と呼称する場合もある。）取り外した遊技機制御用チップを本照合システムの検査用チップ装着用ソケットに実装して認証、照合、検査を実行するものである。
（３）照合システムＣは、前述したＡ、Ｂ両者を兼用したシステムである。（以下、“オンライン／オフライン兼用照合システム”と呼称する場合もある。）すなわち、二つの機能のうちのいずれかを選択して使えるタイプだけではなく、どちらの機能をも同時に使えるタイプのものも含む。
【００１９】さらに照合システムのアプリケーション的なステータス表示機能について分類すると、
（１）発光ダイオード（以下、ＬＥＤと省略する場合がある）のみのもの（ＳＴ１）、
（２）ＬＥＤと液晶表示装置（以下、ＬＣＤと省略する場合がある）との双方を備えたもの（ＳＴ２）、
に分類できる。
ＬＥＤは、一個一個を意味づけされた数個の並びによって、ステータス表示するものもあるが、マトリクス状に多数並べて英数字などの簡単な文字を表示できるようにしたものもある。
ＬＣＤは、液晶のタイプ（ＳＴＮ／ＴＦＴ等）や画素構成やサイズ等様々なものがある。
【００２０】また、同様に照合システムの外部インタフェース（Ｉ／Ｆ）機能について分類すると、
（１）まったく無いもの（ＩＦ０）、
（２）プリンタ（以下、ＰＲと省略する場合がある）に接続可能なもの（ＩＦ１）、
（３）ホールコンピュータ（以下、ＨＣと省略する場合がある）に接続可能なもの（ＩＦ２）、
（４）パーソナルコンピュータ（以下、ＰＣと省略する場合がある）に接続可能なもの（ＩＦ３）、
（５）ＨＣとＰＲとの双方に接続可能なもの（ＩＦ４）、
（６）ＰＣとＰＲとに接続可能なもの（ＩＦ５）、
（７）ＰＣとＨＣとに接続可能なもの（ＩＦ６）、
（８）ＰＣとＨＣとＰＲとに接続可能なもの（ＩＦ７）、
に分類することができる。
ここでＨＣとは、遊技機を設置して消費者にサービスを提供するいわゆるパチンコ店などでそれぞれの遊技機の当たり情報などを管理するためにパチンコホールに設けてあるコンピュータをいう。
ＰＣは、市販されている汎用的ないわゆるパソコンのことである。
ＰＲはＰＣの周辺機器としてのインクジェット方式、レーザー方式、ドットマトリクス方式の汎用プリンタ、または本照合システムの筐体内に組み込む形式のものであって、サーマルヘッド（熱転写）方式ロール式の小ぶりのプリンタ等がある。
【００２１】前述したこれらの分類に基づいてその組み合わせを考えると、認証機能仕様や採用する表示機能や外部インタフェースのアプリケーションの細部を別にすると、その概要において照合システムの分類において３通り、ステータス表示機能において２通り、外部Ｉ／Ｆ機能において８通りを掛け合わせて、４８通りの照合システムが考えられる。これら４８通りの概要システムについて、表にまとめると次の表１のようになる。
【００２２】
【表１】

【００２３】次に照合システムの認証機能について分類すると、前述した認証レベルの高さ、低さにより認証レベル１から認証レベルｎ（ｎは２以上の自然数）までｎ種類に分類することができ、仮に認証レベルが５レベルあるとすると、前述の組み合わせに対し、５通りを掛け合わせると２４０通りの照合システムになる。
【００２４】さらにアプリケーション的な細部の仕様の組み合わせを掛け合わせると、その数は膨大な数になる。
【００２５】本発明の目的は、この多種多様な照合システムを提供することを可能にすることにある。
多種多様とは、値段を安くしてもらいたいといったコスト性、手の平サイズの小型化や携帯可能であるといった利便性、前述のコスト性や利便性に関係無く、各種インタフェースに接続可能といった機能重視の性能性であるといった様々な要求に対し、対応することである。
ここでコスト性について説明すると、ＬＣＤは、表示面積が大きいほどより多くのステータス情報を表示することが可能となるが、コスト高となりコストを低くする目的でＬＥＤで代用することも考えられる。また、ホールや遊技機メーカーで、例えばＰＣインタフェース機能は必要無いといった冗長な所定のインタフェース仕様を除外するといったことも考えられる。
【００２６】図２及び図３には、照合システムの各代表概要例を示している。前述した４８通りの照合システムに順番にＳＹＳ１からＳＹＳ４８まで符号を振り、ＳＹＳ１、ＳＹＳ１３、ＳＹＳ２６の構成例を図２に示し、ＳＹＳ４８の構成例を図３に示している。
図２の（１）には、ＳＹＳ１すなわちオンボード照合システムであって、ステータス表示機能はＬＥＤのみ、外部Ｉ／Ｆ機能はなし、というシステムの構成例を示している。破線で囲んである部分が照合システムの部分であり、その筐体外側にはスイッチ（ＳＷ）とＬＥＤ１、ＬＥＤ２、ＬＥＤ３とが設けられている。遊技機内の遊技機制御基板上に設けられたコネクタと、本照合システムのコネクタとがケーブルで接続されて、照合システム側のスイッチ操作により、照合処理が実行され、検査対象チップの認証、照合、検査等がなされる。
ＳＹＳ１は、照合システムの中で一番簡易な照合システムで、小型化や軽量化や携帯化やコスト安を目的としたものである。ステータス表示の例として例えば、照合開始のスイッチと電源が入っている状態を示すステータスＬＥＤ１、検査対象チップの真贋の判定結果、正常を示すステータスＬＥＤ２、異常を示すＬＥＤ３のみで構成されていいのはいうまでもない。
図２の（２）には、ＳＹＳ１３すなわちＳＹＳ１に加えて照合システムにＬＣＤ表示器が付き、さらにホールコンピュータ、プリンタが接続された構成例である。
ＳＹＳ１３の照合システムの仕様例として例えば、検査対象チップのＩＤ情報を読み出す機能のみのＩＤリーダー管理照合システムとして構成していいのはいうまでもない。
図２の（３）には、ＳＹＳ２６すなわち遊技機の基板上に搭載された遊技機制御用チップを取り外して照合を行うシステムであって、ステータス表示機能がＬＥＤとＬＣＤの双方を持ち、プリンタが接続されている構成例を示す。照合システムの筐体前面には検査用チップ装着用ソケットＳ１と謄本用チップ装着用ソケットＳ２とが設けられており、遊技機用チップの装着及び取り外しが可能となっている。
ＳＹＳ２６の照合システムの供給先例として例えば、第三者機関の一番下位層に供給することが考えられる。
図３の（４）には、ＳＹＳ４８すなわちオンボード照合とチップ取り外し照合の双方が可能なシステムでステータス表示機能がＬＣＤとＬＥＤの両方を持ち、さらにホールコンピュータ、パソコン、プリンタとのインタフェースを有するものの構成例を示している。図２の（２）の構成と（３）の構成とを兼ね備えたものとなっている。
ＳＹＳ４８の照合システムの供給先例として例えば、最上位機関に供給することが考えられる。
【００２７】図４は、各照合システムの運用概要例である。上述した４８種類の照合システムをどのように運用するかを説明している。
この図において、供給元のセキュリティ機関は、遊技機に搭載された遊技機制御用チップを提供する供給元であって、本発明の照合システムをも供給する機関であり、セキュリティ情報の付与と共に、厳しくセキュリティ情報を管理する大元の機関である。
供給先であるホール、遊技機メーカーＡ、遊技機メーカーＢ、第三者機関Ａ、第三者機関Ｂ、第三者機関Ｃ、‥‥‥、最上位機関は、それぞれ、目的、セキュリティレベルが異なるため、異なる種類の照合システムの供給を受けることとなる。ここで、ホールとは前述したようないわゆるパチンコホールなどの消費者を相手にしてサービスを提供する店のことである。また、遊技機メーカーとは、パチンコ機、パチスロ機などの遊技機製造メーカーであって、セキュリティ機関から供給される遊技機制御用チップを組み込んだ製品をホールに対して供給する製造者である。第三者機関とは、例えば公的機関や法律が規定する特定認証機関等が該当し、例として地方レベルの機関、県レベルの機関、‥‥‥、国家レベルの中央機関にいたるまでさまざまなレベルの機関がある。
したがって、この図に示すように、認証レベルの違い、照合システムの構成の違いのさまざまな組み合わせにしたがって、それぞれに適した照合システムを提供することとなる。
なお、最上位機関が最も高い認証レベルの照合システムを扱うことができるようにし、最上位機関の認証レベルを基準としてそれ以下の下位の供給先の認証レベルが順に低く設定していくこととなる。
【００２８】各供給先へ提供する認証レベルの割り当ての例として
（１）レベル１：ホール
（２）レベル２：遊技機メーカーＡ
（３）レベル２：遊技機メーカーＢ
（４）レベル３：第三者機関Ａ（下位）
（５）レベル４：第三者機関Ｂ（中位）
（６）レベル５：第三者機関Ｃ（上位）
………
（７）レベルｎ：最上位機関
のように考えられる。
【００２９】また、認証検査／照合検査の内容の例として、
（１）レベル１（ホール）
１種類のＩＤ番号＋ユーザ指定エリア情報
（２）レベル２（遊技機メーカーＡ）：
レベル１＋ユーザプログラム
（３）レベル２（遊技機メーカーＢ）：
レベル１＋ユーザプログラム
（４）レベル３（第三者機関Ａ）：
レベル２＋数種類のＩＤ番号＋乱数データ
（５）レベル４（第三者機関Ｂ）：
レベル３＋全種類のＩＤ番号＋デバイス情報データ
（６）レベル５（第三者機関Ｃ）：
レベル４＋アクセス情報データ
………
（７）レベルｎ　（最上位機関）：
遊技機制御用チップの内部データ全て
のように考えられる。
ここで、ユーザとは、遊技機メーカーを指し、ユーザ指定エリア情報とは、遊技機制御用チップ内のユーザがアクセス可能なユーザ用ＲＡＭの所定のエリアに書き込まれた情報を指し、ユーザプログラムとは、遊技機メーカーが作成した遊技機を動作させるためのプログラムのことを指す。なお、ＩＤ番号、乱数データ、デバイス情報データ、アクセス情報データの説明については後述する。
【００３０】したがって、各供給先に割りあてられた認証レベルの他に、多種多様なアプリケーション仕様が組み合わせられて、様々なバリエーションの照合システムが構築されることとなる。
【００３１】例えば、図４の図のうち、遊技機メーカーについてみると、遊技機メーカＡとＢとは、どちらもセキュリティレベルがレベル２に固定されている。しかし、照合システムのアプリケーション（ステータス表示機能、外部インタフェース機能等）については、任意の選択肢を与えることによってある程度の自由度をもつので、ＳＹＳ１、ＳＹＳ２、ＳＹＳ９、ＳＹＳ１２などの選択の余地を持つこととなる。
【００３２】しかし、第三者機関の運営や管理の側面から、ホールやユーザに対して認証レベルとは関係無いアプリケーションまで関与しなければならないケースが出てくる場合もある。
【００３３】この場合、アプリケーション仕様の運営の実施例として、
前述のホールやユーザが自由に選択したアプリケーション仕様をセキュリティ機関に申請し、その仕様に併せた照合システムをホールやユーザに対し提供する、の他に、
（１）ホールやユーザが自由に選択したアプリケーション仕様を、ホールやユーザが第三者機関に申請し、第三機関にてそれが認定されれば、その認定されたアプリケーション仕様のみの照合システムをセキュリティ機関がホールやユーザに対し提供する。
（２）ホールやユーザが自由に選択したアプリケーション仕様を受付窓口としてセキュリティ機関に申請し、その申請されたアプリケーション仕様を最上位機関または第三者機関に対しセキュリティ機関が申請し、最上位機関または第三者機関にて認定されればその認定されたアプリケーション仕様のみの照合システムをセキュリティ機関がホールやユーザに対し提供する。
（３）最上位機関または第三者機関にて、予め定めた所定のアプリケーション仕様をホールやユーザに対し設定し、最上位機関または第三者機関から要請を受けてその設定されたアプリケーション仕様のみの照合システムをセキュリティ機関がユーザやホールに対し提供する。
（４）セキュリティ機関にて、予め定めた所定のアプリケーション仕様をホールやユーザに対して設定し、その仕様を最上位機関または第三者機関に申請し、最上位機関または第三機関にてそれが認定されれば、その認定されたアプリケーション仕様のみの照合システムをセキュリティ機関がホールやユーザに対し提供する。
といった運営が考えられる。
【００３４】すなわち、本発明にかかる照合システムの運営の特徴は、アプリケーション仕様において、ホールやユーザが自由に選択できたり、最上位機関または第三者機関の認定の上で選択することができたり、セキュリティ機関、または第三者機関が設定することが可能であるということである。
【００３５】同様に、認証レベルの運営の実施例として、
（１）最上位機関にて、予め定めた所定の認証レベル仕様をホールやユーザや下位の第三者機関に対して設定し、最上位機関からの要請を受けてその設定された認証レベル仕様の照合システムをセキュリティ機関がユーザやホールや全ての機関に対し提供する。この場合、ホールやユーザ以外の各機関に対して提供するアプリケーション仕様についても同様である。
（２）所定の第三者機関にて、予め定めた所定の認証レベル仕様をホールやユーザや全ての機関に対して設定し、所定の第三者機関からの要請を受けてその設定された認証レベル仕様の照合システムをセキュリティ機関がユーザやホールや全ての機関に対し提供する。この場合、所定の第三者機関は、上位の機関から許可されているという前提である。
（３）セキュリティ機関にて、予め定めた所定の認証レベル仕様をホールやユーザや全ての機関に対して設定し、その仕様を所定の第三者機関、または最上位機関に申請し、所定の第三機関、または最上位機関にてそれが認定されれば、その認定された認証レベル仕様の照合システムをセキュリティ機関がホールやユーザや全ての機関に対し提供する。
といった運営が考えられる。
【００３６】図５は、遊技機制御用チップが基板に実装された状態で照合を行う場合における照合システムのブロック図例である。以下、図面を参照しつつブロック図及び各部の機能について説明する。
【００３７】＜中央処理装置（ＣＰＵ）の説明＞　中央処理装置１（以下、ＣＰＵと省略する場合がある）は、所定の照合システム内の各機能ブロック（以下、便宜上“デバイス”、“回路”と呼称する場合もある。）の制御や指令を行う。
＜記憶手段の説明＞　記憶手段２は、（１）ＲＯＭ２ａ、（２）ＲＡＭ２ｂで構成され、ＲＯＭ２ａには、（イ）通信診断プログラム、（ロ）環境設定プログラム、（ハ）認証／照合プログラム、（二）表示制御プログラム等が格納される。また、ＲＡＭ２ａは、各プログラムの処理用のワークエリア（データエリア、スタックエリア等）として使用される。
＜クロック生成手段の説明＞　クロック生成手段３は、所定の照合システムの動作に必要なクロックを生成し、所定の照合システム内のＣＰＵや内部の各回路へそのクロックの供給を行う。
＜通信制御手段の説明＞　通信制御手段４は、検査対象チップとの間で通信を行う際の各種通信（イニシャル通信、認証通信、試験通信、照合通信等）を制御する。その詳細については、図８を参照しつつ後述する。
＜リセット制御手段の説明＞　リセット制御手段５は、所定の照合システム内のＣＰＵや内部の各回路の初期化を行うためのリセット信号の生成と初期化の制御を行う。
＜表示ステータス制御手段の説明＞　表示ステータス制御手段６は、照合判定の結果や照合状態等の視認可能な表示の制御を行う。表示の方法として、
（１）数種類の色のＬＥＤ、
（２）ｍ文字×ｎ行のＬＣＤ（ｍ、ｎは自然数。）
があり、表示ステータス制御手段６は、これらを制御するのに必要なＬＥＤドライバやＬＣＤコントローラ、ＬＣＤコントローラ、ＬＣＤセグメントドライバ等が内蔵されている。
＜表示ステータス例の説明＞　例えば（１）のＬＥＤ表示においては、例えば電源が入っている状態のステータス表示として緑色のＬＥＤの点燈、照合の判定結果で正常の場合は青色のＬＥＤの点燈、異常や判定結果がＮＧの場合は赤色の点燈、照合中の場合は所定の時間で青色のＬＥＤを点滅させるといったように、また、（２）のＬＣＤ表示においては、例えば２０文字×４行で状態や結果を表示させるというように、様々な組み合わせが考えられる。
＜プリンタＩ／Ｆ制御手段の説明＞　プリンタＩ／Ｆ制御手段７は、（１）インクジェット方式のプリンタ、（２）レーザー方式のプリンタ、（３）ドットマトリクス方式のプリンタ、（４）サーマルヘッド（熱転写）方式のプリンタ等の各種プリンタを制御するのに必要な制御回路、及びＲＳ−２３２Ｃ、ＩＥＥＥ１２８４等の所定の照合システムとプリンタとのインタフェースを行うのに必要なプリンタドライバ等が内蔵されている。
＜ＰＣ　　Ｉ／Ｆ制御手段の説明＞　ＰＣ　　Ｉ／Ｆ制御手段８は、ＰＣＩバス、ＵＳＢ、ＳＣＳＩ等の所定の照合システムとパソコンとのインタフェースを行うのに必要な制御回路、及びＰＣドライバ等が内蔵されている。
＜ＨＣ　　Ｉ／Ｆ制御手段の説明＞　ＨＣ　　Ｉ／Ｆ制御手段９は、ＰＣ　　Ｉ／Ｆ制御手段８と同様に、ＰＣＩバス、ＵＳＢ、ＳＣＳＩ等の所定の照合システムとホールコンピュータとのインタフェースを行うのに必要な制御回路、及びドライバ等が内蔵されている。
＜照合／認証制御手段の説明＞　照合／認証制御手段１０は、検査対象チップの照合、認証、検査を実行する上で通信制御手段４とあいまって機能する重要な部分である。その詳細については、ＢＵＳ１、ＢＵＳ２の働きとともに図８、図９を参照しつつ後述する。
＜コネクタの説明＞　コネクタ１１は、検査対象チップが遊技機を制御する基板上に実装された状態で、当該チップと所定の照合システムとの間で通信を行うための接続用のインタフェースである。
【００３８】図６は、遊技機制御用チップを基板から取り出して照合を行う場合の照合システムのブロック図例である。図５と同様の部分については説明を省略し、図５に無い部分について説明する。
＜検査用チップ信号線入出力制御手段の説明＞　検査用チップ信号線入出力制御手段１２は、検査用チップ装着用ソケット１４に装着された検査対象チップの各端子と、それぞれ照合や認証等の検査をパラレル通信で行うことを可能にするための入出力制御を行う。検査用チップ信号線入出力制御手段１２は、バスと検査対象チップの端子との間を仲介する役割を果たす。
＜謄本用チップ信号線入出力制御手段の説明＞　謄本用チップ信号線入出力制御手段１３は、謄本用チップ装着用ソケット１５に装着された謄本用チップの各端子と、それぞれ検査対象チップの照合や認証等の比較検査をパラレル通信で行うことを可能にするための入出力制御を行う。謄本用チップ信号線入出力制御手段１３は、バスと謄本用チップの端子との間を仲介する役割を果たす。
＜検査用チップ装着用ソケットの説明＞　検査用チップ装着用ソケット１４は、遊技機を制御する基板に実装されている遊技機制御用チップ（検査対象チップ）を取り外して、所定の照合システムに装着して検査を行うためのソケットである。
＜謄本用チップ装着用ソケットの説明＞　謄本用チップ装着用ソケット１５は、第三者機関の認定を受けた正規なプログラムが記憶された謄本用チップを、所定の照合システムに装着して検査対象チップとの比較検査を行うためのソケットである。本ソケットを実装した所定の照合システムは、第三者機関のみ供給することが可能で、ホールや遊技機メーカーには供給されない。
図６、図７に検査用チップ装着用ソケット及び謄本用チップ装着用ソケットの各端子に割り付ける信号の例として、アドレス信号、データ信号、８０系の各信号線（ＸＲＦＳＨ、ＸＨＡＬＴ、ＸＭ１、ＸＩＯＲＱ、ＸＭＲＥＱ、ＸＲＤ、ＸＷＲ）、ＳＣ、ＢＳＣを示している。なお、図示しない電源、及び６８系の各信号（Ｒ／＊Ｗ、＊ＬＩＲ）も同様である。
【００３９】図７は、遊技機制御用チップが基板に実装された状態で照合を行う場合及び技機制御用チップを基板から取り出して照合を行う場合の両方の照合が可能な兼用型照合システムのブロック図例である。図５、図６と同じ機能部分は同じ番号で示してある。
＜オンライン制御手段の説明＞　オンライン制御手段１６は、遊技機制御用チップが基板に実装された状態で照合を行う場合（オンライン照合）及び検査対象チップを基板から取り出して照合を行う場合（オフライン照合）の両方の照合が可能な兼用型照合システムにおいて、どちらか一方の機能のみを使用できるようにするオンライン／オフラインのモード切替の制御、及び当該照合システム内の信号やバス等の衝突を回避するための制御を行う。
＜バス及び信号線の説明＞　Ｓ１は、ＳＣ信号である。Ｓ２は、ＢＲＣ信号である。ＢＵＳ１は、システムバスである。ＢＵＳ２は、通信制御手段４と照合／認証制御手段１０の間の固有のハードウェアバスである。ＢＵＳ３は、パラレル制御を行うための照合／認証制御手段１０間の固有のハードウェアバスであり、オフラインで使用する場合はＳ１（ＳＣ信号）、Ｓ２（ＢＲＣ信号）は当該バスに含まれる。バス及び信号線については、図５及び図６においても同様である。
【００４０】図８は、図５、図６に示す通信制御手段４及び照合／認証制御手段１０のブロック図である。本検査対象チップは、前述したように、ＢＲＣ端子へクロック等の信号が供給されている場合照合システムとの認証待ち状態となり、ＳＣ端子から所定の信号を受け取ると、その受け取った信号に対する認証制御を行うが、その際の重要な役割を果たすのが通信制御手段４及び照合／認証制御手段１０である。
【００４１】＜通信制御手段の説明＞　通信制御手段４は、検査対象チップとの間で通信を行う際の各種通信（イニシャル通信、認証通信、試験通信、照合通信等）を制御する。通信制御手段４は、送信部４ａ、受信部４ｂからなる。
＜送信部の説明＞　通信制御手段４の送信部４ａの内部をさらに詳しく見ると、
（１）Ｐ／Ｓ（パラレル／シリアル）変換手段、
（２）送信タイミング制御手段、
（３）スクランブル手段、
（４）外部通信用暗号手段、
（５）多重化手段、
（６）フレーム制御手段、
で構成される。送信部は、検査対象チップへデータを送信するブロックである。
＜Ｐ／Ｓ変換手段の説明＞　Ｐ／Ｓ変換手段は、データ制御手段１０ａからＢＵＳ２を介して送られてきたパラレルデータ信号をシリアルデータ信号に変換する。
＜送信タイミング制御手段の説明＞　送信タイミング制御手段は、送信の開始要求を受けて、Ｐ／Ｓ変換手段にて所定の照合システム内部の暗号化されたデータをパラレルデータからシリアルデータに変換するまでのタイミングの制御、及びフレーム制御のタイミングを制御する。
＜スクランブル手段の説明＞　スクランブル手段は、Ｐ／Ｓ変換手段にてシリアルデータに変換されたチップ内部の暗号化されたデータに対しスクランブル処理を施すものである。後述するスクランブル解除手段とあいまって、暗号通信の秘匿性を高める役割を果たす。
＜外部通信用暗号手段の説明＞　外部通信用暗号手段は、送信する前の所定の照合システム内部のデータに対し所定のアルゴリズムによる暗号を施すものである。
＜多重化手段の説明＞　多重化手段は、先頭コードの異なる個々のフレーム長に対し、多重化処理を行うものである。
＜フレーム制御手段の説明＞　フレーム制御手段は、何種類かの先頭コードの異なるフレームを制御するものである。
前述のＰ／Ｓ変換手段によりシリアル変換された信号は、スクランブルをかけられたのち、外部通信用暗号手段により暗号化されて、多重化手段により多重化されてＳＣ端子から出力されるが、その際に、フレーム制御手段により、フレーム化がされることとなる。
【００４２】＜受信部の説明＞　通信制御手段４の受信部４ｂの内部をさらに詳しく見ると、
（１）通信クロック生成手段、
（２）外部通信用復号手段、
（３）受信タイミング制御手段、
（４）スクランブル解除手段、
（５）Ｓ／Ｐ変換手段、
（６）フレーム検出手段、
（７）通信エラー検出手段、
（８）受信応答時間制御手段
で構成される。受信部は、検査対象チップからのデータを受信するブロックである。
＜通信クロック生成手段の説明＞　通信クロック生成手段は、クロック生成手段３より入力されたクロックの分周を行い、検査対象チップとの通信を行う上での必要なクロックを生成し、ＢＲＣ信号として検査対象チップへ供給する。リセット後は、通信開始時のイニシャルパルスにより、受信データとの同期処理を行う。位相合わせのパルスはＢＲＣ信号に同期する。
＜外部通信用復号手段の説明＞　外部通信用復号手段は、検査対象チップから送られてきた所定のアルゴリズムにて暗号化されたデータの復号処理を施すものである。
＜受信タイミング制御手段の説明＞　受信タイミング制御手段は、受信の開始要求を受けて、Ｓ／Ｐ変換手段にて検査対象チップから送られた復号化したデータをシリアルデータからパラレルデータに変換するまでのタイミングの制御を、フレーム検出手段からの信号を基に制御を行うものである。
＜スクランブル解除手段の説明＞　スクランブル解除手段は、検査対象チップから送られた復号化したデータをさらに予めスクランブル処理を施されたデータに対しスクランブル解除処理を施すものである。
＜Ｓ／Ｐ変換手段の説明＞　Ｓ／Ｐ変換手段は、シリアルデータをパラレルデータに変換する。
＜フレーム検出手段の説明＞　フレーム検出手段は、各通信によってフレーム長が異なるものを検出する。このフレーム長によって通信内容（認証レベル）が決定される。
【００４３】
＜通信エラー検出手段の説明＞　通信エラー検出手段は、認証検査を行う際の正確なデータの受け渡しを行なうための通信上の誤りを検出し、誤動作による内部情報の漏洩とならないよう以下の通信エラーの検出を行う。
＜通信エラー内容の説明＞　通信エラーは、具体的には、次に掲げる３つのエラーがある。
（１）通信フォーマットエラー：通信フォーマット上におけるエラーである。
（２）照合通信時のコマンドエラー：照合通信に遷移すると、所定の照合システムから検査対象チップへコマンドを送信し、検査対象チップ側であらかじめ決められたコマンド以外のコードを受信した場合は全てコマンドエラーとしての処理を行う。検査対象チップ側でコマンドエラーが発生した場合時の処理としては、照合システムにそのエラー情報を送信し、所定の照合システム側でそのエラー情報を受け取ると所定のエラー処理を実行することとなる。
（３）ユーザモード中の照合通信エラー：検査対象チップがユーザモード中に照合通信が行われた場合は、検査対象チップのＣＰＵへのリセットは禁止のため、ユーザモード中の照合通信においては、検査対象チップからユーザモード中であることを知らせるコマンドを所定の照合システムへ送信して検査対象チップのＣＰＵへのリセットが不可能なことを通知する。また、検査対象チップ側で、受信したデータが通信エラーを起こしている場合は、通信に異常があることを所定の照合システムへ通知する。
＜受信応答時間制御手段の説明＞　受信応答時間制御手段は、検査対象チップとの各種通信において、外的要因によるディセーブル状態の時間の設定や解除、通信エラー発生等のリカバリ処理の応答時間の制御を行う。
＜照合／認証制御手段の説明＞
次に照合／認証制御手段１０について説明する。照合／認証制御手段１０は、データ制御手段１０ａ、認証制御手段１０ｂ、パラレル通信制御手段１０ｃ、外部通信用乱数発生手段１０ｄ、照合システム内部データ用暗号手段１０ｅ、照合システム内部データ用復号手段１０ｆからなる。照合／認証制御手段１０は、通信に必要な情報を制御したり、所定の照合システムの内部データの暗号／復号等のハードウェア演算処理、通信ステータス管理、認証コマンド解析・実行等の制御を行う。
【００４４】
＜データ制御手段の説明＞
データ制御手段１０ａは、検査対象チップ内部のデータである。
（１）秘密情報データ、
（２）ＩＤデータ、
（３）チップ内ＲＯＭデータ、
（４）デバイス情報データ、
（５）アクセス情報データ、
（６）乱数データ、
（７）スチール情報データ、
（スチールとはデータの取り込みを指す。以下同様）、
等のチップ内部データの識別や認証や照合のためのデータ制御、照合システムから検査対象チップへのコマンド等のデータを送出するための照合システム内部データのデータ制御を行う。
また、上記これらのデータを一旦記憶するバッファ機能も兼ね備えており、具体的には検査対象チップへのコマンド等のデータを送出するための照合システム内部データを格納するレジスタ、検査対象チップから送られてきた受信部４ｂを介して入力された検査対象チップの秘密情報データを格納するレジスタ、ＩＤデータを格納するレジスタ、チップ内ＲＯＭデータを格納するレジスタ、デバイス情報データを格納するレジスタ、アクセス情報データを格納するレジスタ、乱数データを格納するレジスタ、スチール情報データを格納するレジスタ、等の各種内部データ情報をそれぞれ格納するレジスタを有している。
【００４５】なお、ここで上記検査対象チップ内の各種データについて説明する。
＜秘密情報データ＞　秘密情報データとは、第三者やユーザが知りえないチップ製造者・販売者のみがチップを特定できる情報であり、具体例としては、資材管理上の詳細な情報（ウェハー管理番号等）や協力工場に関するコード番号等があり得る。
＜ＩＤデータ＞　ＩＤデータとは、検査対象チップ自身を個別に識別する各種情報や、検査対象チップに内蔵された乱数発生装置自身を個別に識別するための情報や、前記秘密情報等があり得る。情報の具体例として、
（１）試験年月日時刻、
（２）製造年月日時刻、
（３）製造場所、
（４）製造工場、
（５）製造ライン、
（６）製造ロット、
（７）製造番号、
（８）ユーザ管理番号、
（９）シリアル番号、
等の情報があり得る。
＜チップ内ＲＯＭデータ＞　チップ内ＲＯＭデータとは、検査対象チップ内に格納されたユーザ用ＲＯＭ及びブート用ＲＯＭに格納されたデータを指し、具体例として
（１）ユーザプログラム、
（２）各認証レベルに対応した複数の認証コード、
（３）セキュリティチェックプログラム、
（３）故障診断プログラム、
（４）環境設定プログラム、
（５）検査対象チップ自身が単独で行う認証／照合プログラム
等の情報があり得る。
＜デバイス情報データ＞　デバイス情報データとは、検査対象チップの
（１）量産用チップ／開発用チップのチップ種別、
（２）ＣＰＵの種類（例えばＺ８０とか６８ＨＣ１１等）、
（３）チップの型式番号、
（４）内蔵された各デバイスの種類や型式番号、
等の情報があり得る。
＜アクセス情報データ＞　アクセス情報データとは、内蔵された各デバイスがアクセスを行った時の状況の履歴データを示すものである。
＜乱数データ＞　検査対象チップに内蔵された乱数発生装置から出力される乱数データである。
＜スチール情報データ＞　スチールとはデータの取り込みを指し、スチール情報データとは、検査対象チップにおいてプログラム管理エリアにてユーザが指定したエリアに格納されたデータの情報を、ＣＰＵがその指定したエリアにアクセスすることで、リアルタイムにその時のアクセスしたデータの情報や内蔵された各デバイスにＣＰＵがアクセスを行った際に、その状況等のデータを指す。
【００４６】
＜認証制御手段の説明＞　認証制御手段１０ｂは、検査対象チップと照合システムとの間で相互認証を行うための各種制御を行う。図９は、認証制御手段１０ｂのブロック図を示すものであり、認証要求制御手段と、シーケンス制御手段と、認証レベル制御手段と、認証判定手段と、認証コマンド制御手段と通信ステータス制御手段とで構成される。
＜認証要求制御手段の説明＞　認証要求制御手段は、照合システムから検査対象チップへ通信要求を行い、最初の通信処理を行い、検査対象チップが次の処理要求を受け付けることが可能になるようなスタンバイ制御や所定の認証レベルで通信を行うための要求制御を行う。
＜シーケンス制御手段の説明＞　シーケンス制御手段は、それぞれ異なる認証レベルでのシーケンスの制御を行うものである。
＜認証レベル制御手段の説明＞　認証レベル制御手段は、それぞれ異なる認証レベルでのコマンド制御を行うものである。
＜認証判定手段の説明＞　図９の認証判定手段は、それぞれ異なる認証レベルのコマンドの判定や許可を行うものである。
＜認証コマンド制御手段の説明＞　図９の認証コマンド制御手段は、チップ内部の各種データを読み出すための制御を行うものである。
＜通信ステータス制御手段の説明＞　図９の通信ステータス制御手段は、通信中に発生した各通信ステータスのデータの格納や制御を行う。ステータスとして考えられるのは、受信フレーム中のパリティビット検査を行い、受信したデータのパリティ結果と異なった場合発生する通信フォーマットエラー等の通信エラーステータスや、検査対象チップの自己診断情報のステータスや、各認証コマンドの制御ステータス等がある。
【００４７】
＜パラレル通信制御手段の説明＞　図８のパラレル通信制御手段１０ｃは、オフラインで検査対象チップの検査や謄本用チップとの比較検査を行うために、パラレル通信で行うことを可能にするための入出力制御を行う。
＜外部通信用乱数発生手段の説明＞　図８の外部通信用乱数発生手段１０ｄは、検査対象チップとの通信のために設けられた乱数発生手段である。
＜照合システム内部データ用暗号手段の説明＞　照合システム内部データ用暗号手段１０ｅは、検査対象チップへ認証コマンド等の所定の照合システム内部のデータを送信する前に、予め所定のアルゴリズムにて暗号を施すものである。
＜照合システム内部データ用復号手段の説明＞　照合システム内部データ用復号手段１０ｆは、予め所定のアルゴリズムにて暗号化された所定の照合システム内部のデータに対し復号を施すものである。
【００４８】これら通信制御手段４、及び照合／認証制御手段１０のうち、所定の照合システム内のＣＰＵのシステムバス（ＢＵＳ１）につながるのは、データ制御手段１０ａ、通信制御手段認証制御手段１０ｂ、パラレル通信制御手段１０ｃである。ＢＵＳ２は、システムバスとは独立した通信制御手段４内の固有のハードウェアバスであって、送信部４ａ、受信部４ｂ、データ制御手段１０ａ、認証制御手段１０ｂ、外部通信用乱数発生手段１０ｄ、照合システム内部データ用暗号手段１０ｅ、照合システム内部データ用復号手段１０ｆ、がこのＢＵＳ２につながっている。ＢＵＳ３は、パラレル制御を行うための固有のハードウェアバスであって、パラレル通信制御手段１０ｃ、検査用チップ信号線入出力制御手段１２、謄本用チップ信号線入出力制御手段１３、がこのＢＵＳ３につながっている。
【００４９】データ制御手段１０ａが制御する検査対象チップの秘密情報データ、ＩＤデータ、チップ内ＲＯＭデータ、デバイス情報データ、アクセス情報データ、乱数データ、スチール情報データ等のチップ内部データは、それぞれ必要に応じて、また、各認証レベルのそれぞれの認証手続に従い、順次チップ内部データが照合システムへ送られていくこととなる。
【００５０】図１０は、照合システムと検査対象チップとの通信の概要フローを示したものである。所定の照合システムの照合開始スイッチが押下されると、図示しない検査対象チップと照合システムとの間で通信が開始される。所定の照合システムと検査対象チップとの間で通信が開始されると、まず、図示しないイニシャル通信を実行する。そして、イニシャル通信を終えてから認証通信または図示しない試験通信を実行する。認証通信においては、各それぞれのレベルにおける認証通信を終えると、照合通信を実行することとなる。
＜イニシャル通信の説明＞　ここで図示しないイニシャル通信について説明する。照合システムよりイニシャル通信の要求を検査対象チップが受信すると、初期化、及びクロックの同期を行う。またどの認証レベルで認証を実施するかの判定を行い、判定後認証通信へと遷移する。また、同様に試験通信の要求を受信すると、データ折り返し試験を行うための試験通信へと遷移する。イニシャル通信の内容として
（１）通信要求：照合システムから送られる通信要求情報にしたがって、検査対象チップはイニシャル後の通信の内容を決定する。
（２）認証通信要求：認証レベル１〜ｎの要求
（３）試験通信要求
（４）検査対象チップのリセット要求：再度イニシャル通信待ち受け状態に初期化する。認証通信中、照合通信中であってもこのブロックリセット要求を受信した場合は直ちに検査対象チップの特定された機能ブロックの初期化を行い、イニシャル通信待ち受けとなる。イニシャル通信が正常に終了すると、検査対象チップは認証通信待ち受け状態へと遷移する。
＜認証通信の説明＞　次に認証通信について説明する。ｎレベルの認証レベルにより検査対象チップの真偽を検査する。認証後、照合通信へと遷移する。例えばレベル認証の例として
（１）レベル１認証（ｎ_１とする）は、照合システムとの真贋判定は、セキュリティレベル１において１回のみ実施する。
（２）レベル２認証（ｎ_２とする）は、照合システムとの真贋判定は、セキュリティレベル２においてｍ回実施する。（ｍ≧１、但しｎ_２≧ｎ_１）
（３）レベル３認証（ｎ_３とする）は、照合システムとの真贋判定は、セキュリティレベル３においてｍ回実施する。（ｍ≧２、但しｎ_３≧ｎ_２）
（４）レベル４認証（ｎ_４とする）は、照合システムとの真贋判定は、セキュリティレベル４においてｍ回実施する。（ｍ≧２、但しｎ_４≧ｎ_３）
（５）レベル５認証（ｎ_５とする）は、照合システムとの真贋判定は、セキュリティレベル５においてｍ回実施する。（ｍ≧２、但しｎ_５≧ｎ_４）
（６）レベルｎ認証（ｎ_ｎとする）は、照合システムとの真贋判定は、セキュリティレベルｎにおいてｍ回実施する。（ｍ≧２、但しｎ_ｎ≧ｎ_５）
のようにすることができる。なお、数字が大きくなるほど、セキュリティ強度が大きくなる。また、それぞれのセキュリティレベルにおいて、異なる認証コードを使用するものとする。また、実施回数においても、それぞれの認証レベルにおいて、目的・用途に応じて適宜加減する。なお、認証レベルが低い場合は解析の糸口を与えないよう実施回数が少ない方が好ましいと考えられる。
認証通信は、照合システムと検査対象チップ間の相互認証であるため、お互いに相手の真贋に対して判定結果を所有している。認証判定がＮＧ時は照合通信に遷移しないが、ＯＫであった場合は照合システムが認証ＯＫとなったことを検査対象チップ側に通知する。また、検査対象チップ側の認証判定がＯＫであれば照合・検査通信にそのまま遷移することが可能となる。なお、認証レベルによって任意の有効データバイト数を与え、外部通信用乱数発生手段１０ｄより得た乱数値の位置情報にしたがい、送信データの並べ替えを行ってから検査対象チップ側へ送出するものとする。
＜照合・検査通信の説明＞　認証通信を経て、認証判定がＯＫとなった場合は照合・検査通信に遷移する。各認証レベルに応じて各種コマンドを照合システムより受信し、コマンドに対応した検査対象チップ内の情報を返送することが可能となる。
＜通常処理の説明＞　照合システム側で、検査対象チップ側から送られてきた各種チップ内部データを、ＬＥＤやＬＣＤに表示したり、また、そのデータをＰＣやＨＣへ送出したりする。また、判定結果や通信エラー等のステータス情報も同様に行う。他にチップ内部情報データの取得が必要無い場合は、終了することとなる。
【００５１】以上、本発明について説明したが、文中で認証レベルとはセキュリティレベルと置き換えても良いし、また認証レベルとアプリケーション仕様が定まった照合システムにおいては、“システム”を　“装置”と置き換えて良いのはいうまでも無い。
【００５２】また、本発明の説明において、正常音やエラー音や警告音等のサウンド制御に関する記述は無いが、それは本照合システムが、あくまでも遊技機制御用チップの真贋判定が重要な目的であり、遊技機の重要要素であるサウンド制御の興趣を必要としないからである。しかし、ソケットに正確に装着されていない時やコネクタが外れている場合の警告音、通信処理中に発生した通信エラー時のエラー音、真正チップであった（正常であった）場合の正常音、偽造チップであった（異常であった）場合の警告音等は、本照合システムは当然のことながら具備している。これらのサウンド制御は、公知の技術であり開示するまでも無い。
【００５３】なお、照合システム使用者によって、サウンド制御の興趣を照合システムにも適用したいという要望があった場合、アプリケーション仕様として更に照合システム使用者が自由に設定できるサウンド制御構成にして、前述した同様の運営を行って良いのはいうまでも無い。
【００５４】また、文中で“要請”としたのは、一般慣例上、物品等の購入を除き、公的機関から民間へ“申請”することは無いと判断したからである。したがって、本発明においては“要請”と“申請”は同意語であることはいうまでもない。
【００５５】
【発明の効果】本発明は、以上のように構成されているから、セキュリティレベルを第三者機関の認定の元に、自由度をもったアプリケーション仕様（ステータス表示や外部インタフェースの多様性を含む）の多種多様な照合システムを提供できる。これにより、ホールやユーザや各機関の必要に応じた照合システムを提供することができる。
【図面の簡単な説明】
【図１】照合システムの分類概念図である。
【図２】照合システムの各代表概要例である。（１／２）
【図３】照合システムの各代表概要例である。（２／２）
【図４】各照合システムの運用概要例である。
【図５】遊技機制御用チップが基板に実装された状態で照合を行う場合における照合システムのブロック図例である。
【図６】遊技機制御用チップを基板から取り出して照合を行う場合の照合システムのブロック図例である。
【図７】遊技機制御用チップが基板に実装された状態で照合を行う場合及び技機制御用チップを基板から取り出して照合を行う場合の両方の照合が可能な兼用型照合システムのブロック図例である。
【図８】通信制御手段及び照合／認証制御手段のブロック図である。
【図９】認証制御手段のブロック図である。
【図１０】照合システムの概要フローチャートである。
【符号の説明】
１　中央処理装置（ＣＰＵ）
２　　記憶手段
２ａ　ＲＯＭ
２ｂ　ＲＡＭ
３　クロック生成手段
４　通信制御手段
４ａ　送信部
４ｂ　受信部
５　リセット制御手段
６　表示ステータス制御手段
７　プリンタＩ／Ｆ制御手段
８　ＰＣ　　Ｉ／Ｆ制御手段
９　ＨＣ　　Ｉ／Ｆ制御手段
１０　照合／認証制御手段
１０ａ　データ制御手段
１０ｂ　認証制御手段
１０ｃ　パラレル通信制御手段
１０ｄ　外部通信用制御手段
１０ｅ　照合システム内部データ用暗号手段
１０ｆ　照合システム内部データ用復号手段
１１　　コネクタ
１２　　検査用チップ信号線入出力制御手段
１３　　謄本用チップ信号線入出力制御手段
１４　　検査用チップ装着用ソケット
１５　　謄本用チツプ装着用ソケット
１６　　オンライン制御手段
Ｓ１　ＳＣ信号
Ｓ２　ＢＲＣ信号
ＢＵＳ１　システムバス
ＢＵＳ２　通信制御手段と照合／認証制御手段の間の固有のハードウェアバス
ＢＵＳ３　パラレル制御を行うための照合／認証制御手段間の固有のハードウェアバス[0001]
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention belongs to the security field of gaming machines, and is used for verifying and inspecting authenticity and unauthorized alteration of gaming machine control chips used in pachinko gaming machines, spinning-type gaming machines, and the like. Related to the collation system.
[0002]
[Prior art]
<Background of fraud> In recent years, fraudulent chips called counterfeit chips equipped with programs that illegally rewrite the jackpot probability or programs that can continue the jackpot or jackpot by a special game operation procedure have been installed in the hall. Fraud that has been incorporated into gaming machines has been occurring frequently. Similarly, fraudulent attacks that aim at a jackpot cycle due to a pseudo signal by a hanging substrate and cause an unreasonable jackpot are also the same. It is conceivable that these injustices are designed intentionally by the hall side, but in general, there is no reason for the hall side to be aware of them, and in some cases, they are unintentionally designed. Those who commit these injustices may be due to organized crime by the Goto group.
<Background of request> A gaming machine maker can read the ID number etc. assigned to each chip in a state where the chip is incorporated in the gaming machine (substrate) when performing system operation management in manufacturing. There is an urgent need for devices and systems. Similarly, devices and systems capable of checking the authenticity of chips are also urgently required for the hall side. In addition, in order to cope with sophisticated and sophisticated fraud, devices and systems capable of reading out more detailed chip internal information are also urgently required by third parties.
<The actual state of the conventional inspection> In the authentication method / verification method for performing the authenticity inspection of the conventional chip and the inspection of the ID number or the authentication code assigned to each chip, the authentication level / verification level is only one level. None (see, for example, Patent Documents 1 to 3).
Therefore, application specifications such as functional specifications, display functions, and external interface functions have been fixed to some extent.
[0003]
[Patent Document 1]
JP-A-7-31737 (page 4-7, FIG. 3)
[Patent Document 2]
JP-A-10-24147 (pages 3-4, FIG. 1)
[Patent Document 3]
JP-A-10-24148 (page 3-4, FIG. 2)
[0004]
[Problems to be solved by the invention]
<Proposal of operational problems> In the conventional authentication method / verification method for verifying the authenticity of chips and inspecting ID numbers and authentication codes assigned to individual chips, the authentication level / verification level is only one level. Since there is no such verification, it can only be performed by a specified third party, and the same inspection cannot be performed by other organizations (for example, gaming machine manufacturers and halls). Was. Therefore, in the on-site inspection performed by a specified third-party organization, there is a problem that the hall side has to take responsibility even if the hall side is unintentionally organized. Therefore, if a device or system capable of checking the authenticity of a chip was introduced, it would have been possible to quickly deal with unintended fraud.
<Proposal of system management problem> In addition, since there is only one level, a device or a system that can determine the ID number of a chip (that is, can specify a chip) in a state where the chip is incorporated in a game machine (substrate). Cannot be supplied to gaming machine manufacturers, and this is inconvenient in system management operations in designing, manufacturing, and selling gaming machines.
<Issues of countermeasures against fraud> In addition, fraud is becoming more sophisticated and sophisticated year by year, and it is difficult to identify a counterfeit chip or distinguish it from a genuine one by only one level of authenticity inspection, that is, inspection of an authentication code or a game program. Problem. The present invention has been made in view of such social needs. That is, an object of the present invention is to provide a variety of matching systems corresponding to a plurality of authentication levels / matching levels for a gaming machine control chip (Japanese Patent Application No. 2002-160670) having a plurality of authentication levels which has solved the above-mentioned problem. Is to do.
[0005]
SUMMARY OF THE INVENTION A verification system according to the present invention checks the authenticity of a gaming machine control chip mounted on a gaming machine, or verifies the chip data contents at a predetermined authentication level through a predetermined authentication procedure. A game machine control chip collating system for executing application specifications such as a status display function and an external interface function within a security level permitted to access the game machine control chip. A game machine control chip and a game machine control chip verification system provided by a security institution that is a supplier of the game verification system are used as a verification system in which a user can arbitrarily set various settings.
According to a second aspect of the present invention, there is provided a gaming machine system for inspecting the authenticity of a gaming machine control chip mounted on a gaming machine, or verifying the content of the chip data at a predetermined authentication level through a predetermined authentication procedure. It is a system for verifying a chip for use, in which application specifications such as the level of security level capable of accessing the gaming machine control chip and the status display function and the external interface function are constructed by a top-level organization or a third-party organization. Alternatively, a security institution that is a supplier of the gaming machine control chip and the verification system sets the verification system and provides the verification system user to the verification system user.
According to a third aspect of the present invention, there is provided a gaming machine system for inspecting the authenticity of a gaming machine control chip mounted on a gaming machine, or verifying the chip data at a predetermined authentication level through a predetermined authentication procedure. An application specification such as a status display function and an external interface function within a security level within which a user of a verification system other than a third party is allowed to access the gaming machine control chip, which is a verification system for a control chip. Arbitrarily set the construction of, and apply for the set collation system to the security institution that is the supplier of the gaming machine control chip and the collation system. Apply to the top-level institution, and use only the collation system certified by the institution It is obtained by the gaming machine control chip matching system that provides.
According to a fourth aspect of the present invention, there is provided a gaming machine system for inspecting the authenticity of a gaming machine control chip mounted on a gaming machine, or verifying the content of the chip data at a predetermined authentication level through a predetermined authentication procedure. An application specification such as a status display function and an external interface function within a security level within which a user of a verification system other than a third party is allowed to access the gaming machine control chip, which is a verification system for a control chip. Is set arbitrarily, the set collation system is applied to a predetermined third-party organization, the three-party organization certifies its specifications, and a gaming machine control chip and a request received from the three-party organization Only the verification system certified by the security organization that is the supplier of the verification system by the third-party organization is provided to the user of the verification system. That it is obtained by the gaming machine control chip verification system.
According to a fifth aspect of the present invention, there is provided a gaming machine system for inspecting the authenticity of a gaming machine control chip mounted on a gaming machine, or verifying the chip data at a predetermined authentication level through a predetermined authentication procedure. A collation system for a control chip, comprising: a CPU; a storage unit connected to a bus of the CPU for storing a program and providing a work area for the program; and a clock generation unit for generating a clock required for operation of the collation system Communication control means for performing communication with an external gaming machine, reset control means for performing initialization of each circuit in the verification system, and a display status for displaying a result of the verification determination and a verification state. Control means and printer / hole computer
Interface control means for controlling an interface with an external device such as a personal computer or the like, and a game machine control chip for executing processing such as authenticity judgment, authentication, inspection, and collation of the game machine control chip in the external game machine. It is a collation system.
According to a sixth aspect of the present invention, there is provided a gaming machine system for inspecting the authenticity of a gaming machine control chip mounted on a gaming machine, or verifying the chip data contents at a predetermined authentication level through a predetermined authentication procedure. A collation system for a control chip, comprising: a CPU; a storage unit connected to a bus of the CPU for storing a program and providing a work area for the program; and a clock generation unit for generating a clock required for operation of the collation system Communication control means for performing communication with an external gaming machine, reset control means for performing initialization of each circuit in the verification system, and an inspection device capable of inserting and removing an inspection chip to be inspected. A chip mounting socket, and a test chip signal line input / output control unit that mediates between a terminal of the test chip mounting socket and a bus. A transcript chip mounting socket into which a transcript chip to be compared can be inserted and withdrawn, a transcript chip signal line input / output control means that mediates between a terminal of the transcript chip mounting socket and a bus, A display status control means for displaying a result or a collation state; and an interface control means for controlling an interface with an external device such as a printer, a hole computer, or a personal computer. This is a game machine control chip collation system that executes processes such as authenticity judgment, authentication, inspection, and collation of the customer chip.
According to a seventh aspect of the present invention, there is provided a gaming machine system for inspecting the authenticity of a gaming machine control chip mounted on a gaming machine, or verifying the chip data at a predetermined authentication level through a predetermined authentication procedure. A collation system for a control chip, comprising: a CPU; a storage unit connected to a bus of the CPU for storing a program and providing a work area for the program; and a clock generation unit for generating a clock required for operation of the collation system Communication control means for performing communication with an external gaming machine, reset control means for performing initialization of each circuit in the verification system, and an inspection device capable of inserting and removing an inspection chip to be inspected. A chip mounting socket, and a test chip signal line input / output control unit that mediates between a terminal of the test chip mounting socket and a bus. A transcript chip mounting socket into which a transcript chip to be compared can be inserted and withdrawn, a transcript chip signal line input / output control means that mediates between a terminal of the transcript chip mounting socket and a bus, Display status control means for displaying a result or a collation state, interface control means for controlling an interface with an external device such as a printer, a hole computer, or a personal computer, collation processing of a gaming machine control chip in an external gaming machine, It has on-line control means for avoiding collision with the verification processing of the gaming machine control chip mounted on the inspection chip mounting socket and controlling the selective execution, and determines the authenticity of the gaming machine control chip in the external gaming machine, Executing processes such as authentication, inspection, and collation, and controlling the gaming machine control chip mounted on the test chip mounting socket. Counterfeit determination, authentication test is obtained by the verification system of the game machine control chip to perform selective processing and executes processing such as collation.
In order to solve the above-mentioned problems, a method of verifying a gaming machine control chip according to the present invention is to check the authenticity of a gaming machine control chip mounted on a gaming machine, or to verify the chip data content through a predetermined authentication procedure. A game machine control chip verification method for performing verification at the authentication level of, a security level authentication determination step of performing an authentication determination of a security level that is allowed access to the verification system user of the game machine control chip, A status information display function arbitrarily selected by the user of the verification system, and a chip information acquisition step of executing predetermined game machine control chip information acquisition by an external interface function when the authentication is performed in the authentication determination step. This is a method for checking gaming machine control chips.
According to a ninth aspect of the present invention, there is provided a gaming machine system for inspecting the authenticity of a gaming machine control chip mounted on a gaming machine, or performing verification of a chip data content at a predetermined authentication level through a predetermined authentication procedure. A method of verifying a control chip, wherein a security institution that is a supplier of the gaming machine control chip receives a request from a verification system user of a hall, a user, a third-party institution, or a top-level institution to deal with the request. An authentication determination step of performing an authentication determination of a security level certified for each collation system user, and when the authentication is performed in the authentication determination step, each of the collation system users is contacted by the third party organization. Chip information acquisition step of acquiring predetermined chip information allocated to each collation system user after being certified by the user. It is a method of collating-flops.
[0014]
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the illustrated embodiments.
<Description of Outline of Collation System> First, an outline of a collation system according to the present invention will be described.
The verification system is for checking the authenticity of the gaming machine control chip mounted on the gaming machine. The authentication communication system of any level (1 to n) is enabled, and after the authentication communication of each level is established, a transition is made to the verification communication system, the information inside the chip is obtained at the authentication level of each level, and the gaming state of the chip Regardless of the above, authentication, collation, and inspection are controlled.
In addition, the authentication data exchanged during authentication communication and the data during verification communication are all encrypted, and encrypted communication based on random numbers is performed, and data used for communication, encryption and decryption are performed. The confidentiality of communication is ensured by using a different authentication key or the like every time communication is performed.
Further, there is a test communication function of a predetermined collation system itself as to whether or not communication with a gaming machine control chip (hereinafter sometimes referred to as “chip to be inspected”) can be performed normally.
The verification system supplies a signal such as a clock necessary for communication to the BRC terminal of the chip to be inspected, and sends a signal from the SC terminal of the chip to be inspected, which notifies that the chip to be inspected, which has recognized it, has entered the authentication waiting state. Upon receiving the output predetermined signal, predetermined authentication / collation control is performed.
In a conceptual transition flow (not shown) relating to the authentication method / collation method of the collation system according to the present invention, the authentication or collation processing between the chip to be inspected and the collation system starts with a communication start initialization request, After requesting the collation method, communication of authentication or collation at each level is started.
When the verification system according to the present invention sends a command for an initialization request for starting communication to the chip to be inspected, the chip to be inspected performs initialization (initial communication), prepares for authentication communication, and issues a request for the authentication method / verification method. The request is made to the collation system, and the request waits. When a request for a predetermined authentication method / collation method is transmitted from the collation system, the chip to be inspected identifies the authentication method / collation method and starts communication in an authentication / collation sequence according to the request. Each time the authentication / collation level is increased to the authentication / collation level 1, the authentication / collation level 2,..., The authentication / collation level n, a deeper level of authentication or collation is performed. Authentication or verification at a lower level imposes restrictions on its content. After starting the communication of the authentication or collation of each authentication level, it is determined whether or not to perform the authentication or collation of the level. If the authentication / collation determination at each level is NG, an initialization request is made to the collation system, but if the determination is OK, a transition is made to authentication / collation communication prepared for each authentication level / collation level. .
Next, a description will be given of an outline sequence of collation on a predetermined collation system (not shown). When the collation system sends a request for the internal information data of the chip to be inspected, it performs a transmission request process to the chip to be inspected, and if there is a response from the chip to be inspected, performs a level authentication procedure, When cleared, it performs a process of requesting transmission of internal information data of the chip to be inspected, performs a process of receiving the same, stores the received data in a storage unit of a predetermined collation system, and executes other processes when the reception is completed. And return.
When there is no response from the chip to be inspected or when the level authentication is not cleared, the process returns to the start time. If the reception processing of the chip internal information data does not end, the transmission request processing is executed again. If the transmission request is made several times and the reception processing of the internal information data of the chip to be inspected is not completed, an error processing (not shown) is followed.
An outline sequence of collation on the chip to be inspected (not shown) will be described. When it is determined that there is a request for collation communication from a predetermined collation system, communication start processing with the collation system is executed. When the level authentication can be cleared, the fact is notified to the collation system side. Then, it waits for reception of the verification communication. Then, when there is a request to fetch the information data inside the chip, the processing for fetching the internal information data of the chip to be inspected is executed and the data is transmitted to the collation system. Thereafter, the process returns to waiting for the reception of the verification communication.
FIG. 1 is a conceptual diagram of the classification of the collation system of the present invention.
First, when the collation system is classified into three types, there are three types of A, B, and C.
(1) The verification system A is an on-board verification system. (Hereinafter, it may be referred to as an “online verification system”.) On-board refers to a system that performs verification in a state where a chip to be tested is mounted on a board of a gaming machine and is operating.
(2) The collation system B is a system that performs collation by removing the gaming machine control chip mounted on the board of the gaming machine. (Hereinafter, it may be referred to as an “offline verification system”.) The authentication, verification, and verification are performed by mounting the removed gaming machine control chip in the inspection chip mounting socket of the verification system.
(3) The collation system C is a system that combines both A and B described above. (Hereinafter, it may be referred to as an “online / offline collation system”.) That is, not only a type that can be used by selecting one of the two functions, but also a type that can use both functions simultaneously. Including.
Further, when classifying the application-like status display function of the collation system,
(1) A light-emitting diode (hereinafter sometimes abbreviated as LED) only (ST1),
(2) A device equipped with both an LED and a liquid crystal display device (hereinafter sometimes abbreviated as LCD) (ST2);
Can be classified.
Some LEDs indicate the status by several arrangements each of which has a meaning, and some LEDs are arranged in a matrix to display simple characters such as alphanumeric characters.
LCDs include various types such as a liquid crystal type (STN / TFT, etc.), a pixel configuration, and a size.
Similarly, when the external interface (I / F) function of the collation system is classified,
(1) Nothing at all (IF0),
(2) a printer (IF1) that can be connected to a printer (hereinafter sometimes abbreviated as PR);
(3) a computer (IF2) that can be connected to a hall computer (hereinafter, sometimes abbreviated as HC);
(4) a device (IF3) that can be connected to a personal computer (hereinafter, may be abbreviated as a PC);
(5) one that can be connected to both HC and PR (IF4),
(6) Connectable to PC and PR (IF5),
(7) Connectable to PC and HC (IF6),
(8) Connectable to PC, HC and PR (IF7),
Can be classified.
Here, the HC refers to a computer provided in a pachinko hall for managing hit information of each gaming machine in a so-called pachinko parlor where a gaming machine is installed to provide services to consumers.
The PC is a commercially available general-purpose personal computer.
PR is a general-purpose printer of an ink jet system, a laser system, a dot matrix system as a peripheral device of a PC, or a type incorporated in the housing of the collation system, such as a small printer of a thermal head (thermal transfer) system roll type. There is.
Considering the combination based on these classifications described above, apart from the details of the authentication function specification, the display function to be adopted, and the application of the external interface, there are three types of status display functions in the classification of the collation system in the outline. And the external I / F function is multiplied by 8 to provide 48 matching systems. Table 1 summarizes these 48 types of overview systems.
[0022]
[Table 1]

Next, when the authentication functions of the verification system are classified, the authentication levels can be classified into n types from the authentication level 1 to the authentication level n (n is a natural number of 2 or more) according to the height and the low of the authentication level described above. Assuming that there are five authentication levels, if the above combinations are multiplied by five patterns, 240 verification systems are obtained.
Further, when multiplied by a combination of specifications in application-specific details, the number becomes enormous.
An object of the present invention is to make it possible to provide a variety of matching systems.
Diversity means cost-consciousness, such as wanting a lower price, convenience such as reduced palm size and portability, and emphasis on functions such as connection to various interfaces regardless of the aforementioned cost and convenience. It is to respond to various demands such as performance.
Here, the cost performance will be described. The LCD can display more status information as the display area is larger. However, the cost can be increased and the LED can be substituted for the purpose of lowering the cost. Further, it is conceivable that a hall or a game machine maker excludes a redundant predetermined interface specification that does not require a PC interface function, for example.
FIG. 2 and FIG. 3 show examples of representative outlines of the collation system. Codes are assigned in order from SYS1 to SYS48 to the above-mentioned 48 matching systems, and a configuration example of SYS1, SYS13, and SYS26 is shown in FIG. 2, and a configuration example of SYS48 is shown in FIG.
FIG. 2A shows an example of the configuration of the system SYS1, that is, the on-board verification system, in which the status display function is only the LED and the external I / F function is not provided. The part surrounded by a broken line is a part of the collation system, and a switch (SW) and LED1, LED2, and LED3 are provided outside the casing. The connector provided on the gaming machine control board in the gaming machine and the connector of the present verification system are connected by a cable, and a verification process is executed by a switch operation on the verification system side, and authentication, verification, and verification of the chip to be inspected are performed. An inspection is performed.
SYS1 is the simplest collation system among collation systems, and aims at miniaturization, weight reduction, portability, and cost reduction. Examples of the status display include, for example, a switch for starting the verification and a status LED 1 indicating the power-on state, a result of determining the authenticity of the chip to be inspected, a status LED 2 indicating normal, and an LED 3 indicating abnormal. Needless to say.
FIG. 2B shows an example of a configuration in which an LCD display is attached to the collation system in addition to SYS13, that is, SYS1, and a hall computer and a printer are connected.
As an example of the specification of the collation system of the SYS13, it goes without saying that an ID reader management collation system having only a function of reading out the ID information of the chip to be inspected may be used.
FIG. 2 (3) shows a system in which SYS26, that is, a game machine control chip mounted on the board of the game machine is removed to perform verification, the status display function has both an LED and an LCD, and a printer is connected. An example of the configuration is shown. A socket S1 for mounting a chip for inspection and a socket S2 for mounting a copy chip are provided on the front surface of the housing of the collation system, so that the gaming machine chip can be mounted and removed.
As an example of a supply destination of the SYS26 collation system, supply to the lowest layer of a third-party organization is considered.
FIG. 3 (4) shows SYS48, a system capable of both on-board collation and chip removal collation, with a status display function having both LCD and LED, and further having an interface with a hall computer, a personal computer, and a printer. 2 shows a configuration example. The configuration of FIG. 2 has both the configuration of (2) and the configuration of (3).
As an example of the supply destination of the matching system of the SYS48, supply to the highest-order organization is considered.
FIG. 4 shows an example of the operation outline of each collation system. It explains how to operate the above-mentioned 48 types of collation systems.
In this figure, the security organization of the supplier is a supplier that provides a gaming machine control chip mounted on the gaming machine, and is also an organization that also supplies the verification system of the present invention. It is the original agency that manages security information.
The supply destination hall, gaming machine maker A, gaming machine maker B, third-party organization A, third-party organization B, third-party organization C, ‥‥‥, and top-level organization have the purpose and security level, respectively. Because they are different, they will be supplied with different types of matching systems. Here, the hall is a store that provides services to consumers, such as the aforementioned pachinko halls. The game machine maker is a game machine maker such as a pachinko machine, a pachislot machine, etc., and a manufacturer that supplies a product incorporating a game machine control chip supplied from a security agency to a hall. Third-party organizations include, for example, public organizations and specific certification bodies prescribed by law, such as local-level organizations, district-level organizations, ‥‥‥, and national-level central organizations. There are level agencies.
Therefore, as shown in this figure, matching systems suitable for each are provided according to various combinations of the difference in the authentication level and the difference in the configuration of the matching system.
In addition, the highest-level institution will be able to handle the verification system with the highest certification level, and the certification level of the lower supply destinations lower than that of the highest-level institution will be set lower in order. .
As an example of assigning an authentication level to be provided to each supplier
(1) Level 1: Hall
(2) Level 2: Machine manufacturer A
(3) Level 2: gaming machine maker B
(4) Level 3: Third party organization A (lower)
(5) Level 4: Third party organization B (medium)
(6) Level 5: Third party organization C (higher)
............
(7) Level n: top-level organization
Think like.
As an example of the contents of the authentication inspection / collation inspection,
(1) Level 1 (Hall)
One type of ID number + user specified area information
(2) Level 2 (Game machine maker A):
Level 1 + user program
(3) Level 2 (Gaming machine maker B):
Level 1 + user program
(4) Level 3 (third party organization A):
Level 2 + several types of ID numbers + random number data
(5) Level 4 (third party organization B):
Level 3 + all kinds of ID numbers + device information data
(6) Level 5 (third party C):
Level 4 + access information data
............
(7) Level n (top-level organization):
All internal data of gaming machine control chips
Think like.
Here, the user refers to the gaming machine maker, the user-specified area information refers to information written in a predetermined area of the user RAM accessible by the user in the gaming machine control chip, and the user program And a program for operating a gaming machine created by a gaming machine maker. The description of the ID number, random number data, device information data, and access information data will be described later.
Therefore, in addition to the authentication level assigned to each supply destination, various application specifications are combined to construct a collation system of various variations.
For example, in the game machine manufacturer shown in FIG. 4, the security level of both game machine manufacturers A and B is fixed at level 2. However, the application of the collation system (status display function, external interface function, etc.) has a certain degree of freedom by giving arbitrary options, so that there is room for selection of SYS1, SYS2, SYS9, SYS12 and the like. Become.
However, from the aspect of operation and management of a third party organization, there may be cases where it is necessary to involve even applications that are not related to the authentication level to the hall or the user.
In this case, as an embodiment of the operation of the application specification,
In addition to applying to the security agency for application specifications freely selected by the above-mentioned halls and users, and providing matching systems to the halls and users in accordance with the specifications,
(1) If a hall or user applies for an application specification freely selected by a hall or a user to a third party organization and is approved by a third party, a collation system using only the approved application specification is established. Provided by security agencies to halls and users.
(2) Apply to the security institution as an entry point the application specifications freely selected by the hall or the user, and the security institution applies the application specifications to the top-level organization or a third-party organization, and the top-level organization or If certified by a third party, the security agency provides a collation system for only the certified application specifications to the halls and users.
(3) The highest-level organization or a third-party organization sets predetermined application specifications for halls and users, and receives only requests from the highest-level organization or a third-party organization to set only those application specifications. Security system provides users and halls with a collation system.
(4) The security organization sets predetermined application specifications for halls and users, applies the specifications to the top-level organization or a third-party organization, and applies the specifications to the top-level organization or a third-party organization. If the security organization is certified, the security institution will provide the hall and the user with a verification system for only the certified application specification.
Such management is conceivable.
That is, the features of the operation of the collation system according to the present invention can be freely selected by the hall or the user in the application specification, or can be selected based on the certification of the highest-level organization or a third-party organization. , Security agencies, or third parties.
Similarly, as an example of the operation of the authentication level,
(1) The highest-level organization sets a predetermined authentication level specification for a hall, a user, or a lower-level third-party organization, and receives the request from the highest-level organization and sets the specified authentication level specification. Security system provides users, halls and all agencies with a collation system. In this case, the same applies to application specifications provided to institutions other than halls and users.
(2) A predetermined third-party organization sets a predetermined predetermined authentication level specification for a hall, a user, and all organizations, and sets the specification in response to a request from a predetermined third-party organization. The security institution provides a verification system for the authentication level specification to users, holes and all institutions. In this case, it is assumed that the predetermined third-party organization is permitted by a higher-level organization.
(3) The security organization sets a predetermined authentication level specification for a hall, a user, and all organizations, applies the specification to a predetermined third party organization or a top-level organization, and If it is certified by a third organization or the highest-level organization, the security organization provides a verification system for the certified certification level specification to halls, users, and all organizations.
Such management is conceivable.
FIG. 5 is an example of a block diagram of a collation system when collation is performed in a state where the gaming machine control chip is mounted on a board. Hereinafter, a block diagram and functions of each unit will be described with reference to the drawings.
<Explanation of Central Processing Unit (CPU)> The central processing unit 1 (hereinafter sometimes abbreviated as CPU) includes functional blocks (hereinafter, “device” and “circuit” for convenience) in a predetermined collation system. ) May be performed.
<Description of Storage Unit> The storage unit 2 includes (1) a ROM 2a and (2) a RAM 2b. The ROM 2a includes (a) a communication diagnosis program, (b) an environment setting program, (c) an authentication / collation program, (2) A display control program and the like are stored. The RAM 2a is used as a work area (a data area, a stack area, and the like) for processing each program.
<Description of Clock Generation Unit> The clock generation unit 3 generates a clock necessary for the operation of the predetermined verification system, and supplies the clock to the CPU in the predetermined verification system and each internal circuit.
<Description of Communication Control Unit> The communication control unit 4 controls various kinds of communication (initial communication, authentication communication, test communication, verification communication, and the like) when communicating with the chip to be inspected. The details will be described later with reference to FIG.
<Description of Reset Control Unit> The reset control unit 5 controls generation and initialization of a reset signal for initializing a CPU in a predetermined collation system and each internal circuit.
<Explanation of Display Status Control Means> The display status control means 6 controls visible display such as a result of collation determination and a collation state. As a display method,
(1) LED of several colors,
(2) LCD of m characters × n rows (m and n are natural numbers)
The display status control means 6 has a built-in LED driver, LCD controller, LCD controller, LCD segment driver, and the like necessary for controlling these.
<Description of Display Status Example> For example, in the LED display of (1), for example, a green LED is lit as a status display when the power is on, and a blue LED is lit if the collation determination result indicates normal. When an abnormality or a determination result is NG, a red LED is lit, and when collation is being performed, a blue LED is blinked for a predetermined time. Also, in the LCD display of (2), for example, 20 characters × 4 Various combinations are conceivable, such as displaying a state or a result in a line.
<Description of Printer I / F Control Unit> The printer I / F control unit 7 includes (1) an ink jet printer, (2) a laser printer, (3) a dot matrix printer, and (4) a thermal head ( A control circuit necessary for controlling various printers such as a printer of a thermal transfer type and a printer driver necessary for interfacing the printer with a predetermined collation system such as RS-232C or IEEE1284 are incorporated. .
<Description of PC I / F Control Means> The PC I / F control means 8 includes a control circuit necessary for interfacing a predetermined collation system such as a PCI bus, USB, or SCSI with a personal computer, and a PC driver. Built-in.
<Description of HC I / F Control Means> The HC I / F control means 9 interfaces the hall computer with a predetermined collation system such as a PCI bus, a USB, and a SCSI, similarly to the PC I / F control means 8. A control circuit, a driver, and the like necessary for this are built in.
<Description of Collation / Authentication Control Unit> The collation / authentication control unit 10 is an important part that works together with the communication control unit 4 in performing collation, authentication, and inspection of the chip to be inspected. The details will be described later with reference to FIGS. 8 and 9 together with the operation of BUS1 and BUS2.
<Description of Connector> The connector 11 is a connection interface for performing communication between the chip to be inspected and a predetermined collation system in a state where the chip to be inspected is mounted on a board that controls the gaming machine.
FIG. 6 is an example of a block diagram of a collation system in a case where a game machine control chip is taken out from a substrate and collation is performed. The description of the same parts as those in FIG. 5 will be omitted, and the parts not shown in FIG. 5 will be described.
<Explanation of Inspection Chip Signal Line Input / Output Control Means> The inspection chip signal line input / output control means 12 checks each terminal of the chip to be inspected mounted on the inspection chip mounting socket 14 with each terminal for collation and authentication. Input / output control is performed to enable the inspection to be performed by parallel communication. The inspection chip signal line input / output control unit 12 plays a role of mediating between the bus and the terminal of the inspection target chip.
<Explanation of Copy Chip Signal Line Input / Output Control Means> The copy chip signal line input / output control means 13 checks each terminal of the copy chip mounted in the copy chip mounting socket 15 with each chip to be inspected. Input / output control is performed to enable comparison inspection such as authentication and authentication to be performed by parallel communication. The copy chip signal line input / output control means 13 plays a role of mediating between the bus and the terminal of the copy chip.
<Description of Test Chip Mounting Socket> The test chip mounting socket 14 removes a gaming machine control chip (chip to be tested) mounted on a board for controlling a gaming machine and mounts the chip on a predetermined collation system. This is a socket for performing inspection.
<Explanation of Copying Chip Mounting Socket> The copying chip mounting socket 15 is an object to be inspected by mounting a copying chip storing a legitimate program certified by a third-party organization into a predetermined verification system. This is a socket for performing a comparative inspection with a chip. The predetermined verification system equipped with this socket can be supplied only by a third party organization, and is not supplied to halls or game machine manufacturers.
FIGS. 6 and 7 show examples of signals assigned to the terminals of the inspection chip mounting socket and the copy chip mounting socket, as address signals, data signals, and 80-system signal lines (XRFSH, XHALT, XM1, XIORQ, XMREQ, XRD, XWR), SC, and BSC. The same applies to a power supply (not shown) and each signal of the 68 system (R / * W, * LIR).
FIG. 7 is a block diagram of a dual-purpose collating system capable of performing both collation when the gaming machine control chip is mounted on the substrate and collation by removing the gaming machine control chip from the substrate. FIG. 5 and 6 are denoted by the same reference numerals.
<Description of Online Control Means> The online control means 16 performs matching when the gaming machine control chip is mounted on the board (online matching) and when removing the chip to be inspected from the board and performing matching (offline matching). In order to avoid the collision of signals, buses, etc. in the collation system, the online / offline mode switching for enabling only one of the functions can be used in the dual-purpose collation system capable of both collation. Control.
<Description of Bus and Signal Line> S1 is an SC signal. S2 is a BRC signal. BUS1 is a system bus. BUS2 is a unique hardware bus between the communication control means 4 and the verification / authentication control means 10. BUS3 is a unique hardware bus between the verification / authentication control means 10 for performing parallel control, and when used offline, S1 (SC signal) and S2 (BRC signal) are included in the bus. The same applies to FIGS. 5 and 6 for the buses and signal lines.
FIG. 8 is a block diagram of the communication control means 4 and the collation / authentication control means 10 shown in FIGS. As described above, when a signal such as a clock is supplied to the BRC terminal, the chip to be inspected enters a state of waiting for authentication with the verification system, and upon receiving a predetermined signal from the SC terminal, performs authentication control on the received signal. The communication control means 4 and the collation / authentication control means 10 play an important role in this case.
<Explanation of Communication Control Means> The communication control means 4 controls various kinds of communication (initial communication, authentication communication, test communication, collation communication, etc.) when communicating with the chip to be inspected. The communication control means 4 includes a transmitting unit 4a and a receiving unit 4b.
<Explanation of Transmission Unit> When the inside of the transmission unit 4a of the communication control unit 4 is viewed in more detail,
(1) P / S (parallel / serial) conversion means,
(2) transmission timing control means,
(3) scrambling means,
(4) encryption means for external communication,
(5) multiplexing means,
(6) frame control means,
It consists of. The transmission unit is a block that transmits data to the chip to be inspected.
<Description of P / S Conversion Unit> The P / S conversion unit converts a parallel data signal sent from the data control unit 10a via the BUS2 into a serial data signal.
<Description of Transmission Timing Control Means> The transmission timing control means receives a transmission start request and converts the encrypted data in the predetermined collation system from parallel data to serial data by the P / S conversion means. , And frame control timing.
<Description of Scrambling Means> The scrambling means performs scramble processing on the encrypted data inside the chip converted into serial data by the P / S conversion means. Together with the descrambling means described later, it plays a role in enhancing the confidentiality of the encrypted communication.
<Description of external communication encryption unit> The external communication encryption unit encrypts data in a predetermined collation system before transmission using a predetermined algorithm.
<Description of Multiplexing Unit> The multiplexing unit performs multiplexing processing on individual frame lengths having different head codes.
<Description of Frame Control Unit> The frame control unit controls several types of frames having different head codes.
The signal serially converted by the P / S converter is scrambled, then encrypted by an external communication encryption unit, multiplexed by a multiplexing unit, and output from an SC terminal. At this time, the frame is formed by the frame control means.
<Explanation of the Receiving Unit> The inside of the receiving unit 4b of the communication control unit 4 will be described in more detail.
(1) communication clock generation means,
(2) decryption means for external communication,
(3) reception timing control means,
(4) descrambling means,
(5) S / P conversion means,
(6) frame detection means,
(7) communication error detecting means,
(8) Reception response time control means
It consists of. The receiving unit is a block that receives data from the chip to be inspected.
<Description of Communication Clock Generation Unit> The communication clock generation unit divides the frequency of the clock input from the clock generation unit 3 to generate a clock necessary for communication with the chip to be inspected, and generates the clock as a BRC signal. Supply to the chip to be inspected. After the reset, a synchronization process with the received data is performed by an initial pulse at the start of communication. The phase matching pulse is synchronized with the BRC signal.
<Description of External Communication Decryption Unit> The external communication decryption unit performs a decryption process on data encrypted by a predetermined algorithm sent from the chip to be inspected.
<Description of Reception Timing Control Unit> The reception timing control unit receives a request to start reception, and converts the decoded data sent from the chip to be inspected by the S / P conversion unit from serial data to parallel data. Is controlled based on a signal from the frame detecting means.
<Description of descrambling means> The descrambling means performs descrambling processing on the decoded data sent from the chip to be inspected and on the data that has been subjected to scramble processing in advance.
<Description of S / P Conversion Unit> The S / P conversion unit converts serial data into parallel data.
<Description of Frame Detecting Means> The frame detecting means detects a frame having a different frame length depending on each communication. The communication content (authentication level) is determined by the frame length.
[0043]
<Explanation of Communication Error Detecting Means> The communication error detecting means detects a communication error for performing accurate data transfer at the time of performing an authentication check, and prevents the following communication errors to prevent leakage of internal information due to malfunction. Is detected.
<Explanation of Communication Error Contents> Specifically, communication errors include the following three errors.
(1) Communication format error: An error in the communication format.
(2) Command error at the time of verification communication: When transitioning to verification communication, a command is transmitted from a predetermined verification system to the chip to be inspected, and if a code other than a command predetermined on the chip to be inspected is received, all commands are executed. Perform the processing as an error. When a command error occurs on the chip to be inspected, the error information is transmitted to the collation system, and when the error information is received by the predetermined collation system, a predetermined error process is executed.
(3) Verification communication error during user mode: If verification communication is performed during the user mode of the chip to be tested, resetting of the chip to be tested to the CPU is prohibited. A command notifying that the user is in the user mode is transmitted from the test target chip to a predetermined collation system to notify that the reset of the test target chip to the CPU is impossible. Further, when the received data has a communication error on the chip to be inspected, a predetermined collation system is notified that communication is abnormal.
<Description of Reception Response Time Control Means> The reception response time control means sets and cancels the time of the disabled state due to an external factor in various communications with the chip to be inspected, and measures the response time of the recovery processing such as occurrence of a communication error. Perform control.
<Description of verification / authentication control means>
Next, the verification / authentication control means 10 will be described. The collation / authentication control means 10 includes data control means 10a, authentication control means 10b, parallel communication control means 10c, external communication random number generation means 10d, collation system internal data encryption means 10e, and collation system internal data decryption means 10f. Become. The verification / authentication control unit 10 controls information necessary for communication, performs hardware arithmetic processing such as encryption / decryption of internal data of a predetermined verification system, communication status management, and controls authentication command analysis / execution. .
[0044]
<Description of data control means>
The data control means 10a is data inside the chip to be inspected.
(1) confidential information data,
(2) ID data,
(3) ROM data in the chip,
(4) device information data,
(5) access information data,
(6) random number data,
(7) steel information data,
(Stealing refers to data capture; the same applies hereinafter),
And data control for the identification, authentication and collation of the chip internal data, and data control of the collation system internal data for sending data such as commands from the collation system to the chip to be inspected.
In addition, it also has a buffer function for temporarily storing the above data, specifically, a register storing internal data of a collation system for transmitting data such as a command to the chip to be inspected, and a register transmitted from the chip to be inspected. A register for storing secret information data of the chip to be inspected, a register for storing ID data, a register for storing ROM data in the chip, a register for storing device information data, access information data , A register for storing random number data, a register for storing still information data, and the like, for storing various internal data information.
Here, various data in the chip to be inspected will be described.
<Confidential information data> Confidential information data is information that can be specified only by a chip maker / seller that is unknown to a third party or a user. For example, detailed information on material management (wafer Management number, etc.) and code numbers related to subcontract factories.
<ID data> The ID data may include various kinds of information for individually identifying the chip to be inspected, information for individually identifying the random number generator itself built in the chip to be inspected, the secret information, and the like. . As a specific example of information,
(1) Test date and time,
(2) Date of manufacture
(3) Manufacturing location,
(4) Manufacturing plant,
(5) production line,
(6) Production lot,
(7) serial number,
(8) User management number,
(9) Serial number,
And the like.
<In-Chip ROM Data> In-chip ROM data refers to data stored in a user ROM and a boot ROM stored in a chip to be inspected, and as a specific example.
(1) user program,
(2) a plurality of authentication codes corresponding to each authentication level,
(3) Security check program,
(3) failure diagnosis program,
(4) Environment setting program,
(5) An authentication / verification program that is independently executed by the chip to be inspected
And the like.
<Device information data> Device information data is the
(1) Chip type of mass production chip / development chip,
(2) CPU type (for example, Z80 or 68HC11),
(3) Chip model number,
(4) The type and model number of each built-in device,
And the like.
<Access Information Data> The access information data indicates history data of a situation when each of the built-in devices makes an access.
<Random number data> This is random number data output from a random number generator built in the chip to be inspected.
<Steel information data> Still refers to the capture of data, and the steal information data refers to the information of data stored in the area specified by the user in the program management area in the chip to be inspected, and stored in the specified area by the CPU. By accessing, it indicates the information of the data accessed at that time and the data such as the situation when the CPU accesses each of the built-in devices in real time.
[0046]
<Description of Authentication Control Unit> The authentication control unit 10b performs various controls for performing mutual authentication between the chip to be inspected and the verification system. FIG. 9 is a block diagram of the authentication control unit 10b, which includes an authentication request control unit, a sequence control unit, an authentication level control unit, an authentication determination unit, an authentication command control unit, and a communication status control unit. Be composed.
<Description of Authentication Request Control Means> The authentication request control means makes a communication request from the verification system to the chip to be inspected, performs first communication processing, and enables the chip to be inspected to receive the next processing request. It performs standby control and request control for communication at a predetermined authentication level.
<Description of Sequence Control Unit> The sequence control unit controls the sequence at different authentication levels.
<Description of Authentication Level Control Means> The authentication level control means performs command control at different authentication levels.
<Explanation of Authentication Determination Means> The authentication determination means of FIG. 9 determines and permits commands of different authentication levels.
<Explanation of Authentication Command Control Means> The authentication command control means of FIG. 9 controls the reading of various data inside the chip.
<Description of Communication Status Control Means> The communication status control means of FIG. 9 stores and controls data of each communication status generated during communication. Possible statuses include a parity bit check in the received frame, a communication error status such as a communication format error that occurs when the parity result of the received data is different, a status of self-diagnosis information of the chip to be checked, There is a control status of each authentication command.
[0047]
<Description of Parallel Communication Control Means> The parallel communication control means 10c of FIG. 8 is an input for enabling the parallel communication to perform the inspection of the chip to be inspected and the comparison inspection with the chip for transcript off-line. Perform output control.
<Description of External Communication Random Number Generation Unit> The external communication random number generation unit 10d in FIG. 8 is a random number generation unit provided for communication with the chip to be inspected.
<Explanation of Encrypting Means for Internal Data in Verification System> The encryption means 10e for internal data in the collation system encrypts the data by a predetermined algorithm before transmitting data in the predetermined collation system such as an authentication command to the chip to be inspected. It is something to give.
<Description of decryption means for collation system internal data> The decryption means 10f for collation system internal data decrypts data inside a predetermined collation system which has been encrypted by a predetermined algorithm in advance.
Among these communication control means 4 and collation / authentication control means 10, those connected to the system bus (BUS1) of the CPU in the predetermined collation system are data control means 10a, communication control means authentication control means 10b, The parallel communication control means 10c. BUS2 is a unique hardware bus in the communication control unit 4 independent of the system bus, and includes a transmission unit 4a, a reception unit 4b, a data control unit 10a, an authentication control unit 10b, an external communication random number generation unit 10d, The verification system internal data encryption unit 10e and the verification system internal data decryption unit 10f are connected to the BUS2. BUS3 is a unique hardware bus for performing the parallel control, and the parallel communication control means 10c, the inspection chip signal line input / output control means 12, and the copy chip signal line input / output control means 13 are connected to the BUS3. linked.
The internal data of the chip controlled by the data control means 10a, such as secret information data, ID data, ROM data in the chip, device information data, access information data, random number data, and steal information data of the chip to be inspected, are required. Accordingly, the chip internal data is sequentially sent to the verification system in accordance with each authentication procedure of each authentication level.
FIG. 10 shows an outline flow of communication between the verification system and the chip to be inspected. When a collation start switch of a predetermined collation system is pressed, communication between a chip to be inspected (not shown) and the collation system is started. When communication is started between a predetermined collation system and a chip to be inspected, first, initial communication (not shown) is executed. Then, after the initial communication is completed, authentication communication or test communication (not shown) is executed. In the authentication communication, when the authentication communication at each level is completed, the verification communication is executed.
<Description of Initial Communication> Initial communication (not shown) will be described. When the chip to be inspected receives a request for initial communication from the collation system, initialization and clock synchronization are performed. Further, it is determined at which authentication level authentication is to be performed, and after the determination, the process transits to authentication communication. Similarly, when a request for test communication is received, a transition is made to test communication for performing a data loopback test. As contents of initial communication
(1) Communication request: The chip to be inspected determines the contents of the communication after the initial according to the communication request information sent from the verification system.
(2) Authentication communication request: request for authentication levels 1 to n
(3) Test communication request
(4) Request for resetting the chip to be inspected: Initialize again to the initial communication standby state. If the block reset request is received during the authentication communication or the verification communication, the specified functional block of the chip to be inspected is immediately initialized, and the initial communication waits. When the initial communication ends normally, the chip to be inspected transitions to an authentication communication standby state.
<Description of Authentication Communication> Next, authentication communication will be described. The authenticity of the chip to be inspected is inspected by the n-level authentication level. After the authentication, the state transits to the verification communication. For example, as an example of level authentication
(1) Level 1 authentication (n ₁ ), The authenticity determination with the verification system is performed only once at security level 1.
(2) Level 2 authentication (n ₂ ), The authenticity determination with the verification system is performed m times at security level 2. (M ≧ 1, where n ₂ ≧ n ₁ )
(3) Level 3 certification (n ₃ ), The authenticity determination with the collation system is performed m times at security level 3. (M ≧ 2, where n ₃ ≧ n ₂ )
(4) Level 4 certification (n ₄ ), The authenticity determination with the collation system is performed m times at security level 4. (M ≧ 2, where n ₄ ≧ n ₃ )
(5) Level 5 certification (n ₅ ), The authenticity determination with the collation system is performed m times at security level 5. (M ≧ 2, where n ₅ ≧ n ₄ )
(6) Level n authentication (n _n ), The authenticity determination with the verification system is performed m times at the security level n. (M ≧ 2, where n _n ≧ n ₅ )
You can do as follows. Note that the security strength increases as the number increases. Also, different authentication codes are used for each security level. Also, the number of times of implementation is appropriately adjusted according to the purpose and application at each authentication level. When the authentication level is low, it is preferable that the number of times of execution is small so as not to give a clue to the analysis.
Since the authentication communication is a mutual authentication between the collation system and the chip to be inspected, each other has a judgment result on the authenticity of the other party. When the authentication determination is NG, it does not transition to the verification communication, but when it is OK, it notifies the chip to be inspected that the verification system has been authenticated. If the authentication judgment of the chip to be inspected is OK, it is possible to directly shift to the collation / inspection communication. An arbitrary number of valid data bytes is given according to the authentication level, and according to the position information of the random number value obtained from the random number generator 10d for external communication, the transmission data is rearranged and then transmitted to the chip to be inspected. I do.
<Explanation of Verification / Inspection Communication> If the authentication determination becomes OK after the authentication communication, the flow shifts to verification / inspection communication. Various commands can be received from the collation system according to each authentication level, and information in the chip to be inspected corresponding to the commands can be returned.
<Description of Normal Processing> On the collation system side, various chip internal data sent from the chip to be inspected is displayed on an LED or LCD, and the data is sent to a PC or HC. In addition, status information such as a determination result and a communication error is similarly performed. If there is no need to acquire other chip internal information data, the process ends.
Although the present invention has been described above, the authentication level may be replaced with the security level in the text, or in a collation system in which the authentication level and application specifications are determined, “system” is replaced with “device”. Needless to say.
In the description of the present invention, there is no description about sound control such as a normal sound, an error sound, and a warning sound. However, the purpose of the present verification system is to determine the authenticity of the gaming machine control chip. This is because the interest of sound control, which is an important element of the gaming machine, is not required. However, a warning sound when the socket is not correctly mounted or the connector is disconnected, an error sound when a communication error occurs during communication processing, and a normal sound when the chip is genuine (normal) Of course, the present verification system is provided with a warning sound in the case of a forged chip (abnormal), and the like. These sound controls are known technologies and need not be disclosed.
When there is a request from the user of the collation system to apply the interest of sound control to the collation system, the sound control configuration can be further set as an application specification by the user of the collation system. It goes without saying that the same operation can be performed.
The reason why "request" is used in the text is that it has been determined that there is no "application" from a public organization to the private sector except for the purchase of goods and the like, according to general practice. Therefore, it goes without saying that "request" and "application" are synonyms in the present invention.
[0055]
Since the present invention is configured as described above, the application level (including the status display and the variety of the external interface including the variety of the status display and the external interface) can be freely determined based on the security level of the third party. ) Can be provided. As a result, it is possible to provide a matching system according to the needs of the hall, the user, and each institution.
[Brief description of the drawings]
FIG. 1 is a conceptual diagram of a classification of a collation system.
FIG. 2 is an example of each representative outline of a collation system. (1/2)
FIG. 3 is an example of each representative outline of a collation system. (2/2)
FIG. 4 is an example of the operation outline of each collation system.
FIG. 5 is an example of a block diagram of a collation system when collation is performed in a state where the gaming machine control chip is mounted on a board.
FIG. 6 is a block diagram illustrating an example of a collation system in a case where a gaming machine control chip is removed from a substrate and collation is performed.
FIG. 7 is an example of a block diagram of a dual-purpose matching system capable of performing both matching when the gaming machine control chip is mounted on the board and matching when the gaming machine control chip is removed from the board. is there.
FIG. 8 is a block diagram of communication control means and verification / authentication control means.
FIG. 9 is a block diagram of an authentication control unit.
FIG. 10 is a schematic flowchart of the collation system.
[Explanation of symbols]
1 Central processing unit (CPU)
2 storage means
2a ROM
2b RAM
3 Clock generation means
4 Communication control means
4a Transmitter
4b Receiver
5 Reset control means
6 Display status control means
7 Printer I / F control means
8 PC I / F control means
9 HC I / F control means
10 Verification / authentication control means
10a Data control means
10b Authentication control means
10c Parallel communication control means
10d External communication control means
10e Encrypting means for internal data of collation system
10f Decoding means for internal data of collation system
11 Connector
12. Inspection chip signal line input / output control means
13 Copy signal chip signal line input / output control means
14. Inspection chip mounting socket
15 Chip mounting socket for transcript
16 Online control means
S1 SC signal
S2 BRC signal
BUS1 system bus
BUS2 Specific hardware bus between communication control means and verification / authentication control means
BUS3 A unique hardware bus between matching / authentication control means for performing parallel control

Claims

A gaming machine control chip collation system that checks the authenticity of a gaming machine control chip mounted on a gaming machine, or performs collation of a content of the chip data at a predetermined authentication level through a predetermined authentication procedure,
A collation system that allows the collation system user to arbitrarily and variously set application specifications such as a status display function and an external interface function within a security level in which access to the gaming machine control chip is permitted. A game machine control chip collation system provided by a security agency that supplies the game machine control chip and the collation system.

A gaming machine control chip collation system that checks the authenticity of a gaming machine control chip mounted on a gaming machine, or performs collation of a content of the chip data at a predetermined authentication level through a predetermined authentication procedure,
Construction of application specifications such as the level of security that can access the gaming machine control chip, the status display function, and the external interface function is performed by a top-level organization or a third-party organization, or the gaming machine control chip and the verification system. A verification system for gaming machine control chips, which is set by a security institution as a supply source and provides the set verification system to users of the verification system.

A gaming machine control chip collation system that checks the authenticity of a gaming machine control chip mounted on a gaming machine, or performs collation of a content of the chip data at a predetermined authentication level through a predetermined authentication procedure,
Verification system users other than the top-level institution and third-party institution can arbitrarily construct application specifications such as a status display function and an external interface function within the security level permitted to access the gaming machine control chip. Set and apply the set collation system to the security agency that is the supplier of the gaming machine control chip and the collation system, and in response to the application, the security agency sends the specifications to a third-party organization or top-level organization. A gaming machine control chip collation system that applies only to a collation system user who has applied and is certified by the institution.

A gaming machine control chip collation system that checks the authenticity of a gaming machine control chip mounted on a gaming machine, or performs collation of a content of the chip data at a predetermined authentication level through a predetermined authentication procedure,
Verification system users other than the top-level institution and third-party institution can arbitrarily construct application specifications such as a status display function and an external interface function within the security level permitted to access the gaming machine control chip. Set, apply for the set collation system to a predetermined third-party organization, the three-party organization certifies its specifications, and supplies the gaming machine control chip and the collation system requested by the three-party organization A game machine control chip verification system in which the security organization provides only the verification system certified by the third party organization to the user of the verification system.

A gaming machine control chip collation system that checks the authenticity of a gaming machine control chip mounted on a gaming machine, or performs collation of a content of the chip data at a predetermined authentication level through a predetermined authentication procedure,
A CPU,
Storage means connected to the CPU bus for storing the program and providing a work area for the program;
Clock generation means for generating a clock required for the operation of the verification system,
Communication control means for executing communication with an external gaming machine;
Reset control means for performing initialization of each circuit in the verification system,
Display status control means for displaying the result of the collation determination and the collation state,
A gaming machine system having interface control means for controlling an interface with an external device such as a printer, a hall computer, a personal computer, etc., and performing processing such as authenticity judgment, authentication, inspection, and collation of a gaming machine control chip in an external gaming machine. Your chip verification system.

A gaming machine control chip collation system that checks the authenticity of a gaming machine control chip mounted on a gaming machine, or performs collation of a content of the chip data at a predetermined authentication level through a predetermined authentication procedure,
A CPU,
Storage means connected to the CPU bus for storing the program and providing a work area for the program;
Clock generation means for generating a clock required for the operation of the verification system,
Communication control means for executing communication with an external gaming machine;
Reset control means for performing initialization of each circuit in the verification system,
An inspection chip mounting socket for inserting and removing an inspection chip to be inspected,
An inspection chip signal line input / output control unit that mediates between a terminal of the inspection chip mounting socket and a bus;
A transcript chip mounting socket from which a transcript chip to be compared can be inserted and removed,
Copy chip signal line input / output control means for mediating between the terminal of the copy chip mounting socket and the bus;
Display status control means for displaying the result of the collation determination and the collation state,
Interface control means for controlling an interface with an external device such as a printer, a hall computer, a personal computer, etc., for processing such as authenticity judgment, authentication, inspection, and collation of the gaming machine control chip mounted on the inspection chip mounting socket. A game machine control chip collation system that executes.

A gaming machine control chip collation system that checks the authenticity of a gaming machine control chip mounted on a gaming machine, or performs collation of a content of the chip data at a predetermined authentication level through a predetermined authentication procedure,
A CPU,
Storage means connected to the CPU bus for storing the program and providing a work area for the program;
Clock generation means for generating a clock required for the operation of the verification system,
Communication control means for executing communication with an external gaming machine;
Reset control means for performing initialization of each circuit in the verification system,
An inspection chip mounting socket for inserting and removing an inspection chip to be inspected,
An inspection chip signal line input / output control unit that mediates between a terminal of the inspection chip mounting socket and a bus;
A transcript chip mounting socket from which a transcript chip to be compared can be inserted and removed,
Copy chip signal line input / output control means for mediating between the terminal of the copy chip mounting socket and the bus;
Display status control means for displaying the result of the collation determination and the collation state,
An interface control means for controlling an interface with an external device such as a printer, a hall computer, and a personal computer;
Online control means for avoiding a collision between the processing for checking the gaming machine control chip in the external gaming machine and the processing for checking the gaming machine control chip mounted in the inspection chip mounting socket, and controlling the selective execution. And performing processing such as authenticity determination, authentication, inspection, and collation of the gaming machine control chip in the external gaming machine, and authenticity determination, authentication, and inspection of the gaming machine control chip mounted in the inspection chip mounting socket. A game machine control chip collation system that performs a selective process of performing a process such as collation.

A verification method of a gaming machine control chip for checking the authenticity of a gaming machine control chip mounted on a gaming machine, or performing a verification at a predetermined authentication level through a predetermined authentication procedure for the chip data content,
A security level authentication determination step of performing an authentication determination of a security level to which the user of the game machine control chip is permitted to access the security system;
A status information display function arbitrarily selected by the user of the verification system, and a chip information acquisition step of executing predetermined game machine control chip information acquisition by an external interface function when the authentication is performed in the authentication determination step. Verification method for gaming machine control chips.

A verification method of a gaming machine control chip for checking the authenticity of a gaming machine control chip mounted on a gaming machine, or performing a verification at a predetermined authentication level through a predetermined authentication procedure for the chip data content,
The security organization that is the supplier of the gaming machine control chip receives a request from a collation system user of a hall, a user, a third party organization, or a top-level organization, and is certified by each collation system user to deal with the request. An authentication determination step of performing an authentication determination of the security level that has been performed,
When the authentication is performed in the authentication determination step, each of the verification system users is certified by the third-party organization, and acquires a predetermined chip information assigned to each of the verification system users. A method for collating a gaming machine control chip having an information acquisition step.